JP2002289519A - Method for manufacturing thin film transistor, method for manufacturing electric optical device and electric optical device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To enhance uniformity in the film quality of a laser crystalline poly-Si film and a laser activation doped poly-Si film. SOLUTION: Laser beams which have passed an optical system using a phase randomizer are irradiated on a silicon film, thereby decreasing variations of the film quality.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法、電気光学装置の製造方法及び電気光学装置に
関する。The present invention relates to a method of manufacturing a thin film transistor, a method of manufacturing an electro-optical device, and an electro-optical device.

【０００２】[0002]

【従来の技術】多結晶シリコン等の半導体膜は薄膜トラ
ンジスタ（以下本願明細書中ではＴＦＴと称する）や太
陽電池に広く利用されている。とりわけ多結晶シリコン
（ｐｏｌｙ−Ｓｉ）ＴＦＴは高移動度化が可能でありな
がらガラス基板のように透明で絶縁性の基板上に作成で
きるという特徴を生かして、液晶表示装置（ＬＣＤ）や
液晶プロジェクターなどの光変調素子あるいは液晶駆動
用内蔵ドライバーの構成素子として広く用いられ、新し
い市場の創出に成功している。2. Description of the Related Art Semiconductor films such as polycrystalline silicon are widely used in thin film transistors (hereinafter referred to as TFTs) and solar cells. In particular, polycrystalline silicon (poly-Si) TFTs can be formed on a transparent and insulative substrate such as a glass substrate while being able to have a high mobility, and are used for a liquid crystal display (LCD) or a liquid crystal projector. It has been widely used as a light modulation element such as, or as a component of a built-in driver for driving a liquid crystal, and has successfully created a new market.

【０００３】ガラス基板上に高性能なＴＦＴを作成する
方法としては高温プロセスと呼ばれる製造方法がすでに
実用化されている。ＴＦＴの製造方法として工程最高温
度が１０００℃程度の高温を用いるプロセスを一般的に
高温プロセスと呼んでいる。高温プロセスの特徴は、シ
リコンの固相成長により比較的良質のｐｏｌｙ−Ｓｉを
作成する事ができることと、熱酸化により良質のゲート
絶縁膜（一般的に二酸化珪素）および清浄なｐｏｌｙ−
Ｓｉとゲート絶縁膜の界面を形成できることである。高
温プロセスではこれらの特徴により、高移動度でしかも
信頼性の高い高性能ＴＦＴを安定的に製造することがで
きる。しかし、高温プロセスを用いるためにはＴＦＴを
作成する基板が１０００℃以上の高温の熱工程に耐え得
る必要がある。この条件を満たす透明な基板は現在のと
ころ石英ガラスしかない。このため昨今のｐｏｌｙ−Ｓ
ｉ ＴＦＴは総て高価で小さい石英ガラス基板上に作成
されており、コストの問題上大型化には向かないとされ
ている。また、固相成長法では十数時間という長時間の
熱処理が必要であり、生産性が極めて低いとの課題があ
る。また、この方法では基板全体が長時間加熱されてい
る事に起因して基板の熱変形が大きな問題と化し実質的
に安価な大型ガラス基板を使用し得ないとの課題が生じ
ており、これもまた低コスト化の妨げとなっている。As a method of forming a high-performance TFT on a glass substrate, a manufacturing method called a high-temperature process has already been put to practical use. As a method of manufacturing a TFT, a process using a high temperature of about 1000 ° C. is generally called a high-temperature process. The features of the high-temperature process are that relatively high-quality poly-Si can be formed by solid-phase growth of silicon, and that a high-quality gate insulating film (generally silicon dioxide) and a clean poly-
That is, an interface between Si and the gate insulating film can be formed. Due to these characteristics in a high-temperature process, a high-performance TFT with high mobility and high reliability can be stably manufactured. However, in order to use a high-temperature process, a substrate on which a TFT is formed must be able to withstand a high-temperature heat process of 1000 ° C. or higher. Currently, the only transparent substrate that meets this condition is quartz glass. For this reason, the recent poly-S
All iTFTs are formed on a small and expensive quartz glass substrate, and are not suitable for a large size due to cost issues. In addition, the solid phase growth method requires a heat treatment for a long time of about ten hours, and there is a problem that productivity is extremely low. In addition, in this method, since the entire substrate is heated for a long time, thermal deformation of the substrate becomes a big problem, and there is a problem that it is not possible to use a substantially inexpensive large glass substrate. Also hinder cost reduction.

【０００４】一方、高温プロセスが持つ上記欠点を解消
し、尚且つ高移動度のｐｏｌｙ−ＳｉＴＦＴを実現しよ
うとしているのが低温プロセスと呼ばれる技術である。
比較的安価な耐熱性ガラス基板を使うために、工程最高
温度としておおむね６００℃以下のｐｏｌｙ−ＳｉＴＦ
Ｔ製造プロセスを一般に低温プロセスと呼ぶ。低温プロ
セスでＴＦＴを作製するのには、３つの重要な技術があ
る。これらは、ｐｏｌｙ−Ｓｉ膜形成技術、ゲート絶縁
膜の形成技術、およびソース・ドレイン領域形成技術で
ある。これら３つのプロセスで良好な膜質が達成されれ
ば、低温で高性能のＴＦＴが実現可能だからである。現
在の低温プロセスでは発振時間が極短時間のパルスレー
ザーを用いてシリコン膜の結晶化をおこなうレーザー結
晶化技術がｐｏｌｙ−Ｓｉ膜形成技術として広く使われ
ている。レーザー結晶化とは、基板上のシリコン薄膜に
高出力のパルスレーザー光を照射することによって瞬時
に溶融させ、これが凝固する過程で結晶化する性質を利
用する技術である。On the other hand, a technique called a low-temperature process is intended to solve the above-mentioned disadvantages of a high-temperature process and to realize a poly-Si TFT having a high mobility.
In order to use a relatively inexpensive heat-resistant glass substrate, poly-SiTF with a process maximum temperature of approximately 600 ° C or less
The T manufacturing process is generally called a low temperature process. There are three important technologies for fabricating a TFT by a low-temperature process. These are a poly-Si film forming technology, a gate insulating film forming technology, and a source / drain region forming technology. If good film quality is achieved by these three processes, a high-performance TFT can be realized at a low temperature. In the present low-temperature process, a laser crystallization technique for crystallizing a silicon film using a pulse laser having an extremely short oscillation time is widely used as a poly-Si film formation technique. Laser crystallization is a technique that utilizes the property that a silicon thin film on a substrate is instantaneously melted by irradiating it with a high-power pulsed laser beam and then crystallized in the process of solidification.

【０００５】最近ではガラス基板上のアモルファスシリ
コン膜にエキシマレーザービームを繰り返し照射しなが
らスキャンすることによって大面積のｐｏｌｙ−Ｓｉ膜
を作成する技術がほぼ確立されつつある。また、ゲート
絶縁膜形成技術としてはプラズマＣＶＤをもちいた成膜
方法により二酸化珪素（ＳｉＯ_２）膜が大面積基板上に
成膜可能となった。更にソース・ドレイン領域形成にも
パルスレーザー照射技術が用いられている。これはレー
ザー活性化とよばれ、レーザー結晶化と良く似たプロセ
スである。不純物を含んだシリコン膜にパルスレーザー
照射をおこなうと、レーザー結晶化と同様に溶融・結晶
化が起こるが、このときこれら不純物が高効率で活性化
する。これにより、ソース・ドレイン領域の低温プロセ
ス形成が可能となった。これらの技術によって、現在で
は一辺が数十センチほどもある大型のガラス基板上に高
性能ｐｏｌｙ−ＳｉＴＦＴが作製可能となっている。Recently, a technique of forming a large-area poly-Si film by scanning while repeatedly irradiating an amorphous silicon film on a glass substrate with an excimer laser beam has been almost established. Further, as a gate insulating film forming technique, a silicon dioxide (SiO ₂ ) film can be formed on a large-area substrate by a film forming method using plasma CVD. Further, a pulse laser irradiation technique is also used for forming source / drain regions. This is called laser activation and is a process very similar to laser crystallization. When pulsed laser irradiation is performed on a silicon film containing impurities, melting and crystallization occur as in the case of laser crystallization. At this time, these impurities are activated with high efficiency. Thereby, low-temperature process formation of the source / drain regions became possible. With these techniques, a high-performance poly-Si TFT can now be manufactured on a large glass substrate having a side of several tens of centimeters at present.

【０００６】以上述べたように、パルスレーザー照射を
用いたプロセス技術は低温プロセスでは極めて重要なも
のである。しかしながらレーザー照射には特有の問題が
２つ存在する。一つ目は能動層となる半導体層（ｐｏｌ
ｙ−Ｓｉ膜）を先に述べたレーザー結晶化によって形成
する際に、膜質の不均一が発生し、これが結果的にＴＦ
Ｔ特性のバラツキを招く事である。現在用いられている
レーザー結晶化法では、エキシマレーザー光を図２に示
すフライアイ型分割式光学素子を用いてライン状のビー
ムに形成して半導体層に照射するのが一般的である。エ
キシマレーザー（２０１）から出射したレーザー光（２
００）はアッテネータ（２０３）とよばれる一対の光学
素子の傾きによりその強度を連続的に調整し、これによ
り試料表面上でのエネルギー密度を調整する。As described above, a process technique using pulsed laser irradiation is extremely important in a low-temperature process. However, laser irradiation has two unique problems. The first is a semiconductor layer (pol
When a (y-Si film) is formed by the above-described laser crystallization, non-uniformity of the film quality occurs, which results in TF
This causes variation in the T characteristic. In the currently used laser crystallization method, excimer laser light is generally formed into a linear beam using a fly-eye splitting optical element shown in FIG. 2 and irradiated onto a semiconductor layer. The laser beam (2) emitted from the excimer laser (201)
00) continuously adjusts the intensity by the inclination of a pair of optical elements called an attenuator (203), thereby adjusting the energy density on the sample surface.

【０００７】その後レーザー光はビームエキスパンダ
（２０４）によりサイズ・大きさが調整され、フライア
イ型分割式光学素子（２０５）に導入される。このフラ
イアイ型分割式光学素子はもともと不均一なレーザー光
を試料面にて均一な強度分布を持つトップフラット型の
ビーム形状に整形するためのものである。図２からわか
るようにフライアイ型分割式光学素子は、一対のレンズ
アレイから構成されている。各レンズエレメントに入っ
たレーザー光は集光レンズ（２０６）により試料面上
（２０７）にすべてが重なるように投影される。このた
め、元のビームの強度分布が左右対称ならば、フライア
イ型分割光学素子によって集光された面ではそれぞれ左
右対称位置の強度分布が重ね合わされるので、結果的に
均一化が可能となるのである。図２では一対のフライア
イ型分割光学素子を示したが、通常はこの素子を２対も
ちいて、それぞれで縦方向および横方向のビーム整形を
おこなうのが一般的である。After that, the size and size of the laser light are adjusted by a beam expander (204), and the laser light is introduced into a fly-eye type split optical element (205). The fly-eye split type optical element is for shaping a non-uniform laser beam into a top flat beam shape having a uniform intensity distribution on the sample surface. As can be seen from FIG. 2, the fly-eye split type optical element is composed of a pair of lens arrays. The laser beam entering each lens element is projected by the condenser lens (206) onto the sample surface (207) so as to entirely overlap. For this reason, if the intensity distribution of the original beam is symmetrical, the intensity distributions at the symmetrical positions are superimposed on the surfaces converged by the fly-eye splitting optical element, and as a result, uniformization is possible. It is. Although FIG. 2 shows a pair of fly-eye splitting optical elements, it is general that two pairs of these elements are used to perform beam shaping in the vertical and horizontal directions respectively.

【０００８】この原理を用いて現在では図３に示すよう
なライン状のレーザー光にビーム整形し、これを用いて
レーザー結晶化をおこなうのが一般的である。基板（３
００）上のアモルファスシリコン膜（３０３）にライン
ビームレーザー光（３０１）を照射し、これを一軸方向
にスキャンしてｐｏｌｙ−Ｓｉ膜（３０２）を形成す
る。このとき、試料面でのレーザー光の強度プロファイ
ルは図３下に示すようになっている。短軸方向ｙ側のビ
ーム幅（３０４）は３００〜５００ミクロン程度、一
方、長軸方向ｘ側のビーム長さ（３０５）は１５〜３０
ｃｍ程度である。レーザー照射後のｐｏｌｙ−Ｓｉ膜の
結晶状態は照射レーザーのエネルギー密度に強く依存し
て変化するので、一般的にラインビームのトップ（３０
６）が均一なエネルギー密度をもつトップフラット型と
よばれるビームプロファイルを持つラインビームが使わ
れる。先に述べたように現在の光学系を用いたラインビ
ームでは、トップフラット領域（３０６）のレーザーエ
ネルギー密度に分布が発生するという重大な問題が発生
する。このようなレーザー光をもちいてシリコン膜の結
晶化をおこなうと、ｐｏｌｙ−Ｓｉ膜の結晶性に、レー
ザー光の分布に対応して周期的な不均一性が発生するの
である。At present, it is general to form a beam into a linear laser beam as shown in FIG. 3 using this principle, and to perform laser crystallization using the beam. Substrate (3
The amorphous silicon film (303) on (00) is irradiated with a line beam laser beam (301), and this is scanned in a uniaxial direction to form a poly-Si film (302). At this time, the intensity profile of the laser light on the sample surface is as shown in the lower part of FIG. The beam width (304) on the short axis direction y side is about 300-500 microns, while the beam length (305) on the long axis direction x side is 15-30.
cm. Since the crystal state of the poly-Si film after laser irradiation changes strongly depending on the energy density of the irradiation laser, the top (30) of the line beam is generally used.
6) A line beam having a beam profile called a top flat type having a uniform energy density is used. As described above, the line beam using the current optical system has a serious problem that a distribution occurs in the laser energy density in the top flat region (306). When crystallization of a silicon film is performed using such a laser beam, periodic non-uniformity occurs in the crystallinity of the poly-Si film in accordance with the distribution of the laser beam.

【０００９】二つ目の問題はレーザー活性化工程であ
る。レーザー活性化は図１に示すようにゲート電極を形
成し、ソース・ドレイン領域に不純物を打ち込んだ後に
レーザー照射（１２０）をおこなう工程である。これか
らわかるようにレーザー活性化はゲート電極（１０７）
がマスクとなって、ソース・ドレイン領域のみにレーザ
ー照射がおこなわれる事が特徴である。このレーザー照
射によりソース・ドレイン領域のｐｏｌｙ−Ｓｉ膜は再
度溶融・結晶化し、この結晶化過程において不純物の活
性化が同時に起こる。問題点は、レーザー活性化をおこ
なう際に、ゲート電極直下領域の不純物の活性化率が低
い領域が発生し、チャネルとソース・ドレインとの間に
高抵抗領域ができてしまうことである[0009] The second problem is the laser activation step. Laser activation is a process of forming a gate electrode as shown in FIG. 1 and then performing laser irradiation (120) after implanting impurities into the source / drain regions. As can be seen, laser activation is performed on the gate electrode (107).
Is used as a mask, and only the source / drain regions are irradiated with laser. By this laser irradiation, the poly-Si film in the source / drain region is melted and crystallized again, and activation of impurities occurs simultaneously in the crystallization process. The problem is that when activating the laser, a region having a low impurity activation rate in the region immediately below the gate electrode is generated, and a high resistance region is formed between the channel and the source / drain.

【００１０】[0010]

【発明が解決しようとする課題】そこで本発明は上述の
諸課題を鑑み、低温プロセスで形成した半導体層および
ＭＯＳ界面の捕獲準位を低減せしめ、ｐｏｌｙ−ＳｉＴ
ＦＴおよび回路の特性向上を実現する薄膜トランジスタ
の製造方法であり、なお且つ製造コストを極めて低くす
ることを可能とする製造方法を与えるものである。SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention reduces the trapping level at the interface between a semiconductor layer and a MOS formed by a low-temperature process.
It is a method of manufacturing a thin film transistor that realizes an improvement in the characteristics of an FT and a circuit, and also provides a manufacturing method that enables extremely low manufacturing costs.

【００１１】[0011]

【課題を解決するための手段】上記課題を解決する為に
請求項１記載の発明は、基板上の半導体層への光照射に
より該半導体層を結晶化させ能動層を形成する薄膜トラ
ンジスタの製造方法において、該光照射は位相ランダマ
イザー光学素子を通した光を照射することを特徴とす
る。ここで結晶化とは、光照射をおこなう前の半導体層
が非晶質、結晶質のいずれの状態にあるかにかかわら
ず、光照射により誘起される構造変化により結晶を形成
することを指す。ここで位相ランダマイザー光学素子と
は、該素子に入射した位相の揃った光が、透過後にはそ
の透過位置により異なる位相を持つような機能を有する
光学素子をさす。According to a first aspect of the present invention, there is provided a method of manufacturing a thin film transistor in which an active layer is formed by crystallizing a semiconductor layer on a substrate by irradiating the semiconductor layer with light. Wherein the light irradiation is performed by irradiating light passing through a phase randomizer optical element. Here, crystallization means that a crystal is formed by a structural change induced by light irradiation regardless of whether the semiconductor layer before light irradiation is in an amorphous state or a crystalline state. Here, the phase randomizer optical element refers to an optical element having a function such that light having a uniform phase incident on the element has a different phase depending on a transmission position after transmission.

【００１２】上記課題を解決する為に請求項２記載の発
明は請求項１記載の薄膜トランジスタの製造方法におい
て、前記光照射はエキシマレーザー光をもちいておこな
うことを特徴とする。According to a second aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the first aspect, wherein the light irradiation is performed using excimer laser light.

【００１３】上記課題を解決する為に請求項３記載の発
明は請求項１乃至２記載の薄膜トランジスタの製造方法
において、前記光照射はフライアイ型分割式光学素子を
もちいておこなうことを特徴とする。According to a third aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the first or second aspect, wherein the light irradiation is performed using a fly-eye split type optical element. .

【００１４】上記課題を解決する為に請求項４記載の発
明は請求項１乃至３記載の薄膜トランジスタの製造方法
において、前記光照射は前記位相ランダマイザー光学素
子、フライアイ型分割式光学素子の順で光学素子を透過
した光を用いておこなうことを特徴とする。According to a fourth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the first to third aspects, wherein the light irradiation is performed in the order of the phase randomizer optical element and the fly-eye type split optical element. And using light transmitted through the optical element.

【００１５】上記課題を解決する為に請求項５記載の発
明は、請求項１乃至４記載の薄膜トランジスタの製造方
法において、前記位相ランダマイザー光学素子は光ビー
ムを少なくとも４分割以上に領域わけして位相変化させ
ることを特徴とする。According to a fifth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the first to fourth aspects, wherein the phase randomizer optical element divides the light beam into at least four or more divided regions. The phase is changed.

【００１６】上記課題を解決する為に請求項６記載の薄
膜トランジスタの製造方法は、基板上の半導体層への光
照射により該半導体層中の不純物を活性化させる薄膜ト
ランジスタの製造方法において、該光照射は位相ランダ
マイザー光学素子を通した光を照射することを特徴とす
る。According to a sixth aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising irradiating a semiconductor layer on a substrate with light to activate impurities in the semiconductor layer. Is characterized by irradiating light passing through a phase randomizer optical element.

【００１７】上記課題を解決する為に請求項７記載の薄
膜トランジスタの製造方法は、請求項６記載の薄膜トラ
ンジスタの製造方法において、前記光照射はゲート電極
を形成した後にゲート電極上方よりおこなうことを特徴
とする。According to a seventh aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the sixth aspect, wherein the light irradiation is performed from above the gate electrode after forming the gate electrode. And

【００１８】上記課題を解決する為に請求項８記載の薄
膜トランジスタの製造方法は請求項６乃至７記載の薄膜
トランジスタの製造方法において、前記光照射はエキシ
マレーザー光をもちいておこなうことを特徴とする。In order to solve the above-mentioned problems, a method of manufacturing a thin film transistor according to claim 8 is the method of manufacturing a thin film transistor according to claims 6 or 7, wherein the light irradiation is performed using excimer laser light.

【００１９】上記課題を解決する為に請求項９記載の発
明は請求項６乃至８記載の薄膜トランジスタの製造方法
において、前記光照射はフライアイ型分割式光学素子を
もちいておこなうことを特徴とする。According to a ninth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to the sixth to eighth aspects, wherein the light irradiation is performed using a fly-eye type split optical element. .

【００２０】上記課題を解決する為に請求項１０記載の
薄膜トランジスタの製造方法は請求項６乃至９記載の薄
膜トランジスタの製造方法において、前記光照射は前記
位相ランダマイザー光学素子、フライアイ型分割式光学
素子の順で光学素子を透過した光を用いておこなうこと
を特徴とする。According to a tenth aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to any one of the sixth to ninth aspects, wherein the light irradiation is performed by using the phase randomizer optical element or a fly-eye split type optical element. It is characterized in that the light is transmitted using the light transmitted through the optical element in the order of the elements.

【００２１】上記課題を解決する為に請求項１１記載の
薄膜トランジスタの製造方法は請求項６乃至１０記載の
薄膜トランジスタの製造方法において、前記位相ランダ
マイザー光学素子は光ビームを少なくとも４分割以上に
領域わけして位相変化させることを特徴とする。According to a eleventh aspect of the present invention, there is provided a method of manufacturing a thin film transistor according to any one of the sixth to tenth aspects, wherein the phase randomizer optical element divides the light beam into at least four divided areas. And the phase is changed.

【００２２】本発明の電気光学装置の製造方法は、請求
項１乃至１１のいずれかに記載の薄膜トランジスタの製
造方法により薄膜トランジスタを製造する工程を含む。A method of manufacturing an electro-optical device according to the present invention includes a step of manufacturing a thin film transistor by the method of manufacturing a thin film transistor according to claim 1.

【００２３】本発明の電気光学装置は、請求項１乃至１
１のいずれかに記載の薄膜トランジスタの製造方法によ
り製造される薄膜トランジスタを含む。The electro-optical device according to the present invention has the following features.
2. A thin film transistor manufactured by the method for manufacturing a thin film transistor according to any one of 1.

【００２４】なお、電気光学装置とは、例えば、液晶表
示装置、有機エレクトロルミネッセンス素子、及び電気
泳動表示装置である。Note that the electro-optical device is, for example, a liquid crystal display device, an organic electroluminescence element, and an electrophoretic display device.

【００２５】[0025]

【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づいて詳述する。図１に工程を追うごとのｐ
ｏｌｙ−Ｓｉ ＴＦＴの構造を図示する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows that p
The structure of the poly-Si TFT is illustrated.

【００２６】（１．半導体薄膜の形成）本願発明の実施
のためには通常、基板（１０１）の上に下地保護膜（１
０２）を形成しその上に半導体薄膜（１０３）を形成す
るので、この一連の形成方法について説明する。(1. Formation of Semiconductor Thin Film) In order to carry out the present invention, a base protective film (1) is usually formed on a substrate (101).
02) and a semiconductor thin film (103) are formed thereon. A series of forming methods will be described.

【００２７】本発明を適応し得る基板（１０１）として
は金属等の導電性物質、シリコン・カーバイト（Ｓｉ
Ｃ）やアルミナ（Ａｌ_２Ｏ_３）や窒化アルミニウム（Ａ
ｌＮ）等のセラミック材料、溶融石英やガラス等の透明
または非透明絶縁性物質、シリコンウェーハー等の半導
体物質、並びにそれを加工したＬＳＩ基板等が可能であ
る。半導体膜は基板上に直接又は下地保護膜や下部電極
等を介して堆積する。またシリコンウェーハーなどの単
結晶基板はこれをそのまま能動層となる半導体層（１０
３）として使用する。The substrate (101) to which the present invention can be applied is a conductive substance such as a metal, silicon carbide (Si).
C), alumina (Al ₂ O ₃ ), aluminum nitride (A
1N), a transparent or non-transparent insulating material such as fused quartz or glass, a semiconductor material such as a silicon wafer, and an LSI substrate obtained by processing the same. The semiconductor film is deposited directly on the substrate or via a lower protective film, a lower electrode, and the like. In addition, a single crystal substrate such as a silicon wafer is directly used as a semiconductor layer (10
Use as 3).

【００２８】下地保護膜（１０２）としては酸化硅素膜
（ＳｉＯ_Ｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ_３Ｎ_ｘ：
０＜ｘ≦４）等の絶縁性物質が挙げられる。ＴＦＴなど
の薄膜半導体装置を通常のガラス基板上に作成する場合
の様な半導体膜への不純物制御が重要である時、ガラス
基板中に含まれているナトリウム（Ｎａ）等の可動イオ
ンが半導体膜中に混入しない様に下地保護膜を形成した
後に半導体膜を堆積する事が好ましい。同じ事情は各種
セラミック材料を基板として用いる場合にも通ずる。下
地保護膜はセラミック中に添加されている焼結助材原料
などの不純物が半導体部に拡散及び混入するのを防止す
るのである。金属材料などの導電性材料を基板として用
い、且つ半導体膜が金属基板と電気的に絶縁されていな
ければならない場合には、絶縁性を確保する為に当然下
地保護膜は必要不可欠である。更に半導体基板やＬＳＩ
素子上に半導体膜を形成する時にはトランジスタ間や配
線間の層間絶縁膜が同時に下地保護膜でもある。[0028] The oxidation as a base protective film (102) silicon film _{(SiO X: 0 <x ≦} 2) or silicon nitride film _{(Si 3 N} x:
Insulating substances such as 0 <x ≦ 4). When it is important to control impurities in a semiconductor film, such as when a thin-film semiconductor device such as a TFT is formed on a normal glass substrate, mobile ions such as sodium (Na) contained in the glass substrate are removed from the semiconductor film. It is preferable to deposit a semiconductor film after forming a base protective film so as not to mix in the semiconductor film. The same situation applies when various ceramic materials are used as the substrate. The underlayer protective film prevents impurities such as a sintering aid material added to the ceramic from diffusing and mixing into the semiconductor portion. When a conductive material such as a metal material is used as a substrate and the semiconductor film must be electrically insulated from the metal substrate, a base protective film is indispensable to ensure insulation. In addition, semiconductor substrates and LSI
When a semiconductor film is formed on an element, an interlayer insulating film between transistors and between wirings is also a base protective film.

【００２９】下地保護膜はまず基板を純水やアルコール
などの有機溶剤で洗浄した後、基板上に常圧化学気相堆
積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶ
Ｄ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等の
ＣＶＤ法或いはスパッター法等で形成する。 下地保護膜
として酸化硅素膜を用いる場合、常圧化学気相堆積法で
は基板温度を２５０℃程度から４５０℃程度としてモノ
シラン（ＳｉＨ_４）や酸素を原料として堆積し得る。プ
ラズマ化学気相堆積法やスパッター法では基板温度は室
温から４００℃程度である。The undercoat protective film is first washed with an organic solvent such as pure water or alcohol, and then is deposited on the substrate by atmospheric pressure chemical vapor deposition (APCVD) or low pressure chemical vapor deposition (LPCV).
D method), a CVD method such as a plasma enhanced chemical vapor deposition method (PECVD method), or a sputtering method. When a silicon oxide film is used as the base protective film, the atmospheric pressure chemical vapor deposition method can deposit monosilane (SiH ₄ ) or oxygen as a raw material at a substrate temperature of about 250 ° C. to about 450 ° C. In the plasma chemical vapor deposition method and the sputtering method, the substrate temperature is from room temperature to about 400 ° C.

【００３０】下地保護膜の膜厚は基板からの不純物元素
の拡散と混入を防ぐのに十分な厚さが必要で、その値は
最小で１００ｎｍ程度以上である。ロット間や基板間の
ばらつきを考慮すると２００ｎｍ程度以上が好ましく、
３００ｎｍ程度あれば保護膜としての機能を十分に果た
し得る。下地保護膜がＩＣ素子間やこれらを結ぶ配線等
の層間絶縁膜を兼ねる場合には、通常４００ｎｍから６
００ｎｍ程度の膜厚となる。絶縁膜が余りにも厚くなる
と絶縁膜のストレスに起因するクラックが生ずる。その
為最大膜厚は２μｍ程度が好ましい。生産性を考慮する
必要が強い場合、絶縁膜厚は１μｍ程度が上限である。The thickness of the underlayer protective film must be sufficient to prevent diffusion and mixing of the impurity element from the substrate, and its value is at least about 100 nm or more. Considering the variation between lots and substrates, it is preferably about 200 nm or more,
If the thickness is about 300 nm, the function as a protective film can be sufficiently performed. When the underlayer protective film also serves as an interlayer insulating film between IC elements and wiring connecting them, it is usually 400 nm to 6 nm.
The thickness is about 00 nm. If the insulating film is too thick, cracks occur due to stress in the insulating film. Therefore, the maximum thickness is preferably about 2 μm. When it is strongly necessary to consider productivity, the upper limit of the insulating film thickness is about 1 μm.

【００３１】次に半導体薄膜（１０３）について説明す
る。本発明が適用される半導体膜としてはシリコン（Ｓ
ｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の
他に、シリコン・ゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ：０
＜ｘ＜１）やシリコン・カーバイド（Ｓｉ_ｘＣ_１−ｘ：
０＜ｘ＜１）やゲルマニウム・カーバイド（Ｇｅ_ｘＣ
_１−ｘ：０＜ｘ＜１）等の四族元素複合体の半導体膜、
ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン
（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物
半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の
二族元素と六族元素との複合体化合物半導体膜等があ
る。或いはシリコン・ゲルマニウム・ガリウム・ヒ素
（Ｓｉ_ｘＧｅ_ｙＧａ_ｚＡｓ_ｚ：ｘ＋ｙ＋ｚ＝１）と云っ
た更なる複合化合物半導体膜やこれらの半導体膜にリン
（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナ
ー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム
（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜
に対しても本発明は適応可能である。これら半導体膜は
ＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ
法、或いはスパッター法等や蒸着法等のＰＶＤ法で形成
する。半導体膜としてシリコン膜を用いる場合、ＬＰＣ
ＶＤ法では基板温度を４００℃程度から７００℃程度と
してジシラン（Ｓｉ _２Ｈ_６）などを原料として堆積し得
る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ_４）などを原
料として基板温度が１００℃程度から５００℃程度で堆
積可能である。スパッター法を用いる時には基板温度は
室温から４００℃程度である。この様に堆積された半導
体膜の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は非
晶質や混晶質、微結晶質、或いは多結晶質等様々な状態
があるが、本願発明にあっては初期状態はいずれの状態
であっても構わない。尚本願明細書中では非晶質の結晶
化のみならず、多結晶質や微結晶質の再結晶化をも含め
て総て結晶化と呼ぶ。半導体膜の膜厚はそれをＴＦＴに
用いる時には２０ｎｍ程度から１００ｎｍ程度が適して
いる。Next, the semiconductor thin film (103) will be described.
You. As a semiconductor film to which the present invention is applied, silicon (S
i) or a semiconductor film of a group 4 element such as germanium (Ge)
In addition, silicon germanium (Si_xGe_1-x: 0
<X <1) or silicon carbide (Si_xC_1-x:
0 <x <1) or germanium carbide (Ge_xC
_1-x: A semiconductor film of a group 4 element complex such as 0 <x <1);
Gallium arsenide (GaAs) and indium antimony
Complex compound of group III element and group V element such as (InSb)
Semiconductor film or cadmium selenium (CdSe)
Complex compound semiconductor films of Group II elements and Group VI elements
You. Or silicon, germanium, gallium, arsenic
(Si_xGe_yGa_zAs_z: X + y + z = 1)
Phosphorus is added to further composite compound semiconductor films and these semiconductor films.
Donors such as (P), arsenic (As), and antimony (Sb)
-N-type semiconductor film to which an element is added, or boron (B),
Aluminum (Al), gallium (Ga), indium
P-type semiconductor film doped with an acceptor element such as (In)
The present invention is also applicable to These semiconductor films
CVD such as APCVD, LPCVD and PECVD
Formed by PVD method such as sputtering method or vapor deposition method
I do. When a silicon film is used as a semiconductor film, LPC
In the VD method, the substrate temperature is reduced from about 400 ° C to about 700 ° C.
Disilane (Si ₂H₆) Can be deposited as raw material
You. In the PECVD method, monosilane (SiH₄)
When the substrate temperature is about 100 ° C to 500 ° C,
Can be stacked. When using the sputter method, the substrate temperature is
The temperature is from room temperature to about 400 ° C. Semiconductors deposited in this way
The initial state (as-deposited state) of the body membrane is non-
Various states such as crystalline, mixed crystalline, microcrystalline, or polycrystalline
However, in the present invention, the initial state is any state
It does not matter. In the present specification, an amorphous crystal
Including recrystallization of polycrystalline and microcrystalline
All are called crystallization. The thickness of the semiconductor film is used for TFT
When used, about 20nm to about 100nm is suitable
I have.

【００３２】（２．半導体薄膜のレーザー結晶化）基板
上に下地絶縁膜と半導体膜を形成した後、この半導体膜
をレーザー照射によって結晶化する。通常、ＬＰＣＶＤ
法、ＰＥＣＶＤ法等のＣＶＤ法で堆積させたシリコン膜
表面は自然酸化膜で覆われていることが多い。従って、
レーザー光を照射する前にこの自然酸化膜を除去する必
要がある。このためには弗酸溶液に浸してウエットエッ
チングする方法や、フッ素を含んだプラズマ中でのドラ
イエッチング等がある。(2. Laser Crystallization of Semiconductor Thin Film) After forming a base insulating film and a semiconductor film on a substrate, the semiconductor film is crystallized by laser irradiation. Usually LPCVD
The surface of a silicon film deposited by a CVD method such as the PECVD method or the PECVD method is often covered with a natural oxide film. Therefore,
It is necessary to remove this natural oxide film before irradiating the laser beam. For this purpose, there are a method of wet etching by immersion in a hydrofluoric acid solution, a dry etching in a plasma containing fluorine, and the like.

【００３３】次に半導体膜のついた基板をレーザー照射
チャンバーにセットする。レーザー照射チャンバーは一
部分が石英の窓によってできており、チャンバーを真空
に排気した後この石英窓からレーザー光を照射する。こ
こでレーザー光について説明する。レーザー光は半導体
薄膜（１０３）表面で強く吸収され、その直下の絶縁膜
（１０２）や基板（１０１）にはほとんど吸収されない
ことが望まれる。従ってこのレーザー光としては紫外域
またはその近傍の波長を持つエキシマレーザー、アルゴ
ンイオンレーザー、ＹＡＧレーザー高調波等が好まし
い。また、半導体薄膜を高温に加熱すると同時に基板へ
のダメージを防ぐためには大出力でしかも極短時間のパ
ルス発振であることが必要となる。従って、上記レーザ
ー光の中でも特にキセノン・クロライド（ＸｅＣｌ）レ
ーザー（波長３０８ｎｍ）やクリプトンフロライド（Ｋ
ｒＦ）レーザー（波長２４８ｎｍ）等のエキシマレーザ
ーが最も適している。これらレーザー光を図２に示すフ
ライアイ型分割式光学素子をもちいてトップフラットビ
ームに整形してシリコン膜に照射する。先に述べたよう
に現在の光学系を用いたラインビームでは、トップフラ
ット領域（３０６）のレーザーエネルギー密度に分布が
発生するという重大な問題が発生する。これはフライア
イ型分割式光学素子の原理に起因する。Next, the substrate provided with the semiconductor film is set in a laser irradiation chamber. A part of the laser irradiation chamber is made of a quartz window, and after evacuating the chamber to vacuum, a laser beam is irradiated from the quartz window. Here, the laser beam will be described. It is desired that the laser light is strongly absorbed on the surface of the semiconductor thin film (103) and hardly absorbed by the insulating film (102) and the substrate (101) directly below. Therefore, as the laser light, an excimer laser, an argon ion laser, a YAG laser harmonic, or the like having a wavelength in or near the ultraviolet region is preferable. Further, in order to heat the semiconductor thin film to a high temperature and to prevent damage to the substrate at the same time, it is necessary to have a large output and an extremely short pulse oscillation. Therefore, among the above laser beams, a xenon chloride (XeCl) laser (wavelength 308 nm) and a krypton fluoride (K
An excimer laser such as an rF) laser (wavelength 248 nm) is most suitable. The laser beam is shaped into a top flat beam using a fly-eye split type optical element shown in FIG. As described above, the line beam using the current optical system has a serious problem that a distribution occurs in the laser energy density in the top flat region (306). This is due to the principle of the fly-eye type split optical element.

【００３４】このタイプの光学素子では各レンズエレメ
ントで分割させた光を試料面上にて重ね合わせる。この
結果、合成されたエキシマレーザー光は干渉を起こし、
これが試料面上（２０７）に投影されるので、結果とし
てこれが試料面上での周期的な強度分布としてあらわれ
るのである。そこで本発明の半導体製造方法では、図５
に示す光学系をとおしてビーム整形したレーザー光を用
いて半導体薄膜のレーザー結晶化をおこなうことを特徴
とする。これは従来の光学系に位相ランダマイザー光学
素子（５０２）を加えたものである。In this type of optical element, the light split by each lens element is superimposed on the sample surface. As a result, the synthesized excimer laser light causes interference,
Since this is projected on the sample surface (207), it appears as a periodic intensity distribution on the sample surface. Therefore, in the semiconductor manufacturing method of the present invention, FIG.
The present invention is characterized in that laser crystallization of a semiconductor thin film is performed using laser light beam-shaped through the optical system described in (1). This is obtained by adding a phase randomizer optical element (502) to a conventional optical system.

【００３５】これはレーザー光の光路中にある、図６に
示すような断面形状のものである。入射面（６０１）か
ら入射した光は材料の屈折率に応じて位相ランダマイザ
ー中では大気中より短い波長となる。出射面（６０２）
は図６にあるように、位相ランダマイザー中における光
の波長と同程度の厚みの中で、素子の厚みに分布がつけ
てある。これにより、位相ランダマイザーを出る際のレ
ーザー光の位相（６０５）は、この出射面を光が出ると
きの位相によって決まる。先に述べたように出射面には
ランダムな厚みが持たせてあるため、入射光（６０３）
は位相の揃ったレーザー光であるのに対して、出射光
（６０４）は位相がランダムになった光となる。これに
より、光強度のつよいレーザー光を用いながら、レーザ
ー光のコヒーレンシーを低めることができるのである。
位相ランダマイザーの入射、出射面に反射防止コーティ
ングを施すことで、この素子の光透過率は９５％程度の
高い値を確保できる。This has a sectional shape as shown in FIG. 6 in the optical path of the laser beam. Light incident from the incident surface (601) has a shorter wavelength in the phase randomizer than in the air according to the refractive index of the material. Emission surface (602)
As shown in FIG. 6, the thickness of the element has a distribution within the same thickness as the wavelength of light in the phase randomizer. Thus, the phase (605) of the laser beam when exiting the phase randomizer is determined by the phase at which light exits this exit surface. As described above, since the exit surface has a random thickness, the incident light (603)
Is a laser beam having a uniform phase, whereas the outgoing light (604) is light having a random phase. As a result, the coherency of the laser light can be reduced while using the laser light having a high light intensity.
By applying an anti-reflection coating to the entrance and exit surfaces of the phase randomizer, the light transmittance of this element can be as high as about 95%.

【００３６】この位相ランダマイザー（４０２）を用い
る事で、フライアイ型分割式光学素子を用いてレーザー
ビームの整形をおこなってシリコン膜へ照射する場合で
も干渉に起因するトップフラット部分でのエネルギー密
度の不均一性が完全に解消できる。このため、本発明の
光学素子を通したレーザー光を用いることによって極め
て均一性の高いｐｏｌｙ−Ｓｉ膜を得ることができるよ
うになった。特に位相ランダマイザー光学素子の凹凸は
多いほど好ましいが、それに伴って素子作製コストが増
加する。レーザー光が入射する領域をおおむね４つ以上
に分割し、位相を変えることでフライアイ型分割式光学
素子による干渉を低減できる。By using the phase randomizer (402), even when the laser beam is shaped using a fly-eye splitting optical element and irradiated onto the silicon film, the energy density at the top flat portion caused by interference is obtained. Can be completely eliminated. For this reason, it has become possible to obtain a highly uniform poly-Si film by using a laser beam passing through the optical element of the present invention. In particular, it is preferable that the phase randomizer optical element has more irregularities, but the element manufacturing cost increases accordingly. By dividing the region where the laser beam is incident into four or more regions and changing the phase, interference by the fly-eye type split optical element can be reduced.

【００３７】このような位相ランダマイザー素子の適用
は、レーザーの中でも比較的コヒーレンシーの低いエキ
シマレーザーに対して有効である。その他のビームクオ
リティーの高いレーザー光では、位相ランダマイザー素
子の凹凸の数を相当増やしても、フライアイ型分割光学
素子における干渉を十分には低減できないからである。
また、位相ランダマイザー光学素子の光路上での設置位
置はできるだけレーザー光源に近い位置が好ましく、原
理的にすくなくともフライアイ型分割式光学素子よりも
光源側に位置する必要がある。The application of such a phase randomizer element is effective for an excimer laser having relatively low coherency among lasers. This is because other laser beams having high beam quality cannot sufficiently reduce the interference in the fly-eye splitting optical element even if the number of irregularities of the phase randomizer element is considerably increased.
The position of the phase randomizer optical element on the optical path is preferably as close as possible to the laser light source. In principle, the phase randomizer optical element must be located at least on the light source side of the fly-eye splitting optical element.

【００３８】次にレーザー光の照射方法について図４を
もちいて述べる。基板（４００）を室温（２５℃）程度
から４００℃程度の間とし、背景真空度が１０^−４Ｔｏ
ｒｒ程度から１０^−９Ｔｏｒｒ程度の真空中にて行う。
レーザー照射の一回の照射面積は短軸０．３〜０．５ｍ
ｍ程度、長軸が１５０ｍｍ程度のライン状である。１カ
所に１発のレーザー照射（４０１）をおこなった後、基
板とレーザーとの位置を相対的に水平方向にわずかにず
らす。この後再び１発のレーザー照射（４０２）をおこ
なう。このショットアンドスキャンを連続的に繰り返し
ていく事によって大面積の基板にも対応できる。更に具
体的には、各照射毎に照射領域を１％程度から９９％程
度ずらして行く（例えば５０％：先の例では０．０１５
〜０．０２５ｍｍ）。最初に垂直方向（４０３）に走査
した後、次に水平方向（４０４）に適当量ずらせて、再
び垂直方向に所定量ずつずらせて走査し、以後この走査
を繰り返して基板全面にレーザー照射を行う。そのエネ
ルギー密度は１００ｍＪ／ｃｍ^２程度から１０００ｍＪ
／ｃｍ^２程度の間としても良い。こうした重ね合わせレ
ーザー照射法を用いるとレーザー照射領域端部に起因す
るばらつきを完全に消失させる事が可能になる。一般的
には９０％以上の高い重ね合わせが用いられる。レーザ
ー照射は半導体膜が完全溶融するエネルギー密度より５
％程度低いエネルギーで行う。シリコン膜を一旦完全溶
融させてしまうと、液体シリコン膜が過冷却状態に陥
り、結果として高い密度の結晶核発生が起こる。このよ
うな現象により形成されるｐｏｌｙ−Ｓｉ膜は極めて小
さな結晶粒が高密度で存在する、いわゆる微結晶という
形態になる。このようなｐｏｌｙ−Ｓｉ膜は結晶粒界が
多いため膜中欠陥（主にはダングリングボンド）が大量
に存在し、ＴＦＴとしては使用に耐えない膜となってし
まう。[0038] Next, irradiation method of a laser beam described with reference to FIG. The substrate (400) is set at a temperature between about room temperature (25 ° C.) and about 400 ° C., and the background degree of vacuum is 10 ⁻⁴ To.
It is performed in a vacuum of about rr to about 10 ⁻⁹ Torr.
One irradiation area of laser irradiation is short axis 0.3-0.5m
m and a long axis of about 150 mm. After one laser irradiation (401) is performed in one place, the position of the laser is slightly shifted relative to the substrate in the horizontal direction. Thereafter, one laser irradiation (402) is performed again. By continuously repeating the shot and scan, it is possible to cope with a substrate having a large area. More specifically, the irradiation area is shifted from about 1% to about 99% for each irradiation (for example, 50%: 0.015 in the above example).
０．０0.025 mm). After scanning in the vertical direction (403) first, the laser beam is shifted in the horizontal direction (404) by an appropriate amount, and again shifted in the vertical direction by a predetermined amount. Thereafter, this scanning is repeated to irradiate the entire surface of the substrate with the laser. . The energy density is from about 100 mJ / cm ² to 1000 mJ
/ Cm ² of about may be between. When such a superposed laser irradiation method is used, it is possible to completely eliminate the variation caused by the end of the laser irradiation area. Generally, a high overlap of 90% or more is used. Laser irradiation is 5 times higher than the energy density at which the semiconductor film is completely melted.
% Energy. Once the silicon film is completely melted, the liquid silicon film falls into a supercooled state, and as a result, high density crystal nuclei are generated. The poly-Si film formed by such a phenomenon has a form of so-called microcrystal in which extremely small crystal grains exist at a high density. Since such a poly-Si film has many crystal grain boundaries, a large amount of defects (mainly dangling bonds) are present in the film, and the film cannot be used as a TFT.

【００３９】（３．素子分離工程）レーザー結晶化をお
こなった後、ＴＦＴ素子同士を電気的に絶縁するために
素子分離工程をおこなう。ｐｏｌｙ−Ｓｉ膜上にフォト
リソグラフィーによりパターンを形成した後、ドライエ
ッチングによりｐｏｌｙ−Ｓｉ膜をエッチングする。こ
こではエッチング後のエッジの形状が庇状にならないよ
う注意する必要がある。(3. Element Isolation Step) After laser crystallization, an element isolation step is performed to electrically insulate the TFT elements from each other. After a pattern is formed on the poly-Si film by photolithography, the poly-Si film is etched by dry etching. Here, care must be taken so that the shape of the edge after etching does not become an eaves shape.

【００４０】（４．ゲート絶縁膜形成）次にゲート絶縁
膜（１０６）をプラズマＣＶＤをもちいて形成する。こ
の技術はプラズマ中の活性酸素ラジカルによってＳｉＨ
_４ガスが分解され、気相でＳｉＯ_２が形成されこれが基
板上に堆積するものである。このような反応性にとんだ
雰囲気下で堆積されたＳｉＯ_２は半導体表面でシリコン
と化学結合を形成し良好な界面を作りうる。具体的な工
程としては、真空チャンバー中で基板を１００℃以下に
調温し、背景真空度が１０^−６（ｔｏｒｒ）台になるま
で真空排気する。この状態で真空チャンバー内に酸素ガ
スとシランガス（ＳｉＨ_４）を流す。放電を安定させる
ためにＨｅガスで希釈する方法も有効である。一般的に
は酸素ガス流量はシランガス流量の５倍以上とする。こ
の状態でプラズマ放電をおこない、ＳｉＯ_２膜（１０
６）形成をおこなう。放電の形態としては平行平板型Ｒ
Ｆ放電、ＩＣＰ放電、ＥＣＲ放電などがあり、電源とし
てはＲＦ電源やＶＨＦ、ＵＨＦ電源、マイクロ波源を用
いることができる。以上がゲート絶縁膜形成工程であ
る。(4. Formation of Gate Insulating Film) Next, a gate insulating film (106) is formed by using plasma CVD. This technology uses SiH by active oxygen radicals in plasma.
_{The four} gases are decomposed and SiO ₂ is formed in the gas phase, which is deposited on the substrate. SiO ₂ deposited in such a reactive atmosphere can form a chemical bond with silicon on the semiconductor surface to form a good interface. As a specific process, the temperature of the substrate is adjusted to 100 ° C. or lower in a vacuum chamber, and the substrate is evacuated until the background degree of vacuum reaches 10 ⁻⁶ (torr). In this state, an oxygen gas and a silane gas (SiH ₄ ) are flown into the vacuum chamber. A method of diluting with He gas is also effective for stabilizing discharge. Generally, the flow rate of the oxygen gas is at least five times the flow rate of the silane gas. Plasma discharge is performed in this state, and the SiO ₂ film (10
6) Perform formation. The form of discharge is a parallel plate type R
There are F discharge, ICP discharge, ECR discharge, and the like. As a power source, an RF power source, a VHF, UHF power source, or a microwave source can be used. The above is the gate insulating film forming step.

【００４１】（５．ゲート電極形成）引き続いてゲート
電極（１０７）となる薄膜をＰＶＤ法或いはＣＶＤ法な
どで堆積する。この材質は電気抵抗が低く、３５０℃程
度の熱工程に対して安定である事が望まれ、例えばタン
タル、タングステン、クロム等の高融点金属がふさわし
い。また、イオン・ドーピングによってソース、ドレイ
ンを形成する場合、水素のチャネリングを防止するため
にこのゲート電極の膜厚がおよそ７００ｎｍ程度必要に
なる。前記高融点金属の中で７００ｎｍもの膜厚で成膜
しても膜ストレスによるクラックが生じない材料となる
と、タンタルが最もふさわしい。ゲート電極となる薄膜
を堆積後パターニングを行い、ゲート電極が完成する。(5. Formation of Gate Electrode) Subsequently, a thin film to be the gate electrode (107) is deposited by a PVD method or a CVD method. This material is desired to have a low electric resistance and to be stable to a heat process at about 350 ° C., for example, a high melting point metal such as tantalum, tungsten, and chromium is suitable. When the source and the drain are formed by ion doping, the thickness of the gate electrode needs to be about 700 nm in order to prevent channeling of hydrogen. Tantalum is the most suitable as the material which does not cause cracks due to film stress even when formed into a film having a thickness of 700 nm among the refractory metals. After depositing a thin film to be a gate electrode, patterning is performed to complete the gate electrode.

【００４２】（６．ソース・ドレイン領域形成）引き続
いて半導体膜に不純物イオン注入を行ってソース・ドレ
イン領域（１０８、１０９）を形成する。この時ゲート
電極（１０７）がイオン注入のマスクとなっているの
で、チャンネルはゲート電極下のみに形成される自己整
合構造となる。不純物イオン注入は質量非分離型イオン
注入装置を用いて注入不純物元素の水素化物と水素を注
入するイオン・ドーピング法と、質量分離型イオン注入
装置を用いて所望の不純物元素のみを注入するイオン打
ち込み法の二種類が適応され得る。イオン・ドーピング
法の原料ガスとしては水素中に希釈された濃度０．１％
程度から１０％程度のホスフィン（ＰＨ_３）やジボラン
（Ｂ_２Ｈ_６）等の注入不純物元素の水素化物を用いる。
イオン打ち込み法では所望の不純物元素のみを注入した
後に引き続いて水素イオン（プロトンや水素分子イオ
ン）を注入する。前述の如くＭＯＳ界面やゲート絶縁膜
を安定に保つ為には、イオン・ドーピング法にしろイオ
ン打ち込み法にしろイオン注入時の基板温度は３５０℃
以下である事が好ましい。(6. Source / Drain Region Formation) Subsequently, impurity ions are implanted into the semiconductor film to form source / drain regions (108, 109). At this time, since the gate electrode (107) serves as a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode. Impurity ion implantation is an ion doping method in which hydride and hydrogen of an impurity element are implanted using a mass non-separable ion implanter, and an ion implantation method in which only a desired impurity element is implanted using a mass separable ion implanter. Two types of law can be applied. 0.1% concentration diluted in hydrogen as source gas for ion doping method
A hydride of an implantation impurity element such as phosphine (PH ₃ ) or diborane (B ₂ H ₆ ) of about 10% is used.
In the ion implantation method, only a desired impurity element is implanted, and then hydrogen ions (protons or hydrogen molecular ions) are implanted. As described above, in order to keep the MOS interface and the gate insulating film stable, the substrate temperature at the time of ion implantation is 350 ° C. regardless of the ion doping method or the ion implantation method.
It is preferred that:

【００４３】斯様にしてソース・ドレイン領域に導入し
た不純物の効率的な活性化法としてエキシマレーザーな
どを照射するレーザー活性化を用いる。これは絶縁膜を
通してレーザー照射することによりソース、ドレイン部
のドープｐｏｌｙ−Ｓｉを溶融・再結晶化させ、不純物
を活性化させる方法である。先に述べたようにこの方法
ではゲート電極をマスクとしてソース・ドレイン領域に
レーザー照射をおこなうのであるが、従来のレーザー光
を用いた場合ゲート電極下のｐｏｌｙ−Ｓｉ膜上でのレ
ーザー光強度分布は図７に示すようになる。すなわち、
ゲート電極（７０２）のエッジ部分ではレーザー光の回
折が起こる。この結果、丁度ｐｏｌｙ−Ｓｉ膜上で干渉
がおこり、図７に示すようなゲート電極直下部分におけ
るエネルギー密度の分布（７０５）が発生するのであ
る。これは照射レーザー光の可干渉性に起因するもので
あり、レーザーエネルギー密度が低くなる領域では不純
物の活性化率が極端に低くなり、ソース・ドレインとチ
ャネルの境界に高抵抗領域が形成され、ＴＦＴの特性を
下げる結果となる。特にこの領域にＬＤＤ領域が位置す
る場合や１ミクロン以下の微細なゲート電極パターンを
用いて作製したＴＦＴにおいてこの問題が顕著である。
これを回避するために本発明では図５にしめす位相ラン
ダマイザーを有する光学系を通してビーム整形したレー
ザー光を用いてソース・ドレイン領域の不純物レーザー
活性化をおこなう。先にも述べたように本発明のレーザ
ー光は光強度を維持したままでコヒーレンシーを低減し
てある。このためレーザー活性化工程において問題とな
るゲート電極エッジ部部におけるレーザー光の回折が低
減され、結果としてｐｏｌｙ−Ｓｉ膜状での干渉が起こ
らない。このためゲート電極直下のｐｏｌｙ−Ｓｉ膜に
照射されるレーザー光のエネルギー密度は均一化され、
低抵抗ソース・ドレイン領域が安定して形成されるよう
になった。As an efficient activation method of the impurities introduced into the source / drain regions in this manner, laser activation by irradiating an excimer laser or the like is used. This is a method in which doped poly-Si in the source and drain portions is melted and recrystallized by irradiating a laser through an insulating film to activate impurities. As described above, in this method, laser irradiation is performed on the source / drain region using the gate electrode as a mask. However, when a conventional laser beam is used, the laser beam intensity distribution on the poly-Si film under the gate electrode is used. Is as shown in FIG. That is,
At the edge of the gate electrode (702), diffraction of laser light occurs. As a result, interference occurs just on the poly-Si film, and a distribution (705) of the energy density immediately below the gate electrode as shown in FIG. 7 is generated. This is due to the coherence of the irradiating laser light.In the region where the laser energy density is low, the activation rate of the impurity is extremely low, and a high resistance region is formed at the boundary between the source / drain and the channel. As a result, the characteristics of the TFT are reduced. This problem is particularly remarkable in a case where an LDD region is located in this region or in a TFT manufactured using a fine gate electrode pattern of 1 micron or less.
In order to avoid this, in the present invention, impurity laser activation of the source / drain regions is performed using laser light beam-shaped through an optical system having a phase randomizer shown in FIG. As described above, the laser light of the present invention has reduced coherency while maintaining the light intensity. For this reason, the diffraction of the laser beam at the edge portion of the gate electrode, which is a problem in the laser activation step, is reduced, and as a result, no interference occurs in the poly-Si film. Therefore, the energy density of the laser light applied to the poly-Si film immediately below the gate electrode is made uniform,
Low-resistance source / drain regions are now formed stably.

【００４４】このような位相ランダマイザー素子の適用
は、レーザーの中でも比較的コヒーレンシーの低いエキ
シマレーザーに対して有効である。その他のビームクオ
リティーの高いレーザー光では、位相ランダマイザー素
子の凹凸の数を相当増やしても、フライアイ型分割光学
素子における干渉を十分には低減できないからである。
また、位相ランダマイザー光学素子の光路上での設置位
置はできるだけレーザー光源に近い位置が好ましく、原
理的にすくなくともフライアイ型分割式光学素子よりも
光源側に位置する必要がある。The application of such a phase randomizer is effective for an excimer laser having relatively low coherence among lasers. This is because other laser beams having high beam quality cannot sufficiently reduce the interference in the fly-eye splitting optical element even if the number of irregularities of the phase randomizer element is considerably increased.
The position of the phase randomizer optical element on the optical path is preferably as close as possible to the laser light source. In principle, the phase randomizer optical element must be located at least on the light source side of the fly-eye splitting optical element.

【００４５】（７．以降の工程）次にソース・ドレイン
上にコンタクトホールを開孔し、ソース・ドレイン取り
出し電極（１１０、１１１）と配線をＰＶＤ法やＣＶＤ
法などで形成して薄膜トランジスタが完成する。(7. Subsequent Steps) Next, contact holes are formed on the source / drain, and the source / drain extraction electrodes (110, 111) and the wiring are formed by PVD or CVD.
The thin film transistor is completed by a method or the like.

【００４６】[0046]

【実施例】本発明の実施例を図１にそって説明する。本
発明で用いられる基板及び下地保護膜に関しては前述の
説明に準ずるが、ここでは基板の一例として３００ｍｍ
×３００ｍｍの正方形状汎用無アルカリガラス（１０
１）を用いる。まず基板１０１上に絶縁性物質である下
地保護膜（１０２）を形成する。ここでは基板温度を１
５０℃としてＥＣＲ−ＰＥＣＶＤ法にて２００ｎｍ程度
の膜厚を有する酸化硅素膜を堆積する。次に後に薄膜ト
ランジスタの能動層となる真性シリコン膜等の半導体膜
（１０３）を堆積する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. The substrate and the underlying protective film used in the present invention conform to the above description, but here, as an example of the substrate, 300 mm
× 300 mm square general-purpose alkali-free glass (10
Use 1). First, a base protective film (102), which is an insulating material, is formed on a substrate 101. Here, the substrate temperature is set to 1
A silicon oxide film having a thickness of about 200 nm is deposited by ECR-PECVD at 50 ° C. Next, a semiconductor film (103), such as an intrinsic silicon film, which will be an active layer of the thin film transistor later, is deposited.

【００４７】半導体膜の厚みは５０ｎｍ程度で有る。本
例では高真空型ＬＰＣＶＤ装置を用いて、原料ガスで有
るジシラン（Ｓｉ_２Ｈ_６）を２００ＳＣＣＭ流し、４２
５℃の堆積温度で非晶質シリコン膜１０３を堆積する。
まず高真空型ＬＰＣＶＤ装置の反応室を２５０℃とした
状態で反応室の内部に複数枚（例えば１７枚）の基板を
表側を下向きとして配置する。こうした後にターボ分子
ポンプの運転を開始する。ターボ分子ポンプが定常回転
に達した後、反応室内の温度を約１時間掛けて２５０℃
から４２５℃の堆積温度に迄上昇させる。昇温開始後の
最初の１０分間は反応室にガスを全く導入せず真空中で
昇温を行い、しかる後純度が９９．９９９９％以上の窒
素ガスを３００ＳＣＣＭ流し続ける。この時の反応室内
における平衡圧力は、３．０×１０^−３Ｔｏｒｒで有
る。The thickness of the semiconductor film is about 50 nm. In this example, a high vacuum LPCVD apparatus was used to flow disilane (Si ₂ H ₆ ) as a source gas at a flow rate of 200 SCCM, and 42
An amorphous silicon film 103 is deposited at a deposition temperature of 5 ° C.
First, a plurality of (for example, 17) substrates are placed inside a reaction chamber of a high-vacuum LPCVD apparatus with the reaction chamber at 250 ° C., with the front side facing down. After this, the operation of the turbo-molecular pump is started. After the turbo molecular pump reaches a steady rotation, the temperature in the reaction chamber is raised to 250 ° C. over about one hour.
To a deposition temperature of 425 ° C. During the first 10 minutes after the start of the temperature rise, the temperature is raised in a vacuum without introducing any gas into the reaction chamber. Thereafter, nitrogen gas having a purity of 99.9999% or more is continuously flowed at 300 SCCM. At this time, the equilibrium pressure in the reaction chamber is 3.0 × 10 ⁻³ Torr.

【００４８】堆積温度に到達した後、原料ガスであるジ
シラン（Ｓｉ_２Ｈ_６）を２００ＳＣＣＭ流すと共に、純
度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を
１０００ＳＣＣＭ流す。堆積開始直後の反応室内圧力は
凡そ０．８５Ｔｏｒｒで有る。堆積の進行と共に反応室
内の圧力は徐々に上昇し、堆積終了直前の圧力は凡そ
１．２５Ｔｏｒｒと成る。斯様に堆積したシリコン膜
（１０３）は基板の周辺部約７ｍｍを除いた２８６ｍｍ
角の領域内に於いて、その膜厚変動は±５％以内で有
る。After the deposition temperature is reached, disilane (Si ₂ H ₆ ) as a raw material gas is flowed at 200 SCCM, and helium (He) for dilution having a purity of 99.9999% or more is flowed at 1000 SCCM. The pressure in the reaction chamber immediately after the start of the deposition is about 0.85 Torr. As the deposition proceeds, the pressure in the reaction chamber gradually increases, and the pressure immediately before the end of the deposition becomes approximately 1.25 Torr. The silicon film (103) thus deposited has a thickness of 286 mm except for about 7 mm at the periphery of the substrate.
Within the corner region, the variation in the film thickness is within ± 5%.

【００４９】次にレーザー結晶化を行うのであるが、こ
れに先立って非晶質シリコン膜を弗酸溶液に浸し、半導
体膜（１０３）上の自然酸化膜をエッチングする。一般
的にシリコン膜が露出した表面は非常に不安定で、シリ
コン薄膜を保持している雰囲気物質と容易に反応を起こ
す。従って、レーザー照射をおこなう前処理では単に自
然酸化膜を除去するだけでなく、露出したシリコン膜表
面を安定化させる必要がある。このためには、弗酸溶液
による処理が望ましい。弗酸は純水との混合比が１：３
０になるようにする。この弗酸溶液中に約２０から３０
秒浸した後、すぐに純水洗浄を１０から２０分おこな
う。この後スピンナーで純水を取り除く。これによっ
て、シリコン膜表面は水素原子でターミネートされた安
定化表面になる。Next, prior to the laser crystallization, the amorphous silicon film is immersed in a hydrofluoric acid solution to etch the natural oxide film on the semiconductor film (103). Generally, the surface where the silicon film is exposed is very unstable, and easily reacts with the atmospheric substance holding the silicon thin film. Therefore, it is necessary to not only remove the natural oxide film but also to stabilize the exposed surface of the silicon film in the pretreatment for performing the laser irradiation. For this purpose, treatment with a hydrofluoric acid solution is desirable. Hydrofluoric acid has a mixing ratio of 1: 3 with pure water.
Set to 0. About 20 to 30 in this hydrofluoric acid solution
Immediately after soaking for 2 seconds, pure water washing is performed for 10 to 20 minutes. Thereafter, pure water is removed with a spinner. As a result, the silicon film surface becomes a stabilized surface terminated with hydrogen atoms.

【００５０】次にレーザー光の照射をおこなう。本例で
はキセノン・クロライド（ＸｅＣｌ）のエキシマレーザ
ー（波長：３０８ｎｍ）を照射する。レーザーパルスの
強度半値幅（時間に対する半値幅）は２５ｎｓである。
真空排気された真空チャンバーに基板をセットし、基板
温度を３００度℃まで上昇させる。一回のレーザー照射
面積は長さ３００ｍｍ×幅３００μｍのライン状で、照
射面でのエネルギー密度は４００ｍＪ／ｃｍ^２である。
このレーザー光を幅方向に９０％ずつ重ねつつ（つまり
照射するごとに３０μｍづつ）相対的にずらしながら照
射を繰り返す（図４参照）。このときレーザー照射に用
いたレーザー光は位相ランダマイザーを有する図５に示
す光学系を通したものを用いた。こうして一辺３００ｍ
ｍの基板全体のアモルファスシリコンを結晶化する。結
晶化によるラフネスの発生を最小限に抑えるために、ラ
インビームの幅方向にはエッジ領域が前後にそれぞれ２
００μｍ（すなわち、弱いエネルギー密度の領域）があ
り、ａ−Ｓｉ膜には４００ｍＪ／ｃｍ^２のエネルギー密
度のレーザー照射が施される前に、これより低いエネル
ギーでのレーザー照射がおこなわれる。このように段階
的に照射エネルギーを増加させることによって、表面ラ
フネスを抑制しながら結晶化をおこなった。ここで４２
０ｍＪ／ｃｍ^２の照射レーザーエネルギー密度を超えた
高いエネルギーを照射すると、ｐ−Ｓｉのグレインが微
結晶化を起すため、これ以上のエネルギー照射を避け
た。Next, laser light irradiation is performed. In this embodiment, an excimer laser (wavelength: 308 nm) of xenon chloride (XeCl) is applied. The half width of the laser pulse intensity (half width with respect to time) is 25 ns.
The substrate is set in the evacuated vacuum chamber, and the substrate temperature is raised to 300 ° C. One laser irradiation area has a line shape of 300 mm length × 300 μm width, and the energy density on the irradiation surface is 400 mJ / cm ² .
The irradiation is repeated while the laser light is superposed by 90% in the width direction (that is, 30 μm each time the irradiation is performed) and relatively shifted (see FIG. 4). At this time, the laser beam used for the laser irradiation passed through the optical system shown in FIG. 5 having a phase randomizer. 300m on each side
m is crystallized from amorphous silicon on the entire substrate. In order to minimize the occurrence of roughness due to crystallization, two edge regions are located before and after in the width direction of the line beam.
There is 00 μm (that is, a region with a low energy density), and before the a-Si film is irradiated with a laser having an energy density of 400 mJ / cm ² , laser irradiation with a lower energy is performed. By increasing the irradiation energy stepwise in this manner, crystallization was performed while suppressing surface roughness. Where 42
When high energy exceeding the irradiation laser energy density of 0 mJ / cm ² was applied, p-Si grains caused microcrystallization, so that further energy irradiation was avoided.

【００５１】次にフォトリソグラフィーによりｐｏｌｙ
−Ｓｉをアイランド状に形成するためのマスクを形成
し、ＣＦ_４とＯ_２混合ガス雰囲気中にてプラズマ放電を
おこない、ｐｏｌｙ−Ｓｉ膜のエッチングをおこなっ
た。フォトレジストを剥離し、ｐｏｌｙ−Ｓｉ膜の素子
分離が完了する。Next, polylithography is performed by photolithography.
A mask for forming -Si in an island shape was formed, plasma discharge was performed in a mixed gas atmosphere of CF ₄ and O ₂ , and the poly-Si film was etched. The photoresist is removed, and the device isolation of the poly-Si film is completed.

【００５２】次に基板（１００）を絶縁膜形成チャンバ
ーへとセットする。基板搬送終了後、チャンバー内を１
０^−６（ｔｏｒｒ）台の真空度に排気する。絶縁膜形成
チャンバー内での基板温度は室温に調温した。この間、
チャンバー内にシランガスと酸素ガスを流量比１：６で
導入し、チャンバー圧力を２×１０⁻³（Ｔｏｒｒ）に
調節する。チャンバー内のガス圧力が安定したらＥＣＲ
放電を開始し、絶縁膜の成膜を開始する。投入したマイ
クロ波パワーは１ｋＷで、マイクロ波は磁力線に平行に
導入窓から導入した。導入窓から１４ｃｍの位置にＥＣ
Ｒポイントがある。成膜は１００（ｎｍ/min.）の成膜
速度でおこなった。これにより、ゲート絶縁膜（１０
５）を１００ｎｍ形成した。次にこの基板を真空チャン
バーから取り出し、４００℃の窒素雰囲気中で熱処理を
おこなった。第１層目のゲート絶縁膜を低温で形成した
ので、同膜中に含まれるＨ_２ＯやＯＨ結合を除去するた
めである。Next, the substrate (100) is set in the insulating film forming chamber. After the substrate transfer is completed,
Evacuated to 0 ^-6 (torr) stand vacuum. The substrate temperature in the insulating film forming chamber was adjusted to room temperature. During this time,
Silane gas and oxygen gas are introduced into the chamber at a flow ratio of 1: 6, and the chamber pressure is adjusted to 2 × 10 ⁻³ (Torr). ECR when the gas pressure in the chamber stabilizes
Discharge is started, and formation of an insulating film is started. The applied microwave power was 1 kW, and the microwaves were introduced from the introduction window in parallel with the lines of magnetic force. EC at a position 14 cm from the introduction window
There is an R point. The film was formed at a film formation rate of 100 (nm / min.). Thereby, the gate insulating film (10
5) was formed to a thickness of 100 nm. Next, the substrate was taken out of the vacuum chamber and heat-treated in a nitrogen atmosphere at 400 ° C. This is for removing the H ₂ O and OH bonds contained in the first-layer gate insulating film formed at a low temperature.

【００５３】引き続いてゲート電極（１０７）となる薄
膜をＰＶＤ法或いはＣＶＤ法などで堆積する。通常はゲ
ート電極とゲート配線は同一材料にて同一工程で作られ
る為、この材質は電気抵抗が低く、３５０℃程度の熱工
程に対して安定である事が望まれる。本例では膜厚が６
００ｎｍのタンタル薄膜をスパッター法により形成し
た。タンタル薄膜を形成する際の基板温度は１８０℃で
あり、スパッタガスとして窒素ガスを６．７％含むアル
ゴンガスを用いる。斯様に形成したタンタル薄膜は結晶
構造がα構造と成っており、その比抵抗は凡そ４０μΩ
ｃｍである。ゲート電極となる薄膜を堆積後パターニン
グを行い、引き続いて半導体膜に不純物イオン注入を行
ってソース・ドレイン領域（１０８、１０９）及びチャ
ンネル領域を形成する。この時ゲート電極がイオン注入
のマスクとなっているため、チャンネルはゲート電極下
のみに形成される自己整合構造となる。イオン・ドーピ
ング法の原料ガスとしては水素中に希釈された濃度０．
１％程度から１０％程度のホスフィン（ＰＨ_３）やジボ
ラン（Ｂ_２Ｈ_６）等の注入不純物元素の水素化物を用い
る。本例ではＮＭＯＳ形成を目指し、イオン・ドーピン
グ装置を用いて、水素中に希釈された濃度５％のホスフ
ィン（ＰＨ_３）を加速電圧１００ｋｅＶで注入する。Ｐ
Ｈ_３ ^＋やＨ_２ ^＋イオンを含むの全イオン注入量量は１×
１０^１６ｃｍ^{− ２}である。Subsequently, a thin film to be a gate electrode (107) is deposited by a PVD method or a CVD method. Usually, the gate electrode and the gate wiring are made of the same material in the same process, so that this material is desired to have low electric resistance and to be stable to a heat process of about 350 ° C. The film thickness in this example is 6
A tantalum thin film of 00 nm was formed by a sputtering method. The substrate temperature for forming the tantalum thin film is 180 ° C., and an argon gas containing 6.7% of a nitrogen gas is used as a sputtering gas. The thus formed tantalum thin film has an α-structure crystal structure, and its specific resistance is approximately 40 μΩ.
cm. After depositing a thin film to be a gate electrode, patterning is performed, and then impurity ions are implanted into the semiconductor film to form source / drain regions (108, 109) and a channel region. At this time, since the gate electrode serves as a mask for ion implantation, the channel has a self-aligned structure formed only under the gate electrode. As a source gas for the ion doping method, a concentration of 0.1 diluted in hydrogen is used.
About 1% to about 10% of a hydride of an implantation impurity element such as phosphine (PH ₃ ) or diborane (B ₂ H ₆ ) is used. In this example, phosphine (PH ₃ ) having a concentration of 5% diluted in hydrogen is injected at an acceleration voltage of 100 keV using an ion doping apparatus with the aim of forming an NMOS. P
The total ion implantation amount including H ₃ ⁺ and H ₂ ⁺ ions is 1 ×
10 ¹⁶ cm ^{- 2.}

【００５４】次にソース・ドレイン領域の不純物をレー
ザー活性化により活性化処理をおこなった。レーザー活
性化の場合、ｐｏｌｙ−Ｓｉ膜はゲート絶縁膜により被
覆されており不純物の拡散の心配がないので、レーザー
照射は大気中でおこなった。この際に本例ではキセノン
・クロライド（ＸｅＣｌ）のエキシマレーザー（波長：
３０８ｎｍ）を照射した。レーザーパルスの強度半値幅
（時間に対する半値幅）は２５ｎｓである。一回のレー
ザー照射面積は長さ３００ｍｍ×幅３００μｍのライン
状で、照射面でのエネルギー密度は２５０ｍＪ／ｃｍ^２
である。このレーザー光を幅方向に９０％ずつ重ねつつ
（つまり照射するごとに３０μｍづつ）相対的にずらし
ながら照射を繰り返す（図４参照）。このときレーザー
照射に用いたレーザー光は位相ランダマイザーを有する
図５に示す光学系を通したものを用いた。こうして一辺
３００ｍｍの基板全体のレーザー活性化をおこなう。Next, the impurities in the source / drain regions were activated by laser activation. In the case of laser activation, the poly-Si film was covered with a gate insulating film and there was no fear of impurity diffusion, so that laser irradiation was performed in the air. At this time, in this example, an excimer laser of xenon chloride (XeCl) (wavelength:
308 nm). The half width of the laser pulse intensity (half width with respect to time) is 25 ns. One laser irradiation area is a line shape of 300 mm length × 300 μm width, and the energy density on the irradiation surface is 250 mJ / cm ^2.
It is. The irradiation is repeated while the laser light is superposed by 90% in the width direction (that is, 30 μm each time the irradiation is performed) and relatively shifted (see FIG. 4). At this time, the laser beam used for the laser irradiation passed through the optical system shown in FIG. 5 having a phase randomizer. Thus, laser activation is performed on the entire substrate having a side of 300 mm.

【００５５】次にソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極（１１０、
１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄
膜トランジスタが完成する。Next, a contact hole is formed on the source / drain, and a source / drain extraction electrode (110,
111) and wiring are formed by a PVD method, a CVD method, or the like to complete a thin film transistor.

【００５６】従来の技術では、結晶性バラツキの少ない
高品質なｐｏｌｙ−Ｓｉ膜およびソース・ドレイン領域
の不純物活性化を高いスループットで形成する有効なプ
ロセスが明確でなかった。しかし、以上述べて来た様に
本発明の薄膜トランジスタの製造方法を用いることによ
って極めて高品質なｐｏｌｙ−ＳｉおよびＭＯＳ界面形
成が可能となる。結果として高移動度、低しきい値電圧
でなお且つバラツキの極めて少ない薄膜トランジスタの
製造が可能となり、超低消費電力回路の実現が可能とな
る。In the prior art, an effective process for forming a high-quality poly-Si film with little crystallinity variation and impurity activation in the source / drain regions at a high throughput has not been clarified. However, as described above, by using the method of manufacturing a thin film transistor of the present invention, it is possible to form an extremely high-quality poly-Si and MOS interface. As a result, it is possible to manufacture a thin film transistor having a high mobility, a low threshold voltage, and an extremely small variation, thereby realizing an ultra-low power consumption circuit.

【００５７】上記の、高移動度、低しきい値電圧でなお
且つバラツキの極めて少ない薄膜トランジスタは、例え
ば、液晶表示装置、有機エレクトロルミネッセンス素
子、及び電気泳動表示装置などの電気光学装置の画素回
路や、例えば、ドライバー回路、D/Aコンバータ、シフ
トレジスタ、レベルシフタ、及びバッファ回路などの周
辺回路に用いることができる。The above-described thin film transistor having a high mobility, a low threshold voltage and a very small variation can be used, for example, in a pixel circuit of an electro-optical device such as a liquid crystal display device, an organic electroluminescence device, and an electrophoretic display device. For example, it can be used for a peripheral circuit such as a driver circuit, a D / A converter, a shift register, a level shifter, and a buffer circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の薄膜トランジスタの製造方法を示した
工程断面図。FIG. 1 is a process sectional view showing a method for manufacturing a thin film transistor of the present invention.

【図２】従来のレーザー結晶化に用いていたレーザービ
ーム照射光学系。FIG. 2 shows a laser beam irradiation optical system used for conventional laser crystallization.

【図３】レーザー結晶化時のレーザービーム照射方法。FIG. 3 shows a laser beam irradiation method during laser crystallization.

【図４】大面積ｐｏｌｙ−Ｓｉ膜を形成するためのレー
ザー照射方法。FIG. 4 shows a laser irradiation method for forming a large-area poly-Si film.

【図５】本発明に用いるレーザー光を形成する光学系。FIG. 5 is an optical system for forming a laser beam used in the present invention.

【図６】位相ランダマイザーを説明する図。FIG. 6 is a diagram illustrating a phase randomizer.

【図７】従来のレーザー活性化の問題を説明する図。FIG. 7 is a diagram illustrating a problem of conventional laser activation.

【符号の説明】[Explanation of symbols]

１０１．．．基板 １０２．．．下地絶縁膜 １０３．．．半導体膜 １０４．．．レーザー光 １０６．．．ゲート絶縁膜 １０７．．．ゲート電極 １０８．．．ソース １０９．．．ドレイン １２０．．．レーザー光 １１０．．．ソース電極 １１１．．．ドレイン電極 ２００．．．エキシマレーザー光 ２０３．．．アッテネータ ２０５．．．フライアイ型分割式光学素子 ２０７．．．試料面 ３０１．．．ライン状レーザービーム ５０２．．．位相ランダマイザー ６０３．．．入射光 ６０５．．．出射光 101. . . Substrate 102. . . Base insulating film 103. . . Semiconductor film 104. . . Laser light 106. . . Gate insulating film 107. . . Gate electrode 108. . . Source 109. . . Drain 120. . . Laser light 110. . . Source electrode 111. . . Drain electrode 200. . . Excimer laser light 203. . . Attenuator 205. . . Fly-eye type split optical element 207. . . Sample surface 301. . . Linear laser beam 502. . . Phase randomizer 603. . . Incident light 605. . . Outgoing light

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｆターム(参考） 2H092 JA24 JA34 JA37 KA04 KA10 MA05 MA09 MA27 MA30 NA24 5C094 AA44 BA03 BA43 BA75 CA19 EA04 EA07 EB02 FB12 FB14 FB15 GB10 5F052 AA02 BA02 BA04 BA07 BB01 BB02 BB07 CA07 CA09 DA01 DA03 DA04 DA05 DA06 DB01 DB02 DB03 DB04 DB07 EA11 EA15 JA01 5F110 AA16 AA17 AA28 BB02 CC02 DD01 DD02 DD03 DD05 DD13 DD14 EE04 EE41 EE42 EE44 EE45 FF02 FF30 GG01 GG02 GG03 GG04 GG13 GG25 GG32 GG42 GG43 GG44 GG45 GG46 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL21 HL24 HM15 PP03 PP04 PP05 PP06 PP10 PP31 QQ11 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI Theme coat ゛ (Reference) H01L 21/336 F-term (Reference) 2H092 JA24 JA34 JA37 KA04 KA10 MA05 MA09 MA27 MA30 NA24 5C094 AA44 BA03 BA43 BA75 CA19 EA04 EA07 EB02 FB12 FB14 FB15 GB10 5F052 AA02 BA02 BA04 BA07 BB01 BB02 BB07 CA07 CA09 DA01 DA03 DA04 DA05 DA06 DB01 DB02 DB03 DB04 DB07 EA11 EA15 JA01 5F110 AA16 AA17 AA28 BB02 CC02 DD01 DD02 DD03 EE01 DD02 DD03 EE01 DD02 DD03EE04 DD02 GG03 GG04 GG13 GG25 GG32 GG42 GG43 GG44 GG45 GG46 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL21 HL24 HM15 PP03 PP04 PP05 PP06 PP10 PP31 QQ11

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】基板上の半導体層への光照射により該半導
体層を結晶化させ能動層を形成する薄膜トランジスタの
製造方法において、該光照射は位相ランダマイザー光学
素子を通した光を照射することを特徴とする薄膜トラン
ジスタの製造方法。1. A method for manufacturing a thin film transistor, wherein an active layer is formed by crystallizing a semiconductor layer on a substrate by irradiating the semiconductor layer with light, wherein the light is irradiated with light through a phase randomizer optical element. A method for manufacturing a thin film transistor, comprising: 【請求項２】前記光照射はエキシマレーザー光をもちい
ておこなうことを特徴とする請求項１記載の薄膜トラン
ジスタの製造方法。2. The method according to claim 1, wherein the light irradiation is performed using excimer laser light. 【請求項３】前記光照射はフライアイ型分割式光学素子
をもちいておこなうことを特徴とする請求項１乃至２記
載の薄膜トランジスタの製造方法。3. The method of manufacturing a thin film transistor according to claim 1, wherein said light irradiation is performed using a fly-eye type split optical element. 【請求項４】前記光照射は前記位相ランダマイザー光学
素子、フライアイ型分割式光学素子の順で光学素子を透
過した光を用いておこなうことを特徴とする請求項１乃
至３記載の薄膜トランジスタの製造方法。4. The thin film transistor according to claim 1, wherein the light irradiation is performed using light transmitted through the optical element in the order of the phase randomizer optical element and the fly-eye splitting optical element. Production method. 【請求項５】前記位相ランダマイザー光学素子は光ビー
ムを少なくとも４分割以上に領域わけして位相変化させ
ることを特徴とする請求項１乃至４記載の薄膜トランジ
スタの製造方法。5. The method of manufacturing a thin film transistor according to claim 1, wherein said phase randomizer optical element divides the light beam into at least four divided areas and changes the phase. 【請求項６】基板上の半導体層への光照射により該半導
体層中の不純物を活性化させる薄膜トランジスタの製造
方法において、該光照射は位相ランダマイザー光学素子
を通した光を照射することを特徴とする薄膜トランジス
タの製造方法。6. A method for manufacturing a thin film transistor in which an impurity in a semiconductor layer on a substrate is activated by irradiating the semiconductor layer with light, wherein the light irradiation irradiates light through a phase randomizer optical element. Manufacturing method of a thin film transistor. 【請求項７】前記光照射はゲート電極を形成した後にゲ
ート電極上方よりおこなうことを特徴とする請求項６記
載の薄膜トランジスタの製造方法。7. The method according to claim 6, wherein the light irradiation is performed from above the gate electrode after forming the gate electrode. 【請求項８】前記光照射はエキシマレーザー光をもちい
ておこなうことを特徴とする請求項６乃至７記載の薄膜
トランジスタの製造方法。8. The method according to claim 6, wherein the light irradiation is performed using excimer laser light. 【請求項９】前記光照射はフライアイ型分割式光学素子
をもちいておこなうことを特徴とする請求項６乃至８記
載の薄膜トランジスタの製造方法。9. The method of manufacturing a thin film transistor according to claim 6, wherein said light irradiation is performed by using a fly-eye type split optical element. 【請求項１０】前記光照射は前記位相ランダマイザー光
学素子、フライアイ型分割式光学素子の順で光学素子を
透過した光を用いておこなうことを特徴とする請求項６
乃至９記載の薄膜トランジスタの製造方法。10. The method according to claim 6, wherein the light irradiation is performed using light transmitted through the optical element in the order of the phase randomizer optical element and the fly-eye splitting optical element.
10. A method for manufacturing a thin film transistor according to any one of claims 9 to 9. 【請求項１１】前記位相ランダマイザー光学素子は光ビ
ームを少なくとも４分割以上に領域わけして位相変化さ
せることを特徴とする請求項６乃至１０記載の薄膜トラ
ンジスタの製造方法。11. The method of manufacturing a thin film transistor according to claim 6, wherein said phase randomizer optical element divides the light beam into at least four or more regions and changes the phase. 【請求項１２】請求項１乃至１１のいずれかに記載の薄
膜トランジスタの製造方法により薄膜トランジスタを製
造する工程を含む電気光学装置の製造方法。12. A method of manufacturing an electro-optical device, comprising the step of manufacturing a thin film transistor by the method of manufacturing a thin film transistor according to claim 1. 【請求項１３】請求項１乃至１１のいずれかに記載の薄
膜トランジスタの製造方法により製造される薄膜トラン
ジスタを含む電気光学装置。13. An electro-optical device including a thin film transistor manufactured by the method for manufacturing a thin film transistor according to claim 1.