JP2002287709A

JP2002287709A - 液晶表示装置

Info

Publication number: JP2002287709A
Application number: JP2001091630A
Authority: JP
Inventors: Yasuyuki Kudo; 泰幸工藤; Hiromi Aizawa; 弘己相澤; Atsuhiro Higa; 淳裕比嘉; Yoshikazu Yokota; 善和横田; Kazunari Kurokawa; 一成黒川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-03-28
Filing date: 2001-03-28
Publication date: 2002-10-04

Abstract

(57)【要約】【課題】液晶ディスプレイの表示可能色より多い画像デ
ータを扱う際に、単純な下位ビット削減の減色処理で
は、下位ｂｉｔで構成されていた階調成分（輝度成分）
が無くなってしまうことから、階調差がはっきり等高線
として表われ、画質は極端に劣化していた。【解決手段】液晶ディスプレイを構成する液晶駆動回路
において、表示メモリの前段に液晶ディスプレイの表示
可能色よりも、多くの階調情報を有する画像データを最
適に減色処理するディザ処理回路もしくは、誤差拡散回
路を設けることで、下位ｂｉｔで構成されていた階調成
分（輝度成分）を隣接画素に分配し、高画質表示を実現
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力された画像デ
ータの色数と異なる色数で表示することが可能な液晶表
示装置に係り、特に、携帯電話や携帯情報端末に好適な
液晶表示装置に関する。

【０００２】

【従来の技術】従来の携帯電話用液晶ディスプレイの一
例として、特開平１１−３１１９８０号公報がある。こ
こで携帯電話用液晶ディスプレイの表示システムについ
て、以下に説明する。

【０００３】送信元であるホストから送信される画像デ
ータを、携帯電話内の受信部で受信する。この受信した
画像データは、携帯電話内のＭＰＵ（マイクロプロセッ
サユニット）で、赤（以下、Ｒと呼ぶ。）、緑（以下、
Ｇと呼ぶ。）、青（以下、Ｂと呼ぶ。）のデジタル表示
データに変換される。ＭＰＵでは、これらの表示データ
のうち表示装置である液晶ディスプレイの表示可能な色
数だけ、前記液晶ディスプレイに出力し、液晶ディスプ
レイの液晶駆動回路に設けた表示メモリに一時的に保持
される。ここで例とし、液晶ディスプレイの表示色数が
Ｒ、Ｇ、Ｂ各１６階調の４０９６色であった場合、ＭＰ
Ｕから液晶ディスプレイに出力される表示データはＲ、
Ｇ、Ｂ各４ｂｉｔの合計１２ビットデータになる。そ
して、液晶駆動回路では、表示メモリに一時的に保持さ
れていた表示データを画像として液晶パネルに表示させ
るため、前記表示データを対応する階調電圧並びに階調
電圧波形に変換し、液晶パネルに出力する。これによ
り、ＭＰＵから液晶ディスプレイに転送した表示データ
を、液晶パネルに画像として表示することが可能にな
る。

【０００４】

【発明が解決しようとする課題】ここで先に記載した様
にＭＰＵでは、液晶ディスプレイの表示可能色数の表示
データを液晶ディスプレイに転送し、液晶ディスプレイ
の液晶駆動回路では、この表示データを前記表示メモリ
へ書き込む動作を行なっていた。

【０００５】従って、ホスト側から液晶ディスプレイの
表示可能色以上の色数で構成された画像データが送信さ
れてきた場合、ＭＰＵでは、前記画像データの下位ｂｉ
ｔを切り捨てる減色（単純減色）処理を施した表示デー
タに変換して、この減色処理された表示データを液晶デ
ィスプレイに転送し、液晶駆動回路内の表示メモリに書
き込む制御を行なっていた。

【０００６】しかし、この減色（単純減色）処理を施さ
れた表示データを液晶ディスプレイに表示すると、表示
される画像は、下位ｂｉｔで構成されていた階調成分
（輝度成分）が無くなってしまうことから、階調差がは
っきり等高線として表われ、画質は極端に劣化すること
になる。

【０００７】本発明の目的は、ホストから転送された画
像データの色数に依存することなく、液晶駆動回路又は
液晶パネルの能力に適した色数で画像データを処理又は
表すことができる液晶表示装置を提供することである。

【０００８】

【課題を解決するための手段】本発明は、液晶ディスプ
レイを駆動する液晶駆動回路内に、液晶ディスプレイの
表示色数に合った最適な減色処理を行える手段を設ける
ことで、ホストまたはＭＰＵの処理負荷を軽減させ、高
速処理を行えるようにしつつ、液晶ディスプレイに表示
する画像を擬似的に多色化させ、高画質表示を実現す
る。

【０００９】また、ホスト側で最適な減色処理を行われ
た画像データが送信されてきた場合においても、携帯電
話内のＭＰＵでその画像が、減色処理を行ったものか、
そうでないかを判別する手段を設けることで、前述した
液晶駆動回路内の最適な減色処理機能を有効にするか、
無効にするかを切り換えることが出来るので、ホストか
らＭＰＵに転送される各種色数の画像データへの対応が
容易になる。

【００１０】

【発明の実施の形態】本発明の第１の実施形態による携
帯電話用液晶表示装置の構成について、図１から図１６
を用いて説明する。

【００１１】図１は本発明の携帯電話用液晶表示装置の
ブロック図であり、１０１は各種表示データの送信元で
あるホストであり、１０２はホスト１０１から送信され
る各種画像データであり、１０３は携帯電話機である。
ここで携帯電話機１０３内において、１０４は各種画像
データ１０２を受信する受信部であり、１０５は受信部
１０４にて受信した各種画像データを液晶ディスプレイ
に表示させるための各種処理、制御を行うＭＰＵ（マイ
クロプロセッサユニット）であり、１０６は表示部とな
る液晶パネルであり、１０７は液晶駆動回路であり、こ
こでは、液晶パネル１０６と、液晶駆動回路１０７を総
じて液晶ディスプレイと呼ぶ。また、ＭＰＵ１０５内に
おいて、１０８は減色処理を行なうか否かを判定する減
色処理ＯＮ／ＯＦＦ判別部である。

【００１２】次に、液晶駆動回路１０７内において、１
０９はＭＰＵ１０５との表示データ並びに制御データの
やりとりを行うシステムインターフェースであり、１１
０は液晶駆動回路内１０７の各ブロックの動作を制御す
る制御レジスタであり、１１１は減色処理部であり、１
１２は表示データを一時保存しておくための表示メモリ
であり、１１３はその表示メモリ１１２のアドレスを生
成する表示メモリアドレス生成回路であり、１１４は液
晶駆動回路１０７内で使用する基本クロックを生成する
クロック生成部であり、１１５はクロック生成部１１４
にて生成されたクロック（以下、ＣＬＫとも呼ぶ。）か
ら各種制御タイミング信号を生成するタイミング生成回
路であり、１１６はバッテリなどのシステム電源から液
晶ディスプレイを駆動するための電源電圧を生成する液
晶電圧生成回路であり、１１７は液晶パネル１０６の走
査ライン（図示せず）を走査する走査線駆動回路であ
り、１１８は液晶パネル１０５の信号線（図示せず）に
表示データに対応した階調電圧を出力する信号線駆動回
路である。尚、本実施例では、液晶パネル１０６は画素
部にスイッチング素子を有するアクティブマトリックス
型液晶パネルを用いることを前提に、本発明の動作を進
めて行く。

【００１３】次に、図１記載の携帯電話用液晶ディスプ
レイの動作を詳細に説明する。

【００１４】ホスト１０１から送信される各種画像デー
タ１０２を携帯電話機１０３内の受信部１０４で受信す
る。ここで前記各種画像データ１０２内には、その画像
データの１画素あたりの色数を含む。

【００１５】受信部１０４で受信した各種画像データ１
０２は、携帯電話機１０３内のＭＰＵ１０６でデジタル
表示データに変換される。また、それと同時に上記した
１画素あたりの色数情報を受け、表示データの色数情報
が、該液晶ディスプレイの表示色数よりも、多いか否か
を、減色処理ＯＮ／ＯＦＦ判別部１０８で、判別する。

【００１６】これらＭＰＵ１０６内でデジタル化された
表示データおよび、減色処理ＯＮ／ＯＦＦ判別情報、更
に液晶ディスプレイの液晶駆動回路１０７で、液晶パネ
ル１０６を駆動するための電圧設定や表示領域の設定な
どを各種動作制御データを液晶駆動回路１０７内のシス
テムインターフェース１０９に送信する。

【００１７】ここで上述のＭＰＵ１０６とシステムイン
ターフェース１０９間のデータ送信について図２、図３
を用いて詳細に説明する。図２はＭＰＵ１０６および液
晶駆動回路１０７内のシステムインターフェース１０
９、制御レジスタ１１０、減色処理回部１１１のブロッ
ク図を示し、図３はＭＰＵ１０６とシステムインターフ
ェース１０９間のデータ送信のタイミング図を記載した
ものである。

【００１８】ここでＭＰＵ１０６とシステムインターフ
ェース１０９間は、例えば汎用ＭＰＵである６８系１６
ｂｉｔのバスインタフェースに準拠しており、チップ選
択を示すＣＳ（ｃｈｉｐＳｅｌｅｃｔ）信号、制御レ
ジスタ１１０のアドレスを指定するのかデータを指定す
るのかを選択するＲＳ（ＲｅｇｉｓｔｅｒＳｅｌｅｃ
ｔ）信号、処理動作の起動を指示するＥ（Ｅｎａｂｌ
ｅ）信号、データの書込みまたは読出しを選択するＲ/
Ｗ（Ｒｅａｄ／Ｗｒｉｔｅ）信号、制御レジスタ１１０
のアドレスまたはデータの実際の設定値である１６ｂｉ
ｔのＤａｔａ信号で構成される。これらの制御信号によ
り、制御レジスタ１１０の各アドレスに対し上述した表
示データ、減色処理ＯＮ／ＯＦＦ判別情報、各種動作制
御データが割振られ、制御レジスタ１１０のレジスタ内
に各割り当てられたアドレスごと書き込みまたは読み出
し動作を行う。

【００１９】ここで制御レジスタ１１０の出力するデー
タにおいて、表示データは減色処理部１１１へ転送さ
れ、その他の各種動作制御データは液晶駆動回路１０７
内の各ブロックへ転送される。

【００２０】次に図３を用いてこのＭＰＵ１０６とイン
ターフェース１０９間の各制御信号の動作について説明
する。

【００２１】まず、ＣＳ信号を“ロー”とし、制御レジ
スタ１１０をアクセス可能状態とする。ＲＳ信号を“ロ
ー”時にはアドレス指定期間を意味し、ＲＳ信号“ハ
イ”時にはデータ指定期間を意味する。ここで制御レジ
スタ１１０への書き込み動作を行う場合、Ｒ／Ｗ信号を
“ロー”とし、先のアドレス指定期間にＤａｔａ信号に
所定のアドレス値を設定し、データ指定期間にそのアド
レスのレジスタに書き込むデータ（上述での表示デー
タ、減色処理ＯＮ／ＯＦＦ判別情報、各種動作制御デー
タ等々）を設定する。その設定後Ｅ信号を一定期間“ハ
イ”にすることで制御レジスタ１１０にデータを書き込
む。

【００２２】また制御レジスタ１１０に設定されたデー
タを読み出す際には、上記と同様にＣＳ、ＲＳ信号を設
定し、Ｒ／Ｗ信号を“ハイ”とし、アドレス期間に所定
のアドレスを設定し、上記同様、設定後Ｅ信号を一定期
間“ハイ”とすることで、データ指定期間にレジスタ内
に書き込まれたデータが読み出される。

【００２３】次に、制御レジスタ１１０から出力される
表示データについて、図４、図５を用いて説明する。図
４はＭＰＵ１０５から出力される表示データ例であり、
ＭＰＵ１０５のデータバス幅を１６ｂｉｔとし、Ｒ、
Ｇ、Ｂ各５ｂｉｔ、６ｂｉｔ、５ｂｉｔの構成とし、表
示色数を約６万５千色とした。これを１画素（１ドッ
ト）分の表示データとする。また、液晶ディスプレイの
表示可能色数を４０９６色と想定した。図５は制御レジ
スタ１１１から表示メモリ１１２までの表示データの流
れを説明する図である。

【００２４】ＭＰＵ１０５は液晶ディスプレイの表示可
能色４０９６色よりも多くの１画素データを有する１６
ビットの表示データを、液晶駆動回路１０７に転送す
る。また、この際、減色処理ＯＮ／ＯＦＦ判別部１０８
では液晶ディスプレイの表示可能色４０９６色以上の表
示データを液晶ディスプレイに転送することから、減色
処理ＯＮ情報を液晶ディスプレイに転送することにな
る。この減色処理ＯＮ情報を元に、制御レジスタ１１０
の出力する表示データはＲ、Ｇ、Ｂ各５ｂｉｔ、６ｂｉ
ｔ、５ｂｉｔであるが、減色処理部１１１で、Ｒ、Ｇ、
Ｂ各４ｂｉｔの表示データに減色され、表示メモリ１１
２に書き込まれることになる。この減色後のｂｉｔ数
は、表示メモリの能力（容量）により決定される。この
減色後のｂｉｔ数は、ユーザや製造者によって、減色処
理部１１１に設定されるのが好ましい。

【００２５】従って、この減色処理部１１１を工夫する
ことで、ＭＰＵ１０５から下位ビット情報を削減した表
示データを受け取るのではなくなるので、極端な画質劣
化を抑え、減色処理部１１１にて最適な減色処理が行な
えることになり、疑似多色化で高画質表示が可能にな
る。また、本発明によれば、この表示データの減色処理
を表示メモリ１１２への書き込み前に行うことで、表示
メモリ１１２の容量も小規模に抑えられ、小型化及び低
コスト化が実現する。

【００２６】次に、上述における減色処理部の減色処理
手段として、回路規模が小規模なディザ処理法を例に挙
げ、図６から図１０を用いて説明する。

【００２７】図６はディザ処理を行うためのディザパタ
ーンである。ここでは一例とし、２×２ドットで構成さ
れるディザパターンを示す。図中の値はバイナリ表示で
あり、１画素（１ドット）に２ｂｉｔ（００、０１、１
０、１１）のデータで構成する。この２×２ドット（４
画素）のディザパターンを図７に示すように液晶パネル
１０６の全体に、割り振り構成する。このようにディザ
パターンを液晶パネル１０６の各ドットに割り振り、そ
の各ドットにおける表示データの下位ビットに２ビット
のディザパターン値を加える。そして、表示データを所
望のｂｉｔ数に削減する、つまり下位ビットを削ること
で、擬似的に多色効果が得られる。

【００２８】ここで図８から図１０を用いてその効果を
詳しく説明する。

【００２９】図８の画像Ａから画像Ｅはそれぞれ６ｂｉ
ｔデータで構成された表示画像の一例を示している。こ
こで図８の６ｂｉｔデータを４ｂｉｔデータにするた
め、６ｂｉｔデータの下位２ｂｉｔを切り捨て、単純減
色を行った場合の画像Ａから画像Ｅの表示画像を図９に
示す。図９のように単純減色行った場合、下位２ｂｉｔ
で表現していた階調情報が捨てられ、図８では画像Ａか
ら画像Ｅで５階調表示していたものが画像Ａから画像Ｄ
が同データ（同階調）となり、画像Ｅとの２階調のみし
か表示できなくなる。

【００３０】ここでディザ処理を図８の６ｂｉｔデータ
に対して行い、４ｂｉｔに減色させた場合の画像Ａから
画像Ｅの表示画像を図１０に示す。図１０に示すよう
に、画像Ｂ、画像Ｃ、画像Ｄにおいて、下位２ｂｉｔ
に、各ドットに割り振られた２ｂｉｔのディザパターン
を加算した後、下位２ｂｉｔを削る。そこれにより、画
像Ｂ、画像Ｃ、画像Ｄには、４画素に２つの階調を混在
させることが可能になり、その２つの階調の出現頻度を
元画像データ情報によって変化させることが可能になる
ので、複数画素に着目した場合、画像Ｂと画像Ｃと画像
Ｅを擬似的に異なる階調データとして表現することがで
きる。

【００３１】次に、減色処理手段として、上述にて説明
したディザ処理法を用いた場合の減色処理部１１１の構
成図を図１１を用いて説明する。

【００３２】図１１おいて、１１０１は減色処理部１１
１内のディザパターン生成部、１１０２は同じく減色処
理部１１１内の下位ｂｉｔ切り捨て部を示している。
ここで、制御レジスタ１１０から出力される表示データ
は、表示メモリアドレス生成回路１１３により、液晶パ
ネル１０５の表示位置に合ったアドレスに割り当てら
れ、表示メモリ１１２に書き込まれる。ここで、図７に
示したようにディザパターン構成も上述同様に構成する
必要がある。つまり、表示データの書き込みを行なう表
示アドレスに合致したディザパターンが必要になるから
である。従って、この表示メモリアドレス生成部１１３
で生成するアドレスを利用し、そのアドレスに対応した
ディザパターンをディザパターン生成回路１１０１にて
生成することになる。尚、表示データが４０９６色情報
しか無い場合は、制御レジスタ１１０より、前記したデ
ィザ処理ＯＮ／ＯＦＦ情報のＯＦＦ情報を受け、ディザ
処理を行わない場合、ディザパターンを“０”固定のパ
ターンとし、ディザ処理を行わないようにする。このデ
ィザパターン生成回路１１０１で生成されたディザパタ
ーンは、制御レジスタ１１０から出力される図４で示し
たＲ、Ｇ、Ｂ各５ｂｉｔ、６ｂｉｔ、５ｂｉｔフォーマ
ットの表示データの下位ｂｉｔに加算される。そのディ
ザパターン加算後の表示データは、下位ｂｉｔ切り捨て
部１１０２で液晶ディスプレイの表示色数に応じた色数
に減色され（ここでは例とし、Ｒ、Ｇ、Ｂ各４ｂｉ
ｔ）、表示メモリ１１２に書き込まれる。ここで上記し
た表示メモリアドレス生成部１１３のアドレスマップを
図１２に示す。

【００３３】図１２では、例として液晶パネル１０５の
画素数が横１２８×縦１６０ドットで構成されているも
のとする。アドレス値はヘキサ表示であり、図４に示し
たように、１画素（ドット）のデータを１アドレスと
し、各表示位置ごとにアドレスを指定する。尚、この場
合、水平方向のディザパターン選択用としてアドレスの
最下位ビットが、垂直方向のディザパターン選択用とし
て、ｂｉｔ７の情報がディザパターン生成回路１１０１
に出力されることになる。

【００３４】以上のような構成で減少処理を行われた表
示データは、図１３、図１４のタイミングで表示メモリ
１１２に書き込まれる。尚、ここでは、図１０の画像Ａ
と画像Ｃの表示データを例とし、タイミングを示す。

【００３５】ここで図１３は上記した制御メモリ１１０
からの減色処理ＯＮ／ＯＦＦ情報がＯＮ情報の時（減色
処理を行う）におけるタイミング関係を示したものであ
る。

【００３６】図１３に示すように、ライン信号、ドット
クロックにより表示メモリアドレスが生成され、各画素
におけるアドレスが割り振られる。このアドレスに応
じ、２ｂｉｔのディザパターンを生成し、表示データ
（ここでは例とし、６ｂｉｔとする）の下位２ｂｉｔに
加算され、減色（ここでは例とし、６ｂｉｔの下位２ｂ
ｉｔを減色して４ｂｉｔに減色）され、表示メモリに書
き込まれる。このようなタイミングで図１０の画像Ａ、
画像Ｃのようにディザ処理を用いて、４ドットで２ｂｉ
ｔ切り捨てた分の階調を補正する。

【００３７】次に図１４は減色処理ＯＮ／ＯＦＦ情報が
ＯＦＦ時（減色処理を行わない）におけるタイミングを
示したものである。ここで上記に示したように、減色処
理を行わない場合、図１１のディザパターン生成回路１
１０１ではディザパターンを“０”固定とするので、２
ｂｉｔディザパターンも“０”[ＨＥＸ]としている。こ
の場合図１３同様に図１０の画像Ａ、画像Ｃを表示デー
タとした場合、図９の画像Ａ、画像Ｃのように単純減色
した形となる。以上の図１３、図１４で説明したタイミ
ングで表示メモリ１１２に減色処理を行った表示データ
は書き込まれることになる。

【００３８】次に、その表示メモリ１１２から表示デー
タが読み出された後の構成について図１５に示す。ここ
で本実施例は画素部にスイッチング素子を有するアクテ
ィブマトリクス型の液晶パネル１０５を適用しており、
ライン毎に順次選択する線順次駆動としている。従っ
て、図１５において、上述した液晶パネル１０５並びに
表示メモリ１１２に割り振られたアドレスごとに、表示
メモリ１１２から表示データは読み出され、表示メモリ
１１２からの読み出しは、液晶パネル１０５の横方向の
画素数、例えば、図１２に示す構成である場合１２８画
素であるが、ライン信号に同期して一斉に出力する。こ
れらの表示データは、各表示データにあった階調電圧レ
ベルを信号線駆動回路１１８で選択し、信号線に印加す
る。表示データと階調電圧の関係を図１６に示す。

【００３９】図１６は図１５における表示メモリアドレ
ス“００００[ＨＥＸ]”、“００８０[ＨＥＸ]”に記憶
された各々４ｂｉｔ表示データ“０[ＨＥＸ]”、“Ｆ
[ＨＥＸ]”が階調電圧に変換される状態と、各々信号線
“０”に印加され、走査線“０”、“１”で選択される
様子を示している。ここで上述したように信号線“０”
は図１５の信号線駆動回路１１８で、表示データ“０
[ＨＥＸ]”の時には“０”階調レベルの電圧を、表示デ
ータ“Ｆ[ＨＥＸ]”の時には“１５”階調レベルの電圧
を選択する。その時、図１５記載の走査線駆動回路１１
０からは各走査線に応じた走査電圧を出力する。つま
り、図１６に示す様に１ライン毎に走査線“０”、走査
線“１”と走査電圧を印加する。これにより、液晶パネ
ル１０５の該当するライン上に配置された画素部に前記
表示データに対応した階調電圧を印加し、画像表示が実
現出来る。

【００４０】次に、本発明の第２の実施形態による液晶
ディスプレイに関して説明する。第２の実施形態は、減
色処理回路に誤差拡散法を採用したものである。誤差拡
散法に関して、図１７、図１８を用いて説明する。

【００４１】図１７は水平方向４画素、垂直方向２ライ
ンの合計８画素を記載したものであり、各画素内部に記
載しているＧ（ｉ，ｊ）からＧ（ｉ＋３，ｊ＋１）は、
各画素の表示データである。また、ここでは、この表示
データを６ｂｉｔとして説明する。

【００４２】図１８に記載する様に、誤差拡散法では、
例えば、Ｇ（ｉ，ｊ）を当該画素データとするとＧ
（ｉ，ｊ）の６ｂｉｔデータを４ｂｉｔデータ（ここで
は、Ｈ（ｉ．ｊ）とする。）にまるめこむ際に発生する
誤差：Ｇ（ｉ，ｊ）−Ｈ（ｉ，ｊ）＊４（ここでの、＊
４は４ｂｉｔデータの下位２ｂｉｔに‘００’を追加し
て、Ｇ（ｉ，ｊ）と等価のビット数にする為である。）
で求められる値を、隣接する画素、例えば、右横のＧ
（ｉ＋１，ｊ）、下のＧ（ｉ，ｊ＋１）、右下のＧ（ｉ
＋１，ｊ＋１）にある重み付ける処理を施して、加算す
る方式である。

【００４３】尚、ここでは、仮に右横画素の重み付け定
数を３／８、下画素の重み付け定数を３／８、右下画素
の重み付け定数を１／４とする。この重み付け定数の合
計が‘１’に成るように設定する必要がある。

【００４４】従って、右横のＧ（ｉ＋１，ｊ）は以下の
式（１）から求まる誤差データを含むデータになる。Ｇ‘（ｉ＋１，ｊ）＝Ｇ（ｉ＋１，ｊ）＋｛Ｇ（ｉ，ｊ）―Ｈ（ｉ，ｊ）＊４｝＊３／８…式（１）同様に、下のＧ（ｉ，ｊ＋１）は、Ｇ‘（ｉ，ｊ＋１）＝Ｇ（ｉ，ｊ＋１）＋｛Ｇ（ｉ，ｊ）―Ｈ（ｉ，ｊ）＊４｝＊３／８…式（２）同様に、右下のＧ（ｉ＋１，ｊ＋１）は、Ｇ‘（ｉ＋１，ｊ＋１）＝Ｇ（ｉ＋１，ｊ＋１）＋｛Ｇ（ｉ，ｊ）―Ｈ（ｉ，ｊ）＊４｝＊１／４… 式（２）となる。

【００４５】この結果、図１７に記載した各画素部の表
示データは、図１８に記載する様な表示データに変換さ
れる。

【００４６】そして、次にＧ（ｉ＋１，ｊ）が当該画素
となる場合、図１８に記載する様に、まるめこみによっ
て発生する誤差を右横のＧ（ｉ＋２，ｊ）、下のＧ（ｉ
＋１，ｊ＋１）、右下のＧ（ｉ＋２，ｊ＋１）に重み付
ける処理を施して、加算する。この動作は、図１７にて
説明した動作と同様であり、元表示データは、図１７で
記載したＧ（ｉ，ｊ）で発生した誤差値を含む表示デー
タを基準に算出されることになる。

【００４７】これらを順次繰り返すことで、良好な減色
処理が可能になる。

【００４８】その例として、第１の実施形態で用いた図
８記載の画像Ａから画像Ｅを用いて、この誤差拡散処理
を施した場合の例を図１９に記載する。

【００４９】図１９からも判るように、第１の実施形態
の図１０と同様に、各画素毎に階調データが分布するこ
とになり、その２つの階調の出現頻度を元画像データ情
報によって変化させることが可能になるので、複数画素
に着目した場合、画像Ｂと画像Ｃと画像Ｅを擬似的に異
なる階調データとして表現することができる。

【００５０】また、第１の実施形態の図１０と、本実施
形態の図１７で異なる点は、再生される階調データが出
現する画素が、原階調データによって異なってくる点で
ある。図１０に着目すると、画像Ｂから画像Ｄに関し
て、階調データ‘０００１’が出現する画素部は右上の
画素に固定されている。これに対して、図１７は、階調
データ‘０００１’が出現する画素部が原階調データに
よって変化している。これにより、ディザ法に対して、
更に良好な会長表示を実現することが可能になる。

【００５１】次に、本誤差拡散処理を実現する減色処理
部のブロック図を図２０を用いて説明する。図２０にお
いて、２００１は画像データを記憶するレジスタファイ
ルであり、２００２、２００３はレジスタファイルに記
憶された各画像データを転送するデータバスである。２
００４はデータセレクタであり、画像データのまるめこ
みを実現する当該画像データを選択し、２００５のデー
タバスに画像データを転送する。２００６はデータセレ
クタであり、前記データセレクタ２００４で選択された
画像データの右横、下、右下の画像データを選択する機
能を有し、２００７のデータバスで右横の画像データを
転送し、２００８のデータバスで下の画像データを転送
し、２００８のデータバスで右下の画像データを転送す
る。２０１０は下位ビット削減回路であり、６ビットの
画像データを４ビットの画像データに変換する。尚、こ
の際の変換手段として、下位２ビット目が‘１’の時、
ビットの繰り上げ処理を行ない、下位２ビット目が
‘０’の時、ビットの削減処理を行なう。例えば、画像
データが‘００００１０’の場合、下位２ビット目が
‘１’なので、‘０００１’に変換し、画像データが
‘００００１１’の場合、下位２ビット目が‘０’なの
で、‘００００’に変換する。この変換された画像デー
タは、２０１１のデータバスで表示データとして、本減
色処理部ブロックの外部に転送される。２０１２は引算
回路であり、原画像データと、変換後の画像データの差
分を算出し、２０１３のデータバスで転送する。２０１
４は演算回路であり、演算回路２０１４の内部で、２０
１５は右横の画像データに加算する誤差データを算出す
る演算器であり、２０１６は下の画像データに加算する
誤差データを算出する演算器であり、２０１７は右下の
画像データに加算する誤差データを算出する演算器であ
る。この各演算器２０１５、２０１６、２０１７で算出
した誤差配分データは２０１８、２０１９、２０２０で
転送される。２０２１、２０２２、２０２３は各々右
横、下、右下の画像データに誤差配分データを加算する
加算回路であり、２０２４のデータバスに出力される。
２０２５はデータセレクタであり、データバス２０２４
で転送される画像データを２０２６のデータバスを介し
て、レジスタファイル２００１に再書込みする動作を行
なう。また、２０２６は演算回路２０１４が生成する誤
差データを算出する際の重み付け定数を転送するデータ
バスである。

【００５２】次に、この図２０に記載した減色処理部の
動作を詳細に説明する。

【００５３】図１７でも説明した様に、当該画素の画像
データと、当該画素の右横、下、右下の画像データが画
像データを記憶しているレジスタファイルから読み込ま
れ、当該画素の画像データは、ビット変換処理が下位ビ
ット削減回路２０１０で施される。そして、この下位ビ
ット削減が施された画像データは、データバス２０１１
で表示データとして、本減色処理部ブロックの外部に転
送される。また、この下位ビット削減が施された画像デ
ータは、引算回路２０１２で、原画像データと、変換後
の画像データの差分が算出され、誤差データが生成され
る。この誤差データは、演算回路２０１４で、当該画素
に対して右横、下、右下の画素に分配される誤差分配デ
ータに変換される。そして、この誤差分配データは加算
回路２０２１、２０２２、２０２３で、当該画素に対し
て右横、下、右下の画素の原画像データに加算され、再
度レジスタファイル２００１に記憶されることになる。
これを、順次繰り返すことで、レジスタファイル２００
１内部の画像データに誤差拡散処理を施すことが可能に
なる。

【００５４】また、本実施形態では、レジスタファイル
２００１を図１７、図１８では横方向４画素、縦方向２
ラインとして、説明してきたが、この処理ブロックザイ
スは、横方向８画素、縦方向８ライン等と大きくして
も、同様の効果がある。更に、誤差データの配分を隣接
する３画素に配分してきたが、回路規模の増加が懸念さ
れるが、より多くの画素に配分しても、同様な効果が得
られる。

【００５５】以上の誤差拡散処理を実現する減色処理部
を有する液晶ディスプレイのブロック図を図２１を用い
て説明する。本ブロック図によれば、第１の実施形態
と、ほぼ同じ機能ブロックの構成になっており、２１０
１の減色処理部が、図２０で記載した減色処理部に変更
になるだけである。また、本実施形態では、ＭＰＵから
転送される表示データは、前記レジスタファイル２００
１の容量以下の画像数単位で転送されることが望まし
い。

【００５６】また、第１の実施形態、並びに第２の実施
形態で、液晶パネル１０６を画素部にスイッチング素子
を有するアクティブマトリクス形液晶パネルとして、説
明してきたが、液晶パネル１０６が画素部にスイッチン
グ素子を持たない単純マトリクス形液晶パネルにおいて
も、走査駆動回路１１７並びに信号駆動回路１１８を単
純マトリクス形液晶パネルに対応させることで、容易に
対応可能である。

【００５７】尚、上記実施形態では、ハードウェアによ
り機能を実現しているが、ソフトウェアにより同等の機
能を実現してもよい。

【００５８】また、本発明は、携帯電話に限らず、携帯
情報端末、ノート型パソコン、ネットワークに接続して
使用されるパソコン、テレビにも適用可能である。

【００５９】さらに、本発明は、液晶ディスプレイに限
らず、プラズマディスプレイ、ＥＬディスプレイにも適
用可能である。

【００６０】

【発明の効果】本発明によれば、液晶駆動回路にて減色
処理を行うため、ホストから転送された画像データの色
数に依存することなく、液晶駆動回路又は液晶パネルに
適した色数で画像データを処理又は表示することができ
るという効果を奏する。

【００６１】又は、液晶駆動回路内の表示メモリの前段
で減色処理を行うことで、表示メモリ容量を小規模で構
成することが可能になり、低消費電力、低コストを実現
できる効果がある。

【００６２】又は、本発明によれば、液晶パネルの構造
に依存しない減色処理が可能になるので、汎用性のある
回路構成が構築できる効果がある。

【図面の簡単な説明】

【図１】本発明の携帯電話用液晶表示装置のブロック
図。

【図２】本発明のＭＰＵインタフェース部のブロック
図。

【図３】本発明のＭＰＵインタフェース部のタイミング
チャート図。

【図４】本発明の入力データフォーマット図。

【図５】本発明の減色処理フロー図。

【図６】本発明のディザパターン概要図。

【図７】本発明のディザパターン概要図。

【図８】本発明の評価用原画像データ図。

【図９】本発明の演算結果後（処理無し）画像データ
図。

【図１０】本発明の演算結果後（処理有り）画像データ
図。

【図１１】本発明の減色処理部のブロック図。

【図１２】本発明のメモリアドレスマップ図。

【図１３】本発明の減色処理部のタイミングチャート
図。

【図１４】本発明の減色処理部のタイミングチャート
図。

【図１５】本発明の階調電圧出力概要図。

【図１６】本発明の階調電圧生成タイミングチャート
図。

【図１７】本発明の誤差拡散概要説明図。

【図１８】本発明の誤差拡散概要説明図。

【図１９】本発明の演算結果後（誤差拡散処理有り）画
像データ図。

【図２０】本発明の誤差拡散減色処理部のブロック図。

【図２１】本発明の携帯電話用液晶表示装置のブロック
図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６５０Ｇ０９Ｇ 3/20 ６５０Ｍ (72)発明者比嘉淳裕神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者横田善和東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者黒川一成千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内Ｆターム(参考） 2H088 EA22 HA06 MA20 2H093 NA16 NA46 NA54 NA62 NC14 NC28 NC50 ND06 ND17 ND39 ND54 NG20 5C006 AA12 AA22 AF69 AF85 BB11 EC13 FA44 FA47 FA51 FA56 5C080 AA10 BB05 DD26 DD27 DD30 EE29 GG09 JJ01 JJ02 JJ04 KK07

Claims

【特許請求の範囲】

【請求項１】液晶パネルと、前記液晶パネルに表示データに対応した階調電圧を印加
する液晶駆動回路を、備える液晶ディスプレイにおい
て、前記液晶駆動回路は、表示データを一時記憶する表示メモリと、前記表示メモリの有する１画素当たりの記憶容量よりも
多くの画像データを入力する入力手段と、前記入力手段から入力される画像データを、前記表示メ
モリの１画素あたりの記憶容量に変換する減色処理手段
とを、有することを特徴とする液晶表示装置。
【請求項２】請求項１の液晶表示装置において、減色処理手段は、特定のパターン情報と、前記入力手段から入力する画像
データを加算する演算手段と、前記演算した結果の画像データの下位ビットを削減する
手段と、で構成することを特徴とする液晶表示装置。
【請求項３】請求項１の液晶表示装置において、減色処理手段は、特定領域の画像データを一時記憶する記憶手段と、特定画素の画像データを、前記表示メモリの有する１画
素当たりの記憶容量データに近似変換する手段と、前記原画像データと、前記変換後の画像データの差分を
隣接する画素部の画像データにある定数を掛け算し、振
り分ける演算手段と、で構成することを特徴とする液晶
表示装置。
【請求項４】請求項１の液晶表示装置において、前記液晶パネルは、画素部にスイッチング素子を有する液晶パネルであるこ
とを特徴とする液晶表示装置。
【請求項５】請求項１の液晶表示装置において、前記液晶パネルは、画素部以外にスイッチング素子を有する液晶パネルであ
ることを特徴とする液晶表示装置。
【請求項６】液晶パネルと、前記液晶パネルに表示データに対応した階調電圧を印加
する液晶駆動回路と、装置外部から画像データを取り込み前記液晶駆動回路に
画像データを転送する中央演算手段と、を備える情報端
末において、前記液晶駆動回路は、表示データを一時記憶する表示メモリと、前記表示メモリの有する１画素当たりの記憶容量よりも
多くの画像データを入力する入力手段と、前記入力手段から入力される画像データを、前記表示メ
モリの１画素あたりの記憶容量に変換する減色処理手段
とを、有することを特徴とする情報端末。
【請求項７】請求項６の情報端末において、前記中央演算手段は、装置外部から取り込む画像データが前記液晶駆動回路の
表示メモリの有する１画素当たりの記憶容量よりも多く
の画像データであるか否かを判別する手段と、前記判別手段の判別した情報を前記液晶駆動回路に伝達
する手段とを有し、前記液晶駆動回路は、前記判別手段の判別情報を元に、減色処理をするか否か
を切り換える手段を有することを特徴とする情報端末。
【請求項８】液晶パネルと、前記液晶パネルに表示データに対応した階調電圧を印加
する液晶駆動回路を、備える液晶ディスプレイにおい
て、前記液晶駆動回路は、表示データを一時記憶する表示メモリと、前記表示メモリの有する１画素当たりの記憶容量よりも
多くの画像データを入力する入力手段と、前記入力手段から入力される画像データを、前記表示メ
モリの１画素あたりの記憶容量に変換する減色処理手段
と、前記表示メモリから読み出した画像データを対応する階
調データに変換する手段と、を有し、これらを、一つの半導体に集積化していることを特徴と
する液晶ディスプレイ。