JP2002281080A - パケットスイッチ装置およびマルチキャスト送出方法 - Google Patents

パケットスイッチ装置およびマルチキャスト送出方法

Info

Publication number
JP2002281080A
JP2002281080A JP2001078639A JP2001078639A JP2002281080A JP 2002281080 A JP2002281080 A JP 2002281080A JP 2001078639 A JP2001078639 A JP 2001078639A JP 2001078639 A JP2001078639 A JP 2001078639A JP 2002281080 A JP2002281080 A JP 2002281080A
Authority
JP
Japan
Prior art keywords
packet
queue
pointer
shared memory
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001078639A
Other languages
English (en)
Inventor
Hiroaki Tamai
宏明 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001078639A priority Critical patent/JP2002281080A/ja
Priority to US09/902,839 priority patent/US20020131419A1/en
Publication of JP2002281080A publication Critical patent/JP2002281080A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/15—Flow control; Congestion control in relation to multipoint traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/52—Queue scheduling by attributing bandwidth to queues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/621—Individual queue per connection or flow, e.g. per VC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H04L49/9078—Intermediate storage in different physical parts of a node or terminal using an external memory or storage device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 共有メモリの利用効率を落とすことなく、異
なる出力速度を持つ方路に対して出力速度に応じた送信
が可能なパケットスイッチ装置を提供する。 【解決手段】 格納手段２は、パケットを共有メモリ１
の未使用の領域に格納する。エンキュー手段４は、パケ
ットを送出予定の各方路に対応するキューに、そのパケ
ットを示すポインタをエンキューする。送出手段５は、
各方路に対応するキュー毎に、エンキューされたポイン
タをデキューする。そして、送出手段５は、デキューし
たポインタで示されたパケットを、キューに対応する方
路に、方路毎の所定の速度で送出する。廃棄手段６は、
各方路に対応するキュー毎に、エンキューされたポイン
タの量が所定量を超えた場合には、各キューの先頭から
順に、ポインタを廃棄する。これにより、各方路毎に個
別の速度でパケットを送出でき、且つ、共有メモリの使
用可能領域の枯渇を防ぐことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はパケットスイッチ装
置およびマルチキャスト送出方法に関し、特にＬＡＮ(L
ocal Area Network)、ＷＡＮ(Wide Area Network)など
伝送路速度の異なるインタフェースが混在するパケット
スイッチ装置およびマルチキャスト送出方法に関する。
【０００２】
【従来の技術】様々な伝送路で伝送されるパケットを中
継する装置として、パケットスイッチ装置がある。パケ
ットの伝送路には、ＬＡＮ，ＷＡＮなどがあり、それぞ
れ異なる伝送路速度を有している。これらの伝送路のパ
ケットを中継するために、パケットスイッチ装置は、そ
れぞれの伝送路に応じたインタフェースを有している。
【０００３】また、通信回線のサービス会社と顧客との
契約内容によって、サービス会社と顧客との間の仮想伝
送路における出力速度に制限が設けられる場合がある。
このようなサービス形態に対応するために、パケットス
イッチ装置では、仮想伝送路に対して指定された任意の
帯域を保証する機能が用意されている。仮想伝送路に
は、保証された帯域に応じた伝送速度でパケットが送出
される。
【０００４】さらに、パケットスイッチ装置では、マル
チキャストでパケットを伝送することができる。マルチ
キャストでパケットを伝送する場合、パケットスイッチ
装置は、入力されたパケットを共有メモリに格納する。
そして、パケットスイッチ装置は、共有メモリに格納し
たパケットを、複数の方路（パケットを出力する伝送
路、仮想伝送路も含む）に対して送出する。送出すべき
全ての方路に対するパケットの送出が終了したら、パケ
ットスイッチ装置は、共有メモリ内のそのパケットが格
納された領域を開放する。開放された領域は、未使用の
領域と解釈され、他のパケットの格納が許される。
【０００５】各方路においてパケットの送出タイミング
の制御は、方路毎のマルチキャストキューを用いて行わ
れる。マルチキャストキューには、送出予定のパケット
を示すアドレスポインタがエンキューされる。そのポイ
ンタを順次デキューすることで、パケットの送出タイミ
ングが制御される。また、マルチキャストキューに所定
量以上のアドレスポインタがエンキューされた場合に
は、一定期間、アドレスポインタキューへのエンキュー
が停止される。エンキューが停止された場合、マルチキ
ャストキューの後尾から、アドレスポインタが廃棄され
る。
【０００６】パケットスイッチ装置によるマルチキャス
ト通信は、マルチキャスト制御回路部で行われる。以下
に、従来のマルチキャスト制御回路部の機能について説
明する。
【０００７】図１２は、従来のマルチキャスト制御回路
部の機能を示すブロック図である。マルチキャスト制御
回路部９００は、アドレスポインタ管理部９１０、マル
チキャストキュー部９２０およびパケット書き込み管理
部９３０を有している。
【０００８】アドレスポインタ管理部９１０は、共有メ
モリの空きアドレスを管理する。アドレスポインタ管理
部９１０は、アドレスポインタ返却チェックレジスタ部
９１１、未使用アドレス管理ＦＩＦＯ(First In First
Out)部９１２、および返却チェック情報管理ＦＩＦＯ部
９１３を有している。アドレスポインタ返却チェックレ
ジスタ部９１１は、アドレスポインタチェックレジスタ
を有しており、アドレスポインタチェックレジスタを用
いて各方路に対する送出が完了したパケットのアドレス
を判断する。未使用アドレス管理ＦＩＦＯ部９１２は、
共有メモリの未使用領域のアドレスを管理する。返却チ
ェック情報管理ＦＩＦＯ部９１３は、アドレスポインタ
返却チェックレジスタ部９１１における比較対象とする
アドレスポインタの受け渡しを管理する。
【０００９】マルチキャストキュー部９２０は、複数の
マルチキャストキュー９２１〜９２４と、共通スケジュ
ーラ９２５を有している。マルチキャストキュー９２１
〜９２４は、方路毎に設けられている。マルチキャスト
キュー９２１〜９２４それぞれには、各方路に送出され
るパケットを指し示すアドレスポインタがエンキューさ
れる。共通スケジューラ９２５は、マルチキャストキュ
ー９２１〜９２４にエンキューされたパケットの送出タ
イミングを管理する。
【００１０】パケット書き込み管理部９３０は、アドレ
スポインタ管理部９１０からの通知を受けて、入力され
たパケットの共有メモリへの書き込み指示を行う。この
ような構成のマルチキャスト制御回路部９００を有する
パケットスイッチ装置において、マルチキャストで送出
すべきパケットが入力されると、そのパケットの方路等
の情報が、アドレスポインタ管理部９１０に通知され
る。すると、未使用アドレス管理ＦＩＦＯ部９１２が、
共有メモリに書き込むべきアドレスをパケット書き込み
管理部９３０に通知する。同時に、未使用アドレス管理
ＦＩＦＯ部９１２は、方路に対応するマルチキャストキ
ューに、アドレスポインタをエンキューする。
【００１１】また、未使用アドレス管理ＦＩＦＯ部９１
２は、アドレスポインタをどのマルチキャストキューに
エンキューしたかを示す情報を、返却チェック情報管理
ＦＩＦＯ部９１３に通知する。各マルチキャストキュー
９２１〜９２４は、共通スケジューラ９２５が指定する
タイミングに合わせて、先頭のアドレスポインタをデキ
ューし、そのアドレスポインタで示されたパケットの送
出を指示する。アドレスポインタがデキューされたこと
が、各マルチキャストキュー部９２０からアドレスポイ
ンタ返却チェックレジスタ部９１１に通知される。
【００１２】返却チェック情報管理ＦＩＦＯ部９１３
は、未使用アドレス管理ＦＩＦＯ部９１２から通知され
た情報を、アドレスポインタチェックレジスタに順番に
渡す。情報を渡すタイミングは、アドレスポインタ返却
チェックレジスタ部９１１から未使用アドレス管理ＦＩ
ＦＯ部９１２に、アドレスポインタの返却が行われたタ
イミングである。
【００１３】未使用アドレス管理ＦＩＦＯ部９１２から
マルチキャストキュー９２１〜９２４にアドレスポイン
タをエンキューする際に、エンキューされているアドレ
スポインタの数が過大となり、エンキュー出来ない場合
がある。その場合には、マルチキャストキュー部９２０
はアドレスポインタを廃棄し、そのアドレスポインタが
廃棄されたことを、アドレスポインタ返却チェックレジ
スタ部９１１に通知する。
【００１４】アドレスポインタ返却チェックレジスタ部
９１１は、返却チェック情報管理ＦＩＦＯ部９１３から
通知された情報と、マルチキャストキュー部９２０から
通知された情報とを比較する。比較した結果が一致した
場合には、アドレスポインタ返却チェックレジスタ部９
１１は、未使用アドレス管理ＦＩＦＯ部９１２にアドレ
スポインタを返却する。未使用アドレス管理ＦＩＦＯ部
９１２は、返却されたアドレスポインタを未使用のアド
レスポインタとして格納する。格納されたアドレスポイ
ンタは、パケットが共有メモリに書き込まれる場合に、
パケット書き込み管理部９３０とマルチキャストキュー
部９２０とに通知される。
【００１５】このようにして、共有メモリの未使用領域
のアドレスポインタや、パケットの送出タイミングが管
理される。図１３は、従来のマルチキャスト制御方式の
マルチキャストキュー部を示す図である。図１３に示す
マルチキャストキュー部９２０は、エンキューされたア
ドレスポインタの数が過大となった際にキューの後尾か
ら廃棄する仕組みを持つ。
【００１６】またマルチキャストキュー部９２０は、ア
ドレスポインタの廃棄をさけるため、前段へバックプレ
ッシャーを送出する仕組みも持っている。バックプレッ
シャーとは、前段の処理部へ、パケットの送出停止を通
知する機能である。バックプレッシャーは、パケットの
受け取りが可能になるまで行われる。
【００１７】図１３に示す様に、マルチキャストキュー
部９２０の各マルチキャストキュー９２１〜９２４に
は、アドレスポインタ９３１が順次エンキューされる。
それぞれのマルチキャストキュー９２１〜９２４は、対
応するデータの送出速度が異なる。共通スケジューラ９
２５は、キューイングされたアドレスポインタを所定の
スケジュールに従ってデキューする。デキューされたア
ドレスポインタで示された領域に格納されたパケット
は、アドレスポインタをデキューしたマルチキャストキ
ューに対応する方路（出力ポート）へ送出される。
【００１８】ここで、アドレスポインタのデキューの頻
度よりもエンキューの頻度の方が高いと、マルチキャス
トキューにアドレスポインタが溜まっていく。そして、
マルチキャストキューに蓄積されたアドレスポインタの
数が、前段へのバックプレッシャーアサート閾値α０を
超えると、前段である未使用アドレスＦＩＦＯ管理部９
１２（図１２に示す）にバックプレッシャーが送出され
る。バックプレッシャーによりアドレスポインタのエン
キューが停止される。すると、徐々にマルチキャストキ
ューに蓄積されたアドレスポインタの量が減少する。マ
ルチキャストキューに蓄積されたアドレスポインタの量
が前段へのバックプレッシャーネゲート閾値β０以下に
なると、前段へのバックプレッシャーの送出が停止され
る。
【００１９】また、パケット送出のリアルタイム性を要
求する場合、バックプレッシャーではなく、パケットの
廃棄が行われる。たとえば、マルチキャストキューに蓄
積されたアドレスポインタの量がキュー漏れ廃棄開始閾
値γ０を超えると、それ以降送られるアドレスポインタ
は、エンキューされずに廃棄される。アドレスポインタ
がエンキューされなければ、そのアドレスポインタで示
されるパケットの送出は行われない。
【００２０】このようにして、伝送速度の異なる複数の
方路に対するパケットの送出管理が、マルチキャストキ
ューを用いて行われる。
【００２１】
【発明が解決しようとする課題】しかし、従来の技術で
は、伝送路に速度差が存在する場合、あるパケットに関
して全ての方路への出力完了後に次のパケットが送出さ
れる。そのため、最も遅い出力速度を持つ方路に、他の
方路の出力速度を合わせてパケットが送出される。
【００２２】なお、出力速度の速い方路が出力速度の遅
い方路の出力を待たずに、次のパケットを送出するよう
に改善することも可能である。しかし、この場合、共有
メモリ方式を用いていると、全ての方路においてアドレ
スポインタがデキューされるまで、アドレスポインタを
再利用することができない。すなわち、共有メモリのパ
ケットを格納した領域が開放されない。そのため、１つ
でも入力パケットの帯域よりも遅い伝送路速度を持つ出
力方路が存在するとアドレスポインタ枯渇が発生する。
使用可能なアドレスポインタが枯渇した場合、入力され
たパケットを廃棄せざるを得ない。従って、入力パケッ
トの帯域よりも速い伝送速度を持つ出力方路に対しても
廃棄が生じてしまう。
【００２３】また、出力速度が遅いほどキュー溢れ廃棄
開始閾値を小さくすることにより、ポインタアドレス枯
渇を発生しにくくすることは可能である。ただし、この
場合、出力速度が遅い方路に送出される情報の品質の劣
化を招くと共に、共有メモリの利用効率が悪化するとい
う弊害がある。
【００２４】本発明はこのような点に鑑みてなされたも
のであり、共有メモリの利用効率を落とすことなく、異
なる出力速度を持つ方路に対して出力速度に応じた送信
が可能なパケットスイッチ装置を提供することを目的と
する。
【００２５】
【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示すようなパケットスイッチ装置
および方法が提供される。図１に示すパケットスイッチ
装置の共有メモリ１は、マルチキャストで送出すべきパ
ケットを格納する記録媒体である。格納手段２は、少な
くとも１つの方路に送出すべきパケットを、共有メモリ
１の未使用の領域に格納する。複数のキュー３は、パケ
ットへのポインタをエンキュー可能であり、送出可能な
各方路に対応して設けられている。エンキュー手段４
は、格納手段２で格納されたパケットを送出予定の各方
路に対応するキューに、そのパケットを示すポインタを
エンキューする。送出手段５は、各方路に対応するキュ
ー毎に、エンキュー手段４でエンキューされたポインタ
をデキューする。そして、送出手段５は、デキューした
ポインタで示されたパケットを、キューに対応する方路
に、方路毎の所定の速度で送出する。廃棄手段６は、各
方路に対応するキュー毎に、エンキュー手段４でエンキ
ューされたポインタの量が所定量を超えた場合には、各
キューの先頭から順にポインタを廃棄する。未使用アド
レス管理手段７は、格納手段２がパケットを格納した共
有メモリの領域を使用中とする。また、未使用アドレス
管理手段７は、パケットを送出予定の方路に対応するキ
ューの全てから、パケットを示すポインタがデキューも
しくは廃棄されると、パケットが格納された共有メモリ
の領域を未使用とする。
【００２６】このような構成のパケットスイッチ装置に
よれば、共有メモリ１に格納されたパケットが、方路毎
の所定の速度で、各方路に送出される。また、キュー内
のポインタ量が過大となれば、キューの先頭からポイン
タが廃棄される。これにより、出力速度の速いキューが
出力速度の遅いキューの出力を待たずに次のパケットを
送出することが可能なり、且つ、出力速度の遅いキュー
がアドレスポインタを解放しないことによる、使用可能
なメモリアドレスの枯渇を防止することができる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の原理構成図であ
る。本発明に係るパケットスイッチ装置は、共有メモリ
１、格納手段２、複数のキュー３、エンキュー手段４、
送出手段５、廃棄手段６、および未使用アドレス管理手
段７を有している。
【００２８】共有メモリ１は、マルチキャストで送出す
べきパケットを格納する記録媒体である。格納手段２
は、少なくとも１つの方路に送出すべきパケットを、共
有メモリ１の未使用の領域に格納する。複数のキュー３
は、パケットへのポインタをエンキュー可能であり、送
出可能な各方路に対応して設けられている。エンキュー
手段４は、格納手段２で格納されたパケットを送出予定
の各方路に対応するキューに対し、そのパケットを示す
ポインタをエンキューする。また、キューはユニキャス
ト用とマルチキャスト用に別々に設けられている。別々
にする理由は、マルチキャストは複数の方路に送出する
ため、特定の方路の異常が他の方路に対して影響するた
めである。他方路のユニキャストに影響を与えないよう
にキューを別々にしている。送出手段５は、各方路に対
応するキュー毎に、エンキュー手段４でエンキューされ
たポインタをデキューする。そして、送出手段５は、デ
キューしたポインタで示されたパケットを、キューに対
応する方路に、方路毎の所定の速度で送出する。
【００２９】廃棄手段６は、各方路に対応するキュー毎
に、エンキュー手段４でエンキューされたポインタの量
が所定量を超えたかどうかを判断する。キューにエンキ
ューされたポインタの量が所定量を超えていれば、その
キューの先頭から順にポインタを廃棄する。未使用アド
レス管理手段７は、格納手段２がパケットを格納した共
有メモリの領域を使用中とする。また、未使用アドレス
管理手段７は、パケットを送出予定の方路に対応するキ
ューの全てから、パケットを示すポインタがデキューも
しくは廃棄されると、パケットが格納された共有メモリ
１の領域を未使用とする。
【００３０】このような構成のパケットスイッチ装置に
よれば、マルチキャスト通信を行うべきパケットが入力
されると、格納手段２により、入力されたパケットが、
共有メモリ１の未使用の領域に格納される。すると、エ
ンキュー手段４により、入力されたパケットの送出予定
の方路に対応するキューに対して、そのパケットを示す
ポインタがエンキューされる。エンキューされたポイン
タは、送出手段５によりキューからデキューされ、デキ
ューしたポインタで示されたパケットが、デキュー対象
となったキューに対応する方路へ、方路毎の所定の速度
で送出される。
【００３１】また、キューにエンキューされたポインタ
の量が所定量を超えると、廃棄手段６により、キューの
先頭からポインタが廃棄される。あるパケットを示すポ
インタの全てが、各キューからデキューまたは廃棄され
たら、未使用アドレス管理手段７により、そのパケット
の格納されたアドレスが未使用に変更される。
【００３２】これにより、共有メモリ１に格納されたパ
ケットが、方路毎の所定の速度で各方路に送出されると
共に、キュー内のポインタ量が過大となれば、キューの
先頭からポインタが廃棄される。この結果、出力速度の
速いキューが出力速度の遅いキューの出力を待たずに次
のパケットを送出することが可能なる。さらに、出力速
度の遅いキューがアドレスポインタを解放しないことに
よる、使用可能なメモリアドレス枯渇の発生を回避する
ことができる。
【００３３】以下に、本発明の実施の形態を具体的に説
明する。なお、以下の説明では、パケットスイッチ装置
におけるマルチキャスト通信の機能についてのみ説明す
るものとする。また、以下の説明における出力ポート
は、全てマルチキャストパケットを送出する方路である
ものとする。
【００３４】図２は、本実施の形態に係るパケットスイ
ッチ装置の機能を示すブロック図である。パケットスイ
ッチ装置１００は、共有メモリスイッチ１１０、入力イ
ンタフェース部１２０、出力インタフェース部１３０、
マルチキャスト制御回路部１４０および帯域制御回路部
１５０を有している。
【００３５】共有メモリスイッチ１１０は、共有メモリ
を有している。共有メモリスイッチ１１０は、複数の入
力ポートから入力されたパケットを共有メモリに格納す
る。そして、共有メモリスイッチ１１０は、マルチキャ
スト制御回路部１４０からの指令に応じて、格納したパ
ケットを出力ポートに送出する。また、共有メモリスイ
ッチ１１０は、帯域制御回路部１５０からの指令に応じ
て、出力ポートへのパケットの送出速度を制御する。
【００３６】入力インタフェース部１２０は、複数の入
力ポートを有しており、入力ポートからパケットが送ら
れると、受け取ったパケットを格納するアドレスの取得
要求をマルチキャスト制御回路部１４０に送る。アドレ
スの取得要求には、パケットを送出する予定の出力ポー
トに対応するキュー識別子（出力ポートのポート番号に
対応する）が含まれる。そして、入力インタフェース部
１２０は、マルチキャスト制御回路部１４０からアドレ
スポインタが送られると、そのアドレスポインタで示さ
れる共有メモリ内の領域にパケットを格納する。
【００３７】出力インタフェース部１３０は、マルチキ
ャスト制御回路部１４０からの通知に応じて、共有メモ
リスイッチ１１０内の共有メモリからパケットを取り出
し、所定の出力ポートに送出する。図２の例では、仮想
伝送路も含めＮ個（Ｎは自然数）の出力ポートがある。
【００３８】マルチキャスト制御回路部１４０は、共有
メモリスイッチ１１０内の共有メモリの使用状況を管理
している。そして、マルチキャスト制御回路部１４０
は、アドレスポインタの取得要求が入力インタフェース
部１２０から送られると、その情報に応じて、共有メモ
リの使用可能領域のアドレスポインタを入力インタフェ
ース部１２０に返す。また、マルチキャスト制御回路部
１４０は、出力ポート毎のマルチキャストキューを用い
て、パケットの送出タイミングを制御している。共有メ
モリに格納されたパケットの出力タイミングとなった
ら、マルチキャスト制御回路部１４０は、そのパケット
を送出すべきキュー識別子とパケットのアドレスポイン
タとを共有メモリスイッチ１１０に渡す。
【００３９】帯域制御回路部１５０は、通信サービス会
社と顧客との間の契約に応じた帯域を、出力ポート毎に
管理している。そして、各出力ポートに対する帯域の情
報を、共有メモリスイッチに通知し、所定の速度でパケ
ットを送出させる。
【００４０】以下に、共有メモリスイッチ１１０とマル
チキャスト制御回路部１４０とのそれぞれの詳細構成を
説明する。図３は、共有メモリスイッチの構成を示す図
である。共有メモリスイッチ１１０には、入出力ポート
切り替え制御部１１１と共有メモリ１１２とが含まれ
る。
【００４１】入出力ポート切り替え制御部１１１は、入
力インタフェース部１２０からアドレスポインタとパケ
ットとの組を受け取ると、アドレスポインタで示された
共有メモリ１１２のアドレスにパケットを格納する。ま
た、マルチキャスト制御回路部１４０より、アドレスポ
インタとキュー識別子との組を受け取ると、アドレスポ
インタで示された共有メモリ１１２内のアドレスからパ
ケットを取り出し、キュー識別子に対応する出力ポート
にパケットを送出する。パケットを送出する際には、帯
域制御回路部１５０により定められた帯域が用いられ
る。
【００４２】共有メモリ１１２は、ＲＡＭ等のコンピュ
ータ読み取り可能な記録媒体である。共有メモリ１１２
には、入力インタフェース部１２０を介して入力された
パケットが格納される。複数の入力ポートから入力され
た各パケットは、未使用の領域に順次格納される。
【００４３】図４は、マルチキャスト制御回路部の機能
ブロック図である。マルチキャスト制御回路部１４０
は、アドレスポインタ管理部１４１、マルチキャストキ
ュー部１４２およびパケット書き込み管理部１４３を有
している。
【００４４】アドレスポインタ管理部１４１は、共有メ
モリ１１２内の未使用アドレスを管理する。アドレスポ
インタ管理部１４１は、アドレスポインタ返却管理部１
４１ａと未使用アドレス管理ＦＩＦＯ部１４１ｂとを有
している。
【００４５】アドレスポインタ返却管理部１４１ａは、
アドレスポインタ返却チェックテーブル１４１ｃを有し
ており、アドレスポインタ返却チェックテーブル１４１
ｃを用いて、共有メモリ１１２における未使用領域のア
ドレス（未使用アドレス）検出を行う。すなわち、アド
レスポインタ返却管理部１４１ａは、マルチキャストキ
ュー部１４２と未使用アドレス管理ＦＩＦＯ部１４１ｂ
とから送られる情報を元に、各出力ポート毎のアドレス
ポインタ返却状況をアドレスポインタ返却チェックテー
ブル１４１ｃに設定する。そして、アドレスポインタ返
却管理部１４１ａは、全ての出力ポートに対応するアド
レスポインタが返却されると、そのアドレスポインタの
示す領域を未使用と判断する。アドレスポインタ返却管
理部１４１ａは、未使用のアドレスポインタを、未使用
アドレス管理ＦＩＦＯ部１４１ｂに渡す。
【００４６】未使用アドレス管理ＦＩＦＯ部１４１ｂ
は、未使用アドレスポインタバッファ１４１ｄを有して
おり、未使用アドレスポインタバッファ１４１ｄを用い
て共有メモリ１１２内の未使用領域のアドレスを管理す
る。すなわち、未使用アドレス管理ＦＩＦＯ部１４１ｂ
は、アドレスポインタ返却管理部１４１ａより渡された
アドレスポインタを、逐次、未使用アドレスポインタバ
ッファ１４１ｄに格納する。また、未使用アドレス管理
ＦＩＦＯ部１４１ｂは、入力インタフェース部１２０か
ら、パケットを格納するためのアドレス取得要求を受け
取ると、未使用アドレスポインタバッファ１４１ｄから
先入れ先出し方式（ＦＩＦＯ）により、アドレスポイン
タを取り出す。そして、未使用アドレス管理ＦＩＦＯ部
１４１ｂは、取り出したアドレスポインタを、パケット
書き込み管理部１４３に渡す。また、未使用アドレス管
理ＦＩＦＯ部１４１ｂは、パケットを送出する予定の出
力ポートに対応するマルチキャストキューに、取り出し
たアドレスポインタをエンキューする。
【００４７】マルチキャストキュー部１４２は、複数の
マルチキャストキュー１４２ａ，１４２ｂ，１４２ｃ，
１４２ｄを有している。各マルチキャストキュー１４２
ａ，１４２ｂ，１４２ｃ，１４２ｄは、伝送路の出力ポ
ートにそれぞれ対応付けられている。たとえば、マルチ
キャストキュー１４２ａは、１番の出力ポートに対応付
けられている。マルチキャストキュー１４２ｂは、２番
の出力ポートに対応付けられている。マルチキャストキ
ュー１４２ｃは、３番の出力ポートに対応付けられてい
る。マルチキャストキュー１４２ｄは、Ｎ番の出力ポー
トに対応付けられている。各マルチキャストキュー１４
２ａ，１４２ｂ，１４２ｃ，１４２ｄには、対応する出
力ポートへ送出すべきパケットのアドレスポインタが、
エンキューされる。
【００４８】スケジューラ群１４４は、各マルチキャス
トキュー１４２ａ，１４２ｂ，１４２ｃ，１４２ｄに対
応するスケジューラを有している。各スケジューラは、
出力インタフェース部１３０の送信状況に応じて、対応
するマルチキャストキューのアドレスポインタの送出タ
イミングを管理する。スケジューラによって送出タイミ
ングと判断されたアドレスポインタは、マルチキャスト
キューからデキューされ、キュー識別子と共に共有メモ
リスイッチ１１０に渡される。
【００４９】パケット書き込み管理部１４３は、未使用
アドレス管理ＦＩＦＯ部１４１ｂからアドレスポインタ
を受け取ると、そのアドレスポインタを入力インタフェ
ース部１２０に渡し、パケットの共有メモリへの書き込
みを指示する。
【００５０】図５は、アドレスポインタ返却チェックテ
ーブルの例を示す図である。この例では、アドレスポイ
ンタ返却チェックテーブル１４１ｃは、アドレスポイン
タ値をオフセットとし、マルチキャストキューと等しい
ビット幅の配列を持つ。各ビットが、アドレスポインタ
の返却の有無を示すフラグである。図５の例では、アド
レスポインタ返却チェックテーブル１４１ｃの縦方向に
共有メモリのアドレスポインタ値が割り振られており、
横方向にキュー識別子が割り振られている。ここで、１
つのアドレスポインタ値のフラグの並びを返却判断要素
と呼ぶこととする。
【００５１】アドレスポインタ返却チェックテーブル１
４１ｃに設定されているフラグは、アドレスポインタの
返却情報を示している。たとえば、フラグの値が「１」
であればアドレスポインタが返却されたことを表してお
り、フラグの値が「０」であればアドレスポインタが未
返却であることを表している。
【００５２】返却判断要素の各フラグの値が「１」とな
ることで、その返却判断要素に対応するアドレスポイン
タが、全ての出力ポートから返却されたことがわかる。
図６は、マルチキャストキュー部の機能を説明する図で
ある。マルチキャストキュー部１４２の複数のマルチキ
ャストキュー１４２ａ，１４２ｂ，１４２ｃ，１４２ｄ
のそれぞれに対応して、スケジューラ１４４ａ，１４４
ｂ，１４４ｃ，１４４ｄが設けられている。各スケジュ
ーラ１４４ａ，１４４ｂ，１４４ｃ，１４４ｄは、対応
するマルチキャストキュー１４２ａ，１４２ｂ，１４２
ｃ，１４２ｄのアドレスポインタのデキューのタイミン
グを制御する。具体的には、マルチキャストキューに対
応する出力ポートでの前のパケットの送出が終了したこ
とを検知すると、そのマルチキャストキューの先頭のア
ドレスポインタがデキューされる。なお、図示していな
いが、同じ出力ポートにマルチキャストとユニキャスト
と通信が重なる場合には、ユニキャストの通信が優先さ
れる場合がある。このような場合には、スケジューラ１
４４ａ，１４４ｂ，１４４ｃ，１４４ｄは、ユニキャス
トの送信が終わるまでマルチキャストのパケット送信を
待機させる等の制御を行う。
【００５３】また、マルチキャストキュー１４２ａ，１
４２ｂ，１４２ｃ，１４２ｄには、先頭からの廃棄開始
閾値αと、先頭からの廃棄終了閾値βとがあらかじめ設
定されている。マルチキャストキュー１４２ａ，１４２
ｂ，１４２ｃ，１４２ｄに蓄積されたアドレスポインタ
の数が、先頭からの廃棄開始閾値αを超えると、そのマ
ルチキャストキューの先頭から順に、アドレスポインタ
が廃棄される。そして、マルチキャストキューに蓄積さ
れたアドレスポインタの数が、先頭からの廃棄終了閾値
以下になると、アドレスポインタの廃棄処理が終了す
る。
【００５４】以上の図２〜図６に示した構成のパケット
スイッチ装置１００における処理を説明する。初期状態
において、パケットスイッチ装置１００はパケット到着
待ちの状態にある。そして、入力ポートに接続された他
の機器からパケットが送られてくることで、以下の処理
が実行される。
【００５５】入力ポートに入力されたパケットを入力イ
ンタフェース部１２０が受け取ると、入力インタフェー
ス部１２０からマルチキャスト制御回路部１４０へ、ア
ドレスの取得要求が送られる。アドレスの取得要求に
は、受信したパケットを送出する予定の出力ポートのキ
ュー識別子が含まれる。
【００５６】アドレスの取得要求は、マルチキャスト制
御回路部１４０のアドレスポインタ管理部１４１内に設
けられた未使用アドレス管理ＦＩＦＯ部１４１ｂが受け
取る。未使用アドレス管理ＦＩＦＯ部１４１ｂは、未使
用アドレスポインタバッファ１４１ｄの先頭に格納され
ているアドレスポインタを取り出す。そして、未使用ア
ドレス管理ＦＩＦＯ部１４１ｂは、パケット書き込み管
理部１４３に取り出したアドレスポインタを通知する。
また、未使用アドレス管理ＦＩＦＯ部１４１ｂは、送信
する予定の出力ポートに対応するキュー識別子とアドレ
スポインタとの組を、マルチキャストキュー部１４２と
アドレスポインタ返却チェックテーブル１４１ｃとに通
知する。
【００５７】パケット書き込み管理部１４３は、入力イ
ンタフェース部１２０に対してアドレスポインタを通知
する。入力インタフェース部１２０は、共有メモリ１１
２の通知されたアドレスポインタの領域に、受け取った
パケットを格納する。マルチキャストキュー部１４２
は、パケットを同時に送信予定の出力ポートに対応する
各マルチキャストキューに、未使用アドレス管理ＦＩＦ
Ｏ部１４１ｂから受け取ったアドレスポインタをエンキ
ューする。アドレスポインタ返却チェックテーブル１４
１ｃは、未使用アドレス管理ＦＩＦＯ部１４１ｂから受
け取ったアドレスポインタに対応する返却判断要素の各
フラグのうち、アドレスポインタと共に渡されたキュー
識別子に該当するフラグの値を「１」に設定する。
【００５８】マルチキャストキューにエンキューされた
アドレスポインタは、マルチキャストキュー毎に存在す
るスケジューラにより、出力ポートの出力速度に見合っ
たタイミングでデキューされる。デキューされたアドレ
スポインタは、マルチキャストキュー部１４２により、
キュー識別子と共に共有メモリスイッチ１１０に通知さ
れる。アドレスポインタを受け取った共有メモリスイッ
チ１１０はそのアドレスポインタで示された共有メモリ
内の領域に格納されたパケットを取り出し、キュー識別
子で示された出力ポートにパケットを送信する。
【００５９】デキューされたアドレスポインタは、マル
チキャストキュー部１４２によりアドレスポインタ返却
管理部１４１ａに送られる。アドレスポインタ返却管理
部１４１ａは、通知されたアドレスポインタをオフセッ
トとして返却判断要素を特定し、その返却判断要素のキ
ュー識別子に対応するビット位置を返却済（フラグを
「１」）と記入する。
【００６０】また、マルチキャストキューにアドレスポ
インタが溜まり、アドレスポインタの量が廃棄開始閾値
αを超えると、マルチキャストキュー部１４２により、
先頭から順にアドレスポインタが廃棄される。ただし、
スケジューラからのデキュー指示は、廃棄処理よりも優
先される。廃棄されたアドレスポインタは、キュー識別
子と共に、アドレスポインタ返却管理部１４１ａに通知
される。アドレスポインタ返却管理部１４１ａは、廃棄
に伴って通知されたアドレスポインタをオフセットとし
て返却判断要素を特定し、その返却判断要素のキュー識
別子に対応するビット位置を返却済（フラグを「１」）
と記入する。
【００６１】アドレスポインタ返却管理部１４１ａは、
返却判断要素の全てのビットが返却済となった場合に、
未使用アドレス管理ＦＩＦＯ部１４１ｂにアドレスポイ
ンタを返却する。
【００６２】以上の動作により、出力速度の速いキュー
が出力速度の遅いキューの出力を待たずに次のパケット
が送出可能となる。また、マルチキャストキューにエン
キューされたアドレスポインタ数が廃棄開始閾値αを超
えた場合、アドレスポインタ数が廃棄終了閾値βを下回
るまで、先頭からの読み出し廃棄を実施する。以上の動
作により、出力速度の遅いキューがアドレスポインタを
解放しないことによる、メモリアドレス枯渇の発生を回
避することが可能となる。
【００６３】次に、アドレスポインタ返却チェック処
理、未使用アドレスＦＩＦＯ処理、マルチキャストキュ
ー制御処理を詳細に説明する。図７は、アドレスポイン
タ返却チェック処理手順を示すフローチャートである。
以下に、図７に示した処理をステップ番号に沿って説明
する。
【００６４】［ステップＳ１１］アドレスポインタ返却
管理部１４１ａは、アドレスポインタ返却チェックテー
ブル１４１ｃの初期化を行う。具体的には、アドレスポ
インタ返却チェックテーブル１４１ｃの全てのフラグを
「０」にする。
【００６５】［ステップＳ１２］アドレスポインタ返却
管理部１４１ａは、アドレスポインタ値とキュー識別子
との通知があったか否かを判断する。たとえば、いずれ
かのマルチキャストキューからアドレスポインタがデキ
ューされると、そのマルチキャストキューに対応するキ
ュー識別子と、デキューされたアドレスポインタとの組
が通知される。なお、このときのキュー識別子は、パケ
ットスイッチ装置１００の出力ポート数（マルチキャス
トキューの数に等しい）分のビット情報である。キュー
識別子の各ビットはマルチキャストキューに対応付けら
れており、１つのビットのみ「１」の値が設定されてい
る。他のビットの値は「０」である。キュー識別子の
「１」の値のビットに対応するマルチキャストキュー
が、そのキュー識別子で示されるマルチキャストキュー
である。
【００６６】アドレスポインタ値とキュー識別子との通
知があった場合には、処理がステップＳ１３に進められ
る。アドレスポインタ値とキュー識別子との通知がない
場合には、ステップＳ１２の処理が繰り返される。
【００６７】［ステップＳ１３］アドレスポインタ返却
管理部１４１ａは、通知されたアドレスポインタ値とキ
ュー識別子とに基づいて、アドレスポインタ返却チェッ
クテーブル１４１ｃを更新する。具体的には、アドレス
ポインタ返却管理部１４１ａは、通知されたアドレスポ
インタ値をオフセットとした場合の返却判断要素を読み
込む。アドレスポインタ返却管理部１４１ａは、読み込
んだ返却判断要素とキュー識別子とのｏｒ（論理和）を
取る。そして、アドレスポインタ返却管理部１４１ａ
は、論理和により得られた結果を、新たな返却判断要素
として元の位置に書き込む。
【００６８】［ステップＳ１４］アドレスポインタ返却
管理部１４１ａは、ステップＳ１３で書き込んだ返却判
断要素の全てのフラグの値が「１」か否かを判断する。
すべてのフラグが「１」であれば、処理をステップＳ１
５に進める。１つでも「０」の値のフラグが存在すれ
ば、処理をステップＳ１２に進める。
【００６９】［ステップＳ１５］アドレスポインタ返却
管理部１４１ａは、全てのフラグの値が「１」となった
返却判断要素に対応するアドレスポインタを開放アドレ
スとして、アドレスポインタを未使用アドレス管理ＦＩ
ＦＯ部１４１ｂに通知する。
【００７０】［ステップＳ１６］アドレスポインタ返却
管理部１４１ａは、ステップＳ１５で開放したアドレス
の返却判断要素の全てのフラグの値を「０」にする。そ
の後、処理がステップＳ１２に進められる。
【００７１】このように、ビットマップ形式のアドレス
ポインタ返却チェックテーブルを用いて、アドレスポイ
ンタの返却の有無を出力ポート毎に管理することができ
る。そして、全ての出力ポートからアドレスポインタが
返却された場合には、対応するアドレスが開放され、ア
ドレスポインタが未使用アドレス管理ＦＩＦＯ部１４１
ｂに通知される。
【００７２】図８は、未使用アドレスＦＩＦＯ処理手順
を示すフローチャートである。以下に、図８に示す処理
をステップ番号に沿って説明する。 ［ステップＳ２１］未使用アドレス管理ＦＩＦＯ部１４
１ｂは、未使用アドレスポインタバッファ１４１ｄの初
期化を行う。具体的には、共有メモリ１１２の全ての領
域を未使用とみなして、全てのアドレスポインタを未使
用アドレスポインタバッファ１４１ｄに登録する。
【００７３】［ステップＳ２２］未使用アドレス管理Ｆ
ＩＦＯ部１４１ｂは、入力インタフェース部１２０より
アドレスの取得要求が出されたか否かを判断する。アド
レスの取得要求があれば、処理がステップＳ２３に進め
られる。アドレスの取得要求がなければ、ステップＳ２
２の処理が繰り返される。
【００７４】［ステップＳ２３］未使用アドレス管理Ｆ
ＩＦＯ部１４１ｂは、未使用アドレスポインタバッファ
１４１ｄの先頭からアドレスポインタを取り出す。 ［ステップＳ２４］未使用アドレス管理ＦＩＦＯ部１４
１ｂは、パケット書き込み管理部１４３にアドレスポイ
ンタを通知し、マルチキャストキュー部１４２に宛先の
キュー識別子とアドレスポインタとの組を通知する。
【００７５】［ステップＳ２５］未使用アドレス管理Ｆ
ＩＦＯ部１４１ｂは、アドレスポインタ返却管理部１４
１ａに、宛先でない（非宛先）出力ポートのキュー識別
子とアドレスポインタとを通知する。
【００７６】［ステップＳ２６］未使用アドレス管理Ｆ
ＩＦＯ部１４１ｂは、アドレスポインタ返却管理部１４
１ａよりアドレスポインタが返却されたか否かを判断す
る。アドレスポインタが返却されれば、処理がステップ
Ｓ２７に進められる。アドレスポインタが返却されてい
なければ、処理がステップＳ２２に進められる。
【００７７】［ステップＳ２７］未使用アドレス管理Ｆ
ＩＦＯ部１４１ｂは、アドレスポインタ返却管理部１４
１ａから返却されたアドレスポインタを、未使用アドレ
スポインタバッファの最後尾に追加格納する。その後、
処理がステップＳ２２に進められる。
【００７８】このようにして、パケットスイッチ装置１
００にパケットが到着すると、先入れ先出し方式（ＦＩ
ＦＯ）により取り出されたアドレスポインタが、パケッ
トの格納先として、各種要素に通知される。また、開放
されたアドレスポインタがあれば、そのアドレスポイン
タが未使用アドレスポインタバッファ１４１ｄに格納さ
れる。
【００７９】図９は、エンキュー処理を示すフローチャ
ートである。なお、図９に示したエンキュー処理は、各
マルチキャストキューに対して個別に行われる処理であ
る。以下、図９の処理をステップ番号に沿って説明す
る。
【００８０】［ステップＳ３１］マルチキャストキュー
部１４２は、未使用アドレス管理ＦＩＦＯ部１４１ｂか
らアドレスポインタと宛先のキュー識別子とが通知され
たか否かを判断する。アドレスポインタとキュー識別子
との組が通知された場合には、処理がステップＳ３２に
進められる。アドレスポインタとキュー識別子との組が
通知されていない場合には、ステップＳ３１の処理が繰
り返される。
【００８１】［ステップＳ３２］マルチキャストキュー
部１４２は、キュー識別子で指定されているマルチキャ
ストキューに、アドレスポインタをエンキューする。 ［ステップＳ３３］マルチキャストキュー部１４２は、
アドレスポインタをエンキューしたマルチキャストキュ
ーにおいて、廃棄開始閾値を超えているか否かを判断す
る。廃棄開始閾値を超えていれば、処理がステップＳ３
４に進められる。廃棄開始閾値を超えていなければ、処
理がステップＳ３１に進められる。
【００８２】［ステップＳ３４］マルチキャストキュー
部１４２は、廃棄開始閾値を超えたマルチキャストキュ
ーの先頭のアドレスポインタを廃棄する。 ［ステップＳ３５］マルチキャストキュー部１４２は、
アドレスポインタ返却管理部１４１ａに、廃棄したアド
レスポインタ値と、廃棄元となったマルチキャストキュ
ーに対応するキュー識別子とを通知する。
【００８３】［ステップＳ３６］マルチキャストキュー
部１４２は、マルチキャストキューのアドレスポインタ
数が廃棄終了閾値を超えているか否かを判断する。廃棄
終了閾値を超えていれば、処理がステップＳ３７に進め
られる。廃棄終了閾値を超えていなければ、処理がステ
ップＳ３１に進められる。
【００８４】［ステップＳ３７］マルチキャストキュー
部１４２は、未使用アドレス管理ＦＩＦＯ部１４１ｂか
らアドレスポインタと宛先のキュー識別子とが通知され
たか否かを判断する。アドレスポインタとキュー識別子
との組が通知された場合には、処理がステップＳ３８に
進められる。アドレスポインタとキュー識別子との組が
通知されていない場合には、処理がステップＳ３４に進
められる。
【００８５】［ステップＳ３８］マルチキャストキュー
部１４２は、キュー識別子で指定されているマルチキャ
ストキューに、アドレスポインタをエンキューする。そ
の後、処理がステップＳ３４に進められる。
【００８６】このようにして、アドレスポインタのエン
キュー処理が行われる。その際、マルチキャストキュー
に登録されたアドレスポインタ数が多くなりすぎると、
マルチキャストキューの先頭からアドレスポインタが廃
棄される。
【００８７】図１０は、デキュー処理を示すフローチャ
ートである。以下、図１０の処理をステップ番号に沿っ
て説明する。 ［ステップＳ４１］マルチキャストキュー部１４２の各
スケジューラは、対応する出力ポートがパケットの送信
中か否かを判断する。パケットの送出中でなければ処理
がステップＳ４２に進められる。パケットの送出中であ
ればステップＳ４１の処理が繰り返される。
【００８８】［ステップＳ４２］スケジューラは、対応
するマルチキャストキューに、送出すべきパケットのア
ドレスポインタがあるか否かを判断する。マルチキャス
トキューにアドレスポインタがある場合には、処理がス
テップＳ４３に進められる。マルチキャストキューにア
ドレスポインタがない場合には、処理がステップＳ４１
に進められる。
【００８９】［ステップＳ４３］スケジューラは、マル
チキャストキューの先頭に登録されているアドレスポイ
ンタをデキューする。 ［ステップＳ４４］スケジューラは、デキューしたアド
レスポインタと、デキュー元のマルチキャストキューに
対応するキュー識別子とを、共有メモリスイッチ１１０
に通知する。その後、処理がステップＳ４１に進められ
る。
【００９０】これにより、マルチキャストキューに登録
されたアドレスポインタが、順次デキューされる。デキ
ューされたアドレスポインタが共有メモリスイッチ１１
０に送られることで、そのアドレスポインタで示される
領域に格納されているパケットが出力ポートへ送出され
る。
【００９１】次に、具体的例を用いて、本実施の形態に
係るパケットスイッチ装置のデータ転送状況について説
明する。図１１は、本発明の実施形態に係るパケットス
イッチ装置の一例を示す図である。図１１に示すパケッ
トスイッチ装置１００ａは、８つの入力ポート１６１〜
１６８と８つの出力ポート１７１〜１７８との、それぞ
れのインタフェースを持っている。パケットスイッチ装
置１００ａの共有メモリスイッチ１１０ａ、入力インタ
フェース部１２０ａ、出力インタフェース部１３０ａ、
マルチキャスト制御回路部１４０ａ、および帯域制御回
路部１５０ａは、それぞれ、図２に示した共有メモリス
イッチ１１０、入力インタフェース部１２０、出力イン
タフェース部1１３０、マルチキャスト制御回路部１４
０、および帯域制御回路部１５０と同様の機能を有して
いる。
【００９２】この例では、入力ポート１６３には、１０
Ｍｂｐｓで通信可能なＬＡＮが接続されている。８つの
出力ポート１７１〜１７８には、それぞれ１Ｇｂｐｓで
通信可能なＬＡＮ、１００Ｍｂｐｓで通信可能なＬＡ
Ｎ、１０Ｍｂｐｓで通信可能なＬＡＮ、３００Ｍｂｐｓ
で通信可能な契約網、５０Ｍｂｐｓで通信可能な契約
網、５Ｍｂｐｓで通信可能な契約網、１Ｍｂｐｓで通信
可能な契約網、および１００Ｋｂｐｓで通信可能な契約
網が接続されている。なお、契約網は、任意の速度で契
約可能なＷＡＮポートであり、通信速度は、帯域制御回
路部１５０ａによって制御されている。
【００９３】ここで、１０ＭｂｐｓのＬＡＮの入力ポー
ト１６３から、３Ｍｂｐｓのマルチキャストパケットフ
ローが入力され、全出力ポートにマルチキャストで出力
される場合を考える。
【００９４】入力ポート１６３から３Ｍｂｐｓの速度で
パケットが送られてくると、マルチキャスト制御回路部
１４０ａにおいて、共有メモリ内の利用可能なアドレス
が決定される。そして、パケットが共有メモリスイッチ
１１０ａ内の共有メモリに格納される。
【００９５】マルチキャスト制御回路部１４０ａ内のマ
ルチキャストキュー毎に独立したスケジューラによっ
て、出力ポート１７１〜１７８のパケット出力が、個別
にスケジュールされる。出力ポート１７１〜１７６は伝
送路帯域が３Ｍｂｐｓ以上ある。そのため、出力ポート
１７１〜１７６はへの３Ｍｂｐｓのマルチキャストパケ
ットフローは、パケットの廃棄が発生することなく中継
される。
【００９６】出力ポート１７７は伝送路帯域が１Ｍｂｐ
ｓである。そのため、出力ポート１７７への３Ｍｂｐｓ
のマルチキャストパケットフローの入力が継続すると、
アドレスポインタ数が先頭からの廃棄開始閾値αを超
え、先頭からの読み出し廃棄が開始される。また、出力
ポート１７８は、伝送路帯域が１００Ｋｂｐｓである。
そのため、出力ポート１７８への３Ｍｂｐｓのマルチキ
ャストパケットフローの入力が継続すると、アドレスポ
インタ数が先頭からの廃棄開始閾値αを超え、先頭から
の読み出し廃棄を開始する。
【００９７】出力ポート１７７，１７８に関して先頭か
らの読み出し廃棄が行われることにより、アドレスポイ
ンタを迅速に再利用に回すことができる。そのため、出
力ポート１７１〜１７６は、アドレスポインタの枯渇が
発生することなく、３Ｍｂｐｓでの通信が可能となる。
すなわち、共有メモリの利用効率が向上する。
【００９８】ここで、マルチキャストキューに登録され
たアドレスポインタを、後方から廃棄する場合と、本実
施の形態に示すように先頭から廃棄する場合との違いに
ついて説明する。
【００９９】エンキューされたアドレスポインタの数が
廃棄開始閾値を超えた場合に、アドレスポインタを後方
から廃棄すると、廃棄開始閾値を超えていないマルチキ
ャストキューに対しては、同じアドレスポインタが正し
くエンキューされる。この場合、アドレスポインタがエ
ンキューされたマルチキャストキューにおいて、そのア
ドレスポインタがデキューされるまで、アドレスポイン
タが開放されない。そのため、共有メモリの枯渇を有効
に防ぐことができない。
【０１００】一方、エンキューされたアドレスポインタ
の数が廃棄開始閾値を超えた場合に、アドレスポインタ
を前方から廃棄すれば、速度が速い出力ポートにおいて
は既にそのアドレスポインタがデキューされているた
め、すぐにそのアドレスポインタが返却される。従っ
て、アドレスポインタの開放（未使用状態への変更）が
迅速に行われ、共有メモリの記憶領域の利用効率が向上
する。その結果、共有メモリの枯渇防止効果が得られ
る。
【０１０１】以上のように、本発明の実施の形態によれ
ば、同一のマルチキャストパケットフローであっても、
各出力ポートに対して、それぞれ個別の出力速度で送出
される。すなわち、出力速度の速い出力ポートが、出力
速度の遅い出力ポートの出力速度に、送出速度を合わせ
る必要がなくなる。その結果、各出力ポートの出力速度
に見合った品質のマルチキャスト通信を実現することが
できる。
【０１０２】しかも、アドレスポインタ数が廃棄開始閾
値を超えた場合には、マルチキャストキューの先頭から
アドレスポインタを廃棄するようにしたため、共有メモ
リの枯渇を防止することもできる。
【０１０３】また、アドレスポインタの返却チェック
を、ビットマップ形式のテーブルを用いて行うようにし
たため、各アドレスポインタに対して、方路毎のフラグ
のオン、オフによって、各方路からのアドレスポインタ
の返却の有無を管理することができる。これにより、簡
易な処理で、アドレスポインタに対応する記憶領域を開
放可能かどうかを判断できる。
【０１０４】なお、上記の処理機能は、コンピュータに
よって実現することができる。その場合、パケットスイ
ッチ装置が有すべき機能の処理内容は、コンピュータで
読み取り可能な記録媒体に記録されたプログラムに記述
されており、このプログラムをコンピュータで実行する
ことにより、上記処理がコンピュータで実現される。コ
ンピュータで読み取り可能な記録媒体としては、磁気記
録装置や半導体メモリ等がある。市場へ流通させる場合
には、ＣＤ−ＲＯＭ(Compact Disk Read OnlyMemory)や
フロッピー（登録商標）ディスク等の可搬型記録媒体に
プログラムを格納して流通させることができる。また、
ネットワークを介して接続されたコンピュータの記憶装
置にプログラムを格納しておき、ネットワークを介して
接続された他のコンピュータにプログラムを転送するこ
ともできる。コンピュータで実行する際には、コンピュ
ータ内のハードディスク装置等にプログラムを格納して
おき、メインメモリにロードして実行することができ
る。
【０１０５】（付記１） 共有メモリに格納したパケッ
トを、伝送速度の異なる複数の方路へマルチキャストで
送出するパケットスイッチ装置において、少なくとも１
つの方路に送出すべきパケットを、前記共有メモリの未
使用の領域に格納する格納手段と、前記共有メモリに格
納された前記パケットを示すポインタを、前記パケット
を送出予定の各方路に対応するキューにエンキューする
エンキュー手段と、前記各方路に対応するキュー毎に、
前記エンキュー手段でエンキューされたポインタをデキ
ューし、デキューしたポインタで示された前記パケット
を、前記キューに対応する方路に、方路毎の所定の速度
で送出する送出手段と、前記各方路に対応するキュー毎
に、前記エンキュー手段でエンキューされたポインタの
量が所定量を超えた場合には、各キューの先頭から順
に、ポインタを廃棄する廃棄手段と、前記格納手段で前
記パケットを格納した前記共有メモリの領域を使用中と
し、前記パケットを送出予定の方路に対応するキューの
全てから、前記パケットを示すポインタがデキューもし
くは廃棄されると、前記パケットが格納された前記共有
メモリの領域を未使用とする未使用アドレス管理手段
と、を有することを特徴とするパケットスイッチ装置。
【０１０６】（付記２） 前記送出手段は、前記方路毎
に設けられたスケジューラに従って、前記方路毎のポイ
ンタのデキューを行うことを特徴とする付記１記載のパ
ケットスイッチ装置。
【０１０７】（付記３） 前記方路には、帯域保証設定
されることにより任意の出力速度が指定された仮想方路
を含むことを特徴とする付記１記載のパケットスイッチ
装置。
【０１０８】（付記４） 前記廃棄手段は、各キューに
対して、任意の廃棄開始閾値を設定し、前記各キューに
エンキューされたポインタの数が前記廃棄開始閾値を超
えた場合には、ポインタの廃棄を開始することを特徴と
する付記１記載のパケットスイッチ装置。
【０１０９】（付記５） 前記廃棄手段は、各キューに
対して、任意の廃棄終了閾値を設定し、ポインタの廃棄
を開始した際には、前記各キューにエンキューされたポ
インタの数が前記廃棄終了閾値以下になるまで、ポイン
タの廃棄を継続することを特徴とする付記４記載のパケ
ットスイッチ装置。
【０１１０】（付記６） 前記未使用アドレス管理手段
は、前記共有メモリのアドレス毎に、前記各方路に対応
するフラグを用いて、方路毎のポインタのデキューおよ
び廃棄の状況を管理することを特徴とする付記１記載の
パケットスイッチ装置。
【０１１１】（付記７） 前記未使用アドレス管理手段
は、前記共有メモリのアドレス毎の前記各方路に対応す
るフラグのうち、前記共有メモリに格納されたパケット
の送信予定ではない方路のフラグ、前記パケットの送信
が行われた方路のフラグ、および前記パケットを指すポ
インタが廃棄された方路のフラグを立て、全てのフラグ
が立てられたときに、前記アドレスを未使用とすること
を特徴とする付記６記載のパケットスイッチ装置。
【０１１２】（付記８） 共有メモリに格納したパケッ
トを、伝送速度の異なる複数の方路へマルチキャストで
送出するマルチキャスト送出方法において、少なくとも
１つの方路に送出すべきパケットを、前記共有メモリの
未使用の領域に格納し、前記共有メモリに格納された前
記パケットを示すポインタを、前記パケットを送出予定
の各方路に対応するキューにエンキューし、前記各方路
に対応するキュー毎に、エンキューされたポインタをデ
キューし、デキューしたポインタで示された前記パケッ
トを、前記キューに対応する方路に、方路毎の所定の速
度で送出し、前記各方路に対応するキュー毎に、エンキ
ューされたポインタの量が所定量を超えた場合には、各
キューの先頭から順に、ポインタを廃棄し、前記パケッ
トを格納した前記共有メモリの領域を使用中とし、前記
パケットを送出予定の方路に対応するキューの全てか
ら、前記パケットを示すポインタがデキューもしくは廃
棄されると、前記パケットが格納された前記共有メモリ
の領域を未使用とする、ことを特徴とするマルチキャス
ト送出方法。
【０１１３】（付記９） 前記方路毎に設けられたスケ
ジューラに従って、前記方路毎のポインタのデキューを
行うことを特徴とする付記８記載のマルチキャスト送出
方法。
【０１１４】（付記１０） 前記方路には、帯域保証設
定されることにより任意の出力速度が指定された仮想方
路を含むことを特徴とする付記８記載のマルチキャスト
送出方法。
【０１１５】（付記１１） 各キューに対して任意の廃
棄開始閾値を設定し、前記各キューにエンキューされた
ポインタの数が前記廃棄開始閾値を超えた場合に、ポイ
ンタの廃棄を開始することを特徴とする付記８記載のマ
ルチキャスト送出方法。
【０１１６】（付記１２） 前記各キューに対して任意
の廃棄終了閾値を設定し、ポインタの廃棄を開始した際
には、前記各キューにエンキューされたポインタの数が
前記廃棄終了閾値以下になるまで、ポインタの廃棄を継
続することを特徴とする付記１１記載のマルチキャスト
送出方法。
【０１１７】（付記１３） 前記共有メモリのアドレス
毎に、前記各方路に対応するフラグを用いて、方路毎の
ポインタのデキューおよび廃棄の状況を管理することを
特徴とする付記８記載のマルチキャスト送出方法。
【０１１８】（付記１４） 前記共有メモリのアドレス
毎の前記各方路に対応するフラグのうち、前記共有メモ
リに格納されたパケットの送信予定ではない方路のフラ
グ、前記パケットの送信が行われた方路のフラグ、およ
び前記パケットを指すポインタが廃棄された方路のフラ
グを立て、全てのフラグが立てられたときに、前記アド
レスを未使用とすることを特徴とする付記１３記載のマ
ルチキャスト送出方法。
【０１１９】
【発明の効果】以上説明したように本発明では、共有メ
モリに格納されたパケットが、方路毎の所定の速度で、
各方路に送出される。また、キュー内のポインタ量が過
大となれば、キューの先頭からポインタが廃棄される。
これにより、出力速度の速いキューが出力速度の遅いキ
ューの出力を待たずに次のパケットを送出することが可
能なり、且つ、出力速度の遅いキューがアドレスポイン
タを解放しないことによる、使用可能なメモリアドレス
枯渇の発生を回避することができる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本実施の形態に係るパケットスイッチ装置の機
能を示すブロック図である。
【図３】共有メモリスイッチの構成を示す図である。
【図４】マルチキャスト制御回路部の機能ブロック図で
ある。
【図５】アドレスポインタ返却チェックテーブルの例を
示す図である。
【図６】マルチキャストキュー部の機能を説明する図で
ある。
【図７】アドレスポインタ返却チェック処理手順を示す
フローチャートである。
【図８】未使用アドレスＦＩＦＯ処理手順を示すフロー
チャートである。
【図９】エンキュー処理を示すフローチャートである。
【図１０】デキュー処理を示すフローチャートである。
【図１１】本発明の実施形態に係るパケットスイッチ装
置の一例を示す図である。
【図１２】従来のマルチキャスト制御回路部の機能を示
すブロック図である。
【図１３】従来のマルチキャスト制御方式のマルチキャ
ストキュー部を示す図である。
【符号の説明】
１ 共有メモリ ２ 格納手段 ３ キュー ４ エンキュー手段 ５ 送出手段 ６ 廃棄手段 ７ 未使用アドレス管理手段 １００ パケットスイッチ装置 １１０ 共有メモリスイッチ １２０ 入力インタフェース部 １３０ 出力インタフェース部 １４０ マルチキャスト制御回路部 １５０ 帯域制御回路部

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 共有メモリに格納したパケットを、伝送
    速度の異なる複数の方路へマルチキャストで送出するパ
    ケットスイッチ装置において、 少なくとも１つの方路に送出すべきパケットを、前記共
    有メモリの未使用の領域に格納する格納手段と、 前記共有メモリに格納された前記パケットを示すポイン
    タを、前記パケットを送出予定の各方路に対応するキュ
    ーにエンキューするエンキュー手段と、 前記各方路に対応するキュー毎に、前記エンキュー手段
    でエンキューされたポインタをデキューし、デキューし
    たポインタで示された前記パケットを、前記キューに対
    応する方路に、方路毎の所定の速度で送出する送出手段
    と、 前記エンキュー手段でエンキューされたポインタの量が
    所定量を超えたキューのポインタを、先頭から順に廃棄
    する廃棄手段と、 前記格納手段で前記パケットを格納した前記共有メモリ
    の領域を使用中とし、前記パケットを送出予定の方路に
    対応するキューの全てから、前記パケットを示すポイン
    タがデキューもしくは廃棄されると、前記パケットが格
    納された前記共有メモリの領域を未使用とする未使用ア
    ドレス管理手段と、 を有することを特徴とするパケットスイッチ装置。
  2. 【請求項２】 前記廃棄手段は、各キューに対して、任
    意の廃棄開始閾値を設定し、前記各キューにエンキュー
    されたポインタの数が前記廃棄開始閾値を超えた場合に
    は、ポインタの廃棄を開始することを特徴とする請求項
    １記載のパケットスイッチ装置。
  3. 【請求項３】 前記廃棄手段は、各キューに対して、任
    意の廃棄終了閾値を設定し、ポインタの廃棄を開始した
    際には、前記各キューにエンキューされたポインタの数
    が前記廃棄終了閾値以下になるまで、ポインタの廃棄を
    継続することを特徴とする請求項２記載のパケットスイ
    ッチ装置。
  4. 【請求項４】 前記未使用アドレス管理手段は、前記共
    有メモリのアドレス毎に、前記各方路に対応するフラグ
    を用いて、方路毎のポインタのデキューおよび廃棄の状
    況を管理することを特徴とする請求項１記載のパケット
    スイッチ装置。
  5. 【請求項５】 共有メモリに格納したパケットを、伝送
    速度の異なる複数の方路へマルチキャストで送出するマ
    ルチキャスト送出方法において、 少なくとも１つの方路に送出すべきパケットを、前記共
    有メモリの未使用の領域に格納し、 前記共有メモリに格納された前記パケットを示すポイン
    タを、前記パケットを送出予定の各方路に対応するキュ
    ーにエンキューし、 前記各方路に対応するキュー毎に、エンキューされたポ
    インタをデキューし、デキューしたポインタで示された
    前記パケットを、各キューに対応する方路に、方路毎の
    所定の速度で送出し、 前記エンキュー手段でエンキューされたポインタの量が
    所定量を超えたキューのポインタを、先頭から順に廃棄
    し、 前記パケットを格納した前記共有メモリの領域を使用中
    とし、前記パケットを送出予定の方路に対応するキュー
    の全てから、前記パケットを示すポインタがデキューも
    しくは廃棄されると、前記パケットが格納された前記共
    有メモリの領域を未使用とする、 ことを特徴とするマルチキャスト送出方法。
JP2001078639A 2001-03-19 2001-03-19 パケットスイッチ装置およびマルチキャスト送出方法 Pending JP2002281080A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001078639A JP2002281080A (ja) 2001-03-19 2001-03-19 パケットスイッチ装置およびマルチキャスト送出方法
US09/902,839 US20020131419A1 (en) 2001-03-19 2001-07-11 Packet switch apparatus and multicasting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001078639A JP2002281080A (ja) 2001-03-19 2001-03-19 パケットスイッチ装置およびマルチキャスト送出方法

Publications (1)

Publication Number Publication Date
JP2002281080A true JP2002281080A (ja) 2002-09-27

Family

ID=18935228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001078639A Pending JP2002281080A (ja) 2001-03-19 2001-03-19 パケットスイッチ装置およびマルチキャスト送出方法

Country Status (2)

Country Link
US (1) US20020131419A1 (ja)
JP (1) JP2002281080A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021872A (ja) * 2007-07-12 2009-01-29 Fujitsu Ltd パケット伝送方法及び装置
JP2015511790A (ja) * 2012-10-12 2015-04-20 中▲興▼通▲訊▼股▲フン▼有限公司 メッセージ処理方法及び装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688736B1 (en) 2003-05-05 2010-03-30 Marvell International Ltd Network switch with quality of service flow control
JP4394988B2 (ja) * 2004-03-19 2010-01-06 富士通株式会社 パケット読出し制御方法及び装置
US7669190B2 (en) * 2004-05-18 2010-02-23 Qlogic, Corporation Method and system for efficiently recording processor events in host bus adapters
US7577772B2 (en) 2004-09-08 2009-08-18 Qlogic, Corporation Method and system for optimizing DMA channel selection
US20060064531A1 (en) * 2004-09-23 2006-03-23 Alston Jerald K Method and system for optimizing data transfer in networks
CN100449504C (zh) * 2005-01-05 2009-01-07 华为技术有限公司 一种基于bitmap表的缓存管理方法
US7802148B2 (en) * 2005-02-23 2010-09-21 Broadcom Corporation Self-correcting memory system
US7685250B2 (en) * 2005-03-09 2010-03-23 Intel Corporation Techniques for providing packet rate pacing
US20070147404A1 (en) * 2005-12-27 2007-06-28 Lucent Technologies, Inc. Method and apparatus for policing connections using a leaky bucket algorithm with token bucket queuing
US20090016222A1 (en) * 2007-07-12 2009-01-15 Viasat, Inc. Methods and systems for implementing time-slice flow control
US8549099B2 (en) * 2007-07-12 2013-10-01 Viasat, Inc. Methods and systems for javascript parsing
US20100146415A1 (en) * 2007-07-12 2010-06-10 Viasat, Inc. Dns prefetch
US8171135B2 (en) * 2007-07-12 2012-05-01 Viasat, Inc. Accumulator for prefetch abort
US8966053B2 (en) * 2007-07-12 2015-02-24 Viasat, Inc. Methods and systems for performing a prefetch abort operation for network acceleration
WO2009045963A1 (en) 2007-10-01 2009-04-09 Viasat, Inc. Methods and systems for secure data transmission between a client and a server via a proxy
US9654328B2 (en) 2007-10-15 2017-05-16 Viasat, Inc. Methods and systems for implementing a cache model in a prefetching system
US20100180005A1 (en) * 2009-01-12 2010-07-15 Viasat, Inc. Cache cycling
CN101551736B (zh) * 2009-05-20 2010-11-03 杭州华三通信技术有限公司 基于地址指针链表的缓存管理装置和方法
CN108243088A (zh) * 2016-12-26 2018-07-03 北京云中融信网络科技有限公司 一种管理通讯信息的方法和装置
US11134021B2 (en) * 2016-12-29 2021-09-28 Intel Corporation Techniques for processor queue management

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257145A (ja) * 1991-02-12 1992-09-11 Hitachi Ltd パケット流量制御方法およびパケット交換システム
US5521916A (en) * 1994-12-02 1996-05-28 At&T Corp. Implementation of selective pushout for space priorities in a shared memory asynchronous transfer mode switch
US5699361A (en) * 1995-07-18 1997-12-16 Industrial Technology Research Institute Multimedia channel formulation mechanism
US6324165B1 (en) * 1997-09-05 2001-11-27 Nec Usa, Inc. Large capacity, multiclass core ATM switch architecture
TW463092B (en) * 1998-03-20 2001-11-11 Accton Technology Corp Quasi-pushout method with upper layer packet discarding discipline and packet communication system implementing the method
US6310875B1 (en) * 1998-03-30 2001-10-30 Nortel Networks Limited Method and apparatus for port memory multicast common memory switches
US6426943B1 (en) * 1998-04-10 2002-07-30 Top Layer Networks, Inc. Application-level data communication switching system and process for automatic detection of and quality of service adjustment for bulk data transfers
AU771091B2 (en) * 1998-06-19 2004-03-11 Juniper Networks, Inc. Device for performing IP forwarding and ATM switching
US6526062B1 (en) * 1998-10-13 2003-02-25 Verizon Corporate Services Group Inc. System and method for scheduling and rescheduling the transmission of cell objects of different traffic types
US6625121B1 (en) * 1999-04-28 2003-09-23 Cisco Technology, Inc. Dynamically delisting and relisting multicast destinations in a network switching node
US6687247B1 (en) * 1999-10-27 2004-02-03 Cisco Technology, Inc. Architecture for high speed class of service enabled linecard
US6778546B1 (en) * 2000-02-14 2004-08-17 Cisco Technology, Inc. High-speed hardware implementation of MDRR algorithm over a large number of queues
US6754216B1 (en) * 2000-05-08 2004-06-22 Nortel Networks Limited Method and apparatus for detecting congestion and controlling the transmission of cells across a data packet switch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021872A (ja) * 2007-07-12 2009-01-29 Fujitsu Ltd パケット伝送方法及び装置
JP2015511790A (ja) * 2012-10-12 2015-04-20 中▲興▼通▲訊▼股▲フン▼有限公司 メッセージ処理方法及び装置

Also Published As

Publication number Publication date
US20020131419A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
JP2002281080A (ja) パケットスイッチ装置およびマルチキャスト送出方法
US7843816B1 (en) Systems and methods for limiting low priority traffic from blocking high priority traffic
TWI482460B (zh) 網路處理器單元及其相關方法
EP1779607B1 (en) Network interconnect crosspoint switching architecture and method
US7620054B2 (en) Network switching device and network switching method
US6542502B1 (en) Multicasting using a wormhole routing switching element
JP4070610B2 (ja) データ・ストリーム・プロセッサにおけるデータ・ストリームの操作
US9094327B2 (en) Prioritization and preemption of data frames over a switching fabric
CA2310909C (en) Packet switching apparatus and method in data network
US9083655B2 (en) Internal cut-through for distributed switches
US8432908B2 (en) Efficient packet replication
JPH09512683A (ja) Ａｔｍアーキテクチャ及びスイッチング要素
US7110405B2 (en) Multicast cell buffer for network switch
US20050138238A1 (en) Flow control interface
US20050147034A1 (en) Method of performing weighted round-robin queue scheduling using a dynamic link list and structure for implementing same
US20030231590A1 (en) Method of performing deficit round-robin scheduling and structure for implementing same
CN114531488B (zh) 一种面向以太网交换器的高效缓存管理***
US7068672B1 (en) Asynchronous receive and transmit packet crosspoint
US7586911B2 (en) Method and apparatus for packet transmit queue control
US8879578B2 (en) Reducing store and forward delay in distributed systems
US6584517B1 (en) Circuit and method for supporting multicast/broadcast operations in multi-queue storage devices
US7394822B2 (en) Using reassembly queue sets for packet reassembly
KR101266556B1 (ko) 데피싯 라운드 로빈 방식 데이터 패킷 스케줄링의 인스턴트서비스 방법
JP2002033749A (ja) バッファ装置およびスイッチング装置
US20190036832A1 (en) Packet Switching Device Modifying Paths of Flows of Packets Taken Within While Outputting Packets in Received Intra-Flow Order but Not Necessarily Inter-Flow Order

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060314