JP2002271429A - 信号補償回路及び復調回路 - Google Patents
信号補償回路及び復調回路Info
- Publication number
- JP2002271429A JP2002271429A JP2001071381A JP2001071381A JP2002271429A JP 2002271429 A JP2002271429 A JP 2002271429A JP 2001071381 A JP2001071381 A JP 2001071381A JP 2001071381 A JP2001071381 A JP 2001071381A JP 2002271429 A JP2002271429 A JP 2002271429A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- potential
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/001—Details of arrangements applicable to more than one type of frequency demodulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
などによる直流変動を補償でき、ノイズ混入時の安定動
作をも補償できる。 【解決手段】 本発明の信号補償回路は、入力信号を増
幅する出力レベル調整端子を有する増幅手段と、コンデ
ンサでの充電電圧を出力レベル調整端子に与える積分手
段と、増幅信号の直流レベル変動を検出してコンデンサ
電圧を変化させる低速補償手段と、上記増幅信号の振幅
レベルが振幅制限閾値レベル越えたときに、コンデンサ
電圧を高速に変化させる高速補償手段と、上記増幅信号
の振幅レベルの変動に応じ、上記振幅制限閾値レベルを
変更する振幅制限閾値レベル変更手段とを有する。本発
明の復調回路は、本発明の信号補償回路の入力段に入力
信号を検波する検波手段と、本発明の信号補償回路の出
力段に、増幅手段からの出力信号を基準レベルと比較し
て、論理レベルを確定する比較手段とを有する。
Description
調回路に関し、例えば、移動体通信の受信装置などに適
用し得るものである。
号は、その信号周波数と予め規定された搬送波周波数と
の差などの影響により、検波信号の直流電位にオフセッ
ト変動が発生する。
下、文献1と呼ぶ)には、この直流オフセット変動に追
従するため、検波出力を平滑化し、その直流成分を前段
のチャネル選択フィルタなどへの周波数制御信号に加算
し、その中心周波数を変化させることにより検波回路出
力の直流電位変動を抑制するものことが開示されてい
る。
報(以下、文献2と呼ぶ)には、検波出力信号の最大レ
ベルと最小レベルとを検出し、その中間電位を生成して
比較回路の参照電位として用い、最終出力信号を得るこ
とが開示されている。上述した中間電位が、検波出力の
直流電位変動に追従している。
テムでは送信状態と受信状態が時分割されており、さら
に送信状態と受信状態が連続で切り替わる場合以外に
も、その切り替わり間に休止状態(電源電圧は印加され
ているが送信でも受信でもない状態)を有する場合が存
在する。このため、通信装置が受信状態に切り替わった
時点で、受信信号は受信装置部にバースト的に到達し、
そのときの検波信号の直流電位は動的に変化する。
信号の先頭にプリアンブルパターンが付加されており、
上述した動的な直流電位補償のために用いられる。
通信システムによって異なり、極めて短いパターン長
(例えば4ビット程度)にて信号復調するためには、こ
の動的な直流電位に高速に追従する必要がある。
ウレベルの連続の同符号連続パターンを含み、復調回路
は、この同符号連続信号に対しても適用システムに規定
された連続長までは信号誤りなく動作することが求めら
れる。一般に、この同符号連続耐量と上述した高速直流
電位補償の動作とは相反する。
償に要する時間は検波出力を平滑化する時間と、チャネ
ル選択フィルタや検波回路の絶対遅延時間との総和とな
り、高次なフィルタを適用した復調回路では高速な直流
電位補償が困難であるとい課題がある。
も、高速な直流電位補償を実現するには検波出力の最大
レベル及び最小レベル検出用の積分回路の時定数を小さ
くする必要があり、相反して同符号連続耐量が劣化する
という課題がある。
ると共に、同符号連続などによる直流変動をも補償可能
な復調回路が望まれており、また、そのような復調回路
に適用するのに好適な信号補償回路も望まれている。
め、第1の本発明の信号補償回路は、入力信号を増幅す
る出力信号レベル調整端子を有する増幅手段と、コンデ
ンサを要素として含み、このコンデンサでの充電電圧を
上記出力信号レベル調整端子に与える積分手段と、上記
増幅手段からの出力信号の直流レベルの変動を検出し
て、上記積分手段の時定数に応じて、上記コンデンサの
充電電圧を変化させる低速補償手段と、上記増幅手段か
らの出力信号の振幅レベルが振幅制限閾値レベルを越え
たことを検知し、上記コンデンサの充電電圧を高速に変
化させる高速補償手段と、上記増幅手段からの出力信号
の振幅レベルの変動に応じ、上記振幅制限閾値レベルを
変更する振幅制限閾値レベル変更手段とを有することを
特徴とする。
号を検波する検波手段と、この検波手段からの復調信号
を増幅する増幅手段と、この増幅手段からの出力信号を
基準レベルと比較して、論理レベルを確定したデジタル
信号を出力する比較手段とを有するものであって、第1
の本発明の信号補償回路を適用すると共に、上記増幅手
段が、その信号補償回路の要素となっていることを特徴
とする。
形態を、図面を参照しながら説明する。
図である。
波回路1、増幅回路2、第1の比較回路3、第2の比較
回路4、信号レベル検知回路5、抵抗R0、コンデンサ
C0、振幅制限電位制御回路7及び振幅制限電位発生回
路8を有する。なお、抵抗R0及びコンデンサC0は、
積分回路6を構成している。増幅回路2、第1の比較回
路3、信号レベル検知回路5、抵抗R0、コンデンサC
0、振幅制限電位制御回路7及び振幅制限電位発生回路
8が、実施形態の信号補償回路を構成している。
調信号)を復調してアナログ信号として増幅回路2に出
力するものである。
び第2の比較回路3及び4が動作可能な振幅レベルまで
増幅して、第1及び第2の比較回路3及び4、並びに、
信号レベル検知回路5に出力するものである。増幅回路
2は、出力電圧調整端子2aを有し、この出力電圧調整
端子2aに入力された電圧に応じて、その出力電圧Ma
inを変化させる。増幅回路2は、出力電圧調整端子2
aに入力された電圧が増加すると、出力電圧Mainを
減少させ、出力電圧調整端子2aに入力された電圧が減
少すると、出力電圧Mainを増加させるように動作す
るものである。
圧(増幅回路2の出力電圧)Mainを論理レベル確定
用基準電位Vthとレベル比較し、論理レベル確定用基
準電位Vthを超えた場合は出力電圧を上昇させ、論理
レベル確定用基準電位Vthを下回った場合は出力電圧
を減少させるものである。
同様に、自己への入力信号電圧(増幅回路2の出力電
圧)Mainを論理レベル確定用基準電位Vthとレベ
ル比較するものであるが、その比較結果を、ロジックレ
ベル(例えばCMOSレベル)で、当該復調回路の出力
信号として送出するものである。
ように、積分回路6を構成しているものである。この積
分回路6の入力端(抵抗R0の一端)は、第1の比較回
路3の出力端に接続されており、第1の比較回路3から
の出力電圧に応じ、しかも、時定数R0×C0に応じ
て、充放電し、抵抗R0及びコンデンサC0の接続点O
ffcontの電位(積分電圧)を変化させるようにな
されている。また、抵抗R0及びコンデンサC0の接続
点Offcontは、信号レベル検知回路5の出力端に
接続されており、信号レベル検知回路5の出力電流の押
し出し、引き込みによっても、充放電し、を変化させる
ようになされている。接続点Offcontの電位は、
増幅回路2の出力電圧調整端子2aに印加されるように
なされている。
力電圧Mainが基準高電位Vhighを超えた場合に
は、出力電流を押し出してコンデンサC0を充電させる
と共に、振幅制限電位制御回路7へ基準高電位Vhig
hを超えた情報としてOverVH信号を出力するものであ
る。また、信号レベル検知回路5は、増幅回路2の出力
電圧Mainが基準低電位Vlowを下回った場合に
は、出力電流を引き込んでコンデンサC0を放電させる
と共に、振幅制限電位制御回路7へ基準低電位Vlow
より低下した情報としてUnderVL信号を出力するもの
である。さらに、信号レベル検知回路5は、増幅回路2
の出力電圧Mainが両基準電位Vlow〜Vhigh
間の範囲内の場合には電流の押し出しも引き込みも実施
せず、またOverVH信号及びUnderVL信号も出力しな
いものである。
知回路5からOverVH信号及びUnderVL信号を受信
し、この受信を契機として制御信号を生成し、振幅制限
電位発生回路8を制御するものである。
制御回路7からの制御信号に応動して、信号レベル検知
回路5へ与える両基準電位Vhigh及びVlow間の
電位差を制御するものである。
路3及び積分回路6は、負帰還回路を構成している。こ
の負帰還回路は、増幅後の復調信号の直流電位Main
を論理レベル確定用基準電位Vthと同じ電位に安定さ
せるためのものである。その追従速度は、抵抗R0及び
コンデンサC0の時定数R0×C0によって決定され、
低速な直流電位変動に対応するようになされている。逆
に言えば、低速な直流電位変動に対応するように、抵抗
R0及びコンデンサC0の時定数R0×C0が選定され
ている。
5、及び、積分回路6内のコンデンサC0も、負帰還回
路を構成している。この負帰還回路は、復調信号の電圧
振幅が基準低電位Vlow〜基準高電位Vhighの範
囲内になるようするものである。なお、基準低電位Vl
ow及び基準高電位Vhighの中央電位が、論理レベ
ル確定用基準電位Vthになっている。この負帰還回路
は、帰還ループ内部に抵抗R0を含まないため、信号レ
ベル検知回路5の検知結果は極めて高速に反映されるも
のである。
ープを2つ有し、低速な直流変動には低速ループで追従
し、高速な信号変動には高速ループで追従する点にあ
る。また、実施形態の特徴は、増幅回路2、信号レベル
検知回路5、及び、積分回路6内のコンデンサC0でな
る高速負帰還回路に対し、高速負帰還を起動させる基準
低電位Vlow及び基準高電位Vhighを、増幅回路
2の出力電圧Mainの振幅に依存して制御する点にあ
る。
動作 まず、実施形態の復調回路の基本動作を説明する。
よって信号復調される。復調されたアナログ信号は、増
幅回路2によって増幅される。
が変動していても、増幅回路2の出力信号の直流電位
は、以下のようにして論理レベル確定用基準電位Vth
と同電位となる。
比較回路3によって論理レベル確定用基準電位Vthと
比較される。電位Mainが論理レベル確定用基準電位
Vthより大きい場合には、第1の比較回路3の出力に
より、抵抗R0を介してコンデンサC0が充電され、そ
の積分電圧が上昇する。この上昇した積分電圧は増幅回
路2の出力電圧調整端子2aに入力されているため、増
幅回路2は出力電位Mainを減少させる。これに対し
て、電位Mainが論理レベル確定用基準電位Vthよ
り小さい場合には、第1の比較回路3の出力により、抵
抗R0を介してコンデンサC0が放電され、その積分電
圧が下降する。この下降した積分電圧は増幅回路2の出
力電圧調整端子2aに入力されているため、増幅回路2
は出力電位Mainを上昇させる。
れることにより、増幅回路2からの出力電位Mainは
基準電位Vthと同電位となる。
号振幅が変動しても、増幅回路2の出力信号Mainの
振幅は、以下に記載する動作により、基準低電位Vlo
w〜基準高電位Vhighの範囲内となる。なお、以下
では、基準低電位Vlow及び基準高電位Vhighが
固定電位として説明する。
は信号レベル検知回路5に入力され、基準低電位Vlo
w及び基準高電位Vhighと比較される。
えた場合には、信号レベル検知回路5は出力電流を押し
出すため、コンデンサC0を直接充電し、その積分電圧
を高速に上昇させる。積分電圧は増幅回路2の出力電圧
調整端子2aに入力されているため、増幅回路2は電位
Mainを低下させるよう動作し、電位Mainが基準
高電位Vhigh以下になった時点で信号レベル検知回
路5の出力電流が0となる。このとき、コンデンサC0
の積分電圧は一定値となり、同時に、電位Mainは一
定値(Vhigh)となる。
より低下した場合には、信号レベル検知回路5は出力電
流を引き込むため、コンデンサC0を直接放電し、その
積分電圧を高速に減少させる。積分電圧は増幅回路2の
出力電圧調整端子2aに入力されているため、増幅回路
2は電位Mainを増加させるよう動作し、電位Mai
nが基準電位Vlow以上になった時点で信号レベル検
知回路5の出力電流が0となる。このとき、コンデンサ
C0の積分電圧は一定値となり、同時に、電位Main
は一定値(Vlow)となる。
〜基準高電位Vhighの範囲内である場合には、信号
レベル検知回路5の出力電流は0となり、コンデンサC
0に影響を与えない。
信号(増幅後の復調信号Main)の電圧振幅は、基準
低電位Vlow〜基準高電位Vhighの範囲内とな
る。
回路4に入力されており、論理レベル確定用基準電位V
thと比較され、ロジックレベルとして出力される。
電位Vhighが固定電位であるとして説明を行った
が、基準低電位Vlow及び基準高電位Vhighも、
振幅制限電位制御回路7及び振幅制限電位発生回路8の
機能により、増幅回路2からの出力信号の電圧振幅の変
動を考慮して可変している。すなわち、基準低電位Vl
ow及び基準高電位Vhighの電位差を制御してい
る。なお、基準低電位Vlow及び基準高電位Vhig
hの電位差がいかなる値のときにも、基準低電位Vlo
w及び基準高電位Vhigh間の中心電位は、電位Vt
hである。
ghを制御するようにしたのは、基準低電位Vlow及
び基準高電位Vhighが固定電位にした場合に、第2
の比較回路4から次のような場合などに誤った出力信号
が送出される恐れがあるためである。
示す同一チャネルの妨害波(希望波と同一周波数の妨害
波)とが重畳されて図2(C)に示すように到来した場
合にも、上述した高速負帰還機能(振幅制限機能)が動
作し、増幅回路2からは、図2(D)に示すような復調
信号が出力され、その結果、第2の比較回路4からも誤
った出力信号が送出されることがある。なお、図2
(E)は、図2(B)に示す希望波に関し、第2の比較
回路4からの期待される出力信号を表している。
高電位Vhigh間の電位差を大きくした場合には、同
一チャネルの妨害波の重畳による課題を未然に防止し得
るが、検波回路1からの復調信号における直流電位オフ
セット変動の高速補償が困難になる。
限電位制御回路7及び振幅制限電位発生回路8を設け、
基準低電位Vlow及び基準高電位Vhighも、振幅
制限電位制御回路7及び振幅制限電位発生回路8の機能
により、増幅回路2からの出力信号の電圧振幅の変動を
考慮して可変することとしている。
Vhighの可変動作の詳細は後述する。
成例及び動作次に、信号レベル検知回路5の詳細構成例
及び動作を、図3及び図4を参照しながら説明する。
例を示すブロック図である。図3において、信号レベル
検知回路5は、2個の比較回路Comp1及びComp
2と、PMOSトランジスタM11と、NMOSトラン
ジスタM12とを有する。
間には、PMOSトランジスタM11のソース端子及び
ドレイン端子と、NMOSトランジスタM12のドレイ
ン端子及びソース端子とが直列に接続されている。PM
OSトランジスタM11及びNMOSトランジスタM1
2はそれぞれ、スイッチングトランジスタとして設けら
れているものでおり、PMOSトランジスタM11のド
レイン端子と、NMOSトランジスタM12のドレイン
端子との接続点は、上述した積分回路6におけるコンデ
ンサC0及び抵抗R0の接続点Offcontに接続さ
れている。
オン、NMOSトランジスタM12がオフのときは積分
回路6へ充電電流が流れ、逆に、PMOSトランジスタ
M11がオフ、NMOSトランジスタM12がオンのと
きは積分回路6から放電電流を引き込み、PMOSトラ
ンジスタM11及びNMOSトランジスタM12が共に
オフのときは積分回路6へなんらの影響も与えない。
御するものとして比較回路Comp1が設けられてお
り、また、NMOSトランジスタM12をオンオフ制御
するものとして比較回路Comp2が設けられている。
高電位Vhighが入力され、その負極入力端子には、
増幅後の復調信号Mainが入力されている。比較回路
Comp1は、復調信号Mainが基準高電位Vhig
hより大きいときに、PMOSトランジスタM11をオ
ン動作する。なお、比較回路Comp1の出力端子は、
PMOSトランジスタM11のゲート端子に接続されて
いるだけでなく、振幅制限電位制御回路7のOverVH信
号の入力端子にも接続されている。
力端子に基準低電位Vlowが入力され、その負極入力
端子には、増幅後の復調信号Mainが入力されてい
る。比較回路Comp2は、復調信号Mainが基準低
電位Vlowより小さいときに、NMOSトランジスタ
M12をオン動作する。なお、比較回路Comp2の出
力端子は、NMOSトランジスタM12のゲート端子に
接続されているだけでなく、振幅制限電位制御回路7の
UnderVL信号の入力端子にも接続されている。
復調信号Mainが入力された場合には、OverVH信号
及びUnderVL信号はそれぞれ、図4(B)、(C)に
示すようなものとなる。
構成例及び動作 次に、振幅制限電位制御回路7の詳細構成例及び動作
を、図5及び図6を参照しながら説明する。
成例を示すブロック図である。図5において、振幅制限
電位制御回路7は、2個の1ビットA/Dコンバータ回
路AD1及びAD2と、反転バッファINVと、セット
リセット型フリップフロップRSと、論理和回路OR
と、2:1セレクタ回路SELと、立ち上がり検出回路
10と、6個の D型フリップフロップDFF1〜DFF
6とを有する。
信号レベル検知回路5から入力されたOverVH信号をデ
ジタル信号レベルに変換するものである。反転バッファ
INVは、A/Dコンバータ回路AD1からのデジタル
信号を反転して、セットリセット型フリップフロップR
Sのセット入力端子及び2入力論理和回路ORの一方の
入力端子に与えるものである。また、1ビットA/Dコ
ンバータ回路AD2は、信号レベル検知回路5から入力
されたUnderVL信号を、デジタル信号レベルに変換
し、セットリセット型フリップフロップRSのリセット
入力端子及び2入力論理和回路ORの他方の入力端子に
与えるものである。
は、反転バッファINVから有意な(ハイレベルの)デ
ジタル信号が到来したときに、非反転出力端子Qをハイ
レベルにすると共に、A/Dコンバータ回路AD2から
有意な(ハイレベルの)デジタル信号が到来したとき
に、非反転出力端子Qをローレベルにし、その出力信号
を2:1セレクタ回路SELの一方の入力端子に与える
ものである。論理和回路ORは、反転バッファINVか
ら出力されたデジタル信号及びA/Dコンバータ回路A
D2から出力されたデジタル信号の論理和をとって、
2:1セレクタ回路SELの他方の入力端子に与えるも
のである。
プフロップDFF2の非反転出力信号onePが選択制御
信号として与えられ、選択制御信号onePがローレベル
のときに、セットリセット型フリップフロップRSの出
力信号を選択し、選択制御信号onePがハイレベルのと
きに、論理和回路ORの出力信号を選択して立ち上がり
検出回路10に与えるものである。
に示すように、D型フリップフロップDFF0と論理積
回路ANDとでなり、セレクタ回路SELからの出力信
号の立ち上がりを検出し、十分に高速なクロックCLK
の1周期の幅を有する検出信号を形成して、D型フリッ
プフロップDFF1〜DFF6のクロック入力端子に与
えるものである。クロックCLKは、適用される無線シ
ステムにて規定された最高伝送信号速度(例えば1Mbp
s)より十分高速なもの(例えば12MHz)である。
は、シフトレジスタ的に縦続接続されているものであ
る。初段のD型フリップフロップDFF1のデータ入力
端子はハイレベル(Vdd)になっている。従って、シ
フト動作が繰り返される毎に、ハイレベルを保持するD
型フリップフロップの数が多くなっていくようになされ
ている。
の非反転信号oneP〜fiveP及び反転信号oneN〜fiveN
が、当該振幅制限電位制御回路7からの出力信号として
振幅制限電位発生回路8に与えられる。
FF6は、当該復調回路が復調動作(検波動作)を開始
する前においては、全てローレベルになっている。図示
は省略するが、例えば、リセット入力端子へのリセット
信号の入力による。
いて、図6のタイムチャートを参照しながら説明する。
VH及びUnderVL信号はそれぞれ、1ビットA/Dコン
バータ回路AD1及びAD2によりデジタル信号レベル
に変換される。ここで、OverVH信号はデジタル信号レ
ベルに変換された後、極性反転バッファINVにより、
その論理極性が反転するため、有意な論理極性はUnder
VL信号と等しくなる(図6(D)、(E))。従っ
て、OverVH信号が入力された場合には、セットリセッ
ト型フリップフロップRSはハイレベルとなり、Under
VL信号が入力された場合には、セットリセット型フリ
ップフロップRSはローレベルとなる。
プRSの出力がローレベルからハイレベルへ遷移した場
合には、図1の増幅回路2の出力信号が、信号レベル検
知回路5の振幅制限電位(基準電位)Vhigh及びV
lowを共に確実に横切ったことを示している。一方、
論理和回路ORの出力は、どちらかの信号が入力された
場合にハイレベルとなる。セットリセット型フリップフ
ロップRSの出力及び論理和回路ORの出力は、セレク
タ回路SELによりどちらか一方が選択される(図6
(F))。
リップフロップDFF2の出力(oneP)によって制御
されており、oneP信号がハイレベルのとき、論理和回
路ORの出力が選択され、逆に、oneP信号がローレベ
ルのとき、セットリセット型フリップフロップRSの出
力が選択される。
全体動作において、セットリセット型フリップフロップ
RSの出力がローレベルからハイレベルへ遷移した後、
D型フリップフロップDFF2の出力(oneP)をローレ
ベルからハイレベルへ遷移させる仕組みを実現すること
により、図1の増幅回路2の出力が信号レベル検知回路
の振幅制限電位Vhigh及びVlowを共に確実に横
切ったことを保証でき、確実な直流電位補正の実現に寄
与する。
線システムにて規定された最高伝送信号速度(例えば1
Mbps)より十分高速なクロック(例えば12MHz)C
LKにて、セレクタ回路SELにより選択されたセット
リセット型フリップフロップRSあるいは論理和回路O
Rの出力の立ち上がり検出を行う(図6(G))。この
立ち上がり検出出力は、OverVH信号及びUnderVL信
号が極めて近接して到来した場合でも、無線システムに
て規定された最高伝送信号速度の1周期程度の間隔とな
るため、D型フリップフロップDFF1〜DFF6の誤
動作防止に寄与する。
リップフロップDFF1〜DFF6のクロック入力端子
に入力される。D型フリップフロップDFF1〜DFF
6はシフトレジスタを構成しているため、セレクタ回路
SELの出力を契機として、内部保持レベルが順次DF
F1からDFF6の順でシフトする(図6(I)〜
(M))。ここで、初段のD型フリップフロップDFF
1は保護機能を目的として挿入されており、セットリセ
ット型フリップフロップRSの初期状態がローレベルで
あったとしても、1度目のOverVH信号の入力を契機と
してD型フリップフロップDFF2の出力(oneP)が遷
移しないことを保証する。この動作は、セットリセット
型フリップフロップRSの出力がローレベルからハイレ
ベルへ遷移した後、D型フリップフロップDFF2の出
力(oneP)をローレベルからハイレベルへ遷移させる
仕組みと合わせて、増幅回路2の出力の直流電位補正を
より確実なものとする。
は、信号レベル検知回路5からのOverVH信号及びUnde
rVL信号の入力を契機として、oneP〜fiveP信号及び
oneN〜fiveN信号を振幅制限電位発生回路8に出力す
るものであり、oneP〜fiveP信号について言えば、ハ
イレベルをとるものが順次増えていく。
構成例及び動作 次に、振幅制限電位発生回路8の詳細構成例及び動作
を、図7及び図8を参照しながら説明する。
成例を示すブロック図である。図7において、振幅制限
電位発生回路8は、14個の抵抗R1〜R14と、5個
のPMOSトランジスタM1〜M5と、5個のNMOS
トランジスタM6〜M10とを有する。
Vdd側から、14個の抵抗R7〜R1、R8〜R14
が直列に接続されている。
イッチング動作するPMOSトランジスタM1〜M5が
接続されており、対応するPMOSトランジスタM1〜
M5のオン動作によって、当該抵抗R7〜R3を短絡し
得るようになされている。PMOSトランジスタM1〜
M5のゲート端子には、振幅制限電位制御回路7からの
oneN〜fiveN信号が与えられるようになされている。
れ、並列に、スイッチング動作するNMOSトランジス
タM6〜M10が接続されており、対応するNMOSト
ランジスタM6〜M10のオン動作によって、当該抵抗
R14〜R10を短絡し得るようになされている。NM
OSトランジスタM6〜M10のゲート端子には、振幅
制限電位制御回路7からのoneP〜fiveP信号が与えら
れるようになされている。
明から明らかなように、oneN信号とoneP信号とは相補
信号であるため、PMOSトランジスタM1がオンのと
きはNMOSトランジスタM6もオンする。他のPMO
Sトランジスタ及びNMOSトランジスタについても同
様である。
高電位(上側振幅制限電位)Vhighとして信号レベ
ル検知回路5に与えられると共に、抵抗R8及びR9の
接続点の電位が、基準低電位(下側振幅制限電位)Vl
owとして信号レベル検知回路5に与えられるようにな
されている。
8のタイミングチャートを参照しながら、説明する。
号がローレベル、oneN〜fiveN信号がハイレベルとす
る。また、各抵抗R1〜R14の抵抗値に対し、以下の
関係が成立するものとする。
も、全てのPMOSトランジスタM1〜M5もオフ状態
(不通状態)となる。従って、基準電位Vhigh及び
Vlowは、電源電位Vddと抵抗R1〜R14の抵抗
値で決定される抵抗分圧電位となり、それぞれ、以下の
ようになる。なお、(2)式における総和ΣRnはnが
1〜7についてである。
に同時に遷移したとすると、PMOSトランジスタM1
及びNMOSトランジスタM6が共にオン状態(導通状
態)となり、抵抗R7及び抵抗R14は短絡される。こ
のため、基準電位Vhigh及びVlowは、電源電位
Vddと抵抗R1〜R6、R8〜R13の抵抗値で決定
される抵抗分圧電位となり、それぞれ、以下のようにな
る。なお、(4)式における総和ΣRnはnが1〜6に
ついてである。
をとる信号が増えると共に、同時に、oneN信号からfiv
eN信号へ順次ローレベルをとる信号が増えるように遷
移したすると、それによりオン状態(導通状態)となっ
たPMOSトランジスタ及びNMOSトランジスタの個
数によって、基準電位Vhigh及びVlowは定ま
る。図8に示すように、oneP信号〜fiveP信号に基づ
いて、m(mは0〜5のいずれか)個のPMOSトラン
ジスタがオン状態になり、同時に、oneN信号〜fiveN
信号に基づいて、m個のNMOSトランジスタがオン状
態になったときの基準電位Vhigh及びVlowは、
次の一般式で表すことができる。なお、(6)式におけ
る総和ΣRnはnが1〜(7−m)についてである。
位制御回路7の出力に応じて、信号レベル検知回路5の
基準電位Vhigh及びVlowの電位差を、Vdd/
2を中心に順次拡大していくものである。
5、振幅制限電位制御回路7、振幅制限電位発生回路8
の機能によって、図1に示す増幅回路2の出力信号Ma
inの振幅に応じ、図9に示すように、振幅制限電位V
high及びVlowは段階的に増大するように遷移し
ていく。
及び振幅制限電位発生回路8の詳細構成をも踏まえて、
実施形態の復調回路の第1の動作例を、図10を参照し
ながら説明する。
箇所もあるが、その箇所は簡単に又は省略して説明す
る。また、論理レベル確定用基準電位Vthは、振幅制
限電位Vhigh及びVlowの中間電位Vdd/2と
する。さらに、振幅制限電位Vhigh及びVlowの
初期電位差は、検波回路1によって復調される希望波信
号の最小振幅程度となるように設定する。
が到来したとすると、希望波の周波数と予め規定された
搬送波周波数との差などの影響により、検波回路1によ
って検波された、図10(A)に示す検波信号Demo
dには、その直流電位に動的なオフセット変動が発生す
る。ここでは、直流電位変動を下向きに発生した場合を
説明する。検波回路1の出力信号Demodは増幅回路
2によって線形増幅された後、第1の比較回路3、第2
の比較回路4、信号レベル検知回路5に入力される。こ
こで、増幅回路2の出力信号Mainがその直流電位変
動により信号レベル検知回路5に入力されている基準低
電位Vlowを下回ったとすると、信号レベル検知回路
5の動作により、コンデンサC0は急激に放電する。こ
のため、増幅回路2の出力信号Mainの直流電位は急
激に上昇し(図10の高速負帰還の期間)、基準低電位
Vlowと同電位になるよう高速に補正される。
ける希望波の交流成分により、増幅回路2の出力Mai
nが基準高電位Vhighに達するが、この時点では、
振幅制限電位制御回路7は上述した保護機能のため振幅
制限電位を切り替えない。このため、増幅回路2の出力
信号Mainが基準高電位Vhighを越えた時点で、
信号レベル検知回路7はコンデンサC0を急激に充電さ
せ、その結果、増幅回路2の出力信号Mainの電位は
急激に降下し、基準高電位Vhighを大きく上回るこ
とはない。
の出力信号Mainは再度基準低電位Vlowに達する
が、この時点においても、振幅制限電位制御回路7の保
護機能のため、基準低電位Vlowに変化がないため、
信号レベル検知回路5は、コンデンサC0を急激に放電
させ、これにより、増幅回路2の出力信号Mainの電
位は急激に上昇し、基準低電位Vlowを大きく下回る
ことはない。この時点で、振幅制限電位制御回路7内の
セットリセット型フリップフロップRSの出力はローレ
ベルである。
inが基準高電位Vhighに達した時点で、振幅制限
電位制御回路7のセットリセット型フリップフロップR
Sの出力はハイレベルとなるため、増幅回路2の出力信
号Mainが確実に基準高電位Vhigh及び基準低電
位Vlowを横切ったと認識し(両基準電位の少なくと
も1回ずつの横切りによる)、振幅制限電位制御回路7
は、振幅制限電位(基準高電位及び基準低電位)の切り
替え制御を発動する(図10のoneP信号)。従って、
基準高電位Vhigh及び基準低電位Vlowの電位差
は1段階分だけ拡大される。
出力信号Mainが基準高電位Vhighを上回る、あ
るいは、基準低電位Vlowを下回る度に、基準高電位
Vhigh及び基準低電位Vlowの電位差が拡大さ
れ、振幅制限電位制御回路7によるその拡大動作は、増
幅回路2の出力信号Mainの振幅が基準高電位Vhi
gh及び基準低電位Vlowの電位差を下回るまで繰り
返される。図10は、3段階の電位差の拡大によって、
出力信号Mainの振幅が基準高電位Vhigh及び基
準低電位Vlowの電位差を下回るようになった例を示
している。
ら、検波回路1の出力信号Demodに同符号連続が発
生したとしてと(図10ではハイレベル連続の例)、増
幅回路2の出力信号Mainは両基準電位Vhigh及
びVlowの間に位置するため、信号レベル検知回路5
によるコンデンサC0の高速充電及び放電動作は実行さ
れない。しかし、この場合には、増幅回路2の出力信号
Mainは、第1の比較回路3、抵抗R0及びコンデン
サC0による低速負帰還作用のため、図10に示すよう
に、時定数R0×C0によって電位Vdd/2(=Vt
h)に向かって降下する。
線システムにおいて規定される同符号連続長まで十分保
証できる定数に設定しておく。
の交流成分により増幅回路2の出力信号Mainが基準
低電位Vlowを下回ると、両基準電位Vhigh及び
Vlowの電位差は再度拡大するが(図10中の時点t
=t2)、低速負帰還は定常的に作用し続けるため、以
後の増幅回路2の出力信号Mainの直流電位は、第1
の比較回路3による符号確定用基準電位Vdd/2に向
かって収束する。
されている場合の動作例(第2の動作例)について、図
11を用いて説明する。
畳されている場合の検波回路1の出力信号Demod
は、図11(C)に示すようになる。
希望波到来後の高速直流電位補正動作や、増幅回路2の
出力振幅に応じて両振幅制限電位(基準高電位Vhig
h及び基準低電位Vlow)の電位差を拡大する動作
は、上述した図10の動作の場合と同様である。
路2の出力信号Mainの振幅が妨害波が重畳された状
態であるため、振幅制限電位は重畳された妨害波の振幅
分まで含んで拡大される。すなわち、図11では、時刻
t=t1において振幅制限電位の拡大が4段階まで機能
なされている(なお、図10の場合では3段階であ
る)。
れた妨害波は、第2の比較回路4の符号確定用基準電位
Vdd/2を横切ることはなく、出力信号は誤りなく出
力される。
サにて構成される積分回路を介して復調信号の直流電位
補償を低速で実行する負帰還ループと、復調信号の電圧
振幅を検知し、その検知結果に応動して上記コンデンサ
を高速に充放電する負帰還ループを独立に設けたので、
抵抗値とコンデンサ値及び高速充放電能力の選択によっ
て、高速な直流電位補償と同符号連続耐量が各々独立に
かつ柔軟に設定可能であるとい効果がある。
電位(振幅制限電位)によって復調信号の電圧振幅を検
知し、その検知結果に応動して、上記比較電位を制御す
る回路を設けたので、希望波と同一搬送波周波数の妨害
波が重畳して入力された場合でも、誤りなく信号復調が
可能という効果をも奏する。
する振幅制限電位制御回路7に、初期保護機能を付加
し、復調信号が、高低の基準電位を確実に横切ることの
認識を以って、上記基準電位の制御を開始する構成とし
たため、復調信号の直流電位補正の確実性が向上すると
いう効果をも奏する。
明したが、光伝送システムなどのような他のシステムに
も同様に適用可能である。他のシステムも、バースト信
号を受信するシステムであれば、適用効果は大きい。
成をMOSトランジスタを用いて構成した場合について
説明したが、バイポーラトランジスタなど他のデバイス
を用いても同様に実現できる。また、ユニポーラトラン
ジスタも、他種類のものを適用できる。
の切り替え段数が5段の例を説明したが、それ以外の段
数であっても良い。
電位制御回路7内で立ち上がり検出回路10を用いるも
のを示したが、その部分に、立ち下がり検出回路を用い
るようにしても良い。
御回路7は、両振幅制限電位の電位差が大きくなる方向
だけに振幅制限電位を切り替えるものを示したが、電位
差が小さくなる方向にも振幅制限電位を切り替える制御
を行うようにしても良い。例えば、増幅回路2の出力信
号Mainが振幅制限電位を横切らない時間が所定時間
を越えた場合には、両振幅制限電位の電位差を1段階小
さくなるように切り替えても良い。
限電位を1段上の電位に切り替える場合においてのみ、
保護段数機能を適用したものを示したが、他の切替え時
にも、保護段数機能を適用するようにしても良い。
第1の比較回路、信号レベル検知回路、積分回路、振幅
制限電位制御回路及び振幅制限電位発生回路の部分(信
号補償回路)に特徴を有し、その入力段側回路は検波回
路に限定されるものではなく、また、その出力段側回路
も第2の比較回路に限定されるものではない。
び復調回路によれば、高速な直流電位補償が実行できる
と共に、同符号連続などによる直流変動をも補償でき、
さらには、ノイズ混入時の安定動作をも補償することが
できる。
図である。
電位発生回路を設けた理由の説明図である。
示すブロック図である。
を示すブロック図である。
を示すブロック図である。
と、振幅制限電位との関係を示す説明図である。
形図(1)である。
形図(2)である。
…第2の比較回路、5…信号レベル検知回路、6…積分
回路、7…振幅制限電位制御回路、8…振幅制限電位発
生回路、C0…コンデンサ、R0…抵抗。
Claims (5)
- 【請求項1】 入力信号を増幅する出力信号レベル調整
端子を有する増幅手段と、 コンデンサを要素として含み、このコンデンサでの充電
電圧を上記出力信号レベル調整端子に与える積分手段
と、 上記増幅手段からの出力信号の直流レベルの変動を検出
して、上記積分手段の時定数に応じて、上記コンデンサ
の充電電圧を変化させる低速補償手段と、 上記増幅手段からの出力信号の振幅レベルが振幅制限閾
値レベルを越えたことを検知し、上記コンデンサの充電
電圧を高速に変化させる高速補償手段と、 上記増幅手段からの出力信号の振幅レベルの変動に応
じ、上記振幅制限閾値レベルを変更する振幅制限閾値レ
ベル変更手段とを有することを特徴とする信号補償回
路。 - 【請求項2】 上記振幅制限閾値レベル変更手段は、上
記増幅手段からの出力信号の振幅レベルの許容範囲をよ
り大きくするように、上記振幅制限閾値レベルを変更す
るものであることを特徴とする請求項1に記載の信号補
償回路。 - 【請求項3】 上記振幅制限閾値レベル変更手段は、上
記増幅手段からの出力信号の振幅レベルが上記振幅制限
閾値レベルを越えたことに応じ、上記振幅制限閾値レベ
ルを変更することを特徴とする請求項2に記載の信号補
償回路。 - 【請求項4】 上記振幅制限閾値レベル変更手段は、少
なくとも、当初の上記振幅制限閾値レベルを次の振幅制
限閾値レベルへ変更するに際し、上記増幅手段からの出
力信号の振幅レベルが上記振幅制限閾値レベルを越えた
ことに対する保護段数機能を適用していることを特徴と
する請求項3に記載の信号補償回路。 - 【請求項5】 入力信号を検波する検波手段と、この検
波手段からの復調信号を増幅する増幅手段と、この増幅
手段からの出力信号を基準レベルと比較して、論理レベ
ルを確定したデジタル信号を出力する比較手段とを有す
る復調回路において、 請求項1〜4のいずれかに記載の信号補償回路を適用す
ると共に、上記増幅手段が、その信号補償回路の要素と
なっていることを特徴とする復調回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001071381A JP4460182B2 (ja) | 2001-03-14 | 2001-03-14 | 信号補償回路及び復調回路 |
US10/061,302 US7035349B2 (en) | 2001-03-14 | 2002-02-04 | Signal compensation circuit and demodulating circuit with high-speed and low-speed feedback loops |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001071381A JP4460182B2 (ja) | 2001-03-14 | 2001-03-14 | 信号補償回路及び復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002271429A true JP2002271429A (ja) | 2002-09-20 |
JP4460182B2 JP4460182B2 (ja) | 2010-05-12 |
Family
ID=18929112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001071381A Expired - Fee Related JP4460182B2 (ja) | 2001-03-14 | 2001-03-14 | 信号補償回路及び復調回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7035349B2 (ja) |
JP (1) | JP4460182B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10244186B4 (de) * | 2002-09-23 | 2008-03-06 | Infineon Technologies Ag | Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren |
JP4311034B2 (ja) * | 2003-02-14 | 2009-08-12 | 沖電気工業株式会社 | 帯域復元装置及び電話機 |
KR100596005B1 (ko) * | 2004-11-30 | 2006-07-05 | 한국전자통신연구원 | 복조 회로 |
KR20110028712A (ko) * | 2009-09-14 | 2011-03-22 | 삼성전자주식회사 | 전압 범위 판단 회로 |
CN113204290B (zh) * | 2021-04-19 | 2022-12-30 | 深圳天德钰科技股份有限公司 | 信号补偿电路、触控控制电路及显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1159939B (it) * | 1978-10-18 | 1987-03-04 | Sits Soc It Telecom Siemens | Ricevitore per sistemi di trasmissione dati con modulazione d'ampiezza a banda laterale unica con portante attenuata |
US4535294A (en) * | 1983-02-22 | 1985-08-13 | United Technologies Corporation | Differential receiver with self-adaptive hysteresis |
US4571547A (en) * | 1983-06-27 | 1986-02-18 | Clinical Data Inc. | Adaptive signal detection system especially for physiological signals such as the R waves of ECG signals, which is desensitized to artifacts |
DE3818749A1 (de) * | 1988-05-30 | 1989-12-21 | H U C Elektronik Gmbh | Fm-empfangsteil |
JP2598913Y2 (ja) | 1992-07-27 | 1999-08-23 | ミツミ電機株式会社 | データスライサ |
GB2335809B (en) | 1998-03-24 | 2001-09-12 | Ericsson Telefon Ab L M | Demodulator circuits |
FI106411B (fi) * | 1999-02-03 | 2001-01-31 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely ilmaisimen ja ohjaussignaalin lämpöryöminnän kompensoimiseksi jaksoittaisessa säädössä |
-
2001
- 2001-03-14 JP JP2001071381A patent/JP4460182B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-04 US US10/061,302 patent/US7035349B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7035349B2 (en) | 2006-04-25 |
US20020130698A1 (en) | 2002-09-19 |
JP4460182B2 (ja) | 2010-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4250634B2 (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
US7151404B2 (en) | Current controlled pulse width modulation circuit and class-D amplifier comprising the same | |
US20100315163A1 (en) | Class D Power Amplifier | |
EP2501088A1 (en) | Driver circuit, receiver circuit, and method for controlling communication system including those circuits | |
JP2002271429A (ja) | 信号補償回路及び復調回路 | |
US20130285757A1 (en) | Control circuit for reducing electromagnetic interference | |
JP5104712B2 (ja) | 送信装置 | |
EP1199799B1 (en) | Signal compensator circuit and demodulator circuit | |
US20050116737A1 (en) | Low noise output buffer | |
US7728554B2 (en) | Impulse generator for outputting negative and positive impulses | |
US20100141319A1 (en) | Clock signal output circuit | |
JP2006135888A (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
JP2004247848A (ja) | 通信装置 | |
JP4942195B2 (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
US7733131B2 (en) | Signal presence detector | |
CN107846230B (zh) | 终端电路、接收器及相关联的终止方法 | |
US7155181B2 (en) | High sensitivity RF receiver and method for forming the same | |
JPH0846497A (ja) | 周波数位相比較器 | |
US20170194970A1 (en) | Cmos interpolator for a serializer/deserializer communication application | |
JP4327695B2 (ja) | 無線送信方法および無線送信機 | |
JP2009094584A (ja) | 三角波発生回路 | |
JP3597084B2 (ja) | 受信回路及び受信回路の消費電力低減方法 | |
JPH118612A (ja) | クロック抽出回路 | |
TW202414999A (zh) | 訊號傳送裝置 | |
CN117807007A (zh) | 信号传送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |