JP2002270845A - 薄膜トランジスタ基板および製造方法 - Google Patents

薄膜トランジスタ基板および製造方法

Info

Publication number
JP2002270845A
JP2002270845A JP2001065913A JP2001065913A JP2002270845A JP 2002270845 A JP2002270845 A JP 2002270845A JP 2001065913 A JP2001065913 A JP 2001065913A JP 2001065913 A JP2001065913 A JP 2001065913A JP 2002270845 A JP2002270845 A JP 2002270845A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
gate
alloy
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001065913A
Other languages
English (en)
Other versions
JP4244525B2 (ja
Inventor
Takeshi Sato
健史 佐藤
Takuya Takahashi
卓也 高橋
Tomoya Kato
智也 加藤
Toshiteru Kaneko
寿輝 金子
Hajime Ikeda
一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001065913A priority Critical patent/JP4244525B2/ja
Priority to US09/931,761 priority patent/US6512270B2/en
Priority to TW090121185A priority patent/TW541703B/zh
Priority to KR10-2001-0052475A priority patent/KR100426762B1/ko
Priority to CNB011258780A priority patent/CN1177374C/zh
Publication of JP2002270845A publication Critical patent/JP2002270845A/ja
Application granted granted Critical
Publication of JP4244525B2 publication Critical patent/JP4244525B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】薄膜トランジスタのゲートとなるＭｏ−Ｗ合金
膜を、生産性に優れるウェットエッチ法により加工する
と、サイドエッチによる後退量が変動するため、薄膜ト
ランジスタの特性が不均一になる。 【解決手段】自己整合ＬＤＤを有する多結晶Ｓｉ薄膜ト
ランジスタ基板において、ゲートにＷ濃度が５ｗｔ％か
ら３０ｗｔ％、より望ましくは１７ｗｔ％から２２ｗｔ
％のＭｏ−Ｗ合金を用い、りん酸濃度６０ｗｔ％から７
０ｗｔ％のエッチング液を用いたウェットエッチングに
よる工程を含み形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス駆動型の液晶表示装置や、有機発光素子など自発光型
の表示素子に用いられる薄膜トランジスタ基板、特に低
温多結晶Ｓｉ技術を用いた薄膜トランジスタ基板および
その製造方法に関する。
【０００２】
【従来の技術】液晶表示装置において、ガラスの耐熱温
度以下の比較的低温で形成可能な多結晶Ｓｉ膜を用いた
薄膜トランジスタを用い、基板上に画素スイッチのみな
らず回路も形成して部品点数を削減し、低コスト化する
ことが行われている。多結晶Ｓｉ膜を用いた薄膜トラン
ジスタでは信頼性を向上させるため、特にＮ型薄膜トラ
ンジスタにおいて、ソース及びドレインとゲートとの間
に、低濃度のドーピング領域であるＬＤＤ(Ligthly−Do
ped−Drain）を設けることが行われている。ＬＤＤをゲ
ートに対し位置ずれなく形成する方法として、特開平５
−152325号公報には、ゲートを構成する導電膜をサイド
エッチ加工し、ゲートをレジストから後退した形状に形
成し、後退した領域の下部の半導体膜に、ゲートに対し
て自己整合的にＬＤＤを形成する方法が開示されてい
る。
【０００３】また、液晶表示装置では、ゲートを構成す
る導電膜は、同じ膜を走査信号用の配線としても用いる
ため、配線遅延を低減できるよう低抵抗性が要求され
る。多結晶Ｓｉを半導体膜として用いた薄膜トランジス
タを用いた液晶表示装置では、ドーパントの活性化時に
高温にさらされるため、ゲートには耐熱性も要求され
る。特開平１１−１６３３６６号公報には、低抵抗で耐
熱性に優れるモリブデン（Ｍｏ）、及びモリブデンとタ
ングステン（Ｗ）の合金（以下Ｍｏ−Ｗ合金と略す）を
ゲートとし、レジストアッシングを含む工程により、自
己整合的に形成されたＬＤＤを有する薄膜トランジスタ
を形成する例が開示されている。
【０００４】
【発明が解決しようとする課題】Ｍｏ−Ｗ合金からなる
薄膜トランジスタのゲート加工には、ドライエッチ法ま
たはウェットエッチ法を用いることができるが、よりエ
ッチングレートを大きくとれるウェットエッチ法が生産
性の面から有利である。しかし、Ｍｏ合金のウェットエ
ッチでは、エッチング時の液の攪拌等の条件により膜表
面に不働態膜が形成され、エッチングレートが変動する
ことが例えば特開平１０−２４７７３３号公報に開示さ
れている。このため、ウェットエッチ法によりＭｏ−Ｗ
膜をサイドエッチして後退領域を形成し、レジストから
後退した部位に自己整合的にＬＤＤを形成する製造工程
では、エッチングレートの変動を反映して後退量、ひい
てはＬＤＤ長が不均一となり、従って薄膜トランジスタ
特性が不均一となり、歩留まりが低下する課題があっ
た。
【０００５】本発明の目的は、生産性に優れ、均一な特
性の得られる薄膜トランジスタ基板及びその製造方法を
提供することにある。
【０００６】
【課題を解決するための手段】Ｍｏ−Ｗ合金のウェット
エッチング方法を検討した結果、Ｗ濃度が５ｗｔ％から
３０ｗｔ％、より好ましくは１７ｗｔ％から２２ｗｔ％
の範囲のＭｏ−Ｗ合金膜を、りん酸濃度が６０ｗｔ％以
上から７０ｗｔ％以下のエッチング液でエッチングする
ことにより、Ｍｏ−Ｗ合金のサイドエッチによる後退量
の変動を抑制できることを見出した。
【０００７】従って、本発明は課題を解決するための手
段として、Ｗを５ｗｔ％から３０ｗｔ％含むＭｏ−Ｗ合
金をゲートに用いることを第一の特徴とする。
【０００８】また、Ｗを１７ｗｔ％から２２ｗｔ％含む
Ｍｏ−Ｗ合金をゲートに用いることを第２の特徴とす
る。
【０００９】また、Ｗを５ｗｔ％から３０ｗｔ％含むＭ
ｏ−Ｗ合金からなる導電膜を、りん酸濃度が６０ｗｔ％
以上７０ｗｔ％以下含むエッチング液を用いてゲートに
加工する工程を含み形成することを第３の特徴とする。
【００１０】本発明の上記特徴およびその他の特徴は、
以下の記載により説明される。
【００１１】
【発明の実施の形態】本発明の実施の形態における薄膜
トランジスタ基板の製造方法の実施例を図１および図２
に示す。透明絶縁基板であるガラス基板１上に、ガラス
基板からの不純物をブロックするためのＳｉＮからなる
下地膜２およびＳｉＯ2 からなる下地膜３を介し、多結
晶Ｓｉ膜４を形成する。多結晶Ｓｉ膜は、プラズマＣＶ
ＤによりアモルファスＳｉ膜を形成し、４００℃以下の
アニールによる脱水素処理を行った後、パルスエキシマ
レーザアニールにより結晶化して形成した。
【００１２】多結晶Ｓｉ膜をホトリソグラフィーを用い
て島状に加工した後、ＴＥＯＳ(tetra orthosilicate）
を用いたプラズマＣＶＤ法により、ゲート絶縁膜５とな
るＳｉＯ2 膜を堆積する。さらに、Ｍｏ−Ｗ合金からな
る導電膜６を、Ｍｏ−Ｗ合金からなるターゲットを用い
たスパッタ法により１５０ｎｍ堆積する。Ｍｏ−Ｗ合金
は、Ｗ濃度が２０ｗｔ％のものを用いた。ポジレジスト
を塗布し、ホトリソグラフィーを用いてパターニング
し、図１に示すレジスト７を形成する。りん酸を６５ｗ
ｔ％含むエッチング液を用い、Ｍｏ−Ｗからなる導電膜
６をウェットエッチングし、導電膜６からなるゲートを
レジスト７より後退した形状に形成する。後退量８は、
エッチング時間により制御し１μｍとした。レジスト７
をマスクとして、りんイオンを平方センチあたり１×１
０の１５乗のドーズ量にてゲート絶縁膜を通し多結晶Ｓ
ｉ膜４に注入する。レジストを除去後、図２に示すよう
に、りんイオンを平方センチ当たり１×１０の１３乗の
ドーズ量にて低濃度に注入すると、図１においてゲート
がレジストから後退した領域に、低濃度にりんドープさ
れたＬＤＤ領域１１が、ゲート１２に自己整合的に形成
される。６００℃以下の熱アニールまたはＲＴＡ（Rapi
d Thermal Anneal）により、注入したりんを活性化し、
ゲートに自己整合的にＬＤＤが形成されたＮ型の薄膜ト
ランジスタを得る。
【００１３】なお、図１，図２ではＮ型の薄膜トランジ
スタを形成する実施例を示したが、注入イオンとしてり
んの代わりにボロンを用い、自己整合的にＬＤＤが形成
された、Ｐ型の薄膜トランジスタを形成することもでき
る。ＬＤＤを形成することによりＰ型の薄膜トランジス
タにおいてもＮ型の薄膜トランジスタと同様に、信頼性
が向上し、またオフ電流も低減される。Ｐ型の薄膜トラ
ンジスタは電流駆動に対する耐性がＮ型の薄膜トランジ
スタより高いため、有機膜を用いた発光素子による表示
装置など、電流駆動型の表示装置に適している。
【００１４】また、本発明の薄膜トランジスタ基板の製
造工程においては、ゲートに用いた組成のＭｏ−Ｗ合金
をドライエッチ加工することも可能であるので、ＬＤＤ
の形成にはウェットエッチによる後退を利用する方法の
ほか、レジストのアッシングによる後退を利用し、ドラ
イエッチのみを用いて形成する方法など、公知の方法を
用いることもできる。
【００１５】図３に、Ｗ濃度２０ｗｔ％（約１２原子
％）のＭｏ−Ｗ合金膜の、サイドエッチによるレジスト
からの後退量の、エッチング液のりん酸濃度に対する依
存性の例を示す。エッチング液にはりん酸に硝酸，酢酸
および水を添加したものを用い、りん酸と水の割合を変
えることでりん酸濃度を調整した。いずれもエッチング
時間を一定としてエッチング処理を行った。後退量はり
ん酸濃度に依存し、その最大値はりん酸量の増加により
減少した。また、後退量は処理した基板面内で、一般に
分布を有していた。分布の幅は、例えばエッチング液の
りん酸濃度が５５ｗｔ％での後退量は最小０.５μｍか
ら最大２.５μｍ以上、りん酸濃度が６５ｗｔ％では後
退量は最小０.８μｍから最大０.９μｍ、りん酸濃度が
７５ｗｔ％では後退量は０μｍから０.５μｍ であっ
た。図３に示すように、りん酸濃度が６０ｗｔ％以下ま
たは７０ｗｔ％以上のエッチング液では、後退量の分布
が増大した。りん酸濃度が６０ｗｔ％以下のエッチング
液では、りん酸量の減少によりＭｏ合金表面に不働態が
形成されやすくなり、エッチング速度が小さい領域が形
成され、後退量のばらつきが大きくなったものと推測さ
れる。一方、りん酸濃度が７０ｗｔ％以上のエッチング
液は粘度が大きく、基板上へエッチング液を均一に供給
することが困難であり、従ってエッチング時間が基板上
不均一となり後退量の分布が大きくなったと推測され
る。従って、後退量の面内分布の少ないエッチングを行
うには、りん酸濃度を６０ｗｔ％以上７０ｗｔ％以下と
することが望ましい。エッチング液のりん酸濃度を６０
ｗｔ％から７０ｗｔ％の範囲として加工することで、後
退量、ひいては薄膜トランジスタのＬＤＤの長さが均一
となり、薄膜トランジスタの特性の均一性が向上する。
図３の例では、りん酸濃度６５ｗｔ％のエッチング液を
用い、基板内で±１０％以下の後退量精度が得られた。
なお、図３ではＷ濃度２０ｗｔ％の膜についての結果を
示したが、Ｗ濃度を変えた場合でも、後退量の絶対値は
異なるものの、りん酸濃度が６０ｗｔ％から７０ｗｔ％
の範囲のエッチング液を用いて加工した場合の後退量が
均一となり、りん酸濃度が６０ｗｔ％以下または７０ｗ
ｔ％以上のエッチング液を用いると後退量の分布が増大
する傾向は同様であった。
【００１６】後退量の調整はエッチング液のりん酸濃度
のほか、エッチング時間によっても可能である。しか
し、エッチング時間を増加すると生産性が低下する。ま
た、生産に用いるエッチング装置では、一般にエッチン
グ時間には装置上設定可能な下限があり、下限以下のエ
ッチング時間は用いることができない。従って、適当な
長さの時間でエッチング処理できることが望ましい。生
産上適当なエッチング時間で形成可能な後退量の、Ｍｏ
−Ｗ合金膜の組成に対する依存性の例を図４に示す。Ｍ
ｏ−Ｗ合金の膜厚は１５０ｎｍとし、均一な後退が得ら
れる、りん酸濃度６０ｗｔ％から７０ｗｔ％のエッチン
グ液を用いた。Ｗ濃度が５ｗｔ％以下のＭｏ−Ｗ膜はエ
ッチレートが大きすぎ、装置上設定可能なエッチング時
間の範囲では２μｍ以下の後退量は形成できなかった。
一方、Ｗ濃度の増加によりエッチレートは減少し、形成
可能な後退量の範囲も減少した。Ｗ濃度が１７ｗｔ％で
は０.６〜２μｍ 、Ｗ濃度が２２ｗｔ％では０.３〜１.
３μｍの範囲の後退が形成可能であった。また、Ｗ濃度
が３０ｗｔ％以上のＭｏ−Ｗ合金膜はエッチレートが小
さいため、生産上適当なエッチング時間の上限で形成可
能な後退量は０.３μｍ 以下であった。
【００１７】薄膜トランジスタのＬＤＤは、短いと電界
緩和効果が不十分となり、トランジスタの耐圧が低下
し、長いとＬＤＤが抵抗として付加されるため、薄膜ト
ランジスタの電流駆動能力が低下する。ＬＤＤ長として
は０.３μｍから２.０μｍの範囲とするのがよい。しか
し、Ｗ濃度が５ｗｔ％以下のＭｏ−Ｗ合金膜をゲートと
した場合、形成されるＬＤＤの長さは２μｍ以上とな
り、ＬＤＤの抵抗が大きく薄膜トランジスタの電流駆動
能力が低下する。一方、Ｗ濃度が３０ｗｔ％以上のＭｏ
−Ｗ合金膜をゲートに用いた場合には、ＬＤＤ長が０.
３μｍ 以下と短いため、ゲート端での電界緩和が不十
分となり、薄膜トランジスタの耐圧が不十分となる。５
ｗｔ％以上から３０ｗｔ％以下のＷ濃度のＭｏ−Ｗ合金
をゲートとすることにより、りん酸濃度６０ｗｔ％から
７０ｗｔ％のエッチング液を用い、LDDとして適当な０.
３μｍ から２.０μｍ の範囲の後退量を均一に形成で
き、良好な特性の薄膜トランジスタが均一に形成された
薄膜トランジスタ基板を生産性よく製造できる。
【００１８】また、Ｗ濃度が１７ｗｔ％から２２ｗｔ％
のＭｏ−Ｗ合金は、りん酸濃度６０ｗｔ％から７０ｗｔ
％のエッチング液を用い、生産上適当なエッチング時間
でエッチング処理をした場合、後退量が０.３μｍ より
小さくなることはなく、また２μｍより大きくなること
もない。従って、後退量に対するエッチング条件のマー
ジンが大きく、エッチング条件の設定自由度が大きいた
め、後退量の制御性を向上でき、良好な特性の薄膜トラ
ンジスタが均一に形成された薄膜トランジスタ基板の製
造を、より安定して行うことができる。従って、Ｗ濃度
が１７ｗｔ％から２２ｗｔ％のＭｏ−Ｗ合金は、自己整
合ＬＤＤを有する薄膜トランジスタのゲートとしてより
適している。
【００１９】本発明による第２の実施例である、薄膜ト
ランジスタ基板を用いた液晶表示装置の画素の例を図５
に、図６にそのＡ−Ａ′線での断面を示す。薄膜トラン
ジスタのゲート１２，走査信号線３０及び共通電圧信号
線３１が、Ｗを５ｗｔ％（約３原子％）含むＭｏ−Ｗ合
金により形成されている。薄膜トランジスタのゲート１
２および走査信号線３０，共通電圧信号線３１は、りん
酸を７０ｗｔ％含むエッチング液によりエッチング加工
され、ゲート１２の端部には自己整合的に長さ２μｍの
ＬＤＤ１１が形成されている。
【００２０】ゲート上には、ＴＥＯＳを用いたプラズマ
ＣＶＤ法により形成された、ＳiＯ2からなる層間絶縁膜
１３が形成され、層間絶縁膜にはコンタクトホール１４
が開口されている。薄膜トランジスタはコンタクトホー
ルを介してＴｉ／Ａｌ−Ｓｉ合金／Ｔｉ積層膜からなる
ドレイン配線１５に接続されている。さらに、ＳｉＮか
らなる無機保護膜１６、およびポリイミド系またはアク
リル系の透明樹脂からなる有機保護膜１８を介し、ＩＴ
Ｏ(Indium−Tin−Oxides）からなる透明電極２１が形成
され、スルーホール１７および１９を介してソース配線
２０に接続されている。透明電極は、印加された電圧を
保持する機能を有し、ゲートと同層な導電膜からなる共
通電極配線と、多結晶Ｓｉ膜との間にゲート絶縁膜を介
して形成された保持容量３２に電気的に接続されてい
る。
【００２１】本実施例の薄膜トランジスタ基板では、Ａ
ｌ合金を含む積層膜からなるドレイン配線１５の加工に
Ａｌのウェットエッチを用いると、層間絶縁膜の欠陥を
介したＡｌのエッチング液の染み込みにより、ゲートお
よびゲートと同層の配線がエッチングされて断線不良を
発生させるおそれがある。Ａｌ合金を含む積層膜を、塩
素系ガスを用いたドライエッチで加工することにより、
下層のゲート配線の断線不良を抑制できる。また、透明
電極には、ＩＴＯの他、ＩＺＯ（Indium−Zinc−Oxide
s）を用いることもでき、いずれも酸化物ターゲットを
用いたスパッタ法により堆積し、有機酸を用いたウェッ
トエッチ加工を含むホトリソグラフィーにて加工するこ
とができる。また、りん酸濃度を６０ｗｔ％から７０ｗ
ｔ％含むエッチング液を用いることで、Ｍｏ−Ｗ合金の
代わりに、Ｍｏ−Ｃｒ合金，Ｍｏ−Ｚｒ合金を用いて
も、Ｍｏ合金膜表面への不働態膜の形成を抑制して均一
なエッチングを行うことができ、Ｍｏへの各元素の添加
量を、適切なエッチレートが得られるよう調整すること
により、均一なＬＤＤが形成された薄膜トランジスタ基
板を歩留まりよく形成できる。
【００２２】本発明による薄膜トランジスタ基板の第３
の実施例を図７に、そのＢ−Ｂ′線における断面を図８
に示す。透明絶縁基板であるガラス基板１上に、Ｎ型と
Ｐ型の薄膜トランジスタが形成され、Ｍｏ／Ａｌ−Ｓｉ
／Ｍｏ積層膜からなるドレイン配線１５により接続され
ている。薄膜トランジスタのゲート１２および４５は、
Ｗ濃度３０ｗｔ％（約１８原子％）のＭｏ−Ｗ合金によ
り形成されている。また、Ｎ型の薄膜トランジスタのゲ
ート１２の端部には、ゲートに対し自己整合的にＬＤＤ
が形成されている。
【００２３】図９から図１３に、図８の薄膜トランジス
タ基板の製造方法の例を示す。透明絶縁基板１上に下地
膜２，多結晶Ｓｉ膜４，ゲート絶縁膜５を順次形成し、
さらにＷを３０ｗｔ％含むＭｏ−Ｗ合金からなる導電膜
６をスパッタ法により堆積する。次に図９に示すよう
に、Ｎ型薄膜トランジスタのソースおよびドレインを含
む領域が開口されたレジストパタン４１を形成した後、
Ｍｏ−Ｗ合金からなる導電膜６を、りん酸濃度６０ｗｔ
％のエッチング液を用いてウェットエッチングし、レジ
ストパタン４１から０.３μｍ 後退した形状に加工す
る。次にレジストパタン４１をマスクとし、りんイオン
を平方センチあたり１×１０の１５乗のドーズ量で多結
晶Ｓｉ膜に注入し、Ｎ型薄膜トランジスタのソースおよ
びドレインをドープする。図１０に示すように、レジス
トパタンを除去後、りんイオンを平方センチ当たり３×
１０の１２乗のドーズ量で低濃度に注入し、ＬＤＤ１１
を形成する。次に図１１に示すように、Ｎ型薄膜トラン
ジスタの領域を覆い、Ｐ型薄膜トランジスタのソースお
よびドレイン領域を開口したレジストパタン４２を形成
する。図１２に示すように、酸素を添加したフッ素系ガ
スを用いたドライエッチにより、レジストを後退させつ
つＰ型薄膜トランジスタのゲートを加工し、ソースドレ
イン上のＭｏ−Ｗ膜を開口する。さらにボロンを平方セ
ンチあたり３×１０の１５乗のドーズ量でイオン注入
し、Ｐ型薄膜トランジスタのドレイン４３及びソース４
４をドープする。レジストを除去後、熱アニールまたは
ＲＴＡを行い、注入したドーパントを活性化し、図１３
に示すように同一基板上にＮ型とＰ型の薄膜トランジス
タを形成する。さらに、第２の実施例と同様に、層間絶
縁膜及びＡｌ合金積層膜からなる配線を形成し、図８の
薄膜トランジスタ基板を形成する。
【００２４】本実施例のＰ型の薄膜トランジスタのゲー
ト加工においてウェットエッチングを用いると、ゲート
がレジストから後退した形状に形成され、ゲートの後退
した領域の、レジストに被覆された領域の多結晶Ｓｉに
はボロンが注入されず、高抵抗領域となり、Ｐ型薄膜ト
ランジスタの特性が低下する。本発明の薄膜トランジス
タのゲートに用いられる組成のＭｏ−Ｗ膜はドライエッ
チ加工も可能であるため、Ｐ型薄膜トランジスタのゲー
トをドライエッチによりレジストを後退させつつ加工す
ることで、ゲート端にボロンが注入されない領域が形成
されるのを防止でき、良好な特性のＰ型の薄膜トランジ
スタを形成できる。本実施例によれば、均一性，信頼性
に優れたＮ型とＰ型の薄膜トランジスタが同一基板上に
形成されたＣＭＯＳ型の薄膜トランジスタ基板を生産性
よく形成でき、低消費電力であるＣＭＯＳ型の駆動回路
を基板上に有する液晶表示装置を低コストで提供でき
る。
【００２５】
【発明の効果】本発明によれば、生産性に優れ、均一な
特性の得られる薄膜トランジスタ基板が提供できる。ま
た、駆動回路を内蔵した液晶表示装置や自発光型の表示
装置に適した薄膜トランジスタ基板を低コストで製造で
きる。
【図面の簡単な説明】
【図１】本発明による薄膜トランジスタ基板の製造工程
の第一の実施例を示す図。
【図２】本発明による薄膜トランジスタ基板の製造工程
の第一の実施例を示す図。
【図３】Ｍｏ−Ｗ合金膜のエッチング後退量のエッチン
グ液組成依存性の例を示す図。
【図４】Ｍｏ−Ｗ合金膜のエッチング後退量の膜組成依
存性の例を示す図。
【図５】本発明による薄膜トランジスタ基板の第二の実
施例を示す図。
【図６】本発明による薄膜トランジスタ基板の第二の実
施例を示す図。
【図７】本発明による薄膜トランジスタ基板の製造工程
の第３の実施例を示す図。
【図８】本発明による薄膜トランジスタ基板の製造工程
の第３の実施例を示す図。
【図９】本発明による薄膜トランジスタ基板の製造工程
の第３の実施例を示す図。
【図１０】本発明による薄膜トランジスタ基板の製造工
程の第３の実施例を示す図。
【図１１】本発明による薄膜トランジスタ基板の製造工
程の第３の実施例を示す図。
【図１２】本発明による薄膜トランジスタ基板の製造工
程の第３の実施例を示す図。
【図１３】本発明による薄膜トランジスタ基板の製造工
程の第３の実施例を示す図。
【符号の説明】
１…ガラス基板、２，３…下地膜、４…多結晶シリコン
膜、５…ゲート絶縁膜、６…導電膜、７，４１，４２…
レジスト、８…後退量、９，４３…ドレイン、１０，４
４…ソース、１１…ＬＤＤ、１２，４５…ゲート、１３
…層間絶縁膜、１４…コンタクトホール、１５…ドレイ
ン配線、１６…無機保護膜、１７，１９…スルーホー
ル、１８…有機保護膜、２０…ソース配線、２１…透明
電極、３０…走査信号線、３１…共通電圧信号線、３２
…保持容量。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｍ 29/43 29/62 Ｇ 21/336 29/78 ６２７Ｃ (72)発明者 加藤 智也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 金子 寿輝 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 池田 一 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Ｆターム(参考） 2H092 JA25 JA37 JB22 KA04 KA19 KB05 MA07 MA17 MA18 MA41 4M104 AA01 AA09 BB13 BB14 BB16 BB18 BB36 CC05 DD02 DD06 DD16 DD17 DD20 DD37 DD64 DD65 EE08 EE14 EE17 EE18 FF03 FF08 FF17 FF22 GG09 GG10 GG14 GG20 HH18 5F033 GG04 HH09 HH18 HH19 HH20 HH38 JJ01 JJ09 JJ18 JJ20 JJ38 KK01 KK09 KK18 KK20 MM08 MM13 NN06 NN07 PP15 QQ08 QQ09 QQ11 QQ19 QQ20 QQ33 QQ37 QQ58 QQ65 QQ73 QQ82 RR04 RR06 RR21 RR22 SS04 SS15 TT04 VV06 VV15 WW04 XX15 XX34 5F043 AA26 BB18 EE23 GG02 5F110 AA16 BB02 BB04 CC02 DD02 DD13 DD14 DD17 EE06 EE23 EE44 FF02 FF30 GG02 GG13 GG45 HJ01 HJ04 HJ13 HJ23 HL04 HL06 HL12 HM15 NN03 NN23 NN24 NN27 NN35 NN72 PP03 PP35 QQ05 QQ11

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】透明絶縁性基板上に結晶性シリコンからな
    る半導体膜が形成され、半導体膜上にゲート絶縁膜を介
    して金属膜からなるゲートが形成され、ゲートを挟み半
    導体膜をドープしたソース及びドレインを有し、ゲート
    端にソースおよびドレインと同じ型のドーパントがソー
    スおよびドレインよりも低濃度にドープされたＬＤＤ領
    域を有するコプラナー型の薄膜トランジスタが形成され
    た薄膜トランジスタ基板であって、 前記ゲートがＭｏを主成分とし、Ｗを５ｗｔ％以上３０
    ｗｔ％以下含む、単層の金属膜からなることを特徴とす
    る薄膜トランジスタ基板。
  2. 【請求項２】透明絶縁性基板上に結晶性シリコンからな
    る半導体膜が形成され、半導体膜上にゲート絶縁膜を介
    して金属膜からなるゲートが形成され、ゲートを挟み半
    導体膜をドープしたソース及びドレインを有し、ゲート
    端にソースおよびドレインと同じ型のドーパントがソー
    スおよびドレインよりも低濃度にドープされたＬＤＤ領
    域を有するコプラナー型の薄膜トランジスタが形成され
    た薄膜トランジスタ基板であって、 前記ゲートがＭｏを主成分とし、Ｗを１７ｗｔ％以上２
    ２ｗｔ％以下含む単層の金属膜からなることを特徴とす
    る薄膜トランジスタ。
  3. 【請求項３】りん酸を６０ｗｔ％以上７０ｗｔ％以下含
    むエッチング液を用いてゲートを加工する工程を含み形
    成する、請求項１または２に記載の薄膜トランジスタ基
    板の製造方法。
JP2001065913A 2001-03-09 2001-03-09 薄膜トランジスタ基板の製造方法 Expired - Fee Related JP4244525B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001065913A JP4244525B2 (ja) 2001-03-09 2001-03-09 薄膜トランジスタ基板の製造方法
US09/931,761 US6512270B2 (en) 2001-03-09 2001-08-20 Thin film transistor substrate and process for producing the same
TW090121185A TW541703B (en) 2001-03-09 2001-08-28 Thin film transistor substrate and process for producing the same
KR10-2001-0052475A KR100426762B1 (ko) 2001-03-09 2001-08-29 박막 트랜지스터 기판 및 그 제조 방법
CNB011258780A CN1177374C (zh) 2001-03-09 2001-08-30 薄膜晶体管基片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001065913A JP4244525B2 (ja) 2001-03-09 2001-03-09 薄膜トランジスタ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002270845A true JP2002270845A (ja) 2002-09-20
JP4244525B2 JP4244525B2 (ja) 2009-03-25

Family

ID=18924487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001065913A Expired - Fee Related JP4244525B2 (ja) 2001-03-09 2001-03-09 薄膜トランジスタ基板の製造方法

Country Status (5)

Country Link
US (1) US6512270B2 (ja)
JP (1) JP4244525B2 (ja)
KR (1) KR100426762B1 (ja)
CN (1) CN1177374C (ja)
TW (1) TW541703B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE502004011477D1 (de) * 2003-01-29 2010-09-16 Polyic Gmbh & Co Kg Organisches speicherbauelement
CN100407461C (zh) * 2005-11-28 2008-07-30 晶元光电股份有限公司 高发光效率的发光元件的制造方法
JP4807366B2 (ja) * 2008-03-11 2011-11-02 ソニー株式会社 表示装置
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
KR102155051B1 (ko) 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
JP6751326B2 (ja) * 2016-09-16 2020-09-02 キオクシア株式会社 基板処理装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2948965B2 (ja) 1991-12-02 1999-09-13 松下電器産業株式会社 薄膜トランジスタの製造方法
JPH0917996A (ja) 1995-06-27 1997-01-17 Toshiba Corp Ｍｏｓ型半導体装置及びその製造方法
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
TW400556B (en) 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JPH10247733A (ja) 1997-03-04 1998-09-14 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPH11163366A (ja) 1997-09-25 1999-06-18 Toshiba Corp 薄膜トランジスタの製造方法
KR100313242B1 (ko) * 1997-11-17 2002-04-06 구본준, 론 위라하디락사 Mo-W합금을이용한액정표시장치와그제조방법
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP3540262B2 (ja) 1999-09-16 2004-07-07 松下電器産業株式会社 薄膜トランジスタの製造方法及びそれを用いた表示装置の製造方法

Also Published As

Publication number Publication date
CN1374705A (zh) 2002-10-16
TW541703B (en) 2003-07-11
KR20020072176A (ko) 2002-09-14
CN1177374C (zh) 2004-11-24
US6512270B2 (en) 2003-01-28
JP4244525B2 (ja) 2009-03-25
KR100426762B1 (ko) 2004-04-13
US20020125533A1 (en) 2002-09-12

Similar Documents

Publication Publication Date Title
JP3883706B2 (ja) エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
JPH07321338A (ja) 半導体集積回路およびその作製方法
US20040164297A1 (en) Display device
US7341899B2 (en) Method of fabricating a thin film transistor
JP2006332400A (ja) 薄膜半導体装置およびその製造方法
US20080191207A1 (en) Thin film transistor device, method of manufacturing the same, and display apparatus
JPH0730125A (ja) 半導体装置およびその作製方法
JP2007273919A (ja) 半導体装置及びその製造方法
JPH1195256A (ja) アクティブマトリクス基板
JP2002270845A (ja) 薄膜トランジスタ基板および製造方法
JP2002185008A (ja) 薄膜トランジスタ
JP2004063845A (ja) 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
JP4011540B2 (ja) 薄膜トランジスタマトリックス基板、および液晶表示装置
JP3325996B2 (ja) 半導体装置作製方法
JP4354099B2 (ja) 薄膜トランジスタの製造方法
JPH0432267A (ja) 薄膜トランジスタ
JPH11135797A (ja) 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JPH07321337A (ja) 半導体集積回路およびその作製方法
US6790720B1 (en) Method for fabricating a MOSFET and reducing line width of gate structure
JPH11345975A (ja) 薄膜トランジスタ及びその製造方法
JP3312541B2 (ja) 薄膜半導体装置の製造方法
JP2002094074A (ja) 薄膜半導体装置の製造方法
JP2003289146A (ja) 半導体装置
JP2009004582A (ja) 半導体装置の製造方法、表示装置の製造方法、半導体装置及び表示装置
JPH0982974A (ja) 多結晶Ｓｉ薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081229

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees