JP2002270667A - 半導体製造方法及び半導体製造装置 - Google Patents
半導体製造方法及び半導体製造装置Info
- Publication number
- JP2002270667A JP2002270667A JP2001069136A JP2001069136A JP2002270667A JP 2002270667 A JP2002270667 A JP 2002270667A JP 2001069136 A JP2001069136 A JP 2001069136A JP 2001069136 A JP2001069136 A JP 2001069136A JP 2002270667 A JP2002270667 A JP 2002270667A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- semiconductor manufacturing
- semiconductor wafer
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェハに対して半導体製造プロセスを
行いながら、同時に半導体ウェハの検査を行う。 【解決手段】 複数枚毎に半導体ウェハを半導体製造装
置１に設置し、半導体製造装置１内において、各半導体
ウェハに対して半導体製造プロセスを行いながら、当該
半導体製造プロセスが行われた半導体ウェハのうち、任
意の半導体ウェハを当該半導体製造装置１の複数枚毎に
設置された位置３とは別の位置５から外部に取り出し、
取り出された半導体ウェハの検査を行い、良品と判断さ
れた場合には、当該半導体ウェハを再び半導体製造装置
１の複数枚毎に設置された位置３とは別の位置５から内
部に戻し、半導体製造装置１内において、戻された半導
体ウェハを半導体製造プロセスが完了した他の半導体ウ
ェハと共に当該半導体製造装置の複数枚毎に設置された
位置３に戻す。
行いながら、同時に半導体ウェハの検査を行う。 【解決手段】 複数枚毎に半導体ウェハを半導体製造装
置１に設置し、半導体製造装置１内において、各半導体
ウェハに対して半導体製造プロセスを行いながら、当該
半導体製造プロセスが行われた半導体ウェハのうち、任
意の半導体ウェハを当該半導体製造装置１の複数枚毎に
設置された位置３とは別の位置５から外部に取り出し、
取り出された半導体ウェハの検査を行い、良品と判断さ
れた場合には、当該半導体ウェハを再び半導体製造装置
１の複数枚毎に設置された位置３とは別の位置５から内
部に戻し、半導体製造装置１内において、戻された半導
体ウェハを半導体製造プロセスが完了した他の半導体ウ
ェハと共に当該半導体製造装置の複数枚毎に設置された
位置３に戻す。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハに対
して半導体製造プロセスを行いながら、当該半導体ウェ
ハ上に半導体回路を形成する半導体製造方法及び半導体
製造装置に関する。
して半導体製造プロセスを行いながら、当該半導体ウェ
ハ上に半導体回路を形成する半導体製造方法及び半導体
製造装置に関する。
【０００２】
【従来の技術】半導体回路は、半導体ウェハ上に、例え
ば蒸着法やスパッタリング法等の薄膜形成技術によって
同一形状となる半導体回路パターンを多数形成した後
に、この半導体回路パターンが多数形成された半導体ウ
ェハを個々の半導体チップとして切り出すことにより作
製される。
ば蒸着法やスパッタリング法等の薄膜形成技術によって
同一形状となる半導体回路パターンを多数形成した後
に、この半導体回路パターンが多数形成された半導体ウ
ェハを個々の半導体チップとして切り出すことにより作
製される。
【０００３】このような半導体製造プロセスを行うため
の半導体製造装置を図３に示す。
の半導体製造装置を図３に示す。
【０００４】図３に示す半導体製造装置１００は、容器
１０１ａ，１０１ｂの内部に半導体ウェハが収納された
状態で設置されるウェハ設置部１０２ａ，１０２ｂと、
半導体ウェハに対して半導体製造プロセスを行うプロセ
スチャンバ部１０３ａ，１０３ｂと、これらウェハ設置
部１０２ａ，１０２ｂとプロセスチャンバ部１０３ａ，
１０３ｂとの間で半導体ウェハの搬送を行うウェハ搬送
部１０４とを備えている。
１０１ａ，１０１ｂの内部に半導体ウェハが収納された
状態で設置されるウェハ設置部１０２ａ，１０２ｂと、
半導体ウェハに対して半導体製造プロセスを行うプロセ
スチャンバ部１０３ａ，１０３ｂと、これらウェハ設置
部１０２ａ，１０２ｂとプロセスチャンバ部１０３ａ，
１０３ｂとの間で半導体ウェハの搬送を行うウェハ搬送
部１０４とを備えている。
【０００５】ウェハ設置部１０２ａ，１０２ｂは、密閉
式の容器１０１ａ，１０１ｂの内部に半導体ウェハが複
数枚毎に収納された状態で設置されることにより、半導
体ウェハを外気に曝すことなく、ウェハ搬送部１０４に
出し入れすることが可能となっている。
式の容器１０１ａ，１０１ｂの内部に半導体ウェハが複
数枚毎に収納された状態で設置されることにより、半導
体ウェハを外気に曝すことなく、ウェハ搬送部１０４に
出し入れすることが可能となっている。
【０００６】プロセスチャンバ部１０３ａ，１０３ｂ
は、半導体製造プロセスとして、例えば蒸着法やスパッ
タリング法等の薄膜形成技術により、半導体ウェハ上に
半導体回路パターンを形成したり、フォトリソグラフィ
技術により、半導体ウェハ上に半導体回路パターンに対
応したレジストパターンを形成し、このレジストパター
ンが形成された半導体ウェハに対してエッチング加工等
を行う。
は、半導体製造プロセスとして、例えば蒸着法やスパッ
タリング法等の薄膜形成技術により、半導体ウェハ上に
半導体回路パターンを形成したり、フォトリソグラフィ
技術により、半導体ウェハ上に半導体回路パターンに対
応したレジストパターンを形成し、このレジストパター
ンが形成された半導体ウェハに対してエッチング加工等
を行う。
【０００７】ウェハ搬送部１０４は、半導体ウェハの搬
送を行うための搬送用ロボット１０５を備え、この搬送
用ロボット１０５によってウェハ設置部１０２ａ，１０
２ｂとプロセスチャンバ部１０３ａ，１０３ｂとの間で
半導体ウェハの搬送を行うようになされている。
送を行うための搬送用ロボット１０５を備え、この搬送
用ロボット１０５によってウェハ設置部１０２ａ，１０
２ｂとプロセスチャンバ部１０３ａ，１０３ｂとの間で
半導体ウェハの搬送を行うようになされている。
【０００８】この半導体製造装置１００では、ウェハ設
置部１０２ａ，１０２ｂに、半導体ウェハが収納された
容器１０１ａ，１０１ｂが設置されると、ウェハ搬送部
１０４の搬送用ロボット１０５により、これらの容器１
０１，１０１の中から半導体ウェハが取り出され、ウェ
ハ搬送部１０４を通過しながら、プロセスチャンバ部１
０３ａ，１０３ｂへと搬送される。そして、このプロセ
スチャンバ部１０３ａ，１０３ｂに供給された半導体ウ
ェハに対して半導体製造プロセスが行われる。半導体プ
ロセスが行われた半導体ウェハは、搬送用ロボット１０
５によりプロセスチャンバ部１０３ａ，１０３ｂから取
り出され、ウェハ搬送部１０４を通過しながら、ウェハ
載置部１０２ａ，１０２ｂに設置された容器１０１ａ，
１０１ｂの内部へと再び戻される。
置部１０２ａ，１０２ｂに、半導体ウェハが収納された
容器１０１ａ，１０１ｂが設置されると、ウェハ搬送部
１０４の搬送用ロボット１０５により、これらの容器１
０１，１０１の中から半導体ウェハが取り出され、ウェ
ハ搬送部１０４を通過しながら、プロセスチャンバ部１
０３ａ，１０３ｂへと搬送される。そして、このプロセ
スチャンバ部１０３ａ，１０３ｂに供給された半導体ウ
ェハに対して半導体製造プロセスが行われる。半導体プ
ロセスが行われた半導体ウェハは、搬送用ロボット１０
５によりプロセスチャンバ部１０３ａ，１０３ｂから取
り出され、ウェハ搬送部１０４を通過しながら、ウェハ
載置部１０２ａ，１０２ｂに設置された容器１０１ａ，
１０１ｂの内部へと再び戻される。
【０００９】これにより、半導体ウェハ上に同一形状と
なる半導体回路パターンを多数形成することができる。
そして、この半導体回路パターンが多数形成された半導
体ウェハを後の切断工程にて個々の半導体チップとして
切り出すことにより、多数の半導体回路が一括して製造
されることとなる。
なる半導体回路パターンを多数形成することができる。
そして、この半導体回路パターンが多数形成された半導
体ウェハを後の切断工程にて個々の半導体チップとして
切り出すことにより、多数の半導体回路が一括して製造
されることとなる。
【００１０】
【発明が解決しようとする課題】ところで、上述した半
導体製造装置１００では、半導体ウェハの品質や歩留り
を確保するために、半導体製造プロセスが完了した半導
体ウェハを検査装置に搬送し、半導体ウェハの検査を行
っている。また、本格的な半導体製造プロセスを行う前
に、先行して行われた１枚乃至数枚の半導体ウェハによ
り、プロセス条件の確認等を行っている。
導体製造装置１００では、半導体ウェハの品質や歩留り
を確保するために、半導体製造プロセスが完了した半導
体ウェハを検査装置に搬送し、半導体ウェハの検査を行
っている。また、本格的な半導体製造プロセスを行う前
に、先行して行われた１枚乃至数枚の半導体ウェハによ
り、プロセス条件の確認等を行っている。
【００１１】しかしながら、半導体ウェハの検査を行う
場合には、上述した容器１０１ａ，１０１ｂの内部に収
納された全ての半導体ウェハに対する半導体製造プロセ
スが完了するまで、半導体ウェハを検査装置に搬送する
ことができず、製造時間が長くなってしまうといった問
題があった。
場合には、上述した容器１０１ａ，１０１ｂの内部に収
納された全ての半導体ウェハに対する半導体製造プロセ
スが完了するまで、半導体ウェハを検査装置に搬送する
ことができず、製造時間が長くなってしまうといった問
題があった。
【００１２】特に、抜き取り検査では、容器１０１ａ，
１０１ｂの中から数枚の半導体ウェハを抜き出して検査
するため、上述した全ての半導体ウェハに対する半導体
製造プロセスが完了するまで、半導体ウェハの検査を行
うことができないことは、生産性が低下する大きな要因
となってしまう。
１０１ｂの中から数枚の半導体ウェハを抜き出して検査
するため、上述した全ての半導体ウェハに対する半導体
製造プロセスが完了するまで、半導体ウェハの検査を行
うことができないことは、生産性が低下する大きな要因
となってしまう。
【００１３】そこで、従来より、半導体製造装置と共に
検査装置を半導体製造システムに組み込むインライン化
や、半導体製造装置に検査ユニットを組み込むモニタリ
ング化等が行われている。
検査装置を半導体製造システムに組み込むインライン化
や、半導体製造装置に検査ユニットを組み込むモニタリ
ング化等が行われている。
【００１４】しかしながら、インライン化の場合には、
外部からの振動等の影響を受けやすいことや、半導体ウ
ェハの検査が抜き取り検査であること等を考慮すると、
能力バランスが悪く、コスト面からも必ずしも好ましい
ものではなかった。また、モニタリング化に関しても、
現在の要素技術で量産時の検査に置き換えるとは未だ困
難とされている。
外部からの振動等の影響を受けやすいことや、半導体ウ
ェハの検査が抜き取り検査であること等を考慮すると、
能力バランスが悪く、コスト面からも必ずしも好ましい
ものではなかった。また、モニタリング化に関しても、
現在の要素技術で量産時の検査に置き換えるとは未だ困
難とされている。
【００１５】また、半導体ウェハの検査では、表面状態
の確認等といった検査者の目視に頼る工程が多くあり、
上述した全ての半導体ウェハに対する半導体製造プロセ
スが完了した後に半導体ウェハの検査を行うことが主流
となっている。
の確認等といった検査者の目視に頼る工程が多くあり、
上述した全ての半導体ウェハに対する半導体製造プロセ
スが完了した後に半導体ウェハの検査を行うことが主流
となっている。
【００１６】そこで、本発明はこのような従来の事情に
鑑みて提案されたものであり、半導体ウェハに対して半
導体製造プロセスを行いながら、同時に半導体ウェハの
検査を行うことを可能とし、製造時間の短縮化並びに品
質及び歩留りの大幅な向上を可能とした半導体製造方法
及び半導体製造装置を提供することを目的とする。
鑑みて提案されたものであり、半導体ウェハに対して半
導体製造プロセスを行いながら、同時に半導体ウェハの
検査を行うことを可能とし、製造時間の短縮化並びに品
質及び歩留りの大幅な向上を可能とした半導体製造方法
及び半導体製造装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体ウェハに対して半導体製造プロセ
スを行いながら、当該半導体ウェハ上に半導体回路を形
成する半導体製造方法であって、複数枚毎に半導体ウェ
ハを半導体製造装置に設置し、半導体製造装置内におい
て、各半導体ウェハに対して半導体製造プロセスを行い
ながら、当該半導体製造プロセスが行われた半導体ウェ
ハのうち、任意の半導体ウェハを当該半導体製造装置の
複数枚毎に設置された位置とは別の位置から外部に取り
出し、取り出された半導体ウェハの検査を行い、良品と
判断された場合には、当該半導体ウェハを再び半導体製
造装置の複数枚毎に設置された位置とは別の位置から内
部に戻し、半導体製造装置内において、戻された半導体
ウェハを半導体製造プロセスが完了した他の半導体ウェ
ハと共に当該半導体製造装置の複数枚毎に設置された位
置に戻すことを特徴としている。
に、本発明は、半導体ウェハに対して半導体製造プロセ
スを行いながら、当該半導体ウェハ上に半導体回路を形
成する半導体製造方法であって、複数枚毎に半導体ウェ
ハを半導体製造装置に設置し、半導体製造装置内におい
て、各半導体ウェハに対して半導体製造プロセスを行い
ながら、当該半導体製造プロセスが行われた半導体ウェ
ハのうち、任意の半導体ウェハを当該半導体製造装置の
複数枚毎に設置された位置とは別の位置から外部に取り
出し、取り出された半導体ウェハの検査を行い、良品と
判断された場合には、当該半導体ウェハを再び半導体製
造装置の複数枚毎に設置された位置とは別の位置から内
部に戻し、半導体製造装置内において、戻された半導体
ウェハを半導体製造プロセスが完了した他の半導体ウェ
ハと共に当該半導体製造装置の複数枚毎に設置された位
置に戻すことを特徴としている。
【００１８】以上のように、本発明に係る半導体製造方
法では、半導体製造プロセスが行われた半導体ウェハの
うち、任意の半導体ウェハを半導体製造装置の複数枚毎
に設置された位置とは別の位置から外部に取り出すこと
により、取り出された半導体ウェハの検査を行うと共
に、他の半導体ウェハに対する半導体製造プロセスを行
うことができる。
法では、半導体製造プロセスが行われた半導体ウェハの
うち、任意の半導体ウェハを半導体製造装置の複数枚毎
に設置された位置とは別の位置から外部に取り出すこと
により、取り出された半導体ウェハの検査を行うと共
に、他の半導体ウェハに対する半導体製造プロセスを行
うことができる。
【００１９】また、検査が行われた半導体ウェハを再び
半導体製造装置の複数枚毎に設置された位置とは別の位
置から内部に戻し、半導体製造プロセスが完了した他の
半導体ウェハと共に、半導体製造装置の複数枚毎に設置
された位置に戻すことにより、半導体ウェハの検査の影
響を受けることなく、半導体製造プロセスが完了した全
ての半導体ウェハを半導体製造装置の複数枚毎に設置さ
れた位置に戻すことができる。
半導体製造装置の複数枚毎に設置された位置とは別の位
置から内部に戻し、半導体製造プロセスが完了した他の
半導体ウェハと共に、半導体製造装置の複数枚毎に設置
された位置に戻すことにより、半導体ウェハの検査の影
響を受けることなく、半導体製造プロセスが完了した全
ての半導体ウェハを半導体製造装置の複数枚毎に設置さ
れた位置に戻すことができる。
【００２０】したがって、本手法によれば、半導体ウェ
ハに対して半導体製造プロセスを行いながら、同時に半
導体ウェハの検査を行うことができる。
ハに対して半導体製造プロセスを行いながら、同時に半
導体ウェハの検査を行うことができる。
【００２１】なお、取り出された半導体ウェハの検査を
行い、不良と判断された場合には、半導体製造装置を直
ちに停止させればよい。これにより、不良の発生を抑制
することができる。
行い、不良と判断された場合には、半導体製造装置を直
ちに停止させればよい。これにより、不良の発生を抑制
することができる。
【００２２】また、本発明は、半導体ウェアに対して半
導体製造プロセスを行いながら、当該半導体ウェハ上に
半導体回路を形成するための半導体製造装置であって、
半導体ウェハが複数枚毎に設置されるウェハ設置部と、
半導体ウェハに対して半導体製造プロセスを行うプロセ
スチャンバ部と、半導体ウェハの出し入れを行うウェハ
出入部と、ウェハ設置部、プロセスチャンバ部及びウェ
ハ出入部の間で半導体ウェハの搬送を行うウェハ搬送部
とを備える。そして、プロセスチャンバ部にて半導体製
造プロセスが行われた半導体ウェハのうち、任意の半導
体ウェハがウェハ出入部から外部に取り出され、取り出
された半導体ウェハが再びウェハ出入部から内部に戻さ
れると、戻された半導体ウェハが半導体製造プロセスが
完了した他の半導体ウェハと共にウェハ設置部に戻され
ることを特徴としている。
導体製造プロセスを行いながら、当該半導体ウェハ上に
半導体回路を形成するための半導体製造装置であって、
半導体ウェハが複数枚毎に設置されるウェハ設置部と、
半導体ウェハに対して半導体製造プロセスを行うプロセ
スチャンバ部と、半導体ウェハの出し入れを行うウェハ
出入部と、ウェハ設置部、プロセスチャンバ部及びウェ
ハ出入部の間で半導体ウェハの搬送を行うウェハ搬送部
とを備える。そして、プロセスチャンバ部にて半導体製
造プロセスが行われた半導体ウェハのうち、任意の半導
体ウェハがウェハ出入部から外部に取り出され、取り出
された半導体ウェハが再びウェハ出入部から内部に戻さ
れると、戻された半導体ウェハが半導体製造プロセスが
完了した他の半導体ウェハと共にウェハ設置部に戻され
ることを特徴としている。
【００２３】以上のように本発明に係る半導体製造装置
では、プロセスチャンバ部にて半導体製造プロセスが行
われた半導体ウェハのうち、任意の半導体ウェハがウェ
ハ出入部から外部に取り出される。これにより、取り出
された半導体ウェハの検査等を行いながら、プロセスチ
ャンバ部にて他の半導体ウェハに対する半導体製造プロ
セスを行うことができる。
では、プロセスチャンバ部にて半導体製造プロセスが行
われた半導体ウェハのうち、任意の半導体ウェハがウェ
ハ出入部から外部に取り出される。これにより、取り出
された半導体ウェハの検査等を行いながら、プロセスチ
ャンバ部にて他の半導体ウェハに対する半導体製造プロ
セスを行うことができる。
【００２４】また、この半導体製造装置では、取り出さ
れた半導体ウェハが再びウェハ出入部から内部に戻され
ると、戻された半導体ウェハが半導体製造プロセスが完
了した他の半導体ウェハと共にウェハ設置部に戻され
る。これにより、半導体ウェハを取り出したことによる
影響を受けることなく、半導体製造プロセスが完了した
全ての半導体ウェハを半導体製造装置のウェハ設置部に
戻すことができる。
れた半導体ウェハが再びウェハ出入部から内部に戻され
ると、戻された半導体ウェハが半導体製造プロセスが完
了した他の半導体ウェハと共にウェハ設置部に戻され
る。これにより、半導体ウェハを取り出したことによる
影響を受けることなく、半導体製造プロセスが完了した
全ての半導体ウェハを半導体製造装置のウェハ設置部に
戻すことができる。
【００２５】したがって、この半導体製造装置では、半
導体ウェハに対する半導体製造プロセスをプロセスチャ
ンバ部で行いながら、任意の半導体ウェハをウェハ出入
部から出し入れすることができる。
導体ウェハに対する半導体製造プロセスをプロセスチャ
ンバ部で行いながら、任意の半導体ウェハをウェハ出入
部から出し入れすることができる。
【００２６】なお、取り出された半導体ウェハの検査を
行い、不良と判断された場合には、当該半導体製造装置
を直ちに停止すればよい。これにより、不良の発生を抑
制することができる。
行い、不良と判断された場合には、当該半導体製造装置
を直ちに停止すればよい。これにより、不良の発生を抑
制することができる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２８】本発明を適用した半導体製造装置の一構成
例を図１に示す。
例を図１に示す。
【００２９】図１に示す半導体製造装置１は、半導体ウ
ェハに対して半導体製造プロセスを行いながら、当該半
導体ウェハ上に半導体回路を形成するためのものであ
り、内部環境が周辺環境と空間的に遮断されたクリーン
ルーム内に、半導体ウェハの検査装置とともに配設され
ている。なお、クリーンルームでは、塵埃等を除去した
清浄な空気が供給されることにより、内部環境がクリー
ンな状態に保たれている。
ェハに対して半導体製造プロセスを行いながら、当該半
導体ウェハ上に半導体回路を形成するためのものであ
り、内部環境が周辺環境と空間的に遮断されたクリーン
ルーム内に、半導体ウェハの検査装置とともに配設され
ている。なお、クリーンルームでは、塵埃等を除去した
清浄な空気が供給されることにより、内部環境がクリー
ンな状態に保たれている。
【００３０】また、半導体ウェハは、複数枚（通常は２
５枚程度）毎にカセットに収納された状態、或いは所定
の密閉式の容器にカセットごと収納された状態で半導体
製造装置１又は検査装置に搬送されることとなる。
５枚程度）毎にカセットに収納された状態、或いは所定
の密閉式の容器にカセットごと収納された状態で半導体
製造装置１又は検査装置に搬送されることとなる。
【００３１】半導体製造装置１は、上述した半導体ウェ
ハがカセットごと収納された第１及び第２の容器２ａ，
２ｂが設置される第１及び第２のウェハ設置部３ａ，３
ｂと、半導体ウェハに対して半導体プロセスを行う第１
及び第２のプロセスチャンバ部４ａ，４ｂと、半導体ウ
ェハの出し入れを行うウェハ出入部５と、これらウェハ
設置部３ａ，３ｂと第１及び第２のプロセスチャンバ部
４ａ，４ｂと、ウェハ出入部５の間で半導体ウェハの搬
送を行うウェハ搬送部６とを備えている。
ハがカセットごと収納された第１及び第２の容器２ａ，
２ｂが設置される第１及び第２のウェハ設置部３ａ，３
ｂと、半導体ウェハに対して半導体プロセスを行う第１
及び第２のプロセスチャンバ部４ａ，４ｂと、半導体ウ
ェハの出し入れを行うウェハ出入部５と、これらウェハ
設置部３ａ，３ｂと第１及び第２のプロセスチャンバ部
４ａ，４ｂと、ウェハ出入部５の間で半導体ウェハの搬
送を行うウェハ搬送部６とを備えている。
【００３２】第１及び第２のウェハ設置部３ａ，３ｂ
は、ローダー兼アンローダーであり、密閉式の第１及び
第２の容器２ａ，２ｂの中からカセットに収納された半
導体ウェハを外気に曝すことなく、ウェハ搬送部６に出
し入れするためのインターフェースとして、例えばＳＭ
ＩＦ（standard mechanical interface）やＦＯＵＰ等
を有している。
は、ローダー兼アンローダーであり、密閉式の第１及び
第２の容器２ａ，２ｂの中からカセットに収納された半
導体ウェハを外気に曝すことなく、ウェハ搬送部６に出
し入れするためのインターフェースとして、例えばＳＭ
ＩＦ（standard mechanical interface）やＦＯＵＰ等
を有している。
【００３３】第１及び第２のプロセスチャンバ部４ａ，
４ｂは、真空ポンプ（図示せず）により内部を高真空の
状態に維持することができ、このような高真空な状態で
半導体ウェハに対する半導体製造プロセスを行う。具体
的には、例えば蒸着法やスパッタリング法等の薄膜形成
技術により、半導体ウェハ上に半導体回路パターンを形
成したり、フォトリソグラフィ技術により、半導体ウェ
ハ上に半導体回路パターンに対応したレジストパターン
を形成し、このレジストパターンが形成された半導体ウ
ェハに対してエッチング加工等を行う。
４ｂは、真空ポンプ（図示せず）により内部を高真空の
状態に維持することができ、このような高真空な状態で
半導体ウェハに対する半導体製造プロセスを行う。具体
的には、例えば蒸着法やスパッタリング法等の薄膜形成
技術により、半導体ウェハ上に半導体回路パターンを形
成したり、フォトリソグラフィ技術により、半導体ウェ
ハ上に半導体回路パターンに対応したレジストパターン
を形成し、このレジストパターンが形成された半導体ウ
ェハに対してエッチング加工等を行う。
【００３４】ウェハ出入部５は、上述した第１及び第２
のウェハ設置部３ａ，３ｂとは別個に設けられたローダ
ー兼アンローダーであり、任意の半導体ウェハを密閉式
の第３の容器２ｃにカセットごと収納した状態で半導体
製造装置１から出し入れすることが可能となっている。
具体的に、このウェハ出入部５は、半導体ウェハを外気
に曝すことなく、ウェハ搬送部６から密閉式の第３の容
器２ｃの中にカセットに収納された状態で出し入れする
ためのインターフェースとして、例えばＳＭＩＦ（stan
dard mechanical interface）やＦＯＵＰ等を有してい
る。
のウェハ設置部３ａ，３ｂとは別個に設けられたローダ
ー兼アンローダーであり、任意の半導体ウェハを密閉式
の第３の容器２ｃにカセットごと収納した状態で半導体
製造装置１から出し入れすることが可能となっている。
具体的に、このウェハ出入部５は、半導体ウェハを外気
に曝すことなく、ウェハ搬送部６から密閉式の第３の容
器２ｃの中にカセットに収納された状態で出し入れする
ためのインターフェースとして、例えばＳＭＩＦ（stan
dard mechanical interface）やＦＯＵＰ等を有してい
る。
【００３５】ウェハ搬送部６は、半導体ウェハの搬送を
行うための搬送用ロボット７を備え、この搬送用ロボッ
ト７によって第１及び第２のウェハ設置部３ａ，３ｂ
と、第１及び第２のプロセスチャンバ部４ａ，４ｂと、
ウェハ出入部５との間で半導体ウェハの搬送を行うよう
になされている。
行うための搬送用ロボット７を備え、この搬送用ロボッ
ト７によって第１及び第２のウェハ設置部３ａ，３ｂ
と、第１及び第２のプロセスチャンバ部４ａ，４ｂと、
ウェハ出入部５との間で半導体ウェハの搬送を行うよう
になされている。
【００３６】また、半導体製造装置１は、この装置全体
の動作を制御する制御部を備え、上述した搬送用ロボッ
ト７による半導体ウェハの搬送の制御や、第１及び第２
のプロセスチャンバ部４ａ，４ｂにおける各半導体製造
プロセスの制御等を行っている。
の動作を制御する制御部を備え、上述した搬送用ロボッ
ト７による半導体ウェハの搬送の制御や、第１及び第２
のプロセスチャンバ部４ａ，４ｂにおける各半導体製造
プロセスの制御等を行っている。
【００３７】また、半導体製造装置１は、作業者が表示
装置を見ながら入力装置により必要な指示を入力するた
めの操作部等を備えている。
装置を見ながら入力装置により必要な指示を入力するた
めの操作部等を備えている。
【００３８】本発明を適用した半導体製造方法では、以
上のように構成される半導体製造装置１を用いて、半導
体ウェハに対して半導体製造プロセスを行いながら、同
時に半導体ウェハの検査や先行条件の確認等を行うこと
ができる。
上のように構成される半導体製造装置１を用いて、半導
体ウェハに対して半導体製造プロセスを行いながら、同
時に半導体ウェハの検査や先行条件の確認等を行うこと
ができる。
【００３９】具体的に、この半導体製造装置１を用いて
半導体ウェハに対して半導体製造プロセスを行いなが
ら、半導体ウェハの検査を行う手順について、図２に示
すフローチャートを参照して説明する。
半導体ウェハに対して半導体製造プロセスを行いなが
ら、半導体ウェハの検査を行う手順について、図２に示
すフローチャートを参照して説明する。
【００４０】先ず、ステップＳ１において、半導体製造
装置１の第１及び第２のウェハ設置部３ａ，３ｂに第１
及び第２の容器２ａ，２ｂをそれぞれ設置する。なお、
半導体ウェハは、複数枚毎（ここでは、２５枚とす
る。）にカセットに収納されており、このカセットが第
１及び第２の容器３ａ，３ｂの内部にそれぞれ収納され
ている。
装置１の第１及び第２のウェハ設置部３ａ，３ｂに第１
及び第２の容器２ａ，２ｂをそれぞれ設置する。なお、
半導体ウェハは、複数枚毎（ここでは、２５枚とす
る。）にカセットに収納されており、このカセットが第
１及び第２の容器３ａ，３ｂの内部にそれぞれ収納され
ている。
【００４１】次に、ステップＳ２において、ウェハ設置
部３ａ，３ｂに設置された第１の及び第２の容器２ａ，
２ｂの底部からカセットが取り出されると、ウェハ搬送
部６の搬送用ロボット７がカセットの中から半導体ウェ
ハを取り出し、ウェハ搬送部６を通過しながら、第１の
プロセスチャンバ部４ａの内部に半導体ウェハを順次供
給する。
部３ａ，３ｂに設置された第１の及び第２の容器２ａ，
２ｂの底部からカセットが取り出されると、ウェハ搬送
部６の搬送用ロボット７がカセットの中から半導体ウェ
ハを取り出し、ウェハ搬送部６を通過しながら、第１の
プロセスチャンバ部４ａの内部に半導体ウェハを順次供
給する。
【００４２】次に、ステップＳ３において、第１のプロ
セスチャンバ部４ａに供給された半導体ウェハに対して
半導体製造プロセスを行う。
セスチャンバ部４ａに供給された半導体ウェハに対して
半導体製造プロセスを行う。
【００４３】次に、ステップＳ４において、搬送用ロボ
ット７が第１のプロセスチャンバ部４ａの中から半導体
ウェハを取り出し、ウェハ搬送部６を通過しながら、第
２のプロセスチャンバ部４ｂの内部に半導体ウェハを順
次供給する。
ット７が第１のプロセスチャンバ部４ａの中から半導体
ウェハを取り出し、ウェハ搬送部６を通過しながら、第
２のプロセスチャンバ部４ｂの内部に半導体ウェハを順
次供給する。
【００４４】次に、ステップＳ５において、第２のプロ
セスチャンバ部４ｂに供給された半導体ウェハに対して
半導体製造プロセスを行う。
セスチャンバ部４ｂに供給された半導体ウェハに対して
半導体製造プロセスを行う。
【００４５】次に、ステップＳ６において、搬送用ロボ
ット７が第２のプロセスチャンバ部４ｂの中から、半導
体製造プロセスが行われた半導体ウェハのうち、任意の
半導体ウェハ（ここでは、カセットに収納された２枚目
と１０枚目の半導体ウェハとする。）を取り出し、ウェ
ハ搬送部６を通過しながら、ウェハ出入部５へと搬送す
る。そして、ウェハ出入部５に搬送された半導体ウェハ
は、搬送用ロボット７によりカセットに収納され、この
カセットごとウェハ出入部５に設置された第３の容器２
ｃの内部に収納される。そして、半導体製造装置１のウ
ェハ出入部５から第３の容器２ｃを取り外し、この第３
の容器２ｃを検査装置へと搬送する。
ット７が第２のプロセスチャンバ部４ｂの中から、半導
体製造プロセスが行われた半導体ウェハのうち、任意の
半導体ウェハ（ここでは、カセットに収納された２枚目
と１０枚目の半導体ウェハとする。）を取り出し、ウェ
ハ搬送部６を通過しながら、ウェハ出入部５へと搬送す
る。そして、ウェハ出入部５に搬送された半導体ウェハ
は、搬送用ロボット７によりカセットに収納され、この
カセットごとウェハ出入部５に設置された第３の容器２
ｃの内部に収納される。そして、半導体製造装置１のウ
ェハ出入部５から第３の容器２ｃを取り外し、この第３
の容器２ｃを検査装置へと搬送する。
【００４６】ところで、半導体製造装置１は、半導体ウ
ェハがウェハ出入部５から取り出し可能なことを作業者
に通知する通知手段として、例えばブザーやシグナルタ
ワー等を備えている。これにより、作業者は、半導体ウ
ェハが第３の容器２ｃに回収されたことを容易に知るこ
とができ、この第３の容器２ｃを直ちに検査装置へと搬
送することができる。
ェハがウェハ出入部５から取り出し可能なことを作業者
に通知する通知手段として、例えばブザーやシグナルタ
ワー等を備えている。これにより、作業者は、半導体ウ
ェハが第３の容器２ｃに回収されたことを容易に知るこ
とができ、この第３の容器２ｃを直ちに検査装置へと搬
送することができる。
【００４７】次に、ステップＳ７において、例えば走査
型電子顕微鏡（ＳＥＭ：Scanning Electron Microscop
e）等の検査装置を用いて、回収された半導体ウェハの
検査を行う。具体的に、半導体ウェハに対しては、例え
ば重ね合わせ測定や、測長ＳＥＭ、検査者による目視検
査等の複数項目に亘って検査を行う。
型電子顕微鏡（ＳＥＭ：Scanning Electron Microscop
e）等の検査装置を用いて、回収された半導体ウェハの
検査を行う。具体的に、半導体ウェハに対しては、例え
ば重ね合わせ測定や、測長ＳＥＭ、検査者による目視検
査等の複数項目に亘って検査を行う。
【００４８】そして、半導体ウェハが良品と判断された
場合には、検査が行われた半導体ウェハを再びカセット
に戻し、このカセットを第３の容器２ｃの内部に収納す
る。そして、ステップＳ８に進み、第３の容器２ｃを再
び半導体製造装置１のウェハ出入部５に設置する。
場合には、検査が行われた半導体ウェハを再びカセット
に戻し、このカセットを第３の容器２ｃの内部に収納す
る。そして、ステップＳ８に進み、第３の容器２ｃを再
び半導体製造装置１のウェハ出入部５に設置する。
【００４９】次に、ステップＳ９において、ウェハ出入
部５に設置された第３の容器２ｃの底部からカセットが
取り出されると、ウェハ搬送部６の搬送用ロボット７が
カセットの中から半導体ウェハを取り出し、ウェハ搬送
部６を通過しながら、第１及び第２のウェハ設置部３
ａ，３ｂへと搬送する。
部５に設置された第３の容器２ｃの底部からカセットが
取り出されると、ウェハ搬送部６の搬送用ロボット７が
カセットの中から半導体ウェハを取り出し、ウェハ搬送
部６を通過しながら、第１及び第２のウェハ設置部３
ａ，３ｂへと搬送する。
【００５０】そして、第１及び第２のウェハ設置部３
ａ，３ｂに搬送された半導体ウェハは、半導体製造プロ
セスが行われた他の半導体ウェハと共に、搬送用ロボッ
ト７によりカセットに収納され、このカセットごと第１
及び第２のウェハ設置部３ａ，３ｂに設置された第１及
び第２の容器２ａ，２ｂの内部に戻される。
ａ，３ｂに搬送された半導体ウェハは、半導体製造プロ
セスが行われた他の半導体ウェハと共に、搬送用ロボッ
ト７によりカセットに収納され、このカセットごと第１
及び第２のウェハ設置部３ａ，３ｂに設置された第１及
び第２の容器２ａ，２ｂの内部に戻される。
【００５１】ところで、上記カセットには、各半導体ウ
ェハが当該カセットのどの位置に収納されているかを示
すアドレス情報として、バーコード（ＩＤナンバー）等
が付されている。すなわち、このカセットに付されたア
ドレス情報が各半導体ウェハを識別するための識別情報
となっている。また、第１及び第２の容器２ａ，２ｂに
も、各容器２ａ，２ｂを識別するための識別情報とし
て、バーコード（ＩＤナンバー）等が付されている。
ェハが当該カセットのどの位置に収納されているかを示
すアドレス情報として、バーコード（ＩＤナンバー）等
が付されている。すなわち、このカセットに付されたア
ドレス情報が各半導体ウェハを識別するための識別情報
となっている。また、第１及び第２の容器２ａ，２ｂに
も、各容器２ａ，２ｂを識別するための識別情報とし
て、バーコード（ＩＤナンバー）等が付されている。
【００５２】この半導体製造装置１は、上述した各半導
体ウェハの識別情報を記憶するための記憶手段（メモリ
ー等）を制御部に有し、第１及び第２の容器２ａ，２ｂ
に収納された各半導体ウェハの識別情報を読み取りなが
ら、ウェハ出入部５から取り出される半導体ウェハ（こ
の場合、各カセットに収納された２枚目と１０枚目の半
導体ウェハ）の識別情報を記憶するようになされてい
る。
体ウェハの識別情報を記憶するための記憶手段（メモリ
ー等）を制御部に有し、第１及び第２の容器２ａ，２ｂ
に収納された各半導体ウェハの識別情報を読み取りなが
ら、ウェハ出入部５から取り出される半導体ウェハ（こ
の場合、各カセットに収納された２枚目と１０枚目の半
導体ウェハ）の識別情報を記憶するようになされてい
る。
【００５３】これにより、半導体製造装置１では、異な
る第１及び第２の容器２ａ，２ｂの中から取り出された
半導体ウェハに対して同時に半導体製造プロセスを行う
場合であっても、上述した半導体ウェハの識別情報に基
づいて、当該半導体ウェハを第１及び第２の容器２ａ，
２ｂの元の位置へと戻すことが可能となっている。
る第１及び第２の容器２ａ，２ｂの中から取り出された
半導体ウェハに対して同時に半導体製造プロセスを行う
場合であっても、上述した半導体ウェハの識別情報に基
づいて、当該半導体ウェハを第１及び第２の容器２ａ，
２ｂの元の位置へと戻すことが可能となっている。
【００５４】以上のように、本手法では、半導体製造プ
ロセスが行われた半導体ウェハのうち、任意の半導体ウ
ェハを半導体製造装置１のウェハ出入部５から取り出
し、取り出された半導体ウェハの検査を行いながら、第
１及び第２のプロセスチャンバ部４ａ，４ｂにて他の半
導体ウェハに対する半導体製造プロセスを行うことがで
きる。
ロセスが行われた半導体ウェハのうち、任意の半導体ウ
ェハを半導体製造装置１のウェハ出入部５から取り出
し、取り出された半導体ウェハの検査を行いながら、第
１及び第２のプロセスチャンバ部４ａ，４ｂにて他の半
導体ウェハに対する半導体製造プロセスを行うことがで
きる。
【００５５】また、検査が行われた半導体ウェハを半導
体製造装置１のウェハ出入部５から内部に戻し、半導体
製造プロセスが完了した他の半導体ウェハと共に、第１
及び第２のウェハ設置部３ａ，３ｂに設置された第１及
び第２の容器２ａ，２ｂの内部に戻すことができる。
体製造装置１のウェハ出入部５から内部に戻し、半導体
製造プロセスが完了した他の半導体ウェハと共に、第１
及び第２のウェハ設置部３ａ，３ｂに設置された第１及
び第２の容器２ａ，２ｂの内部に戻すことができる。
【００５６】これにより、半導体ウェハの検査の影響を
受けることなく、半導体製造プロセスが完了した全ての
半導体ウェハを再び第１及び第２の容器２ａ，２ｂの内
部に戻すことができる。
受けることなく、半導体製造プロセスが完了した全ての
半導体ウェハを再び第１及び第２の容器２ａ，２ｂの内
部に戻すことができる。
【００５７】したがって、本手法によれば、半導体ウェ
ハに対する半導体製造プロセスに並行しながら、半導体
ウェハの検査を行うことができ、製造時間を大幅に短縮
化することができる。
ハに対する半導体製造プロセスに並行しながら、半導体
ウェハの検査を行うことができ、製造時間を大幅に短縮
化することができる。
【００５８】また、上述したステップＳ５において、半
導体ウェハが不良と判定された場合には、ステップＳ１
０に進み、半導体製造装置１を直ちに停止させればよ
い。これにより、半導体製造装置１による不良の発生を
抑制することができ、品質及び歩留りの大幅な向上を図
ることができる。
導体ウェハが不良と判定された場合には、ステップＳ１
０に進み、半導体製造装置１を直ちに停止させればよ
い。これにより、半導体製造装置１による不良の発生を
抑制することができ、品質及び歩留りの大幅な向上を図
ることができる。
【００５９】以上のように、この半導体製造装置１で
は、半導体ウェハ上に同一形状となる半導体回路パター
ンを多数形成することができる。そして、この半導体回
路パターンが多数形成された半導体ウェハを後の切断工
程にて個々の半導体チップとして切り出すことにより、
多数の半導体回路を一括して製造することができる。
は、半導体ウェハ上に同一形状となる半導体回路パター
ンを多数形成することができる。そして、この半導体回
路パターンが多数形成された半導体ウェハを後の切断工
程にて個々の半導体チップとして切り出すことにより、
多数の半導体回路を一括して製造することができる。
【００６０】なお、本発明は、上述した半導体製造装置
１に限定されず、リソグラフィ工程を行う塗布・現像装
置等にも適用可能である。なお、塗布・現像装置では、
通常は４つのローダー兼アンローダーを有しており、こ
のうち１つのローダー兼アンローダーを上述したウェハ
出入部として利用すれば、装置の大幅な変更を行うこと
なく、リソグラフィ工程と並行して、検査工程を行うこ
とができる。したがって、この場合も大幅な製造時間の
短縮化を行うことが可能である。
１に限定されず、リソグラフィ工程を行う塗布・現像装
置等にも適用可能である。なお、塗布・現像装置では、
通常は４つのローダー兼アンローダーを有しており、こ
のうち１つのローダー兼アンローダーを上述したウェハ
出入部として利用すれば、装置の大幅な変更を行うこと
なく、リソグラフィ工程と並行して、検査工程を行うこ
とができる。したがって、この場合も大幅な製造時間の
短縮化を行うことが可能である。
【００６１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、半導体ウェハに対して半導体製造プロセスを行い
ながら、同時に半導体ウェハの検査を行うことが可能な
ことから、製造時間の短縮化並びに品質及び歩留りの大
幅に向上が可能である。
れば、半導体ウェハに対して半導体製造プロセスを行い
ながら、同時に半導体ウェハの検査を行うことが可能な
ことから、製造時間の短縮化並びに品質及び歩留りの大
幅に向上が可能である。
【図１】本発明を適用した半導体製造装置の一例を示す
構成図である。
構成図である。
【図２】上記半導体製造装置を用いて半導体ウェハに対
して半導体製造プロセスを行いながら、半導体ウェハの
検査を行う手順を示すフローチャートである。
して半導体製造プロセスを行いながら、半導体ウェハの
検査を行う手順を示すフローチャートである。
【図３】従来の半導体製造装置の一例を示す構成図であ
る。
る。
１ 半導体製造装置、２ 容器、３ ウェハ設置部、４
プロセスチャンバ部、５ ウェハ出入部、６ ウェハ
搬送部、７ 搬送用ロボット
プロセスチャンバ部、５ ウェハ出入部、６ ウェハ
搬送部、７ 搬送用ロボット
Claims (16)
- 【請求項１】 半導体ウェハに対して半導体製造プロセ
スを行いながら、当該半導体ウェハ上に半導体回路を形
成する半導体製造方法であって、 複数枚毎に上記半導体ウェハを半導体製造装置に設置
し、 上記半導体製造装置内において、各半導体ウェハに対し
て半導体製造プロセスを行いながら、当該半導体製造プ
ロセスが行われた半導体ウェハのうち、任意の半導体ウ
ェハを当該半導体製造装置の複数枚毎に設置された位置
とは別の位置から外部に取り出し、 取り出された上記半導体ウェハの検査を行い、良品と判
断された場合には、当該半導体ウェハを再び上記半導体
製造装置の複数枚毎に設置された位置とは別の位置から
内部に戻し、 上記半導体製造装置内において、戻された上記半導体ウ
ェハを上記半導体製造プロセスが完了した他の半導体ウ
ェハと共に、当該半導体製造装置の複数枚毎に設置され
た位置に戻すことを特徴とする半導体製造方法。 - 【請求項２】 上記半導体製造プロセスが行われた半導
体ウェハのうち、少なくとも２枚以上の半導体ウェハを
上記半導体製造装置の外部に取り出すことを特徴とする
請求項１記載の半導体製造方法。 - 【請求項３】 上記各半導体ウェハ毎に予め設定された
識別情報のうち、取り出された半導体ウェハの識別情報
を記憶し、記憶された半導体ウェハの識別情報に基づい
て、当該半導体ウェハを上記半導体製造装置の複数枚毎
に設置された元の位置に戻すことを特徴とする請求項１
記載の半導体製造方法。 - 【請求項４】 上記半導体ウェハを複数枚毎に容器の内
部に収納した状態で上記半導体製造装置に設置すること
を特徴とする請求項１記載の半導体製造方法。 - 【請求項５】 上記識別情報は、複数枚毎に容器の内部
に収納された各半導体ウェハのアドレス情報であること
を特徴とする請求項３記載の半導体製造方法。 - 【請求項６】 上記識別情報は、上記容器が複数設置さ
れた場合の各容器を識別するためのアドレス情報を含む
ことを特徴とする請求項５記載の半導体製造方法。 - 【請求項７】 上記半導体プロセスが行われた半導体ウ
ェハのうち、任意の半導体ウェハを容器の内部に収納し
た状態で上記半導体製造装置の外部に取り出すことを特
徴とする請求項１記載の半導体製造方法。 - 【請求項８】 上記半導体ウェハが上記半導体製造装置
の外部に取り出し可能なことを作業者に通知することを
特徴する請求項１記載の半導体製造方法。 - 【請求項９】 半導体ウェアに対して半導体製造プロセ
スを行いながら、当該半導体ウェハ上に半導体回路を形
成するための半導体製造装置であって、 上記半導体ウェハが複数枚毎に設置されるウェハ設置部
と、 上記半導体ウェハに対して上記半導体製造プロセスを行
うプロセスチャンバ部と、 上記半導体ウェハの出し入れを行うウェハ出入部と、 上記ウェハ設置部、上記プロセスチャンバ部及び上記ウ
ェハ出入部の間で上記半導体ウェハの搬送を行うウェハ
搬送部とを備え、 上記プロセスチャンバ部にて上記半導体製造プロセスが
行われた半導体ウェハのうち、任意の半導体ウェハが上
記ウェハ出入部から外部に取り出され、取り出された半
導体ウェハが再び上記ウェハ出入部から内部に戻される
と、戻された半導体ウェハが上記半導体製造プロセスが
完了した他の半導体ウェハと共に上記ウェハ設置部に戻
されることを特徴とする半導体製造装置。 - 【請求項１０】 上記プロセスチャンバ部にて半導体製
造プロセスが行われた半導体ウェハのうち、少なくとも
２枚以上の半導体ウェハが上記ウェハ出入部から外部に
取り出されることを特徴とする請求項９記載の半導体製
造装置。 - 【請求項１１】 上記各半導体ウェハ毎に予め設定され
た識別情報のうち、上記ウェハ出入部から外部に取り出
される半導体ウェハの識別情報を記憶する記憶手段を備
え、 上記記憶手段により記憶された半導体ウェハの識別情報
に基づいて、当該半導体ウェハが上記ウェハ設置部の元
の位置に戻されることを特徴とする請求項９記載の半導
体製造装置。 - 【請求項１２】 上記半導体ウェハは、複数枚毎に容器
の内部に収納された状態で上記ウェハ設置部に設置され
ることを特徴とする請求項９記載の半導体製造装置。 - 【請求項１３】 上記識別情報は、複数枚毎に容器の内
部に収納された各半導体ウェハのアドレス情報であるこ
とを特徴とする請求項１１記載の半導体製造装置。 - 【請求項１４】 上記識別情報は、上記容器が上記ウェ
ハ設置部に複数載置された場合の各容器を識別するため
のアドレス情報を含むことを特徴とする請求項１３記載
の半導体製造装置。 - 【請求項１５】 上記プロセスチャンバ部にて半導体プ
ロセスが行われた半導体ウェハのうち、任意の半導体ウ
ェハが容器の内部に収納された状態で上記ウェハ出入部
から外部に取り出されることを特徴とする請求項９記載
の半導体製造装置。 - 【請求項１６】 上記半導体ウェハが上記ウェハ出入部
から外部に取り出し可能なことを作業者に通知する通知
手段を備えることを特徴とする請求項９記載の半導体製
造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069136A JP2002270667A (ja) | 2001-03-12 | 2001-03-12 | 半導体製造方法及び半導体製造装置 |
| US10/092,712 US6620636B2 (en) | 2001-03-12 | 2002-03-07 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069136A JP2002270667A (ja) | 2001-03-12 | 2001-03-12 | 半導体製造方法及び半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270667A true JP2002270667A (ja) | 2002-09-20 |
Family
ID=18927210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069136A Pending JP2002270667A (ja) | 2001-03-12 | 2001-03-12 | 半導体製造方法及び半導体製造装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6620636B2 (ja) |
| JP (1) | JP2002270667A (ja) |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280983A (en) * | 1985-01-22 | 1994-01-25 | Applied Materials, Inc. | Semiconductor processing system with robotic autoloader and load lock |
| US4775281A (en) * | 1986-12-02 | 1988-10-04 | Teradyne, Inc. | Apparatus and method for loading and unloading wafers |
| JP3012853B2 (ja) * | 1990-09-14 | 2000-02-28 | 株式会社富士通宮城エレクトロニクス | 半導体試験装置のハンドラー |
| KR100291109B1 (ko) * | 1993-05-31 | 2001-06-01 | 히가시 데쓰로 | 반도체 웨이퍼의 버언 인 검사기능을 구비한 프로우브 검사 및 리페어장치, 및 반도체 웨이퍼의 버언 인 검사장치 |
| US5971586A (en) * | 1995-04-21 | 1999-10-26 | Sony Corporation | Identifying causes of semiconductor production yield loss |
| US5716856A (en) * | 1995-08-22 | 1998-02-10 | Advanced Micro Devices, Inc. | Arrangement and method for detecting sequential processing effects in manufacturing using predetermined sequences within runs |
| US6203582B1 (en) * | 1996-07-15 | 2001-03-20 | Semitool, Inc. | Modular semiconductor workpiece processing tool |
| US5943551A (en) * | 1997-09-04 | 1999-08-24 | Texas Instruments Incorporated | Apparatus and method for detecting defects on silicon dies on a silicon wafer |
| JP2001522541A (ja) * | 1998-02-10 | 2001-11-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路の製造方法 |
| US6103613A (en) * | 1998-03-02 | 2000-08-15 | Micron Technology, Inc. | Method for fabricating semiconductor components with high aspect ratio features |
| US6136614A (en) * | 1998-03-04 | 2000-10-24 | Agilent Technologies | Apparatus and method for manufacturing integrated circuit devices |
| KR100270888B1 (ko) * | 1998-04-08 | 2000-12-01 | 윤종용 | 노운 굿 다이 제조장치 |
| US6255727B1 (en) * | 1999-08-03 | 2001-07-03 | Advantest Corp. | Contact structure formed by microfabrication process |
| US6121147A (en) * | 1998-12-11 | 2000-09-19 | Lsi Logic Corporation | Apparatus and method of detecting a polishing endpoint layer of a semiconductor wafer which includes a metallic reporting substance |
| US5956566A (en) * | 1998-12-17 | 1999-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and test site to monitor alignment shift and buried contact trench formation |
| US6274395B1 (en) * | 1999-12-23 | 2001-08-14 | Lsi Logic Corporation | Method and apparatus for maintaining test data during fabrication of a semiconductor wafer |
| US6303398B1 (en) * | 2000-05-04 | 2001-10-16 | Advanced Micro Devices, Inc. | Method and system of managing wafers in a semiconductor device production facility |
-
2001
- 2001-03-12 JP JP2001069136A patent/JP2002270667A/ja active Pending
-
2002
- 2002-03-07 US US10/092,712 patent/US6620636B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020173057A1 (en) | 2002-11-21 |
| US6620636B2 (en) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100618415B1 (ko) | 클러스터 장비 | |
| US7692763B2 (en) | Exposure apparatus | |
| US6790286B2 (en) | Substrate processing apparatus | |
| JP5065167B2 (ja) | 基板の処理方法及び基板の処理システム | |
| US20070023683A1 (en) | Vacuum processing apparatus and vacuum processing method | |
| US6580958B1 (en) | Semiconductor manufacturing apparatus and device manufacturing method | |
| US20090299515A1 (en) | Coating and developing apparatus, coating and developing method, and storage medium | |
| US7184851B2 (en) | Method of providing cassettes containing control wafers to designated processing tools and metrology tools | |
| JP2002270667A (ja) | 半導体製造方法及び半導体製造装置 | |
| JP3757844B2 (ja) | 半導体製造方法 | |
| JP3726975B2 (ja) | 半導体製品の製造方法 | |
| KR100779922B1 (ko) | 반도체 소자 검사 시스템 | |
| JP2011100840A (ja) | 半導体装置の製造方法および露光装置 | |
| JP2003163254A (ja) | ウェーハ試験用ウェーハハンドリング装置および方法 | |
| TWI820074B (zh) | 用於檢查基板的設備和方法 | |
| JP3136780B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP3818620B2 (ja) | 露光装置 | |
| JP2002043290A (ja) | 処理装置のメンテナンス方法 | |
| KR100621622B1 (ko) | 기판 처리 방법 | |
| JP2002057087A (ja) | 露光装置 | |
| JP2001176768A (ja) | 半導体露光装置および半導体露光装置管理システムならびにデバイス製造方法 | |
| KR20060109022A (ko) | 반도체 오버레이 측정 설비의 웨이퍼 이송 장치 및 방법 | |
| JPH10209025A (ja) | 半導体露光装置 | |
| JPH0311612A (ja) | 露光装置 | |
| JP2005101160A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |