JP2002261497A - Cof基板の製造方法 - Google Patents
Cof基板の製造方法Info
- Publication number
- JP2002261497A JP2002261497A JP2001054478A JP2001054478A JP2002261497A JP 2002261497 A JP2002261497 A JP 2002261497A JP 2001054478 A JP2001054478 A JP 2001054478A JP 2001054478 A JP2001054478 A JP 2001054478A JP 2002261497 A JP2002261497 A JP 2002261497A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- positioning
- lead wiring
- connection lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
となく、個片方式にてCOF基板を製造可能とする。 【解決手段】 基板本体11と接続リード配線部12と
を含むCOF基板10を製造するにあたって、基板本体
11に接続リード配線部12および捨て基板211,2
12を含む基板付設部21を一体に連設するとともに、
その捨て基板211,212に少なくとも2つの位置決
め用の基準孔22を穿設し、その基準孔22を介して部
品実装ステージに位置決めして所定の電子部品を実装し
た後、基準孔22を介して基板打ち抜きステージに位置
決めし、基板付設部21内の捨て基板211,212を
打ち抜く。
Description
on film)基板の製造方法に関し、さらに詳し
く言えば、部品実装時に用いられる位置決め技術に関す
るものである。
I(大規模集積回路)や抵抗,コンデンサなどのチップ
部品を実装した可撓性を有するフィルム基板で、例えば
液晶表示素子の駆動回路基板などとして多用されてい
る。
ルム基板を1枚単位として個別的に部品を実装する個片
式、マザーシートの状態で部品を実装した後、個々のフ
ィルム基板を打ち抜くシート式、TCPと同様に長尺の
フィルムをローラで巻き取りながらすべての部品を実装
するRtoR(リールtoリールもしくはロールtoロ
ール)式に大別される。
面実装の場合には、一般的な工程として、クリーム半田
印刷→チップマウント→半田リフローの流れ(作業順)
となる。また、異方性導電膜(ACF)による表面実装
の場合には、一般的な工程として、ACFの貼り付け→
LSIの仮圧着→本圧着の流れとなる。
めるため多くの場合、その複数枚を搬送トレイ上にいわ
ゆるマルチ配置して上記の各作業工程に運ぶようにして
いるが、フレキシブル基板は総厚が50μm程度ときわ
めて薄く撓みやすいことから、搬送トレイに載置するに
あたっては、しっかりした位置決め手段が必要となる。
り説明する。個片式の場合、フレキシブル基板10は、
所定の配線パターンや接続端子などが形成された後、基
板本体11および接続リード配線部12を含み、余剰部
分がない最終製品形状として打ち抜かれる。
搭載部11aと、他のチップ部品用の半田付け表面実装
部11bとが形成されており、図示されていないが、接
続リード配線部12には基板本体11側からの引き回し
配線が集中するように形成されている。
0を搬送トレイTに載置するにあたって、この従来技術
では、搬送トレイTの各基板載置領域TAに2つの位置
決めピンPを立て、これに対応するようにフレキシブル
基板10の基板本体11側に2つの基準孔13を穿設
し、それらを嵌合することにより、フレキシブル基板1
0の位置決めを行なうようにしている。
の場合、フレキシブル基板10には上記したように余剰
部分がないことから、やむを得ず2つの基準孔13を基
板本体11に穿設するようにしているが、これには次の
ような課題があった。
2つの基準孔13を設ける位置を考慮して上記LSI搭
載部11aや半田付け表面実装部11bなどのレイアウ
トを設計する必要がある。これが設計上の負担となる。
を設けることにより、フレキシブル基板10自体の強度
が低下する懸念が生ずる。第3には、基準孔13をピン
Pに対して抜き差しすることにより生ずる基準孔13周
辺の歪みが、その周辺パターンに悪影響(信頼性の低
下)を与えるおそれがある。
ため、本発明は、基板本体と同基板本体から一体に引き
出された接続リード配線部とを含むフレキシブル基板か
らなり、上記基板本体に所定の電子部品が実装されたC
OF基板の製造方法において、上記基板本体に対して、
上記接続リード配線部および捨て基板を含む基板付設部
を一体に連設し、上記基板付設部内の上記捨て基板に少
なくとも2つの位置決め用の基準孔を穿設し、上記基準
孔を介して上記フレキシブル基板を部品実装ステージに
位置決めして上記基板本体に所定の電子部品を実装した
後、上記フレキシブル基板を上記基準孔を介して基板打
ち抜きステージに位置決めし、上記基板付設部内の上記
捨て基板を打ち抜くことを特徴としている。
し、その基板付設部内の捨て基板に基準孔を形成するよ
うにしたことにより、基板本体の設計が容易となるばか
りでなく、フレキシブル基板の強度が低下するおそれも
ない。また、基板本体に位置決め時に生ずる不要な応力
がかけられることも少なくなるため、回路パターンなど
の信頼性も高められる。
部および2つの基準孔を形成できる大きさであることを
要するが、できるだけ撓みを少なくする意味で、基板本
体の幅とほぼ同幅であることが好ましい。
が、本発明の好ましい態様によれば、基準孔が4つ設け
られ、その内の2つが部品実装ステージに対する第1基
準孔で、残りの2つが基板打ち抜きステージに対する第
2基準孔とされる。この場合、第2基準孔は、第1基準
孔よりも高い寸法精度をもって形成される。
施形態について説明する。この第1実施形態は、先に説
明した図4と同じく、基板本体11の一辺中央から接続
リード配線部12を引き出した全体としてほぼT状を呈
するCOF基板10を個片式で製造する場合についての
ものである。
続リード配線部12が引き出される一辺側(図1におい
て下辺側)を同幅で延長して、その延長部分を基板付設
部21とする。この基板付設部21には、接続リード配
線部12と、その両側に配置された左右一対の捨て基板
211,212とが含まれる。
1には、LSI搭載部11aと、他のチップ部品用の半
田付け表面実装部11bとが形成されており、図示され
ていないが、接続リード配線部12には基板本体11側
からの引き回し配線が集中するように形成されている。
トレイT(図5参照)に対する位置決め用の第1基準孔
22と、基板打ち抜き用の第2基準孔23とが形成され
ている。この第1実施形態では、基板打ち抜き時に0.
3mm以下の位置決め精度が要求されることを考慮し
て、第1基準孔22とは別にそれよりも高寸法精度をも
つ第2基準孔23を設けているが、場合によっては、い
ずれか一方の基準孔を兼用するようにしてもよい。
に嵌合することにより、基板本体11および基板付設部
21を含む各フレキシブル基板が搬送トレイTに位置決
めして配置される。この第1実施形態では、搬送トレイ
Tに載置された状態でLSIや他のチップ部品の実装が
行なわれる。すなわち、搬送トレイT自体が部品実装ス
テージとして用いられている。
ばれる。打ち抜き工程において、各フレキシブル基板は
例えば負圧吸着ピンにより搬送トレイTから基板打ち抜
きステージに移し替えられる。
位置決めされた後、捨て基板211,212が図1の鎖
線で示す切断線21a,21aに沿って打ち抜かれる。
このようにして、本発明によれば、基板本体11に位置
決め用の基準孔を設けることなく、個片式でCOF基板
10を製造することができる。
程度の長さを有する接続リード配線部12aを基板本体
11から引き出してなる異形のCOF基板10aについ
ては、トレイやステージなどに移載する際、その接続リ
ード配線部12aが垂れ下がってしまうため、個片式で
は製造が困難であるとされていたが、本発明によれば、
このような異形のCOF基板10aの製造も可能であ
る。
を参照して説明する。この第2実施形態では、基板本体
11の一辺側から同幅で延長された基板付設部21に、
接続リード配線部12aを直角に折れ曲がるジグザグ状
に形成し、接続リード配線部12aの両側を捨て基板2
11,212とする。
側の捨て基板212に2つの基準孔24,24を穿設す
る。すなわち、この第2実施形態では、2つの基準孔2
4,24を搬送トレイT(図5参照)に対する位置決め
時および基板打ち抜き時の双方に兼用するようにしてい
る。
線部12aが基板付設部21に含まれた状態(支持され
た状態)で、2つの基準孔24,24を介して搬送トレ
イT上の適正位置に配置される。そして、基板本体11
に部品が実装された後、基板打ち抜きステージに移載さ
れ、2つの基準孔24,24を基準として捨て基板21
1,212が打ち抜かれる。
接続リード配線部12aを有する異形のCOF基板10
aであっても、その接続リード配線部12aの垂れ下が
りなどを気にすることなく、個片方式にて製造すること
ができる。
基板本体と同基板本体から一体に引き出された接続リー
ド配線部とを含むフレキシブル基板からなるCOF基板
を製造するにあたって、基板本体に接続リード配線部お
よび捨て基板を含む基板付設部を一体に連設するととも
に、その捨て基板に少なくとも2つの位置決め用の基準
孔を穿設し、その基準孔を介して部品実装ステージに位
置決めして所定の電子部品を実装した後、基準孔を介し
て基板打ち抜きステージに位置決めし、基板付設部内の
捨て基板を打ち抜くようにしたことにより、基板本体内
に基準孔を設ける必要がなくなるため、基板本体の設計
が容易となるばかりでなく、フレキシブル基板の強度が
低下するおそれもない。
な応力がかけられることも少なくなるため、回路パター
ンなどの信頼性も高められる。また、例えば細長い接続
リード配線部を有するような異形のCOF基板であって
も、個片方式での製造が可能となる。
シブル基板の平面図。
OF基板を示した平面図。
シブル基板の平面図。
た平面図。
レイに位置決めする状態を示した斜視図。
Claims (4)
- 【請求項1】 基板本体と同基板本体から一体に引き出
された接続リード配線部とを含むフレキシブル基板から
なり、上記基板本体に所定の電子部品が実装されたCO
F基板の製造方法において、 上記基板本体に対して、上記接続リード配線部および捨
て基板を含む基板付設部を一体に連設し、上記基板付設
部内の上記捨て基板に少なくとも2つの位置決め用の基
準孔を穿設し、上記基準孔を介して上記フレキシブル基
板を部品実装ステージに位置決めして上記基板本体に所
定の電子部品を実装した後、上記フレキシブル基板を上
記基準孔を介して基板打ち抜きステージに位置決めし、
上記基板付設部内の上記捨て基板を打ち抜くことを特徴
とするCOF基板の製造方法。 - 【請求項2】 上記基板付設部が、上記基板本体の幅と
ほぼ同幅である請求項1に記載のCOF基板の製造方
法。 - 【請求項3】 上記基準孔が4つ設けられ、その内の2
つが上記部品実装ステージに対する第1基準孔で、残り
の2つが上記基板打ち抜きステージに対する第2基準孔
である請求項1または2に記載のCOF基板の製造方
法。 - 【請求項4】 上記第2基準孔は、上記第1基準孔より
も高寸法精度を有している請求項3に記載のCOF基板
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001054478A JP4553500B2 (ja) | 2001-02-28 | 2001-02-28 | Cof基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001054478A JP4553500B2 (ja) | 2001-02-28 | 2001-02-28 | Cof基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002261497A true JP2002261497A (ja) | 2002-09-13 |
JP4553500B2 JP4553500B2 (ja) | 2010-09-29 |
Family
ID=18914804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001054478A Expired - Fee Related JP4553500B2 (ja) | 2001-02-28 | 2001-02-28 | Cof基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4553500B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011238790A (ja) * | 2010-05-11 | 2011-11-24 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板、その接続構造、その製造方法、および電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01104799U (ja) * | 1987-12-29 | 1989-07-14 | ||
JP2000286518A (ja) * | 1999-03-29 | 2000-10-13 | Sanyo Electric Co Ltd | Cof基板に設けられたヘッダー端子 |
JP2000306959A (ja) * | 1999-04-19 | 2000-11-02 | Sanyo Electric Co Ltd | 液晶表示装置のcof基板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5635492A (en) * | 1979-08-29 | 1981-04-08 | Nippon Electric Co | Electronic circuit board |
JPH0779194B2 (ja) * | 1983-03-10 | 1995-08-23 | ソニー株式会社 | フレキシブル基板への電気部品の実装方法 |
JPH0382100A (ja) * | 1989-08-24 | 1991-04-08 | Fujikura Ltd | フレキシブルプリント配線板製造設備のワーク位置決め方法 |
JP3159548B2 (ja) * | 1992-11-30 | 2001-04-23 | アイコム株式会社 | 集合基板の部品実装方法 |
JP2797985B2 (ja) * | 1994-11-24 | 1998-09-17 | 皆見電子工業株式会社 | 基板プレスシステム |
JP2800799B2 (ja) * | 1996-08-16 | 1998-09-21 | 日本電気株式会社 | 位置決め用タブを備えたプリント基板 |
-
2001
- 2001-02-28 JP JP2001054478A patent/JP4553500B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01104799U (ja) * | 1987-12-29 | 1989-07-14 | ||
JP2000286518A (ja) * | 1999-03-29 | 2000-10-13 | Sanyo Electric Co Ltd | Cof基板に設けられたヘッダー端子 |
JP2000306959A (ja) * | 1999-04-19 | 2000-11-02 | Sanyo Electric Co Ltd | 液晶表示装置のcof基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011238790A (ja) * | 2010-05-11 | 2011-11-24 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板、その接続構造、その製造方法、および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4553500B2 (ja) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3523536B2 (ja) | 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法 | |
US7081590B2 (en) | Wiring board and method of fabricating tape-like wiring substrate | |
US6992372B2 (en) | Film carrier tape for mounting electronic devices thereon | |
KR100955439B1 (ko) | 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치 | |
US6744123B2 (en) | Film carrier tape for mounting electronic devices thereon and method of manufacturing the same | |
JP3726961B2 (ja) | Cofフィルムキャリアテープ及びその製造方法 | |
JP2005252227A (ja) | フィルム基板およびその製造方法と画像表示用基板 | |
JP2002299385A (ja) | 電子部品実装用フィルムキャリアテープ及びその製造方法 | |
JP2001119120A (ja) | フレキシブル配線板パッケージ及びその製造方法 | |
JP3555502B2 (ja) | Cof用tabテープキャリアの製造方法 | |
JP2002261497A (ja) | Cof基板の製造方法 | |
JP3509573B2 (ja) | フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法 | |
CN109429436A (zh) | 柔性电路板及其制作方法 | |
JP2000353863A (ja) | プリント配線板構造とこのプリント配線板構造の反り防止方法 | |
JP3832576B2 (ja) | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 | |
JP3549180B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
JP3709452B2 (ja) | Cofフィルムキャリアテープの製造方法 | |
JP4072415B2 (ja) | フレキシブル回路基板 | |
JPH03195079A (ja) | フレキシブル回路基板元材及びフレキシブル回路基板の製造方法 | |
KR20030054883A (ko) | 칩 온 필름 및 그 제조방법 | |
JP2002261131A (ja) | 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置 | |
JP2006173404A (ja) | フレキシブルプリント基板の貼着方法及びフレキシブルプリント基板 | |
JP2001168149A (ja) | キャリアテープおよびその製造方法 | |
JP2006156856A (ja) | Cofテープの製造方法、およびcofテープ | |
JP2020202303A (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4553500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |