JP2002261098A - Ｕｌｓｉメタライゼーションにおける銅シード層の形成方法 - Google Patents
Ｕｌｓｉメタライゼーションにおける銅シード層の形成方法Info
- Publication number
- JP2002261098A JP2002261098A JP2001052548A JP2001052548A JP2002261098A JP 2002261098 A JP2002261098 A JP 2002261098A JP 2001052548 A JP2001052548 A JP 2001052548A JP 2001052548 A JP2001052548 A JP 2001052548A JP 2002261098 A JP2002261098 A JP 2002261098A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- forming
- substrate
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 低コストで簡単であり、大きなアスペクト比
をもつビアを有する基板に適し、反応副産物により発生
する問題を防止できるＵＬＳＩメタライゼーションにお
ける銅シード層の形成方法を提供する。 【解決手段】 基板に拡散バリア層を形成する。拡散バ
リア層に置換層を形成し、置換反応物を含む混合液中で
置換層の一部を薄い銅膜と置換する。混合液には活性化
銅イオンとシリコンの酸化を抑制する物質とが含まれて
いる。置換層はポリシリコン層、非結晶シリコン層また
はＴａＳｉｘ層で形成する。拡散バリア層はＴｉＮ層、
Ｔａ層、ＴａＮ層またはＴａＳｉｘ層で形成する。基板
は複数のビアとトレンチを有する。混合液はＣｕＳＯ4
・５Ｈ2ＯとＨＦとを含む。薄い銅膜上に、銅層をめっ
きする。置換を行う混合液にはエッチャントが含まれて
いるため、反応の副生成物の形成は防止されている。
をもつビアを有する基板に適し、反応副産物により発生
する問題を防止できるＵＬＳＩメタライゼーションにお
ける銅シード層の形成方法を提供する。 【解決手段】 基板に拡散バリア層を形成する。拡散バ
リア層に置換層を形成し、置換反応物を含む混合液中で
置換層の一部を薄い銅膜と置換する。混合液には活性化
銅イオンとシリコンの酸化を抑制する物質とが含まれて
いる。置換層はポリシリコン層、非結晶シリコン層また
はＴａＳｉｘ層で形成する。拡散バリア層はＴｉＮ層、
Ｔａ層、ＴａＮ層またはＴａＳｉｘ層で形成する。基板
は複数のビアとトレンチを有する。混合液はＣｕＳＯ4
・５Ｈ2ＯとＨＦとを含む。薄い銅膜上に、銅層をめっ
きする。置換を行う混合液にはエッチャントが含まれて
いるため、反応の副生成物の形成は防止されている。
Description
【０００１】（発明の属する技術分野）本発明は、ＵＬ
ＳＩメタライゼーションにおける銅シード層の形成方法
に関し、特にポリシリコン層、非結晶シリコン層または
ＴａＳｉｘ層を置換することにより銅シード層を形成す
る方法に関する。
ＳＩメタライゼーションにおける銅シード層の形成方法
に関し、特にポリシリコン層、非結晶シリコン層または
ＴａＳｉｘ層を置換することにより銅シード層を形成す
る方法に関する。
【０００２】（発明の背景）ＵＬＳＩ製造工程で、ＲＣ
遅延時間を減少するため、アルミニウムに替え、銅層を
形成することが必要である。相対的に低コストにするた
め、銅層の電気めっき工程が工業で用いられている。銅
層の電気めっき工程では、銅層がウェーハにめっきされ
る前、優れた電極表面が形成されるようにシード層をウ
ェーハの表面に形成し、高品質のめっき層を形成する。
シード層は、金属層がめっきされる表面上の薄い銅層で
ある。シード層はシリコンダイオキサイドまたはウェー
ハの表面に形成する。しかしながら、大きなアスペクト
比をもつビアがウェーハの表面に存在するとき、シード
層の物理的蒸着（ＰＶＤ）の不一致が発生する。この問
題を解決するため、化学的蒸着（ＣＶＤ）が使用され
る。
遅延時間を減少するため、アルミニウムに替え、銅層を
形成することが必要である。相対的に低コストにするた
め、銅層の電気めっき工程が工業で用いられている。銅
層の電気めっき工程では、銅層がウェーハにめっきされ
る前、優れた電極表面が形成されるようにシード層をウ
ェーハの表面に形成し、高品質のめっき層を形成する。
シード層は、金属層がめっきされる表面上の薄い銅層で
ある。シード層はシリコンダイオキサイドまたはウェー
ハの表面に形成する。しかしながら、大きなアスペクト
比をもつビアがウェーハの表面に存在するとき、シード
層の物理的蒸着（ＰＶＤ）の不一致が発生する。この問
題を解決するため、化学的蒸着（ＣＶＤ）が使用され
る。
【０００３】Christine Whitman らは、クラスターＭ
ＯＣＶＤ−Ｃｕ工程で、電気化学的形成またはＭＯＣＶ
Ｄによる連続銅フィリングの十分な付着により均一で低
い抵抗の銅シード層を形成することが可能であることを
示した。（Christine Whitman、Mehrdad M. Mosleh
i、Ajit Paranjpe、Lino Velo、Tom Omstead、J.Va
c. Sci. Technol. A １７（４）、１８９３，１９
９９ 参照）ＣＶＤ工程は適した銅シード層を形成でき
るが、コストが高いため、ＵＬＳＩの製造コストを減少
することが不可能である。
ＯＣＶＤ−Ｃｕ工程で、電気化学的形成またはＭＯＣＶ
Ｄによる連続銅フィリングの十分な付着により均一で低
い抵抗の銅シード層を形成することが可能であることを
示した。（Christine Whitman、Mehrdad M. Mosleh
i、Ajit Paranjpe、Lino Velo、Tom Omstead、J.Va
c. Sci. Technol. A １７（４）、１８９３，１９
９９ 参照）ＣＶＤ工程は適した銅シード層を形成でき
るが、コストが高いため、ＵＬＳＩの製造コストを減少
することが不可能である。
【０００４】Robert Mikkola らは、２００Åのタン
タル層上に１０００Åの銅シード層を形成し、ＰＶＤ形
成による銅シード層の形成方法を発表した。彼らの実験
によると、ビアの側壁の銅層の厚さが１０００Åである
とき、ビアを直径０．２５μｍおよびアスペクト比４で
充填することができる。調整された層の抵抗は０．２５
μΩ−ｃｍである。室温で４０時間、または８０℃で２
０分間のセルフアニーリング後、抵抗は１．８５μΩ−
ｃｍに減少する（R. D. Mikkola ら “進歩した相
互連絡技術による銅の電気めっき”Plating and Surf
ace Finishing、March ２０００ Ｐ８１ 参照）。
しかしながら、前述の方法は、ビアを高いアスペクト比
で満たすとき、ＰＶＤ膜のステップカバレッジ（step
coverage）が問題となる。
タル層上に１０００Åの銅シード層を形成し、ＰＶＤ形
成による銅シード層の形成方法を発表した。彼らの実験
によると、ビアの側壁の銅層の厚さが１０００Åである
とき、ビアを直径０．２５μｍおよびアスペクト比４で
充填することができる。調整された層の抵抗は０．２５
μΩ−ｃｍである。室温で４０時間、または８０℃で２
０分間のセルフアニーリング後、抵抗は１．８５μΩ−
ｃｍに減少する（R. D. Mikkola ら “進歩した相
互連絡技術による銅の電気めっき”Plating and Surf
ace Finishing、March ２０００ Ｐ８１ 参照）。
しかしながら、前述の方法は、ビアを高いアスペクト比
で満たすとき、ＰＶＤ膜のステップカバレッジ（step
coverage）が問題となる。
【０００５】Yuri Lantasovらは、シード層を形成する
ため活性化パラジウム付着層を銅と置換する省電力の電
気めっき方法を発表した。Lantasovらによると、この方
法は、ビアをウェーハ上にビア直径０．３５μｍおよび
アスペクト比３で充填することが可能である。しかしな
がら、前述の方法は、パラジウム層がウェーハの表面に
スパッタされているため、高いアスペクト比のビアを有
するウェーハには不適である（Yuri Lantasovら “ス
パッタされたバリア層上に省電力で銅を形成するための
新しいめっきバス” Microelectronic Engineering
５０，２０００，ｐ４４１ 参照）。
ため活性化パラジウム付着層を銅と置換する省電力の電
気めっき方法を発表した。Lantasovらによると、この方
法は、ビアをウェーハ上にビア直径０．３５μｍおよび
アスペクト比３で充填することが可能である。しかしな
がら、前述の方法は、パラジウム層がウェーハの表面に
スパッタされているため、高いアスペクト比のビアを有
するウェーハには不適である（Yuri Lantasovら “ス
パッタされたバリア層上に省電力で銅を形成するための
新しいめっきバス” Microelectronic Engineering
５０，２０００，ｐ４４１ 参照）。
【０００６】M. J. Shawは、２４０℃で圧力を与え、
反応物質としてＣｕ（ｈｆａｃ）2を使用し、写真ＣＶ
Ｄ技術によりシリコン下層上への直接銅膜を形成する方
法を発表した（M. C. Shiao、“圧力下におけるＳｉ
（１００）基板への選択的銅膜形成の研究” National
Chiao Tung University、ＭＳＥＣＧ、１９９８、
ｐｔ １：２ 参照）。しかしながら、前述の研究で
は、銅膜の抵抗は８．８８μΩ−ｃｍに調製される。
反応物質としてＣｕ（ｈｆａｃ）2を使用し、写真ＣＶ
Ｄ技術によりシリコン下層上への直接銅膜を形成する方
法を発表した（M. C. Shiao、“圧力下におけるＳｉ
（１００）基板への選択的銅膜形成の研究” National
Chiao Tung University、ＭＳＥＣＧ、１９９８、
ｐｔ １：２ 参照）。しかしながら、前述の研究で
は、銅膜の抵抗は８．８８μΩ−ｃｍに調製される。
【０００７】M. K. Leeらは、室温で銅膜を形成する
ためシリコンを銅に化学的に置換する方法を発表した。
銅膜の厚さが５０００Åであるとき、低い抵抗２．１６
μΩ−ｃｍが得られる（M. K. Leeら “銅硫酸鉛と
フッ化水素によるシリコン上の銅膜の形成” Journal
of Electrochemical Society、Vol. １４４，No.
５、May １９９７ 参照）。この報告によると、Leeら
は拡散バリアと銅相互連絡の付着層との存在が考慮され
ていない。このため、銅の拡散を抑える工程が必要であ
る。
ためシリコンを銅に化学的に置換する方法を発表した。
銅膜の厚さが５０００Åであるとき、低い抵抗２．１６
μΩ−ｃｍが得られる（M. K. Leeら “銅硫酸鉛と
フッ化水素によるシリコン上の銅膜の形成” Journal
of Electrochemical Society、Vol. １４４，No.
５、May １９９７ 参照）。この報告によると、Leeら
は拡散バリアと銅相互連絡の付着層との存在が考慮され
ていない。このため、銅の拡散を抑える工程が必要であ
る。
【０００８】（発明の目的）そこで、本発明の目的は、
低コストで簡単である、ＵＬＳＩメタライゼーションに
おける銅シード層の形成方法を提供することにある。本
発明の別の目的は、大きなアスペクト比をもつビアを有
する基板に適した、ＵＬＳＩメタライゼーションにおけ
る銅シード層の形成方法を提供することにある。また本
発明の別の目的は、反応副産物により発生する問題を防
止できる、ＵＬＳＩメタライゼーションにおける銅シー
ド層の形成方法を提供することにある。
低コストで簡単である、ＵＬＳＩメタライゼーションに
おける銅シード層の形成方法を提供することにある。本
発明の別の目的は、大きなアスペクト比をもつビアを有
する基板に適した、ＵＬＳＩメタライゼーションにおけ
る銅シード層の形成方法を提供することにある。また本
発明の別の目的は、反応副産物により発生する問題を防
止できる、ＵＬＳＩメタライゼーションにおける銅シー
ド層の形成方法を提供することにある。
【０００９】（発明の概要）本発明請求項記載のＵＬＳ
Ｉメタライゼーションにおける銅シード層の形成方法に
よると、基板を調整し、基板に拡散バリア層を形成す
る。拡散バリア層に置換層を形成し、置換反応物を含む
混合液中で置換層の一部を薄い銅膜と置換する。混合液
には活性化銅イオンとシリコンの酸化を減少する物質と
が含まれている。置換層はポリシリコン層、非結晶シリ
コン層またはＴａＳｉｘ層で形成する。拡散バリア層は
ＴｉＮ層、タンタル層またはＴａＮ層で形成する。また
は、拡散バリア層はＴａＳｉｘ層で形成する。基板には
複数のビアとトレンチを形成する。混合液はＣｕＳＯ4
・５Ｈ2ＯとＨＦとを含む。薄い銅膜上に、銅層をめっ
きする。置換を行う混合液にはエチレンが含まれている
ため、反応の副生成物の形成は防止されている。
Ｉメタライゼーションにおける銅シード層の形成方法に
よると、基板を調整し、基板に拡散バリア層を形成す
る。拡散バリア層に置換層を形成し、置換反応物を含む
混合液中で置換層の一部を薄い銅膜と置換する。混合液
には活性化銅イオンとシリコンの酸化を減少する物質と
が含まれている。置換層はポリシリコン層、非結晶シリ
コン層またはＴａＳｉｘ層で形成する。拡散バリア層は
ＴｉＮ層、タンタル層またはＴａＮ層で形成する。また
は、拡散バリア層はＴａＳｉｘ層で形成する。基板には
複数のビアとトレンチを形成する。混合液はＣｕＳＯ4
・５Ｈ2ＯとＨＦとを含む。薄い銅膜上に、銅層をめっ
きする。置換を行う混合液にはエチレンが含まれている
ため、反応の副生成物の形成は防止されている。
【００１０】（発明の詳述）以下、本発明のＵＬＳＩメ
タライゼーションにおける銅シード層の形成方法につい
て詳細に説明する。本発明は、様々なＵＬＳＩメタライ
ゼーション工程に使用される。以下に示す本発明の応用
は図解目的のための一実施例である。しかし、本発明の
範囲はその実施例に限定されない。
タライゼーションにおける銅シード層の形成方法につい
て詳細に説明する。本発明は、様々なＵＬＳＩメタライ
ゼーション工程に使用される。以下に示す本発明の応用
は図解目的のための一実施例である。しかし、本発明の
範囲はその実施例に限定されない。
【００１１】図１に示すように、本発明の一実施例によ
るＵＬＳＩメタライゼーションにおける銅シード層の形
成方法によると、工程（ａ）で、ビアとトレンチを有す
る基板を準備する。ビアとトレンチの下は金属配線であ
る。基板の材質はメタライゼーション工程に適した絶縁
物質である。通常、シリコンダイオキサイドが基板の材
質に使用される。基板のビアとトレンチとは化学的エッ
チングまたは他のエッチング技術により形成する。また
は、他の技術により基板にビアとトレンチとを形成して
もよい。ビアとトレンチとの形成方法は、基板の材質と
調製または応用に必要な条件とによって決定される。こ
の工程の詳細な説明は省略する。
るＵＬＳＩメタライゼーションにおける銅シード層の形
成方法によると、工程（ａ）で、ビアとトレンチを有す
る基板を準備する。ビアとトレンチの下は金属配線であ
る。基板の材質はメタライゼーション工程に適した絶縁
物質である。通常、シリコンダイオキサイドが基板の材
質に使用される。基板のビアとトレンチとは化学的エッ
チングまたは他のエッチング技術により形成する。また
は、他の技術により基板にビアとトレンチとを形成して
もよい。ビアとトレンチとの形成方法は、基板の材質と
調製または応用に必要な条件とによって決定される。こ
の工程の詳細な説明は省略する。
【００１２】工程（ｂ）で、基板にバリア層を形成す
る。バリア層に適する材質はＴｉＮ、ＴａＮまたはタン
タルである。バリア層の厚さは約５００Åである。バリ
ア層の材質がＴｉＮであるとき、ＬＰＣＶＤ技術により
バリアを基板に形成する。バリア層の材質がタンタルで
あるとき、スパッタまたはＣＶＤ技術によりバリアを基
板に形成する。また、基板に拡散層を形成する他の技術
も本発明に適している。
る。バリア層に適する材質はＴｉＮ、ＴａＮまたはタン
タルである。バリア層の厚さは約５００Åである。バリ
ア層の材質がＴｉＮであるとき、ＬＰＣＶＤ技術により
バリアを基板に形成する。バリア層の材質がタンタルで
あるとき、スパッタまたはＣＶＤ技術によりバリアを基
板に形成する。また、基板に拡散層を形成する他の技術
も本発明に適している。
【００１３】その後、ポリシリコン層を拡散バリア層上
に形成する。この工程では、ＬＰＣＶＤ反応装置中で、
５９０℃および１７０ｍｍｔｏｒｒ（２２．６Ｐａ）で
ポリシリコン層を拡散バリア層上に形成する。ポリシリ
コン層の厚さは約６５０Åである。また他の実施例とし
ては、ＰＥＣＶＤ技術により非結晶シリコン層を拡散バ
リア層の表面に形成する。
に形成する。この工程では、ＬＰＣＶＤ反応装置中で、
５９０℃および１７０ｍｍｔｏｒｒ（２２．６Ｐａ）で
ポリシリコン層を拡散バリア層上に形成する。ポリシリ
コン層の厚さは約６５０Åである。また他の実施例とし
ては、ＰＥＣＶＤ技術により非結晶シリコン層を拡散バ
リア層の表面に形成する。
【００１４】工程（ｃ）では、前述のように調製して得
られた形成物を置換溶液に浸漬する。置換溶液はポリシ
リコン層が銅に置換されるように銅イオンを含む。適当
な反応物質はＣｕＣＯ4・５Ｈ2Ｏおよび銅イオンを含む
他の反応物質である。ポリシリコンが銅に置換される電
気化学反応は、下記に示すようなシリコンと銅との酸化
還元反応である。
られた形成物を置換溶液に浸漬する。置換溶液はポリシ
リコン層が銅に置換されるように銅イオンを含む。適当
な反応物質はＣｕＣＯ4・５Ｈ2Ｏおよび銅イオンを含む
他の反応物質である。ポリシリコンが銅に置換される電
気化学反応は、下記に示すようなシリコンと銅との酸化
還元反応である。
【００１５】陽極：Ｓｉ0 ＋ ６Ｆ- → ＳｉＦ6 2-
＋ ４ｅ- （酸化） 陰極：２Ｃｕ2+ ＋ ４ｅ- → ２Ｃｕ0 （金属還
元） 全反応：Ｓｉ0+２Ｃｕ2+ ＋ ６Ｆ- → ＳｉＦ6 2-
＋ ２Ｃｕ0 副反応：Ｓｉ4+ ＋ ２Ｏ2- → ＳｉＯ2
＋ ４ｅ- （酸化） 陰極：２Ｃｕ2+ ＋ ４ｅ- → ２Ｃｕ0 （金属還
元） 全反応：Ｓｉ0+２Ｃｕ2+ ＋ ６Ｆ- → ＳｉＦ6 2-
＋ ２Ｃｕ0 副反応：Ｓｉ4+ ＋ ２Ｏ2- → ＳｉＯ2
【００１６】副産物ＳｉＯ2の存在は銅のウェーハへの
付着に悪影響を与えるため、ＳｉＯ2をエッチングする
ためエッチャントを使用する。したがって、副産物Ｓｉ
Ｏ2はシード層の反応物に存在せず、シード層の置換は
十分に行われる。置換溶液は、銅イオンとエッチャント
を含む反応物を含む。適した置換溶液は、ＣｕＳＯ4・
５Ｈ2Ｏ１．５ｇ／ｌ溶液とＨＦ７ｃｃ／ｌ溶液を含む
混合溶液である。
付着に悪影響を与えるため、ＳｉＯ2をエッチングする
ためエッチャントを使用する。したがって、副産物Ｓｉ
Ｏ2はシード層の反応物に存在せず、シード層の置換は
十分に行われる。置換溶液は、銅イオンとエッチャント
を含む反応物を含む。適した置換溶液は、ＣｕＳＯ4・
５Ｈ2Ｏ１．５ｇ／ｌ溶液とＨＦ７ｃｃ／ｌ溶液を含む
混合溶液である。
【００１７】本実施例のレドックス反応で、ポリシリコ
ンのエッチングレートは約７５Å／ｍｉｎであり、銅の
付着率は約１５５Å／ｍｉｎである。ポリシリコン層の
厚さとＨＦエッチャント濃度とを調節するため、置換反
応後、拡散バリア層には銅のバリア層への付着を妨害す
るポリシリコンは残存しない。
ンのエッチングレートは約７５Å／ｍｉｎであり、銅の
付着率は約１５５Å／ｍｉｎである。ポリシリコン層の
厚さとＨＦエッチャント濃度とを調節するため、置換反
応後、拡散バリア層には銅のバリア層への付着を妨害す
るポリシリコンは残存しない。
【００１８】反応後、形成された銅シード層は基板の表
面に形成されている。図２に示すように、ＳｉおよびＳ
ｉＯ2はほとんど表面に見られない。銅シード層の抵抗
は、１１．２μΩ−ｃｍであり、平均粒子径は約３６０
Åである。図３に示すように、タンタル組織でポリシリ
コンが銅に置換されている。
面に形成されている。図２に示すように、ＳｉおよびＳ
ｉＯ2はほとんど表面に見られない。銅シード層の抵抗
は、１１．２μΩ−ｃｍであり、平均粒子径は約３６０
Åである。図３に示すように、タンタル組織でポリシリ
コンが銅に置換されている。
【００１９】工程（ｃ）では、拡散バリア層への銅層の
付着を増加するため、形成物を窒素中３５０℃で８分間
アニーリングする。このアニーリングはシード層の抵抗
を減少し、銅の膜構造の密度を増加させる。工程（ｄ）
で、金属をシード層にめっきする。この工程では、電気
めっき槽中２．０ＡＳＤおよび室温で、シード層に厚い
銅層を電気めっきする。めっき溶液はＣｕＳＯ4・５Ｈ2
Ｏ（２５ｇ／ｌ）、Ｈ2ＳＯ4（２００ｇ／ｌ）、ＨＣｌ
（０．１５ｃｃ／ｌ）および表面活性剤（５ｃｃ／ｌ）
を含む。１５分後、銅膜の厚さは約５０００Åであり、
抵抗は約１．８５μΩ−ｃｍである。図４に示すよう
に、この膜中には〈１１１〉成分をもつ適した組織が存
在している。
付着を増加するため、形成物を窒素中３５０℃で８分間
アニーリングする。このアニーリングはシード層の抵抗
を減少し、銅の膜構造の密度を増加させる。工程（ｄ）
で、金属をシード層にめっきする。この工程では、電気
めっき槽中２．０ＡＳＤおよび室温で、シード層に厚い
銅層を電気めっきする。めっき溶液はＣｕＳＯ4・５Ｈ2
Ｏ（２５ｇ／ｌ）、Ｈ2ＳＯ4（２００ｇ／ｌ）、ＨＣｌ
（０．１５ｃｃ／ｌ）および表面活性剤（５ｃｃ／ｌ）
を含む。１５分後、銅膜の厚さは約５０００Åであり、
抵抗は約１．８５μΩ−ｃｍである。図４に示すよう
に、この膜中には〈１１１〉成分をもつ適した組織が存
在している。
【００２０】また、本発明は、銅シード層の堆積のため
に電気化学的置換反応を利用するので、優れたステップ
カバレッジが得られる。電気めっき工程後、直径０．３
５μｍおよびアスペクト比２のビアが十分に充填され
る。図５にその状態を示す。拡散バリアの材質がタンタ
ルであり、拡散バリアをＣＶＤ技術により形成すると
き、シード層のステップカバレッジ（step coverage）
は向上し、より小さい直径でより大きいアスペクト比の
ビアは電気めっきされた銅で充填される。
に電気化学的置換反応を利用するので、優れたステップ
カバレッジが得られる。電気めっき工程後、直径０．３
５μｍおよびアスペクト比２のビアが十分に充填され
る。図５にその状態を示す。拡散バリアの材質がタンタ
ルであり、拡散バリアをＣＶＤ技術により形成すると
き、シード層のステップカバレッジ（step coverage）
は向上し、より小さい直径でより大きいアスペクト比の
ビアは電気めっきされた銅で充填される。
【００２１】なお、ＭＯＳキャパシタに本発明は使用で
きる。キャパシタを３００℃、４００℃、４５０℃、５
００℃に熱し、Ｖｆｂ振動を測定する。調製されたシー
ド層にめっきされた銅層は優れた結果を示し、４５０℃
で安定している。本実施例で形成された形成物はＵＬＳ
Ｌ製造工程で低絶縁体／銅として適している。図６にそ
の形成物の特性を示す。本実施例は適した一実施例であ
り、本発明の範囲の精神から逸脱しない変更が可能であ
る。
きる。キャパシタを３００℃、４００℃、４５０℃、５
００℃に熱し、Ｖｆｂ振動を測定する。調製されたシー
ド層にめっきされた銅層は優れた結果を示し、４５０℃
で安定している。本実施例で形成された形成物はＵＬＳ
Ｌ製造工程で低絶縁体／銅として適している。図６にそ
の形成物の特性を示す。本実施例は適した一実施例であ
り、本発明の範囲の精神から逸脱しない変更が可能であ
る。
【図１】本発明の一実施例によるＵＬＳＩメタライゼー
ションにおける銅シード層の形成方法の工程を示す模式
図である。
ションにおける銅シード層の形成方法の工程を示す模式
図である。
【図２】本発明の一実施例によるＵＬＳＩメタライゼー
ションにおける銅シード層の形成方法で形成した形成物
のオージェプロファイルを示す図である。
ションにおける銅シード層の形成方法で形成した形成物
のオージェプロファイルを示す図である。
【図３】本発明の一実施例による銅シード層の表面形態
を示す図である。
を示す図である。
【図４】本発明の一実施例による電気めっき銅層のＸＲ
Ｄ結果を示す図である。
Ｄ結果を示す図である。
【図５】本発明の一実施例による銅ビアフィリングの層
のＳＥＭ横断面写真を示す図である。
のＳＥＭ横断面写真を示す図である。
【図６】本発明の一実施例によるＵＬＳＩメタライゼー
ションにおける銅シード層の形成方法で形成した形成物
の電気容量と電圧の関係を示す図である。
ションにおける銅シード層の形成方法で形成した形成物
の電気容量と電圧の関係を示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/288 Ｈ０１Ｌ 21/88 Ｂ 21/768 21/90 Ａ Ｆターム(参考） 4K022 AA13 AA43 BA08 BA31 CA07 CA08 DA04 4K044 AA16 AB02 BA06 BB03 BC14 CA15 CA18 4M104 BB17 BB30 BB32 DD06 DD16 DD37 DD43 DD51 DD52 DD78 EE09 EE16 FF13 FF17 FF18 FF22 GG19 HH13 HH14 5F033 HH11 HH21 HH32 HH33 JJ11 JJ21 JJ32 JJ33 MM02 MM05 MM13 NN06 NN07 PP06 PP09 PP12 PP15 PP27 PP36 QQ09 QQ37 QQ73 RR04 VV10 XX02 XX04 XX10 XX34
Claims (8)
- 【請求項１】 基板を準備する工程と、 前記基板に拡散バリア層を形成する工程と、 前記拡散バリア層に置換層を形成する工程と、 置換反応物を含む混合液中で前記置換層の少なくとも一
部を薄い銅膜と置換する工程とを含み、 前記混合液は活性化銅イオンを供給する化学物質とシリ
コンの酸化を抑制する少なくとも一つの化学物質とを含
むことを特徴とするＵＬＳＩメタライゼーションにおけ
る銅シード層の形成方法。 - 【請求項２】 前記置換層は、ポリシリコン層、非結晶
シリコン層またはＴａＳｉｘ層のいずれかで形成される
ことを特徴とする請求項１記載のＵＬＳＩメタライゼー
ションにおける銅シード層の形成方法。 - 【請求項３】 前記拡散バリア層は、ＴｉＮ層、タンタ
ル層またはＴａＮ層のいずれかで形成されることを特徴
とする請求項１記載のＵＬＳＩメタライゼーションにお
ける銅シード層の形成方法。 - 【請求項４】 基板を準備する工程と、 前記基板に拡散バリア層を形成する工程と、 置換反応物を含む混合液中で前記拡散バリア層の少なく
とも一部を薄い銅膜と置換する工程とを含み、 前記混合液は活性化銅イオンを供給する化学物質とシリ
コンの酸化を抑制する少なくとも一つの化学物質とを含
むことを特徴とするＵＬＳＩメタライゼーションにおけ
る銅シード層の形成方法。 - 【請求項５】 前記拡散バリア層は、ＴａＳｉｘ層で形
成されることを特徴とする請求項４記載のＵＬＳＩメタ
ライゼーションにおける銅シード層の形成方法。 - 【請求項６】 前記基板には複数のビアおよびトレンチ
が形成されていることを特徴とする請求項１または４記
載のＵＬＳＩメタライゼーションにおける銅シード層の
形成方法。 - 【請求項７】 前記混合液は、ＣｕＳＯ4・５Ｈ2Ｏおよ
びＨＦを含むことを特徴とする請求項１または４記載の
ＵＬＳＩメタライゼーションにおける銅シード層の形成
方法。 - 【請求項８】 前記薄い銅膜上に銅層をめっきする工程
をさらに含むことを特徴とする請求項１または４記載の
ＵＬＳＩメタライゼーションにおける銅シード層の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052548A JP2002261098A (ja) | 2001-02-27 | 2001-02-27 | Ｕｌｓｉメタライゼーションにおける銅シード層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052548A JP2002261098A (ja) | 2001-02-27 | 2001-02-27 | Ｕｌｓｉメタライゼーションにおける銅シード層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261098A true JP2002261098A (ja) | 2002-09-13 |
Family
ID=18913160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052548A Pending JP2002261098A (ja) | 2001-02-27 | 2001-02-27 | Ｕｌｓｉメタライゼーションにおける銅シード層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006518103A (ja) * | 2003-02-17 | 2006-08-03 | アルシメール・エス・アー | 表面被覆方法、及び該方法を使用するマイクロエレクトロニクス相互接続の作製、並びに集積回路 |
-
2001
- 2001-02-27 JP JP2001052548A patent/JP2002261098A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006518103A (ja) * | 2003-02-17 | 2006-08-03 | アルシメール・エス・アー | 表面被覆方法、及び該方法を使用するマイクロエレクトロニクス相互接続の作製、並びに集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7070687B2 (en) | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing | |
| US6756301B2 (en) | Method of forming a metal seed layer for subsequent plating | |
| US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| US6899816B2 (en) | Electroless deposition method | |
| JP5203602B2 (ja) | 銅でないメッキ可能層の上への銅の直接電気メッキのための方法 | |
| TWI292925B (en) | Method of barrier layer surface treatment to enable direct copper plating on barrier metal | |
| US20030190426A1 (en) | Electroless deposition method | |
| US20040108217A1 (en) | Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby | |
| US20030189026A1 (en) | Electroless deposition method | |
| JP2003525523A (ja) | 新規なチップ相互配線およびパッケージング堆積方法および構造体 | |
| KR20000035374A (ko) | 상호 접속 구조 및 그 제조 방법 | |
| JP5255198B2 (ja) | 導体−誘電体相互接続構造を製造するための方法 | |
| US20070298607A1 (en) | Method for copper damascence fill for forming an interconnect | |
| US6380083B1 (en) | Process for semiconductor device fabrication having copper interconnects | |
| US6998337B1 (en) | Thermal annealing for Cu seed layer enhancement | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| US7504335B2 (en) | Grafted seed layer for electrochemical plating | |
| US20030073304A1 (en) | Selective tungsten stud as copper diffusion barrier to silicon contact | |
| JP2002261098A (ja) | Ｕｌｓｉメタライゼーションにおける銅シード層の形成方法 | |
| US6291346B1 (en) | Titanium silicide layer formation method | |
| US6579793B2 (en) | Method of achieving high adhesion of CVD copper thin films on TaN Substrates | |
| KR20040047503A (ko) | 알루미늄 금속 배선 형성방법 | |
| KR20010112653A (ko) | 반도체 장치의 제조 방법 | |
| US6511609B2 (en) | Cu seed layer deposition for ULSI metalization | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 |