JP2002259163A - Reset circuit for detecting abnormality - Google Patents
Reset circuit for detecting abnormalityInfo
- Publication number
- JP2002259163A JP2002259163A JP2001050474A JP2001050474A JP2002259163A JP 2002259163 A JP2002259163 A JP 2002259163A JP 2001050474 A JP2001050474 A JP 2001050474A JP 2001050474 A JP2001050474 A JP 2001050474A JP 2002259163 A JP2002259163 A JP 2002259163A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- abnormality
- monitoring
- abnormality detection
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、主制御ボード(マ
スターボード)によって監視制御される複数の被制御ボ
ード（スレーブボード）内の監視制御部のＣＰＵ動作の
異常を検出しリセットを行う異常検出リセット回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to abnormality detection for detecting and resetting an abnormality in CPU operation of a monitoring control unit in a plurality of controlled boards (slave boards) monitored and controlled by a main control board (master board). It relates to a reset circuit.
【０００２】[0002]
【従来の技術】ＦＡ機器（ＦＡ：Ｆａｃｔｏｒｙ Ａｕ
ｔｏｍａｔｉｏｎ）や移動通信基地局機器は、主制御ボ
ード(マスターボード)によって監視制御される複数の被
制御ボード（スレーブボード）を備えて構成されてい
る。これら複数の被制御ボードは主制御ボードにより周
期的に監視制御されている。2. Description of the Related Art FA equipment (FA: Factory Au)
The mobile communication base station device includes a plurality of controlled boards (slave boards) that are monitored and controlled by a main control board (master board). The plurality of controlled boards are periodically monitored and controlled by the main control board.
【０００３】各被制御ボードには、ＣＰＵを有する監視
制御部が設けられ、主制御ボードからの指示に応じてア
プリケーションソフトを実行して各種制御データを出力
すると共に、主制御ボードから周期的に送られてくる監
視要求メッセージ信号を受けたときに、ボード内の動作
状態を示す監視応答メッセージ信号を主制御ボードへ送
出する。[0003] Each controlled board is provided with a monitoring control unit having a CPU, which executes application software in accordance with an instruction from the main control board to output various control data and periodically outputs the control data from the main control board. Upon receiving the sent monitor request message signal, the monitor sends a monitor response message signal indicating an operation state in the board to the main control board.
【０００４】また、各被制御ボードには異常検出リセッ
ト回路が設けられ、監視制御部のソフトウエア処理時に
動作異常状態（例えば暴走状態）が生じたとき、この動
作異常状態を検出してリセット信号を監視制御部へ供給
し、強制的にリセットをかけて初期状態に復帰させるよ
うにしている。Each controlled board is provided with an abnormality detection reset circuit. When an abnormal operation state (for example, a runaway state) occurs during software processing of the monitoring control unit, the abnormal operation state is detected and a reset signal is output. Is supplied to the monitoring control unit, forcibly resetting and returning to the initial state.
【０００５】従来の異常検出リセット回路は、ウォッチ
ドッグタイマ（ｗａｔｃｈｄｏｇｔｉｍｅｒ）を有し、
監視制御部のＣＰＵ動作に応じて送出されるウォッチド
ッグパルスを受けてソフト処理の実行時間を監視するこ
とにより、監視制御部の動作異常を検出してリセットを
かけている。[0005] The conventional abnormality detection reset circuit has a watchdog timer.
By monitoring the execution time of the software processing in response to the watchdog pulse transmitted in response to the CPU operation of the monitoring control unit, an abnormal operation of the monitoring control unit is detected and reset.
【０００６】[0006]
【発明が解決しようとする課題】上述したように従来の
異常検出リセット回路は、ウォッチドッグタイマにより
プログラムの実行時間を監視し、動作異常状態を検出し
てリセットをかけている。しかし、例えば、実行中のア
プリケーションソフトにバグあったために、同じソフト
処理を繰り返すような状態になった場合、ウォッチドッ
グパルスは継続して送出されるので、ウォッチドッグタ
イマによる監視のみではこの動作異常状態を検出するこ
とは困難である。As described above, the conventional abnormality detection reset circuit monitors a program execution time by a watchdog timer, detects an abnormal operation state, and resets the operation. However, for example, if there is a bug in the running application software that causes the same software processing to be repeated, watchdog pulses are continuously transmitted. It is difficult to detect the condition.
【０００７】このような動作異常状態になった場合は、
主制御ボードからの監視要求メッセージ信号を受けて
も、監視応答メッセージ信号を送出するための処理に移
行できず、監視応答メッセージ信号を送出できない状態
が継続するという問題点を有している。In the case of such an abnormal operation state,
Even if the monitor request message signal is received from the main control board, the process cannot be shifted to the process for sending the monitor response message signal, and the state that the monitor response message signal cannot be sent continues.
【０００８】本発明の目的は、ウォッチドッグタイマに
よる監視のみでは検出できないような監視制御部の動作
異常状態を確実に検出し、監視制御部にリセットをかけ
て正常な動作状態に復帰させることができる異常検出リ
セット回路を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to reliably detect an abnormal operation state of a monitoring control unit which cannot be detected only by monitoring using a watchdog timer, and to reset the monitoring control unit to return to a normal operation state. An object of the present invention is to provide an abnormality detection reset circuit that can perform the above.
【０００９】[0009]
【課題を解決するための手段】本発明の異常検出リセッ
ト回路は、主制御ボードによって監視制御される複数の
被制御ボード内の監視制御部の動作異常を検出してリセ
ット信号を送出する異常検出リセット回路において、前
記監視制御部から出力されるウォッチドッグパルスに基
づきウォッチドッグタイマにより前記監視制御部の異常
を検出して第１の異常検出パルス信号を出力する第１の
異常検出部と、前記監視制御部が前記主制御ボードから
周期的に送られてくる監視要求メッセージ信号に応じて
返送する監視応答メッセージ信号を監視して前記監視制
御部の異常を検出し第２の異常検出パルス信号を出力す
る第２の異常検出部と、前記第１および第２の異常検出
パルス信号のいずれか一方が異常検出を示したときに前
記リセット信号を前記監視制御部へ出力するリセット信
号生成部とを備え、前記第２の異常検出部は、前記監視
応答メッセージ信号を検出したときに信号検出パルス信
号を出力する信号検出回路と、前記信号検出パルス信号
を受けた後に一定時間が経過しても次の信号検出パルス
信号を受けないときに前記第２の異常検出パルス信号を
出力する異常判定回路とを有する。また、前記異常判定
回路が前記第２の異常検出パルス信号を出力する場合の
前記一定時間は、前記主制御ボードから周期的に送られ
てくる監視要求メッセージ信号の周期に基づき設定す
る。SUMMARY OF THE INVENTION An abnormality detection reset circuit according to the present invention detects an abnormality in an operation of a monitoring control section in a plurality of controlled boards monitored and controlled by a main control board and sends a reset signal. A reset circuit configured to detect an abnormality of the monitoring control unit with a watchdog timer based on a watchdog pulse output from the monitoring control unit and output a first abnormality detection pulse signal; A monitoring control unit monitors a monitoring response message signal returned in response to a monitoring request message signal periodically transmitted from the main control board, detects an abnormality of the monitoring control unit, and generates a second abnormality detection pulse signal. A second abnormality detection unit that outputs the reset signal when one of the first and second abnormality detection pulse signals indicates abnormality detection. A reset signal generation unit for outputting to the monitoring control unit, wherein the second abnormality detection unit outputs a signal detection pulse signal when detecting the monitoring response message signal; and the signal detection pulse An abnormality determination circuit that outputs the second abnormality detection pulse signal when the next signal detection pulse signal is not received even if a predetermined time has elapsed after receiving the signal. Further, the predetermined time when the abnormality determination circuit outputs the second abnormality detection pulse signal is set based on a period of a monitoring request message signal periodically transmitted from the main control board.
【００１０】本発明の異常検出リセット回路は、主制御
ボードによって監視制御される複数の被制御ボード内の
監視制御部の動作異常を検出してリセット信号を送出す
る異常検出リセット回路において、前記監視制御部から
出力されるウォッチドッグパルスに基づきウォッチドッ
グタイマにより前記監視制御部の異常を検出して第１の
異常検出パルス信号を出力する第１の異常検出部と、前
記主制御ボードから送られてくる監視要求メッセージ信
号および前記監視制御部が前記監視要求メッセージ信号
に応じて返送する監視応答メッセージ信号をそれぞれ監
視して前記監視制御部の異常を検出し第２の異常検出パ
ルス信号を出力する第２の異常検出部と、前記第１およ
び第２の異常検出パルス信号のいずれか一方が異常検出
を示したときに前記リセット信号を前記監視制御部へ出
力するリセット信号生成部とを備え、前記第２の異常検
出部は、前記監視要求メッセージ信号を検出したときに
第１の信号検出パルス信号を出力する第１の信号検出回
路と、前記監視応答メッセージ信号を検出したときに第
２の信号検出パルス信号を出力する第２の信号検出回路
と、前記第１の信号検出パルス信号を受けた後に一定時
間が経過しても第２の信号検出パルス信号を受けないと
きに前記第２の異常検出パルス信号を出力する異常判定
回路とを有する。また、前記異常判定回路が前記第２の
異常検出パルス信号を出力する場合の前記一定時間は、
前記監視制御部が前記監視要求メッセージ信号を受けた
後に前記監視応答メッセージ信号を返送するまでの時間
に基づき設定する。The abnormality detection reset circuit according to the present invention is an abnormality detection reset circuit for detecting an operation abnormality of a monitoring control unit in a plurality of controlled boards monitored and controlled by a main control board and transmitting a reset signal. A first abnormality detection unit that detects an abnormality of the monitoring control unit with a watchdog timer based on a watchdog pulse output from the control unit and outputs a first abnormality detection pulse signal; The monitoring request message signal and the monitoring response message signal returned by the monitoring control unit in response to the monitoring request message signal are respectively monitored to detect an abnormality of the monitoring control unit and output a second abnormality detection pulse signal. A second abnormality detection unit, and a controller that detects whether one of the first and second abnormality detection pulse signals indicates abnormality detection. A reset signal generation unit that outputs a reset signal to the monitoring control unit, wherein the second abnormality detection unit outputs a first signal detection pulse signal when the monitoring request message signal is detected. A signal detection circuit, a second signal detection circuit that outputs a second signal detection pulse signal when the monitor response message signal is detected, and a predetermined time has elapsed after receiving the first signal detection pulse signal. And an abnormality determination circuit that outputs the second abnormality detection pulse signal when the second signal detection pulse signal is not received. Further, the predetermined time when the abnormality determination circuit outputs the second abnormality detection pulse signal is:
The setting is based on the time from when the monitoring control unit receives the monitoring request message signal to when the monitoring response message signal is returned.
【００１１】[0011]
【発明の実施の形態】次に本発明について図面を参照し
て説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【００１２】図１は本発明の一実施形態を示すブロック
図であり、主制御ボード(図示せず)によって監視制御さ
れる複数の被制御ボード内にそれぞれに設けられる監視
制御部１およびその異常検出リセット回路２を示してい
る。FIG. 1 is a block diagram showing an embodiment of the present invention, in which a monitoring control section 1 provided in each of a plurality of controlled boards monitored and controlled by a main control board (not shown) and its abnormality. The detection reset circuit 2 is shown.
【００１３】主制御ボートは、被制御ボードに対して周
期的に監視要求メッセージ信号Ｍ１を送出し、被制御ボ
ードの動作状態を示す監視応答メッセージ信号Ｍ２を折
り返し受けて被制御ボードを監視制御している。The main control boat periodically sends a monitoring request message signal M1 to the controlled board, and returns a monitoring response message signal M2 indicating the operating state of the controlled board to monitor and control the controlled board. ing.
【００１４】被制御ボード内の監視制御部１は、ＣＰ
Ｕ、メモリおよび入出力回路等(図示せず)を有し、主制
御ボードからの指示に応じてメモリに予め格納されたプ
ログラムを実行して各種制御データを出力する。そし
て、ＣＰＵの動作に応じてウォッチドッグパルス信号Ｓ
１を送出すると共に、主制御ボードから周期的に送られ
てくる監視要求メッセージ信号Ｍ１に応じてボードの動
作状態を示す監視応答メッセージ信号Ｍ２を折り返し送
出する。また、異常検出リセット回路２からのリセット
信号Ｒ３を受けたときには、初期状態に復帰して最初か
ら動作を開始する。The monitoring control unit 1 in the controlled board includes a CP
U, a memory, an input / output circuit, etc. (not shown), and outputs various control data by executing a program stored in the memory in advance in response to an instruction from the main control board. Then, according to the operation of the CPU, the watchdog pulse signal S
1 and, in response to the monitoring request message signal M1 periodically sent from the main control board, returns a monitoring response message signal M2 indicating the operating state of the board. When receiving the reset signal R3 from the abnormality detection reset circuit 2, it returns to the initial state and starts the operation from the beginning.
【００１５】異常検出リセット回路２は、監視制御部１
から出力されるウォッチドッグパルス信号Ｓ１に基づき
ウォッチドッグタイマにより監視制御部１の異常を検出
して異常検出パルス信号Ｒ１を出力する第１の異常検出
部２１と、監視制御部１が周期的に送出する監視応答メ
ッセージ信号Ｍ２を監視し監視制御部１の異常を検出し
て異常検出パルス信号Ｒ２を出力する第２の異常検出部
２２と、第１および第２の異常検出部２１，２２の異常
検出パルス信号Ｒ１，Ｒ２に基づきリセット信号Ｒ３を
生成して監視制御部１へ送出するリセット信号生成部２
３とを備えている。The abnormality detection reset circuit 2 includes a monitoring control unit 1
A first abnormality detection unit 21 that detects an abnormality of the monitoring control unit 1 by a watchdog timer based on the watchdog pulse signal S1 output from the unit and outputs an abnormality detection pulse signal R1, and the monitoring control unit 1 periodically A second abnormality detection unit 22 that monitors the monitoring response message signal M2 to be transmitted, detects an abnormality of the monitoring control unit 1 and outputs an abnormality detection pulse signal R2, and a first abnormality detection unit 21 and a second abnormality detection unit 22. A reset signal generator 2 that generates a reset signal R3 based on the abnormality detection pulse signals R1 and R2 and sends it to the monitoring controller 1
3 is provided.
【００１６】ところで、主制御ボートから各被制御ボー
ドの監視制御部１に対して、一定の周期で監視要求メッ
セージ信号Ｍ１が送出されるので、監視制御部１が正常
に動作しているならば、監視応答メッセージ信号Ｍ２が
監視制御部１から一定の周期で送出される。By the way, since the monitor request message signal M1 is sent from the main control boat to the monitor control unit 1 of each controlled board at a constant period, if the monitor control unit 1 is operating normally. , A monitoring response message signal M2 is sent from the monitoring control unit 1 at a constant cycle.
【００１７】しかし、例えば、監視制御部１がアプリケ
ーションソフトの実行中に、バグに起因して同じ処理を
繰り返すような動作異常状態になった場合、監視制御部
１はウォッチドッグパルスを継続して送出するが、主制
御ボードからの監視要求メッセージ信号を受けても監視
応答メッセージ信号の送出処理に移行することができ
ず、監視応答メッセージ信号Ｍ２を送出できない。However, for example, when the monitoring control unit 1 is in an abnormal operation state in which the same processing is repeated due to a bug during execution of the application software, the monitoring control unit 1 continues the watchdog pulse. However, even if it receives a monitoring request message signal from the main control board, it cannot shift to the monitoring response message signal transmission process and cannot transmit the monitoring response message signal M2.
【００１８】よって、第２の異常検出部２２を設け、監
視応答メッセージ信号Ｍ２の有無を監視することによ
り、上述したような監視制御部１の動作異常を検出でき
る。Therefore, by providing the second abnormality detection unit 22 and monitoring the presence or absence of the monitoring response message signal M2, the above-described operation abnormality of the monitoring control unit 1 can be detected.
【００１９】図２は、第２の異常検出部２２の一例を示
すブロック図である。FIG. 2 is a block diagram showing an example of the second abnormality detector 22.
【００２０】監視応答メッセージ信号Ｍ２を検出したと
きに信号検出パルス信号Ｓ２を出力するＭ２信号検出回
路２２１と、信号検出パルス信号Ｓ２を受けた後に一定
時間経過しても次の信号検出パルス信号Ｓ２を受けない
ときに、監視制御部１に動作異常発生と判定して異常検
出パルス信号Ｒ２を出力する異常判定回路２２２とを有
している。An M2 signal detection circuit 221 for outputting a signal detection pulse signal S2 when detecting the monitor response message signal M2, and a next signal detection pulse signal S2 even after a certain time has passed after receiving the signal detection pulse signal S2. And an abnormality determination circuit 222 that determines that an operation abnormality has occurred and outputs an abnormality detection pulse signal R2 when the monitoring control unit 1 does not receive the abnormality.
【００２１】図３は、第２の異常検出部２２の動作を説
明するためのタイミングチャートである。FIG. 3 is a timing chart for explaining the operation of the second abnormality detecting section 22.
【００２２】監視制御部１は、図３（ａ）に示すよう
に、主制御ボートから一定の周期Ｔ１で送出されてくる
監視要求メッセージ信号Ｍ１を受けて、通常は、図３
（ｂ）に示すように、監視応答メッセージ信号Ｍ２を返
送している。As shown in FIG. 3 (a), the monitoring controller 1 receives a monitoring request message signal M1 sent from the main control boat at a constant cycle T1, and normally receives the monitoring request message signal M1.
As shown in (b), the monitoring response message signal M2 is returned.
【００２３】第２の異常検出部２２のＭ２信号検出回路
２２１は、図３（ｃ）に示すように、監視応答メッセー
ジ信号Ｍ２を検出して信号検出パルス信号Ｓ２を出力す
る。As shown in FIG. 3C, the M2 signal detection circuit 221 of the second abnormality detection section 22 detects the monitoring response message signal M2 and outputs a signal detection pulse signal S2.
【００２４】いま、監視制御部１が、時刻ｔ１に監視応
答メッセージ信号Ｍ２を出力した後に動作異常となり、
時刻ｔ２以降において監視応答メッセージ信号Ｍ２を出
力しなくなった場合、Ｍ２信号検出回路２２１は時刻ｔ
２において信号検出パルス信号Ｓ２を出力しない。Now, after the monitoring control unit 1 outputs the monitoring response message signal M2 at time t1, the operation becomes abnormal,
When the monitoring response message signal M2 is no longer output after time t2, the M2 signal detection circuit 221 outputs
2, no signal detection pulse signal S2 is output.
【００２５】異常判定回路２２２は、図３（ｄ）に示す
ように、時刻ｔ１に信号検出パルス信号Ｓ２を受けた
後、一定期間Ｔａが経過しても次の信号検出パルス信号
Ｓ２を受けなかったときに、監視制御部１に動作異常が
発生したと判定して異常検出パルス信号Ｒ２を出力す
る。このような回路は、単安定マルチバイブレータを使
用することにより容易に構成できる。After receiving the signal detection pulse signal S2 at time t1, the abnormality determination circuit 222 does not receive the next signal detection pulse signal S2 even after a certain period Ta has elapsed, as shown in FIG. 3D. Then, it is determined that an operation abnormality has occurred in the monitoring control unit 1, and an abnormality detection pulse signal R2 is output. Such a circuit can be easily configured by using a monostable multivibrator.
【００２６】なお、一定期間Ｔａは、監視応答メッセー
ジ信号Ｍ２の周期が監視要求メッセージ信号Ｍ１の周期
とほぼ等しいので、監視要求メッセージ信号Ｍ１の周期
Ｔ１に応じて設定する。The fixed period Ta is set according to the period T1 of the monitoring request message signal M1 since the period of the monitoring response message signal M2 is substantially equal to the period of the monitoring request message signal M1.
【００２７】一方、第１の異常検出部２１は、監視制御
部１から出力されるウォッチドッグパルス信号Ｓ１に基
づき、従来の手法により監視制御部１の異常を検出して
異常検出パルス信号Ｒ１を出力する。On the other hand, based on the watchdog pulse signal S1 output from the monitoring control unit 1, the first abnormality detecting unit 21 detects an abnormality of the monitoring control unit 1 by a conventional method and generates an abnormality detection pulse signal R1. Output.
【００２８】リセット信号生成部２３は、異常検出パル
ス信号Ｒ１および異常検出パルス信号Ｒ２のいずれか一
方が異常検出を示したときに、リセット信号Ｒ３を生成
して監視制御部１へ送出し、監視制御部１を初期状態に
設定して最初から動作を開始させる。The reset signal generator 23 generates a reset signal R3 and sends it to the monitor controller 1 when one of the abnormality detection pulse signal R1 and the abnormality detection pulse signal R2 indicates abnormality detection, and sends the reset signal to the monitor controller 1. The control unit 1 is set to the initial state and the operation is started from the beginning.
【００２９】このように、監視応答メッセージ信号Ｍ２
の周期性に着目して動作異常を判定することにより、従
来のウォッチドッグタイマによる監視だけでは検出でき
ない動作異常状態に陥ったときでも、監視制御部１の動
作異常を確実に検出してリセットをかけ、正常な動作状
態に復帰させることができる。As described above, the monitor response message signal M2
By judging the operation abnormality by paying attention to the periodicity of the operation, even when an operation abnormality state which cannot be detected only by monitoring with the conventional watchdog timer is detected, the operation abnormality of the monitoring control unit 1 is reliably detected and reset. To return to a normal operating state.
【００３０】図４は本発明の他の実施形態を示すブロッ
ク図である。FIG. 4 is a block diagram showing another embodiment of the present invention.
【００３１】図１に示した実施形態との相違個所は第２
の異常検出部２４であり、その他の構成要素は同じであ
るので同一符号を付している。The difference from the embodiment shown in FIG.
And the other components are the same, and are denoted by the same reference numerals.
【００３２】ここで、第２の異常検出部２４は、監視制
御部１に入力する監視要求メッセージ信号Ｍ１および監
視制御部１から返送される監視応答メッセージ信号Ｍ２
をそれぞれ監視し、監視制御部１の異常を検出して異常
検出パルス信号Ｒ２を出力する。Here, the second abnormality detecting section 24 includes a monitoring request message signal M1 input to the monitoring control section 1 and a monitoring response message signal M2 returned from the monitoring control section 1.
Are monitored, and an abnormality of the monitoring control unit 1 is detected to output an abnormality detection pulse signal R2.
【００３３】図５は第２の異常検出部２４の一例を示す
ブロック図である。FIG. 5 is a block diagram showing an example of the second abnormality detecting section 24.
【００３４】監視要求メッセージ信号Ｍ１を検出したと
きに信号検出パルス信号Ｓ３を出力するＭ１信号検出回
路２４１と、監視応答メッセージ信号Ｍ２を検出したと
きに信号検出パルス信号Ｓ４を出力するＭ２信号検出回
路２４２と、信号検出パルス信号Ｓ３を受けた後に一定
時間経過しても信号検出パルス信号Ｓ４を受けないとき
に、監視制御部１に動作異常が発生したと判定して異常
検出パルス信号Ｒ２を出力する異常判定回路２４３とを
有している。An M1 signal detection circuit 241 for outputting a signal detection pulse signal S3 when detecting the monitoring request message signal M1, and an M2 signal detection circuit for outputting a signal detection pulse signal S4 when detecting the monitoring response message signal M2. 242, and when the signal detection pulse signal S4 is not received even after a certain period of time after receiving the signal detection pulse signal S3, it is determined that an operation abnormality has occurred in the monitoring control unit 1, and the abnormality detection pulse signal R2 is output. And an abnormality determination circuit 243 that performs the operation.
【００３５】図６は第２の異常検出部２４の動作を説明
するためのタイミングチャートである。FIG. 6 is a timing chart for explaining the operation of the second abnormality detector 24.
【００３６】監視制御部１は、図６（ａ）に示すよう
に、主制御ボートから一定の周期Ｔ１で送出されてくる
監視要求メッセージ信号Ｍ１を受けて、通常は、図６
（ｂ）に示すように、監視応答メッセージ信号Ｍ２を返
送している。As shown in FIG. 6A, the monitoring controller 1 receives a monitoring request message signal M1 sent from the main control boat at a constant cycle T1, and normally receives the monitoring request message signal M1 shown in FIG.
As shown in (b), the monitoring response message signal M2 is returned.
【００３７】第２の異常検出部２４のＭ１信号検出回路
２４１は、図６（ｃ）に示すように、監視要求メッセー
ジ信号Ｍ１を検出して信号検出パルス信号Ｓ３を出力す
る。また、Ｍ２信号検出回路２４２は、図６（ｄ）に示
すように、監視応答メッセージ信号Ｍ２を検出して信号
検出パルス信号Ｓ４を出力する。As shown in FIG. 6C, the M1 signal detection circuit 241 of the second abnormality detection section 24 detects the monitoring request message signal M1 and outputs a signal detection pulse signal S3. Further, as shown in FIG. 6D, the M2 signal detection circuit 242 detects the monitoring response message signal M2 and outputs a signal detection pulse signal S4.
【００３８】いま、監視制御部１が、時刻ｔ１１に監視
要求メッセージ信号Ｍ１を受信し、時刻ｔ２１に監視応
答メッセージ信号Ｍ２を出力した後に動作異常となり、
時刻ｔ１２の監視要求メッセージ信号Ｍ１に対応する監
視応答メッセージ信号Ｍ２を時刻ｔ２２以降に出力しな
くなった場合、Ｍ２信号検出回路２４２は時刻ｔ２２以
降において信号検出パルス信号Ｓ４を出力しない。Now, the monitoring control unit 1 receives the monitoring request message signal M1 at time t11, outputs a monitoring response message signal M2 at time t21, and becomes abnormal in operation.
When the monitoring response message signal M2 corresponding to the monitoring request message signal M1 at time t12 is not output after time t22, the M2 signal detection circuit 242 does not output the signal detection pulse signal S4 after time t22.
【００３９】一方、Ｍ１信号検出回路２４１は、時刻ｔ
１２以降においても監視要求メッセージ信号Ｍ１を検出
して信号検出パルス信号Ｓ３を出力する。On the other hand, the M1 signal detection circuit 241 operates at time t.
In and after 12, the monitoring request message signal M1 is detected and the signal detection pulse signal S3 is output.
【００４０】異常判定回路２２２は、図６（ｅ）に示す
ように、時刻ｔ１２に信号検出パルス信号Ｓ３を受けた
後、一定期間Ｔｂが経過しても信号検出パルス信号Ｓ４
を受けなかったときに、監視制御部１に動作異常が発生
したと判定し、異常検出パルス信号Ｒ２を出力する。After receiving the signal detection pulse signal S3 at time t12, the abnormality determination circuit 222 receives the signal detection pulse signal S4 even after a certain period of time Tb, as shown in FIG.
When the monitoring control unit 1 does not receive the abnormality, it determines that an operation abnormality has occurred, and outputs an abnormality detection pulse signal R2.
【００４１】なお、一定期間Ｔｂは、監視制御部１が監
視要求メッセージ信号Ｍ１を受けた後に監視応答メッセ
ージ信号Ｍ２を送出するまでの時間Ｔ２に応じて設定す
る。The certain period Tb is set in accordance with the time T2 from when the monitoring control unit 1 receives the monitoring request message signal M1 to when it sends out the monitoring response message signal M2.
【００４２】このように、監視要求メッセージ信号Ｍ１
および監視応答メッセージ信号Ｍ２の両信号を検出して
監視制御部１の動作異常を判定することにより、監視要
求メッセージ信号Ｍ１の周期が不規則であっても、監視
制御部１の動作異常を確実に判定できる。As described above, the monitoring request message signal M1
By detecting both the monitoring response message signal M2 and the monitoring response message signal M2, the operation abnormality of the monitoring control unit 1 is determined. Can be determined.
【００４３】[0043]
【発明の効果】以上説明したように本発明によれば、主
制御ボードにより監視制御される被制御ボードの監視制
御部の動作異常を検出する手段として、主制御ボードか
ら周期的に送られてくる監視要求メッセージ信号に対し
て監視制御部が返送する監視応答メッセージ信号を監視
することにより、従来のウォッチドッグタイマによる監
視だけでは検出できない動作異常状態に陥ったときで
も、監視制御部の動作異常を確実に検出してリセットを
かけ、正常な動作状態に復帰させることができる。As described above, according to the present invention, as a means for detecting an abnormal operation of the monitoring control section of the controlled board monitored and controlled by the main control board, it is periodically sent from the main control board. By monitoring the monitoring response message signal returned by the monitoring control unit in response to the monitoring request message signal, even if the monitoring control unit detects an abnormal operation that cannot be detected only by monitoring using the conventional watchdog timer, Can be reliably detected and reset to return to a normal operation state.
【００４４】また、監視要求メッセージ信号および監視
応答メッセージ信号の両信号を監視して動作異常を判定
することにより、監視要求メッセージ信号の周期が不規
則であっても確実に動作異常を判定でき、従来のウォッ
チドッグタイマによる監視だけでは検出できない動作異
常状態に陥ったときでも、リセットをかけて正常な動作
状態に復帰させることができる。Further, by monitoring both the monitoring request message signal and the monitoring response message signal to determine the operation abnormality, the operation abnormality can be reliably determined even if the period of the monitoring request message signal is irregular. Even when an abnormal operation state cannot be detected only by monitoring with the conventional watchdog timer, the operation can be reset to return to a normal operation state.
【図１】本発明の一実施形態を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】図１に示した第２の異常検出部２２の一例を示
すブロック図である。FIG. 2 is a block diagram illustrating an example of a second abnormality detection unit 22 illustrated in FIG.
【図３】第２の異常検出部２２の動作を説明するための
タイミングチャートである。FIG. 3 is a timing chart for explaining an operation of a second abnormality detection unit 22;
【図４】本発明の他の実施形態を示すブロック図であ
る。FIG. 4 is a block diagram showing another embodiment of the present invention.
【図５】図４に示した第２の異常検出部２４の一例を示
すブロック図である。FIG. 5 is a block diagram showing an example of a second abnormality detection unit 24 shown in FIG.
【図６】第２の異常検出部２４の動作を説明するための
タイミングチャートである。FIG. 6 is a timing chart for explaining the operation of the second abnormality detection unit 24.
１ 監視制御部 ２ 異常検出リセット回路 ２１ 第１の異常検出部 ２２，２４ 第２の異常検出部 ２３ リセット信号生成部 ２２１，２４２ Ｍ２信号検出回路 ２２２，２４３ 異常判定回路 ２４１ Ｍ１信号検出回路 Ｍ１ 監視要求メッセージ信号 Ｍ２ 監視応答メッセージ信号 Ｒ１，Ｒ２ 異常検出パルス信号 Ｒ３ リセット信号 Ｓ１ ウォッチドッグパルス信号 Ｓ２，Ｓ３，Ｓ４ 信号検出パルス信号 REFERENCE SIGNS LIST 1 monitoring control section 2 abnormality detection reset circuit 21 first abnormality detection section 22, 24 second abnormality detection section 23 reset signal generation section 221, 242 M2 signal detection circuit 222, 243 abnormality determination circuit 241 M1 signal detection circuit M1 monitoring Request message signal M2 Monitoring response message signal R1, R2 Abnormality detection pulse signal R3 Reset signal S1 Watchdog pulse signal S2, S3, S4 Signal detection pulse signal
Claims (6)
数の被制御ボード内の監視制御部の動作異常を検出して
リセット信号を送出する異常検出リセット回路におい
て、前記監視制御部から出力されるウォッチドッグパル
スに基づきウォッチドッグタイマにより前記監視制御部
の異常を検出して第１の異常検出パルス信号を出力する
第１の異常検出部と、前記監視制御部が前記主制御ボー
ドから周期的に送られてくる監視要求メッセージ信号に
応じて返送する監視応答メッセージ信号を監視して前記
監視制御部の異常を検出し第２の異常検出パルス信号を
出力する第２の異常検出部と、前記第１および第２の異
常検出パルス信号のいずれか一方が異常検出を示したと
きに前記リセット信号を前記監視制御部へ出力するリセ
ット信号生成部とを備えることを特徴とする異常検出リ
セット回路。An abnormality detection reset circuit for detecting an operation abnormality of a monitoring control unit in a plurality of controlled boards monitored and controlled by a main control board and transmitting a reset signal, wherein a watch output from the monitoring control unit is provided. A first abnormality detection unit that detects an abnormality of the monitoring control unit by a watchdog timer based on a dog pulse and outputs a first abnormality detection pulse signal; and the monitoring control unit periodically transmits the signal from the main control board. A second abnormality detection unit that monitors a monitoring response message signal returned in response to the received monitoring request message signal, detects an abnormality of the monitoring control unit, and outputs a second abnormality detection pulse signal; And a reset signal generation unit that outputs the reset signal to the monitoring control unit when any one of the second abnormality detection pulse signal and the second abnormality detection pulse signal indicates abnormality detection. An abnormality detection reset circuit characterized in that:
メッセージ信号を検出したときに信号検出パルス信号を
出力する信号検出回路と、前記信号検出パルス信号を受
けた後に一定時間が経過しても次の信号検出パルス信号
を受けないときに前記第２の異常検出パルス信号を出力
する異常判定回路とを有することを特徴とする請求項１
記載の異常検出リセット回路。2. The signal processing apparatus according to claim 2, wherein the second abnormality detecting unit outputs a signal detection pulse signal when the monitoring response message signal is detected, and a predetermined time elapses after receiving the signal detection pulse signal. And an abnormality determination circuit for outputting the second abnormality detection pulse signal when the second signal detection pulse signal is not received.
Abnormality detection reset circuit as described.
パルス信号を出力する場合の前記一定時間は、前記主制
御ボードから周期的に送られてくる監視要求メッセージ
信号の周期に基づき設定されることを特徴とする請求項
２記載の異常検出リセット回路。3. The constant time when the abnormality determination circuit outputs the second abnormality detection pulse signal is set based on a period of a monitoring request message signal periodically transmitted from the main control board. 3. The abnormality detection reset circuit according to claim 2, wherein:
数の被制御ボード内の監視制御部の動作異常を検出して
リセット信号を送出する異常検出リセット回路におい
て、前記監視制御部から出力されるウォッチドッグパル
スに基づきウォッチドッグタイマにより前記監視制御部
の異常を検出して第１の異常検出パルス信号を出力する
第１の異常検出部と、前記主制御ボードから送られてく
る監視要求メッセージ信号および前記監視制御部が前記
監視要求メッセージ信号に応じて返送する監視応答メッ
セージ信号をそれぞれ監視して前記監視制御部の異常を
検出し第２の異常検出パルス信号を出力する第２の異常
検出部と、前記第１および第２の異常検出パルス信号の
いずれか一方が異常検出を示したときに前記リセット信
号を前記監視制御部へ出力するリセット信号生成部とを
備えることを特徴とする異常検出リセット回路。4. An abnormality detection reset circuit for detecting an operation abnormality of a monitoring control unit in a plurality of controlled boards monitored and controlled by a main control board and transmitting a reset signal, wherein a watch output from the monitoring control unit is provided. A first abnormality detection unit that detects an abnormality of the monitoring control unit with a watchdog timer based on a dog pulse and outputs a first abnormality detection pulse signal; a monitoring request message signal transmitted from the main control board; A second abnormality detecting unit that monitors a monitoring response message signal returned by the monitoring control unit in response to the monitoring request message signal, detects an abnormality of the monitoring control unit, and outputs a second abnormality detection pulse signal; When one of the first and second abnormality detection pulse signals indicates abnormality detection, the reset signal is sent to the monitoring control unit. An abnormality detection reset circuit, comprising: a reset signal generation unit that outputs the reset signal.
メッセージ信号を検出したときに第１の信号検出パルス
信号を出力する第１の信号検出回路と、前記監視応答メ
ッセージ信号を検出したときに第２の信号検出パルス信
号を出力する第２の信号検出回路と、前記第１の信号検
出パルス信号を受けた後に一定時間が経過しても第２の
信号検出パルス信号を受けないときに前記第２の異常検
出パルス信号を出力する異常判定回路とを有することを
特徴とする請求項４記載の異常検出リセット回路。5. A first signal detection circuit for outputting a first signal detection pulse signal when detecting the monitoring request message signal, and detecting the monitoring response message signal. A second signal detection circuit that outputs a second signal detection pulse signal, and a second signal detection pulse signal that does not receive the second signal detection pulse signal after a certain period of time after receiving the first signal detection pulse signal 5. The abnormality detection reset circuit according to claim 4, further comprising: an abnormality determination circuit that outputs the second abnormality detection pulse signal.
パルス信号を出力する場合の前記一定時間は、前記監視
制御部が前記監視要求メッセージ信号を受けた後に前記
監視応答メッセージ信号を返送するまでの時間に基づき
設定されることを特徴とする請求項５記載の異常検出リ
セット回路。6. The monitoring control unit returns the monitoring response message signal after the monitoring control unit receives the monitoring request message signal during the predetermined time when the abnormality determination circuit outputs the second abnormality detection pulse signal. The abnormality detection reset circuit according to claim 5, wherein the abnormality detection reset circuit is set based on a time until the abnormality detection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001050474A JP2002259163A (en) | 2001-02-26 | 2001-02-26 | Reset circuit for detecting abnormality |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001050474A JP2002259163A (en) | 2001-02-26 | 2001-02-26 | Reset circuit for detecting abnormality |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002259163A true JP2002259163A (en) | 2002-09-13 |
Family
ID=18911422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001050474A Pending JP2002259163A (en) | 2001-02-26 | 2001-02-26 | Reset circuit for detecting abnormality |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002259163A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137036B2 (en) | 2002-02-22 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Microcontroller having an error detector detecting errors in itself as well |
-
2001
- 2001-02-26 JP JP2001050474A patent/JP2002259163A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137036B2 (en) | 2002-02-22 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Microcontroller having an error detector detecting errors in itself as well |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580938A2 (en) | Duplex communication control device | |
| JP2002259163A (en) | Reset circuit for detecting abnormality | |
| US6813664B2 (en) | System transmitting data in equidistance cycles using successive synchronization signals for detecting and signaling access violations | |
| JP2002196948A (en) | Operation control device | |
| JP4755868B2 (en) | Switching control system and control unit applied thereto | |
| JP5082147B2 (en) | Multi-node system, inter-node switch, and data relay method | |
| JP2752760B2 (en) | Power control method | |
| JP2675645B2 (en) | System failure monitoring device | |
| JPH1051515A (en) | Communication abnormality detector | |
| JPH1166020A (en) | Abnormality detection circuit for microcomputer | |
| JP4724951B2 (en) | Control device, control method, and power line communication control system | |
| JP2886674B2 (en) | Line monitoring device and line monitoring method using the same | |
| JP2002330191A (en) | Method and system for detecting abnormality | |
| JP2004038555A (en) | Programmable controller | |
| JPH03288958A (en) | Fault processing unit for multiprocessor | |
| JP2004341779A (en) | System, method, and program for mutual monitoring of computers | |
| JPH11154962A (en) | Communication controller and data communication system | |
| KR19980084888A (en) | Auto Reset Device on Processor | |
| JPH04273541A (en) | Monitoring method for software | |
| JPH04287446A (en) | Fault information transmission method | |
| JPH11327959A (en) | Method and device for monitoring abnormality of processor | |
| JP2009015472A (en) | Device monitor system for computer system | |
| JPH04127754A (en) | External supervisory and controlling system | |
| JPS61285315A (en) | Automatic combustion control device of remote control type | |
| JPH0895930A (en) | Multiprocessor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031028 |