JP2002247097A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP2002247097A JP2002247097A JP2001045899A JP2001045899A JP2002247097A JP 2002247097 A JP2002247097 A JP 2002247097A JP 2001045899 A JP2001045899 A JP 2001045899A JP 2001045899 A JP2001045899 A JP 2001045899A JP 2002247097 A JP2002247097 A JP 2002247097A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- frame
- connection
- area
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9084—Reactions to storage capacity overflow
- H04L49/9089—Reactions to storage capacity overflow replacing packets in a storage arrangement, e.g. pushout
- H04L49/9094—Arrangements for simultaneous transmit and receive, e.g. simultaneous reading/writing from/to the storage element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
ェアを必要としない通信制御装置を実現する。 【解決手段】 フレーム組立用メモリ2の各々の領域
を、取り扱うコネクションの最大フレーム長に設定す
る。メモリ書込制御部1は、新たなコネクションのセル
が入力された場合は、フレーム組立用メモリ2の空いて
いる領域に、そのコネクションを割り当ててセルを書き
込む。既にいずれかの領域に割り当てているコネクショ
ンと同一コネクションのセルが入力された場合は、割り
当てている領域に書き込む。任意のコネクションのセル
が入力され、かつ、同一コネクションの領域でセルが1
フレーム分書き込まれていた場合は、他の新たな領域に
そのコネクションを割り当ててセルを書き込む。メモリ
読出制御部3は、1フレーム分集まったセルを読み出
し、これを完成したフレームデータとして出力する。
Description
送モード(Asynchronous Transfer Mode:以下、ATM
と称する)通信システムにおいて用いられる通信制御装
置に係わり、特に、複数のVPおよびVC(Virtual Pa
thおよびVirtual Channel:以下、両者を統合してVC
と呼ぶ)に属する固定長のATMセルを取り扱い、VC
毎に比較的大きな(1セルペイロード長以上の)可変長
情報フレームを組み立てるためのメモリの制御を行う通
信制御装置に関するものである。
セルに分解して送信し、受信側でATMセルから元のフ
レームを組み立てることにより情報の授受を行う通信装
置が存在する。この種の通信装置において、受信側で
は、様々なATMセルを受け取ってこれらのATMセル
をメモリに一旦格納し、再び組み立ててフレームを形成
している。
5−110583号公報における図2の構成や、特開平
10−285173号公報の図3に示されているものが
あった。これらの構成は、メモリ内をコネクション毎に
対応する領域に事前に分割しておき、例えば、コネクシ
ョンAに属するATMセルを受信した場合はコネクショ
ンA用のメモリ領域へ、コネクションBに属するセルを
受信した場合にはコネクションB用のメモリ領域へとい
うように、そのセルデータを書き込むことにより、コネ
クション毎のデータを集積していきフレームの組立を実
現している(これを従来技術1とする)。
クション毎に領域分割することをせず、受信したセルを
そのままの順序でメモリ内へ書き込んでいき、そのセル
データの付属情報(どのコネクションに属するか等)は
別途管理しておくという方法があった(これを従来技術
2とする)。
来の技術によりフレームの組立用メモリを制御した場合
には次のような問題があった。 ●従来技術1に関して、ある狭い時間内において同一コ
ネクションのセルを集中して受信した場合に、メモリ全
体としてはほとんど空き領域であるにも拘わらず、当該
コネクション用領域だけが一杯になってしまい、オーバ
フローを起こしてしまうことがあり、メモリの有効利用
という観点から見ると、問題点を有していた。
対応可能な2^28(VPI+VCI=28ビット)も
のコネクション数に、メモリ領域も対応させるのは現実
的でないため、システム上取り扱うことのできるコネク
ションナンバに関して何らかの制約をかける(使用可能
なコネクションナンバの範囲を限定する、コネクション
ナンバを装置内でのみ有効なローカルIDに変換する
等)必要があるという問題があった。
ション集中時にもメモリを有効利用できるが、フレーム
組立情報を別途管理しておく必要があり、ハードウェア
が複雑になってしまうという問題点があった。
解決するため次の構成を採用する。 〈構成1〉入力される同一コネクションに属するセルを
集めて、そのコネクションのフレームを組み立て、フレ
ームデータとして出力する通信制御装置において、各々
の領域が、取り扱うコネクションの最大フレーム長に設
定されたフレーム組立用メモリと、新たなコネクション
のセルが入力された場合は、フレーム組立用メモリの空
いている領域に、そのコネクションを割り当ててセルを
書き込むと共に、既にいずれかの領域に割り当てている
コネクションと同一コネクションのセルが入力された場
合は、割り当てている領域に書き込み、一方、任意のコ
ネクションのセルが入力され、かつ、同一コネクション
の領域でセルが1フレーム分書き込まれていた場合は、
他の新たな領域にそのコネクションを割り当ててセルを
書き込むメモリ書込制御部と、フレーム組立用メモリか
ら、1フレーム分集まったセルを読み出し、これを完成
したフレームデータとして出力するメモリ読出制御部と
を備えたことを特徴とする通信制御装置。
おいて、同一コネクションのセルが入力される毎に、そ
のコネクションの1フレームのうちセルまでのデータの
正当性演算を行い、1フレーム分セルが書き込まれた時
点で、最後のセルまでのデータの正当性に誤りがあった
場合は、そのフレームを破棄するメモリ書込制御部を備
えたことを特徴とする通信制御装置。
御装置において、フレームを構成する各セル毎の情報の
論理演算結果に基づいてフレームの論理演算結果が決定
される場合、同一コネクションのセルが入力される毎
に、そのコネクションの1フレームのうちセルまでのデ
ータの論理演算を行い、1フレーム分セルが書き込まれ
た時点で、最後のセルまでの論理演算結果を出力するメ
モリ書込制御部を備えたことを特徴とする通信制御装
置。
通信制御装置において、同一コネクションのセルが入力
される毎に、そのコネクションの一つ前に入力されたセ
ルとの到着間隔を測定し、到着間隔が所定値を超えてい
た場合は、セルが属するコネクションのフレームを破棄
するメモリ書込制御部を備えたことを特徴とする通信制
御装置。
通信制御装置において、同一コネクションのフレームに
属する最初のセルと最終のセルとの到着間隔を測定し、
到着間隔が所定値を超えていた場合は、フレームを破棄
するメモリ書込制御部を備えたことを特徴とする通信制
御装置。
例を用いて詳細に説明する。 《具体例1》 〈構成〉図1は、本発明の通信制御装置の具体例1を示
す構成図である。図の装置は、メモリ書込制御部1、フ
レーム組立用メモリ2、メモリ読出制御部3、領域管理
レジスタ群4、完成フレーム情報キュー5からなる。
101と領域情報109が入力され、書込アドレス10
3、書込データ104、書込イネーブル105および書
込後領域情報更新110を出力する。メモリ書込制御部
1は、新たなコネクションのATMセルデータ101が
入力された場合は、フレーム組立用メモリ2の空いてい
る領域に、当該コネクションを割り当ててそのセルを書
き込むと共に、既にいずれかの領域に割り当てているコ
ネクションと同一コネクションのセルが入力された場合
は、既に割り当てている領域に書き込み、一方、任意の
コネクションのセルが入力され、かつ、同一コネクショ
ンの領域でセルが1フレーム分書き込まれていた場合
は、他の新たな領域にそのコネクションを割り当ててセ
ルを書き込むよう制御を行う機能を有している。
である。図示のように、メモリ書込制御部1は、ヘッダ
分離部11、書込アドレス生成部12、書込データ生成
部13からなる。ヘッダ分離部11は、入力されたAT
Mセルデータ101のヘッダとペイロードを分離し、ヘ
ッダ情報201を書込アドレス生成部12に出力し、ペ
イロード情報202を書込データ生成部13に出力する
よう構成されている。書込アドレス生成部12は、領域
情報109を入力し、その領域情報109とヘッダ分離
部11から出力されたヘッダ情報201に基づいてAT
Mセルデータ101のフレーム組立用メモリ2への書込
アドレスを生成する機能を有し、書込アドレス103
と、書込イネーブル105と、書込後領域情報更新11
0とを出力するよう構成されている。書込データ生成部
13は、ヘッダ分離部11から出力されたペイロード情
報202に基づいてフレーム組立用メモリ2への書込デ
ータ104を生成する機能を有している。
は、メモリ書込制御部1によってATMセルが書き込ま
れ、1フレームの組立が完了した場合は、そのフレーム
をメモリ読出制御部3が読み出すためのメモリであり、
その論理的な領域は、通信制御装置が取り扱うフレーム
のうち最大のフレーム長にしている。尚、ここでのフレ
ーム長は、実際に取り扱うコネクションの最大フレーム
長に対してある程度の余裕を持たせた長さを最大フレー
ム長に設定してもよい。また、領域数(領域0〜領域
M)は、その通信制御装置によって適宜設定される。
である。フレーム組立用メモリ2の全領域は、取り扱う
フレームの最大長(ここではNセル分)を単位とする領
域に論理的に区切られており、メモリ書込制御部1は、
受け取ったセルの属するコネクション別に各領域に書き
込んでいくようになっている。そして、ある領域内でフ
レームが完成したら、そのコネクションに属する次のセ
ルからは、新たに空いている領域を探して書き込みが行
われるようになっている。
ョンAに属するセルが入力され、領域0に書き込まれ
る。次に、入力されたコネクションBに属するセルは領
域1に、コネクションCのセルは領域2に書き込まれ
る。そして、再び入力されたコネクションAのセルは領
域0に書き込まれることになるが、領域0内のフレーム
が完成した後、このフレームがフレーム組立用メモリ2
から読み出される前に、更にコネクションAのセルが入
力された場合は、新たな空き領域(領域3)に書き込ま
れるようになっている。
は、フレーム組立用メモリ2において、フレームの組立
が完了したフレームを読み出すための制御部であり、完
成フレーム情報キュー5で示されたフレーム順に読み出
しを行うようになっている。図4は、メモリ読出制御部
3の内部構成図である。メモリ読出制御部3は、読出ア
ドレス生成部31と読出データ生成部32からなり、読
出アドレス生成部31には、領域情報109と読出可能
領域ナンバ113が入力され、これらの情報に基づいて
読出アドレス106、読出イネーブル108、読出後領
域情報更新111、読出完了114を出力するよう構成
されている。また、読出データ生成部32は、フレーム
組立用メモリ2からの読出データ107を外部にフレー
ムデータ102として出力する機能部である。
組立用メモリ2の各領域の管理を行うためのレジスタ群
である。図5は、領域管理レジスタ群4の内部構成図で
ある。図示のように、論理的に区切られたフレーム組立
用メモリ2内の各領域(領域0〜領域M)に対応して領
域管理レジスタが存在する。各レジスタが管理している
内容は、使用状態401、書込状態402、コネクショ
ンナンバ403および書込アドレス404の各情報であ
る。使用状態401は、当該領域が使用中か空き状態か
を表す。初期状態では空き状態を示しており、書込途中
および完了後(読出途中も含む)には使用中となり、読
出完了後に再び空き状態に復帰する。書込状態402は
当該領域が書込途中であるか書込完了状態(読出を待っ
ている状態および読出途中の状態も含む)かを表す。コ
ネクションナンバ403は、当該領域が書き込まれてい
るセル(フレーム)データの属するコネクションナンバ
を表す。書込アドレス404は、当該領域に次のデータ
の書込を行う場合の開始アドレス(領域内アドレス)を
表す。初期状態では“0”を示している。
態遷移図である。先ず、最初に初期状態(状態41)か
ら「使用状態=空き」の状態42に遷移する。次に当該
領域に書込が発生した場合、つまりあるフレームを形成
する先頭セルデータが書き込まれた場合(条件411)
に状態43「使用状態=使用中、書込状態=書込中」に
遷移する。更に当該フレームの2個目以降のセルの書込
が続いている(条件413)間は、状態43に留まって
いる。そして当該フレームを形成する最後のセルデータ
が書き込まれたとき(条件414)、状態44「使用状
態=使用中、書込状態=書込完」に遷移する。ここから
は読出動作に入る。完成したフレームが読み出されてい
る(条件415)間は状態44に留まっており、フレー
ムが全て読み出されたら(条件416)、そこで最初の
状態42「使用状態=空き」に復帰する。また、状態4
3、44においてメモリ初期化コマンドが実行された場
合(条件412)にはいつでも状態42に復帰する。
ーム組立用メモリ2で組立が完了したフレームを順に読
み出すための先入れ先出しメモリであり、領域管理レジ
スタ群4から与えられる書込完了領域ナンバ112を入
力し、入力された順に読出可能領域ナンバ113をメモ
リ読出制御部3に出力する。
図である。セルデータの書込が完了しフレームが完成し
た領域ナンバ(書込完了領域ナンバ112)が入力され
てくるため、それを時間順序に従いキューに貯えてお
く。一方、キューの先頭から順に読出可能領域ナンバ1
13として出力していき、読出が完了したらその領域ナ
ンバはキューから削除するようになっている。
明する。到着したATMセルデータ101はメモリ書込
制御部1に入力される。メモリ書込制御部1では、入力
されたATMセルデータ101はヘッダ分離部11によ
りヘッダ情報201とペイロード情報202に分離され
る。
である。ATMセルのヘッダ情報にはVPIとVCIか
らなるコネクションナンバが含まれており、メモリ書込
制御部1はこのコネクションナンバに基づいてフレーム
組立用メモリ2の領域を設定する。
201(実際に必要なのはヘッダ情報の中のコネクショ
ンナンバ)は書込アドレス生成部12に入力される。書
込アドレス生成部12には、領域管理レジスタ群4から
の領域情報109も入力されており、書込アドレス生成
部12はこれら入力信号を基にして、書込アドレス10
3、書込イネーブル105および書込後領域情報更新1
10を生成する。
ャートである。尚、書込アドレスは上位と下位に分かれ
ており、上位は各領域ナンバに対応し下位はその領域内
でのアドレスに対応する。先ず、メモリ書込制御部1
は、ヘッダ情報入力があるまで待機している(ステップ
S100)。ヘッダ情報が入力されると領域情報109
により書込中の領域が存在するか否かを調べる(ステッ
プS101)。このステップS101において、もし存
在した場合には(複数存在する場合もある)ステップS
102に進み、その領域に書き込まれつつあるフレーム
の属するコネクションナンバの中で、ヘッダ情報201
のものと一致するものがあるかを調べる。もし一致する
ものがあった場合は、書込アドレス上位にはその領域ナ
ンバ(を対応する物理アドレスに変換したもの)を、書
込アドレス下位にはその領域管理レジスタの管理する書
込アドレスを設定する(ステップS103)。
よびステップS102で全て不一致だった場合は、領域
情報109により空き状態の領域が存在するかを調べ
(ステップS104)、もし存在しない場合は本処理は
終了する。ステップS104において存在した場合は、
書込アドレス上位にはその空き領域ナンバ(を対応する
物理アドレスに変換したもの)を、書込アドレス下位に
は初期値0を設定する(ステップS105)。
書込を実行し(ステップS106)、その後、まだ書込
データが残っているかを調べ(ステップS107)、残
っていた場合は書込アドレス下位をインクリメントして
ステップS106に戻る(ステップS108)。以下、
全データの書込が終了するまでこれを繰り返し、ステッ
プS107で書込データが終了したと判定した場合は、
本処理を終了する。
示した状態遷移に従いその領域管理レジスタの更新作業
を行う(書込後領域情報更新110)。この際、書込を
行ったセルがフレームの最終セルか否かはセルヘッダ領
域の情報により判断する。一例としてAAL5プロトコ
ル処理(ITU−T I363.5参照)の場合には、当該セ
ルがフレームの最終セルか否かの判断に、図8に示した
AUU(ATM User-to-User indication)の情報を利用
している。
たペイロード情報202は書込データ生成部13によ
り、書込アドレス103および書込イネーブル105に
タイミングを合わせて書込データ104として出力され
る。以上、書込アドレス103、書込データ104およ
び書込イネーブル105により、フレーム組立用メモリ
2への書込が実現される。
制御部1より書込後の領域管理情報の更新を受け、その
結果フレームが完成した場合(図6の状態44に遷移し
た場合)には、当該領域の領域ナンバを完成フレーム情
報キュー5に書込完了領域ナンバ112として送る。完
成フレーム情報キュー5では、入力されてくる書込完了
領域ナンバ112をキューに貯えていき、最も古いもの
一つだけを読出可能領域ナンバ113としてメモリ読出
制御部3に送る。
可能領域ナンバ113が読出アドレス生成部31に送ら
れる。読出アドレス生成部31では更に領域管理レジス
タ群4からの領域情報109も使用して読出アドレス1
06および読出イネーブル108を生成する。
ートである。尚、読出アドレスは上位と下位に分かれて
おり、上位は各領域ナンバに対応し下位はその領域内で
のアドレスに対応する。
読出可能領域ナンバ113が入力されるまで待機してい
る(ステップS110)。読出可能領域ナンバ113が
入力されると読出アドレス上位には当該領域ナンバ(を
対応する物理アドレスに変換したもの)を、読出アドレ
ス下位には初期値0を設定する(ステップS111)。
次に、読出イネーブル108をアクティブにして読出を
実行し(ステップS112)、その後、全てのデータを
読み出したか否かを領域管理レジスタの書込アドレス4
04(図5参照)を用いて調べる(ステップS11
3)。即ち、現在の読出アドレスが書込アドレス404
から1を引いたものに一致していればこれで全てのデー
タを読み出したことになる。まだ読出が完了していない
場合には、読出アドレス下位をインクリメントして(ス
テップS114)、ステップS112に戻る。以下、全
データの読出が終了するまでこれを繰り返す。
読出動作の終了後に、図6で示した状態遷移に従い当該
領域管理レジスタの更新作業を行い(読出後領域情報更
新111)、更に完成フレーム情報キュー5に対して読
出完了114を送る。一方、フレーム組立用メモリ2か
ら読み出された読出データ107は、読出データ生成部
32により、フレームデータ102として出力される。
完成フレーム情報キュー5では、メモリ読出制御部3か
らの読出完了114を受けて、キューの先頭(最も古い
もの)の領域ナンバを廃棄し、新たに先頭になった領域
ナンバを読出可能領域ナンバ113として、メモリ読出
制御部3に出力する。
次のような効果がある。 フレーム組立用メモリ2をコネクション対応に固定的
に割り当てないことにより、局所的な時間幅でみた場合
に、各コネクションナンバ毎のメモリ占有割合に大きな
偏り(例えば、メモリ容量の50%をある一つのコネク
ションで占有する等)が生じることを許容する。これに
より、複数コネクションを取り扱うATMシステムの特
徴の一つである統計多重効果を活かして、限られたリソ
ースであるメモリを最大限効率的に使用することができ
る。
対応に固定的に割り当てないことにより、取り扱うコネ
クションナンバの範囲に制約を設ける必要がなくなり、
システム設計の上で自由度を増やすことができる。
対応に固定的に割り当てないことにより、コネクション
ナンバを装置内部だけのローカルなIDに変換したりす
る必要がなくなり、そのための回路や変換テーブルを持
たなくて済む。
フレーム長単位に区切って使用することにより、セル長
単位で区切った場合に必要な、同一フレームに属するセ
ル間のチェーン情報(どのセルとどのセルとが繋がって
一つのフレームになるかを管理している情報)等が不要
となり、制御を簡素化することができる。
キュー5を用いているため、容易に各フレーム間の時間
順序を維持したまま出力することができる。
に加えて、フレーム組立用メモリ2へのセルデータの格
納毎に、格納されているデータの正当性演算を行うよう
にしたものである。尚、具体例2では正当性演算として
CRC演算を例に挙げて説明している。
る。具体例2の通信制御装置において、具体例1と異な
るのは、メモリ書込制御部1aと領域管理レジスタ群4
aの構成であり、それに伴い追加された信号はメモリ書
込制御部1aから出力されるCRC演算途中結果更新1
15およびCRCエラー117、領域管理レジスタ群4
aから出力されるCRC演算途中結果116である。C
RC演算途中結果更新115は領域管理レジスタ群4a
に入力され、CRC演算途中結果116はメモリ書込制
御部1aに入力される。
成図である。具体例1のメモリ書込制御部1との違い
は、CRC演算処理部14が追加されたことである。C
RC演算処理部14には書込アドレス103、ペイロー
ド情報202およびCRC演算途中結果116が入力さ
れ、CRC演算途中結果更新115およびCRCエラー
117が出力される。CRCエラー117は警報として
外部に通知される他に、書込アドレス生成部12にも入
力される。即ち、具体例2のメモリ書込制御部1aは、
同一コネクションのセルが入力される毎に、そのコネク
ションの1フレームのうち、入力されたセルまでのデー
タのCRC演算を行い、1フレーム分セルが書き込まれ
た時点で、最後のセルまでのデータのCRC演算結果に
誤りがあった場合は、当該フレームを破棄するように構
成されている。
構成図である。具体例1の領域管理レジスタ群4との違
いはCRC演算途中結果405が追加されたことであ
る。このCRC演算途中結果405は、その時点で当該
領域に格納されているセルデータのCRC演算結果を示
すものである。
1と同様であるため、対応する部分に同一符号を付して
その説明を省略する。
なる点に中心に説明する。例えば、AAL5プロトコル
処理(ITU−T I363.5参照)においては、フレーム
最後尾に各種制御情報を格納するためのトレーラを備え
ている。
フォーマットの説明図である。トレーラ内にはCRCフ
ィールドがあり、送信側において当該フィールド以外の
部分に対してCRC演算を行った結果がそこに格納され
ている。対する受信側のフレーム組立処理部では、AT
Mセルからフレームを組み立てたときに同様の範囲に対
してCRC演算を行い、その結果をCRCフィールドの
値と比較することによりフレームデータの正当性を保証
している。具体例2では、以上のような処理を前提とし
ている。
14(図12参照)は、ヘッダ分離部11により分離さ
れたペイロード情報202に対し、書込アドレス103
に対応する領域管理レジスタに記憶されている前回まで
の途中結果(CRC演算途中結果116)を用いてCR
C演算を続行する。その結果はまたCRC演算途中結果
更新115により領域管理レジスタに記憶しておく。
レームの最終セルに対してはCRC演算が完了した後に
トレーラ内の値との比較を行い、誤りがあった場合には
CRCエラー117を出力すると同時に、書込アドレス
生成部12の書込後領域情報更新110により当該フレ
ームを廃棄する。具体的なフレーム廃棄は次の通りであ
る。
遷移図である。具体例2の状態遷移において、具体例1
と異なるのは、条件414が無くなり、条件417およ
び条件418が追加されたことである。即ち、状態43
において、フレームの最終セルが到着した場合に、CR
C演算結果が正常ならば具体例1と同様に状態44に遷
移するが、演算結果に異常がある場合は初期の状態42
に戻り、これにより当該フレームデータの廃棄を実現し
ている。
て、AAL5プロトコル処理を例に挙げ、フレームに対
するCRC演算に特定して説明したが、このような演算
に限定されるものではなく、それに類したその他のデー
タの正当性の論理演算(例えばパリティ演算)について
も同様の構成および動作により実現することが可能であ
る。
具体例1の効果に加えて次のような効果がある。 具体例で挙げたAAL5プロトコルのように、フレー
ム全体に対するCRC演算あるいはそれに類した論理演
算(例えばパリティ演算)を行う必要がある場合に、そ
の演算を到着したセル単位で事前に行っておくことによ
り、フレームの最終セルが到着したらすぐに演算が完了
でき、その結果に対応した処理を速やかに行うことがで
きる。
論理演算異常(例えば、パリティ異常)発生時には、領
域管理レジスタを初期状態に戻すことにより容易にその
フレームデータの廃棄を実現することができる。
ッダに対する論理演算を行うようにしたものである。即
ち、具体例2はAALレイヤの処理であって、セルのペ
イロードに対する論理演算を行うのに対し、具体例3で
は、ATMレイヤの処理に関し、セルのヘッダ(内の特
定ビット)に対する論理演算を行うようにしたものであ
る。尚、具体例3では演算例として、セルのLP(Loss
Priority:セル損失優先)ビットのOR演算を例に挙
げて説明している。
る。具体例3の通信制御装置において、具体例1と異な
るのは、メモリ書込制御部1bと領域管理レジスタ群4
bの構成であり、それに伴い追加された信号はメモリ書
込制御部1bから出力されるLPビットOR更新118
およびLPビットOR通知120、領域管理レジスタ群
4bから出力されるLPビットOR119である。LP
ビットOR更新118は領域管理レジスタ群4bに入力
され、LPビットOR119はメモリ書込制御部1bに
入力される。
成図である。具体例1のメモリ書込制御部1との違い
は、LPビットOR処理部15が追加されたことであ
る。LPビットOR処理部15には書込アドレス10
3、ヘッダ情報201およびLPビットOR119が入
力され、LPビットOR更新118およびLPビットO
R通知120が出力される。即ち、具体例3のメモリ書
込制御部1bは、フレームを構成する各セル毎の情報の
論理演算結果に基づいてそのフレームの論理演算結果が
決定される場合に、同一コネクションのセルが入力され
る毎に、そのコネクションの1フレームのうち入力され
たセルまでのデータの論理演算を行い、1フレーム分セ
ルが書き込まれた時点で、最後のセルまでの論理演算結
果を出力するよう構成されている。
構成図である。具体例1の領域管理レジスタ群4との違
いはLPビットOR406が追加されたことである。こ
のLPビットOR406は、その時点で当該領域に格納
されている全てのセルデータLPビットのOR演算結果
を示すものである。
例1と同様であるため、対応する部分に同一符号を付し
てその説明を省略する。
なる点に中心に説明する。例えば、AAL5プロトコル
処理(ITU−T I363.5参照)においては、あるフレ
ームを構成する全てのATMセルのヘッダ内のLPビッ
ト(図8のLPビット)のORを取り、それを当該フレ
ームに対するLPビットと定義している。
のLPビットの説明図である。図示のように、AAL5
フレームでは、このフレームを構成する全てのATMセ
ルのLPビットのORを取り、AAL5フレームのOR
演算結果としている。具体例3では、以上のような処理
を前提としている。
理部15(図17参照)は、ヘッダ分離部11により分
離されたヘッダ情報201内のLPビットに対し、書込
アドレス103に対応する領域管理レジスタに記憶され
ている前セルまでのLPのOR情報(LPビットOR1
19)を取り、その結果はまたLPビットOR更新11
8により領域管理レジスタに記憶しておく。以下、同様
にフレームを構成する全セルのLPビットのOR処理を
行っていき、最後にその結果を当該フレームに対するL
PビットOR通知120として出力する。
て、AAL5プロトコル処理を例に挙げ、ATMセルヘ
ッダ内のLPビットのOR演算に特定して説明したが、
このような演算に限定されるものではなく、セルヘッダ
内の他の情報やOR演算以外の論理演算(例えば、全て
のセルのAND演算を行う等)についても同様の構成お
よび動作により実現することが可能である。
具体例1の効果に加えて次のような効果がある。即ち、
具体例3中で挙げたAAL5プロトコルのように、フレ
ームを構成する全ATMセルヘッダに含まれるLPビッ
トあるいは他の情報に対し、OR処理あるいはその他演
算処理を行う必要がある場合に、その演算を到着したセ
ル単位で事前に行っていくことにより、フレームの最終
セルが到着したらすぐに演算を完了することができ、そ
の結果に対応した処理を速やかに行うことができる。
隔または1フレーム分のセルの到着時間が所定値以内で
あるかを判定し、タイムアウトであった場合は、そのフ
レームを廃棄するようにしたものである。
る。具体例4の通信制御装置において、具体例1と異な
るのは、メモリ書込制御部1cと領域管理レジスタ群4
cの構成であり、それに伴い追加された信号はメモリ書
込制御部1cから出力される時刻情報更新121および
タイムアウトエラー123、メモリ書込制御部1cに入
力される基準時刻124、領域管理レジスタ群4cから
出力される時刻情報122である。時刻情報更新121
は領域管理レジスタ群4cに入力され、時刻情報122
はメモリ書込制御部1cに入力される。
成図である。具体例1のメモリ書込制御部1との違い
は、タイマ処理部16が追加されたことである。タイマ
処理部16には書込アドレス103、ATMセルデータ
101、時刻情報122および基準時刻124が入力さ
れ、時刻情報更新121およびタイムアウトエラー12
3が出力される。タイムアウトエラー123は警報とし
て外部に通知される他に、書込アドレス生成部12にも
入力される。即ち、具体例4のメモリ書込制御部1c
は、同一コネクションのセルが入力される毎に、そのコ
ネクションの一つ前に入力されたセルとの到着間隔を測
定し、この到着間隔が所定値を超えていた場合は、セル
が属するコネクションのフレームを破棄するようよう構
成されている。
構成図である。具体例1の領域管理レジスタ群4との違
いは時刻情報407が追加されたことである。この時刻
情報407は、一つ前に入力されたセルの到着時刻を示
す情報である。
1と同様であるため、対応する部分に同一符号を付して
その説明を省略する。
なる点に中心に説明する。例えば、AAL5プロトコル
処理(ITU−T I363.5参照)においては、フレーム
を構成する(同一コネクションナンバに属する)ATM
セルの到着間隔を計測し、それが規定値を超えた場合に
はタイムアウトが発生したものとして当該フレームを廃
棄するという機能をオプションとして定義している。
(図21参照)は、ATMセルデータ101によりAT
Mセルの到着を認識し、基準時刻124によりその時刻
を検出する。次に書込アドレス103に対応する領域管
理レジスタに記憶されている前のセルの到着時刻(時刻
情報122)との差分をとることにより前セルと現セル
との時間間隔を算出し、それが規定されている範囲内の
値か否かの判定を行う。その結果、規定範囲内ならば時
刻情報更新121により、当該領域管理レジスタの内容
を現セルの到着時刻に更新する。一方、算出された時間
間隔が規定されている範囲を超えていた場合は、タイム
アウトが発生したものとしてタイムアウトエラー123
を出力すると同時に、書込アドレス生成部12の書込後
領域情報更新110により当該フレームを廃棄する。具
体的なフレーム廃棄は次の通りである。
遷移図である。具体例4の状態遷移において、具体例1
と異なるのは、条件414が無くなり、条件419およ
び条件420が追加されたことである。即ち、状態43
において、セル到着間隔が正常ならば具体例1と同様に
状態44に遷移するが、セル到着間隔に異常がある場合
には初期の状態42に戻り、これにより当該フレームデ
ータの廃棄を実現している。
て、AAL5プロトコル処理を例に挙げ、フレームを構
成する(同一コネクションナンバに属する)各ATMセ
ル間の到着間隔を測定する場合に特定して説明したが、
フレームの先頭セルから最終セルまでのトータル時間が
規定された範囲内に収まっているか否かを判定する場合
についても、同様の構成および動作により実現すること
が可能である。この場合、メモリ書込制御部1cは、同
一コネクションのフレームに属する最初のセルと最終の
セルとの到着間隔を測定して、この到着間隔が所定値を
超えていた場合は、そのフレームを破棄する構成される
ことになる。即ち、メモリ書込制御部1cは、領域管理
レジスタ群4cに対して時刻情報更新121を出力せ
ず、該当する領域管理レジスタは最初のセルの到着時刻
を保持する。そして、メモリ書込制御部1cは、最後の
セルが到着した時点で最初のセルと最後のセルの到着時
刻の差分をとり、所定値を超えているかを判断する。
具体例1の効果に加えて次のような効果がある。 上記具体例4で挙げたAAL5プロトコルのように、
フレームを構成する(同一コネクションナンバに属す
る)各ATMセル間の到着間隔を計測し、あるいは、フ
レームの先頭セル到着から最終セル到着までのトータル
時間を計測し、それが規定値を超えた場合には、タイム
アウトエラーが送出するという処理が実現できる。
域管理レジスタを初期状態に戻すことにより容易にその
フレームデータの廃棄を実現することができる。
プロトコル処理(ITU−T I363.5参照)を例に挙げ
て説明したが、このような処理に限定されるものではな
い。また、複数のセルを集めてフレームを構成するもの
であれば、ATMセルのような固定長のセル以外の、例
えば可変長のセル等であっても適用可能である。
ることも可能である。
である。
る。
ある。
移図である。
ある。
である。
の説明図である。
である。
ある。
である。
の説明図である。
ある。
である。
である。
Claims (5)
- 【請求項1】 入力される同一コネクションに属するセ
ルを集めて、当該コネクションのフレームを組み立て、
フレームデータとして出力する通信制御装置において、 各々の領域が、取り扱うコネクションの最大フレーム長
に設定されたフレーム組立用メモリと、 新たなコネクションのセルが入力された場合は、前記フ
レーム組立用メモリの空いている領域に、当該コネクシ
ョンを割り当てて前記セルを書き込むと共に、既にいず
れかの領域に割り当てているコネクションと同一コネク
ションのセルが入力された場合は、当該割り当てている
領域に書き込み、一方、任意のコネクションのセルが入
力され、かつ、同一コネクションの領域でセルが1フレ
ーム分書き込まれていた場合は、他の新たな領域に当該
コネクションを割り当てて前記セルを書き込むメモリ書
込制御部と、 前記フレーム組立用メモリから、前記1フレーム分集ま
ったセルを読み出し、これを完成したフレームデータと
して出力するメモリ読出制御部とを備えたことを特徴と
する通信制御装置。 - 【請求項2】 請求項1に記載の通信制御装置におい
て、 同一コネクションのセルが入力される毎に、当該コネク
ションの1フレームのうち前記セルまでのデータの正当
性演算を行い、1フレーム分セルが書き込まれた時点
で、最後のセルまでのデータの正当性に誤りがあった場
合は、当該フレームを破棄するメモリ書込制御部を備え
たことを特徴とする通信制御装置。 - 【請求項3】 請求項1または2に記載の通信制御装置
において、 フレームを構成する各セル毎の情報の論理演算結果に基
づいて当該フレームの論理演算結果が決定される場合、 同一コネクションのセルが入力される毎に、当該コネク
ションの1フレームのうち前記セルまでのデータの論理
演算を行い、1フレーム分セルが書き込まれた時点で、
最後のセルまでの論理演算結果を出力するメモリ書込制
御部を備えたことを特徴とする通信制御装置。 - 【請求項4】 請求項1〜3のいずれかに記載の通信制
御装置において、 同一コネクションのセルが入力される毎に、当該コネク
ションの一つ前に入力されたセルとの到着間隔を測定
し、当該到着間隔が所定値を超えていた場合は、当該セ
ルが属するコネクションのフレームを破棄するメモリ書
込制御部を備えたことを特徴とする通信制御装置。 - 【請求項5】 請求項1〜3のいずれかに記載の通信制
御装置において、 同一コネクションのフレームに属する最初のセルと最終
のセルとの到着間隔を測定し、当該到着間隔が所定値を
超えていた場合は、当該フレームを破棄するメモリ書込
制御部を備えたことを特徴とする通信制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001045899A JP2002247097A (ja) | 2001-02-22 | 2001-02-22 | 通信制御装置 |
US10/074,042 US7099335B2 (en) | 2001-02-22 | 2002-02-14 | Communication control apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001045899A JP2002247097A (ja) | 2001-02-22 | 2001-02-22 | 通信制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002247097A true JP2002247097A (ja) | 2002-08-30 |
Family
ID=18907608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001045899A Pending JP2002247097A (ja) | 2001-02-22 | 2001-02-22 | 通信制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7099335B2 (ja) |
JP (1) | JP2002247097A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7577894B2 (en) | 2004-03-04 | 2009-08-18 | Fujitsu Limited | Apparatus and method for judging the legitimacy of transfer data |
JP2010041458A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 送信装置、受信装置、及び通信システム |
JP2021509551A (ja) * | 2017-12-29 | 2021-03-25 | ニコベンチャーズ トレーディング リミテッド | デバイス間のデータ捕捉 |
US11510040B2 (en) | 2017-05-03 | 2022-11-22 | Nicoventures Trading Limited | Method and an aerosol delivery device for transmitting aerosol delivery device information |
US11871321B2 (en) | 2017-12-29 | 2024-01-09 | Nicoventures Trading Limited | Device identification method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7577133B1 (en) * | 2005-09-09 | 2009-08-18 | Juniper Networks, Inc. | Scalable central memory switching fabric |
CN100461750C (zh) * | 2005-09-12 | 2009-02-11 | 华为技术有限公司 | Atm信元组包的包缓存管理方法 |
US7593330B1 (en) * | 2006-01-30 | 2009-09-22 | Juniper Networks, Inc. | Processing of partial frames and partial superframes |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110583A (ja) | 1991-10-14 | 1993-04-30 | Mitsubishi Electric Corp | Atm通信制御装置 |
JPH10285173A (ja) | 1997-04-08 | 1998-10-23 | Hitachi Ltd | Atmセル処理装置 |
DE60031090T2 (de) * | 2000-03-22 | 2007-04-05 | Alcatel | Verfahren und Vorrichtung zur Wiederzusammensetzung von Rahmen |
EP1225732B1 (en) * | 2001-01-19 | 2006-04-05 | Telefonaktiebolaget LM Ericsson (publ) | Method and device for assigning cell data units to sequential storage positions of data frames using a pointer position estimation |
-
2001
- 2001-02-22 JP JP2001045899A patent/JP2002247097A/ja active Pending
-
2002
- 2002-02-14 US US10/074,042 patent/US7099335B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7577894B2 (en) | 2004-03-04 | 2009-08-18 | Fujitsu Limited | Apparatus and method for judging the legitimacy of transfer data |
JP2010041458A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 送信装置、受信装置、及び通信システム |
US11510040B2 (en) | 2017-05-03 | 2022-11-22 | Nicoventures Trading Limited | Method and an aerosol delivery device for transmitting aerosol delivery device information |
US11924728B2 (en) | 2017-05-03 | 2024-03-05 | Nicoventures Trading Limited | Method and an aerosol delivery device for transmitting aerosol delivery |
US12047855B2 (en) | 2017-05-03 | 2024-07-23 | Nicoventures Trading Limited | Method and aerosol delivery device for transmitting aerosol delivery device information |
JP2021509551A (ja) * | 2017-12-29 | 2021-03-25 | ニコベンチャーズ トレーディング リミテッド | デバイス間のデータ捕捉 |
US11871321B2 (en) | 2017-12-29 | 2024-01-09 | Nicoventures Trading Limited | Device identification method |
US12004574B2 (en) | 2017-12-29 | 2024-06-11 | Nicoventures Trading Limited | Data capture across devices |
Also Published As
Publication number | Publication date |
---|---|
US20020114335A1 (en) | 2002-08-22 |
US7099335B2 (en) | 2006-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0530680B1 (en) | ATM cell assembling and disassembling system and method | |
JP2837650B2 (ja) | ルーティング情報の格納及び取り出しのシステム及び方法 | |
US5726985A (en) | ATM communication system interconnect/termination unit | |
US5920561A (en) | ATM communication system interconnect/termination unit | |
US8073006B2 (en) | ATM cell conversion circuit and ATM cell conversion method | |
JPH05219098A (ja) | フレーム変換方法及び装置 | |
US6711167B1 (en) | ATM communication apparatus controlling method, ATM communication apparatus and recording medium therefor | |
JP2002247097A (ja) | 通信制御装置 | |
WO2000074315A1 (fr) | Procedes et dispositifs de lecture et d'ecriture de messages, et logiques d'adressage memoire de lecture et d'ecriture de messages de longueur variable | |
JPH07154395A (ja) | 交換装置 | |
JP3709964B2 (ja) | トラヒック測定方式 | |
JPH10313325A (ja) | セル取捨て方法 | |
JP2000286849A (ja) | パケット送信装置 | |
JP2001339398A (ja) | スケジューリング回路 | |
JPH10336184A (ja) | Atmにおけるパケット情報転送装置 | |
JP3191920B2 (ja) | フレームリレーとatmのインターワーキング用トランク装置 | |
JP2001077832A (ja) | プロトコル処理装置及びatmセル格納方法 | |
JPH08102761A (ja) | プロトコル変換装置およびプロトコル変換方法 | |
JP2756766B2 (ja) | セル優先処理装置 | |
JPH10308742A (ja) | Atm処理装置 | |
JPH05268242A (ja) | 管理セルによるネットワーク管理装置及びその方法 | |
JPH1168791A (ja) | Atmデータ伝送路の伝送効率改善装置 | |
JPH10190668A (ja) | セル通信装置、セル通信システムおよびリソース管理セル生成方法 | |
EP0652684A2 (en) | Device for the implementation of ATM protocol layer functions in a B-ISDN network | |
JP2001007808A (ja) | トラヒックシェーピング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |