JP2002247097A - 通信制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリを有効利用し、かつ、複雑なハードウ
ェアを必要としない通信制御装置を実現する。 【解決手段】 フレーム組立用メモリ２の各々の領域
を、取り扱うコネクションの最大フレーム長に設定す
る。メモリ書込制御部１は、新たなコネクションのセル
が入力された場合は、フレーム組立用メモリ２の空いて
いる領域に、そのコネクションを割り当ててセルを書き
込む。既にいずれかの領域に割り当てているコネクショ
ンと同一コネクションのセルが入力された場合は、割り
当てている領域に書き込む。任意のコネクションのセル
が入力され、かつ、同一コネクションの領域でセルが１
フレーム分書き込まれていた場合は、他の新たな領域に
そのコネクションを割り当ててセルを書き込む。メモリ
読出制御部３は、１フレーム分集まったセルを読み出
し、これを完成したフレームデータとして出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主として非同期転
送モード（Asynchronous Transfer Mode：以下、ＡＴＭ
と称する）通信システムにおいて用いられる通信制御装
置に係わり、特に、複数のＶＰおよびＶＣ（Virtual Pa
thおよびVirtual Channel：以下、両者を統合してＶＣ
と呼ぶ）に属する固定長のＡＴＭセルを取り扱い、ＶＣ
毎に比較的大きな（１セルペイロード長以上の）可変長
情報フレームを組み立てるためのメモリの制御を行う通
信制御装置に関するものである。

【０００２】

【従来の技術】種々の情報のフレームを固定長のＡＴＭ
セルに分解して送信し、受信側でＡＴＭセルから元のフ
レームを組み立てることにより情報の授受を行う通信装
置が存在する。この種の通信装置において、受信側で
は、様々なＡＴＭセルを受け取ってこれらのＡＴＭセル
をメモリに一旦格納し、再び組み立ててフレームを形成
している。

【０００３】従来、この種の装置では、例えば、特開平
５−１１０５８３号公報における図２の構成や、特開平
１０−２８５１７３号公報の図３に示されているものが
あった。これらの構成は、メモリ内をコネクション毎に
対応する領域に事前に分割しておき、例えば、コネクシ
ョンＡに属するＡＴＭセルを受信した場合はコネクショ
ンＡ用のメモリ領域へ、コネクションＢに属するセルを
受信した場合にはコネクションＢ用のメモリ領域へとい
うように、そのセルデータを書き込むことにより、コネ
クション毎のデータを集積していきフレームの組立を実
現している（これを従来技術１とする）。

【０００４】また、他の方法としては、メモリ内をコネ
クション毎に領域分割することをせず、受信したセルを
そのままの順序でメモリ内へ書き込んでいき、そのセル
データの付属情報（どのコネクションに属するか等）は
別途管理しておくという方法があった（これを従来技術
２とする）。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の技術によりフレームの組立用メモリを制御した場合
には次のような問題があった。 ●従来技術１に関して、ある狭い時間内において同一コ
ネクションのセルを集中して受信した場合に、メモリ全
体としてはほとんど空き領域であるにも拘わらず、当該
コネクション用領域だけが一杯になってしまい、オーバ
フローを起こしてしまうことがあり、メモリの有効利用
という観点から見ると、問題点を有していた。

【０００６】●従来技術１に関して、ＡＴＭセルが本来
対応可能な２＾２８（ＶＰＩ＋ＶＣＩ＝２８ビット）も
のコネクション数に、メモリ領域も対応させるのは現実
的でないため、システム上取り扱うことのできるコネク
ションナンバに関して何らかの制約をかける（使用可能
なコネクションナンバの範囲を限定する、コネクション
ナンバを装置内でのみ有効なローカルＩＤに変換する
等）必要があるという問題があった。

【０００７】●従来技術２に関しては、上記同一コネク
ション集中時にもメモリを有効利用できるが、フレーム
組立情報を別途管理しておく必要があり、ハードウェア
が複雑になってしまうという問題点があった。

【０００８】

【課題を解決するための手段】本発明は、前述の課題を
解決するため次の構成を採用する。 〈構成１〉入力される同一コネクションに属するセルを
集めて、そのコネクションのフレームを組み立て、フレ
ームデータとして出力する通信制御装置において、各々
の領域が、取り扱うコネクションの最大フレーム長に設
定されたフレーム組立用メモリと、新たなコネクション
のセルが入力された場合は、フレーム組立用メモリの空
いている領域に、そのコネクションを割り当ててセルを
書き込むと共に、既にいずれかの領域に割り当てている
コネクションと同一コネクションのセルが入力された場
合は、割り当てている領域に書き込み、一方、任意のコ
ネクションのセルが入力され、かつ、同一コネクション
の領域でセルが１フレーム分書き込まれていた場合は、
他の新たな領域にそのコネクションを割り当ててセルを
書き込むメモリ書込制御部と、フレーム組立用メモリか
ら、１フレーム分集まったセルを読み出し、これを完成
したフレームデータとして出力するメモリ読出制御部と
を備えたことを特徴とする通信制御装置。

【０００９】〈構成２〉構成１に記載の通信制御装置に
おいて、同一コネクションのセルが入力される毎に、そ
のコネクションの１フレームのうちセルまでのデータの
正当性演算を行い、１フレーム分セルが書き込まれた時
点で、最後のセルまでのデータの正当性に誤りがあった
場合は、そのフレームを破棄するメモリ書込制御部を備
えたことを特徴とする通信制御装置。

【００１０】〈構成３〉構成１または２に記載の通信制
御装置において、フレームを構成する各セル毎の情報の
論理演算結果に基づいてフレームの論理演算結果が決定
される場合、同一コネクションのセルが入力される毎
に、そのコネクションの１フレームのうちセルまでのデ
ータの論理演算を行い、１フレーム分セルが書き込まれ
た時点で、最後のセルまでの論理演算結果を出力するメ
モリ書込制御部を備えたことを特徴とする通信制御装
置。

【００１１】〈構成４〉構成１〜３のいずれかに記載の
通信制御装置において、同一コネクションのセルが入力
される毎に、そのコネクションの一つ前に入力されたセ
ルとの到着間隔を測定し、到着間隔が所定値を超えてい
た場合は、セルが属するコネクションのフレームを破棄
するメモリ書込制御部を備えたことを特徴とする通信制
御装置。

【００１２】〈構成５〉構成１〜３のいずれかに記載の
通信制御装置において、同一コネクションのフレームに
属する最初のセルと最終のセルとの到着間隔を測定し、
到着間隔が所定値を超えていた場合は、フレームを破棄
するメモリ書込制御部を備えたことを特徴とする通信制
御装置。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて詳細に説明する。 《具体例１》 〈構成〉図１は、本発明の通信制御装置の具体例１を示
す構成図である。図の装置は、メモリ書込制御部１、フ
レーム組立用メモリ２、メモリ読出制御部３、領域管理
レジスタ群４、完成フレーム情報キュー５からなる。

【００１４】メモリ書込制御部１は、ＡＴＭセルデータ
１０１と領域情報１０９が入力され、書込アドレス１０
３、書込データ１０４、書込イネーブル１０５および書
込後領域情報更新１１０を出力する。メモリ書込制御部
１は、新たなコネクションのＡＴＭセルデータ１０１が
入力された場合は、フレーム組立用メモリ２の空いてい
る領域に、当該コネクションを割り当ててそのセルを書
き込むと共に、既にいずれかの領域に割り当てているコ
ネクションと同一コネクションのセルが入力された場合
は、既に割り当てている領域に書き込み、一方、任意の
コネクションのセルが入力され、かつ、同一コネクショ
ンの領域でセルが１フレーム分書き込まれていた場合
は、他の新たな領域にそのコネクションを割り当ててセ
ルを書き込むよう制御を行う機能を有している。

【００１５】図２は、メモリ書込制御部１の内部構成図
である。図示のように、メモリ書込制御部１は、ヘッダ
分離部１１、書込アドレス生成部１２、書込データ生成
部１３からなる。ヘッダ分離部１１は、入力されたＡＴ
Ｍセルデータ１０１のヘッダとペイロードを分離し、ヘ
ッダ情報２０１を書込アドレス生成部１２に出力し、ペ
イロード情報２０２を書込データ生成部１３に出力する
よう構成されている。書込アドレス生成部１２は、領域
情報１０９を入力し、その領域情報１０９とヘッダ分離
部１１から出力されたヘッダ情報２０１に基づいてＡＴ
Ｍセルデータ１０１のフレーム組立用メモリ２への書込
アドレスを生成する機能を有し、書込アドレス１０３
と、書込イネーブル１０５と、書込後領域情報更新１１
０とを出力するよう構成されている。書込データ生成部
１３は、ヘッダ分離部１１から出力されたペイロード情
報２０２に基づいてフレーム組立用メモリ２への書込デ
ータ１０４を生成する機能を有している。

【００１６】図１に戻って、フレーム組立用メモリ２
は、メモリ書込制御部１によってＡＴＭセルが書き込ま
れ、１フレームの組立が完了した場合は、そのフレーム
をメモリ読出制御部３が読み出すためのメモリであり、
その論理的な領域は、通信制御装置が取り扱うフレーム
のうち最大のフレーム長にしている。尚、ここでのフレ
ーム長は、実際に取り扱うコネクションの最大フレーム
長に対してある程度の余裕を持たせた長さを最大フレー
ム長に設定してもよい。また、領域数（領域０〜領域
Ｍ）は、その通信制御装置によって適宜設定される。

【００１７】図３は、フレーム組立用メモリ２の構成図
である。フレーム組立用メモリ２の全領域は、取り扱う
フレームの最大長（ここではＮセル分）を単位とする領
域に論理的に区切られており、メモリ書込制御部１は、
受け取ったセルの属するコネクション別に各領域に書き
込んでいくようになっている。そして、ある領域内でフ
レームが完成したら、そのコネクションに属する次のセ
ルからは、新たに空いている領域を探して書き込みが行
われるようになっている。

【００１８】図３の例では、先ず初期状態からコネクシ
ョンＡに属するセルが入力され、領域０に書き込まれ
る。次に、入力されたコネクションＢに属するセルは領
域１に、コネクションＣのセルは領域２に書き込まれ
る。そして、再び入力されたコネクションＡのセルは領
域０に書き込まれることになるが、領域０内のフレーム
が完成した後、このフレームがフレーム組立用メモリ２
から読み出される前に、更にコネクションＡのセルが入
力された場合は、新たな空き領域（領域３）に書き込ま
れるようになっている。

【００１９】再び図１に戻って、メモリ読出制御部３
は、フレーム組立用メモリ２において、フレームの組立
が完了したフレームを読み出すための制御部であり、完
成フレーム情報キュー５で示されたフレーム順に読み出
しを行うようになっている。図４は、メモリ読出制御部
３の内部構成図である。メモリ読出制御部３は、読出ア
ドレス生成部３１と読出データ生成部３２からなり、読
出アドレス生成部３１には、領域情報１０９と読出可能
領域ナンバ１１３が入力され、これらの情報に基づいて
読出アドレス１０６、読出イネーブル１０８、読出後領
域情報更新１１１、読出完了１１４を出力するよう構成
されている。また、読出データ生成部３２は、フレーム
組立用メモリ２からの読出データ１０７を外部にフレー
ムデータ１０２として出力する機能部である。

【００２０】図１の領域管理レジスタ群４は、フレーム
組立用メモリ２の各領域の管理を行うためのレジスタ群
である。図５は、領域管理レジスタ群４の内部構成図で
ある。図示のように、論理的に区切られたフレーム組立
用メモリ２内の各領域（領域０〜領域Ｍ）に対応して領
域管理レジスタが存在する。各レジスタが管理している
内容は、使用状態４０１、書込状態４０２、コネクショ
ンナンバ４０３および書込アドレス４０４の各情報であ
る。使用状態４０１は、当該領域が使用中か空き状態か
を表す。初期状態では空き状態を示しており、書込途中
および完了後（読出途中も含む）には使用中となり、読
出完了後に再び空き状態に復帰する。書込状態４０２は
当該領域が書込途中であるか書込完了状態（読出を待っ
ている状態および読出途中の状態も含む）かを表す。コ
ネクションナンバ４０３は、当該領域が書き込まれてい
るセル（フレーム）データの属するコネクションナンバ
を表す。書込アドレス４０４は、当該領域に次のデータ
の書込を行う場合の開始アドレス（領域内アドレス）を
表す。初期状態では“０”を示している。

【００２１】図６は、領域管理レジスタ群４における状
態遷移図である。先ず、最初に初期状態（状態４１）か
ら「使用状態＝空き」の状態４２に遷移する。次に当該
領域に書込が発生した場合、つまりあるフレームを形成
する先頭セルデータが書き込まれた場合（条件４１１）
に状態４３「使用状態＝使用中、書込状態＝書込中」に
遷移する。更に当該フレームの２個目以降のセルの書込
が続いている（条件４１３）間は、状態４３に留まって
いる。そして当該フレームを形成する最後のセルデータ
が書き込まれたとき（条件４１４）、状態４４「使用状
態＝使用中、書込状態＝書込完」に遷移する。ここから
は読出動作に入る。完成したフレームが読み出されてい
る（条件４１５）間は状態４４に留まっており、フレー
ムが全て読み出されたら（条件４１６）、そこで最初の
状態４２「使用状態＝空き」に復帰する。また、状態４
３、４４においてメモリ初期化コマンドが実行された場
合（条件４１２）にはいつでも状態４２に復帰する。

【００２２】図１の完成フレーム情報キュー５は、フレ
ーム組立用メモリ２で組立が完了したフレームを順に読
み出すための先入れ先出しメモリであり、領域管理レジ
スタ群４から与えられる書込完了領域ナンバ１１２を入
力し、入力された順に読出可能領域ナンバ１１３をメモ
リ読出制御部３に出力する。

【００２３】図７は、完成フレーム情報キュー５の説明
図である。セルデータの書込が完了しフレームが完成し
た領域ナンバ（書込完了領域ナンバ１１２）が入力され
てくるため、それを時間順序に従いキューに貯えてお
く。一方、キューの先頭から順に読出可能領域ナンバ１
１３として出力していき、読出が完了したらその領域ナ
ンバはキューから削除するようになっている。

【００２４】〈動作〉次に、具体例１の動作について説
明する。到着したＡＴＭセルデータ１０１はメモリ書込
制御部１に入力される。メモリ書込制御部１では、入力
されたＡＴＭセルデータ１０１はヘッダ分離部１１によ
りヘッダ情報２０１とペイロード情報２０２に分離され
る。

【００２５】図８は、ＡＴＭセルフォーマットの説明図
である。ＡＴＭセルのヘッダ情報にはＶＰＩとＶＣＩか
らなるコネクションナンバが含まれており、メモリ書込
制御部１はこのコネクションナンバに基づいてフレーム
組立用メモリ２の領域を設定する。

【００２６】ヘッダ分離部１１で分離されたヘッダ情報
２０１（実際に必要なのはヘッダ情報の中のコネクショ
ンナンバ）は書込アドレス生成部１２に入力される。書
込アドレス生成部１２には、領域管理レジスタ群４から
の領域情報１０９も入力されており、書込アドレス生成
部１２はこれら入力信号を基にして、書込アドレス１０
３、書込イネーブル１０５および書込後領域情報更新１
１０を生成する。

【００２７】図９は、書込アドレス生成を示すフローチ
ャートである。尚、書込アドレスは上位と下位に分かれ
ており、上位は各領域ナンバに対応し下位はその領域内
でのアドレスに対応する。先ず、メモリ書込制御部１
は、ヘッダ情報入力があるまで待機している（ステップ
Ｓ１００）。ヘッダ情報が入力されると領域情報１０９
により書込中の領域が存在するか否かを調べる（ステッ
プＳ１０１）。このステップＳ１０１において、もし存
在した場合には（複数存在する場合もある）ステップＳ
１０２に進み、その領域に書き込まれつつあるフレーム
の属するコネクションナンバの中で、ヘッダ情報２０１
のものと一致するものがあるかを調べる。もし一致する
ものがあった場合は、書込アドレス上位にはその領域ナ
ンバ（を対応する物理アドレスに変換したもの）を、書
込アドレス下位にはその領域管理レジスタの管理する書
込アドレスを設定する（ステップＳ１０３）。

【００２８】ステップＳ１０１で存在しなかった場合お
よびステップＳ１０２で全て不一致だった場合は、領域
情報１０９により空き状態の領域が存在するかを調べ
（ステップＳ１０４）、もし存在しない場合は本処理は
終了する。ステップＳ１０４において存在した場合は、
書込アドレス上位にはその空き領域ナンバ（を対応する
物理アドレスに変換したもの）を、書込アドレス下位に
は初期値０を設定する（ステップＳ１０５）。

【００２９】次に、書込イネーブルをアクティブにして
書込を実行し（ステップＳ１０６）、その後、まだ書込
データが残っているかを調べ（ステップＳ１０７）、残
っていた場合は書込アドレス下位をインクリメントして
ステップＳ１０６に戻る（ステップＳ１０８）。以下、
全データの書込が終了するまでこれを繰り返し、ステッ
プＳ１０７で書込データが終了したと判定した場合は、
本処理を終了する。

【００３０】また、一連の書込動作の終了後に、図６に
示した状態遷移に従いその領域管理レジスタの更新作業
を行う（書込後領域情報更新１１０）。この際、書込を
行ったセルがフレームの最終セルか否かはセルヘッダ領
域の情報により判断する。一例としてＡＡＬ５プロトコ
ル処理（ＩＴＵ−Ｔ Ｉ363.5参照）の場合には、当該セ
ルがフレームの最終セルか否かの判断に、図８に示した
ＡＵＵ（ATM User-to-User indication）の情報を利用
している。

【００３１】一方、図２のヘッダ分離部１１で分離され
たペイロード情報２０２は書込データ生成部１３によ
り、書込アドレス１０３および書込イネーブル１０５に
タイミングを合わせて書込データ１０４として出力され
る。以上、書込アドレス１０３、書込データ１０４およ
び書込イネーブル１０５により、フレーム組立用メモリ
２への書込が実現される。

【００３２】また、領域管理レジスタ群４はメモリ書込
制御部１より書込後の領域管理情報の更新を受け、その
結果フレームが完成した場合（図６の状態４４に遷移し
た場合）には、当該領域の領域ナンバを完成フレーム情
報キュー５に書込完了領域ナンバ１１２として送る。完
成フレーム情報キュー５では、入力されてくる書込完了
領域ナンバ１１２をキューに貯えていき、最も古いもの
一つだけを読出可能領域ナンバ１１３としてメモリ読出
制御部３に送る。

【００３３】メモリ読出制御部３では、入力された読出
可能領域ナンバ１１３が読出アドレス生成部３１に送ら
れる。読出アドレス生成部３１では更に領域管理レジス
タ群４からの領域情報１０９も使用して読出アドレス１
０６および読出イネーブル１０８を生成する。

【００３４】図１０は、読出アドレス生成のフローチャ
ートである。尚、読出アドレスは上位と下位に分かれて
おり、上位は各領域ナンバに対応し下位はその領域内で
のアドレスに対応する。

【００３５】図１０において、メモリ読出制御部３は、
読出可能領域ナンバ１１３が入力されるまで待機してい
る（ステップＳ１１０）。読出可能領域ナンバ１１３が
入力されると読出アドレス上位には当該領域ナンバ（を
対応する物理アドレスに変換したもの）を、読出アドレ
ス下位には初期値０を設定する（ステップＳ１１１）。
次に、読出イネーブル１０８をアクティブにして読出を
実行し（ステップＳ１１２）、その後、全てのデータを
読み出したか否かを領域管理レジスタの書込アドレス４
０４（図５参照）を用いて調べる（ステップＳ１１
３）。即ち、現在の読出アドレスが書込アドレス４０４
から１を引いたものに一致していればこれで全てのデー
タを読み出したことになる。まだ読出が完了していない
場合には、読出アドレス下位をインクリメントして（ス
テップＳ１１４）、ステップＳ１１２に戻る。以下、全
データの読出が終了するまでこれを繰り返す。

【００３６】また、読出アドレス生成部３１では一連の
読出動作の終了後に、図６で示した状態遷移に従い当該
領域管理レジスタの更新作業を行い（読出後領域情報更
新１１１）、更に完成フレーム情報キュー５に対して読
出完了１１４を送る。一方、フレーム組立用メモリ２か
ら読み出された読出データ１０７は、読出データ生成部
３２により、フレームデータ１０２として出力される。
完成フレーム情報キュー５では、メモリ読出制御部３か
らの読出完了１１４を受けて、キューの先頭（最も古い
もの）の領域ナンバを廃棄し、新たに先頭になった領域
ナンバを読出可能領域ナンバ１１３として、メモリ読出
制御部３に出力する。

【００３７】〈効果〉以上のように、具体例１によれば
次のような効果がある。 フレーム組立用メモリ２をコネクション対応に固定的
に割り当てないことにより、局所的な時間幅でみた場合
に、各コネクションナンバ毎のメモリ占有割合に大きな
偏り（例えば、メモリ容量の５０％をある一つのコネク
ションで占有する等）が生じることを許容する。これに
より、複数コネクションを取り扱うＡＴＭシステムの特
徴の一つである統計多重効果を活かして、限られたリソ
ースであるメモリを最大限効率的に使用することができ
る。

【００３８】フレーム組立用メモリ２をコネクション
対応に固定的に割り当てないことにより、取り扱うコネ
クションナンバの範囲に制約を設ける必要がなくなり、
システム設計の上で自由度を増やすことができる。

【００３９】フレーム組立用メモリ２をコネクション
対応に固定的に割り当てないことにより、コネクション
ナンバを装置内部だけのローカルなＩＤに変換したりす
る必要がなくなり、そのための回路や変換テーブルを持
たなくて済む。

【００４０】フレーム組立用メモリ２を論理的に最大
フレーム長単位に区切って使用することにより、セル長
単位で区切った場合に必要な、同一フレームに属するセ
ル間のチェーン情報（どのセルとどのセルとが繋がって
一つのフレームになるかを管理している情報）等が不要
となり、制御を簡素化することができる。

【００４１】ＦＩＦＯ構造を持った完成フレーム情報
キュー５を用いているため、容易に各フレーム間の時間
順序を維持したまま出力することができる。

【００４２】《具体例２》具体例２は、具体例１の構成
に加えて、フレーム組立用メモリ２へのセルデータの格
納毎に、格納されているデータの正当性演算を行うよう
にしたものである。尚、具体例２では正当性演算として
ＣＲＣ演算を例に挙げて説明している。

【００４３】〈構成〉図１１は、具体例２の構成図であ
る。具体例２の通信制御装置において、具体例１と異な
るのは、メモリ書込制御部１ａと領域管理レジスタ群４
ａの構成であり、それに伴い追加された信号はメモリ書
込制御部１ａから出力されるＣＲＣ演算途中結果更新１
１５およびＣＲＣエラー１１７、領域管理レジスタ群４
ａから出力されるＣＲＣ演算途中結果１１６である。Ｃ
ＲＣ演算途中結果更新１１５は領域管理レジスタ群４ａ
に入力され、ＣＲＣ演算途中結果１１６はメモリ書込制
御部１ａに入力される。

【００４４】図１２は、メモリ書込制御部１ａの内部構
成図である。具体例１のメモリ書込制御部１との違い
は、ＣＲＣ演算処理部１４が追加されたことである。Ｃ
ＲＣ演算処理部１４には書込アドレス１０３、ペイロー
ド情報２０２およびＣＲＣ演算途中結果１１６が入力さ
れ、ＣＲＣ演算途中結果更新１１５およびＣＲＣエラー
１１７が出力される。ＣＲＣエラー１１７は警報として
外部に通知される他に、書込アドレス生成部１２にも入
力される。即ち、具体例２のメモリ書込制御部１ａは、
同一コネクションのセルが入力される毎に、そのコネク
ションの１フレームのうち、入力されたセルまでのデー
タのＣＲＣ演算を行い、１フレーム分セルが書き込まれ
た時点で、最後のセルまでのデータのＣＲＣ演算結果に
誤りがあった場合は、当該フレームを破棄するように構
成されている。

【００４５】図１３は、領域管理レジスタ群４ａの内部
構成図である。具体例１の領域管理レジスタ群４との違
いはＣＲＣ演算途中結果４０５が追加されたことであ
る。このＣＲＣ演算途中結果４０５は、その時点で当該
領域に格納されているセルデータのＣＲＣ演算結果を示
すものである。

【００４６】これらの図において、他の各構成は具体例
１と同様であるため、対応する部分に同一符号を付して
その説明を省略する。

【００４７】〈動作〉具体例２の動作を具体例１とは異
なる点に中心に説明する。例えば、ＡＡＬ５プロトコル
処理（ＩＴＵ−Ｔ Ｉ363.5参照）においては、フレーム
最後尾に各種制御情報を格納するためのトレーラを備え
ている。

【００４８】図１４は、ＡＡＬ５プロトコルのフレーム
フォーマットの説明図である。トレーラ内にはＣＲＣフ
ィールドがあり、送信側において当該フィールド以外の
部分に対してＣＲＣ演算を行った結果がそこに格納され
ている。対する受信側のフレーム組立処理部では、ＡＴ
Ｍセルからフレームを組み立てたときに同様の範囲に対
してＣＲＣ演算を行い、その結果をＣＲＣフィールドの
値と比較することによりフレームデータの正当性を保証
している。具体例２では、以上のような処理を前提とし
ている。

【００４９】メモリ書込制御部１ａのＣＲＣ演算処理部
１４（図１２参照）は、ヘッダ分離部１１により分離さ
れたペイロード情報２０２に対し、書込アドレス１０３
に対応する領域管理レジスタに記憶されている前回まで
の途中結果（ＣＲＣ演算途中結果１１６）を用いてＣＲ
Ｃ演算を続行する。その結果はまたＣＲＣ演算途中結果
更新１１５により領域管理レジスタに記憶しておく。

【００５０】以下、同様にＣＲＣ演算を行っていき、フ
レームの最終セルに対してはＣＲＣ演算が完了した後に
トレーラ内の値との比較を行い、誤りがあった場合には
ＣＲＣエラー１１７を出力すると同時に、書込アドレス
生成部１２の書込後領域情報更新１１０により当該フレ
ームを廃棄する。具体的なフレーム廃棄は次の通りであ
る。

【００５１】図１５は、領域管理レジスタ群４ａの状態
遷移図である。具体例２の状態遷移において、具体例１
と異なるのは、条件４１４が無くなり、条件４１７およ
び条件４１８が追加されたことである。即ち、状態４３
において、フレームの最終セルが到着した場合に、ＣＲ
Ｃ演算結果が正常ならば具体例１と同様に状態４４に遷
移するが、演算結果に異常がある場合は初期の状態４２
に戻り、これにより当該フレームデータの廃棄を実現し
ている。

【００５２】以上、具体例２の構成および動作につい
て、ＡＡＬ５プロトコル処理を例に挙げ、フレームに対
するＣＲＣ演算に特定して説明したが、このような演算
に限定されるものではなく、それに類したその他のデー
タの正当性の論理演算（例えばパリティ演算）について
も同様の構成および動作により実現することが可能であ
る。

【００５３】〈効果〉以上のように具体例２によれば、
具体例１の効果に加えて次のような効果がある。 具体例で挙げたＡＡＬ５プロトコルのように、フレー
ム全体に対するＣＲＣ演算あるいはそれに類した論理演
算（例えばパリティ演算）を行う必要がある場合に、そ
の演算を到着したセル単位で事前に行っておくことによ
り、フレームの最終セルが到着したらすぐに演算が完了
でき、その結果に対応した処理を速やかに行うことがで
きる。

【００５４】ＣＲＣ演算異常時あるいはそれに類した
論理演算異常（例えば、パリティ異常）発生時には、領
域管理レジスタを初期状態に戻すことにより容易にその
フレームデータの廃棄を実現することができる。

【００５５】《具体例３》具体例３は、ＡＴＭセルのヘ
ッダに対する論理演算を行うようにしたものである。即
ち、具体例２はＡＡＬレイヤの処理であって、セルのペ
イロードに対する論理演算を行うのに対し、具体例３で
は、ＡＴＭレイヤの処理に関し、セルのヘッダ（内の特
定ビット）に対する論理演算を行うようにしたものであ
る。尚、具体例３では演算例として、セルのＬＰ（Loss
Priority：セル損失優先）ビットのＯＲ演算を例に挙
げて説明している。

【００５６】〈構成〉図１６は、具体例３の構成図であ
る。具体例３の通信制御装置において、具体例１と異な
るのは、メモリ書込制御部１ｂと領域管理レジスタ群４
ｂの構成であり、それに伴い追加された信号はメモリ書
込制御部１ｂから出力されるＬＰビットＯＲ更新１１８
およびＬＰビットＯＲ通知１２０、領域管理レジスタ群
４ｂから出力されるＬＰビットＯＲ１１９である。ＬＰ
ビットＯＲ更新１１８は領域管理レジスタ群４ｂに入力
され、ＬＰビットＯＲ１１９はメモリ書込制御部１ｂに
入力される。

【００５７】図１７は、メモリ書込制御部１ｂの内部構
成図である。具体例１のメモリ書込制御部１との違い
は、ＬＰビットＯＲ処理部１５が追加されたことであ
る。ＬＰビットＯＲ処理部１５には書込アドレス１０
３、ヘッダ情報２０１およびＬＰビットＯＲ１１９が入
力され、ＬＰビットＯＲ更新１１８およびＬＰビットＯ
Ｒ通知１２０が出力される。即ち、具体例３のメモリ書
込制御部１ｂは、フレームを構成する各セル毎の情報の
論理演算結果に基づいてそのフレームの論理演算結果が
決定される場合に、同一コネクションのセルが入力され
る毎に、そのコネクションの１フレームのうち入力され
たセルまでのデータの論理演算を行い、１フレーム分セ
ルが書き込まれた時点で、最後のセルまでの論理演算結
果を出力するよう構成されている。

【００５８】図１８は、領域管理レジスタ群４ｂの内部
構成図である。具体例１の領域管理レジスタ群４との違
いはＬＰビットＯＲ４０６が追加されたことである。こ
のＬＰビットＯＲ４０６は、その時点で当該領域に格納
されている全てのセルデータＬＰビットのＯＲ演算結果
を示すものである。

【００５９】これらの図においても、他の各構成は具体
例１と同様であるため、対応する部分に同一符号を付し
てその説明を省略する。

【００６０】〈動作〉具体例３の動作を具体例１とは異
なる点に中心に説明する。例えば、ＡＡＬ５プロトコル
処理（ＩＴＵ−Ｔ Ｉ363.5参照）においては、あるフレ
ームを構成する全てのＡＴＭセルのヘッダ内のＬＰビッ
ト（図８のＬＰビット）のＯＲを取り、それを当該フレ
ームに対するＬＰビットと定義している。

【００６１】図１９は、ＡＡＬ５プロトコルのフレーム
のＬＰビットの説明図である。図示のように、ＡＡＬ５
フレームでは、このフレームを構成する全てのＡＴＭセ
ルのＬＰビットのＯＲを取り、ＡＡＬ５フレームのＯＲ
演算結果としている。具体例３では、以上のような処理
を前提としている。

【００６２】メモリ書込制御部１ｂのＬＰビットＯＲ処
理部１５（図１７参照）は、ヘッダ分離部１１により分
離されたヘッダ情報２０１内のＬＰビットに対し、書込
アドレス１０３に対応する領域管理レジスタに記憶され
ている前セルまでのＬＰのＯＲ情報（ＬＰビットＯＲ１
１９）を取り、その結果はまたＬＰビットＯＲ更新１１
８により領域管理レジスタに記憶しておく。以下、同様
にフレームを構成する全セルのＬＰビットのＯＲ処理を
行っていき、最後にその結果を当該フレームに対するＬ
ＰビットＯＲ通知１２０として出力する。

【００６３】以上、具体例３の構成および動作につい
て、ＡＡＬ５プロトコル処理を例に挙げ、ＡＴＭセルヘ
ッダ内のＬＰビットのＯＲ演算に特定して説明したが、
このような演算に限定されるものではなく、セルヘッダ
内の他の情報やＯＲ演算以外の論理演算（例えば、全て
のセルのＡＮＤ演算を行う等）についても同様の構成お
よび動作により実現することが可能である。

【００６４】〈効果〉以上のように具体例３によれば、
具体例１の効果に加えて次のような効果がある。即ち、
具体例３中で挙げたＡＡＬ５プロトコルのように、フレ
ームを構成する全ＡＴＭセルヘッダに含まれるＬＰビッ
トあるいは他の情報に対し、ＯＲ処理あるいはその他演
算処理を行う必要がある場合に、その演算を到着したセ
ル単位で事前に行っていくことにより、フレームの最終
セルが到着したらすぐに演算を完了することができ、そ
の結果に対応した処理を速やかに行うことができる。

【００６５】《具体例４》具体例４は、各セルの到着間
隔または１フレーム分のセルの到着時間が所定値以内で
あるかを判定し、タイムアウトであった場合は、そのフ
レームを廃棄するようにしたものである。

【００６６】〈構成〉図２０は、具体例４の構成図であ
る。具体例４の通信制御装置において、具体例１と異な
るのは、メモリ書込制御部１ｃと領域管理レジスタ群４
ｃの構成であり、それに伴い追加された信号はメモリ書
込制御部１ｃから出力される時刻情報更新１２１および
タイムアウトエラー１２３、メモリ書込制御部１ｃに入
力される基準時刻１２４、領域管理レジスタ群４ｃから
出力される時刻情報１２２である。時刻情報更新１２１
は領域管理レジスタ群４ｃに入力され、時刻情報１２２
はメモリ書込制御部１ｃに入力される。

【００６７】図２１は、メモリ書込制御部１ｃの内部構
成図である。具体例１のメモリ書込制御部１との違い
は、タイマ処理部１６が追加されたことである。タイマ
処理部１６には書込アドレス１０３、ＡＴＭセルデータ
１０１、時刻情報１２２および基準時刻１２４が入力さ
れ、時刻情報更新１２１およびタイムアウトエラー１２
３が出力される。タイムアウトエラー１２３は警報とし
て外部に通知される他に、書込アドレス生成部１２にも
入力される。即ち、具体例４のメモリ書込制御部１ｃ
は、同一コネクションのセルが入力される毎に、そのコ
ネクションの一つ前に入力されたセルとの到着間隔を測
定し、この到着間隔が所定値を超えていた場合は、セル
が属するコネクションのフレームを破棄するようよう構
成されている。

【００６８】図２２は、領域管理レジスタ群４ｃの内部
構成図である。具体例１の領域管理レジスタ群４との違
いは時刻情報４０７が追加されたことである。この時刻
情報４０７は、一つ前に入力されたセルの到着時刻を示
す情報である。

【００６９】これらの図において、他の各構成は具体例
１と同様であるため、対応する部分に同一符号を付して
その説明を省略する。

【００７０】〈動作〉具体例４の動作を具体例１とは異
なる点に中心に説明する。例えば、ＡＡＬ５プロトコル
処理（ＩＴＵ−Ｔ Ｉ363.5参照）においては、フレーム
を構成する（同一コネクションナンバに属する）ＡＴＭ
セルの到着間隔を計測し、それが規定値を超えた場合に
はタイムアウトが発生したものとして当該フレームを廃
棄するという機能をオプションとして定義している。

【００７１】メモリ書込制御部１ｃのタイマ処理部１６
（図２１参照）は、ＡＴＭセルデータ１０１によりＡＴ
Ｍセルの到着を認識し、基準時刻１２４によりその時刻
を検出する。次に書込アドレス１０３に対応する領域管
理レジスタに記憶されている前のセルの到着時刻（時刻
情報１２２）との差分をとることにより前セルと現セル
との時間間隔を算出し、それが規定されている範囲内の
値か否かの判定を行う。その結果、規定範囲内ならば時
刻情報更新１２１により、当該領域管理レジスタの内容
を現セルの到着時刻に更新する。一方、算出された時間
間隔が規定されている範囲を超えていた場合は、タイム
アウトが発生したものとしてタイムアウトエラー１２３
を出力すると同時に、書込アドレス生成部１２の書込後
領域情報更新１１０により当該フレームを廃棄する。具
体的なフレーム廃棄は次の通りである。

【００７２】図２３は、領域管理レジスタ群４ｃの状態
遷移図である。具体例４の状態遷移において、具体例１
と異なるのは、条件４１４が無くなり、条件４１９およ
び条件４２０が追加されたことである。即ち、状態４３
において、セル到着間隔が正常ならば具体例１と同様に
状態４４に遷移するが、セル到着間隔に異常がある場合
には初期の状態４２に戻り、これにより当該フレームデ
ータの廃棄を実現している。

【００７３】以上、具体例４の構成および動作につい
て、ＡＡＬ５プロトコル処理を例に挙げ、フレームを構
成する（同一コネクションナンバに属する）各ＡＴＭセ
ル間の到着間隔を測定する場合に特定して説明したが、
フレームの先頭セルから最終セルまでのトータル時間が
規定された範囲内に収まっているか否かを判定する場合
についても、同様の構成および動作により実現すること
が可能である。この場合、メモリ書込制御部１ｃは、同
一コネクションのフレームに属する最初のセルと最終の
セルとの到着間隔を測定して、この到着間隔が所定値を
超えていた場合は、そのフレームを破棄する構成される
ことになる。即ち、メモリ書込制御部１ｃは、領域管理
レジスタ群４ｃに対して時刻情報更新１２１を出力せ
ず、該当する領域管理レジスタは最初のセルの到着時刻
を保持する。そして、メモリ書込制御部１ｃは、最後の
セルが到着した時点で最初のセルと最後のセルの到着時
刻の差分をとり、所定値を超えているかを判断する。

【００７４】〈効果〉以上のように具体例４によれば、
具体例１の効果に加えて次のような効果がある。 上記具体例４で挙げたＡＡＬ５プロトコルのように、
フレームを構成する（同一コネクションナンバに属す
る）各ＡＴＭセル間の到着間隔を計測し、あるいは、フ
レームの先頭セル到着から最終セル到着までのトータル
時間を計測し、それが規定値を超えた場合には、タイム
アウトエラーが送出するという処理が実現できる。

【００７５】上記タイムアウトエラー発生時には、領
域管理レジスタを初期状態に戻すことにより容易にその
フレームデータの廃棄を実現することができる。

【００７６】《利用形態》以上、具体例では、ＡＡＬ５
プロトコル処理（ＩＴＵ−Ｔ Ｉ363.5参照）を例に挙げ
て説明したが、このような処理に限定されるものではな
い。また、複数のセルを集めてフレームを構成するもの
であれば、ＡＴＭセルのような固定長のセル以外の、例
えば可変長のセル等であっても適用可能である。

【００７７】また、上記具体例２、３、４を組み合わせ
ることも可能である。

【図面の簡単な説明】

【図１】本発明の通信制御装置の具体例１を示す構成図
である。

【図２】具体例１のメモリ書込制御部の内部構成図であ
る。

【図３】フレーム組立用メモリの構成図である。

【図４】メモリ読出制御部の内部構成図である。

【図５】具体例１の領域管理レジスタ群の内部構成図で
ある。

【図６】具体例１の領域管理レジスタ群における状態遷
移図である。

【図７】完成フレーム情報キューの説明図である。

【図８】ＡＴＭセルフォーマットの説明図である。

【図９】書込アドレス生成のフローチャートである。

【図１０】読出アドレス生成のフローチャートである。

【図１１】具体例２の構成図である。

【図１２】具体例２のメモリ書込制御部の内部構成図で
ある。

【図１３】具体例２の領域管理レジスタ群の内部構成図
である。

【図１４】ＡＡＬ５プロトコルのフレームフォーマット
の説明図である。

【図１５】具体例２の領域管理レジスタ群の状態遷移図
である。

【図１６】具体例３の構成図である。

【図１７】具体例３のメモリ書込制御部の内部構成図で
ある。

【図１８】具体例３の領域管理レジスタ群の内部構成図
である。

【図１９】ＡＡＬ５プロトコルのフレームのＬＰビット
の説明図である。

【図２０】具体例４の構成図である。

【図２１】具体例４のメモリ書込制御部の内部構成図で
ある。

【図２２】具体例４の領域管理レジスタ群の内部構成図
である。

【図２３】具体例４の領域管理レジスタ群の状態遷移図
である。

【符号の説明】

１、１ａ、１ｂ、１ｃ メモリ書込制御部 ２ フレーム組立用メモリ ３ メモリ読出制御部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力される同一コネクションに属するセ
   ルを集めて、当該コネクションのフレームを組み立て、
   フレームデータとして出力する通信制御装置において、 各々の領域が、取り扱うコネクションの最大フレーム長
   に設定されたフレーム組立用メモリと、 新たなコネクションのセルが入力された場合は、前記フ
   レーム組立用メモリの空いている領域に、当該コネクシ
   ョンを割り当てて前記セルを書き込むと共に、既にいず
   れかの領域に割り当てているコネクションと同一コネク
   ションのセルが入力された場合は、当該割り当てている
   領域に書き込み、一方、任意のコネクションのセルが入
   力され、かつ、同一コネクションの領域でセルが１フレ
   ーム分書き込まれていた場合は、他の新たな領域に当該
   コネクションを割り当てて前記セルを書き込むメモリ書
   込制御部と、 前記フレーム組立用メモリから、前記１フレーム分集ま
   ったセルを読み出し、これを完成したフレームデータと
   して出力するメモリ読出制御部とを備えたことを特徴と
   する通信制御装置。
2. 【請求項２】 請求項１に記載の通信制御装置におい
   て、 同一コネクションのセルが入力される毎に、当該コネク
   ションの１フレームのうち前記セルまでのデータの正当
   性演算を行い、１フレーム分セルが書き込まれた時点
   で、最後のセルまでのデータの正当性に誤りがあった場
   合は、当該フレームを破棄するメモリ書込制御部を備え
   たことを特徴とする通信制御装置。
3. 【請求項３】 請求項１または２に記載の通信制御装置
   において、 フレームを構成する各セル毎の情報の論理演算結果に基
   づいて当該フレームの論理演算結果が決定される場合、 同一コネクションのセルが入力される毎に、当該コネク
   ションの１フレームのうち前記セルまでのデータの論理
   演算を行い、１フレーム分セルが書き込まれた時点で、
   最後のセルまでの論理演算結果を出力するメモリ書込制
   御部を備えたことを特徴とする通信制御装置。
4. 【請求項４】 請求項１〜３のいずれかに記載の通信制
   御装置において、 同一コネクションのセルが入力される毎に、当該コネク
   ションの一つ前に入力されたセルとの到着間隔を測定
   し、当該到着間隔が所定値を超えていた場合は、当該セ
   ルが属するコネクションのフレームを破棄するメモリ書
   込制御部を備えたことを特徴とする通信制御装置。
5. 【請求項５】 請求項１〜３のいずれかに記載の通信制
   御装置において、 同一コネクションのフレームに属する最初のセルと最終
   のセルとの到着間隔を測定し、当該到着間隔が所定値を
   超えていた場合は、当該フレームを破棄するメモリ書込
   制御部を備えたことを特徴とする通信制御装置。