JP2002246553A - 半導体集積回路のノイズ低減装置 - Google Patents
半導体集積回路のノイズ低減装置Info
- Publication number
- JP2002246553A JP2002246553A JP2001040337A JP2001040337A JP2002246553A JP 2002246553 A JP2002246553 A JP 2002246553A JP 2001040337 A JP2001040337 A JP 2001040337A JP 2001040337 A JP2001040337 A JP 2001040337A JP 2002246553 A JP2002246553 A JP 2002246553A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise
- metal electrode
- electrode layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ノイズがアナログ回路側のメタル電極層に到達
する前に低減する。 【解決手段】ノイズ発生源２０１で発生したノイズは接
地用メタル電極２０２、コンタクトホール２０８、Ｐ型
拡散層領域２０９、Ｐ型半導体基板の寄生抵抗２１０を
順に通過しＰ型拡散領域２０６に到達する。Ｐ型拡散領
域２０６に到達に到達した一部のノイズは、Ｐ型半導体
基板の寄生抵抗２１１、Ｐ型拡散領域２１２、コンタク
トホール２１３、接地用メタル電極２０４を通過しノイ
ズ保護対象回路２０３に到達する。Ｐ型拡散領域２０６
に到達に到達した残りのノイズは、コンタクトホール２
０７、ガードバンド用メタル電極層２０５、外部接続用
パッドを順に通過しバイパスコンデンサに吸収される。
する前に低減する。 【解決手段】ノイズ発生源２０１で発生したノイズは接
地用メタル電極２０２、コンタクトホール２０８、Ｐ型
拡散層領域２０９、Ｐ型半導体基板の寄生抵抗２１０を
順に通過しＰ型拡散領域２０６に到達する。Ｐ型拡散領
域２０６に到達に到達した一部のノイズは、Ｐ型半導体
基板の寄生抵抗２１１、Ｐ型拡散領域２１２、コンタク
トホール２１３、接地用メタル電極２０４を通過しノイ
ズ保護対象回路２０３に到達する。Ｐ型拡散領域２０６
に到達に到達した残りのノイズは、コンタクトホール２
０７、ガードバンド用メタル電極層２０５、外部接続用
パッドを順に通過しバイパスコンデンサに吸収される。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ・ディジ
タル混載半導体集積回路において、ディジタル回路が発
生するノイズのアナログ回路に対する影響を低減するノ
イズ低減装置に関するものである。
タル混載半導体集積回路において、ディジタル回路が発
生するノイズのアナログ回路に対する影響を低減するノ
イズ低減装置に関するものである。
【０００２】
【従来の技術】図８はアナログ・ディジタル混載半導体
集積回路における従来のノイズ低減装置の構成を示す図
である。図８において、アナログ・ディジタル混載のＰ
型半導体集積回路８００は、ディジタル回路であるノイ
ズ発生源８０１とアナログ回路であるノイズ保護対象回
路８０７を搭載する。各回路は接地用メタル電極層８０
２及び８０４でそれぞれ囲まれ、各接地用メタル電極層
はそれぞれ外部接続用パッド８０８及び８０５を介して
それぞれの回路用の接地電源８１０及び８１４に接続さ
れる。
集積回路における従来のノイズ低減装置の構成を示す図
である。図８において、アナログ・ディジタル混載のＰ
型半導体集積回路８００は、ディジタル回路であるノイ
ズ発生源８０１とアナログ回路であるノイズ保護対象回
路８０７を搭載する。各回路は接地用メタル電極層８０
２及び８０４でそれぞれ囲まれ、各接地用メタル電極層
はそれぞれ外部接続用パッド８０８及び８０５を介して
それぞれの回路用の接地電源８１０及び８１４に接続さ
れる。
【０００３】ノイズ発生源８０１が動作すると、ノイズ
発生源側の接地用メタル電極層８０２にノイズが発生す
る。接地用メタル電極層８０２に発生したノイズは、Ｐ
型基板寄生抵抗８０３、ノイズ保護対象回路側の接地用
メタル電極層８０４に到達し、接地用メタル電極層８０
４に到達した一部のノイズは、外部接続用パッド８０５
を通過し、半導体集積回路外部で駆動電源８１５と接地
電源８１４の間に接続されたバイパスコンデンサ８０６
に吸収される。接地用メタル電極層８０４に到達して残
った一部のノイズは、ノイズ保護対象回路８０７に到達
する。
発生源側の接地用メタル電極層８０２にノイズが発生す
る。接地用メタル電極層８０２に発生したノイズは、Ｐ
型基板寄生抵抗８０３、ノイズ保護対象回路側の接地用
メタル電極層８０４に到達し、接地用メタル電極層８０
４に到達した一部のノイズは、外部接続用パッド８０５
を通過し、半導体集積回路外部で駆動電源８１５と接地
電源８１４の間に接続されたバイパスコンデンサ８０６
に吸収される。接地用メタル電極層８０４に到達して残
った一部のノイズは、ノイズ保護対象回路８０７に到達
する。
【０００４】
【発明が解決しようとする課題】しかしながら従来のノ
イズ低減装置では、ノイズ発生源で発生した一部のノイ
ズはノイズ保護対象回路側の接地用メタル電極層から外
部接続用パッドを通過し、外部のバイパスコンデンサで
吸収される。しかし、接地用メタル電極層に残った一部
のノイズはＰ型半導体集積回路上でノイズ保護対象回路
の接地電源からコンタクトホールを通してノイズ保護対
象回路のソース電極に達するため、ノイズ保護対象回路
に悪影響を及ぼすという問題を有していた。
イズ低減装置では、ノイズ発生源で発生した一部のノイ
ズはノイズ保護対象回路側の接地用メタル電極層から外
部接続用パッドを通過し、外部のバイパスコンデンサで
吸収される。しかし、接地用メタル電極層に残った一部
のノイズはＰ型半導体集積回路上でノイズ保護対象回路
の接地電源からコンタクトホールを通してノイズ保護対
象回路のソース電極に達するため、ノイズ保護対象回路
に悪影響を及ぼすという問題を有していた。
【０００５】本発明はこのような点に鑑みてなされたも
のであり、アナログ・ディジタル混載半導体集積回路で
ディジタル回路が発生するノイズのアナログ回路に対す
る影響を低減するノイズ低減装置において、ノイズがア
ナログ回路側の接地用メタル電極層あるいは駆動用メタ
ル電極層に到達する前にノイズの低減を図ることができ
る半導体集積回路のノイズ低減装置を提供することを目
的とする。
のであり、アナログ・ディジタル混載半導体集積回路で
ディジタル回路が発生するノイズのアナログ回路に対す
る影響を低減するノイズ低減装置において、ノイズがア
ナログ回路側の接地用メタル電極層あるいは駆動用メタ
ル電極層に到達する前にノイズの低減を図ることができ
る半導体集積回路のノイズ低減装置を提供することを目
的とする。
【０００６】
【課題を解決するための手段】本発明の請求項１に係る
半導体集積回路のノイズ低減装置は、Ｐ型半導体基板
（Ｐ型半導体基板１００；２００）上にノイズ発生源と
なる第１の回路（ノイズ発生源１０１；２０１）及びノ
イズ保護対象となる第２の回路（ノイズ保護対象回路１
０３；２０３）を有し、前記第１の回路が発生したノイ
ズから前記第２の回路を保護するための半導体集積回路
のノイズ低減装置において、前記第１の回路及び第２の
回路から独立して形成された外部接続用パッド（外部接
続用パッド１０６，１０７）と、前記第１の回路と第２
の回路との間に形成され、前記外部接続用パッドを介し
て前記Ｐ型半導体基板外にある前記第２の回路用の接地
電源（ノイズ保護対象回路の接地電源１０８）に接続さ
れたメタル電極層（ガードバンド用メタル電極層１０
５；２０５）と、前記メタル電極層の直下に形成され、
コンタクトホール（コンタクトホール２０７）を介して
前記メタル電極層に接続されたＰ型拡散領域（Ｐ型拡散
領域２０６）と、前記Ｐ型半導体基板外にある前記第２
の回路用の接地電源（ノイズ保護対象回路の接地電源１
０８）と駆動電源（ノイズ保護対象回路の駆動電源１０
９）との間に接続されたコンデンサ（バイパスコンデン
サ１１０）と、を具備する。
半導体集積回路のノイズ低減装置は、Ｐ型半導体基板
（Ｐ型半導体基板１００；２００）上にノイズ発生源と
なる第１の回路（ノイズ発生源１０１；２０１）及びノ
イズ保護対象となる第２の回路（ノイズ保護対象回路１
０３；２０３）を有し、前記第１の回路が発生したノイ
ズから前記第２の回路を保護するための半導体集積回路
のノイズ低減装置において、前記第１の回路及び第２の
回路から独立して形成された外部接続用パッド（外部接
続用パッド１０６，１０７）と、前記第１の回路と第２
の回路との間に形成され、前記外部接続用パッドを介し
て前記Ｐ型半導体基板外にある前記第２の回路用の接地
電源（ノイズ保護対象回路の接地電源１０８）に接続さ
れたメタル電極層（ガードバンド用メタル電極層１０
５；２０５）と、前記メタル電極層の直下に形成され、
コンタクトホール（コンタクトホール２０７）を介して
前記メタル電極層に接続されたＰ型拡散領域（Ｐ型拡散
領域２０６）と、前記Ｐ型半導体基板外にある前記第２
の回路用の接地電源（ノイズ保護対象回路の接地電源１
０８）と駆動電源（ノイズ保護対象回路の駆動電源１０
９）との間に接続されたコンデンサ（バイパスコンデン
サ１１０）と、を具備する。
【０００７】請求項１に記載の半導体集積回路のノイズ
低減装置によれば、ガードバンド用メタル電極層とその
直下に形成したＰ型拡散領域を、Ｐ型半導体基板上で独
立した外部接続用パッドを介してＰ型半導体基板外にあ
るノイズ保護対象となる第２の回路用の接地電源に接続
することにより、Ｐ型半導体基板上の回路と独立に、ガ
ードバンド用メタル電極層とＰ型拡散領域の電位をＰ型
半導体基板外にある第２の回路用の接地電源の電位に維
持することができ、Ｐ型半導体基板内部の接地電源経由
で第２の回路のソース電極に伝わるノイズを低減するこ
とができる。さらに、Ｐ型半導体基板外で第２の回路の
接地電源と駆動電源との間に接続したコンデンサによ
り、第１の回路で発生したノイズが第２の回路の接地電
源に到達する前に吸収されるので、第２の回路に伝わる
ノイズを低減することができる。
低減装置によれば、ガードバンド用メタル電極層とその
直下に形成したＰ型拡散領域を、Ｐ型半導体基板上で独
立した外部接続用パッドを介してＰ型半導体基板外にあ
るノイズ保護対象となる第２の回路用の接地電源に接続
することにより、Ｐ型半導体基板上の回路と独立に、ガ
ードバンド用メタル電極層とＰ型拡散領域の電位をＰ型
半導体基板外にある第２の回路用の接地電源の電位に維
持することができ、Ｐ型半導体基板内部の接地電源経由
で第２の回路のソース電極に伝わるノイズを低減するこ
とができる。さらに、Ｐ型半導体基板外で第２の回路の
接地電源と駆動電源との間に接続したコンデンサによ
り、第１の回路で発生したノイズが第２の回路の接地電
源に到達する前に吸収されるので、第２の回路に伝わる
ノイズを低減することができる。
【０００８】本発明の請求項２に係る半導体集積回路の
ノイズ低減装置は、Ｎ型半導体基板（Ｎ型半導体基板３
００；４００）上にノイズ発生源となる第１の回路（ノ
イズ発生源３０１；４０１）及びノイズ保護対象となる
第２の回路（ノイズ保護対象回路３０３；４０３）を有
し、前記第１の回路が発生したノイズから前記第２の回
路を保護するための半導体集積回路のノイズ低減装置に
おいて、前記第１の回路及び第２の回路から独立して形
成された外部接続用パッド（外部接続用パッド３０６，
３０７）と、前記第１の回路と第２の回路との間に形成
され、前記外部接続用パッドを介して前記Ｎ型半導体基
板外にある前記第２の回路用の駆動電源（ノイズ保護対
象回路の駆動電源３０８）に接続されたメタル電極層
（ガードバンド用メタル電極層３０５；４０５）と、前
記メタル電極層の直下に形成され、コンタクトホール
（コンタクトホール４０７）を介して前記メタル電極層
に接続されたＮ型拡散領域（Ｎ型拡散領域４０６）と、
前記Ｎ型半導体基板外にある前記第２の回路用の駆動電
源と（ノイズ保護対象回路の駆動電源３０８）設置電源
（ノイズ保護対象回路の接地電源３０９）との間に接続
されたコンデンサ（バイパスコンデンサ３１０）と、を
具備する。
ノイズ低減装置は、Ｎ型半導体基板（Ｎ型半導体基板３
００；４００）上にノイズ発生源となる第１の回路（ノ
イズ発生源３０１；４０１）及びノイズ保護対象となる
第２の回路（ノイズ保護対象回路３０３；４０３）を有
し、前記第１の回路が発生したノイズから前記第２の回
路を保護するための半導体集積回路のノイズ低減装置に
おいて、前記第１の回路及び第２の回路から独立して形
成された外部接続用パッド（外部接続用パッド３０６，
３０７）と、前記第１の回路と第２の回路との間に形成
され、前記外部接続用パッドを介して前記Ｎ型半導体基
板外にある前記第２の回路用の駆動電源（ノイズ保護対
象回路の駆動電源３０８）に接続されたメタル電極層
（ガードバンド用メタル電極層３０５；４０５）と、前
記メタル電極層の直下に形成され、コンタクトホール
（コンタクトホール４０７）を介して前記メタル電極層
に接続されたＮ型拡散領域（Ｎ型拡散領域４０６）と、
前記Ｎ型半導体基板外にある前記第２の回路用の駆動電
源と（ノイズ保護対象回路の駆動電源３０８）設置電源
（ノイズ保護対象回路の接地電源３０９）との間に接続
されたコンデンサ（バイパスコンデンサ３１０）と、を
具備する。
【０００９】請求項２に記載の半導体集積回路のノイズ
低減装置によれば、ガードバンド用メタル電極層とその
直下に形成したＮ型拡散領域を、Ｎ型半導体基板上で独
立した外部接続用パッドを介してＮ型半導体基板外にあ
るノイズ保護対象となる第２の回路用の駆動電源に接続
することにより、Ｎ型半導体基板上の回路と独立に、ガ
ードバンド用メタル電極層とＮ型拡散領域の電位をＮ型
半導体基板外にある第２の回路用の駆動電源の電位に維
持することができ、Ｎ型半導体基板内部の駆動電源経由
で第２の回路のソース電極に伝わるノイズを低減するこ
とができる。さらに、Ｎ型半導体基板外で第２の回路の
駆動電源と接地電源との間に接続したコンデンサによ
り、第１の回路で発生したノイズが第２の回路の駆動電
源に到達する前に吸収されるので、第２の回路に伝わる
ノイズを低減することができる。
低減装置によれば、ガードバンド用メタル電極層とその
直下に形成したＮ型拡散領域を、Ｎ型半導体基板上で独
立した外部接続用パッドを介してＮ型半導体基板外にあ
るノイズ保護対象となる第２の回路用の駆動電源に接続
することにより、Ｎ型半導体基板上の回路と独立に、ガ
ードバンド用メタル電極層とＮ型拡散領域の電位をＮ型
半導体基板外にある第２の回路用の駆動電源の電位に維
持することができ、Ｎ型半導体基板内部の駆動電源経由
で第２の回路のソース電極に伝わるノイズを低減するこ
とができる。さらに、Ｎ型半導体基板外で第２の回路の
駆動電源と接地電源との間に接続したコンデンサによ
り、第１の回路で発生したノイズが第２の回路の駆動電
源に到達する前に吸収されるので、第２の回路に伝わる
ノイズを低減することができる。
【００１０】本発明の請求項３に係る半導体集積回路の
ノイズ低減装置は、前記メタル電極層が複数積層され、
かつ互いにコンタクトホールを介して接続されることを
特徴とする。
ノイズ低減装置は、前記メタル電極層が複数積層され、
かつ互いにコンタクトホールを介して接続されることを
特徴とする。
【００１１】請求項３に記載の半導体集積回路のノイズ
低減装置によれば、ガードバンド用メタル電極層を複数
層で構成することによりガードバンド用メタル電極層の
抵抗値を低減することができ、ガードバンド用メタル電
極層を介してコンデンサに吸収させるノイズの通過率が
向上するため、第２の回路に伝わるノイズを低減するこ
とができる。
低減装置によれば、ガードバンド用メタル電極層を複数
層で構成することによりガードバンド用メタル電極層の
抵抗値を低減することができ、ガードバンド用メタル電
極層を介してコンデンサに吸収させるノイズの通過率が
向上するため、第２の回路に伝わるノイズを低減するこ
とができる。
【００１２】本発明の請求項４に係るアナログ・ディジ
タル混載半導体集積回路は、請求項１乃至請求項３の何
れか１項に記載の半導体集積回路のノイズ低減装置を用
いてアナログ・ディジタル混載半導体集積回路を構成す
る。
タル混載半導体集積回路は、請求項１乃至請求項３の何
れか１項に記載の半導体集積回路のノイズ低減装置を用
いてアナログ・ディジタル混載半導体集積回路を構成す
る。
【００１３】請求項４に記載のアナログ・ディジタル混
載半導体集積回路によれば、請求項１乃至請求項３の何
れか１項に記載の半導体集積回路のノイズ低減装置をア
ナログ回路のノイズ保護手段として用いることができる
ので、アナログ回路に対するノイズを効果的に低減する
ことができる。
載半導体集積回路によれば、請求項１乃至請求項３の何
れか１項に記載の半導体集積回路のノイズ低減装置をア
ナログ回路のノイズ保護手段として用いることができる
ので、アナログ回路に対するノイズを効果的に低減する
ことができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１５】（実施の形態１）図１は、本発明の実施の
形態１に係るＰ型半導体基板を使用した半導体集積回路
のノイズ低減装置の構成を示す図であり、図２は、図１
のように構成された半導体集積回路のノイズ低減装置の
ＡＡ−ＢＢ断面図である。なお、図１に対応する図２の
部分を括弧内に示して説明する。
形態１に係るＰ型半導体基板を使用した半導体集積回路
のノイズ低減装置の構成を示す図であり、図２は、図１
のように構成された半導体集積回路のノイズ低減装置の
ＡＡ−ＢＢ断面図である。なお、図１に対応する図２の
部分を括弧内に示して説明する。
【００１６】図１及び図２において、アナログ・ディジ
タル混載のＰ型半導体集積回路１００（２００）は、デ
ィジタル回路であるノイズ発生源１０１（２０１）とア
ナログ回路であるノイズ保護対象回路１０３（２０３）
を搭載する。ノイズ発生源は接地用メタル電極層１０２
（２０２）で囲まれ、ノイズ保護対象回路は接地用メタ
ル電極層１０４（２０４）で囲まれ、各接地用メタル電
極層はそれぞれの外部接続用パッド１１１及び１１７を
介してそれぞれの回路用の接地電源１１５及び１０８に
接続される。
タル混載のＰ型半導体集積回路１００（２００）は、デ
ィジタル回路であるノイズ発生源１０１（２０１）とア
ナログ回路であるノイズ保護対象回路１０３（２０３）
を搭載する。ノイズ発生源は接地用メタル電極層１０２
（２０２）で囲まれ、ノイズ保護対象回路は接地用メタ
ル電極層１０４（２０４）で囲まれ、各接地用メタル電
極層はそれぞれの外部接続用パッド１１１及び１１７を
介してそれぞれの回路用の接地電源１１５及び１０８に
接続される。
【００１７】上述のようにＰ型半導体基板１００（２０
０）上にノイズ発生源１０１（２０１）とノイズ保護対
象回路１０３（２０３）が存在する場合、以下の手段に
よりノイズ低減装置を構成する。
０）上にノイズ発生源１０１（２０１）とノイズ保護対
象回路１０３（２０３）が存在する場合、以下の手段に
よりノイズ低減装置を構成する。
【００１８】第１に、ノイズ発生源１０１（２０１）と
ノイズ保護対象回路１０３（２０３）の間に挟まれて双
方を十分に分離するガードバンド用メタル電極層１０５
(２０５）を形成する。
ノイズ保護対象回路１０３（２０３）の間に挟まれて双
方を十分に分離するガードバンド用メタル電極層１０５
(２０５）を形成する。
【００１９】第２に、ガードバンド用メタル電極層１０
５（２０５）の両端を、Ｐ型半導体基板上で独立した外
部接続用パッド１０６及び１０７に接続し、Ｐ型半導体
基板外にあるノイズ保護対象回路用の接地電源１０８か
ら電位をとる。
５（２０５）の両端を、Ｐ型半導体基板上で独立した外
部接続用パッド１０６及び１０７に接続し、Ｐ型半導体
基板外にあるノイズ保護対象回路用の接地電源１０８か
ら電位をとる。
【００２０】第３に、ガードバンド用メタル電極層１０
５（２０５）の直下にＰ型拡散領域２０６を形成し、ガ
ードバンド用メタル電極層１０５（２０５）とＰ型拡散
領域２０６とをコンタクトホール２０７を介して接続す
ることにより、Ｐ型拡散領域２０６の電位をＰ型半導体
基板外にあるノイズ保護対象回路用の接地電源１０８か
らとる。
５（２０５）の直下にＰ型拡散領域２０６を形成し、ガ
ードバンド用メタル電極層１０５（２０５）とＰ型拡散
領域２０６とをコンタクトホール２０７を介して接続す
ることにより、Ｐ型拡散領域２０６の電位をＰ型半導体
基板外にあるノイズ保護対象回路用の接地電源１０８か
らとる。
【００２１】第４に、Ｐ型半導体基板外で、ノイズ保護
対象回路用の接地電源１０８と駆動電源１０９との間に
ノイズ吸収用のバイパスコンデンサ１１０を接続する。
対象回路用の接地電源１０８と駆動電源１０９との間に
ノイズ吸収用のバイパスコンデンサ１１０を接続する。
【００２２】以上のように構成されたノイズ低減装置に
おいて、ノイズ発生源１０１（２０１）で発生したノイ
ズは、ノイズ発生源側の接地用メタル電極層１０２（２
０２）、コンタクトホール２０８、Ｐ型拡散層領域２０
９、Ｐ型半導体基板の寄生抵抗２１０を順に通過し、Ｐ
型拡散領域２０６に到達する。
おいて、ノイズ発生源１０１（２０１）で発生したノイ
ズは、ノイズ発生源側の接地用メタル電極層１０２（２
０２）、コンタクトホール２０８、Ｐ型拡散層領域２０
９、Ｐ型半導体基板の寄生抵抗２１０を順に通過し、Ｐ
型拡散領域２０６に到達する。
【００２３】Ｐ型拡散領域２０６に到達した一部のノイ
ズは、Ｐ型半導体基板の寄生抵抗２１１、Ｐ型拡散領域
２１２、コンタクトホール２１３、ノイズ保護対象回路
側の接地用メタル電極層２０４を通過し、ノイズ保護対
象回路１０３（２０３）に到達する。また、Ｐ型拡散領
域２０６に到達した他のノイズは、コンタクトホール２
０７、ガードバンド用メタル電極層１０５（２０５）、
外部接続用パッド１０６又は１０７を順に通過し、Ｐ型
半導体基板外でノイズ吸収用のバイパスコンデンサ１１
０に吸収される。
ズは、Ｐ型半導体基板の寄生抵抗２１１、Ｐ型拡散領域
２１２、コンタクトホール２１３、ノイズ保護対象回路
側の接地用メタル電極層２０４を通過し、ノイズ保護対
象回路１０３（２０３）に到達する。また、Ｐ型拡散領
域２０６に到達した他のノイズは、コンタクトホール２
０７、ガードバンド用メタル電極層１０５（２０５）、
外部接続用パッド１０６又は１０７を順に通過し、Ｐ型
半導体基板外でノイズ吸収用のバイパスコンデンサ１１
０に吸収される。
【００２４】このように、実施の形態１のノイズ低減装
置によれば、図８の従来例に比較して、ノイズがノイズ
保護対象回路１０３（２０３）に到達するまでに、コン
タクトホール２０７、ガードバンド用メタル電極層１０
５（２０５）、外部接続用パッド１０６又は１０７を順
に通過してバイパスコンデンサ１１０に吸収される分の
ノイズを低減することができ、ノイズ保護対象回路に伝
わるノイズを低減することができる。
置によれば、図８の従来例に比較して、ノイズがノイズ
保護対象回路１０３（２０３）に到達するまでに、コン
タクトホール２０７、ガードバンド用メタル電極層１０
５（２０５）、外部接続用パッド１０６又は１０７を順
に通過してバイパスコンデンサ１１０に吸収される分の
ノイズを低減することができ、ノイズ保護対象回路に伝
わるノイズを低減することができる。
【００２５】（実施の形態２）図３は、本発明の実施の
形態２に係るＮ型半導体基板を使用した半導体集積回路
のノイズ低減装置の構成を示す図であり、図４は、図３
のように構成された半導体集積回路のノイズ低減装置の
ＡＡ−ＢＢ断面図である。なお、図３に対応する図４の
部分を括弧内に示して説明する。
形態２に係るＮ型半導体基板を使用した半導体集積回路
のノイズ低減装置の構成を示す図であり、図４は、図３
のように構成された半導体集積回路のノイズ低減装置の
ＡＡ−ＢＢ断面図である。なお、図３に対応する図４の
部分を括弧内に示して説明する。
【００２６】図３及び図４において、アナログ・ディジ
タル混載のＮ型半導体集積回路３００（４００）は、デ
ィジタル回路であるノイズ発生源３０１（４０１）とア
ナログ回路であるノイズ保護対象回路３０３（４０３）
を搭載する。ノイズ発生源は駆動用メタル電極層３０２
（４０２）で囲まれ、ノイズ保護対象回路は駆動用メタ
ル電極層３０４（４０４）で囲まれ、各メタル電極層は
それぞれの外部接続用パッド３１１及び３１７を介して
それぞれの回路用の駆動電源３１５及び３０８に接続さ
れる。
タル混載のＮ型半導体集積回路３００（４００）は、デ
ィジタル回路であるノイズ発生源３０１（４０１）とア
ナログ回路であるノイズ保護対象回路３０３（４０３）
を搭載する。ノイズ発生源は駆動用メタル電極層３０２
（４０２）で囲まれ、ノイズ保護対象回路は駆動用メタ
ル電極層３０４（４０４）で囲まれ、各メタル電極層は
それぞれの外部接続用パッド３１１及び３１７を介して
それぞれの回路用の駆動電源３１５及び３０８に接続さ
れる。
【００２７】上述のようにＮ型半導体基板３００（４０
０）上にノイズ発生源３０１（４０１）とノイズ保護対
象回路３０３（４０３）が存在する場合、以下の手段に
よりノイズ低減装置を構成する。
０）上にノイズ発生源３０１（４０１）とノイズ保護対
象回路３０３（４０３）が存在する場合、以下の手段に
よりノイズ低減装置を構成する。
【００２８】第１に、ノイズ発生源３０１（４０１）と
ノイズ保護対象回路３０３（４０３）の間に挟まれて双
方を十分に分離するガードバンド用メタル電極層３０５
(４０５）を形成する。
ノイズ保護対象回路３０３（４０３）の間に挟まれて双
方を十分に分離するガードバンド用メタル電極層３０５
(４０５）を形成する。
【００２９】第２に、ガードバンド用メタル電極層３０
５（４０５）の両端を、Ｎ型半導体基板上で独立した外
部接続用パッド３０６及び３０７に接続し、Ｎ型半導体
基板外にあるノイズ保護対象回路用の駆動電源３０８か
ら電位をとる。
５（４０５）の両端を、Ｎ型半導体基板上で独立した外
部接続用パッド３０６及び３０７に接続し、Ｎ型半導体
基板外にあるノイズ保護対象回路用の駆動電源３０８か
ら電位をとる。
【００３０】第３に、ガードバンド用メタル電極層３０
５（４０５）の直下にＮ型拡散領域４０６を形成し、ガ
ードバンド用メタル電極層３０５（４０５）とＮ型拡散
領域４０６とをコンタクトホール４０７を介して接続す
ることにより、Ｎ型拡散領域４０６の電位をＮ型半導体
基板外にあるノイズ保護対象回路用の駆動電源３０８か
らとる。
５（４０５）の直下にＮ型拡散領域４０６を形成し、ガ
ードバンド用メタル電極層３０５（４０５）とＮ型拡散
領域４０６とをコンタクトホール４０７を介して接続す
ることにより、Ｎ型拡散領域４０６の電位をＮ型半導体
基板外にあるノイズ保護対象回路用の駆動電源３０８か
らとる。
【００３１】第４に、Ｎ型半導体基板外で、ノイズ保護
対象回路用の駆動電源３０８と接地電源３０９との間に
ノイズ吸収用のバイパスコンデンサ３１０を接続する。
対象回路用の駆動電源３０８と接地電源３０９との間に
ノイズ吸収用のバイパスコンデンサ３１０を接続する。
【００３２】以上のように構成されたノイズ低減装置に
おいて、ノイズ発生源３０１（４０１）で発生したノイ
ズは、ノイズ発生源側の駆動用メタル電極層３０２（４
０２）、コンタクトホール４０８、Ｎ型拡散層領域４０
９、Ｎ型半導体基板の寄生抵抗４１０を順に通過し、Ｎ
型拡散領域４０６に到達する。
おいて、ノイズ発生源３０１（４０１）で発生したノイ
ズは、ノイズ発生源側の駆動用メタル電極層３０２（４
０２）、コンタクトホール４０８、Ｎ型拡散層領域４０
９、Ｎ型半導体基板の寄生抵抗４１０を順に通過し、Ｎ
型拡散領域４０６に到達する。
【００３３】Ｎ型拡散領域４０６に到達した一部のノイ
ズは、Ｎ型半導体基板の寄生抵抗４１１、Ｎ型拡散領域
４１２、コンタクトホール４１３、ノイズ保護対象回路
側の駆動用メタル電極層４０４を通過し、ノイズ保護対
象回路３０３（４０３）に到達する。また、Ｎ型拡散領
域４０６に到達した他のノイズは、コンタクトホール４
０７、ガードバンド用メタル電極層３０５（４０５）、
外部接続用パッド３０６又は３０７を順に通過し、Ｎ型
半導体基板外でノイズ吸収用のバイパスコンデンサ３１
０に吸収される。
ズは、Ｎ型半導体基板の寄生抵抗４１１、Ｎ型拡散領域
４１２、コンタクトホール４１３、ノイズ保護対象回路
側の駆動用メタル電極層４０４を通過し、ノイズ保護対
象回路３０３（４０３）に到達する。また、Ｎ型拡散領
域４０６に到達した他のノイズは、コンタクトホール４
０７、ガードバンド用メタル電極層３０５（４０５）、
外部接続用パッド３０６又は３０７を順に通過し、Ｎ型
半導体基板外でノイズ吸収用のバイパスコンデンサ３１
０に吸収される。
【００３４】このように、実施の形態２のノイズ低減装
置によれば、図８の従来例に比較して、ノイズがノイズ
保護対象回路３０３（４０３）に到達するまでに、コン
タクトホール４０７、ガードバンド用メタル電極層３０
５（４０５）、外部接続用パッド３０６または又は３０
７を順に通過してバイパスコンデンサ３１０に吸収され
る分のノイズを低減することができ、ノイズ保護対象回
路に伝わるノイズを低減することができる。
置によれば、図８の従来例に比較して、ノイズがノイズ
保護対象回路３０３（４０３）に到達するまでに、コン
タクトホール４０７、ガードバンド用メタル電極層３０
５（４０５）、外部接続用パッド３０６または又は３０
７を順に通過してバイパスコンデンサ３１０に吸収され
る分のノイズを低減することができ、ノイズ保護対象回
路に伝わるノイズを低減することができる。
【００３５】（実施の形態３）図５は、本発明の実施の
形態３に係るＰ型半導体基板を使用した半導体集積回路
のノイズ低減装置を構成するガードバンド用メタル電極
層の図１におけるＡＡ−ＢＢ断面図である。
形態３に係るＰ型半導体基板を使用した半導体集積回路
のノイズ低減装置を構成するガードバンド用メタル電極
層の図１におけるＡＡ−ＢＢ断面図である。
【００３６】図５において、Ｐ型半導体基板５００上に
Ｐ型拡散領域５０３を形成し、第１コンタクトホール群
５０５を介してガードバンド用第１メタル電極層５０７
に接続する。次に、これを第２コンタクトホール群５０
８を介してガードバンド用第２メタル電極層５１０に接
続する。これをｎ回繰り返し、第ｎコンタクトホール群
５１１を介してガードバンド用第ｎメタル電極層５１３
に接続する。
Ｐ型拡散領域５０３を形成し、第１コンタクトホール群
５０５を介してガードバンド用第１メタル電極層５０７
に接続する。次に、これを第２コンタクトホール群５０
８を介してガードバンド用第２メタル電極層５１０に接
続する。これをｎ回繰り返し、第ｎコンタクトホール群
５１１を介してガードバンド用第ｎメタル電極層５１３
に接続する。
【００３７】ノイズ発生源５０１で発生したノイズは、
Ｐ型半導体基板の寄生抵抗５０２、Ｐ型拡散領域５０
３、コンタクトホール群５０５を順に通り、ガードバン
ド用第１メタル電極層５０７に到達する。さらに、コン
タクトホール群５０８を通り、ガードバンド用第２メタ
ル電極層５１０に到達し、これをｎ回繰り返し、第ｎコ
ンタクトホール群５１１を通り、ガードバンド用第ｎメ
タル電極層５１３に到達する。
Ｐ型半導体基板の寄生抵抗５０２、Ｐ型拡散領域５０
３、コンタクトホール群５０５を順に通り、ガードバン
ド用第１メタル電極層５０７に到達する。さらに、コン
タクトホール群５０８を通り、ガードバンド用第２メタ
ル電極層５１０に到達し、これをｎ回繰り返し、第ｎコ
ンタクトホール群５１１を通り、ガードバンド用第ｎメ
タル電極層５１３に到達する。
【００３８】このように、実施の形態３のノイズ低減装
置によれば、実施の形態１で説明したガードバンド用メ
タル電極層１０５（２０５）に比較して、多層に重ね合
わせたガードバンド用第１メタル電極層５０７、ガード
バンド用第２メタル電極層５１０、ガードバンド用第ｎ
メタル電極層５１３の方がメタル電極層の抵抗値を相当
低減できるため、外部へのノイズの通過率を向上させる
ことができ、ノイズ保護対象回路に伝わるノイズをさら
に低減することができる。
置によれば、実施の形態１で説明したガードバンド用メ
タル電極層１０５（２０５）に比較して、多層に重ね合
わせたガードバンド用第１メタル電極層５０７、ガード
バンド用第２メタル電極層５１０、ガードバンド用第ｎ
メタル電極層５１３の方がメタル電極層の抵抗値を相当
低減できるため、外部へのノイズの通過率を向上させる
ことができ、ノイズ保護対象回路に伝わるノイズをさら
に低減することができる。
【００３９】（実施の形態４）図６は、本発明の実施の
形態４に係るN型半導体基板を使用した半導体集積回路
のノイズ低減装置を構成するガードバンド用メタル電極
層の図３におけるＡＡ−ＢＢ断面図である。
形態４に係るN型半導体基板を使用した半導体集積回路
のノイズ低減装置を構成するガードバンド用メタル電極
層の図３におけるＡＡ−ＢＢ断面図である。
【００４０】図６において、Ｎ型半導体基板６００上に
Ｎ型拡散領域６０３を形成し、第１コンタクトホール群
６０５を介してガードバンド用第１メタル電極層６０７
に接続する。次に、これを第２コンタクトホール群６０
８を介してガードバンド用第２メタル電極層６１０に接
続する。これをｎ回繰り返し、第ｎコンタクトホール群
６１１を介してガードバンド用第ｎメタル電極層６１３
に接続する。
Ｎ型拡散領域６０３を形成し、第１コンタクトホール群
６０５を介してガードバンド用第１メタル電極層６０７
に接続する。次に、これを第２コンタクトホール群６０
８を介してガードバンド用第２メタル電極層６１０に接
続する。これをｎ回繰り返し、第ｎコンタクトホール群
６１１を介してガードバンド用第ｎメタル電極層６１３
に接続する。
【００４１】ノイズ発生源６０１で発生したノイズは、
Ｎ型半導体基板の寄生抵抗６０２、Ｎ型拡散領域６０
３、コンタクトホール群６０５を順に通り、ガードバン
ド用第１メタル電極層６０７に到達する。さらに、コン
タクトホール群６０８を通り、ガードバンド用第２メタ
ル電極層６１０に到達し、これをｎ回繰り返し、第ｎコ
ンタクトホール群６１１を通り、ガードバンド用第ｎメ
タル電極層６１３に到達する。
Ｎ型半導体基板の寄生抵抗６０２、Ｎ型拡散領域６０
３、コンタクトホール群６０５を順に通り、ガードバン
ド用第１メタル電極層６０７に到達する。さらに、コン
タクトホール群６０８を通り、ガードバンド用第２メタ
ル電極層６１０に到達し、これをｎ回繰り返し、第ｎコ
ンタクトホール群６１１を通り、ガードバンド用第ｎメ
タル電極層６１３に到達する。
【００４２】このように、実施の形態４のノイズ低減装
置によれば、実施の形態２で説明したガードバンド用メ
タル電極層３０５（４０５）に比較して、多層に重ね合
わせたガードバンド用第１メタル電極層６０７、ガード
バンド用第２メタル電極層６１０、ガードバンド用第ｎ
メタル電極層６１３の方がメタル電極層の抵抗値を相当
低減できるため、外部へのノイズの通過率を向上させる
ことができ、ノイズ保護対象回路に伝わるノイズをさら
に低減することができる。
置によれば、実施の形態２で説明したガードバンド用メ
タル電極層３０５（４０５）に比較して、多層に重ね合
わせたガードバンド用第１メタル電極層６０７、ガード
バンド用第２メタル電極層６１０、ガードバンド用第ｎ
メタル電極層６１３の方がメタル電極層の抵抗値を相当
低減できるため、外部へのノイズの通過率を向上させる
ことができ、ノイズ保護対象回路に伝わるノイズをさら
に低減することができる。
【００４３】（実施の形態５）図７は、本発明の実施の
形態５に係るアナログ・ディジタル回路混載半導体集積
回路の構成を示すブロック図である。図７において、半
導体基板７００はディジタル回路７０１とアナログ回路
７０５を搭載し、さらに、両回路の間に実施の形態１乃
至実施の形態４のノイズ低減装置７０３を搭載する。
形態５に係るアナログ・ディジタル回路混載半導体集積
回路の構成を示すブロック図である。図７において、半
導体基板７００はディジタル回路７０１とアナログ回路
７０５を搭載し、さらに、両回路の間に実施の形態１乃
至実施の形態４のノイズ低減装置７０３を搭載する。
【００４４】上述のように同一の半導体基板７００上に
ディジタル回路７０１とアナログ回路７０５が存在する
場合において、ディジタル回路７０１で発生したノイズ
は半導体基板寄生抵抗７０２を通ってノイズ低減装置７
０３に到達し、ノイズ低減装置７０３の作用によりノイ
ズが低減される。このようにして低減されたノイズが、
半導体基板寄生抵抗７０４を通ってアナログ回路７０５
に到達する。
ディジタル回路７０１とアナログ回路７０５が存在する
場合において、ディジタル回路７０１で発生したノイズ
は半導体基板寄生抵抗７０２を通ってノイズ低減装置７
０３に到達し、ノイズ低減装置７０３の作用によりノイ
ズが低減される。このようにして低減されたノイズが、
半導体基板寄生抵抗７０４を通ってアナログ回路７０５
に到達する。
【００４５】したがって、実施の形態５のアナログ・デ
ィジタル回路混載半導体集積回路によれば、アナログ回
路７０５とディジタル回路７０１との間に設置された実
施の形態１乃至４のノイズ低減装置のノイズ低減効果に
より、アナログ回路に対するノイズの影響を効果的に低
減することができる。
ィジタル回路混載半導体集積回路によれば、アナログ回
路７０５とディジタル回路７０１との間に設置された実
施の形態１乃至４のノイズ低減装置のノイズ低減効果に
より、アナログ回路に対するノイズの影響を効果的に低
減することができる。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
ノイズ発生源となる第１の回路が発生したノイズからノ
イズ保護対象となる第２の回路を保護するための半導体
集積回路のノイズ低減装置において、メタル電極層と、
このメタル電極層の直下に形成する拡散領域を半導体基
板上で独立した外部接続用パッドを介して半導体基板外
にあるノイズ保護対象回路用の電源に接続し、半導体基
板外で第２の回路用の駆動電源と接地電源との間にコン
デンサを接続することにより、半導体基板内で対策する
ノイズ低減装置に比較して、第１の回路で発生したノイ
ズの第２の回路に対する影響をより効果的に低減するこ
とができる。
ノイズ発生源となる第１の回路が発生したノイズからノ
イズ保護対象となる第２の回路を保護するための半導体
集積回路のノイズ低減装置において、メタル電極層と、
このメタル電極層の直下に形成する拡散領域を半導体基
板上で独立した外部接続用パッドを介して半導体基板外
にあるノイズ保護対象回路用の電源に接続し、半導体基
板外で第２の回路用の駆動電源と接地電源との間にコン
デンサを接続することにより、半導体基板内で対策する
ノイズ低減装置に比較して、第１の回路で発生したノイ
ズの第２の回路に対する影響をより効果的に低減するこ
とができる。
【図１】本発明の実施の形態１に係るＰ型半導体基板を
使用した半導体集積回路のノイズ低減装置の構成を示す
図。
使用した半導体集積回路のノイズ低減装置の構成を示す
図。
【図２】本発明の実施の形態１に係る半導体集積回路の
ノイズ低減装置の断面図。
ノイズ低減装置の断面図。
【図３】本発明の実施の形態２に係るＮ型半導体基板を
使用した半導体集積回路のノイズ低減装置の構成を示す
図。
使用した半導体集積回路のノイズ低減装置の構成を示す
図。
【図４】本発明の実施の形態２に係る半導体集積回路の
ノイズ低減装置の断面図。
ノイズ低減装置の断面図。
【図５】本発明の実施の形態３に係るＰ型半導体基板を
使用した半導体集積回路のノイズ低減装置を構成するガ
ードバンド用メタル電極層の断面図。
使用した半導体集積回路のノイズ低減装置を構成するガ
ードバンド用メタル電極層の断面図。
【図６】本発明の実施の形態４に係るN型半導体基板を
使用した半導体集積回路のノイズ低減装置を構成するガ
ードバンド用メタル電極層の断面図。
使用した半導体集積回路のノイズ低減装置を構成するガ
ードバンド用メタル電極層の断面図。
【図７】本発明の実施の形態５に係るアナログ・ディジ
タル回路混載半導体集積回路の構成を示すブロック図。
タル回路混載半導体集積回路の構成を示すブロック図。
【図８】アナログ・ディジタル混載半導体集積回路にお
ける従来のノイズ低減装置の構成を示す図。
ける従来のノイズ低減装置の構成を示す図。
１００、２００ Ｐ型半導体基板 １０１、２０１ ノイズ発生源 １０２、１０４、２０２、２０４ 接地用メタル電極層 １０３、２０３ ノイズ保護対象回路 １０５、２０５ ガードバンド用メタル電極層 １０６、１０７、１１１、１１２、１１７、１１８ 外
部接続用パッド １０８ ノイズ保護対象回路の接地電源 １０９ ノイズ保護対象回路の駆動電源 １１０ バイパスコンデンサ １１３、１１９ 駆動用メタル電極 １１４ コンデンサ １１５ ノイズ発生源の接地電源 １１６ ノイズ発生源の駆動電源 ２０６、２０９、２１２ Ｐ型拡散領域 ２０７、２０８、２１３ コンタクトホール ２１０、２１１ Ｐ型半導体基板寄生抵抗 ２１４ 絶縁膜 ３００、４００ Ｎ型半導体基板 ３０１、４０１ ノイズ発生源 ３０２、３０４、４０２、４０４ 駆動用メタル電極層 ３０３、４０３ ノイズ保護対象回路 ３０５、４０５ ガードバンド用メタル電極層 ３０６、３０７、３１１、３１２、３１７、３１８ 外
部接続用パッド ３０８ ノイズ保護対象回路の駆動電源 ３０９ ノイズ保護対象回路の接地電源 ３１０ バイパスコンデンサ ３１３、３１９ 接地用メタル電極 ３１４ コンデンサ ３１５ ノイズ発生源の駆動電源 ３１６ ノイズ発生源の接地電源 ４０６、４０９、４１２ Ｎ型拡散領域 ４０７、４０８、４１３ コンタクトホール ４１０、４１１ Ｎ型半導体基板寄生抵抗 ４１４ 絶縁膜 ５００ Ｐ型半導体基板 ５０１ ノイズ発生源 ５０２、５０４ Ｐ型半導体基板寄生抵抗 ５０３ Ｐ型拡散領域 ５０５、５０８、５１１ コンタクトホール群 ５０６、５０９、５１２ 絶縁膜 ５０７、５１０、５１３ ガードバンド用メタル電極層 ６００ Ｎ型半導体基板 ６０１ ノイズ発生源 ６０２、６０４ Ｎ型半導体基板寄生抵抗 ６０３ Ｎ型拡散領域 ６０５、６０８、６１１ コンタクトホール群 ６０６、６０９、６１２ 絶縁膜 ６０７、６１０、６１３ ガードバンド用メタル電極層 ７００ 半導体基板 ７０１ ディジタル回路 ７０２、７０４ 半導体基板寄生抵抗 ７０３ ノイズ低減装置 ７０５ アナログ回路 ８００ Ｐ型半導体基板 ８０１ ノイズ発生源 ８０２、８０４ 接地用メタル電極層 ８０３ Ｐ型半導体基板寄生抵抗 ８０５、８０８、８１３、８１７ 外部接続用パッド ８０６ バイパスコンデンサ ８０７ ノイズ保護対象回路 ８０９ コンデンサ ８１０ ノイズ発生源の接地電源 ８１１ ノイズ発生源の駆動電源 ８１２、８１６ 駆動用メタル電極 ８１４ ノイズ保護対象回路の接地電源 ８１５ ノイズ保護対象回路の駆動電源
部接続用パッド １０８ ノイズ保護対象回路の接地電源 １０９ ノイズ保護対象回路の駆動電源 １１０ バイパスコンデンサ １１３、１１９ 駆動用メタル電極 １１４ コンデンサ １１５ ノイズ発生源の接地電源 １１６ ノイズ発生源の駆動電源 ２０６、２０９、２１２ Ｐ型拡散領域 ２０７、２０８、２１３ コンタクトホール ２１０、２１１ Ｐ型半導体基板寄生抵抗 ２１４ 絶縁膜 ３００、４００ Ｎ型半導体基板 ３０１、４０１ ノイズ発生源 ３０２、３０４、４０２、４０４ 駆動用メタル電極層 ３０３、４０３ ノイズ保護対象回路 ３０５、４０５ ガードバンド用メタル電極層 ３０６、３０７、３１１、３１２、３１７、３１８ 外
部接続用パッド ３０８ ノイズ保護対象回路の駆動電源 ３０９ ノイズ保護対象回路の接地電源 ３１０ バイパスコンデンサ ３１３、３１９ 接地用メタル電極 ３１４ コンデンサ ３１５ ノイズ発生源の駆動電源 ３１６ ノイズ発生源の接地電源 ４０６、４０９、４１２ Ｎ型拡散領域 ４０７、４０８、４１３ コンタクトホール ４１０、４１１ Ｎ型半導体基板寄生抵抗 ４１４ 絶縁膜 ５００ Ｐ型半導体基板 ５０１ ノイズ発生源 ５０２、５０４ Ｐ型半導体基板寄生抵抗 ５０３ Ｐ型拡散領域 ５０５、５０８、５１１ コンタクトホール群 ５０６、５０９、５１２ 絶縁膜 ５０７、５１０、５１３ ガードバンド用メタル電極層 ６００ Ｎ型半導体基板 ６０１ ノイズ発生源 ６０２、６０４ Ｎ型半導体基板寄生抵抗 ６０３ Ｎ型拡散領域 ６０５、６０８、６１１ コンタクトホール群 ６０６、６０９、６１２ 絶縁膜 ６０７、６１０、６１３ ガードバンド用メタル電極層 ７００ 半導体基板 ７０１ ディジタル回路 ７０２、７０４ 半導体基板寄生抵抗 ７０３ ノイズ低減装置 ７０５ アナログ回路 ８００ Ｐ型半導体基板 ８０１ ノイズ発生源 ８０２、８０４ 接地用メタル電極層 ８０３ Ｐ型半導体基板寄生抵抗 ８０５、８０８、８１３、８１７ 外部接続用パッド ８０６ バイパスコンデンサ ８０７ ノイズ保護対象回路 ８０９ コンデンサ ８１０ ノイズ発生源の接地電源 ８１１ ノイズ発生源の駆動電源 ８１２、８１６ 駆動用メタル電極 ８１４ ノイズ保護対象回路の接地電源 ８１５ ノイズ保護対象回路の駆動電源
Claims (4)
- 【請求項１】 Ｐ型半導体基板上にノイズ発生源となる
第１の回路及びノイズ保護対象となる第２の回路を有
し、前記第１の回路が発生したノイズから前記第２の回
路を保護するための半導体集積回路のノイズ低減装置に
おいて、 前記第１の回路及び第２の回路から独立して形成された
外部接続用パッドと、 前記第１の回路と第２の回路との間に形成され、前記外
部接続用パッドを介して前記Ｐ型半導体基板外にある前
記第２の回路用の接地電源に接続されたメタル電極層
と、 前記メタル電極層の直下に形成され、コンタクトホール
を介して前記メタル電極層に接続されたＰ型拡散領域
と、 前記Ｐ型半導体基板外にある前記第２の回路用の接地電
源と駆動電源との間に接続されたコンデンサと、を具備
することを特徴とする半導体集積回路のノイズ低減装
置。 - 【請求項２】 Ｎ型半導体基板上にノイズ発生源となる
第１の回路及びノイズ保護対象となる第２の回路を有
し、前記第１の回路が発生したノイズから前記第２の回
路を保護するための半導体集積回路のノイズ低減装置に
おいて、 前記第１の回路及び第２の回路から独立して形成された
外部接続用パッドと、 前記第１の回路と第２の回路との間に形成され、前記外
部接続用パッドを介して前記Ｎ型半導体基板外にある前
記第２の回路用の駆動電源に接続されたメタル電極層
と、 前記メタル電極層の直下に形成され、コンタクトホール
を介して前記メタル電極層に接続されたＮ型拡散領域
と、 前記Ｎ型半導体基板外にある前記第２の回路用の駆動電
源と設置電源との間に接続されたコンデンサと、を具備
することを特徴とする半導体集積回路のノイズ低減装
置。 - 【請求項３】 前記メタル電極層が複数積層され、かつ
互いにコンタクトホールを介して接続されることを特徴
とする請求項１又は請求項２に記載の半導体集積回路の
ノイズ低減装置。 - 【請求項４】 請求項１乃至請求項３の何れか１項に記
載の半導体集積回路のノイズ低減装置を用いたアナログ
・ディジタル混載半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040337A JP2002246553A (ja) | 2001-02-16 | 2001-02-16 | 半導体集積回路のノイズ低減装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040337A JP2002246553A (ja) | 2001-02-16 | 2001-02-16 | 半導体集積回路のノイズ低減装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246553A true JP2002246553A (ja) | 2002-08-30 |
Family
ID=18902968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001040337A Pending JP2002246553A (ja) | 2001-02-16 | 2001-02-16 | 半導体集積回路のノイズ低減装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002246553A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408209B2 (en) | 2004-12-16 | 2008-08-05 | Canon Kabushiki Kaisha | Semiconductor device with noise control |
| JP2009124003A (ja) * | 2007-11-16 | 2009-06-04 | Renesas Technology Corp | 半導体装置 |
| US7545653B2 (en) * | 2006-02-14 | 2009-06-09 | Mitsumi Electric Co., Ltd. | Semiconductor integrated circuit device |
| WO2021251081A1 (ja) * | 2020-06-08 | 2021-12-16 | ローム株式会社 | 半導体装置、電子機器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637258A (ja) * | 1992-07-16 | 1994-02-10 | Kawasaki Steel Corp | 集積回路 |
| JPH06163823A (ja) * | 1992-09-25 | 1994-06-10 | Toshiba Corp | 半導体集積回路装置 |
| JPH1155145A (ja) * | 1997-08-06 | 1999-02-26 | Sony Corp | 送受信機用集積回路 |
| JPH11154733A (ja) * | 1997-11-20 | 1999-06-08 | Seiko Epson Corp | 半導体集積装置 |
-
2001
- 2001-02-16 JP JP2001040337A patent/JP2002246553A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637258A (ja) * | 1992-07-16 | 1994-02-10 | Kawasaki Steel Corp | 集積回路 |
| JPH06163823A (ja) * | 1992-09-25 | 1994-06-10 | Toshiba Corp | 半導体集積回路装置 |
| JPH1155145A (ja) * | 1997-08-06 | 1999-02-26 | Sony Corp | 送受信機用集積回路 |
| JPH11154733A (ja) * | 1997-11-20 | 1999-06-08 | Seiko Epson Corp | 半導体集積装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408209B2 (en) | 2004-12-16 | 2008-08-05 | Canon Kabushiki Kaisha | Semiconductor device with noise control |
| US7545653B2 (en) * | 2006-02-14 | 2009-06-09 | Mitsumi Electric Co., Ltd. | Semiconductor integrated circuit device |
| JP2009124003A (ja) * | 2007-11-16 | 2009-06-04 | Renesas Technology Corp | 半導体装置 |
| WO2021251081A1 (ja) * | 2020-06-08 | 2021-12-16 | ローム株式会社 | 半導体装置、電子機器 |
| DE112021002303B4 (de) | 2020-06-08 | 2023-09-21 | Rohm Co. Ltd. | Halbleiterbauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001284537A (ja) | 半導体装置およびその製造方法 | |
| JP2011003570A (ja) | 半導体装置 | |
| JP2009141064A (ja) | 半導体装置 | |
| EP0661744A1 (en) | Semiconductor integrated circuit device | |
| US6198153B1 (en) | Capacitors with silicized polysilicon shielding in digital CMOS process | |
| JPH098482A (ja) | スイッチング素子の放熱方法 | |
| JP2002246553A (ja) | 半導体集積回路のノイズ低減装置 | |
| US6876059B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| WO2006059547A1 (ja) | 半導体装置 | |
| JP2005032763A (ja) | 半導体装置 | |
| JPH06318597A (ja) | 半導体装置 | |
| JP4262242B2 (ja) | 半導体装置 | |
| JPS59144171A (ja) | 半導体集積回路装置 | |
| JP3360038B2 (ja) | 半導体装置 | |
| JP2004165246A (ja) | 半導体装置 | |
| JPH10326868A (ja) | 半導体装置 | |
| JP2005327987A (ja) | 半導体装置 | |
| JPH0621060A (ja) | 半導体集積回路装置 | |
| JPS5972152A (ja) | マスタスライス方式集積回路 | |
| JP2000150796A (ja) | 半導体装置 | |
| JP2000164696A (ja) | 多層配線構造 | |
| JP2003133421A (ja) | 半導体集積回路装置及びその製造方法 | |
| US20050189648A1 (en) | Semiconductor device | |
| JPH04179126A (ja) | シールド構造をもつ半導体集積回路装置 | |
| JPH0818014A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |