JP2002231860A - Electronic part device - Google Patents
Electronic part deviceInfo
- Publication number
- JP2002231860A JP2002231860A JP2001023172A JP2001023172A JP2002231860A JP 2002231860 A JP2002231860 A JP 2002231860A JP 2001023172 A JP2001023172 A JP 2001023172A JP 2001023172 A JP2001023172 A JP 2001023172A JP 2002231860 A JP2002231860 A JP 2002231860A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- land
- ceramic substrate
- conductor land
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、導体ランドを有
するセラミック基板を実装基板に半田を介して接合して
なる電子部品装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component device in which a ceramic substrate having conductor lands is joined to a mounting substrate via solder.
【０００２】[0002]
【従来の技術】例えば、複数のセラミック層を含むセラ
ミック多層回路基板、あるいは、単層のセラミック回路
基板などは、ＶＣＯ、高周波デバイス、ＰＬＬモジュー
ルなどが形成されたセラミック基板に適用されている。2. Description of the Related Art For example, a ceramic multilayer circuit board including a plurality of ceramic layers or a single-layer ceramic circuit board is applied to a ceramic substrate on which a VCO, a high-frequency device, a PLL module and the like are formed.
【０００３】これらセラミック基板の小型化が求められ
るにつれ、外部端子電極の構造は、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ
Ａｒｒａｙ）といった構造となり、中でもセラミック
基板の薄型化の要求に対して、ＬＧＡが採用されるよう
になってきた。[0003] With the demand for miniaturization of these ceramic substrates, the structure of the external terminal electrodes has been changed to BGA (Ball).
Grid Array) and LGA (Land Grid)
Array), and in particular, LGA has been adopted to meet the demand for thin ceramic substrates.
【０００４】これらのセラミック基板において、導体ラ
ンドがそのセラミック基板実装面に形成され、且つこの
導体ランドに接続されたビアホール導体がその内部に形
成されている。上述したビアホール導体は、導体ランド
との間で電気的接続を達成するばかりでなく、セラミッ
ク基板実装面に対する導体ランドの接着強度の向上にも
寄与し得ることがわかっている。In these ceramic substrates, a conductor land is formed on the ceramic substrate mounting surface, and a via-hole conductor connected to the conductor land is formed therein. It has been found that the above-described via-hole conductor not only achieves electrical connection with the conductor land, but also contributes to improvement in the adhesive strength of the conductor land to the ceramic substrate mounting surface.
【０００５】例えば、図５に示すように、導体ランド６
２と接続されるビアホール導体６３の接続位置は、導体
ランド６２の中心部分から変位させて、外方寄りの辺の
中央中央付近に接続されていた（特開平１１−２７４３
５０号公報）。[0005] For example, as shown in FIG.
The connection position of the via-hole conductor 63 connected to the second conductor 2 is displaced from the central portion of the conductor land 62 and is connected to the vicinity of the center of the side closer to the outside (JP-A-11-2743).
No. 50).
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、このよ
うなセラミック基板を実装用基板に半田を介して接合し
て成る電子部品装置９０に対して、温度サイクル試験等
を行うと、セラミック基板１００のクラックの発生を完
全に防止することが困難であった。However, when a temperature cycle test or the like is performed on an electronic component device 90 formed by bonding such a ceramic substrate to a mounting substrate via solder, cracking of the ceramic substrate 100 occurs. It was difficult to completely prevent the occurrence of the occurrence.
【０００７】例えば、図６に示すように、導体ランド６
２とセラミック基板１００の収縮率の差により、熱膨
張、収縮の応力が繰り返し加わるため、セラミック基板
１００にクラック８が発生する。特に、このクラック８
は、導体ランド６２の配置領域の中心Ｏから放射状に最
も遠い位置にある、例えば矩形状の導体ランド配置領域
内の４つの角部に位置する導体ランド６２で、とりわけ
その導体ランドの矩形状配置領域の中心９１からもっと
遠い角部で発生しやすい。そして、導体ランド６２と半
田５の境の部分から、基板の厚み方向に進行し、さらに
セラミック基板内で導体ランド６２と平行に進行する。
したがって、図５に示すビアホール導体６３の構造で
は、導体ランド６２の最外周角部で発生したクラック８
は、ビアホール導体６３の周辺を経由して広がっていく
場合があるため、クラック８の発生を効果的に防止する
ことはできなかった。[0007] For example, as shown in FIG.
The thermal expansion and contraction stresses are repeatedly applied due to the difference between the shrinkage rates of the ceramic substrate 100 and the ceramic substrate 100, so that the cracks 8 occur in the ceramic substrate 100. In particular, this crack 8
Are the conductor lands 62 radially furthest from the center O of the arrangement region of the conductor lands 62, for example, located at four corners in the rectangular conductor land arrangement region, and particularly the rectangular arrangement of the conductor lands. It is more likely to occur at corners farther from the center 91 of the area. Then, from the boundary between the conductor land 62 and the solder 5, it proceeds in the thickness direction of the substrate, and further proceeds in the ceramic substrate in parallel with the conductor land 62.
Therefore, in the structure of the via-hole conductor 63 shown in FIG.
In some cases, cracks 8 could not be effectively prevented because they may spread through the periphery of via-hole conductor 63.
【０００８】また、通常、セラミック基板１００の導体
ランド６２は、Ａｇ系の下地導体膜８１、Ｎｉ下地メッ
キ層８２、Ａｕメッキ層８３とが順次積層した構造とな
っている。しかしながら、このような導体ランド６２の
構成では、図７に示すように、セラミック基板１００と
導体ランド６２との界面で剥離９を発生する場合がしば
しば見られる。これは、下地導体膜８１と誘電体層１ｄ
の密着強度は弱いため、Ｎｉメッキをかけた際のメッキ
の応力によるものと考えられる。Usually, the conductor land 62 of the ceramic substrate 100 has a structure in which an Ag-based base conductor film 81, a Ni base plating layer 82, and an Au plating layer 83 are sequentially laminated. However, in such a configuration of the conductor land 62, as shown in FIG. 7, peeling 9 often occurs at the interface between the ceramic substrate 100 and the conductor land 62. This is because the underlying conductor film 81 and the dielectric layer 1d
Is weak due to the stress of plating when Ni plating is applied.
【０００９】そして、高温多湿の環境に曝されたとき、
剥離９部分の下地導体膜８１から、マイグレーションと
称するＡｇの電析が進行し、隣接する導体ランド６２間
が短絡するという欠点が生じる。When exposed to a hot and humid environment,
Ag deposition called migration migrates from the base conductor film 81 in the 9 areas of the peeling, and there is a disadvantage that the adjacent conductor lands 62 are short-circuited.
【００１０】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、温度サイクル試験等におけ
るクラックの発生、導体ランドのマイグレーション不良
を有効に防止できる電子部品装置を提供することにあ
る。The present invention has been devised in view of the above-mentioned problems, and has as its object to provide an electronic component device capable of effectively preventing the occurrence of cracks and poor migration of conductor lands in a temperature cycle test or the like. Is to do.
【００１１】[0011]
【課題を解決するための手段】本発明の電子部品装置
は、電子部品が搭載され、下面に複数の四角形状を成す
導体ランドを有するセラミック基板を、上面にランド電
極を有する実装基板上に搭載するとともに、前記導体ラ
ンドと前記ランド電極とを半田を介在して接合した電子
部品装置である。そして、前記各導体ランドはセラミッ
ク基板の厚み方向に延びるビアホール導体が接続されて
おり、且つ複数の導体ランド内のうち最外周に位置して
いる導体ランドを結んで形成される導体ランド配置領域
の角部に位置する導体ランドに接続されているビアホー
ル導体が、前記導体ランド配置領域の中心から最も離れ
た角部に形成されている。According to the electronic component device of the present invention, a ceramic substrate having electronic components mounted thereon and having a plurality of square conductive lands on a lower surface is mounted on a mounting substrate having land electrodes on an upper surface. And an electronic component device in which the conductor land and the land electrode are joined with solder therebetween. Each of the conductor lands is connected to a via hole conductor extending in the thickness direction of the ceramic substrate, and a conductor land arrangement region formed by connecting the conductor lands located at the outermost periphery among the plurality of conductor lands. A via-hole conductor connected to the conductor land located at the corner is formed at the corner farthest from the center of the conductor land arrangement region.
【００１２】また、前記導体ランドの内、前記導体ラン
ド配置領域のＸ方向またはＹ方向の中心線上に配置され
た第２の導体ランド内における前記ビアホール導体の接
続は、前記第２の導体ランド内で前記導体ランド配置領
域の中心から最も離れた辺部である。Further, among the conductor lands, the connection of the via-hole conductor in the second conductor land arranged on the center line in the X direction or the Y direction of the conductor land arrangement region is performed within the second conductor land. And the side portion farthest from the center of the conductor land arrangement region.
【００１３】前記導体ランドの内、前記導体ランド配置
領域の角部または前記中心線上以外に配置された第３の
導体ランド内における前記ビアホール導体の接続は、前
記導体ランド配置領域の中心から最も離れた角部であ
る。[0013] The connection of the via-hole conductor in a third conductor land located at a corner of the conductor land arrangement region or on the center line of the conductor land is the farthest from the center of the conductor land arrangement region. It is a corner.
【００１４】さらに、前記導体ランドは、セラミック基
板の表面に金属化された下地導体膜及び下地導体膜を被
覆するメッキ層とからなり、前記メッキ層の周囲には、
前記下地導体膜の外周付近とセラミック基板の表面に跨
がるガラス層が形成されている。Further, the conductor land includes a metallized base conductor film on the surface of the ceramic substrate and a plating layer covering the base conductor film.
A glass layer is formed over the vicinity of the outer periphery of the base conductor film and the surface of the ceramic substrate.
【００１５】[0015]
【発明の実施の形態】以下、本発明の電子部品装置を図
面に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an electronic component device according to the present invention will be described with reference to the drawings.
【００１６】図１は、本発明の一実施形態による電子部
品装置の接合部分の断面図である。図２は、図１のセラ
ミック基板の実装面の平面図である。図３は、図１のセ
ラミック基板の導体ランドの拡大平面図である。FIG. 1 is a sectional view of a joint portion of an electronic component device according to one embodiment of the present invention. FIG. 2 is a plan view of a mounting surface of the ceramic substrate of FIG. FIG. 3 is an enlarged plan view of a conductor land of the ceramic substrate of FIG.
【００１７】電子部品装置１０は、ＶＣＯ、高周波デバ
イス、ＰＬＬモジュールなどが形成されたセラミック基
板１と、該セラミック基板１を実装するための実装基板
６と、両者を接合する半田５とから構成されている。図
において、１はセラミック基板、２、１２、２２は導体
ランド、Ａはセラミック基板１の実装面側の導体ランド
が配置される導体ランド配置領域、Ｏは導体ランド配置
領域の中心点である。３、１３、２３はそれぞれ導体ラ
ンド２、１２、２２に接続されたビアホール導体、４は
ガラス層である。尚、セラミック基板１には、ＶＣＯ、
高周波デバイス、ＰＬＬモジュールなどの所定機能を有
する回路が形成せされており、セラミック基板１の内部
または表面にこれらの回路を構成する内部配線導体や各
種電子部品が搭載されているが、図においてはこれらの
電子部品や内部配線導体を省略している。The electronic component device 10 includes a ceramic substrate 1 on which a VCO, a high-frequency device, a PLL module and the like are formed, a mounting substrate 6 for mounting the ceramic substrate 1, and a solder 5 for joining the two. ing. In the drawing, 1 is a ceramic substrate, 2, 12, and 22 are conductor lands, A is a conductor land arrangement region where conductor lands on the mounting surface side of the ceramic substrate 1 are arranged, and O is a center point of the conductor land arrangement region. 3, 13, and 23 are via-hole conductors connected to the conductor lands 2, 12, and 22, respectively, and 4 is a glass layer. The ceramic substrate 1 has a VCO,
A circuit having a predetermined function such as a high-frequency device or a PLL module is formed, and internal wiring conductors and various electronic components constituting these circuits are mounted inside or on the surface of the ceramic substrate 1. These electronic components and internal wiring conductors are omitted.
【００１８】セラミック基板１は、実装基板６の上面に
形成したランド電極７に半田５で接続されている。この
セラミック基板１は、ガラス−セラミック材料から成る
誘電体層１ａ〜１ｄから成り、誘電体層１ａ〜１ｄに
は、その層の厚み方向を貫くビアホール導体３、１３、
２３が形成されている。The ceramic substrate 1 is connected to land electrodes 7 formed on the upper surface of the mounting substrate 6 by solder 5. The ceramic substrate 1 is composed of dielectric layers 1a to 1d made of a glass-ceramic material, and the dielectric layers 1a to 1d have via-hole conductors 3, 13, penetrating through the thickness direction of the layers.
23 are formed.
【００１９】さらに、誘電体層１ａ〜１ｄを積層したセ
ラミック基板１の下面である実装面には、導体ランド
２、１２、２２が形成され、導体ランド２、１２、２２
は、それぞれビアホール導体３、１３、２３と接続して
いる。Furthermore, conductor lands 2, 12, and 22 are formed on the mounting surface, which is the lower surface of the ceramic substrate 1 on which the dielectric layers 1a to 1d are laminated, and the conductor lands 2, 12, and 22 are formed.
Are connected to via-hole conductors 3, 13, and 23, respectively.
【００２０】なお、導体ランド２、１２、２２は、Ａｇ
系の下地導体膜２ａ、Ｎｉメッキ２ｂ、Ａｕメッキ２ｃ
から構成されている。The conductor lands 2, 12, and 22 are made of Ag.
System base conductor film 2a, Ni plating 2b, Au plating 2c
It is composed of
【００２１】誘電体層１ａ〜１ｄは、例えば８５０〜１
０５０℃前後の比較的低い温度で焼成可能にするガラス
ーセラミック材料からなる。具体的なセラミック材料と
しては、クリストバライト、石英、コランダム（αアル
ミナ）、ムライト、コージェライトなどの絶縁セラミッ
ク材料、ＢａＴｉＯ3、Ｐｂ4Ｆｅ2Ｎｂ2Ｏ12、ＴｉＯ 2
などの誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、
Ｍｎ−Ｚｎフェライト（広義の意味でセラミックとい
う）などの磁性体セラミック材料などが挙げられる。な
お、その平均粒径１．０〜６．０μｍ、好ましくは１．
５〜４．０μｍに粉砕したものを用いる。また、セラミ
ック材料は２種以上混合して用いられてもよい。特に、
コランダムを用いた場合、コスト的に有利となる。The dielectric layers 1a to 1d are, for example, 850 to 1
Glass that can be fired at a relatively low temperature of around 050 ° C
-Made of ceramic material. With specific ceramic materials
Are cristobalite, quartz, corundum (α
Insulating ceramics such as mina), mullite and cordierite
Material, BaTiOThree, PbFourFeTwoNbTwoO12, TiO Two
Such as dielectric ceramic materials, Ni-Zn ferrite,
Mn-Zn ferrite (ceramic in a broad sense)
And ceramic materials such as magnetic ceramic materials. What
Incidentally, the average particle size is 1.0 to 6.0 μm, preferably 1.
A material pulverized to 5 to 4.0 μm is used. Also, ceramic
The lock material may be used as a mixture of two or more kinds. In particular,
The use of corundum is advantageous in terms of cost.
【００２２】また具体的には、ガラス成分のフリット
は、焼成処理することによってコージェライト、ムライ
ト、アノーサイト、セルジアン、スピネル、ガーナイ
ト、ウイレマイト、ドロマイト、ペタライトや、その置
換誘導体の結晶や、スピネル構造の結晶相を析出するも
のであればよく、例えば、Ｂ2Ｏ3、ＳｉＯ2、Ａｌ
2Ｏ3、ＺｎＯ、アルカリ土類酸化物を含むガラスフリッ
トが挙げられる。このようなガラスフリットは、ガラス
化範囲が広く、また屈伏点が６００〜８００℃付近とな
っている。More specifically, the glass component frit is subjected to calcination treatment to obtain a crystal of cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite, a substituted derivative thereof, or a spinel structure. What is necessary is just to precipitate the crystal phase of, for example, B 2 O 3 , SiO 2 , Al
Glass frit containing 2 O 3 , ZnO, and alkaline earth oxide can be used. Such a glass frit has a wide vitrification range and a sag point of about 600 to 800 ° C.
【００２３】この誘電体層１ａ〜１ｄの厚みは、例えば
１００〜３００μｍ程度である。The thickness of the dielectric layers 1a to 1d is, for example, about 100 to 300 μm.
【００２４】ビアホール導体３、１３、２３は、Ａｇ系
（Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金）
を主成分とする導体からなり、ビアホール導体３、１
３、２３の直径は任意な値とすることができるが、大径
化して低抵抗化するために、８０〜３５０μｍとしてい
る。特に、ビアホール導体３、１３、２３は、Ａｇ系材
料、β石英、誘電体層１ａ〜１ｄを構成する誘電体層の
ガラス成分と概略同一のガラス成分が挙げられる。The via-hole conductors 3, 13, and 23 are made of Ag (Ag alone, Ag alloy such as Ag-Pd, Ag-Pt).
And via-hole conductors 3, 1
The diameters of the layers 3 and 23 can be set to arbitrary values, but are set to 80 to 350 μm in order to increase the diameter and reduce the resistance. In particular, the via-hole conductors 3, 13, and 23 include an Ag-based material, β-quartz, and a glass component substantially the same as the glass component of the dielectric layers constituting the dielectric layers 1a to 1d.
【００２５】なお、誘電体層１ａ〜１ｄ内のガラス成分
と概略同一のガラス成分とは、誘電体層１ａ〜１ｄに含
有されるガラス成分と全く同じ成分か、組成比率を若干
変更したもの、特性改善のために添加物を加えたもの、
基本特性（熱特性）を大きく変化させない程度で組成を
変更・削除したものであってもよい。The glass components substantially the same as the glass components in the dielectric layers 1a to 1d are the same as the glass components contained in the dielectric layers 1a to 1d, or those having a slightly changed composition ratio. Additives to improve properties,
The composition may be changed or deleted to the extent that the basic properties (thermal properties) are not significantly changed.
【００２６】セラミック基板１の実装面には、第１の導
体ランド２、第２の導体ランド１２、第３の導体ランド
２２が形成されている。ここで、第１導体ランド２は、
これらの導体ランド２を結ぶことにより、導体ランド配
置領域Ａを決定するものであり、導体ランド配置領域Ａ
の角部に位置する導体ランドである。最も理想的な配置
は、図に示すように、導体ランド配置領域Ａは矩形状を
なすものであり、しかも、その導体ランド配置領域Ａの
角部と、第１の導体ランド２の角部とが合致するもので
ある。On the mounting surface of the ceramic substrate 1, a first conductive land 2, a second conductive land 12, and a third conductive land 22 are formed. Here, the first conductor land 2 is
By connecting these conductor lands 2, the conductor land arrangement region A is determined.
Are the conductor lands located at the corners. In the most ideal arrangement, as shown in the figure, the conductor land arrangement area A has a rectangular shape, and the corner of the conductor land arrangement area A and the corner of the first conductor land 2 Are matched.
【００２７】第２の導体ランド１２は、導体ランド配置
領域のＸ方向またはＹ方向の中心線上に配置されている
導体ランドである。The second conductor land 12 is a conductor land arranged on the center line in the X or Y direction of the conductor land arrangement area.
【００２８】また、第３の導体ランド２２は、概略矩形
状の導体ランド配置領域Ａの角部または中心線上以外に
配置されている導体ランドである。The third conductor land 22 is a conductor land that is arranged at a position other than the corner or the center line of the substantially rectangular conductor land arrangement area A.
【００２９】各導体ランド２、１２、２２には、基板の
厚み方向に延びるビアホール導体３、１３、２３を夫々
接続されている。Via-hole conductors 3, 13, and 23 extending in the thickness direction of the substrate are connected to the conductor lands 2, 12, and 22, respectively.
【００３０】本発明の特徴的なことは、第１の導体ラン
ド２内におけるビアホール導体３の接続位置は、導体ラ
ンド配置領域Ａの中心Ｏを円心とした場合、導体ランド
２内で円心から半径方向で最も離れた角部となってい
る。A feature of the present invention is that the connection position of the via-hole conductor 3 in the first conductor land 2 is determined from the center of the conductor land 2 when the center O of the conductor land arrangement area A is the center. It is the farthest corner in the radial direction.
【００３１】また、第２の導体ランド１２内におけるビ
アホール導体１３の接続位置は、第２の導体ランド１２
内の中心線１１ｘ上でかつ円心から半径方向で最も離れ
た部分である。The connection position of the via-hole conductor 13 in the second conductor land 12 depends on the position of the second conductor land 12.
On the center line 11x of the inside and the radially distant portion from the center of the circle.
【００３２】さらに、第３の導体ランド２２内における
ビアホール導体２３の接続位置は、矩形状の導体ランド
配置領域Ａの中心Ｏを円心として、第３の導体ランド２
２内で円心から半径方向で最も離れた角部である。Further, the connection position of the via-hole conductor 23 in the third conductor land 22 is determined by centering the center O of the rectangular conductor land arrangement area A on the third conductor land 2.
2 is a corner farthest away from the center of the circle in the radial direction.
【００３３】電子部品装置１０は、セラミック基板１
と、搭載面にランド電極７が形成された実装基板６と
を、導体ランド２、１２、２２とランド電極７とが接続
するように半田５を介在して接合して成る。The electronic component device 10 includes the ceramic substrate 1
And a mounting substrate 6 having a land electrode 7 formed on the mounting surface, and solder 5 interposed therebetween so that the conductor lands 2, 12, 22 and the land electrode 7 are connected.
【００３４】また、導体ランド２、１２、２２は、セラ
ミック基板１の表面に金属化された下地導体膜２ａ及び
下地導体膜２ａの被覆するＮｉメッキ層２ｂ、Ａｕメッ
キ層２ｃとからなり、Ｎｉメッキ２ｂ層の周囲には、下
地導体膜２ａの外周付近とセラミック基板１の表面に跨
がるガラス層４が形成されている。ガラス層４は、８０
０〜１０５０℃前後で同時焼成される低融点ガラス材
料、好ましくは、誘電体層１ａ〜１ｄに用いたガラス材
料を主成分とするガラス材料からなる。また、ガラス層
４は、通常のスクリーン印刷法により形成され、誘電体
層１ａ〜１ｄ、導体ランド２、１２、２２、ビアホール
導体３、１３、２３と一体焼成する。The conductor lands 2, 12, 22 are composed of a metallized base conductor film 2a on the surface of the ceramic substrate 1, a Ni plating layer 2b and an Au plating layer 2c which cover the base conductor film 2a. A glass layer 4 is formed around the plating 2b layer so as to extend over the vicinity of the outer periphery of the base conductor film 2a and the surface of the ceramic substrate 1. The glass layer 4 is 80
It is made of a low-melting glass material co-fired at about 0 to 1050 ° C., preferably a glass material mainly composed of the glass material used for the dielectric layers 1a to 1d. The glass layer 4 is formed by a normal screen printing method, and is integrally fired with the dielectric layers 1a to 1d, the conductor lands 2, 12, and 22, and the via-hole conductors 3, 13, and 23.
【００３５】次に、電子部品装置１０の製造方法につい
て説明する。Next, a method for manufacturing the electronic component device 10 will be described.
【００３６】まず、セラミック基板１の誘電体層１ａ〜
１ｄとなる大型のグリーンシート、ビアホール導体３、
１３、２３を形成するための例えばＡｇ系の導電性ペー
スト、導体ランド２、１２、２２の下地導体膜２ａを形
成するための例えばＡｇ系の導電性ペーストを用意す
る。First, the dielectric layers 1a to 1a of the ceramic substrate 1
1d large green sheet, via hole conductor 3,
For example, an Ag-based conductive paste for forming the conductive layers 13 and 23 and an Ag-based conductive paste for forming the base conductive film 2a of the conductive lands 2, 12, and 22 are prepared.
【００３７】ここで、ビアホール導体３、１３、２３の
Ａｇ系導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−Ｐ
ｄなどのＡｇ合金）粉末、ホウ珪酸系低融点ガラスフリ
ット、エチルセルロースなどの有機バインダー、溶剤を
均質混合したものが用いられる。Here, the Ag-based conductive paste of the via-hole conductors 3, 13, and 23 is made of Ag-based (Ag alone, Ag-P
Ag alloy powder such as d), a borosilicate low melting point glass frit, an organic binder such as ethyl cellulose, and a solvent are homogeneously mixed.
【００３８】また、下地導体膜２ａのＡｇ系導電性ペー
ストは、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合
金）粉末、Ｐｔ粉末、低融点ガラスフリット、有機バイ
ンダー、溶剤を均質混合したものが用いられる。The Ag-based conductive paste of the base conductor film 2a is a homogeneous mixture of Ag-based (Ag alone, Ag alloy such as Ag-Pd) powder, Pt powder, low melting glass frit, organic binder, and solvent. Is used.
【００３９】グリーンシートは、複数のセラミック基板
１を抽出できるように、複数の基板領域を有しており、
ガラス−セラミック材料から成っている。例えば、セラ
ミック粉末、低融点ガラス成分のフリット、有機バイン
ダ、有機溶剤を均質混練したスラリーを、ドクターブレ
ード法によって所定厚みにテープ成型して、所定大きさ
に切断してシートを作成する。The green sheet has a plurality of substrate regions so that a plurality of ceramic substrates 1 can be extracted.
Made of glass-ceramic material. For example, a slurry in which ceramic powder, a frit of a low-melting glass component, an organic binder, and an organic solvent are homogeneously kneaded is tape-formed to a predetermined thickness by a doctor blade method and cut into a predetermined size to form a sheet.
【００４０】上述のセラミック材料とガラス材料との構
成比率は、８５０〜１０５０℃の比較的低温で焼成する
ために、セラミック材料が１０〜６０ｗｔ％、好ましく
は３０〜５０ｗｔ％であり、ガラス材料が９０〜４０ｗ
ｔ％、好ましくは７０〜５０ｗｔ％である。The composition ratio of the above-mentioned ceramic material and glass material is such that the ceramic material is 10 to 60 wt%, preferably 30 to 50 wt%, since firing at a relatively low temperature of 850 to 1050 ° C. 90-40w
t%, preferably 70 to 50 wt%.
【００４１】有機バインダは、固形分（セラミック粉
末、低融点ガラス成分のフリット）との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。It is necessary to give importance to the wettability of the organic binder with the solid content (ceramic powder, frit of the low melting point glass component). Excellent ones are preferable, and ethylenically unsaturated compounds having a carboxyl group and an alcoholic hydroxyl group such as acrylic acid or methacrylic acid-based polymers are preferable.
【００４２】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、２，
２，４−トリメチル−１，３−ペンタジオールモノイソ
ベンチートなどが用いられ、水系溶剤の場合には、水溶
性である必要があり、モノマー及びバインダには、親水
性の官能基、例えばカルボキシル基が付加されている。As the solvent, an organic solvent or an aqueous solvent can be used. For example, in the case of an organic solvent,
For example, 2,4-trimethyl-1,3-pentadiol monoisoventate or the like is used. In the case of an aqueous solvent, it needs to be water-soluble, and the monomer and the binder include a hydrophilic functional group such as carboxyl. A group has been added.
【００４３】その付加量は酸価で表せば２〜３００であ
り、好ましくは５〜１００である。付加量が少ない場合
は水への溶解性、固定成分の粉末の分散性が悪くなり、
多い場合は熱分解性が悪くなるため、付加量は、水への
溶解性、分散性、熱分解性を考慮して、上述の範囲で適
宜付加される。The amount of addition is from 2 to 300, preferably from 5 to 100, in terms of acid value. If the added amount is small, the solubility in water, the dispersibility of the powder of the fixed component becomes poor,
When the amount is large, the thermal decomposability deteriorates. Therefore, the addition amount is appropriately added in the above range in consideration of solubility in water, dispersibility, and thermal decomposability.
【００４４】次に、誘電体層１ｄとなるグリーンシート
の各基板領域に、ビアホール導体３、１３、２３となる
貫通穴をパンチングによって形成する。同時に、貫通穴
にビアホール導体３、１３、２３となる導体をＡｇ系導
電性ペーストの印刷・充填によって形成する。また、誘
電体層１ａとなるグリーンシート上には、導体ランド
２、１２、２２の下地導体膜２ａとなる導体膜を、Ａｇ
系導電性ペーストの印刷・乾燥によって形成する。Next, in each substrate region of the green sheet to be the dielectric layer 1d, through holes to be the via hole conductors 3, 13, and 23 are formed by punching. At the same time, conductors that become via-hole conductors 3, 13, and 23 are formed in the through holes by printing and filling with an Ag-based conductive paste. On the green sheet serving as the dielectric layer 1a, a conductor film serving as the base conductor film 2a of the conductor lands 2, 12, and 22 is formed of Ag.
It is formed by printing and drying a system conductive paste.
【００４５】次に、誘電体層１ｄとなるグリーンシート
上には、引き続いて、ガラス層４となる膜を、下地導体
膜２ａの外周付近に、ガラスペーストの印刷・乾燥によ
って形成される。すなわち、下地導体膜２ａの外周から
誘電体層１ｄに跨がるように形成される。Next, on the green sheet to be the dielectric layer 1d, a film to be the glass layer 4 is formed near the outer periphery of the base conductor film 2a by printing and drying a glass paste. That is, it is formed so as to extend from the outer periphery of the base conductor film 2a to the dielectric layer 1d.
【００４６】次に、各回路基板領域にビアホール導体
３、１３、２３となる導体、下地導体膜２ａとなる導体
膜、及びガラス層４となる膜が形成された誘電体層１ａ
〜１ｄとなるグリーンシートを、積層順に応じて積層
し、例えば６ＭＰａの圧力で圧着等で一体化して大型積
層体を形成する。Next, in each circuit board region, a dielectric layer 1a on which a conductor serving as via-hole conductors 3, 13, and 23, a conductor film serving as a base conductor film 2a, and a film serving as a glass layer 4 are formed.
The green sheets to be 1d to 1d are laminated according to the lamination order, and are integrated by, for example, pressure bonding at a pressure of 6 MPa to form a large laminated body.
【００４７】次に、未焼成状態の大型積層体に、各基板
領域を区画するように分割溝を形成する。Next, division grooves are formed in the large-sized laminate in an unfired state so as to divide each substrate region.
【００４８】次に、未焼成状態の大型積層体を、酸化性
雰囲気または大気雰囲気で同時焼成処理する。なお、こ
の焼成工程は、脱バインダ過程と焼結過程からなる。Next, the unfired large-sized laminate is simultaneously fired in an oxidizing atmosphere or an air atmosphere. The firing step includes a binder removal step and a sintering step.
【００４９】脱バインダ過程は、誘電体層１ａ〜１ｄと
なるグリーンシート、ビアホール導体３、１３、２３と
なる導体、下地導体膜２ａとなる導体膜、及びガラス層
４となる膜に含まれる有機成分を焼失させるためのもの
であり、例えば５００〜６００℃の温度領域で行われ
る。The binder removal process includes the steps of removing the green sheet that becomes the dielectric layers 1a to 1d, the conductor that becomes the via hole conductors 3, 13, and 23, the conductor film that becomes the base conductor film 2a, and the organic film that is contained in the film that becomes the glass layer 4. This is for burning off the components, and is performed, for example, in a temperature range of 500 to 600 ° C.
【００５０】また、焼結過程は、ガラス−セラミック材
料のグリーンシートのガラス成分を結晶化させると同時
にセラミック粉末の粒界に均一に分散させ、積層体に一
定強度を与え、ビアホール導体３、１３、２３となる導
体、下地導体膜２ａとなる導体膜の導電材料の金属粉
末、Ａｇ粉末を粒成長させ、低抵抗化させて、誘電体層
１ａ〜１ｄと一体化させるものである。これは、ピーク
温度８５０〜１０５０℃に達するまでに行われる。In the sintering step, the glass component of the green sheet of the glass-ceramic material is crystallized and simultaneously dispersed uniformly at the grain boundaries of the ceramic powder to give a certain strength to the laminate and to provide the via-hole conductors 3, 13. , 23, and a metal powder and an Ag powder of a conductive material of the conductive film serving as the base conductive film 2a are grown to reduce the resistance and integrated with the dielectric layers 1a to 1d. This is done until a peak temperature of 850-1050 <0> C is reached.
【００５１】ここで、ガラス−セラミック材料が焼結反
応（焼結収縮）を開始する温度（約６００℃）よりも低
い温度（例えば５５０℃）で、導電材料の金属粉末が
（焼結収縮）を開始することになる。Here, at a temperature (for example, 550 ° C.) lower than the temperature (about 600 ° C.) at which the glass-ceramic material starts the sintering reaction (sintering shrinkage), the metal powder of the conductive material is turned (sintering shrinkage). Will start.
【００５２】これにより、各基板領域の内部にビアホー
ル導体３、１３、２３が形成され、且つ実装面に下地導
体膜２ａ膜が形成され、下地導体膜２ａ膜の外周付近に
ガラス層４が形成された大型セラミック基板が達成され
ることになる。As a result, via-hole conductors 3, 13, and 23 are formed inside each substrate region, the underlying conductor film 2a is formed on the mounting surface, and the glass layer 4 is formed near the outer periphery of the underlying conductor film 2a. A large ceramic substrate is achieved.
【００５３】次に、下地導体膜２ａの実装面に、無電解
メッキ法で、Ｎｉメッキ層２ｂ、Ａｕメッキ層２ｃを形
成する。無電解メッキに際しては、まずＡｇ下地導体膜
２ａの表面をＰｄで活性化し、Ｎｉメッキ層２ｂ、Ａｕ
メッキ層２ｃを析出させる。Next, a Ni plating layer 2b and an Au plating layer 2c are formed on the mounting surface of the base conductor film 2a by an electroless plating method. At the time of electroless plating, first, the surface of the Ag base conductor film 2a is activated with Pd, and the Ni plating layer 2b, Au
The plating layer 2c is deposited.
【００５４】ここで、Ｎｉメッキ層２ｂの膜厚は２〜４
μｍ、Ａｕメッキ層２ｃの膜厚はを０．１〜０．６μｍ
の範囲にあることが望ましい。Ｎｉメッキ層２ｂ、Ａｕ
メッキ層２ｃの膜厚がこの範囲より小さいと、メッキの
効果が不十分になる。一方、Ｎｉメッキ層２ｂの膜厚が
４μｍより大きいと、半田付け時に反りが発生する。ま
た、Ａｕメッキ層２ｃの膜厚が０．６μｍより大きい
と、半田付け時に半田内のＳｎとＡｕが合金をつくりや
すくなる。Here, the thickness of the Ni plating layer 2b is 2-4.
μm, the thickness of the Au plating layer 2c is 0.1 to 0.6 μm.
Is desirably within the range. Ni plating layer 2b, Au
If the thickness of the plating layer 2c is smaller than this range, the plating effect becomes insufficient. On the other hand, if the thickness of the Ni plating layer 2b is larger than 4 μm, warpage occurs during soldering. If the thickness of the Au plating layer 2c is larger than 0.6 μm, Sn and Au in the solder will easily form an alloy during soldering.
【００５５】次に、各セラミック基板１０を区画する分
割溝に沿って分割処理を行う。これにより、大型セラミ
ック基板からは、図２に示す複数のセラミック基板１が
抽出されることになる。Next, a dividing process is performed along a dividing groove for dividing each ceramic substrate 10. Thus, a plurality of ceramic substrates 1 shown in FIG. 2 are extracted from the large ceramic substrate.
【００５６】このようにして得られたセラミック基板１
を、図１に示すように、実装基板６上に半田付けする。The thus obtained ceramic substrate 1
Is soldered on the mounting board 6 as shown in FIG.
【００５７】このようにして、図１に示すような電子部
品装置１０が得られる。Thus, the electronic component device 10 as shown in FIG. 1 is obtained.
【００５８】以上のように、本発明では、基板実装面
に、少なくとも４つの第１の導体ランド２が、概略矩形
状の導体ランド配置領域Ａの角部に沿って配置するとと
もに、各第１の導体ランド２に基板の厚み方向に延びる
ビアホール導体３を夫々接続して成るセラミック基板１
と、搭載面にランド電極７が形成された実装基板６と
を、第１の導体ランド２とランド電極７とが接続するよ
うに半田５を介在して接合されている。そして、セラミ
ック基板１の第１の導体ランド２内におけるビアホール
導体３の接続位置は、矩形状の導体ランド配置領域Ａの
中心Ｏを円心として、導体ランド７内で円心から半径方
向で最も離れた角部であるため、温度サイクル試験等に
おけるクラックの発生を有効に防止できる。これは、導
体ランド配置領域Ａにおける熱膨張係数の差による等に
よるクラックの原因となる応力は、この導体ランド配置
領域Ａの角部に最も集中しやすい。しかし、この導体ラ
ンド２の角部には、金属からなるビアホール導体３を配
置しているため、このビアホール導体３の金属の延性に
より、その応力を有効に吸収できる。このため、結果と
して、導体ランド２の角部から発生していたクラックを
有効を防止できることになる。As described above, according to the present invention, at least four first conductor lands 2 are arranged on the substrate mounting surface along the corners of the substantially rectangular conductor land arrangement region A, and Ceramic substrate 1 formed by connecting via-hole conductors 3 extending in the thickness direction of the substrate to respective conductor lands 2
And a mounting substrate 6 having a land electrode 7 formed on a mounting surface are joined via a solder 5 so that the first conductive land 2 and the land electrode 7 are connected to each other. The connection position of the via-hole conductor 3 in the first conductor land 2 of the ceramic substrate 1 is radially farthest from the center of the circle in the conductor land 7 with the center O of the rectangular conductor land arrangement region A as the center. Since the corners are bent, it is possible to effectively prevent the occurrence of cracks in a temperature cycle test or the like. This is because the stress that causes a crack due to a difference in thermal expansion coefficient between the conductor land arrangement areas A is most likely to be concentrated on the corners of the conductor land arrangement area A. However, since the via-hole conductor 3 made of metal is arranged at the corner of the conductor land 2, the stress can be effectively absorbed by the ductility of the metal of the via-hole conductor 3. Therefore, as a result, it is possible to effectively prevent cracks generated from the corners of the conductor land 2.
【００５９】次に、導体ランド２に比較して、第２導体
ランド１２、第３の導体ランドは、導体ランド配置領域
Ａの中心に近づくために、熱膨張係数の差による応力は
順次小さくなる。しかし、これらの応力によるクラック
を防止するために、第３の導体ランド２２におけるビア
ホール導体２３の接続位置は、導体ランド配置領域Ａの
中心Ｏを円心として、第３の導体ランド２２内で該円心
から半径方向で最も離れた角部に設定することが望まし
い。Next, as compared with the conductor land 2, the second conductor land 12 and the third conductor land are closer to the center of the conductor land arrangement area A, so that the stress due to the difference in the thermal expansion coefficient is gradually reduced. . However, in order to prevent cracks due to these stresses, the connection position of the via-hole conductor 23 in the third conductor land 22 is determined within the third conductor land 22 with the center O of the conductor land arrangement area A as the center of gravity. It is desirable to set at the corner farthest away from the center of the circle in the radial direction.
【００６０】さらに、導体ランド配置領域ＡのＸ方向ま
たはＹ方向の中心線上に配置された第２の導体ランド１
２では、第３の導体ランド２２に比べてクラック８の発
生頻度は少ないが、第２の導体ランド１２におけるビア
ホール導体１３の接続位置は、第２の導体ランド内１２
の中心線上でかつ円心から半径方向で最も離れた部分で
あることが望ましい。Further, the second conductor land 1 arranged on the center line of the conductor land arrangement area A in the X direction or the Y direction.
2, the crack 8 occurs less frequently than the third conductor land 22, but the connection position of the via-hole conductor 13 in the second conductor land 12 is
It is desirable that the portion is located on the center line of the circle and farthest away from the center of the circle in the radial direction.
【００６１】このように、各導体ランド２、１２、２２
で、この導体ランド内で最も応力が集中しやすい部位
に、ビアホール導体３、１３、２３を配置すれば、全体
として、はクラックの発生を有効を抑えることができ
る。As described above, each of the conductor lands 2, 12, 22
By arranging the via-hole conductors 3, 13, and 23 at locations where stress is most likely to be concentrated in the conductor lands, the occurrence of cracks can be effectively suppressed as a whole.
【００６２】また、導体ランド２、１２、２２は、下地
導体膜２ａ及び下地導体膜２ａの被覆するＮｉメッキ層
２ｂ、Ａｕメッキ層２ｃとからなり、Ｎｉメッキ層２ｂ
の周囲には、下地導体膜２ａの外周付近とセラミック基
板１の表面に跨がるガラス層４が形成されている。この
Ｎｉメッキによる応力が生じた場合も、ガラス層４が下
地導体膜２ａの外周付近を固定していることから、下地
導体膜２ａの端部が引っ張られて、下地導体膜２ａがめ
くれることがない。そして、下地導体膜２ａにＮｉメッ
キ２ｂ及びＡｕメッキ２ｃが十分にかかり、下地導体膜
２ａのＡｇが露出することがないため、マイグレーショ
ン不良を有効に防止できる。The conductor lands 2, 12, and 22 are composed of a base conductor film 2a, a Ni plating layer 2b covering the base conductor film 2a, and an Au plating layer 2c.
Is formed around the periphery of the underlying conductor film 2a and the surface of the ceramic substrate 1. Even when a stress due to Ni plating occurs, since the glass layer 4 fixes the vicinity of the outer periphery of the base conductor film 2a, the end of the base conductor film 2a may be pulled and the base conductor film 2a may be turned up. Absent. Then, the Ni plating 2b and the Au plating 2c are sufficiently applied to the underlying conductor film 2a, and the Ag of the underlying conductor film 2a is not exposed, so that the migration failure can be effectively prevented.
【００６３】また、ガラス層４を形成することは、ビア
ホール導体３、１３、２３と下地導体膜２ａの位置ズレ
が生じた場合に、ビアホール導体３、１３、２３の露出
を防ぐ効果もある。The formation of the glass layer 4 also has an effect of preventing the via-hole conductors 3, 13, and 23 from being exposed when the via-hole conductors 3, 13, and 23 are misaligned with the underlying conductor film 2a.
【００６４】なお、このとき、ガラス層４上にはメッキ
はかからないが、下地導体膜２ａ上が露出することはな
い。At this time, no plating is applied on the glass layer 4, but the underlying conductor film 2a is not exposed.
【００６５】また、導体ランド２、１２、２２の接着強
度を向上させるためには、ビアホール導体３、１３、２
３の径の大きさは、導体ランド２、１２、２２の辺の長
さの２５％以上であることが好ましい。さらにクラック
は、導体ランド２、１２、２２が広がる方向と略平行な
方向に進行するため、これらビアホール導体３、１３、
２３の深さが２５μｍ以上、好ましくは５０〜８０μｍ
の範囲にあることが好ましい。そして、このビアホール
導体３、１３、２３の深さは、より深い方が導体ランド
２、１２、２２の接着強度の向上により貢献する。In order to improve the bonding strength between the conductor lands 2, 12, and 22, the via-hole conductors 3, 13, 2
The size of the diameter of 3 is preferably 25% or more of the side length of the conductor lands 2, 12, 22. Further, cracks propagate in a direction substantially parallel to the direction in which the conductor lands 2, 12, and 22 spread, so that these via-hole conductors 3, 13, and
23 has a depth of 25 μm or more, preferably 50 to 80 μm
Is preferably within the range. The deeper the via-hole conductors 3, 13, and 23 contribute to the improvement in the bonding strength of the conductor lands 2, 12 and 22.
【００６６】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。It should be noted that the present invention is not limited to the above embodiment, and various changes and improvements may be made without departing from the scope of the present invention.
【００６７】例えば、本実施の形態では、積層セラミッ
ク基板について述べたが、この発明は、単層セラミック
基板に対しても、さらには、他のセラミック基板に対し
ても適用することができる。For example, in the present embodiment, a description has been given of a multilayer ceramic substrate. However, the present invention can be applied to a single-layer ceramic substrate and further to other ceramic substrates.
【００６８】また、本実施の形態では、導体ランドの形
状が四角形状であるが、この四角形状は、本発明におい
て角部を強調するためであり、例えば、その角部を所定
曲率をもった曲線状にしてもよい。Further, in this embodiment, the shape of the conductor land is a square shape. This square shape is for emphasizing a corner in the present invention. For example, the corner has a predetermined curvature. It may be curved.
【００６９】本発明者は、本発明（図１）と従来（図
５）の電子部品装置１０及び９０を作成し、−４０℃及
び１２５℃の温度サイクル試験を行った。その結果、従
来の電子部品装置９０では、１００サイクルでクラック
の発生が見られたが、本発明の電子部品装置１０では、
５００サイクル経過後もクラックの発生は見られなかっ
た。The present inventor made the electronic component devices 10 and 90 of the present invention (FIG. 1) and the conventional one (FIG. 5), and performed a temperature cycle test at −40 ° C. and 125 ° C. As a result, cracks were observed in 100 cycles in the conventional electronic component device 90, but in the electronic component device 10 of the present invention,
No crack was observed even after 500 cycles.
【００７０】更に、上記電子部品装置１０及び９０につ
いて、高温高湿バイアス試験（８５℃／８５％ＲＨ、Ｄ
Ｃ１５Ｖ）を実施したところ、従来の電子部品装置９０
では、４００時間でＡｇマイグレーション不良が生じた
が、本発明の電子部品装置１０では、８００時間経過で
もマイグレーションが起こらなかった。Further, with respect to the electronic component devices 10 and 90, a high temperature and high humidity bias test (85 ° C./85% RH, D
C15V), the conventional electronic component device 90
Then, Ag migration failure occurred in 400 hours, but in the electronic component device 10 of the present invention, migration did not occur even after 800 hours.
【００７１】尚、上述の実施例において、導体ランド２
を傾むいて配置している場合には、導体ランド配置領域
Ａの中心Ｏから最も離れた角部側にビアホール導体３と
接続する。また、上述の実施例では、点線で示す１２、
２２の導体ランド配置領域Ａは、点線の矩形状で示して
いるが、それ以外の多角形の導体ランド配置領域であっ
ても構わない。In the above embodiment, the conductor land 2
Are connected to the via-hole conductor 3 at the corner farthest away from the center O of the conductor land arrangement area A. Further, in the above-described embodiment, 12 indicated by a dotted line,
Although the conductor land arrangement area A of 22 is shown by a dotted rectangle, it may be another polygonal conductor land arrangement area.
【００７２】[0072]
【発明の効果】以上の通り、本発明の電子部品装置は、
セラミック基板の導体ランド内におけるビアホール導体
の接続位置を、導体ランド配置領域の中心から最も離れ
た位置としているため、温度サイクル試験等におけるク
ラックの発生を有効に防止できる。As described above, the electronic component device of the present invention is
Since the connection position of the via-hole conductor in the conductor land of the ceramic substrate is set at the position farthest from the center of the conductor land arrangement region, the occurrence of cracks in a temperature cycle test or the like can be effectively prevented.
【００７３】また、導体ランドは、セラミック基板の表
面に金属化された下地導体膜及び下地導体膜の被覆する
Ｎｉメッキ層とからなり、Ｎｉメッキ層の周囲には、下
地導体膜の外周付近とセラミック基板の表面に跨がるガ
ラス層が形成されているため、Ｎｉメッキによる応力が
生じた場合も、ガラス層が下地導体膜の外周付近を固定
していることから、下地導体膜の端部が引っ張られてめ
くれることがなく、下地導体膜のＡｇが露出することが
ないため、マイグレーション不良を有効に防止できる。The conductor land is composed of a metallized base conductor film on the surface of the ceramic substrate and a Ni plating layer covering the base conductor film. Since the glass layer over the surface of the ceramic substrate is formed, even when stress due to Ni plating occurs, the end portion of the base conductor film is fixed because the glass layer is fixed near the outer periphery of the base conductor film. Is not pulled up and Ag of the underlying conductor film is not exposed, so that migration failure can be effectively prevented.
【図１】本発明の一実施形態による電子部品装置の断面
図である。FIG. 1 is a cross-sectional view of an electronic component device according to an embodiment of the present invention.
【図２】図１のセラミック基板の下面側の平面図であ
る。FIG. 2 is a plan view of the lower surface side of the ceramic substrate of FIG. 1;
【図３】図１のセラミック基板の導体ランドの部分平面
図である。FIG. 3 is a partial plan view of a conductor land on the ceramic substrate of FIG. 1;
【図４】図１のセラミック基板の他の導体ランドの部分
平面図である。FIG. 4 is a partial plan view of another conductor land of the ceramic substrate of FIG. 1;
【図５】従来の電子部品装置に用いるセラミック基板の
実装面の平面図である。FIG. 5 is a plan view of a mounting surface of a ceramic substrate used in a conventional electronic component device.
【図６】従来の電子部品装置の問題点を示す断面図であ
る。FIG. 6 is a cross-sectional view showing a problem of a conventional electronic component device.
【図７】従来の電子部品装置の他の問題点を示す断面図
である。FIG. 7 is a sectional view showing another problem of the conventional electronic component device.
１０、９０ 電子部品装置 １ セラミック基板 １ａ〜１ｄ 誘電体層 ２、１２、２２ 導体ランド ２ａ 下地導体膜 ２ｂ Ｎｉメッキ ２ｃ Ａｕメッキ ３、１３、２３ ビアホール導体 ４ ガラス層 ５ 半田 ６ 実装基板 ７ ランド電極 ８ クラック ９ 剥離 Ａ 導体ランド配置領域 Ｏ 導体ランド配置領域の中心 １１ｘ ｘ軸 １１ｙ ｙ軸 10, 90 Electronic component device 1 Ceramic substrate 1a to 1d Dielectric layer 2, 12, 22 Conductor land 2a Base conductor film 2b Ni plating 2c Au plating 3, 13, 23 Via hole conductor 4 Glass layer 5 Solder 6 Mounting substrate 7 Land electrode 8 crack 9 peeling A conductor land arrangement area O center of conductor land arrangement area 11x x-axis 11y y-axis
Claims (4)
形状を成す導体ランドを有するセラミック基板を、 上面にランド電極を有する実装基板上に搭載するととも
に、前記導体ランドと前記ランド電極とを半田を介在し
て接合した電子部品装置であって、 前記各導体ランドはセラミック基板の厚み方向に延びる
ビアホール導体が接続されており、且つ複数の導体ラン
ド内のうち最外周に位置している導体ランドを結んで形
成される導体ランド配置領域の角部に位置する導体ラン
ドに接続されているビアホール導体が、前記導体ランド
配置領域の中心から最も離れた角部に形成されているこ
とを特徴とする電子部品装置。An electronic component is mounted, a ceramic substrate having a plurality of rectangular conductive lands on a lower surface is mounted on a mounting substrate having a land electrode on an upper surface, and the conductive land and the land electrode are connected to each other. An electronic component device joined through solder, wherein each of the conductor lands is connected to a via hole conductor extending in a thickness direction of a ceramic substrate, and is located at the outermost periphery among the plurality of conductor lands. A via-hole conductor connected to a conductor land located at a corner of a conductor land arrangement region formed by connecting the lands is formed at a corner farthest from the center of the conductor land arrangement region. Electronic parts equipment.
置領域のＸ方向またはＹ方向の中心線上に配置された第
２の導体ランド内における前記ビアホール導体の接続
は、前記第２の導体ランド内で前記導体ランド配置領域
の中心から最も離れた辺部であることを特徴とする請求
項１記載の電子部品装置。2. The method according to claim 1, wherein the connection of the via-hole conductor in a second conductor land arranged on a center line in the X direction or the Y direction of the conductor land arrangement region is performed within the second conductor land. 2. The electronic component device according to claim 1, wherein the side is the side farthest from the center of the conductor land arrangement region.
置領域の角部または前記中心線上以外に配置された第３
の導体ランド内における前記ビアホール導体の接続は、
前記導体ランド配置領域の中心から最も離れた角部であ
ることを特徴とする請求項１記載の電子部品装置。3. A third conductor disposed outside the conductor land except at a corner of the conductor land arrangement region or on the center line.
The connection of the via-hole conductor in the conductor land of
The electronic component device according to claim 1, wherein the corner is the corner farthest from the center of the conductor land arrangement area.
面に金属化された下地導体膜及び下地導体膜を被覆する
メッキ層とからなり、前記メッキ層の周囲には、前記下
地導体膜の外周付近とセラミック基板の表面に跨がるガ
ラス層が形成されていることを特徴とする請求項１記載
の電子部品装置。4. The conductor land includes a metallized base conductor film on a surface of a ceramic substrate and a plating layer covering the base conductor film, and a periphery of the base layer is formed around a periphery of the base conductor film. 2. The electronic component device according to claim 1, wherein a glass layer is formed over the surface of the ceramic substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023172A JP2002231860A (en) | 2001-01-31 | 2001-01-31 | Electronic part device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023172A JP2002231860A (en) | 2001-01-31 | 2001-01-31 | Electronic part device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002231860A true JP2002231860A (en) | 2002-08-16 |
Family
ID=18888487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001023172A Pending JP2002231860A (en) | 2001-01-31 | 2001-01-31 | Electronic part device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002231860A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005321A (en) * | 2004-05-18 | 2006-01-05 | Sony Corp | Convex electrode and its manufacturing method |
| US7473460B2 (en) | 2005-11-30 | 2009-01-06 | Murata Manufacturing Co., Ltd. | Ceramic substrate, electronic apparatus, and method for producing ceramic substrate |
| WO2009096243A1 (en) * | 2008-01-30 | 2009-08-06 | Murata Manufacturing Co., Ltd. | Electronic component and method of mounting the same |
| KR100958857B1 (en) | 2007-03-02 | 2010-05-20 | 후지쯔 가부시끼가이샤 | Semiconductor device and manufacturing method of the semiconductor device |
-
2001
- 2001-01-31 JP JP2001023172A patent/JP2002231860A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005321A (en) * | 2004-05-18 | 2006-01-05 | Sony Corp | Convex electrode and its manufacturing method |
| JP4501580B2 (en) * | 2004-05-18 | 2010-07-14 | ソニー株式会社 | Convex electrode and manufacturing method thereof |
| US7473460B2 (en) | 2005-11-30 | 2009-01-06 | Murata Manufacturing Co., Ltd. | Ceramic substrate, electronic apparatus, and method for producing ceramic substrate |
| KR100958857B1 (en) | 2007-03-02 | 2010-05-20 | 후지쯔 가부시끼가이샤 | Semiconductor device and manufacturing method of the semiconductor device |
| WO2009096243A1 (en) * | 2008-01-30 | 2009-08-06 | Murata Manufacturing Co., Ltd. | Electronic component and method of mounting the same |
| US8455769B2 (en) | 2008-01-30 | 2013-06-04 | Murata Manufacturing Co., Ltd. | Electronic component and method of mounting the same |
| JP5282739B2 (en) * | 2008-01-30 | 2013-09-04 | 株式会社村田製作所 | Electronic component and mounting method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11504159A (en) | Glass bonding layer for ceramic circuit board support substrate | |
| JP2002198660A (en) | Circuit board and method of manufacturing the same | |
| JP2001284808A (en) | Laminated circuit board | |
| JP2002231860A (en) | Electronic part device | |
| JP2000323345A (en) | High-frequency electronic parts and its manufacture | |
| JPH10107437A (en) | Manufacturing method of circuit board | |
| JP2003224338A (en) | Glass ceramic wiring substrate | |
| JP2001284819A (en) | Laminated circuit board | |
| JP3493294B2 (en) | Circuit board | |
| JP2007184314A (en) | Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate | |
| JP2002141646A (en) | Circuit board | |
| JP2001189550A (en) | Circuit board | |
| JP2002198626A (en) | Manufacturing method of low temperature baking ceramic circuit board | |
| JP3493264B2 (en) | Circuit board | |
| JP2002198624A (en) | Circuit board | |
| JP2002076609A (en) | Circuit board | |
| JPH11135899A (en) | Ceramic circuit board | |
| JP3152873B2 (en) | Low temperature firing circuit board | |
| JP2010232257A (en) | Multilayer wiring board | |
| JP2003046241A (en) | Circuit board | |
| JP2001217545A (en) | Multilayer circuit board | |
| JP2000165043A (en) | Circuit board | |
| JP4593817B2 (en) | Low temperature fired ceramic circuit board | |
| JP2002232093A (en) | Circuit board | |
| JP2002076640A (en) | Circuit board |