JP2002231748A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JP2002231748A JP2002231748A JP2001025156A JP2001025156A JP2002231748A JP 2002231748 A JP2002231748 A JP 2002231748A JP 2001025156 A JP2001025156 A JP 2001025156A JP 2001025156 A JP2001025156 A JP 2001025156A JP 2002231748 A JP2002231748 A JP 2002231748A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- opening
- forming
- film
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
に「しみ」が発生するのを防止する。 【解決手段】 シリコン窒化膜(Si3N4膜)及びシリコ
ン酸化膜(SiO2膜)から成る積層の保護膜3をエッチン
グして金バンプ形成用の開口部を形成する際に、反応性
イオンエッチングを用いると共に、開口部Hの側壁に付
着するデポ物を除去するための後処理に用いられる薬液
として、開口部のエッジに「えぐれ」あるいはアンダー
カットを生じない薬液を用いる。そのような薬液とし
て、ジクロルベンゼン等の芳香族炭化水素、フェノール
及びアルキルベンゼンスルフォン酸を混合した薬液が最
適である。また薬液中のジクロルベンゼン、フェノール
及びアルキルベンゼンスルフォン酸の重量比は6:2:
2であることが好ましい。
Description
方法に関し、特に信頼性を向上させたバンプ電極の形成
方法に関する。
極構造が知られている。図8に金バンプ電極構造の一例
を示す。図7(A)は金バンプ電極構造の平面図、図7
(B)は図7(A)におけるX−X線断面図である。
れた集積回路チップ1(シリコン基板等)上に半導体集
積回路と外部接続端子(不図示)との接続を担うAl薄
膜から成る接続用電極(パッド電極とも呼ばれる)2が
形成されている。接続用電極2は通常、矩形の形状を呈
している。
部はシリコン窒化膜(Si3N4膜)等から成る保護膜3に
よって被覆されている。接続用電極2の中央部について
は保護膜3は部分的に除去される結果、開口部Hが設け
られている。この開口部Hにおいて露出された接続用電
極2にAu層/TiW層から成るバリアメタル層4'を介し
て、金バンプ電極6が形成されている。
プ1上に複数設けられ、この集積回路チップ1は金バン
プ電極6がプリント基板上の所定の配線上に圧着される
ことにより高密度の実装構造が可能となる。
形成方法を簡単に説明すれば、以下の通りである。ま
ず、接続用電極2上を含む全面にAu層/TiW層から成るメ
ッキ電極を形成し、電解メッキ法によりこのメッキ電極
を介して接続用電極2上に金バンプ電極6を形成し、そ
の後、王水、過酸化水素水H2O2等のウエットエッチング
処理により不要となったメッキ電極を除去する。こうし
て、Au層/TiW層から成るバリアメタル層4'上に金バン
プ電極6を形成していた。
た金バンプ電極の形成方法によれば、2つの問題があっ
た。第1の問題は、金バンプ電極6の表面に「しみ」が
生じることである。この「しみ」はウエーハ外観検査に
おいて不良となると共に、金バンプ電極6の接触不良を
招くおそれもあった。
の「しみ」の原因が以下の工程によるものであることを
明らかにした。図8に示すように、集積回路チップ1上
にアルミニウム合金から成る接続用電極2を形成し、更
にこの接続用電極2上にシリコン窒化膜及びシリコン酸
化膜(Si3N4膜/SiO2膜)から成る保護膜3を形成し、こ
の保護膜3にドライエッチングを施して開口部Hを形成
する。なおシリコン窒化膜及びシリコン酸化膜の2層構
造は耐湿性が良好であると共に、シリコン窒化膜の単層
膜構造に比べて応力緩和に優れていることが知られてい
る。
エッチング法として、反応性イオンエッチング(Reacti
ve Ion Etching)が用いられる。そして、エッチング終
了後に反応性イオンエッチングの副産物たるデポ物を除
去するための後処理が通常行われる。この後処理のため
に、図8に示すように、Alから成る接続用電極2の表
面がアタックされる結果、開口部Hのエッジにはアンダ
ーカットUCが生じてしまう。
スパッタ法で形成する際に、このアンダーカットUCの
部分にはAu層/TiW層が形成されないため、接続用電極2
の表面が部分的に露出されることになる。
トグループ(Test Element Group)として、接続用電極2
上に金バンプ電極6を形成しない評価用のパターンが含
まれる。また、多数の集積回路チップが形成されるウエ
ーハの周辺部はメッキ装置上の制約から、金バンプ電極
6が形成されない領域が生じていた。
ットエッチング処理により不要となったメッキ電極を除
去する際に、接続用電極2がアルミニウム合金から成る
場合、上述した接続用電極2の露出部からアルミニウム
合金が王水等の薬液中に溶出し、薬液が汚染されると共
に、このときに生じたアルミニウムと薬液との化合物が
金バンプ電極6上に付着して「しみ」として現れること
が判明した。
アンダーカットUCが生じる結果、メッキ電極をスパッ
タ法で形成すると、メッキ電極のステップカバレージが
悪化したり、断線してしまうおそれもある。このため、
電解メッキによりバンプ電極を形成する時にメッキ不良
が発生するおそれがあった。
る金バンプ電極6の「しみ」の発生を防止し、外観不良
及び接触不良の問題を解決することを目的とする。
テップカバレージを良好にすることにより、メッキ不良
を防止することである。
解決するために為されたものであり、その特徴とすると
ころは、集積回路チップ1上にアルミニウム合金から成
る接続用電極2を形成し、更にこの接続用電極2上に成
る保護膜3を形成し、この保護膜3にドライエッチング
を施して開口部Hを形成する際に、当該エッチングによ
り生成されたデポ物(ポリマー)を薬液処理により除去
する際に、開口部HのエッジにアンダーカットUCが生
じないような薬液を用いることである。
芳香族炭化水素、フェノール及びアルキルベンゼンスル
フォン酸を混合したものが適していることが判明した。
止され、アンダーカットUCは生じなくなるために、こ
の上に形成されるメッキ電極のステップカバレージも良
好となり、金バンプ電極6を形成後のウエットエッチン
グ処理にも十分耐えることができる。
事情により、金バンプ電極6が形成されない領域が生じ
る場合であっても、接続用電極2からのアルミニウムの
溶出が防止されるので、「しみ」の発生が防止される。
構造の形成方法を示す断面図である。
方法を説明する。図1に示すように、所望の集積回路
(例えばLCDドライバー)が形成された集積回路チッ
プ1上にアルミニウムや、Al-Si、Al-Si-Cu等のアルミ
ニウム合金から成る接続用電極2(パッド電極とも呼ば
れる)を形成する。接続用電極2の厚さは約1μmであ
る。
(Si3N4膜)及びシリコン酸化膜3a(SiO2膜)から成
る積層の保護膜3を全面に形成する。下層のSiO2膜3a
の厚さは0.3μm、上層のSi3N4膜3bの厚さは0.
6μm程度が適当である。
護膜3の中央部に開口部Hを形成する。すなわち、保護
膜3上にフォトレジスト(不図示)を塗布形成し、開口
部に対応したマスクパターンを有するフォトマスクを用
いて当該フォトレジストを露光及び現像することによ
り、フォトレジストに開口部を形成する。そして、当該
フォトレジストをマスクとしてドライエッチングを施
し、保護膜3をエッチングし、開口部Hを形成する。
イオンエッチング(Reactive Ion Etching)を用いる。
保護膜3がシリコン窒化膜3b(Si3N4膜)及びシリコ
ン酸化膜3a(SiO2膜)から成る積層膜をドライエッチ
ングする場合には、反応性イオンエッチングが不可欠で
ある。ここで、Si3N4膜3bに対するエッチング条件と
して、CHF3ガスの流量66sccm、O2ガス流量34sccm、
DCバイアス−450V、圧力75mt(ミリトール)と
することが好ましい。また、SiO2膜3aに対するエッチ
ング条件として、CHF3ガスの流量75sccm、O2ガス流量
25sccm、DCバイアス−575V、圧力45mt(ミリ
トール)とすることが好ましい。また、このメインエッ
チング後、フォトレジスト及び開口部Hの側壁に付着し
たデポ物(C,F,H,O等のポリマー)の除去を容易にする
ために、O2アッシングが行われる。
じた上記デポ物を除去するための後処理が行われる。本
発明の特徴とするところは、その薬液として、開口部H
のエッジに「えぐれ」あるいはアンダーカットを生じな
い薬液を用いる点である。
キシド、ヒドロキシルアミン、有機アミン、ピロカテコ
ール及び水の混合液)、薬液B(モノエタノールアミ
ン、エーテル及びアルコールの混合液)が用いられる
が、アミン系成分を含んでいるために下地にアルミニウ
ムをアタックしていると考えられる。
液の中で、芳香族炭化水素、フェノール及びアルキルベ
ンゼンスルフォン酸を混合した薬液が最適であることを
見いだした。
ル及びアルキルベンゼンスルフォン酸の重量比は6:
2:2であることが好ましい。これにより、アルミニウ
ムのアタックが防止され、開口部Hのエッジに「えぐ
れ」あるいはアンダーカットを生じないため、従来生じ
ていた接続用電極2からのアルミニウムの溶出が防止さ
れる。
あるためにデポ物(ポリマー)除去能力はやや劣るが、
O2アッシングを適度に行うことにより、デポ物の除去性
を向上させることが可能であることもわかった。
(Si3N4膜)が単層であっても本発明を適用することが
できる。この場合、開口部Hを形成するためのドライエ
ッチング法として反応性イオンエッチングに限らず、プ
ラズマエッチングやECR等を用いてもよい。
極4を形成する。このメッキ電極4は後の工程で金バン
プ電極下に位置するため、UBM(Under Bump Metal)
とも呼ばれる。このメッキ電極4は、例えばチタンタン
グステン合金(TiW)、金(Au)を順次スパッタして成
る、Au/ TiW層である。ここで、上層のAu層の厚さは1
00nm〜200nm、下層のTiW層は200nm程度
が適当である。上述したように、下地のアンダーカット
UCが生じないので、保護膜3の開口部Hの端におい
て、メッキ電極4のステップカバレージは良好となる。
極4上にフォトレジスト5を塗布し、所定の露光現像を
行うことにより、金バンプ電極形成領域にフォトレジス
ト5の開口部を設ける。ここで、フォトレジスト5の厚
さは、形成する金バンプ電極の高さに応じて決まるが、
金バンプ電極の高さが例えば15μmである場合、20
μm程度のものを用いることが適当である。また、フォ
トレジスト5はネガ型又はポジ型レジストを用いること
ができる。
レメントグループにおいては、デバイス/プロセス評価
のために、フォトレジスト5の開口部を設けない。そし
て、図4(A)に示すように、電解メッキ法により、フ
ォトレジスト5の開口部に露出されたメッキ電極4上に
金バンプ電極6が形成される。このとき、金バンプ電極
6の高さは例えば15μm程度である。一方、図4
(B)に示すように、テストエレメントグループにおい
ては、フォトレジスト5の開口部が設けられていないの
で金バンプ電極6は形成されない。次に、図5(A)
(B)に示すように、フォトレジスト5を除去する。
電極6をマスクとした薬品処理によって不要部分のメッ
キ電極4を除去する。ここで、メッキ電極4の上層のAu
層をエッチングするためには王水、下層のTiW層をエッ
チングするためには過酸化水素水H2O2が用いられる。こ
れにより、メッキ電極4は金バンプ電極6の下にのみ残
存し、文字通りUBM(Under Bump Metal)となる。U
BMはバリアメタル層として機能する。一方、図6
(B)に示すように、テストエレメントグループにおい
ては、金バンプ電極6が存在しないため、メッキ電極4
は全面に露出されているが、保護膜3の開口部Hの端に
おいて、メッキ電極4のステップカバレージは良好であ
るために、接続用電極2からアルミニウムが上記の薬液
中に溶出することが極力防止される。
6の形成方法について説明したが本発明の思想はこれに
限定されず、他の材料(例えば銅)のバンプ電極にも適
用することができるものである。
の発生を防止し、外観不良及び接触不良の問題を解決す
ることができると共に、メッキ電極のステップカバレー
ジが良好となるので、バンプ電極のメッキ不良を防止す
ることができる。
においては、信頼性向上のためにシリコン窒化膜及びシ
リコン酸化膜の積層膜から成る保護膜を有するデバイス
が一般的となっている。かかる保護膜のエッチング方法
としては化学的ドライエッチング(Chemical Dry Etchi
ng)では不可能であり、反応性イオンエッチングを用い
ることが不可欠となる。
ッチング法によりエッチングして、金バンプを形成する
ための開口部を接続電極上に形成する際に、後処理用の
薬液として、開口部のエッジにアンダーカットが生じな
いような薬液を用いたので、接続用電極からのアルミニ
ウムの溶出が防止されることにより、金バンプ表面に
「しみ」が発生することが防止される。
方法を示す断面図である。
方法を示す断面図である。
方法を示す断面図である。
方法を示す断面図である。
方法を示す断面図である。
方法を示す断面図である。
面図である。
面図である。
面図である。
Claims (7)
- 【請求項1】 基板上に形成された接続用電極を被覆す
る保護膜に開口部が設けられ、この開口部を介してバン
プ電極を形成するバンプ電極の形成方法において、前記
開口部をドライエッチング法により形成すると共に、当
該ドライエッチングにより生成されたデポ物を除去する
ための後処理において、前記開口部のエッジにアンダー
カットを生じない薬液を用いることを特徴とするバンプ
電極の形成方法。 - 【請求項2】 基板上にアルミニウム又はアルミニウム
合金から成る接続用電極を形成する工程と、 前記接続用電極を含む前記基板上の全面に保護膜を形成
する工程と、 前記接続用電極の中央部上の保護膜をドライエッチング
法によりエッチングすることにより開口部を設ける工程
と、 前記開口部に露出された接続用電極金を含む全面に金層
を含むメッキ電極をスパッタ法により形成する工程と、 前記メッキ電極上のバンプ電極形成領域に開口部を有す
るフォトレジスト層を形成する工程と、 電解メッキ法によりバンプ電極を形成する工程と、 前記フォトレジスト層を除去した後に、前記メッキ電極
をウエットエッチング法により除去する工程と、を具備
し、 前記接続用電極の中央部上の保護膜をドライエッチング
法によりエッチングすることにより開口部を設ける工程
において、当該エッチングにより生成されたデポ物を除
去するための後処理の際に、前記開口部のエッジにアン
ダーカットを生じない薬液を用いることを特徴とするバ
ンプ電極の形成方法。 - 【請求項3】 前記保護膜は、シリコン窒化膜の単層か
ら成ることを特徴とする請求項2に記載のバンプ電極の
形成方法。 - 【請求項4】 前記保護膜は、シリコン酸化膜及びシリ
コン窒化膜の積層膜から成ることを特徴とする請求項2
に記載のバンプ電極の形成方法。 - 【請求項5】 前記ドライエッチング法は反応性イオン
エッチングであることを特徴とする請求項4に記載のバ
ンプ電極の形成方法。 - 【請求項6】 前記薬液は芳香族炭化水素、フェノール
及びアルキルベンゼンスルフォン酸を混合した薬液であ
ることを特徴とする請求項2に記載のバンプ電極の形成
方法。 - 【請求項7】 前記薬液中の芳香族炭化水素、フェノー
ル及びアルキルベンゼンスルフォン酸の重量比は6:
2:2であることを特徴とする請求項6に記載のバンプ
電極の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025156A JP2002231748A (ja) | 2001-02-01 | 2001-02-01 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025156A JP2002231748A (ja) | 2001-02-01 | 2001-02-01 | バンプ電極の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002231748A true JP2002231748A (ja) | 2002-08-16 |
Family
ID=18890194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001025156A Pending JP2002231748A (ja) | 2001-02-01 | 2001-02-01 | バンプ電極の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002231748A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006061875A1 (ja) * | 2004-12-06 | 2006-06-15 | Renesas Technology Corp. | 半導体装置の製造方法 |
JP2008235728A (ja) * | 2007-03-23 | 2008-10-02 | Eudyna Devices Inc | 半導体装置 |
KR100943896B1 (ko) | 2003-02-20 | 2010-02-24 | 엘지전자 주식회사 | 화합물 반도체 소자의 제조방법 |
WO2015147848A1 (en) * | 2014-03-28 | 2015-10-01 | Intel Corporation | Anchored interconnect |
US9399822B2 (en) | 2013-09-17 | 2016-07-26 | Samsung Electronics Co., Ltd. | Liquid compositions and methods of fabricating a semiconductor device using the same |
-
2001
- 2001-02-01 JP JP2001025156A patent/JP2002231748A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100943896B1 (ko) | 2003-02-20 | 2010-02-24 | 엘지전자 주식회사 | 화합물 반도체 소자의 제조방법 |
WO2006061875A1 (ja) * | 2004-12-06 | 2006-06-15 | Renesas Technology Corp. | 半導体装置の製造方法 |
JPWO2006061875A1 (ja) * | 2004-12-06 | 2008-08-07 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2008235728A (ja) * | 2007-03-23 | 2008-10-02 | Eudyna Devices Inc | 半導体装置 |
US9399822B2 (en) | 2013-09-17 | 2016-07-26 | Samsung Electronics Co., Ltd. | Liquid compositions and methods of fabricating a semiconductor device using the same |
WO2015147848A1 (en) * | 2014-03-28 | 2015-10-01 | Intel Corporation | Anchored interconnect |
US9818710B2 (en) | 2014-03-28 | 2017-11-14 | Intel Corporation | Anchored interconnect |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6355576B1 (en) | Method for cleaning integrated circuit bonding pads | |
US7732224B2 (en) | Metal line pattern of semiconductor device and method of forming the same | |
US6924172B2 (en) | Method of forming a bond pad | |
US6576404B2 (en) | Carbon-doped hard mask and method of passivating structures during semiconductor device fabrication | |
KR20010069990A (ko) | 반도체기판 처리방법 | |
US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
US6723626B2 (en) | Method of manufacturing semiconductor device | |
US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
JP2002231748A (ja) | バンプ電極の形成方法 | |
US6221752B1 (en) | Method of mending erosion of bonding pad | |
JP2861785B2 (ja) | 半導体装置の配線の形成方法 | |
US20080001295A1 (en) | Method for reducing defects after a metal etching in semiconductor devices | |
JP3704030B2 (ja) | 半導体装置の製造方法 | |
JPS61214538A (ja) | 配線構造体の製造方法 | |
JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
JP3304309B2 (ja) | 金属含有構造を形成する方法 | |
JP2002217225A (ja) | バンプ電極の形成方法 | |
JP2000357734A (ja) | 半導体装置の製造方法 | |
KR100588892B1 (ko) | 반도체 소자의 패드 산화 방지방법 | |
JP4620964B2 (ja) | 金属膜のパターン形成方法 | |
KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
JPH1187331A (ja) | 半導体装置の製造方法 | |
JP2001351974A (ja) | 半導体装置の製造方法 | |
US6548231B1 (en) | Enhanced passivation scheme for post metal etch clean process | |
JP2002217224A (ja) | バンプ電極構造の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |