JP2002221737A - Active matrix type display unit - Google Patents
Active matrix type display unitInfo
- Publication number
- JP2002221737A JP2002221737A JP2001331861A JP2001331861A JP2002221737A JP 2002221737 A JP2002221737 A JP 2002221737A JP 2001331861 A JP2001331861 A JP 2001331861A JP 2001331861 A JP2001331861 A JP 2001331861A JP 2002221737 A JP2002221737 A JP 2002221737A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light
- thin film
- tft
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はアクティブマトリク
ス型の表示装置に関する。より詳しくは、表示装置の駆
動基板に集積形成されたスイッチング用薄膜トランジス
タの遮光構造に関する。The present invention relates to an active matrix type display device. More specifically, the present invention relates to a light shielding structure of a switching thin film transistor integrated on a driving substrate of a display device.
【０００２】[0002]
【従来の技術】アクティブマトリクス型の表示装置はそ
の応用範囲が拡大されており、例えば投射型のプロジェ
クタに応用されている。図１１を参照してプロジェクタ
用表示装置の構造を簡潔に説明する。この表示装置は入
射側の透明対向板１０１と、出射側の透明駆動板１０２
と、両基板の間に保持された液晶等の電気光学物質１０
３とからなるパネル構造を有する。駆動基板１０２の内
表面には透明な画素電極１０４とスイッチング用の薄膜
トランジスタＴＦＴとが集積的に形成されている。ＴＦ
Ｔのドレイン領域Ｄには前述した画素電極１０４が接続
され、ソース領域Ｓには配線電極１０５が接続してい
る。一方対向基板１０１の内表面にはブラックマスク１
０６が形成されており、開口部１０７と遮閉部１０８と
を有する。開口部１０７は駆動基板１０２側の画素電極
１０４に整合する一方、遮閉部１０８はＴＦＴを入射光
から遮閉している。ブラックマスク１０６の上には絶縁
膜１０９を介して透明な対向電極１１０が形成されてい
る。2. Description of the Related Art The application range of an active matrix type display device has been expanded, and is applied to, for example, a projection type projector. The structure of the projector display device will be briefly described with reference to FIG. This display device has a transparent opposing plate 101 on the incident side and a transparent driving plate 102 on the output side.
And an electro-optical material 10 such as a liquid crystal held between the two substrates.
3 as a panel structure. On the inner surface of the drive substrate 102, a transparent pixel electrode 104 and a switching thin film transistor TFT are formed integrally. TF
The pixel electrode 104 described above is connected to the drain region D of T, and the wiring electrode 105 is connected to the source region S. On the other hand, a black mask 1 is provided on the inner surface of the opposite substrate 101.
06 is formed, and has an opening 107 and a shielding part 108. The opening 107 is aligned with the pixel electrode 104 on the driving substrate 102 side, while the shield 108 shields the TFT from incident light. On the black mask 106, a transparent counter electrode 110 is formed via an insulating film 109.
【０００３】[0003]
【発明が解決しようとする課題】投射型プロジェクタで
は十分に輝度の高い投影画像を得る為、光源は例えば百
万LUX 程度の光量を放射する。ここで表示装置がスイッ
チング素子としてＴＦＴを使用している場合、強度の極
めて高い入射光により光リーク電流が発生し、クロスト
ークやコントラストの低下が生じるという課題がある。
ＴＦＴは光に対して敏感な多結晶シリコン等の半導体薄
膜１１１を素子領域として用いている。従来の表示装置
ではＴＦＴを遮閉する為、入射側に位置する対向基板１
０１の内表面にブラックマスク１０６を設けている。し
かしながら、開口部１０７の端部近傍を斜めに通過する
入射光１１２ａは半導体薄膜１１１を直接照射する惧れ
がある。例えば斜め入射光１１２ａが半導体薄膜１１１
のドレイン領域Ｄ端部を照射した場合には光励起による
キャリアが発生し、ＴＦＴの光リークが起り画像品位に
悪影響を及ぼす。又、入射光の中には直接的ばかりでな
く間接的に半導体薄膜１１１を照射する光束も含まれ
る。例えば開口部１０７の中央部を通過した入射光１１
２ｂは駆動基板１０２の内表面や外表面及び対向基板１
０１の内表面で反射を繰り返し、間接的に半導体薄膜１
１１を照射する可能性がある。この場合にもドレイン領
域近傍で光励起によるキャリアが発生しＴＦＴの光リー
クが起り画像品位に悪影響を及ぼす。In a projection type projector, a light source emits a light amount of, for example, about one million LUX in order to obtain a projection image with sufficiently high luminance. Here, when the display device uses a TFT as a switching element, there is a problem in that light leakage current occurs due to incident light having extremely high intensity, which causes crosstalk and a decrease in contrast.
The TFT uses a semiconductor thin film 111 such as polycrystalline silicon which is sensitive to light as an element region. In the conventional display device, in order to block the TFT, the counter substrate 1 located on the incident side is used.
01 is provided with a black mask 106 on the inner surface. However, the incident light 112a obliquely passing near the end of the opening 107 may directly irradiate the semiconductor thin film 111. For example, the oblique incident light 112a is
When the edge of the drain region D is irradiated, carriers are generated by photoexcitation, and light leakage of the TFT occurs to adversely affect image quality. In addition, the incident light includes a light beam that irradiates the semiconductor thin film 111 not only directly but also indirectly. For example, the incident light 11 that has passed through the center of the opening 107
2b denotes the inner and outer surfaces of the drive substrate 102 and the opposing substrate 1
01 is repeatedly reflected on the inner surface of the semiconductor thin film 1 indirectly.
11 may be irradiated. In this case as well, carriers are generated by photoexcitation near the drain region, causing light leakage of the TFT and adversely affecting image quality.
【０００４】[0004]
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はアクティブマトリクス型表示装置の
スイッチング用薄膜トランジスタに直接的もしくは間接
的に入射する外光を効率的に除去する遮光構造を提供す
る事を目的とする。かかる目的を達成する為に以下の手
段を講じた。即ち、本発明にかかるアクティブマトリク
ス型表示装置は基本的な構成として駆動基板と対向基板
と両者の間に保持された電気光学物質とを備えたパネル
構造を有する。駆動基板には画素電極とスイッチング用
の薄膜トランジスタが集積形成されている一方、対向基
板には透明な対向電極が形成されている。前記薄膜トラ
ンジスタは、チャネル領域と、その一端側に位置するソ
ース領域と、その他端側に位置し且つ画素電極に接続す
るドレイン領域と、金属膜からなり該ソース領域に接続
する配線電極と、該チャネル領域に重なるゲート電極と
を備えている。特徴事項として、該配線電極と同層の金
属膜からなる遮光パタンが形成されており、チャネル領
域とドレイン領域の接合部のみを被覆する。前記薄膜ト
ランジスタはＬＤＤ構造を有しており該接合部にはソー
ス領域及びドレイン領域より不純物濃度の低いＬＤＤ領
域が介在している。前記遮光パタンは該ＬＤＤ領域を被
覆する。SUMMARY OF THE INVENTION In view of the above-mentioned problems in the prior art, the present invention provides a light-shielding structure for efficiently removing external light that directly or indirectly enters a switching thin film transistor of an active matrix display device. The purpose is to provide. The following measures were taken to achieve this purpose. That is, the active matrix display device according to the present invention has, as a basic configuration, a panel structure including a driving substrate, a counter substrate, and an electro-optical material held between the two. A pixel electrode and a switching thin film transistor are integrally formed on a driving substrate, while a transparent counter electrode is formed on a counter substrate. The thin film transistor includes a channel region, a source region located at one end thereof, a drain region located at the other end and connected to the pixel electrode, a wiring electrode made of a metal film and connected to the source region, A gate electrode overlapping the region. As a characteristic feature, a light-shielding pattern made of a metal film of the same layer as the wiring electrode is formed, and covers only the junction between the channel region and the drain region. The thin film transistor has an LDD structure, and an LDD region having a lower impurity concentration than the source and drain regions is interposed at the junction. The light shielding pattern covers the LDD region.
【０００５】一態様によれば、前記薄膜トランジスタは
マルチゲート構造を有しており直列配置した複数のチャ
ネル領域及び対応する複数のゲート電極を備えている。
この場合、前記遮光パタンは少なくとも一個のチャネル
領域に属する接合部を被覆する。According to one embodiment, the thin film transistor has a multi-gate structure and includes a plurality of channel regions arranged in series and a corresponding plurality of gate electrodes.
In this case, the light-shielding pattern covers a joint belonging to at least one channel region.
【０００６】なお、本発明では前記電気光学物質は例え
ば液晶等を用いる事ができる。In the present invention, for example, a liquid crystal or the like can be used as the electro-optical material.
【０００７】本発明によれば、配線電極と同層の金属膜
からなる遮光パタンを薄膜トランジスタ上に設けチャネ
ル領域とドレイン領域の接合部のみを被覆している。従
って、開口部を斜めに進入した入射光が薄膜トランジス
タに到達しても、遮光パタンが介在する為接合部は光照
射を受けない。この為光励起によるキャリアが発生せ
ず、薄膜トランジスタに光リークが起きない。According to the present invention, a light-shielding pattern made of a metal film of the same layer as a wiring electrode is provided on a thin film transistor to cover only a junction between a channel region and a drain region. Therefore, even if the incident light that has entered the opening obliquely reaches the thin film transistor, the junction is not irradiated with light because the light shielding pattern is interposed. For this reason, carriers are not generated by light excitation, and light leakage does not occur in the thin film transistor.
【０００８】[0008]
【発明の実施の形態】以下図面を参照して本発明の好適
な実施例を詳細に説明する。図１は本発明にかかるアク
ティブマトリクス型表示装置の基本的な構成を示す模式
的な平面図である。本表示装置は駆動基板と対向基板と
両者の間に保持された電気光学物質とを備えたパネル構
造を有する。駆動基板にはマトリクス状の画素電極１と
スイッチング用の薄膜トランジスタＴＦＴが集積形成さ
れている。一方対向基板には透明な対向電極が形成され
ている。薄膜トランジスタはチャネル領域と、その一端
側に位置するソース領域Ｓと、その他端側に位置し且つ
画素電極１に電気接続するドレイン領域Ｄとを有する。
又金属膜からなる配線電極（図示せず）がソース領域Ｓ
に接続している。さらに、チャネル領域に重なるゲート
電極を備えており、図１では説明の都合上チャネル領域
とゲート電極の重なった部分をゲート領域Ｇとして表わ
している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic plan view showing a basic configuration of an active matrix display device according to the present invention. The display device has a panel structure including a driving substrate, a counter substrate, and an electro-optical material held between the driving substrate and the counter substrate. On the drive substrate, a matrix-shaped pixel electrode 1 and a switching thin film transistor TFT are integrally formed. On the other hand, a transparent counter electrode is formed on the counter substrate. The thin film transistor has a channel region, a source region S located at one end thereof, and a drain region D located at the other end and electrically connected to the pixel electrode 1.
Further, a wiring electrode (not shown) made of a metal film is formed in the source region S.
Connected to Further, a gate electrode overlapping the channel region is provided. In FIG. 1, a portion where the channel region and the gate electrode overlap is represented as a gate region G for convenience of explanation.
【０００９】第一の特徴事項として、配線電極と同層の
金属膜からなる遮光パタン２が形成されており、チャネ
ル領域（即ちゲート領域Ｇ）とソース領域Ｓの接合部及
びゲート領域Ｇとドレイン領域Ｄの接合部の少なくとも
一方を被覆する。本例ではゲート領域Ｇとソース領域Ｓ
の接合部及びゲート領域Ｇとドレイン領域Ｄの接合部の
両方を被覆している。又、本例では薄膜トランジスタＴ
ＦＴはＬＤＤ構造を有しており、上述した接合部にはソ
ース領域Ｓ及びドレイン領域Ｄより不純物濃度の低いＬ
ＤＤ領域が介在している。従って、本例では遮光パタン
２はＬＤＤ領域を被覆する事になる。As a first feature, a light-shielding pattern 2 made of a metal film of the same layer as the wiring electrode is formed, and a junction between a channel region (that is, a gate region G) and a source region S and a gate region G and a drain region are formed. At least one of the joints in the region D is covered. In this example, the gate region G and the source region S
And the junction between the gate region G and the drain region D. In this example, the thin film transistor T
The FT has an LDD structure, and the above-mentioned junction has an L concentration lower than that of the source region S and the drain region D.
The DD region is interposed. Therefore, in this example, the light-shielding pattern 2 covers the LDD region.
【００１０】引き続き図１を参照して本発明の第二の特
徴を説明する。前述した様に、駆動基板にはマトリクス
状の画素電極１と、個々の画素電極に接続するドレイン
領域Ｄ及び信号入力側となるソース領域Ｓを備えた薄膜
トランジスタＴＦＴとが集積形成され、対向基板には透
明な対向電極が形成されている。さらに、両基板の片側
（例えば対向基板側）にはブラックマスク３が形成され
ており、画素電極１に整合する開口部４とＴＦＴを外光
から遮閉する遮閉部５とを有する。特徴事項として、個
々のＴＦＴは、ソース領域Ｓ及びドレイン領域Ｄが周囲
の開口部４から最も遠く離間する様に最適配置されてい
る。図示の例では、一個のＴＦＴが上下に位置する一対
の開口部４から等距離に配置されており、ソース領域Ｓ
及びドレイン領域Ｄは上下何れの開口部４から最も遠く
離間している事になる。なお前述した様に本例ではＴＦ
ＴがＬＤＤ構造を有しており、ソース領域Ｓ及びドレイ
ン領域Ｄの一部分に不純物濃度の低いＬＤＤ領域を備え
ている。この場合、ＬＤＤ領域を基準にしてＴＦＴを最
適配置する。換言すると、光に対して敏感なＬＤＤ領域
を周囲の開口部４から最も遠く離間する様にＴＦＴを最
適配置する。The second feature of the present invention will be described with reference to FIG. As described above, a matrix-shaped pixel electrode 1 and a thin film transistor TFT having a drain region D connected to each pixel electrode and a source region S on the signal input side are integrally formed on the driving substrate, and are formed on the opposing substrate. Is formed with a transparent counter electrode. Further, a black mask 3 is formed on one side (for example, the opposite substrate side) of both substrates, and has an opening 4 matching the pixel electrode 1 and a shielding part 5 for shielding the TFT from external light. As a feature, the individual TFTs are optimally arranged such that the source region S and the drain region D are farthest from the surrounding opening 4. In the illustrated example, one TFT is arranged at an equal distance from a pair of openings 4 located above and below, and the source region S
The drain region D is farthest from the upper and lower openings 4. As described above, in this example, TF
T has an LDD structure, and has an LDD region with a low impurity concentration in a part of the source region S and the drain region D. In this case, the TFTs are optimally arranged based on the LDD region. In other words, the TFTs are optimally arranged such that the light-sensitive LDD region is farthest away from the surrounding opening 4.
【００１１】図２は参考として最適配置から外れたＴＦ
Ｔのレイアウトを表わしている。理解を容易にする為、
図１と対応する部分には対応する参照番号を付するとと
もに、ＴＦＴのレイアウトと直接関連しない部分につい
ては図示を省略している。この参考例ではＴＦＴが上下
に位置する一対の開口部４に対して偏って配置されてい
る。従って最適配置とはならず、ＴＦＴのソース領域Ｓ
及びドレイン領域Ｄが下側の開口部４に接近している。
この為、開口部４から入射した光の照射を受けやすい構
造となっている。FIG. 2 is a graph showing the TF deviated from the optimal arrangement
The layout of T is shown. To facilitate understanding,
Parts corresponding to those in FIG. 1 are denoted by corresponding reference numerals, and parts not directly related to the layout of the TFTs are not shown. In this reference example, the TFTs are arranged eccentrically with respect to a pair of openings 4 located above and below. Therefore, the arrangement is not optimal, and the source region S of the TFT is not
And the drain region D approaches the lower opening 4.
For this reason, the structure is easy to receive irradiation of light incident from the opening 4.
【００１２】図３は、図１に示したアクティブマトリク
ス型表示装置に含まれる画素一個に相当する等価回路図
である。図示する様にＴＦＴのゲート電極はゲート線に
接続されている。ソース領域は上述した配線電極を介し
て信号線に接続している。ドレイン領域は画素電極に接
続している。画素電極と対向電極との間に電気光学物質
として液晶が保持され、微小な液晶セルＬＣを構成す
る。ブラックマスク３に形成された開口部４から液晶セ
ルＬＣが露出する事になる。なお、液晶セルＬＣと並列
に保持容量Ｃｓも形成されている。保持容量Ｃｓの一端
はＴＦＴのドレイン領域に接続され、他端は補助ライン
を介して対向電極に接続している。液晶セルＬＣを構成
する画素電極を除いてＴＦＴを含む全ての構成要素がブ
ラックマスク３の遮閉部５により外光から遮閉されてい
る。FIG. 3 is an equivalent circuit diagram corresponding to one pixel included in the active matrix type display device shown in FIG. As shown, the gate electrode of the TFT is connected to a gate line. The source region is connected to the signal line via the above-described wiring electrode. The drain region is connected to the pixel electrode. A liquid crystal is held as an electro-optical material between the pixel electrode and the counter electrode, and constitutes a minute liquid crystal cell LC. The liquid crystal cell LC is exposed from the opening 4 formed in the black mask 3. Note that a storage capacitor Cs is also formed in parallel with the liquid crystal cell LC. One end of the storage capacitor Cs is connected to the drain region of the TFT, and the other end is connected to the counter electrode via an auxiliary line. Except for the pixel electrodes constituting the liquid crystal cell LC, all the components including the TFTs are shielded from external light by the shielding portion 5 of the black mask 3.
【００１３】図４は、図１に示す様に最適配置したＴＦ
Ｔの光リーク電流と、図２に示した様に最適配置されて
いないＴＦＴの光リーク電流を測定して比較表示したグ
ラフである。なお、この測定に当たっては純粋にＴＦＴ
の配置関係に依存する効果のみを抽出する為、遮光パタ
ンを除いたサンプルを対象にしている。図４のグラフは
ＴＦＴのオフ状態で所定量の入射光を照射した時、ソー
ス／ドレイン間に流れる光リーク電流ＩＤＳとソース／
ドレイン間電圧ＶＤＳとの関係を示している。カーブＡ
はＴＦＴを最適配置した場合であり、カーブＢは最適配
置から外れた場合を表わしている。グラフから明らかな
様に、ＴＦＴをブラックマスク３に対して最適配置する
事により光リーク電流を激減させる事が可能になる。換
言すると、周囲の開口部に対してＴＦＴを略中央に配置
する事により、何れの開口部からも遠く離間してソース
領域及びドレイン領域をレイアウトできる。従って、開
口部から進入した入射光がパネル内で反射を繰り返し横
方向に拡散してもソース領域及びドレイン領域に到達す
る確率が低くなる。FIG. 4 shows TFs optimally arranged as shown in FIG.
FIG. 3 is a graph in which a light leakage current of T and a light leakage current of a TFT not optimally arranged as shown in FIG. In this measurement, purely TFT
In order to extract only the effect that depends on the arrangement relationship, the sample excluding the light-shielding pattern is targeted. The graph of FIG. 4 shows that the light leakage current IDS flowing between the source / drain and the source / drain when a predetermined amount of incident light is irradiated while the TFT is off.
The relationship with the drain-to-drain voltage VDS is shown. Curve A
Shows a case where the TFT is optimally arranged, and a curve B shows a case where the TFT deviates from the optimal arrangement. As is clear from the graph, light leakage current can be drastically reduced by optimally disposing the TFT with respect to the black mask 3. In other words, by arranging the TFT substantially at the center with respect to the surrounding openings, the source region and the drain region can be laid out far from any of the openings. Therefore, even if the incident light entering from the opening repeatedly reflects in the panel and diffuses in the horizontal direction, the probability of reaching the source region and the drain region is reduced.
【００１４】以上、本発明の第二の特徴事項を先に詳細
に説明したが、次に図５を参照して第一の特徴事項につ
き詳細な説明を加える。図５はＴＦＴの表面に形成され
る遮光パタン２の具体例を示す模式的な平面図である。
具体例（Ａ）ではＴＦＴが通常の構造を有しており、ソ
ース領域Ｓとゲート領域Ｇが直接接するとともに、ゲー
ト領域Ｇとドレイン領域Ｄも直接接触している。本例で
はゲート領域Ｇとドレイン領域Ｄとの接合部のみに遮光
パタン２を設けている。ＴＦＴではドレイン近傍で光励
起によるキャリアが発生しやすく、ここを入射光から遮
閉する事は光リーク電流の抑制に効果的である。遮光パ
タン２を設ける事により開口部を斜めに進入した入射光
が直接ＴＦＴを照射しても接合部を保護する事が可能に
なる。次の具体例（Ｂ）は遮光パタン２がドレイン領域
Ｄ側の接合部のみならずゲート領域Ｇにまで及んで被覆
している。例えば遮光パタン２としてアルミニウム又は
アルミニウム合金を採用した場合、パタニングの微細化
に限度がある為、場合によっては接合部のみならずゲー
ト領域も被覆する事になる。The second feature of the present invention has been described in detail above. Next, the first feature will be described in detail with reference to FIG. FIG. 5 is a schematic plan view showing a specific example of the light shielding pattern 2 formed on the surface of the TFT.
In the specific example (A), the TFT has a normal structure, in which the source region S and the gate region G are in direct contact, and the gate region G and the drain region D are also in direct contact. In this example, the light shielding pattern 2 is provided only at the junction between the gate region G and the drain region D. In a TFT, carriers are easily generated by light excitation near the drain, and blocking this from incident light is effective in suppressing light leakage current. The provision of the light-shielding pattern 2 makes it possible to protect the junction even if the incident light that enters the opening obliquely irradiates the TFT directly. In the following specific example (B), the light shielding pattern 2 covers not only the junction on the drain region D side but also the gate region G. For example, when aluminum or an aluminum alloy is used as the light-shielding pattern 2, there is a limit to miniaturization of the patterning, so that not only the junction but also the gate region may be covered in some cases.
【００１５】次の具体例（Ｃ）は先の具体例（Ａ）と逆
に、ソース領域Ｓ側の接合部に遮光パタン２を設けたも
のである。電気光学物質として液晶を採用した場合一般
に交流反転駆動が行なわれ、ソース領域Ｓとドレイン領
域Ｄは極性反転に応じて交互に役割が交換する。従っ
て、ソース領域Ｓ側の接合部に遮光パタン２を設けると
光リーク電流を抑制できる。但し、構造的にはドレイン
領域Ｄ側の接合部がソース領域Ｓ側の接合部に比べ画素
電極に近くなる為相対的に開口部に接近し光照射を受け
る確率が高い。次の具体例（Ｄ）は具体例（Ｃ）に比べ
さらに遮光パタン２をゲート領域Ｇ側に延設したもので
ある。次の具体例（Ｅ）はソース領域Ｓ側の接合部とド
レイン領域Ｄ側の接合部の両者に整合して遮光パタン２
を設けている。具体例（Ｆ）は具体例（Ｅ）に比べさら
に遮光パタン２をゲート領域Ｇにまで拡大し連続化した
ものである。具体例（Ｅ）に比べパタニングが容易にな
る。The following specific example (C) is different from the specific example (A) in that the light-shielding pattern 2 is provided at the junction on the source region S side. When liquid crystal is adopted as the electro-optical material, AC inversion driving is generally performed, and the roles of the source region S and the drain region D are alternately changed according to the polarity inversion. Therefore, when the light-shielding pattern 2 is provided at the junction on the source region S side, the light leakage current can be suppressed. However, structurally, the junction on the drain region D side is closer to the pixel electrode than the junction on the source region S side, so that there is a high probability of relatively approaching the opening and receiving light irradiation. In the following specific example (D), the light-shielding pattern 2 is further extended to the gate region G side as compared with the specific example (C). In the following specific example (E), the light shielding pattern 2 is aligned with both the junction on the source region S side and the junction on the drain region D side.
Is provided. In the specific example (F), the light-shielding pattern 2 is further expanded to the gate region G and made continuous as compared with the specific example (E). Patterning becomes easier than the specific example (E).
【００１６】具体例（Ｇ）では、ＴＦＴがＬＤＤ構造を
有しており、接合部にはソース領域Ｓ及びドレイン領域
Ｄより不純物濃度の低いＬＤＤ領域が介在している。こ
のＬＤＤ領域は一般にＴＦＴの電気的リークを抑制する
為に設けられている。具体例（Ｇ）ではドレイン領域Ｄ
側のＬＤＤ領域と整合する様に遮光パタン２を設けてお
り、上述した電気的リークに加え光リークも抑制する様
にしている。次の具体例（Ｈ）は具体例（Ｇ）に比べ遮
光パタン２をさらにゲート領域Ｇまで拡大した例であ
る。次の具体例（Ｉ）は具体例（Ｇ）と逆に、ソース領
域Ｓ側のＬＤＤ領域を遮閉する様に遮光パタン２が形成
されている。次の具体例（Ｊ）は具体例（Ｉ）に比べ、
遮光パタン２をゲート領域Ｇ側まで延長したものであ
る。具体例（Ｋ）はソース領域Ｓ側のＬＤＤ領域とドレ
イン領域Ｄ側のＬＤＤ領域の両者を２本の遮光パタン２
で被覆したものである。この具体例（Ｋ）は図１に示し
た構造と対応している。最後の具体例（Ｌ）は具体例
（Ｋ）の構造からさらに遮光パタン２をゲート領域Ｇ上
に拡大し連続化したものである。In the specific example (G), the TFT has an LDD structure, and an LDD region having a lower impurity concentration than the source region S and the drain region D is interposed at the junction. This LDD region is generally provided to suppress electrical leakage of the TFT. In the specific example (G), the drain region D
The light-shielding pattern 2 is provided so as to match the LDD region on the side, and light leakage is suppressed in addition to the above-described electric leakage. The following specific example (H) is an example in which the light shielding pattern 2 is further expanded to the gate region G as compared with the specific example (G). In the next specific example (I), the light shielding pattern 2 is formed so as to block the LDD region on the source region S side, contrary to the specific example (G). The next specific example (J) is different from the specific example (I)
The light shielding pattern 2 is extended to the gate region G side. In the specific example (K), both the LDD region on the source region S side and the LDD region on the drain region D side are two light-shielding patterns 2.
It is what was covered with. This specific example (K) corresponds to the structure shown in FIG. In the last specific example (L), the light shielding pattern 2 is further expanded on the gate region G to be continuous from the structure of the specific example (K).
【００１７】図６は通常構造のＴＦＴにつき遮光パタン
の効果を測定したグラフである。横軸にＶＤＳをとり縦
軸にＩＤＳをとってある。カーブａは遮光パタンを設け
ないＴＦＴのリーク電流を表わしており、カーブｂはド
レイン領域側接合部又はソース領域側接合部の一方にの
み遮光パタン２を設けたＴＦＴのリーク電流を表わして
おり、カーブｃは両方の接合部に遮光パタンを被覆した
ＴＦＴのリーク電流を表わしている。遮光する部位によ
り効果は異なるものの、本発明が光リークに対して効果
的である事が図６のグラフより明らかである。FIG. 6 is a graph showing the effect of a light-shielding pattern on a TFT having a normal structure. The horizontal axis represents VDS and the vertical axis represents IDS. Curve a represents the leak current of a TFT having no light-shielding pattern, and curve b represents the leak current of a TFT provided with the light-shielding pattern 2 only at one of the drain region-side junction and the source region-side junction. Curve c represents the leak current of a TFT having both junctions covered with a light-shielding pattern. Although the effect differs depending on the light-shielded portion, it is clear from the graph of FIG. 6 that the present invention is effective against light leakage.
【００１８】図７はＬＤＤ構造を有するＴＦＴについて
本発明の効果を測定したグラフである。図６のグラフと
同様に横軸にＶＤＳをとり縦軸にＩＤＳをとってある。
カーブｄは遮光パタンを形成しないＴＦＴのリーク電流
を表わし、カーブｅはソース端のＬＤＤ領域又はドレイ
ン端のＬＤＤ領域の一方を遮光パタンで被覆したＴＦＴ
のリーク電流を表わし、カーブｆは両方のＬＤＤ領域を
遮光パタンで被覆したＴＦＴのリーク電流を表わしてい
る。図６のグラフと同様に、遮光パタンを設ける事によ
りリーク電流のうち光リークに起因する部分が顕著に低
減化できる。さらに、ＬＤＤ構造とした事により図６の
通常構造に比べ、電気的リークも低減化されている。FIG. 7 is a graph showing the effect of the present invention measured on a TFT having an LDD structure. As in the graph of FIG. 6, VDS is plotted on the horizontal axis and IDS is plotted on the vertical axis.
Curve d represents the leakage current of the TFT without forming the light-shielding pattern, and curve e represents the TFT in which one of the LDD region at the source end and the LDD region at the drain end is covered with the light-shielding pattern.
, And the curve f represents the leak current of a TFT in which both LDD regions are covered with a light-shielding pattern. As in the graph of FIG. 6, by providing the light-shielding pattern, a portion of the leak current due to light leakage can be significantly reduced. Further, by adopting the LDD structure, electric leakage is reduced as compared with the normal structure of FIG.
【００１９】図８は、本発明にかかるアクティブマトリ
クス型表示装置の一実施例を示す模式的な断面図であ
る。本表示装置は透過型であり、入射側の透明対向基板
１１と、出射側の透明駆動基板１２と、両者の間に保持
された液晶１３とからなるパネル構造を有する。透明駆
動基板１２の内表面には透明画素電極１４と、入射光に
対し遮光されたスイッチング用の薄膜トランジスタＴＦ
Ｔとが集積的に形成されている。ＴＦＴは多結晶シリコ
ン等の半導体薄膜１６を素子領域として用いている。半
導体薄膜１６の上にはゲート絶縁膜１７を介してゲート
電極１５がパタニング形成されている。ゲート電極１５
の直下にはチャネル領域Ｃｈが設けられ、その両側には
ドレイン領域Ｄとソース領域Ｓが設けられる。かかる構
成を有するＴＦＴは第一層間絶縁膜１８により被覆され
ている。第一層間絶縁膜１８の上にはアルミニウム又は
アルミニウム合金等からなる配線電極１９がパタニング
形成されており、ＴＦＴのソース領域Ｓと電気接続して
いる。又、配線電極１９と同一層のアルミニウム膜又は
アルミニウム合金膜により遮光パタン３０が形成されて
おり、ＴＦＴの素子領域を入射光から遮閉している。配
線電極１９及び遮光パタン３０の表面は第二層間絶縁膜
２０により被覆されている。前述した透明画素電極１４
は第二層間絶縁膜２０の上に形成されており、コンタク
トホールを介してＴＦＴのドレイン領域Ｄに電気接続し
ている。透明画素電極１４の表面は配向膜２１により被
覆されている。FIG. 8 is a schematic sectional view showing an embodiment of the active matrix type display device according to the present invention. This display device is of a transmissive type, and has a panel structure including a transparent counter substrate 11 on the incident side, a transparent driving substrate 12 on the output side, and a liquid crystal 13 held therebetween. On the inner surface of the transparent driving substrate 12, a transparent pixel electrode 14 and a switching thin film transistor TF shielded from incident light are provided.
T are formed integrally. The TFT uses a semiconductor thin film 16 such as polycrystalline silicon as an element region. A gate electrode 15 is patterned on the semiconductor thin film 16 with a gate insulating film 17 interposed therebetween. Gate electrode 15
Is provided immediately below the channel region Ch, and a drain region D and a source region S are provided on both sides thereof. The TFT having such a configuration is covered with the first interlayer insulating film 18. A wiring electrode 19 made of aluminum, an aluminum alloy or the like is formed on the first interlayer insulating film 18 by patterning, and is electrically connected to the source region S of the TFT. Further, a light-shielding pattern 30 is formed by the same layer of aluminum film or aluminum alloy film as the wiring electrode 19, and blocks the TFT element region from incident light. The surfaces of the wiring electrode 19 and the light-shielding pattern 30 are covered with the second interlayer insulating film 20. The above-mentioned transparent pixel electrode 14
Is formed on the second interlayer insulating film 20 and is electrically connected to the drain region D of the TFT via a contact hole. The surface of the transparent pixel electrode 14 is covered with an alignment film 21.
【００２０】一方透明対向基板１１の内表面にはブラッ
クマスク２２が形成されており、透明画素電極１４と整
合する開口２３を有している。この開口２３からドレイ
ン領域Ｄ及びソース領域Ｓが最も遠ざかる様にＴＦＴが
最適配置されている。ブラックマスク２２は金属材料か
らなる。その表面には絶縁膜２５を介して対向電極２４
が全面的に形成されている。場合によってはカラーフィ
ルタ膜が設けられておりカラー表示が可能になってい
る。対向電極２４は配向膜２１により被覆されている。On the other hand, a black mask 22 is formed on the inner surface of the transparent counter substrate 11, and has an opening 23 aligned with the transparent pixel electrode 14. The TFT is optimally arranged such that the drain region D and the source region S are farthest from the opening 23. The black mask 22 is made of a metal material. On the surface thereof, a counter electrode 24 is provided via an insulating film 25.
Are formed over the entire surface. In some cases, a color filter film is provided to enable color display. The counter electrode 24 is covered with the alignment film 21.
【００２１】図９は本発明をマルチゲート構造のＴＦＴ
に適用した実施例を表わす模式的な断面図である。図示
するＴＦＴはｎチャネル型であり画素駆動用スイッチン
グ素子を構成する。石英基板５１の上にはパタニングさ
れた多結晶半導体薄膜が形成されている。この薄膜には
ソース領域５３とソース／ドレイン領域５４とドレイン
領域５５と、この三者の間に位置する一対のチャネル領
域５２とが形成されている。ソース領域５３、ソース／
ドレイン領域５４及びドレイン領域５５と、各チャネル
領域５２との間には夫々ソース領域及びドレイン領域と
同一導電型の低濃度不純物領域即ちＬＤＤ領域５６が合
計四箇所形成されている。各チャネル領域５２の上方に
は夫々ゲート絶縁膜を介して対応するゲート電極５９が
形成されている。ゲート絶縁膜は二層構造を有しゲート
酸化膜５７とゲート窒化膜５８とからなる。石英基板５
１はＰＳＧ等からなる第一層間絶縁膜６０により被覆さ
れている。第一層間絶縁膜６０に形成されたコンタクト
ホールを介して、アルミニウム等からなる配線電極６１
がソース領域５３に電気接続されている。同じくコンタ
クトホールを介してＩＴＯ等の透明導電材料からなる画
素電極６３がドレイン領域５５に電気接続されている。
この画素電極６３はＰＳＧ等からなる第二層間絶縁膜６
２の上に成膜されている。本発明の特徴事項として、配
線電極６１と同層のアルミニウム膜からなる遮光パタン
７０が形成されており、前述したＬＤＤ領域５６を上方
から被覆している。本例では合計四個の遮光パタン７０
が設けられており、全てのＬＤＤ領域５６に対応してい
る。この遮光パタン７０は配線電極６０と電気的に接続
していても良く、あるいは電気的に分離したパタンであ
っても良い。FIG. 9 shows a TFT having a multi-gate structure according to the present invention.
It is a typical sectional view showing the example applied to. The illustrated TFT is an n-channel type and forms a pixel driving switching element. On the quartz substrate 51, a patterned polycrystalline semiconductor thin film is formed. In this thin film, a source region 53, a source / drain region 54, a drain region 55, and a pair of channel regions 52 located between the three are formed. Source region 53, source /
Between the drain region 54 and the drain region 55, and each channel region 52, a total of four low-concentration impurity regions of the same conductivity type as the source region and the drain region, that is, LDD regions 56 are formed. Above each channel region 52, a corresponding gate electrode 59 is formed via a gate insulating film. The gate insulating film has a two-layer structure and includes a gate oxide film 57 and a gate nitride film 58. Quartz substrate 5
Reference numeral 1 is covered with a first interlayer insulating film 60 made of PSG or the like. Wiring electrode 61 made of aluminum or the like through a contact hole formed in first interlayer insulating film 60
Are electrically connected to the source region 53. Similarly, a pixel electrode 63 made of a transparent conductive material such as ITO is electrically connected to the drain region 55 via a contact hole.
This pixel electrode 63 is made of a second interlayer insulating film 6 made of PSG or the like.
2 is formed. As a feature of the present invention, a light-shielding pattern 70 made of an aluminum film in the same layer as the wiring electrode 61 is formed, and covers the above-described LDD region 56 from above. In this example, a total of four light shielding patterns 70
Are provided, and correspond to all the LDD regions 56. The light-shielding pattern 70 may be electrically connected to the wiring electrode 60 or may be an electrically separated pattern.
【００２２】図１０は、マルチゲート構造のＴＦＴを採
用したアクティブマトリクス型液晶表示装置の一画素分
を切り取って示した等価回路図である。スイッチング素
子はＴＦＴ１〜ＴＦＴｎの直列接続からなり、各々のゲ
ート電極は夫々共通にゲート線に接続されている。ＴＦ
Ｔ１のソース領域端部は信号線に接続されている一方、
ＴＦＴｎのドレイン領域端部は画素電極を介して液晶セ
ルＬＣを駆動する。なお、液晶セルＬＣと並列に保持容
量Ｃｓも接続されている。FIG. 10 is an equivalent circuit diagram of one pixel of an active matrix type liquid crystal display device employing a multi-gate TFT. The switching element is formed of a series connection of TFT1 to TFTn, and each gate electrode is commonly connected to a gate line. TF
The end of the source region of T1 is connected to the signal line,
The end of the drain region of the TFTn drives the liquid crystal cell LC via the pixel electrode. Note that a storage capacitor Cs is also connected in parallel with the liquid crystal cell LC.
【００２３】最後に、図９に示したマルチゲート構造と
ＬＤＤ構造を併せ持つＴＦＴの利点を参考の為説明す
る。一般に、ＴＦＴの活性領域となる多結晶シリコン薄
膜は単結晶シリコンに比し欠陥密度が大きいので電気的
なリーク電流が増大する傾向にある。この為、通常水素
拡散処理を施し欠陥密度を減少させてＴＦＴのリーク電
流を下げる様にしている。水素化が進むと多結晶シリコ
ンの欠陥準位が減少し、結晶粒界のエネルギー障壁が小
さくなるのでＬＤＤ抵抗が減少する。ＬＤＤ抵抗は水素
化の程度に大きく左右されるので、水素化の状態によっ
てはウェハ内での個々のＴＦＴのＬＤＤ抵抗が大きくば
らつく。この結果、従来ある統計的な確率でリーク電流
の大きい異常ＴＦＴが出現していた。これに対しマルチ
ゲート構造で且つＬＤＤ構造のＴＦＴでは、図１０に示
した様に等価回路的に直列接続された複数のＴＦＴのう
ち最もオフ電流の小さいＴＦＴでリーク電流の実効値が
決定される。この為、水素化の程度の相違によるリーク
電流のバラツキを激減できる。これに加え、本発明によ
ればＬＤＤ領域に整合して遮光パタンを設けており、光
照射に起因するリーク電流も顕著に抑制している。Finally, the advantages of the TFT having both the multi-gate structure and the LDD structure shown in FIG. 9 will be described for reference. In general, a polycrystalline silicon thin film serving as an active region of a TFT has a higher defect density than single crystal silicon, and thus tends to increase electric leak current. For this reason, a hydrogen diffusion process is usually performed to reduce the defect density, thereby reducing the leak current of the TFT. As the hydrogenation proceeds, the defect level of the polycrystalline silicon decreases, and the energy barrier at the crystal grain boundary decreases, so that the LDD resistance decreases. Since the LDD resistance greatly depends on the degree of hydrogenation, the LDD resistance of each TFT in a wafer greatly varies depending on the state of hydrogenation. As a result, an abnormal TFT with a large leak current has appeared with a conventional statistical probability. On the other hand, in the TFT having the multi-gate structure and the LDD structure, the effective value of the leak current is determined by the TFT having the smallest off-state current among the plurality of TFTs connected in series in an equivalent circuit as shown in FIG. . For this reason, the variation in the leak current due to the difference in the degree of hydrogenation can be drastically reduced. In addition, according to the present invention, a light-shielding pattern is provided in alignment with the LDD region, and a leakage current due to light irradiation is significantly suppressed.
【００２４】[0024]
【発明の効果】以上説明した様に、本発明によれば、配
線電極と同層の金属膜からなる遮光パタンを設け、チャ
ネル領域とドレイン領域の接合部のみを被覆している。
この遮光パタンは配線電極用フォトマスクの一部を変更
するだけで形成でき、プロセスの増加なしに画素スイッ
チング用薄膜トランジスタの光リークを低減する事がで
きるという効果がある。以上により、アクティブマトリ
クス型表示装置の画像品位が向上し、輝点欠陥やクロス
トーク等の不良が低減する為、製造歩留りが向上すると
いう効果がある。As described above, according to the present invention, a light-shielding pattern made of a metal film in the same layer as a wiring electrode is provided, and only a junction between a channel region and a drain region is covered.
This light-shielding pattern can be formed only by changing a part of the wiring electrode photomask, and has an effect that light leakage of the pixel switching thin film transistor can be reduced without increasing the number of processes. As described above, the image quality of the active matrix display device is improved, and defects such as bright spot defects and crosstalk are reduced, so that the production yield is improved.
【図１】本発明にかかるアクティブマトリクス型表示装
置の基本的な構成を示す模式的な平面図である。FIG. 1 is a schematic plan view showing a basic configuration of an active matrix display device according to the present invention.
【図２】アクティブマトリクス型表示装置の参考例を示
す模式的な平面図である。FIG. 2 is a schematic plan view showing a reference example of an active matrix display device.
【図３】一画素分の等価回路図である。FIG. 3 is an equivalent circuit diagram of one pixel.
【図４】薄膜トランジスタの光リーク電流特性を示すグ
ラフである。FIG. 4 is a graph showing light leakage current characteristics of a thin film transistor.
【図５】薄膜トランジスタに形成される遮光パタンの具
体例を示す模式的な平面図である。FIG. 5 is a schematic plan view showing a specific example of a light shielding pattern formed on a thin film transistor.
【図６】薄膜トランジスタのリーク電流特性を示すグラ
フである。FIG. 6 is a graph showing a leakage current characteristic of a thin film transistor.
【図７】同じく薄膜トランジスタのリーク電流特性を示
すグラフである。FIG. 7 is a graph showing the leakage current characteristics of the thin film transistor.
【図８】本発明にかかるアクティブマトリクス型表示装
置の一実施例を示す模式的な部分断面図である。FIG. 8 is a schematic partial cross-sectional view showing one embodiment of an active matrix display device according to the present invention.
【図９】本発明にかかるアクティブマトリクス型表示装
置の他の実施例を示す模式的な部分断面図である。FIG. 9 is a schematic partial sectional view showing another embodiment of the active matrix display device according to the present invention.
【図１０】マルチゲート構造を有する薄膜トランジスタ
の等価回路図である。FIG. 10 is an equivalent circuit diagram of a thin film transistor having a multi-gate structure.
【図１１】従来のアクティブマトリクス型表示装置の一
例を示す模式的な部分断面図である。FIG. 11 is a schematic partial cross-sectional view showing an example of a conventional active matrix display device.
１ 画素電極 ２ 遮光パタン ３ ブラックマスク ４ 開口部 ５ 遮閉部 Ｓ ソース領域 Ｄ ドレイン領域 Ｇ ゲート領域 ＴＦＴ 薄膜トランジスタ Reference Signs List 1 pixel electrode 2 light-shielding pattern 3 black mask 4 opening 5 shielding part S source region D drain region G gate region TFT thin film transistor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/35 Ｇ０９Ｆ 9/35 Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１９Ｂ 29/786 ６１６Ａ ６１７Ｎ (72)発明者 猪野 益充 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 2H042 AA15 AA26 2H091 FA34Y GA13 LA03 2H092 JA24 JA37 JA41 JB31 JB33 JB52 NA22 5C094 AA25 AA42 AA43 AA48 AA53 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA05 EA07 EB02 ED15 FA01 5F110 AA06 AA21 BB01 CC02 DD03 EE28 FF02 FF03 FF09 GG02 GG13 HL03 HL06 HL07 HM15 NN02 NN25 NN45 NN47 NN72 QQ21 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme court ゛ (Reference) G09F 9/35 G09F 9/35 H01L 21/336 H01L 29/78 619B 29/786 616A 617N (72) Inventor Masumi Ino F-term (reference) in Sony Corporation 6-35 Kita-Shinagawa, Shinagawa-ku, Tokyo DB04 EA04 EA05 EA07 EB02 ED15 FA01 5F110 AA06 AA21 BB01 CC02 DD03 EE28 FF02 FF03 FF09 GG02 GG13 HL03 HL06 HL07 HM15 NN02 NN25 NN45 NN47 NN72 QQ21
Claims (3)
れた電気光学物質とを備えたパネル構造を有し、該駆動
基板には画素電極とスイッチング用の薄膜トランジスタ
が集積形成されている一方該対向基板には透明な対向電
極が形成されているアクティブマトリクス型表示装置で
あって、 前記薄膜トランジスタは、チャネル領域と、その一端側
に位置するソース領域と、その他端側に位置し且つ画素
電極に接続するドレイン領域と、金属膜からなり該ソー
ス領域に接続する配線電極と、該チャネル領域に重なる
ゲート電極と、該配線電極と同層の金属膜からなり該薄
膜トランジスタの一部を被覆する遮光パタンとを有し、 前記遮光パタンは、チャネル領域とドレイン領域との接
合部のみを被覆するとともに、 前記薄膜トランジスタはＬＤＤ構造を有しており該接合
部にはドレイン領域より不純物濃度の低いＬＤＤ領域が
介在し、前記遮光パタンは該ＬＤＤ領域を被覆する事を
特徴とするアクティブマトリクス型表示装置。1. A panel structure comprising a driving substrate, an opposing substrate, and an electro-optical material held between the driving substrate and a pixel electrode and a switching thin film transistor are integrally formed on the driving substrate. An active matrix display device in which a transparent counter electrode is formed on the counter substrate, wherein the thin film transistor includes a channel region, a source region located at one end thereof, and a pixel electrode located at the other end. And a wiring electrode made of a metal film and connected to the source region; a gate electrode overlapping the channel region; and a light shield made of a metal film in the same layer as the wiring electrode and covering a part of the thin film transistor. The light-shielding pattern covers only a junction between a channel region and a drain region, and the thin film transistor has an LDD structure. An active matrix display device having a structure, wherein an LDD region having an impurity concentration lower than that of a drain region is interposed at the junction, and the light-shielding pattern covers the LDD region.
造を有しており直列配置した複数のチャネル領域及び対
応する複数のゲート電極を備え、前記遮光パタンは少な
くとも一個のチャネル領域に属する接合部を被覆する事
を特徴とする請求項１記載のアクティブマトリクス型表
示装置。2. The thin film transistor has a multi-gate structure and includes a plurality of channel regions arranged in series and a corresponding plurality of gate electrodes, and the light-shielding pattern covers a junction belonging to at least one channel region. The active matrix display device according to claim 1, wherein:
徴とする請求項１記載のアクティブマトリクス型表示装
置。3. The active matrix display device according to claim 1, wherein said electro-optical material is composed of liquid crystal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331861A JP3551952B2 (en) | 2001-10-30 | 2001-10-30 | Active matrix display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331861A JP3551952B2 (en) | 2001-10-30 | 2001-10-30 | Active matrix display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15271194A Division JPH07333655A (en) | 1994-06-10 | 1994-06-10 | Active matrix type display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002221737A true JP2002221737A (en) | 2002-08-09 |
| JP3551952B2 JP3551952B2 (en) | 2004-08-11 |
Family
ID=19147361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331861A Expired - Lifetime JP3551952B2 (en) | 2001-10-30 | 2001-10-30 | Active matrix display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551952B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005321679A (en) * | 2004-05-11 | 2005-11-17 | Seiko Epson Corp | Electrooptical device and its manufacturing method, and electronic equipment |
| US7652293B2 (en) | 2006-09-15 | 2010-01-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US8928044B2 (en) | 2010-01-12 | 2015-01-06 | Japan Display West Inc. | Display device, switching circuit and field effect transistor |
-
2001
- 2001-10-30 JP JP2001331861A patent/JP3551952B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005321679A (en) * | 2004-05-11 | 2005-11-17 | Seiko Epson Corp | Electrooptical device and its manufacturing method, and electronic equipment |
| JP4561173B2 (en) * | 2004-05-11 | 2010-10-13 | セイコーエプソン株式会社 | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
| US7652293B2 (en) | 2006-09-15 | 2010-01-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US8928044B2 (en) | 2010-01-12 | 2015-01-06 | Japan Display West Inc. | Display device, switching circuit and field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3551952B2 (en) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7502079B2 (en) | Electro-optical device and electronic apparatus | |
| JP4876548B2 (en) | Manufacturing method of electro-optical device | |
| JP3714243B2 (en) | Semiconductor device, electro-optical device, and electronic apparatus | |
| US7123323B2 (en) | Liquid crystal display device with conductive light shielding film and contact holes | |
| JP3661669B2 (en) | Active matrix substrate, electro-optical device, electronic equipment | |
| JP2004342923A (en) | Liquid crystal device, active matrix substrate, display unit, and electronic apparatus | |
| KR100698000B1 (en) | Substrate for semiconductor device, method of manufacturing substrate for semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus | |
| JP2002156652A (en) | Electro-optical device and its manufacturing method | |
| JP2002215064A (en) | Optoelectronic device | |
| JP2002149089A (en) | Optoelectronic device and projection type display | |
| US8253909B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP4497049B2 (en) | Manufacturing method of electro-optical device | |
| JP2870075B2 (en) | Thin film transistor panel and liquid crystal display | |
| JP2004006651A (en) | Method of manufacturing electrooptic device, electrooptic device, method of manufacturing semiconductor device, semiconductor device, projection type display device, and electronic equipment | |
| JP3969439B2 (en) | Electro-optic device | |
| JP3551952B2 (en) | Active matrix display | |
| JPH07333655A (en) | Active matrix type display device | |
| JP2003243658A (en) | Semiconductor device, electrooptic device, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing electrooptic device | |
| JP2003243657A (en) | Semiconductor device, electrooptic device, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing electrooptic device | |
| JP2008003380A (en) | Electrooptical apparatus and electronic equipment | |
| JP3685869B2 (en) | Liquid crystal display device | |
| JP2001305581A (en) | Electrooptical device | |
| JP4000827B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP2004109597A (en) | Electro-optical apparatus and electronic equipment | |
| JP2002124679A (en) | Electrooptical device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |