JPH07333655A - Active matrix type display device - Google Patents
Active matrix type display deviceInfo
- Publication number
- JPH07333655A JPH07333655A JP15271194A JP15271194A JPH07333655A JP H07333655 A JPH07333655 A JP H07333655A JP 15271194 A JP15271194 A JP 15271194A JP 15271194 A JP15271194 A JP 15271194A JP H07333655 A JPH07333655 A JP H07333655A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light
- display device
- active matrix
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はアクティブマトリクス型
の表示装置に関する。より詳しくは、表示装置の駆動基
板に集積形成されたスイッチング用薄膜トランジスタの
遮光構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type display device. More specifically, the present invention relates to a light blocking structure of a switching thin film transistor that is integrated and formed on a drive substrate of a display device.
【０００２】[0002]
【従来の技術】アクティブマトリクス型の表示装置はそ
の応用範囲が拡大されており、例えば投射型のプロジェ
クタに応用されている。図１１を参照してプロジェクタ
用表示装置の構造を簡潔に説明する。この表示装置は入
射側の透明対向板１０１と、出射側の透明駆動板１０２
と、両基板の間に保持された液晶等の電気光学物質１０
３とからなるパネル構造を有する。駆動基板１０２の内
表面には透明な画素電極１０４とスイッチング用の薄膜
トランジスタＴＦＴとが集積的に形成されている。ＴＦ
Ｔのドレイン領域Ｄには前述した画素電極１０４が接続
され、ソース領域Ｓには配線電極１０５が接続してい
る。一方対向基板１０１の内表面にはブラックマスク１
０６が形成されており、開口部１０７と遮閉部１０８と
を有する。開口部１０７は駆動基板１０２側の画素電極
１０４に整合する一方、遮閉部１０８はＴＦＴを入射光
から遮閉している。ブラックマスク１０６の上には絶縁
膜１０９を介して透明な対向電極１１０が形成されてい
る。2. Description of the Related Art The application range of an active matrix type display device has been expanded, and is applied to, for example, a projection type projector. The structure of the projector display device will be briefly described with reference to FIG. This display device includes a transparent facing plate 101 on the incident side and a transparent driving plate 102 on the emitting side.
And the electro-optical material 10 such as liquid crystal held between the two substrates.
It has a panel structure consisting of 3 and 3. A transparent pixel electrode 104 and a switching thin film transistor TFT are integrally formed on the inner surface of the drive substrate 102. TF
The above-described pixel electrode 104 is connected to the drain region D of T, and the wiring electrode 105 is connected to the source region S. On the other hand, a black mask 1 is formed on the inner surface of the counter substrate 101.
06 is formed, and has an opening 107 and a blocking portion 108. The opening 107 is aligned with the pixel electrode 104 on the drive substrate 102 side, while the shielding portion 108 shields the TFT from incident light. A transparent counter electrode 110 is formed on the black mask 106 via an insulating film 109.
【０００３】[0003]
【発明が解決しようとする課題】投射型プロジェクタで
は十分に輝度の高い投影画像を得る為、光源は例えば百
万LUX 程度の光量を放射する。ここで表示装置がスイッ
チング素子としてＴＦＴを使用している場合、強度の極
めて高い入射光により光リーク電流が発生し、クロスト
ークやコントラストの低下が生じるという課題がある。
ＴＦＴは光に対して敏感な多結晶シリコン等の半導体薄
膜１１１を素子領域として用いている。従来の表示装置
ではＴＦＴを遮閉する為、入射側に位置する対向基板１
０１の内表面にブラックマスク１０６を設けている。し
かしながら、開口部１０７の端部近傍を斜めに通過する
入射光１１２ａは半導体薄膜１１１を直接照射する惧れ
がある。例えば斜め入射光１１２ａが半導体薄膜１１１
のドレイン領域Ｄ端部を照射した場合には光励起による
キャリアが発生し、ＴＦＴの光リークが起り画像品位に
悪影響を及ぼす。又、入射光の中には直接的ばかりでな
く間接的に半導体薄膜１１１を照射する光束も含まれ
る。例えば開口部１０７の中央部を通過した入射光１１
２ｂは駆動基板１０２の内表面や外表面及び対向基板１
０１の内表面で反射を繰り返し、間接的に半導体薄膜１
１１を照射する可能性がある。この場合にもドレイン領
域近傍で光励起によるキャリアが発生しＴＦＴの光リー
クが起り画像品位に悪影響を及ぼす。In the projection type projector, in order to obtain a projected image with sufficiently high brightness, the light source emits a light amount of, for example, about 1 million LUX. Here, when the display device uses a TFT as a switching element, there is a problem that a light leak current is generated by incident light having extremely high intensity, and crosstalk and contrast are deteriorated.
The TFT uses a semiconductor thin film 111 such as polycrystalline silicon which is sensitive to light as an element region. Since the conventional display device blocks the TFT, the counter substrate 1 located on the incident side
A black mask 106 is provided on the inner surface of 01. However, the incident light 112a obliquely passing near the end of the opening 107 may directly irradiate the semiconductor thin film 111. For example, the obliquely incident light 112a is reflected by the semiconductor thin film
When the end portion of the drain region D is irradiated, carriers are generated by photoexcitation, and light leakage of the TFT occurs, which adversely affects the image quality. Further, the incident light includes a light flux that directly or indirectly irradiates the semiconductor thin film 111. For example, the incident light 11 that has passed through the center of the opening 107
2b is an inner surface or an outer surface of the driving substrate 102 and the counter substrate 1
Reflection is repeated on the inner surface of 01 to indirectly form the semiconductor thin film 1.
11 may be irradiated. In this case as well, carriers are generated by photoexcitation in the vicinity of the drain region and light leakage of the TFT occurs, which adversely affects the image quality.
【０００４】[0004]
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はアクティブマトリクス型表示装置の
スイッチング用薄膜トランジスタに直接的もしくは間接
的に入射する外光を効率的に除去する遮光構造を提供す
る事を目的とする。かかる目的を達成する為に以下の二
通りの手段を講じた。第一の手段によれば、本発明にか
かるアクティブマトリクス型表示装置は基本的な構成と
して駆動基板と対向基板と両者の間に保持された電気光
学物質とを備えたパネル構造を有する。駆動基板には画
素電極とスイッチング用の薄膜トランジスタが集積形成
されている一方、対向基板には透明な対向電極が形成さ
れている。前記薄膜トランジスタは、チャネル領域と、
その一端側に位置するソース領域と、その他端側に位置
し且つ画素電極に接続するドレイン領域と、金属膜から
なり該ソース領域に接続する配線電極と、該チャネル領
域に重なるゲート電極とを備えている。特徴事項とし
て、該配線電極と同層の金属膜からなる遮光パタンが形
成されており、チャネル領域とソース領域の接合部及び
チャネル領域とドレイン領域の接合部の少なくとも一方
を被覆する。好ましくは、前記遮光パタンはチャネル領
域とソース領域の接合部及びチャネル領域とドレイン領
域の接合部の両方を被覆する。場合によっては、前記遮
光パタンは該接合部に隣接するチャネル領域に及んで被
覆を行なっても良い。In view of the above-mentioned problems of the conventional technique, the present invention provides a light-shielding structure for efficiently removing external light that directly or indirectly enters a switching thin film transistor of an active matrix display device. The purpose is to provide. The following two measures were taken to achieve this purpose. According to the first means, the active matrix type display device according to the present invention has, as a basic configuration, a panel structure including a drive substrate, a counter substrate, and an electro-optical material held between the drive substrate and the counter substrate. Pixel electrodes and thin film transistors for switching are integrally formed on the drive substrate, while transparent counter electrodes are formed on the counter substrate. The thin film transistor has a channel region,
A source region located on one end side thereof, a drain region located on the other end side and connected to the pixel electrode, a wiring electrode formed of a metal film and connected to the source region, and a gate electrode overlapping the channel region ing. As a characteristic feature, a light-shielding pattern made of a metal film in the same layer as the wiring electrode is formed and covers at least one of the junction between the channel region and the source region and the junction between the channel region and the drain region. Preferably, the light shielding pattern covers both the junction between the channel region and the source region and the junction between the channel region and the drain region. In some cases, the light-shielding pattern may cover the channel region adjacent to the junction.
【０００５】一態様によれば、前記薄膜トランジスタは
ＬＤＤ構造を有しており該接合部にはソース領域及びド
レイン領域より不純物濃度の低いＬＤＤ領域が介在して
いる。この場合、前記遮光パタンは該ＬＤＤ領域を被覆
する事になる。他の態様によれば、前記薄膜トランジス
タはマルチゲート構造を有しており直列配置した複数の
チャネル領域及び対応する複数のゲート電極を備えてい
る。この場合、前記遮光パタンは少なくとも一個のチャ
ネル領域に属する接合部を被覆する。According to one aspect, the thin film transistor has an LDD structure, and an LDD region having a lower impurity concentration than the source region and the drain region is interposed in the junction. In this case, the light shielding pattern covers the LDD region. According to another aspect, the thin film transistor has a multi-gate structure and includes a plurality of channel regions arranged in series and a plurality of corresponding gate electrodes. In this case, the light-shielding pattern covers the joint portion belonging to at least one channel region.
【０００６】第二の手段によれば、本発明にかかるアク
ティブマトリクス型表示装置は基本的な構成として、駆
動基板と対向基板と両者の間に保持された電気光学物質
とを備えたパネル構造を有する。駆動基板にはマトリク
ス状の画素電極と、個々の画素電極に接続するドレイン
領域及び信号入力側となるソース領域を備えた薄膜トラ
ンジスタとが集積形成されている。対向基板には透明な
対向電極が形成されている。さらに両基板の片方には画
素電極に整合する開口部と薄膜トランジスタを外光から
遮閉する遮閉部とからなるブラックマスクが形成されて
いる。特徴事項として、個々の薄膜トランジスタは、ソ
ース領域及びドレイン領域が周囲の開口部から最も遠く
離間する様に最適配置されている。一態様では、前記薄
膜トランジスタがＬＤＤ構造を有しておりソース領域及
びドレイン領域の一部分に不純物濃度の低いＬＤＤ領域
を備えている。この場合、薄膜トランジスタは該ＬＤＤ
領域を基準にして最適配置される。なお、本発明では前
記電気光学物質は例えば液晶等を用いる事ができる。According to the second means, the active matrix type display device according to the present invention has, as a basic structure, a panel structure provided with a driving substrate, a counter substrate and an electro-optical material held between them. Have. A matrix of pixel electrodes and thin film transistors having a drain region connected to each pixel electrode and a source region on the signal input side are integrally formed on the drive substrate. A transparent counter electrode is formed on the counter substrate. Further, a black mask having an opening aligned with the pixel electrode and a shielding portion that shields the thin film transistor from outside light is formed on one of both substrates. Characteristically, the individual thin film transistors are optimally arranged such that the source region and the drain region are farthest away from the surrounding openings. In one aspect, the thin film transistor has an LDD structure, and an LDD region having a low impurity concentration is provided in part of a source region and a drain region. In this case, the thin film transistor is the LDD
Optimal placement based on the area. In the present invention, the electro-optical material may be liquid crystal, for example.
【０００７】[0007]
【作用】本発明の第一手段によれば、配線電極と同層の
金属膜からなる遮光パタンを薄膜トランジスタ上に設け
チャネル領域とソース領域の接合部及びチャネル領域と
ドレイン領域の接合部の少なくとも一方を被覆してい
る。従って、開口部を斜めに進入した入射光が薄膜トラ
ンジスタに到達しても、遮光パタンが介在する為接合部
は光照射を受けない。この為光励起によるキャリアが発
生せず、薄膜トランジスタに光リークが起きない。又、
本発明の第二手段によれば、個々の薄膜トランジスタ
は、ソース領域及びドレイン領域が周囲の開口部から最
も遠く離間する様に最適配置されている。従って、開口
部から進入した入射光がパネル内で反射を繰り返し横方
向に拡散しても、ソース領域及びドレイン領域が開口部
から遠く離間している為到達し得ず光照射を受ける確率
が極端に低くなる。これにより、薄膜トランジスタの間
接照射による光リークを有効に防止する事ができる。According to the first means of the present invention, a light-shielding pattern made of a metal film in the same layer as the wiring electrode is provided on the thin film transistor, and at least one of the junction between the channel region and the source region and the junction between the channel region and the drain region is provided. Is covered. Therefore, even if the incident light obliquely entering the opening reaches the thin film transistor, the light-shielding pattern is interposed and the joint is not irradiated with light. Therefore, carriers are not generated by photoexcitation, and light leakage does not occur in the thin film transistor. or,
According to the second aspect of the present invention, the individual thin film transistors are optimally arranged such that the source region and the drain region are farthest away from the surrounding openings. Therefore, even if the incident light entering through the opening is repeatedly reflected in the panel and diffuses in the lateral direction, the source region and the drain region are far from the opening and cannot reach the light irradiation. It becomes low. Thereby, light leakage due to indirect irradiation of the thin film transistor can be effectively prevented.
【０００８】[0008]
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス型表示装置の基本的な構成を示す模式的な平面図
である。本表示装置は駆動基板と対向基板と両者の間に
保持された電気光学物質とを備えたパネル構造を有す
る。駆動基板にはマトリクス状の画素電極１とスイッチ
ング用の薄膜トランジスタＴＦＴが集積形成されてい
る。一方対向基板には透明な対向電極が形成されてい
る。薄膜トランジスタはチャネル領域と、その一端側に
位置するソース領域Ｓと、その他端側に位置し且つ画素
電極１に電気接続するドレイン領域Ｄとを有する。又金
属膜からなる配線電極（図示せず）がソース領域Ｓに接
続している。さらに、チャネル領域に重なるゲート電極
を備えており、図１では説明の都合上チャネル領域とゲ
ート電極の重なった部分をゲート領域Ｇとして表わして
いる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic plan view showing the basic structure of an active matrix display device according to the present invention. The display device has a panel structure including a driving substrate, a counter substrate, and an electro-optical material held between the substrates. A matrix of pixel electrodes 1 and thin film transistors TFT for switching are integrally formed on the drive substrate. On the other hand, a transparent counter electrode is formed on the counter substrate. The thin film transistor has a channel region, a source region S located on one end side thereof, and a drain region D located on the other end side thereof and electrically connected to the pixel electrode 1. A wiring electrode (not shown) made of a metal film is connected to the source region S. Further, a gate electrode overlapping the channel region is provided, and in FIG. 1, a portion where the channel region and the gate electrode overlap is shown as a gate region G for convenience of description.
【０００９】第一の特徴事項として、配線電極と同層の
金属膜からなる遮光パタン２が形成されており、チャネ
ル領域（即ちゲート領域Ｇ）とソース領域Ｓの接合部及
びゲート領域Ｇとドレイン領域Ｄの接合部の少なくとも
一方を被覆する。本例ではゲート領域Ｇとソース領域Ｓ
の接合部及びゲート領域Ｇとドレイン領域Ｄの接合部の
両方を被覆している。又、本例では薄膜トランジスタＴ
ＦＴはＬＤＤ構造を有しており、上述した接合部にはソ
ース領域Ｓ及びドレイン領域Ｄより不純物濃度の低いＬ
ＤＤ領域が介在している。従って、本例では遮光パタン
２はＬＤＤ領域を被覆する事になる。The first characteristic is that the light-shielding pattern 2 made of a metal film in the same layer as the wiring electrode is formed, and the junction between the channel region (that is, the gate region G) and the source region S and the gate region G and the drain are formed. At least one of the joints in the region D is covered. In this example, the gate region G and the source region S
And the junction between the gate region G and the drain region D. Further, in this example, the thin film transistor T
The FT has an LDD structure, and at the above-mentioned junction, L having a lower impurity concentration than the source region S and the drain region D is formed.
The DD area is interposed. Therefore, in this example, the light shielding pattern 2 covers the LDD region.
【００１０】引き続き図１を参照して本発明の第二の特
徴を説明する。前述した様に、駆動基板にはマトリクス
状の画素電極１と、個々の画素電極に接続するドレイン
領域Ｄ及び信号入力側となるソース領域Ｓを備えた薄膜
トランジスタＴＦＴとが集積形成され、対向基板には透
明な対向電極が形成されている。さらに、両基板の片側
（例えば対向基板側）にはブラックマスク３が形成され
ており、画素電極１に整合する開口部４とＴＦＴを外光
から遮閉する遮閉部５とを有する。特徴事項として、個
々のＴＦＴは、ソース領域Ｓ及びドレイン領域Ｄが周囲
の開口部４から最も遠く離間する様に最適配置されてい
る。図示の例では、一個のＴＦＴが上下に位置する一対
の開口部４から等距離に配置されており、ソース領域Ｓ
及びドレイン領域Ｄは上下何れの開口部４から最も遠く
離間している事になる。なお前述した様に本例ではＴＦ
ＴがＬＤＤ構造を有しており、ソース領域Ｓ及びドレイ
ン領域Ｄの一部分に不純物濃度の低いＬＤＤ領域を備え
ている。この場合、ＬＤＤ領域を基準にしてＴＦＴを最
適配置する。換言すると、光に対して敏感なＬＤＤ領域
を周囲の開口部４から最も遠く離間する様にＴＦＴを最
適配置する。The second feature of the present invention will be described with reference to FIG. As described above, the matrix-shaped pixel electrodes 1 and the thin film transistor TFT having the drain region D connected to each pixel electrode and the source region S on the signal input side are integrally formed on the drive substrate, and are formed on the counter substrate. Has a transparent counter electrode. Further, a black mask 3 is formed on one side (for example, the opposite substrate side) of both substrates, and has an opening portion 4 aligned with the pixel electrode 1 and a shielding portion 5 for shielding the TFT from outside light. As a characteristic feature, the individual TFTs are optimally arranged so that the source region S and the drain region D are farthest from the surrounding opening 4. In the illustrated example, one TFT is arranged at the same distance from the pair of openings 4 located above and below, and the source region S
The drain region D is farthest from the upper and lower openings 4. As mentioned above, TF is used in this example.
T has an LDD structure, and an LDD region having a low impurity concentration is provided in part of the source region S and the drain region D. In this case, the TFTs are optimally arranged based on the LDD region. In other words, the TFTs are optimally arranged so that the LDD region sensitive to light is most distant from the surrounding opening 4.
【００１１】図２は参考として最適配置から外れたＴＦ
Ｔのレイアウトを表わしている。理解を容易にする為、
図１と対応する部分には対応する参照番号を付するとと
もに、ＴＦＴのレイアウトと直接関連しない部分につい
ては図示を省略している。この参考例ではＴＦＴが上下
に位置する一対の開口部４に対して偏って配置されてい
る。従って最適配置とはならず、ＴＦＴのソース領域Ｓ
及びドレイン領域Ｄが下側の開口部４に接近している。
この為、開口部４から入射した光の照射を受けやすい構
造となっている。FIG. 2 shows the TF deviated from the optimum arrangement as a reference.
The layout of T is shown. To make it easier to understand
Corresponding reference numerals are given to portions corresponding to those in FIG. 1, and portions not directly related to the layout of the TFT are omitted in the drawing. In this reference example, the TFTs are arranged so as to be biased with respect to the pair of opening portions 4 located above and below. Therefore, the optimum arrangement is not obtained, and the TFT source region S
And the drain region D is close to the lower opening 4.
Therefore, the structure is such that the light incident from the opening 4 is easily irradiated.
【００１２】図３は、図１に示したアクティブマトリク
ス型表示装置に含まれる画素一個に相当する等価回路図
である。図示する様にＴＦＴのゲート電極はゲート線に
接続されている。ソース領域は上述した配線電極を介し
て信号線に接続している。ドレイン領域は画素電極に接
続している。画素電極と対向電極との間に電気光学物質
として液晶が保持され、微小な液晶セルＬＣを構成す
る。ブラックマスク３に形成された開口部４から液晶セ
ルＬＣが露出する事になる。なお、液晶セルＬＣと並列
に保持容量Ｃｓも形成されている。保持容量Ｃｓの一端
はＴＦＴのドレイン領域に接続され、他端は補助ライン
を介して対向電極に接続している。液晶セルＬＣを構成
する画素電極を除いてＴＦＴを含む全ての構成要素がブ
ラックマスク３の遮閉部５により外光から遮閉されてい
る。FIG. 3 is an equivalent circuit diagram corresponding to one pixel included in the active matrix type display device shown in FIG. As shown in the figure, the gate electrode of the TFT is connected to the gate line. The source region is connected to the signal line via the wiring electrode described above. The drain region is connected to the pixel electrode. Liquid crystal is held as an electro-optical material between the pixel electrode and the counter electrode to form a minute liquid crystal cell LC. The liquid crystal cell LC is exposed through the opening 4 formed in the black mask 3. A storage capacitor Cs is also formed in parallel with the liquid crystal cell LC. One end of the storage capacitor Cs is connected to the drain region of the TFT, and the other end is connected to the counter electrode via an auxiliary line. All the constituent elements including the TFTs except the pixel electrodes constituting the liquid crystal cell LC are shielded from the outside light by the shielding portion 5 of the black mask 3.
【００１３】図４は、図１に示す様に最適配置したＴＦ
Ｔの光リーク電流と、図２に示した様に最適配置されて
いないＴＦＴの光リーク電流を測定して比較表示したグ
ラフである。なお、この測定に当たっては純粋にＴＦＴ
の配置関係に依存する効果のみを抽出する為、遮光パタ
ンを除いたサンプルを対象にしている。図４のグラフは
ＴＦＴのオフ状態で所定量の入射光を照射した時、ソー
ス／ドレイン間に流れる光リーク電流ＩＤＳとソース／
ドレイン間電圧ＶＤＳとの関係を示している。カーブＡ
はＴＦＴを最適配置した場合であり、カーブＢは最適配
置から外れた場合を表わしている。グラフから明らかな
様に、ＴＦＴをブラックマスク３に対して最適配置する
事により光リーク電流を激減させる事が可能になる。換
言すると、周囲の開口部に対してＴＦＴを略中央に配置
する事により、何れの開口部からも遠く離間してソース
領域及びドレイン領域をレイアウトできる。従って、開
口部から進入した入射光がパネル内で反射を繰り返し横
方向に拡散してもソース領域及びドレイン領域に到達す
る確率が低くなる。FIG. 4 shows a TF optimally arranged as shown in FIG.
FIG. 3 is a graph showing a comparison between the light leak current of T and the light leak current of a TFT that is not optimally arranged as shown in FIG. In addition, in this measurement, pure TFT
Since only the effect that depends on the arrangement relationship is extracted, the sample excluding the light shielding pattern is targeted. The graph of FIG. 4 shows the light leak current IDS flowing between the source / drain and the source / drain when a predetermined amount of incident light is irradiated while the TFT is off.
The relationship with the drain-to-drain voltage VDS is shown. Curve A
Shows the case where the TFT is optimally arranged, and the curve B shows the case where the TFT is deviated from the optimum arrangement. As is clear from the graph, by optimally disposing the TFT with respect to the black mask 3, it becomes possible to drastically reduce the light leak current. In other words, by arranging the TFT substantially in the center with respect to the surrounding openings, the source region and the drain region can be laid out far away from any opening. Therefore, even if the incident light entering through the opening is repeatedly reflected in the panel and diffused in the lateral direction, the probability of reaching the source region and the drain region becomes low.
【００１４】以上、本発明の第二の特徴事項を先に詳細
に説明したが、次に図５を参照して第一の特徴事項につ
き詳細な説明を加える。図５はＴＦＴの表面に形成され
る遮光パタン２の具体例を示す模式的な平面図である。
具体例（Ａ）ではＴＦＴが通常の構造を有しており、ソ
ース領域Ｓとゲート領域Ｇが直接接するとともに、ゲー
ト領域Ｇとドレイン領域Ｄも直接接触している。本例で
はゲート領域Ｇとドレイン領域Ｄとの接合部のみに遮光
パタン２を設けている。ＴＦＴではドレイン近傍で光励
起によるキャリアが発生しやすく、ここを入射光から遮
閉する事は光リーク電流の抑制に効果的である。遮光パ
タン２を設ける事により開口部を斜めに進入した入射光
が直接ＴＦＴを照射しても接合部を保護する事が可能に
なる。次の具体例（Ｂ）は遮光パタン２がドレイン領域
Ｄ側の接合部のみならずゲート領域Ｇにまで及んで被覆
している。例えば遮光パタン２としてアルミニウム又は
アルミニウム合金を採用した場合、パタニングの微細化
に限度がある為、場合によっては接合部のみならずゲー
ト領域も被覆する事になる。The second characteristic of the present invention has been described above in detail. Next, the first characteristic will be described in detail with reference to FIG. FIG. 5 is a schematic plan view showing a specific example of the light shielding pattern 2 formed on the surface of the TFT.
In the specific example (A), the TFT has a normal structure, and the source region S and the gate region G are in direct contact with each other, and the gate region G and the drain region D are in direct contact with each other. In this example, the light shielding pattern 2 is provided only at the junction between the gate region G and the drain region D. In the TFT, carriers are easily generated by photoexcitation in the vicinity of the drain, and blocking the light from the incident light is effective in suppressing the light leak current. By providing the light-shielding pattern 2, it becomes possible to protect the joint even if the incident light obliquely entering the opening irradiates the TFT directly. In the following specific example (B), the light shielding pattern 2 covers not only the junction portion on the drain region D side but also the gate region G. For example, when aluminum or an aluminum alloy is used as the light-shielding pattern 2, there is a limit to the miniaturization of patterning, so that not only the junction but also the gate region may be covered in some cases.
【００１５】次の具体例（Ｃ）は先の具体例（Ａ）と逆
に、ソース領域Ｓ側の接合部に遮光パタン２を設けたも
のである。電気光学物質として液晶を採用した場合一般
に交流反転駆動が行なわれ、ソース領域Ｓとドレイン領
域Ｄは極性反転に応じて交互に役割が交換する。従っ
て、ソース領域Ｓ側の接合部に遮光パタン２を設けると
光リーク電流を抑制できる。但し、構造的にはドレイン
領域Ｄ側の接合部がソース領域Ｓ側の接合部に比べ画素
電極に近くなる為相対的に開口部に接近し光照射を受け
る確率が高い。次の具体例（Ｄ）は具体例（Ｃ）に比べ
さらに遮光パタン２をゲート領域Ｇ側に延設したもので
ある。次の具体例（Ｅ）はソース領域Ｓ側の接合部とド
レイン領域Ｄ側の接合部の両者に整合して遮光パタン２
を設けている。具体例（Ｆ）は具体例（Ｅ）に比べさら
に遮光パタン２をゲート領域Ｇにまで拡大し連続化した
ものである。具体例（Ｅ）に比べパタニングが容易にな
る。Contrary to the previous specific example (A), the following specific example (C) is one in which the light shielding pattern 2 is provided at the junction on the source region S side. When liquid crystal is used as the electro-optical material, AC inversion driving is generally performed, and the source region S and the drain region D switch their roles alternately according to polarity inversion. Therefore, the light leakage current can be suppressed by providing the light shielding pattern 2 at the junction on the source region S side. However, structurally, the junction on the side of the drain region D is closer to the pixel electrode than the junction on the side of the source region S, so that the probability of being relatively close to the opening and receiving light irradiation is high. In the following concrete example (D), the light shielding pattern 2 is further extended to the gate region G side as compared with the concrete example (C). In the following specific example (E), the light-shielding pattern 2 is aligned with both the junction on the source region S side and the junction on the drain region D side.
Is provided. In the specific example (F), the light-shielding pattern 2 is further expanded to the gate region G and made continuous as compared with the specific example (E). Patterning is easier than in the specific example (E).
【００１６】具体例（Ｇ）では、ＴＦＴがＬＤＤ構造を
有しており、接合部にはソース領域Ｓ及びドレイン領域
Ｄより不純物濃度の低いＬＤＤ領域が介在している。こ
のＬＤＤ領域は一般にＴＦＴの電気的リークを抑制する
為に設けられている。具体例（Ｇ）ではドレイン領域Ｄ
側のＬＤＤ領域と整合する様に遮光パタン２を設けてお
り、上述した電気的リークに加え光リークも抑制する様
にしている。次の具体例（Ｈ）は具体例（Ｇ）に比べ遮
光パタン２をさらにゲート領域Ｇまで拡大した例であ
る。次の具体例（Ｉ）は具体例（Ｇ）と逆に、ソース領
域Ｓ側のＬＤＤ領域を遮閉する様に遮光パタン２が形成
されている。次の具体例（Ｊ）は具体例（Ｉ）に比べ、
遮光パタン２をゲート領域Ｇ側まで延長したものであ
る。具体例（Ｋ）はソース領域Ｓ側のＬＤＤ領域とドレ
イン領域Ｄ側のＬＤＤ領域の両者を２本の遮光パタン２
で被覆したものである。この具体例（Ｋ）は図１に示し
た構造と対応している。最後の具体例（Ｌ）は具体例
（Ｋ）の構造からさらに遮光パタン２をゲート領域Ｇ上
に拡大し連続化したものである。In the specific example (G), the TFT has an LDD structure, and an LDD region having a lower impurity concentration than the source region S and the drain region D is interposed at the junction. This LDD region is generally provided in order to suppress electrical leakage of the TFT. In the specific example (G), the drain region D
The light-shielding pattern 2 is provided so as to be aligned with the LDD region on the side, and light leakage is suppressed in addition to the above-mentioned electrical leakage. The following specific example (H) is an example in which the light shielding pattern 2 is further expanded to the gate region G as compared with the specific example (G). In the following specific example (I), contrary to the specific example (G), the light shielding pattern 2 is formed so as to shield the LDD region on the source region S side. Compared to the specific example (I), the following specific example (J)
The light shielding pattern 2 is extended to the gate region G side. In the specific example (K), two light-shielding patterns 2 are provided for both the LDD region on the source region S side and the LDD region on the drain region D side.
Is coated with. This concrete example (K) corresponds to the structure shown in FIG. The last specific example (L) is a structure in which the light shielding pattern 2 is further enlarged and continuous on the gate region G from the structure of the specific example (K).
【００１７】図６は通常構造のＴＦＴにつき遮光パタン
の効果を測定したグラフである。横軸にＶＤＳをとり縦
軸にＩＤＳをとってある。カーブａは遮光パタンを設け
ないＴＦＴのリーク電流を表わしており、カーブｂはド
レイン領域側接合部又はソース領域側接合部の一方にの
み遮光パタン２を設けたＴＦＴのリーク電流を表わして
おり、カーブｃは両方の接合部に遮光パタンを被覆した
ＴＦＴのリーク電流を表わしている。遮光する部位によ
り効果は異なるものの、本発明が光リークに対して効果
的である事が図６のグラフより明らかである。FIG. 6 is a graph in which the effect of the light-shielding pattern is measured for a TFT having a normal structure. The horizontal axis represents VDS and the vertical axis represents IDS. The curve a represents the leak current of the TFT without the light shielding pattern, and the curve b represents the leak current of the TFT in which the light shielding pattern 2 is provided only on one of the drain region side junction portion and the source region side junction portion, The curve c represents the leak current of the TFT in which both the junctions are covered with the light shielding pattern. It is clear from the graph of FIG. 6 that the present invention is effective against light leakage, although the effect varies depending on the light-shielded portion.
【００１８】図７はＬＤＤ構造を有するＴＦＴについて
本発明の効果を測定したグラフである。図６のグラフと
同様に横軸にＶＤＳをとり縦軸にＩＤＳをとってある。
カーブｄは遮光パタンを形成しないＴＦＴのリーク電流
を表わし、カーブｅはソース端のＬＤＤ領域又はドレイ
ン端のＬＤＤ領域の一方を遮光パタンで被覆したＴＦＴ
のリーク電流を表わし、カーブｆは両方のＬＤＤ領域を
遮光パタンで被覆したＴＦＴのリーク電流を表わしてい
る。図６のグラフと同様に、遮光パタンを設ける事によ
りリーク電流のうち光リークに起因する部分が顕著に低
減化できる。さらに、ＬＤＤ構造とした事により図６の
通常構造に比べ、電気的リークも低減化されている。FIG. 7 is a graph in which the effect of the present invention was measured for a TFT having an LDD structure. Similar to the graph of FIG. 6, the horizontal axis represents VDS and the vertical axis represents IDS.
A curve d represents a leak current of a TFT that does not form a light-shielding pattern, and a curve e represents a TFT in which one of the LDD region at the source end and the LDD region at the drain end is covered with the light-shielding pattern.
And the curve f represents the leak current of a TFT in which both LDD regions are covered with a light shielding pattern. Similar to the graph of FIG. 6, by providing the light-shielding pattern, the portion of the leak current caused by the light leak can be significantly reduced. Further, by adopting the LDD structure, electrical leakage is also reduced as compared with the normal structure of FIG.
【００１９】図８は、本発明にかかるアクティブマトリ
クス型表示装置の一実施例を示す模式的な断面図であ
る。本表示装置は透過型であり、入射側の透明対向基板
１１と、出射側の透明駆動基板１２と、両者の間に保持
された液晶１３とからなるパネル構造を有する。透明駆
動基板１２の内表面には透明画素電極１４と、入射光に
対し遮光されたスイッチング用の薄膜トランジスタＴＦ
Ｔとが集積的に形成されている。ＴＦＴは多結晶シリコ
ン等の半導体薄膜１６を素子領域として用いている。半
導体薄膜１６の上にはゲート絶縁膜１７を介してゲート
電極１５がパタニング形成されている。ゲート電極１５
の直下にはチャネル領域Ｃｈが設けられ、その両側には
ドレイン領域Ｄとソース領域Ｓが設けられる。かかる構
成を有するＴＦＴは第一層間絶縁膜１８により被覆され
ている。第一層間絶縁膜１８の上にはアルミニウム又は
アルミニウム合金等からなる配線電極１９がパタニング
形成されており、ＴＦＴのソース領域Ｓと電気接続して
いる。又、配線電極１９と同一層のアルミニウム膜又は
アルミニウム合金膜により遮光パタン３０が形成されて
おり、ＴＦＴの素子領域を入射光から遮閉している。配
線電極１９及び遮光パタン３０の表面は第二層間絶縁膜
２０により被覆されている。前述した透明画素電極１４
は第二層間絶縁膜２０の上に形成されており、コンタク
トホールを介してＴＦＴのドレイン領域Ｄに電気接続し
ている。透明画素電極１４の表面は配向膜２１により被
覆されている。FIG. 8 is a schematic sectional view showing an embodiment of the active matrix type display device according to the present invention. This display device is a transmissive type, and has a panel structure including a transparent counter substrate 11 on the incident side, a transparent drive substrate 12 on the emitting side, and a liquid crystal 13 held between them. A transparent pixel electrode 14 is provided on the inner surface of the transparent driving substrate 12, and a switching thin film transistor TF shielded from incident light.
T and T are formed in an integrated manner. The TFT uses a semiconductor thin film 16 such as polycrystalline silicon as an element region. A gate electrode 15 is patterned on the semiconductor thin film 16 via a gate insulating film 17. Gate electrode 15
Immediately below the channel region Ch, a drain region D and a source region S are provided on both sides of the channel region Ch. The TFT having such a configuration is covered with the first interlayer insulating film 18. A wiring electrode 19 made of aluminum, an aluminum alloy, or the like is patterned on the first interlayer insulating film 18, and is electrically connected to the source region S of the TFT. Further, the light shielding pattern 30 is formed of an aluminum film or an aluminum alloy film in the same layer as the wiring electrode 19, and shields the element region of the TFT from incident light. The surfaces of the wiring electrode 19 and the light shielding pattern 30 are covered with the second interlayer insulating film 20. The transparent pixel electrode 14 described above
Is formed on the second interlayer insulating film 20, and is electrically connected to the drain region D of the TFT through the contact hole. The surface of the transparent pixel electrode 14 is covered with the alignment film 21.
【００２０】一方透明対向基板１１の内表面にはブラッ
クマスク２２が形成されており、透明画素電極１４と整
合する開口２３を有している。この開口２３からドレイ
ン領域Ｄ及びソース領域Ｓが最も遠ざかる様にＴＦＴが
最適配置されている。ブラックマスク２２は金属材料か
らなる。その表面には絶縁膜２５を介して対向電極２４
が全面的に形成されている。場合によってはカラーフィ
ルタ膜が設けられておりカラー表示が可能になってい
る。対向電極２４は配向膜２１により被覆されている。On the other hand, a black mask 22 is formed on the inner surface of the transparent counter substrate 11 and has an opening 23 aligned with the transparent pixel electrode 14. The TFTs are optimally arranged so that the drain region D and the source region S are farthest from the opening 23. The black mask 22 is made of a metal material. The counter electrode 24 is formed on the surface of the insulating film 25.
Are formed over the entire surface. In some cases, a color filter film is provided to enable color display. The counter electrode 24 is covered with the alignment film 21.
【００２１】図９は本発明をマルチゲート構造のＴＦＴ
に適用した実施例を表わす模式的な断面図である。図示
するＴＦＴはｎチャネル型であり画素駆動用スイッチン
グ素子を構成する。石英基板５１の上にはパタニングさ
れた多結晶半導体薄膜が形成されている。この薄膜には
ソース領域５３とソース／ドレイン領域５４とドレイン
領域５５と、この三者の間に位置する一対のチャネル領
域５２とが形成されている。ソース領域５３、ソース／
ドレイン領域５４及びドレイン領域５５と、各チャネル
領域５２との間には夫々ソース領域及びドレイン領域と
同一導電型の低濃度不純物領域即ちＬＤＤ領域５６が合
計四箇所形成されている。各チャネル領域５２の上方に
は夫々ゲート絶縁膜を介して対応するゲート電極５９が
形成されている。ゲート絶縁膜は二層構造を有しゲート
酸化膜５７とゲート窒化膜５８とからなる。石英基板５
１はＰＳＧ等からなる第一層間絶縁膜６０により被覆さ
れている。第一層間絶縁膜６０に形成されたコンタクト
ホールを介して、アルミニウム等からなる配線電極６１
がソース領域５３に電気接続されている。同じくコンタ
クトホールを介してＩＴＯ等の透明導電材料からなる画
素電極６３がドレイン領域５５に電気接続されている。
この画素電極６３はＰＳＧ等からなる第二層間絶縁膜６
２の上に成膜されている。本発明の特徴事項として、配
線電極６１と同層のアルミニウム膜からなる遮光パタン
７０が形成されており、前述したＬＤＤ領域５６を上方
から被覆している。本例では合計四個の遮光パタン７０
が設けられており、全てのＬＤＤ領域５６に対応してい
る。この遮光パタン７０は配線電極６０と電気的に接続
していても良く、あるいは電気的に分離したパタンであ
っても良い。FIG. 9 shows a TFT having a multi-gate structure according to the present invention.
FIG. 7 is a schematic cross-sectional view showing an example applied to. The illustrated TFT is an n-channel type and constitutes a pixel driving switching element. A patterned polycrystalline semiconductor thin film is formed on the quartz substrate 51. A source region 53, a source / drain region 54, a drain region 55, and a pair of channel regions 52 located between the three are formed in this thin film. Source area 53, source /
Between the drain region 54 and the drain region 55 and each channel region 52, a low concentration impurity region having the same conductivity type as the source region and the drain region, that is, LDD regions 56 are formed in total at four places. A corresponding gate electrode 59 is formed above each channel region 52 via a gate insulating film. The gate insulating film has a two-layer structure and is composed of a gate oxide film 57 and a gate nitride film 58. Quartz substrate 5
1 is covered with a first interlayer insulating film 60 made of PSG or the like. A wiring electrode 61 made of aluminum or the like is provided through a contact hole formed in the first interlayer insulating film 60.
Are electrically connected to the source region 53. Similarly, the pixel electrode 63 made of a transparent conductive material such as ITO is electrically connected to the drain region 55 through the contact hole.
The pixel electrode 63 is the second interlayer insulating film 6 made of PSG or the like.
It is formed on top of 2. As a feature of the present invention, a light-shielding pattern 70 made of an aluminum film in the same layer as the wiring electrode 61 is formed and covers the LDD region 56 described above from above. In this example, a total of four light-shielding patterns 70
Are provided and correspond to all LDD regions 56. The light-shielding pattern 70 may be electrically connected to the wiring electrode 60 or may be an electrically separated pattern.
【００２２】図１０は、マルチゲート構造のＴＦＴを採
用したアクティブマトリクス型液晶表示装置の一画素分
を切り取って示した等価回路図である。スイッチング素
子はＴＦＴ１〜ＴＦＴｎの直列接続からなり、各々のゲ
ート電極は夫々共通にゲート線に接続されている。ＴＦ
Ｔ１のソース領域端部は信号線に接続されている一方、
ＴＦＴｎのドレイン領域端部は画素電極を介して液晶セ
ルＬＣを駆動する。なお、液晶セルＬＣと並列に保持容
量Ｃｓも接続されている。FIG. 10 is an equivalent circuit diagram showing an active matrix type liquid crystal display device employing a multi-gate structure TFT by cutting out one pixel. The switching element is composed of TFT1 to TFTn connected in series, and each gate electrode is commonly connected to a gate line. TF
While the source region end of T1 is connected to the signal line,
The liquid crystal cell LC is driven through the pixel electrode at the drain region end of the TFTn. A storage capacitor Cs is also connected in parallel with the liquid crystal cell LC.
【００２３】最後に、図９に示したマルチゲート構造と
ＬＤＤ構造を併せ持つＴＦＴの利点を参考の為説明す
る。一般に、ＴＦＴの活性領域となる多結晶シリコン薄
膜は単結晶シリコンに比し欠陥密度が大きいので電気的
なリーク電流が増大する傾向にある。この為、通常水素
拡散処理を施し欠陥密度を減少させてＴＦＴのリーク電
流を下げる様にしている。水素化が進むと多結晶シリコ
ンの欠陥準位が減少し、結晶粒界のエネルギー障壁が小
さくなるのでＬＤＤ抵抗が減少する。ＬＤＤ抵抗は水素
化の程度に大きく左右されるので、水素化の状態によっ
てはウェハ内での個々のＴＦＴのＬＤＤ抵抗が大きくば
らつく。この結果、従来ある統計的な確率でリーク電流
の大きい異常ＴＦＴが出現していた。これに対しマルチ
ゲート構造で且つＬＤＤ構造のＴＦＴでは、図１０に示
した様に等価回路的に直列接続された複数のＴＦＴのう
ち最もオフ電流の小さいＴＦＴでリーク電流の実効値が
決定される。この為、水素化の程度の相違によるリーク
電流のバラツキを激減できる。これに加え、本発明によ
ればＬＤＤ領域に整合して遮光パタンを設けており、光
照射に起因するリーク電流も顕著に抑制している。Finally, the advantages of the TFT having both the multi-gate structure and the LDD structure shown in FIG. 9 will be described for reference. In general, the polycrystalline silicon thin film that becomes the active region of the TFT has a higher defect density than single crystal silicon, and therefore the electrical leakage current tends to increase. For this reason, a hydrogen diffusion process is usually performed to reduce the defect density and reduce the leak current of the TFT. As the hydrogenation progresses, the defect level of polycrystalline silicon decreases and the energy barrier at the crystal grain boundary becomes smaller, so that the LDD resistance decreases. Since the LDD resistance largely depends on the degree of hydrogenation, the LDD resistance of each TFT in the wafer varies greatly depending on the hydrogenation state. As a result, an abnormal TFT having a large leak current has appeared with a certain statistical probability. On the other hand, in the TFT having the multi-gate structure and the LDD structure, the effective value of the leak current is determined by the TFT having the smallest off-current among the plurality of TFTs connected in series as an equivalent circuit as shown in FIG. . Therefore, the variation of the leak current due to the difference in the degree of hydrogenation can be drastically reduced. In addition to this, according to the present invention, the light-shielding pattern is provided in alignment with the LDD region, and the leak current due to light irradiation is significantly suppressed.
【００２４】[0024]
【発明の効果】以上説明した様に、本発明によれば、配
線電極と同層の金属膜からなる遮光パタンを設け、チャ
ネル領域とソース領域の接合部及びチャネル領域とドレ
イン領域の接合部の少なくとも一方を被覆している。こ
の遮光パタンは配線電極用フォトマスクの一部を変更す
るだけで形成でき、プロセスの増加なしに画素スイッチ
ング用薄膜トランジスタの光リークを低減する事ができ
るという効果がある。又、個々の薄膜トランジスタはソ
ース領域及びドレイン領域が周囲の開口部から最も遠く
離間する様に最適配置されている。この最適配置は薄膜
トランジスタの製造用フォトマスクの一部を変更するだ
けで実現でき、プロセスの増加なしに光リークを低減す
る事ができるという効果がある。以上により、アクティ
ブマトリクス型表示装置の画像品位が向上し、輝点欠陥
やクロストーク等の不良が低減する為、製造歩留りが向
上するという効果がある。As described above, according to the present invention, the light-shielding pattern made of the metal film in the same layer as the wiring electrode is provided, and the junction between the channel region and the source region and the junction between the channel region and the drain region are formed. At least one is covered. This light-shielding pattern can be formed by only changing a part of the wiring electrode photomask, and has an effect that light leakage of the pixel switching thin film transistor can be reduced without increasing the number of processes. The individual thin film transistors are optimally arranged so that the source region and the drain region are farthest from the surrounding opening. This optimum arrangement can be realized by only changing a part of the photomask for manufacturing the thin film transistor, and there is an effect that light leakage can be reduced without increasing the number of processes. As described above, the image quality of the active matrix display device is improved, and defects such as bright spot defects and crosstalk are reduced, so that the manufacturing yield is improved.
【図１】本発明にかかるアクティブマトリクス型表示装
置の基本的な構成を示す模式的な平面図である。FIG. 1 is a schematic plan view showing a basic configuration of an active matrix type display device according to the present invention.
【図２】アクティブマトリクス型表示装置の参考例を示
す模式的な平面図である。FIG. 2 is a schematic plan view showing a reference example of an active matrix display device.
【図３】一画素分の等価回路図である。FIG. 3 is an equivalent circuit diagram for one pixel.
【図４】薄膜トランジスタの光リーク電流特性を示すグ
ラフである。FIG. 4 is a graph showing a light leakage current characteristic of a thin film transistor.
【図５】薄膜トランジスタに形成される遮光パタンの具
体例を示す模式的な平面図である。FIG. 5 is a schematic plan view showing a specific example of a light shielding pattern formed on a thin film transistor.
【図６】薄膜トランジスタのリーク電流特性を示すグラ
フである。FIG. 6 is a graph showing leakage current characteristics of thin film transistors.
【図７】同じく薄膜トランジスタのリーク電流特性を示
すグラフである。FIG. 7 is a graph showing a leak current characteristic of the thin film transistor.
【図８】本発明にかかるアクティブマトリクス型表示装
置の一実施例を示す模式的な部分断面図である。FIG. 8 is a schematic partial cross-sectional view showing one embodiment of an active matrix type display device according to the present invention.
【図９】本発明にかかるアクティブマトリクス型表示装
置の他の実施例を示す模式的な部分断面図である。FIG. 9 is a schematic partial cross-sectional view showing another embodiment of the active matrix display device according to the present invention.
【図１０】マルチゲート構造を有する薄膜トランジスタ
の等価回路図である。FIG. 10 is an equivalent circuit diagram of a thin film transistor having a multi-gate structure.
【図１１】従来のアクティブマトリクス型表示装置の一
例を示す模式的な部分断面図である。FIG. 11 is a schematic partial sectional view showing an example of a conventional active matrix display device.
１ 画素電極 ２ 遮光パタン ３ ブラックマスク ４ 開口部 ５ 遮閉部 Ｓ ソース領域 Ｄ ドレイン領域 Ｇ ゲート領域 ＴＦＴ 薄膜トランジスタ 1 Pixel Electrode 2 Light-shielding Pattern 3 Black Mask 4 Opening 5 Blocking S S Source Region D Drain Region G Gate Region TFT Thin Film Transistor
Claims (8)
れた電気光学物質とを備えたパネル構造を有し、該駆動
基板には画素電極とスイッチング用の薄膜トランジスタ
が集積形成されている一方該対向基板には透明な対向電
極が形成されているアクティブマトリクス型表示装置で
あって、 前記薄膜トランジスタは、チャネル領域と、その一端側
に位置するソース領域と、その他端側に位置し且つ画素
電極に接続するドレイン領域と、金属膜からなり該ソー
ス領域に接続する配線電極と、該チャネル領域に重なる
ゲート電極と、該配線電極と同層の金属膜からなりチャ
ネル領域とソース領域の接合部及びチャネル領域とドレ
イン領域の接合部の少なくとも一方を被覆する遮光パタ
ンとを有する事を特徴とするアクティブマトリクス型表
示装置。1. A panel structure comprising a driving substrate, a counter substrate, and an electro-optical material held between the driving substrate and the counter substrate, wherein a pixel electrode and a switching thin film transistor are integrally formed on the driving substrate. An active matrix type display device in which a transparent counter electrode is formed on the counter substrate, wherein the thin film transistor has a channel region, a source region located at one end side thereof, and a pixel electrode located at the other end side thereof. A drain region connected to the channel region, a wiring electrode made of a metal film and connected to the source region, a gate electrode overlapping the channel region, a metal film in the same layer as the wiring electrode, and a junction between the channel region and the source region and An active matrix type display device having a light-shielding pattern covering at least one of a junction portion of a channel region and a drain region.
ス領域との接合部及びチャネル領域とドレイン領域との
接合部の両方を被覆する事を特徴とする請求項１記載の
アクティブマトリクス型表示装置。2. The active matrix display device according to claim 1, wherein the light-shielding pattern covers both the junction between the channel region and the source region and the junction between the channel region and the drain region.
チャネル領域に及んで被覆する事を特徴とする請求項１
記載のアクティブマトリクス型表示装置。3. The light-shielding pattern covers the channel region adjacent to the joint portion.
The active matrix display device described.
しており該接合部にはソース領域及びドレイン領域より
不純物濃度の低いＬＤＤ領域が介在し、前記遮光パタン
は該ＬＤＤ領域を被覆する事を特徴とする請求項１記載
のアクティブマトリクス型表示装置。4. The thin film transistor has an LDD structure, an LDD region having an impurity concentration lower than that of a source region and a drain region is interposed in the junction, and the light shielding pattern covers the LDD region. The active matrix display device according to claim 1.
造を有しており直列配置した複数のチャネル領域及び対
応する複数のゲート電極を備え、前記遮光パタンは少な
くとも一個のチャネル領域に属する接合部を被覆する事
を特徴とする請求項１又は４記載のアクティブマトリク
ス型表示装置。5. The thin film transistor has a multi-gate structure and includes a plurality of channel regions arranged in series and a plurality of corresponding gate electrodes, and the light-shielding pattern covers a junction portion belonging to at least one channel region. The active matrix type display device according to claim 1 or 4.
れた電気光学物質とを備えたパネル構造を有し、該駆動
基板にはマトリクス状の画素電極と、個々の画素電極に
接続するドレイン領域及び信号入力側となるソース領域
を備えた薄膜トランジスタとが集積形成され、該対向基
板には透明な対向電極が形成され、両基板の片方には画
素電極に整合する開口部と薄膜トランジスタを外光から
遮閉する遮閉部とからなるブラックマスクが形成されて
いるアクティブマトリクス型表示装置であって、 個々の薄膜トランジスタは、ソース領域及びドレイン領
域が周囲の開口部から最も遠く離間する様に最適配置さ
れている事を特徴とするアクティブマトリクス型表示装
置。6. A panel structure having a driving substrate, a counter substrate, and an electro-optical material held between the driving substrate and the counter substrate, wherein the driving substrate is connected to pixel electrodes in a matrix and to the individual pixel electrodes. A thin film transistor having a drain region and a source region to be a signal input side is integrally formed, a transparent counter electrode is formed on the counter substrate, and an opening and a thin film transistor which are aligned with the pixel electrode are provided on one of both substrates. An active matrix display device in which a black mask composed of a light-shielding portion is formed, and each thin film transistor is optimal so that the source region and the drain region are farthest from the surrounding openings. An active matrix type display device characterized by being arranged.
しておりソース領域及びドレイン領域の一部分に不純物
濃度の低いＬＤＤ領域を備え、該ＬＤＤ領域を基準にし
て薄膜トランジスタを最適配置する事を特徴とする請求
項６記載のアクティブマトリクス型表示装置。7. The thin film transistor has an LDD structure, an LDD region having a low impurity concentration is provided in a part of a source region and a drain region, and the thin film transistor is optimally arranged with reference to the LDD region. Item 7. The active matrix display device according to item 6.
徴とする請求項１又は６記載のアクティブマトリクス型
表示装置。8. The active matrix display device according to claim 1, wherein the electro-optical material is liquid crystal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15271194A JPH07333655A (en) | 1994-06-10 | 1994-06-10 | Active matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15271194A JPH07333655A (en) | 1994-06-10 | 1994-06-10 | Active matrix type display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331861A Division JP3551952B2 (en) | 2001-10-30 | 2001-10-30 | Active matrix display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07333655A true JPH07333655A (en) | 1995-12-22 |
Family
ID=15546488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15271194A Pending JPH07333655A (en) | 1994-06-10 | 1994-06-10 | Active matrix type display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07333655A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006171136A (en) * | 2004-12-14 | 2006-06-29 | Sony Corp | Thin film semiconductor device and liquid crystal panel |
| JP2010134395A (en) * | 2008-11-06 | 2010-06-17 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2012032844A (en) * | 1999-07-06 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| JP2013183051A (en) * | 2012-03-02 | 2013-09-12 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| CN104678643A (en) * | 2015-03-27 | 2015-06-03 | 合肥京东方光电科技有限公司 | Manufacturing methods of display base plate and display panel |
-
1994
- 1994-06-10 JP JP15271194A patent/JPH07333655A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012032844A (en) * | 1999-07-06 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| US9052551B2 (en) | 1999-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9069215B2 (en) | 1999-07-06 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9395584B2 (en) | 1999-07-06 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2006171136A (en) * | 2004-12-14 | 2006-06-29 | Sony Corp | Thin film semiconductor device and liquid crystal panel |
| JP4654675B2 (en) * | 2004-12-14 | 2011-03-23 | ソニー株式会社 | LCD panel |
| JP2010134395A (en) * | 2008-11-06 | 2010-06-17 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2013183051A (en) * | 2012-03-02 | 2013-09-12 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| CN104678643A (en) * | 2015-03-27 | 2015-06-03 | 合肥京东方光电科技有限公司 | Manufacturing methods of display base plate and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7027109B2 (en) | TFT array substrate and active-matrix addressing liquid-crystal display device | |
| US6278504B1 (en) | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes | |
| US7502079B2 (en) | Electro-optical device and electronic apparatus | |
| US8168982B2 (en) | Substrate for electro-optical device with light shielding section having various widths, electro-optical device, and electronic apparatus | |
| JP4876548B2 (en) | Manufacturing method of electro-optical device | |
| JP2004342923A (en) | Liquid crystal device, active matrix substrate, display unit, and electronic apparatus | |
| JP3661669B2 (en) | Active matrix substrate, electro-optical device, electronic equipment | |
| JPH10240162A (en) | Active matrix display device | |
| JPH1020298A (en) | Liquid crystal display device | |
| JP5157319B2 (en) | Electro-optical device and electronic apparatus | |
| KR20080002186A (en) | Array substrate for liquid crystal display device | |
| JP5003366B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP2004045752A (en) | Electrooptical device and electronic appliance | |
| JP4935404B2 (en) | Electro-optical device substrate and manufacturing method thereof, and electro-optical device and electronic apparatus | |
| US6525787B1 (en) | Liquid crystal display device | |
| KR100968566B1 (en) | liquid crystal display and method for manufacturing a panel of the same | |
| JP2002215064A (en) | Optoelectronic device | |
| JP2002149089A (en) | Optoelectronic device and projection type display | |
| JPH07333655A (en) | Active matrix type display device | |
| JP3551952B2 (en) | Active matrix display | |
| JP2009053479A (en) | Electrooptical device and electronic device | |
| KR102188068B1 (en) | Thin Film Transistor Array Substrate and Method for Manufacturing the Same | |
| JP2004109988A (en) | Electro-optic apparatus and electronic appliance | |
| US20180210278A1 (en) | Liquid crystal display device and method for manufacturing tft array substrate | |
| JPH09297303A (en) | Liquid crystal display device |