JP2002214294A - 半導体装置の検査方法及び検査装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置のチップにおける特性の劣化を検
出し、製造された半導体装置における経時的な不良発生
を未然に防止することを可能にした半導体装置の検査方
法及び検査装置を提供する。 【解決手段】 データを書き込み可能なＲＯＭ領域を有
するチップに対してウェハ状態でのウェハテストを行う
工程（Ｓ１１）と、ウェハテストで得られた検査データ
をＲＯＭ領域に書き込む工程（Ｓ１２）と、チップをパ
ッケージングした半導体装置に対して選別テストを行な
い（Ｓ１４）、半導体装置のチップからＲＯＭ領域に書
き込まれている検査データを読み出す工程（Ｓ１５）
と、選別テストで得られた検査データとＲＯＭ領域から
読み出した検査データとを比較して当該半導体装置の良
否を判定する工程（Ｓ１６〜Ｓ１８）とを含む。この検
査方法では、チップのＲＯＭ領域に書き込んだウェハテ
ストの検査データと、選別テストの検査データとを比較
することで、パッケージングによるチップの特性劣化を
検査することが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はウェハ上に形成され
た複数のチップをそれぞれ切断分離して個別のパッケー
ジとして組み立てる半導体装置の検査方法と検査装置に
関するものである。

【０００２】

【従来の技術】近年の半導体装置では、高額なロジック
デバイスやＩＣカードなどのチップ単位で品質保証が求
められるようになってきている。また、デバイスの高速
化もすすんでおり、パッケージングによる性能劣化を監
視する必要もある。すなわち、従来の半導体装置の製造
工程では、ウェハ上に形成される複数のチップに対して
チップ特性を検査するためのウェハテストを実行し、良
品のチップを選別した上で良品のチップに対してパッケ
ージング（組立）を行い、個別の半導体装置を製造して
いる。しかしながら、チップをパッケージングする工
程、あるいは組立後においてチップに不具合が発生し、
パッケージングされた半導体装置に不良が発生すること
がある。そのため、このようなパッケージングによる特
性劣化を監視することが必要になる。

【０００３】図７はこのようなパッケージングによるチ
ップの特性劣化を監視する工程を含む、従来の検査方法
のフローチャートである。ウェハに複数のチップを形成
した後、個々のチップに対する特性検査であるウェハテ
ストを行い（Ｓ４１）、得られたウェハテスト結果と、
各ウェハにユニークに設定されたウェハＩＤとチップア
ドレス情報を、別途設置されたデータサーバへ保存する
（Ｓ４２）。次いで、ウェハから個々のチップを切断分
離するが、その際には当該ウェハＩＤを認識しそのウェ
ハＩＤからウェハテストの結果をデータサーバからダウ
ンロードする（Ｓ４３）。そして、得られたウェハテス
トの結果に基づいて、切断分離した個々のチップのう
ち、不良チップを取り除く（Ｓ４４）。次いで、良品チ
ップに対してパッケージングを実行し、個別の半導体装
置を製造する（Ｓ４５）。完成された半導体装置に対し
ては、それぞれ選別テストとしての特性検査を実行し
（Ｓ４６）、選別テストの結果を判定して（Ｓ４７）、
良品と不良品を選別する（Ｓ４８，Ｓ４９）。

【０００４】

【発明が解決しようとする課題】ところで、前記したウ
ェハテスト及び選別テストでは、各々の工程で使用され
るテストプログラムでテスト内容と合否判定基準が設定
されており、それぞれの工程でテストされプログラムに
従い合否判定が行われる。そのため、ウェハテストでの
検査結果と、選別テストでの検査結果とに違いが生じた
場合、すなわちウェハテストで得られたチップの検査結
果と、当該チップをパッケージングした後の選別テスト
で得られた検査結果とが変化したような場合には、パッ
ケージングの影響によりチップの特性が劣化されたこと
になる。このような半導体装置では、その後の経時的な
使用によってさらに性能が劣化する可能性もある。した
がって、近年のように半導体装置の高品質の要求がます
ます高められている状況においては、このような半導体
装置は不良品として判定しておくことが好ましいが、従
来の検査では、ウェハテストと選別テストはそれぞれ個
別に行われ、各テストではそれぞれの合格判定基準を満
たしていれば良品として判定されるため、このようなパ
ッケージングによる性能劣化のおそれのある半導体装置
を良品として判定してしまい、半導体装置の高品質の要
求を満たすことが難しく、半導体装置の経時的な不良発
生を見逃す要因となっている。

【０００５】また、このような問題はチップに対するパ
ッケージングの影響のみならず、製造したウェハをウェ
ハ状態で保管する際、あるいは搬送する際の外部環境の
変化、外部要因によって生じる特性変化によっても発生
する。

【０００６】本発明の目的は、チップにおける特性の劣
化を検出し、製造された半導体装置における経時的な不
良発生を未然に防止することを可能にした半導体装置の
検査方法及び検査装置を提供するものである。

【０００７】

【課題を解決するための手段】本発明の検査方法は、デ
ータを書き込み可能なＲＯＭ領域を有するチップに対し
てウェハ状態でのウェハテストを行う工程と、前記ウェ
ハテストで得られた検査データを前記ＲＯＭ領域に書き
込む工程と、前記チップをパッケージングした半導体装
置に対して選別テストを行ない、前記半導体装置の前記
チップから前記ＲＯＭ領域に書き込まれている検査デー
タを読み出す工程と、前記選別テストで得られた検査デ
ータと前記ＲＯＭ領域から読み出した検査データとを比
較して当該半導体装置の良否を判定する工程とを含むこ
とを特徴とする。この検査方法では、チップのＲＯＭ領
域に書き込んだウェハテストの検査データと、選別テス
トの検査データとを比較することで、パッケージングに
よるチップの特性劣化を検査することが可能になる。

【０００８】また、本発明の他の検査方法は、データを
書き込み可能なＲＯＭ領域を有するチップに対してウェ
ハ状態でのウェハテストを行う工程と、前記ウェハテス
トで得られた検査データを前記ＲＯＭ領域に書き込む工
程と、前記ウェハを保管又は搬送した後、前記ウェハの
チップに対して受入テストを行ない、前記チップから前
記ＲＯＭ領域に書き込まれている検査データを読み出す
工程と、前記受入テストで得られた検査データと前記Ｒ
ＯＭ領域から読み出した検査データとを比較して当該チ
ップの良否を判定する工程とを含むことを特徴とする。
この検査方法では、チップのＲＯＭ領域に書き込んだウ
ェハテストの検査データと、ウェハの受入テストの検査
データとを比較することで、ウェハの保管、搬送に際し
てのチップの特性劣化を検査することが可能になる。

【０００９】さらに、本発明の他の検査方法は、データ
を書き込み可能なＲＯＭ領域を有するチップに対してウ
ェハ状態でのウェハテストを行う工程と、前記チップの
チップＩＤを前記ＲＯＭ領域に書き込む工程と、前記ウ
ェハテストで得られた検査データを前記チップＩＤと共
に別途設けられた記憶手段に書き込む工程と、前記チッ
プをパッケージングした半導体装置に対して選別テスト
を行ない、前記半導体装置の前記チップから前記ＲＯＭ
領域に書き込まれているチップＩＤを読み出す工程と、
前記記憶手段から前記読み出したチップＩＤに対応する
前記ウェハテストの検査データを読み出す工程と、前記
選別テストで得られた検査データと前記記憶手段から読
み出した検査データとを比較して当該半導体装置の良否
を判定する工程とを含むことを特徴とする。この検査方
法では、チップのＲＯＭ領域に書き込んだチップＩＤに
基づいて記憶手段に記憶したウェハテストの検査データ
と、選別テストの検査データとを比較することで、パッ
ケージングによるチップの特性劣化を検査することが可
能になり、かつチップのＲＯＭ領域の容量の増大を回避
してチップの高集積化が可能になる。

【００１０】一方、本発明の検査装置は、ウェハ上のチ
ップ又はパッケージングされたチップの電気的な特性を
測定して検査データを得る測定手段と、前記チップに設
けられたＲＯＭ領域に対して検査データを書き込むデー
タ書込手段と、前記ＲＯＭ領域から検査データを読み出
すデータ読出手段と、前記測定手段から得られる検査デ
ータと前記ＲＯ領域から読み出された検査データとを比
較して前記チップの良否を判定する判定手段とを備えて
おり、チップのパッケージング、及びウェハの保管、搬
送による特性劣化を検査することが可能になる。

【００１１】また、本発明の他の検査装置は、ウェハ上
のチップ又はパッケージングされたチップの電気的な特
性を測定して検査データを得る測定手段と、前記チップ
に設けられたＲＯＭ領域に対してデータを書き込むデー
タ書込手段と、前記ＲＯＭ領域からデータを読み出すデ
ータ読出手段と、前記ＲＯＭ領域に書き込んだデータに
対応する検査データを記憶する記憶手段と、前記測定手
段から得られる検査データと前記記憶手段から読み出さ
れた検査データとを比較して前記チップの良否を判定す
る判定手段とを備えており、チップの高集積化を阻害す
ることなく、チップのパッケージングによる特性劣化を
検査することが可能になる。

【００１２】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１（ａ）は本発明において検査さ
れる対象となるチップを説明するための図であり、ウェ
ハＷに形成された複数個のチップ１には、複数の電極パ
ッド１１と、半導体装置として機能するための回路領域
１２と、ＲＯＭ領域１３が形成されている。前記ＲＯＭ
領域１３には、前記電極パッド１１の一部１１ａが接続
されており、当該一部の電極パッド１１ａを通してＲＯ
Ｍ領域１３にアクセスでき、少なくとも当該チップ１の
検査データ、あるいは他のデータをＲＯＭ領域１３に書
き込み、あるいはＲＯＭ領域１３から読み出すことが可
能に構成されている。

【００１３】また、前記チップ１は前記ウェハＷから個
々のチップに切断分離された後、図１（ｂ）に示すよう
に、樹脂やセラミック等のパッケージ２１内にパッケー
ジングされて半導体装置２として組み立てられるが、製
造された半導体装置２に設けられる電極リード、ここで
はバンプ電極２２に対して前記回路領域１２及び前記Ｒ
ＯＭ領域１３が電気接続され、前記電極リード２２を通
して前記ＲＯＭ領域１３に対してアクセスでき、少なく
ともＲＯＭ領域１３に書き込まれている検査データ、あ
るいは他のデータを読み出すことが可能に構成されてい
る。

【００１４】図２は本発明にかかる検査装置（テスタ）
１００のブロック構成図である。図１に示したような検
査対象となるウェハに形成されたチップ１、あるいは半
導体装置２内にパッケージングされたチップの性能を検
査するための測定部１０１と、測定部１０１で測定した
測定データをバイナリ変換しかつ所定のフォーマットの
検査データに変換するためのデータ変換部１０２と、デ
ータをチップ１のＲＯＭ領域１３に書き込むためのデー
タ書込部１０３と、ＲＯＭ領域１３に書き込まれたデー
タを読み込むデータ読出部１０４と、前記データ変換部
１０２で変換された検査データに基づいて、あるいは当
該検査データと前記データ読出部１０４で読み出された
検査データを比較してチップの良否の判定を行うための
判定部１０５とを備えている。また、前記テスタ１００
には、被検査対象に対するインターフェース部１１０が
設けられており、図１（ａ）に示したウェハＷ上のチッ
プ１の電極パッド１１に対して、あるいは、図１（ｂ）
に示した、チップをパッケージングした半導体装置２の
電極リード２２に対して、それぞれ電気接続を行い、前
記測定部１０１、データ書込部１０３、及びデータ読出
部１０４に対して電気接続が可能に構成されている。さ
らに、前記テスタ１００には、別途設置されたデータサ
ーバ２００が接続されており、前記判定部１０５を介し
て検査データ等をデータサーバ２００に記憶し、あるい
はデータサーバ２００から読み出す（ダウンロード）こ
とができるように構成されている。

【００１５】次に本発明の検査方法について図３のフロ
ーチャートを参照して説明する。先ず、図１に示したテ
スタ１００を用いてウェハＷ上のチップ１の特性を検査
するウェハテストを実行する（Ｓ１１）。すなわち、図
４（ａ）に示すように、インターフェース部１１０によ
りチップ１の電極パッド１１に対して電気接続を行う。
この電気接続では、図示は省略するが、例えばプローバ
を用いて電気接続する。そして、インターフェース部１
１０を通してテスタ１００の測定部１０１において回路
領域１２に対して電気的な特性の測定を実行する。測定
部１０１により測定された測定データはデータ変換部１
０２においてバイナリ変換されて検査データとされる。
例えば、リーク電流、ピン電位レベル、スピードなどの
検査データ（特にＤＣ／ＡＣテストサマリー）を得る。
そして、判定部１０５では当該検査データに基づいて当
該チップの良否を判定する。また、当該チップに対する
検査の終了後に、データ書込部１０３はインターフェー
ス部１１０を通して得られた検査データを当該チップ１
のＲＯＭ領域１３に書き込む（Ｓ１２）。なお、ＲＯＭ
領域１３に検査データを書き込むチップは良品判定され
たチップだけでよい。

【００１６】次いで、ウェハＷをダイシングして個々の
チップ１に分離した後、組立工程を実行し、各チップを
パッケージングする（Ｓ１３）。この組立工程に際して
は、図４（ａ）の電極パッド１１ａに対してデータ読出
部１０４を接続して分離された個々のチップ１の各ＲＯ
Ｍ領域１３に対して検査データの読み出しを行い、検査
データが書き込まれているチップ、すなわち良品のチッ
プのみに対してパッケージングを実行する。この場合に
は、従来から行われているように、前記ウェハテスト工
程において良品と判定されたチップアドレス情報を別途
設置されたデータサーバに保存しておき、当該チップア
ドレス情報に基づいて良品のチップを選別し、選別した
チップに対して組立工程を実行する。これにより、図１
（ｂ）に示したパッケージの半導体装置２が製造され
る。

【００１７】次いで、パッケージングされた半導体装置
２に対して選別テストを実行する（Ｓ１４）。この選別
テストでは、図２に示したテスタ１００のインターフェ
ース部１１０は、図４（ｂ）に示すように、パッケージ
ングされた半導体装置２の電極リード２２に対して電気
接続を行い、半導体装置２内のチップ１に対してテスタ
１００の測定部１０１とデータ読出部１０４を電気接続
する。そして、データ読出部１０４は当該半導体装置２
内のチップ１のＲＯＭ領域１３に書き込まれているウェ
ハテスト時の検査データを読み出し、これを判定部１０
５に送出する（Ｓ１５）。また、測定部１０１はチップ
１の回路領域１２に対して電気接続を行ってウェハテス
ト時と同一の測定を行い、得られた測定データをデータ
変換部１０２によりバイナリ変換し、所要のフォーマッ
トの検査データとする。そして、得られた検査データを
判定部１０５に送出する。

【００１８】しかる上で、判定部１０５は、データ読出
部１０４から送られてきたＲＯＭ領域１３に書き込まれ
ていたウェハテスト時の検査データと、今回の選別テス
トで得られた検査データとを比較する（Ｓ１６）。そし
て、これらの検査データが一致したとき、あるいは所定
の許容範囲内の違いであるときには、チップを分離して
パッケージングしたことによってもチップの電気特性が
変化されなかったと判断し、当該半導体装置を良品とし
て判定する（Ｓ１７）。一方、両検査データが一致せ
ず、特にテストプログラムで規定する有意差が発生した
場合は、チップをパッケージングしたことによってチッ
プの電気特性が変化されたものであるとして不良品とし
て判定する（Ｓ１８）。

【００１９】このように、ウェハテストのときの検査デ
ータと、組立工程後の選別テストのときの検査データを
比較することにより、パッケージングされた個々の半導
体装置における、組立工程による電気的特性の変動を検
査し、この変動の影響による半導体装置の良否を判定す
ることが可能になる。そのため、特に高速な動作が要求
される半導体装置や、同時動作ピン数が多い多ピン系デ
バイスのように、パッケージングされた個々のチップ間
の特性上のばらつきが問題となるような半導体装置に適
用した場合には、有効なものとなる。また、ウェハテス
トの時の検査データと選別テストのときの検査データと
を比較することで、従来回路設計のＣＡＤレベルで決定
されていた選別試験でのテスト合否判定基準を、実際の
半導体装置の実力に合った数値に設定でき、より高品質
な半導体装置の製造を実現することが可能になる。

【００２０】図５は、本発明の検査方法の他の実施形態
のフローチャートである。この実施形態は、ウェハを製
造者から顧客に搬送する際の影響を考慮した例である。
ステップＳ２１，Ｓ２２に示すように、前記第１の実施
形態と同様に、ウェハテスト工程Ｓ２１において、ウェ
ハテストの検査データをチップ１のＲＯＭ領域１３に書
き込む。次いで、ウェハＷをチップに分離することなく
ウェハ状態で顧客に出荷する（Ｓ２３）。顧客先は出荷
されたウェハを受け入れると（Ｓ２４）、受け入れたウ
ェハＷ上の任意のチップに対して、ウェハテスト時と同
様のテスタを用いて当該ウェハＷに対する受入テストを
実施する（Ｓ２５）。この受入テストはウェハ状態で行
うが、個々のチップに対しては第１の実施形態の選別テ
ストと同様に行う。このとき、チップのＲＯＭ領域１３
に書き込まれている検査データを読み出し（Ｓ２６）、
この検査データと受入テストにおいて測定部１０１及び
データ変換部１０２で得られた検査データとをテスタ１
００の判定部１０５で比較し、その比較結果により、第
１の実施形態と同様にして合否判定を実行する（Ｓ２
７，Ｓ２８，Ｓ２９）。

【００２１】この第２の実施形態では、ウェハを製造し
た後、顧客先まで搬送する際の種々の外部環境の変化や
外部要因によってウェハ上のチップの特性に変動が生じ
たような場合においても、当該チップの特性の変動を検
出して、当該チップで構成される半導体装置の不良を未
然に回避することが可能になる。

【００２２】前記第１及び第２の実施形態では、チップ
のＲＯＭ領域が検査データを書き込むのに十分な容量を
有する場合の例である。検査項目が多伎にわたり、検査
データの容量が大きくなると、チップに形成するＲＯＭ
領域の容量を大きくする必要があり、チップの高集積化
を進める上での障害になることがある。このような問題
に対する本発明の第３の実施形態を図６のフローチャー
トに示す。この第３の実施形態では、前記各実施形態と
同様にウェハテストを行った後（Ｓ３１）、チップのＲ
ＯＭ領域１３には、当該チップに設定したチップＩＤの
みを書き込む（Ｓ３２）。一方、ウェハテストで得られ
た検査データはチップＩＤと一体化して、判定部１０５
からテスタとは別途設置されたデータサーバ２００に記
憶する（Ｓ３３）。

【００２３】そして、チップを分離し、かつ組立工程に
おいてパッケージングを行った後（Ｓ３４）、当該半導
体装置に対して、第１の実施形態と同様に選別テストを
行う（Ｓ３５）。この際には、テスタ１００はデータ読
出部１０４において当該半導体装置のチップのＲＯＭ領
域１３からチップＩＤを読み出し（Ｓ３６）、そのチッ
プＩＤに対応したウェハテスト時の検査データを判定部
１０５を通してデータサーバ２００からダウンロードす
る（Ｓ３７）。また、選別テストにより得られた検査デ
ータを測定部１０１及びデータ変換部１０２から判定部
１０５に送出する。そして、判定部１０５ではデータサ
ーバ２００からダウンロードした検査データと選別テス
トにより得られた検査データとを比較することで（Ｓ３
８）、当該半導体装置のチップの特性の変化を検出し、
良否の判定を実行する（Ｓ３９，Ｓ４０）。なお、チッ
プのＲＯＭ領域１３に書き込むチップＩＤにはチェック
サムを設けておき、テスタのデータ読出部１０４でチェ
ックすることによりデータ信頼性を高めることができ
る。

【００２４】この第３の実施形態では、ＲＯＭ領域に
は、チップＩＤのみを書き込めばよく、検査データは別
途設置したデータサーバに書き込んでおくことができる
ので、検査データの容量が大容量の場合でも、チップの
ＲＯＭ領域の容量を大きくする必要はなく、チップの高
集積化を進める上で有利になる。また、検査データを大
容量化することにより、検査項目を増大し、より信頼性
の高いテスト及び良否判定が可能になる。

【００２５】

【発明の効果】以上説明したように本発明は、ウェハ上
のチップに対してウェハテストを実行して得た検査デー
タと、当該ウェハを保管又は搬送し、あるいは当該チッ
プをパッケージングした半導体装置に対する受入テスト
や選別テストを実行して得た検査データとを比較し、そ
の比較に基づいて当該チップ及びチップを含むウェハや
半導体装置の良否を判定しているので、チップのパッケ
ージング、及びウェハの保管、搬送による特性劣化を検
査することができ、将来における経時的な特性劣化が生
じ易い半導体装置の製造を未然に防止することが可能に
なる。また、チップに設けたＲＯＭ領域にはチップＩＤ
を書き込み、当該チップＩＤに対応する検査データは別
途設けた記憶手段に記憶することで、チップの高集積化
を図ることも可能になる。

【図面の簡単な説明】

【図１】本発明の検査対象となるウェハ上のチップと、
パッケージングした半導体装置を示す図である。

【図２】本発明の検査装置のブロック構成図である。

【図３】本発明の検査方法の第１の実施形態のフローチ
ャートである。

【図４】ウェハテストと選別テストにおけるチップ、半
導体装置とテスタとの接続状態を示す図である。

【図５】本発明の検査方法の第２の実施形態のフローチ
ャートである。

【図６】本発明の検査方法の第３の実施形態のフローチ
ャートである。

【図７】従来の検査方法の一例のフローチャートであ
る。

【符号の説明】

１ チップ ２ 半導体装置 １１ 電極パッド １２ 回路領域 １３ ＲＯＭ領域 ２１ パッケージ ２２ 電極リード １００ テスタ １０１ 測定部 １０２ データ変換部 １０３ データ書込部 １０４ データ読出部 １０５ 判定部 １１０ インターフェース部 ２００ データサーバ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 データを書き込み可能なＲＯＭ領域を有
   するチップに対してウェハ状態でのウェハテストを行う
   工程と、前記ウェハテストで得られた検査データを前記
   ＲＯＭ領域に書き込む工程と、前記チップをパッケージ
   ングした半導体装置に対して選別テストを行ない、前記
   半導体装置の前記チップから前記ＲＯＭ領域に書き込ま
   れている検査データを読み出す工程と、前記選別テスト
   で得られた検査データと前記ＲＯＭ領域から読み出した
   検査データとを比較して当該半導体装置の良否を判定す
   る工程とを含むことを特徴とする半導体装置の検査方
   法。
2. 【請求項２】 データを書き込み可能なＲＯＭ領域を有
   するチップに対してウェハ状態でのウェハテストを行う
   工程と、前記ウェハテストで得られた検査データを前記
   ＲＯＭ領域に書き込む工程と、前記ウェハを保管又は搬
   送した後、前記ウェハのチップに対して受入テストを行
   ない、前記チップから前記ＲＯＭ領域に書き込まれてい
   る検査データを読み出す工程と、前記受入テストで得ら
   れた検査データと前記ＲＯＭ領域から読み出した検査デ
   ータとを比較して当該チップの良否を判定する工程とを
   含むことを特徴とする半導体装置の検査方法。
3. 【請求項３】 データを書き込み可能なＲＯＭ領域を有
   するチップに対してウェハ状態でのウェハテストを行う
   工程と、前記チップのチップＩＤを前記ＲＯＭ領域に書
   き込む工程と、前記ウェハテストで得られた検査データ
   を前記チップＩＤと共に別途設けられた記憶手段に書き
   込む工程と、前記チップをパッケージングした半導体装
   置に対して選別テストを行ない、前記半導体装置の前記
   チップから前記ＲＯＭ領域に書き込まれているチップＩ
   Ｄを読み出す工程と、前記記憶手段から前記読み出した
   チップＩＤに対応する前記ウェハテストの検査データを
   読み出す工程と、前記選別テストで得られた検査データ
   と前記記憶手段から読み出した検査データとを比較して
   当該半導体装置の良否を判定する工程とを含むことを特
   徴とする半導体装置の検査方法。
4. 【請求項４】 ウェハ上のチップ又はパッケージングさ
   れたチップの電気的な特性を測定して検査データを得る
   測定手段と、前記チップに設けられたＲＯＭ領域に対し
   て検査データを書き込むデータ書込手段と、前記ＲＯＭ
   領域から検査データを読み出すデータ読出手段と、前記
   測定手段から得られる検査データと前記ＲＯ領域から読
   み出された検査データとを比較して前記チップの良否を
   判定する判定手段とを備えることを特徴とする半導体装
   置の検査装置。
5. 【請求項５】 ウェハ上のチップ又はパッケージングさ
   れたチップの電気的な特性を測定して検査データを得る
   測定手段と、前記チップに設けられたＲＯＭ領域に対し
   てデータを書き込むデータ書込手段と、前記ＲＯＭ領域
   からデータを読み出すデータ読出手段と、前記ＲＯＭ領
   域に書き込んだデータに対応する検査データを記憶する
   記憶手段と、前記測定手段から得られる検査データと前
   記記憶手段から読み出された検査データとを比較して前
   記チップの良否を判定する判定手段とを備えることを特
   徴とする半導体装置の検査装置。