JP2002208345A - 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 - Google Patents
冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法Info
- Publication number
- JP2002208345A JP2002208345A JP2001001202A JP2001001202A JP2002208345A JP 2002208345 A JP2002208345 A JP 2002208345A JP 2001001202 A JP2001001202 A JP 2001001202A JP 2001001202 A JP2001001202 A JP 2001001202A JP 2002208345 A JP2002208345 A JP 2002208345A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- opening
- forming
- resist material
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】簡素な方法で、しかも、開口部の底部の中央部
に確実に電子放出部を形成することができる冷陰極電界
電子放出素子の製造方法を提供する。 【解決手段】冷陰極電界電子放出素子の製造方法は、支
持体１０上にカソード電極１１、絶縁層１２を形成し、
絶縁層１２に開口部１４Ｂを形成した後、開口部１４Ｂ
底部及び側壁上を含む全面にレジスト材料層４０を形成
し、次いで、露光用マスクを使用すること無く、レジス
ト材料層４０にエネルギー線を照射し、次いで、レジス
ト材料層４０を現像することによって、開口部１４Ｂの
底部からレジスト材料層４０を選択的に除去し、以て、
開口部１４Ｂの底部にカソード電極１１を露出させた
後、開口部１４Ｂの底部に露出したカソード電極１１上
に電子放出部を形成する。
に確実に電子放出部を形成することができる冷陰極電界
電子放出素子の製造方法を提供する。 【解決手段】冷陰極電界電子放出素子の製造方法は、支
持体１０上にカソード電極１１、絶縁層１２を形成し、
絶縁層１２に開口部１４Ｂを形成した後、開口部１４Ｂ
底部及び側壁上を含む全面にレジスト材料層４０を形成
し、次いで、露光用マスクを使用すること無く、レジス
ト材料層４０にエネルギー線を照射し、次いで、レジス
ト材料層４０を現像することによって、開口部１４Ｂの
底部からレジスト材料層４０を選択的に除去し、以て、
開口部１４Ｂの底部にカソード電極１１を露出させた
後、開口部１４Ｂの底部に露出したカソード電極１１上
に電子放出部を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、冷陰極電界電子放
出素子の製造方法、及び、冷陰極電界電子放出表示装置
の製造方法に関する。
出素子の製造方法、及び、冷陰極電界電子放出表示装置
の製造方法に関する。
【０００２】
【従来の技術】テレビジョン受像機や情報端末機器に用
いられる表示装置の分野では、従来主流の陰極線管（Ｃ
ＲＴ）から、薄型化、軽量化、大画面化、高精細化の要
求に応え得る平面型（フラットパネル型）の表示装置へ
の移行が検討されている。このような平面型の表示装置
として、液晶表示装置（ＬＣＤ）、エレクトロルミネッ
センス表示装置（ＥＬＤ）、プラズマ表示装置（ＰＤ
Ｐ）、冷陰極電界電子放出表示装置（ＦＥＤ：フィール
ドエミッションディスプレイ）を例示することができ
る。このなかでも、液晶表示装置は情報端末機器用の表
示装置として広く普及しているが、据置き型のテレビジ
ョン受像機に適用するには、高輝度化や大型化に未だ課
題を残している。これに対して、冷陰極電界電子放出表
示装置は、熱的励起によらず、量子トンネル効果に基づ
き固体から真空中に電子を放出することが可能な冷陰極
電界電子放出素子（以下、電界放出素子と呼ぶ場合があ
る）を利用しており、高輝度及び低消費電力の点から注
目を集めている。
いられる表示装置の分野では、従来主流の陰極線管（Ｃ
ＲＴ）から、薄型化、軽量化、大画面化、高精細化の要
求に応え得る平面型（フラットパネル型）の表示装置へ
の移行が検討されている。このような平面型の表示装置
として、液晶表示装置（ＬＣＤ）、エレクトロルミネッ
センス表示装置（ＥＬＤ）、プラズマ表示装置（ＰＤ
Ｐ）、冷陰極電界電子放出表示装置（ＦＥＤ：フィール
ドエミッションディスプレイ）を例示することができ
る。このなかでも、液晶表示装置は情報端末機器用の表
示装置として広く普及しているが、据置き型のテレビジ
ョン受像機に適用するには、高輝度化や大型化に未だ課
題を残している。これに対して、冷陰極電界電子放出表
示装置は、熱的励起によらず、量子トンネル効果に基づ
き固体から真空中に電子を放出することが可能な冷陰極
電界電子放出素子（以下、電界放出素子と呼ぶ場合があ
る）を利用しており、高輝度及び低消費電力の点から注
目を集めている。
【０００３】図２３に、電界放出素子を利用した冷陰極
電界電子放出表示装置（以下、表示装置と呼ぶ場合があ
る）の構成例を示す。図示した電界放出素子は、円錐形
の電子放出部を有する、所謂スピント（Ｓｐｉｎｄｔ）
型電界放出素子と呼ばれるタイプの素子である。この電
界放出素子は、支持体１０上に形成されたカソード電極
１１と、支持体１０及びカソード電極１１上に形成され
た絶縁層１２と、絶縁層１２上に形成されたゲート電極
１３と、ゲート電極１３及び絶縁層１２に設けられた開
口部１１４と、開口部１１４の底部に位置するカソード
電極１１上に形成された円錐形の電子放出部１１５から
構成されている。一般に、カソード電極１１とゲート電
極１３とは、これらの両電極の射影像が互いに直交する
方向に各々ストライプ状に形成されており、これらの両
電極の射影像が重複する領域（１画素分の領域に相当す
る。この領域を、以下、重複領域と呼ぶ）に、通常、複
数の電界放出素子が配列されている。更に、かかる重複
領域が、カソードパネルＣＰの有効領域（実際の表示部
分として機能する領域）内に、通常、２次元マトリクス
状に配列されている。
電界電子放出表示装置（以下、表示装置と呼ぶ場合があ
る）の構成例を示す。図示した電界放出素子は、円錐形
の電子放出部を有する、所謂スピント（Ｓｐｉｎｄｔ）
型電界放出素子と呼ばれるタイプの素子である。この電
界放出素子は、支持体１０上に形成されたカソード電極
１１と、支持体１０及びカソード電極１１上に形成され
た絶縁層１２と、絶縁層１２上に形成されたゲート電極
１３と、ゲート電極１３及び絶縁層１２に設けられた開
口部１１４と、開口部１１４の底部に位置するカソード
電極１１上に形成された円錐形の電子放出部１１５から
構成されている。一般に、カソード電極１１とゲート電
極１３とは、これらの両電極の射影像が互いに直交する
方向に各々ストライプ状に形成されており、これらの両
電極の射影像が重複する領域（１画素分の領域に相当す
る。この領域を、以下、重複領域と呼ぶ）に、通常、複
数の電界放出素子が配列されている。更に、かかる重複
領域が、カソードパネルＣＰの有効領域（実際の表示部
分として機能する領域）内に、通常、２次元マトリクス
状に配列されている。
【０００４】一方、アノードパネルＡＰは、基板２０
と、基板２０上に形成され、所定のパターンを有する蛍
光体層２２と、その上に形成されたアノード電極２３か
ら構成されている。１画素は、カソードパネル側のカソ
ード電極１１とゲート電極１３との重複領域に配列され
た電界放出素子の一群と、これらの電界放出素子の一群
に対面したアノードパネル側の蛍光体層２２とによって
構成されている。有効領域には、かかる画素が、例えば
数十万〜数百万個ものオーダーにて配列されている。
尚、蛍光体層２２と蛍光体層２２との間の基板２０上に
は、ブラックマトリックス２１が形成されている。
と、基板２０上に形成され、所定のパターンを有する蛍
光体層２２と、その上に形成されたアノード電極２３か
ら構成されている。１画素は、カソードパネル側のカソ
ード電極１１とゲート電極１３との重複領域に配列され
た電界放出素子の一群と、これらの電界放出素子の一群
に対面したアノードパネル側の蛍光体層２２とによって
構成されている。有効領域には、かかる画素が、例えば
数十万〜数百万個ものオーダーにて配列されている。
尚、蛍光体層２２と蛍光体層２２との間の基板２０上に
は、ブラックマトリックス２１が形成されている。
【０００５】アノードパネルＡＰとカソードパネルＣＰ
とを、電界放出素子と蛍光体層２２とが対向するように
配置し、周縁部において枠体２４を介して接合すること
によって、表示装置を作製することができる。有効領域
を包囲し、画素を選択するための周辺回路が形成された
無効領域（図示した例では、カソードパネルＣＰの無効
領域）には、真空排気用の貫通孔２５が設けられてお
り、この貫通孔２５には真空排気後に封じ切られたチッ
プ管２６が接続されている。即ち、アノードパネルＡＰ
とカソードパネルＣＰと枠体２４とによって囲まれた空
間は真空となっている。
とを、電界放出素子と蛍光体層２２とが対向するように
配置し、周縁部において枠体２４を介して接合すること
によって、表示装置を作製することができる。有効領域
を包囲し、画素を選択するための周辺回路が形成された
無効領域（図示した例では、カソードパネルＣＰの無効
領域）には、真空排気用の貫通孔２５が設けられてお
り、この貫通孔２５には真空排気後に封じ切られたチッ
プ管２６が接続されている。即ち、アノードパネルＡＰ
とカソードパネルＣＰと枠体２４とによって囲まれた空
間は真空となっている。
【０００６】カソード電極１１には相対的な負電圧が走
査回路３０から印加され、ゲート電極１３には相対的な
正電圧が制御回路３１から印加され、アノード電極２３
にはゲート電極１３よりも更に高い正電圧が加速電源３
２から印加される。かかる表示装置において表示を行う
場合、例えば、カソード電極１１に走査回路３０から走
査信号を入力し、ゲート電極１３に制御回路３１からビ
デオ信号を入力する。カソード電極１１とゲート電極１
３との間に電圧を印加した際に生ずる電界により、量子
トンネル効果に基づき電子放出部１１５から電子が放出
され、この電子がアノード電極２３に引き付けられ、蛍
光体層２２に衝突する。その結果、蛍光体層２２が励起
されて発光し、所望の画像を得ることができる。つま
り、この表示装置の動作は、基本的に、ゲート電極１３
に印加される電圧、及びカソード電極１１を通じて電子
放出部１１５に印加される電圧によって制御される。
査回路３０から印加され、ゲート電極１３には相対的な
正電圧が制御回路３１から印加され、アノード電極２３
にはゲート電極１３よりも更に高い正電圧が加速電源３
２から印加される。かかる表示装置において表示を行う
場合、例えば、カソード電極１１に走査回路３０から走
査信号を入力し、ゲート電極１３に制御回路３１からビ
デオ信号を入力する。カソード電極１１とゲート電極１
３との間に電圧を印加した際に生ずる電界により、量子
トンネル効果に基づき電子放出部１１５から電子が放出
され、この電子がアノード電極２３に引き付けられ、蛍
光体層２２に衝突する。その結果、蛍光体層２２が励起
されて発光し、所望の画像を得ることができる。つま
り、この表示装置の動作は、基本的に、ゲート電極１３
に印加される電圧、及びカソード電極１１を通じて電子
放出部１１５に印加される電圧によって制御される。
【０００７】かかる表示装置の構成において、低い駆動
電圧で大きな放出電子電流を得るためには、電子放出部
の先端部を鋭く尖らせることが有効であり、この観点か
ら、上述のスピント型素子の電子放出部１１５は優れた
性能を有していると云える。しかしながら、円錐形の電
子放出部１１５の形成には高度な加工技術を要し、場合
によっては数千万個以上にも及ぶ電子放出部１１５を有
効領域の全域に亙って均一に形成することは、有効領域
の面積が増大するにつれて困難となりつつある。
電圧で大きな放出電子電流を得るためには、電子放出部
の先端部を鋭く尖らせることが有効であり、この観点か
ら、上述のスピント型素子の電子放出部１１５は優れた
性能を有していると云える。しかしながら、円錐形の電
子放出部１１５の形成には高度な加工技術を要し、場合
によっては数千万個以上にも及ぶ電子放出部１１５を有
効領域の全域に亙って均一に形成することは、有効領域
の面積が増大するにつれて困難となりつつある。
【０００８】そこで、円錐形の電子放出部を形成せず、
開口部の底面に露出した扁平状の電子放出部を使用す
る、所謂扁平型電界放出素子が提案されている。扁平型
電界放出素子における電子放出部は、カソード電極上に
設けられており、扁平状であっても高い放出電子電流を
達成し得るように、カソード電極の構成材料よりも仕事
関数が低い材料から構成されている。
開口部の底面に露出した扁平状の電子放出部を使用す
る、所謂扁平型電界放出素子が提案されている。扁平型
電界放出素子における電子放出部は、カソード電極上に
設けられており、扁平状であっても高い放出電子電流を
達成し得るように、カソード電極の構成材料よりも仕事
関数が低い材料から構成されている。
【０００９】このような材料を用いた扁平型電界放出素
子の従来の製造方法の概要を、以下、支持体等の模式的
な一部端面図である図２４及び図２５を参照して説明す
る。
子の従来の製造方法の概要を、以下、支持体等の模式的
な一部端面図である図２４及び図２５を参照して説明す
る。
【００１０】［工程−１０］先ず、例えばガラスから成
る支持体１０上にカソード電極用導電材料層を形成し、
次いで、周知のリソグラフィ技術及び反応性イオンエッ
チング法（ＲＩＥ法）に基づきカソード電極用導電材料
層をパターニングすることによって、ストライプ状のカ
ソード電極１１を支持体１０上に形成する。ストライプ
状のカソード電極１１は、図面の紙面左右方向に延びて
いる。カソード電極１１は、例えばスパッタリング法に
より形成された厚さ約０．２μｍのクロム（Ｃｒ）層か
ら成る。
る支持体１０上にカソード電極用導電材料層を形成し、
次いで、周知のリソグラフィ技術及び反応性イオンエッ
チング法（ＲＩＥ法）に基づきカソード電極用導電材料
層をパターニングすることによって、ストライプ状のカ
ソード電極１１を支持体１０上に形成する。ストライプ
状のカソード電極１１は、図面の紙面左右方向に延びて
いる。カソード電極１１は、例えばスパッタリング法に
より形成された厚さ約０．２μｍのクロム（Ｃｒ）層か
ら成る。
【００１１】［工程−２０］その後、全面に、具体的に
は、支持体１０上及びカソード電極１１上に絶縁層１２
を形成する。
は、支持体１０上及びカソード電極１１上に絶縁層１２
を形成する。
【００１２】［工程−３０］次いで、ストライプ状のゲ
ート電極１３を絶縁層１２上に形成した後、ゲート電極
１３の孔部１４Ａを形成し、更に、孔部１４Ａと連通し
た開口部１４Ｂを絶縁層１２に形成し、開口部１４Ｂの
底部にカソード電極１１を露出させる（図２４の（Ａ）
参照）。ストライプ状のゲート電極１３は図面の紙面垂
直方向に延びている。尚、孔部１４Ａと開口部１４Ｂを
総称して、以下、単に開口部１４と表現する場合があ
る。開口部１４の平面形状は、例えば直径１μｍ〜３０
μｍの円形である。開口部１４を、例えば、１画素分の
領域（電子放出領域）に１個〜３０００個程度形成すれ
ばよい。
ート電極１３を絶縁層１２上に形成した後、ゲート電極
１３の孔部１４Ａを形成し、更に、孔部１４Ａと連通し
た開口部１４Ｂを絶縁層１２に形成し、開口部１４Ｂの
底部にカソード電極１１を露出させる（図２４の（Ａ）
参照）。ストライプ状のゲート電極１３は図面の紙面垂
直方向に延びている。尚、孔部１４Ａと開口部１４Ｂを
総称して、以下、単に開口部１４と表現する場合があ
る。開口部１４の平面形状は、例えば直径１μｍ〜３０
μｍの円形である。開口部１４を、例えば、１画素分の
領域（電子放出領域）に１個〜３０００個程度形成すれ
ばよい。
【００１３】［工程−４０］次に、開口部１４の底部に
露出したカソード電極１１上に、電子放出部１５を形成
する。具体的には、レジスト材料層４０をスピンコーテ
ィング法にて開口部１４内を含む全面に成膜した後（図
２４の（Ｂ）参照）、露光用マスクを使用して、リソグ
ラフィ技術に基づきレジスト材料層４０を露光する（図
２４の（Ｃ）参照）。開口部１４の底部には、レジスト
材料層の未露光部分４０Ａが残される。その後、レジス
ト材料層４０を現像する。これによって、開口部１４の
底部の中央部にカソード電極１１を露出させることがで
きる（図２５の（Ａ）参照）。レジスト材料層４０は、
開口部１４の底部に位置するカソード電極１１の一部
分、開口部１４の側壁、ゲート電極１３及び絶縁層１２
を被覆している。
露出したカソード電極１１上に、電子放出部１５を形成
する。具体的には、レジスト材料層４０をスピンコーテ
ィング法にて開口部１４内を含む全面に成膜した後（図
２４の（Ｂ）参照）、露光用マスクを使用して、リソグ
ラフィ技術に基づきレジスト材料層４０を露光する（図
２４の（Ｃ）参照）。開口部１４の底部には、レジスト
材料層の未露光部分４０Ａが残される。その後、レジス
ト材料層４０を現像する。これによって、開口部１４の
底部の中央部にカソード電極１１を露出させることがで
きる（図２５の（Ａ）参照）。レジスト材料層４０は、
開口部１４の底部に位置するカソード電極１１の一部
分、開口部１４の側壁、ゲート電極１３及び絶縁層１２
を被覆している。
【００１４】［工程−５０］その後、開口部１４の底部
に露出したカソード電極１１の表面を含むレジスト材料
層４０上に、例えば、スパッタリング法に基づき、カソ
ード電極の構成材料よりも仕事関数が低い材料から構成
された電子放出部形成層４１を形成する（図２５の
（Ｂ）参照）。その後、レジスト材料層４０を除去する
ことで、開口部１４の底部に露出したカソード電極１１
上に、電子放出部形成層４１から成る電子放出部１５を
形成することができる（図２５の（Ｃ）参照）。
に露出したカソード電極１１の表面を含むレジスト材料
層４０上に、例えば、スパッタリング法に基づき、カソ
ード電極の構成材料よりも仕事関数が低い材料から構成
された電子放出部形成層４１を形成する（図２５の
（Ｂ）参照）。その後、レジスト材料層４０を除去する
ことで、開口部１４の底部に露出したカソード電極１１
上に、電子放出部形成層４１から成る電子放出部１５を
形成することができる（図２５の（Ｃ）参照）。
【００１５】
【発明が解決しようとする課題】通常、［工程−４０］
において、露光用マスクを使用して、リソグラフィ技術
に基づきレジスト材料層４０を露光する際、開口部１４
の底部の中央部に位置するレジスト材料層４０に未露光
部分４０Ａが形成されるように、支持体１０に設けられ
た基準マーカーと、露光用マスクのマーカーとを一致さ
せる。
において、露光用マスクを使用して、リソグラフィ技術
に基づきレジスト材料層４０を露光する際、開口部１４
の底部の中央部に位置するレジスト材料層４０に未露光
部分４０Ａが形成されるように、支持体１０に設けられ
た基準マーカーと、露光用マスクのマーカーとを一致さ
せる。
【００１６】しかしながら、実際のリソグラフィ工程に
おいては、スパッタリング法や化学的気相成長法（ＣＶ
Ｄ法）において各種の薄膜や層を形成したときの応力に
起因した支持体１０の変形、各種の熱処理工程における
支持体１０の伸縮や変形等により、露光用マスクと支持
体１０との間で位置合わせずれが生じ易い。その結果、
開口部１４の底部に露出したカソード電極１１上に形成
された電子放出部１５と、ゲート電極１３の開口端部と
の間の距離にばらつきが発生する。このようなばらつき
が発生すると、電子放出部１５からの電子放出特性にば
らつきが生じる結果、表示ムラが発生する。このような
問題は、表示装置が大型化されると、特に顕著に生じ
る。
おいては、スパッタリング法や化学的気相成長法（ＣＶ
Ｄ法）において各種の薄膜や層を形成したときの応力に
起因した支持体１０の変形、各種の熱処理工程における
支持体１０の伸縮や変形等により、露光用マスクと支持
体１０との間で位置合わせずれが生じ易い。その結果、
開口部１４の底部に露出したカソード電極１１上に形成
された電子放出部１５と、ゲート電極１３の開口端部と
の間の距離にばらつきが発生する。このようなばらつき
が発生すると、電子放出部１５からの電子放出特性にば
らつきが生じる結果、表示ムラが発生する。このような
問題は、表示装置が大型化されると、特に顕著に生じ
る。
【００１７】位置合わせずれの少ないリソグラフィ工程
を実現するための手段として、所謂ステッパー（縮小露
光機）を用いることも考え得るが、ステッパーは非常に
高価であり、しかも、表示装置が大型化したとき、露光
に長時間を要し、表示装置の製造コストが上昇してしま
う。
を実現するための手段として、所謂ステッパー（縮小露
光機）を用いることも考え得るが、ステッパーは非常に
高価であり、しかも、表示装置が大型化したとき、露光
に長時間を要し、表示装置の製造コストが上昇してしま
う。
【００１８】従って、本発明の目的は、簡素な方法で、
しかも、開口部の底部の中央部に確実に電子放出部を形
成することができる冷陰極電界電子放出素子の製造方
法、及び、かかる冷陰極電界電子放出素子の製造方法を
適用した冷陰極電界電子放出表示装置の製造方法を提供
することにある。
しかも、開口部の底部の中央部に確実に電子放出部を形
成することができる冷陰極電界電子放出素子の製造方
法、及び、かかる冷陰極電界電子放出素子の製造方法を
適用した冷陰極電界電子放出表示装置の製造方法を提供
することにある。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の冷陰極電界電子放出素子の製造方法は、
（Ａ）支持体上にカソード電極を形成する工程と、
（Ｂ）カソード電極及び支持体上に絶縁層を形成する工
程と、（Ｃ）絶縁層に開口部を形成する工程と、（Ｄ）
開口部底部及び側壁上を含む全面にレジスト材料層を形
成する工程と、（Ｅ）露光用マスクを使用すること無
く、レジスト材料層にエネルギー線を照射し、次いで、
レジスト材料層を現像することによって、開口部の底部
からレジスト材料層を選択的に除去し、以て、開口部の
底部にカソード電極を露出させる工程と、（Ｆ）開口部
の底部に露出したカソード電極上に電子放出部を形成す
る工程、を具備することを特徴とする。
めの本発明の冷陰極電界電子放出素子の製造方法は、
（Ａ）支持体上にカソード電極を形成する工程と、
（Ｂ）カソード電極及び支持体上に絶縁層を形成する工
程と、（Ｃ）絶縁層に開口部を形成する工程と、（Ｄ）
開口部底部及び側壁上を含む全面にレジスト材料層を形
成する工程と、（Ｅ）露光用マスクを使用すること無
く、レジスト材料層にエネルギー線を照射し、次いで、
レジスト材料層を現像することによって、開口部の底部
からレジスト材料層を選択的に除去し、以て、開口部の
底部にカソード電極を露出させる工程と、（Ｆ）開口部
の底部に露出したカソード電極上に電子放出部を形成す
る工程、を具備することを特徴とする。
【００２０】上記の目的を達成するための本発明の冷陰
極電界電子放出表示装置の製造方法は、複数の画素から
構成され、各画素は、複数の冷陰極電界電子放出素子
と、複数の冷陰極電界電子放出素子に対向したアノード
電極及び蛍光体層から構成され、複数の冷陰極電界電子
放出素子が形成されたカソードパネルと、アノード電極
及び蛍光体層が形成されたアノードパネルとがそれらの
周辺部で接合された冷陰極電界電子放出表示装置の製造
方法であって、各冷陰極電界電子放出素子を、（Ａ）支
持体上にカソード電極を形成する工程と、（Ｂ）カソー
ド電極及び支持体上に絶縁層を形成する工程と、（Ｃ）
絶縁層に開口部を形成する工程と、（Ｄ）開口部底部及
び側壁上を含む全面にレジスト材料層を形成する工程
と、（Ｅ）露光用マスクを使用すること無く、レジスト
材料層にエネルギー線を照射し、次いで、レジスト材料
層を現像することによって、開口部の底部からレジスト
材料層を選択的に除去し、以て、開口部の底部にカソー
ド電極を露出させる工程と、（Ｆ）開口部の底部に露出
したカソード電極上に電子放出部を形成する工程、を少
なくとも経て製造することを特徴とする。
極電界電子放出表示装置の製造方法は、複数の画素から
構成され、各画素は、複数の冷陰極電界電子放出素子
と、複数の冷陰極電界電子放出素子に対向したアノード
電極及び蛍光体層から構成され、複数の冷陰極電界電子
放出素子が形成されたカソードパネルと、アノード電極
及び蛍光体層が形成されたアノードパネルとがそれらの
周辺部で接合された冷陰極電界電子放出表示装置の製造
方法であって、各冷陰極電界電子放出素子を、（Ａ）支
持体上にカソード電極を形成する工程と、（Ｂ）カソー
ド電極及び支持体上に絶縁層を形成する工程と、（Ｃ）
絶縁層に開口部を形成する工程と、（Ｄ）開口部底部及
び側壁上を含む全面にレジスト材料層を形成する工程
と、（Ｅ）露光用マスクを使用すること無く、レジスト
材料層にエネルギー線を照射し、次いで、レジスト材料
層を現像することによって、開口部の底部からレジスト
材料層を選択的に除去し、以て、開口部の底部にカソー
ド電極を露出させる工程と、（Ｆ）開口部の底部に露出
したカソード電極上に電子放出部を形成する工程、を少
なくとも経て製造することを特徴とする。
【００２１】本発明の冷陰極電界電子放出素子の製造方
法あるいは冷陰極電界電子放出表示装置の製造方法（以
下、これらを総称して、単に、本発明の製造方法と呼ぶ
場合がある）においては、前記工程（Ｂ）と工程（Ｃ）
との間で、孔部を有するゲート電極を絶縁層上に形成す
る工程を更に具備し、前記工程（Ｅ）においては、支持
体の法線に対して０度ではない入射角を以てエネルギー
線をレジスト材料層に照射する態様とすることができ
る。尚、このような態様の本発明の製造方法を、便宜
上、本発明の第１の態様に係る製造方法と呼ぶ。
法あるいは冷陰極電界電子放出表示装置の製造方法（以
下、これらを総称して、単に、本発明の製造方法と呼ぶ
場合がある）においては、前記工程（Ｂ）と工程（Ｃ）
との間で、孔部を有するゲート電極を絶縁層上に形成す
る工程を更に具備し、前記工程（Ｅ）においては、支持
体の法線に対して０度ではない入射角を以てエネルギー
線をレジスト材料層に照射する態様とすることができ
る。尚、このような態様の本発明の製造方法を、便宜
上、本発明の第１の態様に係る製造方法と呼ぶ。
【００２２】尚、本発明の第１の態様に係る製造方法に
あっては、工程（Ｅ）で開口部の底部にカソード電極を
露出させた状態において、絶縁層及びゲート電極上、並
びに、開口部の側壁の少なくとも上部の上（場合によっ
ては、開口部の側壁の全ての上、あるいは、開口部の側
壁の全て及び開口部の底部に位置するカソード電極の一
部分の上）に、レジスト材料層が残される。
あっては、工程（Ｅ）で開口部の底部にカソード電極を
露出させた状態において、絶縁層及びゲート電極上、並
びに、開口部の側壁の少なくとも上部の上（場合によっ
ては、開口部の側壁の全ての上、あるいは、開口部の側
壁の全て及び開口部の底部に位置するカソード電極の一
部分の上）に、レジスト材料層が残される。
【００２３】本発明の第１の態様に係る製造方法、ある
いは、後述する本発明の第３の態様に係る製造方法にあ
っては、孔部を有するゲート電極を絶縁層上に形成する
方法として、例えば、絶縁層上に物理的気相成長法（Ｐ
ＶＤ法）や化学的気相成長法（ＣＶＤ法）に基づきゲー
ト電極用導電材料層を形成した後、リソグラフィ技術及
びエッチング技術によって孔部を有し、ストライプ状に
パターニングされたゲート電極を形成する方法、スクリ
ーン印刷法やリフトオフ法等によって孔部を有し、スト
ライプ状にパターニングされたゲート電極を形成する方
法を例示することができる。
いは、後述する本発明の第３の態様に係る製造方法にあ
っては、孔部を有するゲート電極を絶縁層上に形成する
方法として、例えば、絶縁層上に物理的気相成長法（Ｐ
ＶＤ法）や化学的気相成長法（ＣＶＤ法）に基づきゲー
ト電極用導電材料層を形成した後、リソグラフィ技術及
びエッチング技術によって孔部を有し、ストライプ状に
パターニングされたゲート電極を形成する方法、スクリ
ーン印刷法やリフトオフ法等によって孔部を有し、スト
ライプ状にパターニングされたゲート電極を形成する方
法を例示することができる。
【００２４】あるいは又、本発明の製造方法において
は、前記工程（Ｂ）と工程（Ｃ）との間で、孔部を有す
るゲート電極用導電材料層を絶縁層上に形成する工程、
及び、前記工程（Ｆ）の後、ゲート電極用導電材料層を
パターニングし、以て、ゲート電極を形成する工程を更
に具備し、前記工程（Ｅ）においては、支持体の法線に
対して０度ではない入射角を以てエネルギー線をレジス
ト材料層に照射する態様とすることができる。尚、この
ような態様の本発明の製造方法を、便宜上、本発明の第
２の態様に係る製造方法と呼ぶ。
は、前記工程（Ｂ）と工程（Ｃ）との間で、孔部を有す
るゲート電極用導電材料層を絶縁層上に形成する工程、
及び、前記工程（Ｆ）の後、ゲート電極用導電材料層を
パターニングし、以て、ゲート電極を形成する工程を更
に具備し、前記工程（Ｅ）においては、支持体の法線に
対して０度ではない入射角を以てエネルギー線をレジス
ト材料層に照射する態様とすることができる。尚、この
ような態様の本発明の製造方法を、便宜上、本発明の第
２の態様に係る製造方法と呼ぶ。
【００２５】尚、本発明の第２の態様に係る製造方法に
あっては、工程（Ｅ）で開口部の底部にカソード電極を
露出させた状態において、ゲート電極用導電材料層上、
並びに、開口部の側壁の少なくとも上部の上（場合によ
っては、開口部の側壁の全ての上、あるいは、開口部の
側壁の全て及び開口部の底部に位置するカソード電極の
一部分の上）に、レジスト材料層が残される。
あっては、工程（Ｅ）で開口部の底部にカソード電極を
露出させた状態において、ゲート電極用導電材料層上、
並びに、開口部の側壁の少なくとも上部の上（場合によ
っては、開口部の側壁の全ての上、あるいは、開口部の
側壁の全て及び開口部の底部に位置するカソード電極の
一部分の上）に、レジスト材料層が残される。
【００２６】本発明の第２の態様に係る製造方法、ある
いは、後述する本発明の第４の態様に係る製造方法にあ
っては、孔部を有するゲート電極用導電材料層を絶縁層
上に形成する方法として、例えば、絶縁層上にＰＶＤ法
やＣＶＤ法にてゲート電極用導電材料層を形成した後、
リソグラフィ技術及びエッチング技術によって孔部を有
するゲート電極用導電材料層を形成する方法、スクリー
ン印刷法やリフトオフ法等によって孔部を有するゲート
電極用導電材料層を形成する方法を例示することができ
る。
いは、後述する本発明の第４の態様に係る製造方法にあ
っては、孔部を有するゲート電極用導電材料層を絶縁層
上に形成する方法として、例えば、絶縁層上にＰＶＤ法
やＣＶＤ法にてゲート電極用導電材料層を形成した後、
リソグラフィ技術及びエッチング技術によって孔部を有
するゲート電極用導電材料層を形成する方法、スクリー
ン印刷法やリフトオフ法等によって孔部を有するゲート
電極用導電材料層を形成する方法を例示することができ
る。
【００２７】本発明の第１の態様あるいは第２の態様に
係る製造方法において、前記入射角は、開口部底部の中
央部に位置するレジスト材料層の部分がエネルギー線に
よって照射されないような入射角であることが好まし
い。具体的には、例えば開口部のアスペクト比及びレジ
スト材料層の厚さに基づき、入射角を決定すればよい。
尚、開口部底部の中央部に位置するレジスト材料層の部
分がエネルギー線によって照射されなければよく、例え
ば、開口部底部に位置するレジスト材料層の部分がエネ
ルギー線によって照射されなくともよく、あるいは又、
開口部底部に位置するレジスト材料層の部分及び開口部
の側壁の下部に位置するレジスト材料層の部分がエネル
ギー線によって照射されなくともよい。
係る製造方法において、前記入射角は、開口部底部の中
央部に位置するレジスト材料層の部分がエネルギー線に
よって照射されないような入射角であることが好まし
い。具体的には、例えば開口部のアスペクト比及びレジ
スト材料層の厚さに基づき、入射角を決定すればよい。
尚、開口部底部の中央部に位置するレジスト材料層の部
分がエネルギー線によって照射されなければよく、例え
ば、開口部底部に位置するレジスト材料層の部分がエネ
ルギー線によって照射されなくともよく、あるいは又、
開口部底部に位置するレジスト材料層の部分及び開口部
の側壁の下部に位置するレジスト材料層の部分がエネル
ギー線によって照射されなくともよい。
【００２８】本発明の第１の態様に係る製造方法におい
ては、前記工程（Ｆ）の後、レジスト材料層を除去する
工程を更に具備する構成とすることができる。あるいは
又、前記工程（Ｅ）と工程（Ｆ）との間で、開口部の底
部に露出したカソード電極の表面に下地層を形成する工
程と、レジスト材料層を除去する工程とを更に具備し、
前記工程（Ｆ）においては、該下地層上に電子放出部を
形成する構成とすることもできる。
ては、前記工程（Ｆ）の後、レジスト材料層を除去する
工程を更に具備する構成とすることができる。あるいは
又、前記工程（Ｅ）と工程（Ｆ）との間で、開口部の底
部に露出したカソード電極の表面に下地層を形成する工
程と、レジスト材料層を除去する工程とを更に具備し、
前記工程（Ｆ）においては、該下地層上に電子放出部を
形成する構成とすることもできる。
【００２９】本発明の第２の態様に係る製造方法におい
ては、前記工程（Ｆ）の後であって、ゲート電極用導電
材料層をパターニングする前に、レジスト材料層を除去
する工程を更に具備する構成とすることができる。ある
いは又、前記工程（Ｅ）と工程（Ｆ）との間で、開口部
の底部に露出したカソード電極の表面に下地層を形成す
る工程と、レジスト材料層を除去する工程とを更に具備
し、前記工程（Ｆ）においては、該下地層上に電子放出
部を形成する構成とすることもできる。
ては、前記工程（Ｆ）の後であって、ゲート電極用導電
材料層をパターニングする前に、レジスト材料層を除去
する工程を更に具備する構成とすることができる。ある
いは又、前記工程（Ｅ）と工程（Ｆ）との間で、開口部
の底部に露出したカソード電極の表面に下地層を形成す
る工程と、レジスト材料層を除去する工程とを更に具備
し、前記工程（Ｆ）においては、該下地層上に電子放出
部を形成する構成とすることもできる。
【００３０】あるいは又、本発明の製造方法において
は、前記工程（Ｂ）と工程（Ｃ）との間で、孔部を有す
るゲート電極を絶縁層上に形成する工程、及び、前記工
程（Ｄ）と工程（Ｅ）との間で、絶縁層及びゲート電極
上のレジスト材料層上、及び、開口部側壁上のレジスト
材料層上に、遮光膜を形成する工程を更に具備する態様
とすることができる。尚、このような態様の本発明の製
造方法を、便宜上、本発明の第３の態様に係る製造方法
と呼ぶ。
は、前記工程（Ｂ）と工程（Ｃ）との間で、孔部を有す
るゲート電極を絶縁層上に形成する工程、及び、前記工
程（Ｄ）と工程（Ｅ）との間で、絶縁層及びゲート電極
上のレジスト材料層上、及び、開口部側壁上のレジスト
材料層上に、遮光膜を形成する工程を更に具備する態様
とすることができる。尚、このような態様の本発明の製
造方法を、便宜上、本発明の第３の態様に係る製造方法
と呼ぶ。
【００３１】尚、本発明の第３の態様に係る製造方法に
あっては、遮光膜を形成する工程において、絶縁層及び
ゲート電極上、並びに、開口部の側壁の少なくとも上部
の上（場合によっては、開口部の側壁の全ての上、ある
いは、開口部の側壁の全て及び開口部の底部に位置する
カソード電極の一部分の上）に、遮光膜を形成すればよ
い。その結果、工程（Ｅ）で開口部の底部にカソード電
極を露出させた状態において、絶縁層及びゲート電極
上、並びに、開口部の側壁の少なくとも上部の上（場合
によっては、開口部の側壁の全ての上、あるいは、開口
部の側壁の全て及び開口部の底部に位置するカソード電
極の一部分の上）に、レジスト材料層が残される。
あっては、遮光膜を形成する工程において、絶縁層及び
ゲート電極上、並びに、開口部の側壁の少なくとも上部
の上（場合によっては、開口部の側壁の全ての上、ある
いは、開口部の側壁の全て及び開口部の底部に位置する
カソード電極の一部分の上）に、遮光膜を形成すればよ
い。その結果、工程（Ｅ）で開口部の底部にカソード電
極を露出させた状態において、絶縁層及びゲート電極
上、並びに、開口部の側壁の少なくとも上部の上（場合
によっては、開口部の側壁の全ての上、あるいは、開口
部の側壁の全て及び開口部の底部に位置するカソード電
極の一部分の上）に、レジスト材料層が残される。
【００３２】あるいは又、本発明の製造方法において
は、前記工程（Ｂ）と工程（Ｃ）との間で、絶縁層上に
孔部を有するゲート電極用導電材料層を形成する工程、
前記工程（Ｄ）と工程（Ｅ）との間で、ゲート電極用導
電材料層上のレジスト材料層上、及び、開口部側壁上の
レジスト材料層上に、遮光膜を形成する工程、及び、前
記工程（Ｆ）の後、ゲート電極用導電材料層をパターニ
ングし、以て、ゲート電極を形成する工程を更に具備す
る態様とすることができる。尚、このような態様の本発
明の製造方法を、便宜上、本発明の第４の態様に係る製
造方法と呼ぶ。
は、前記工程（Ｂ）と工程（Ｃ）との間で、絶縁層上に
孔部を有するゲート電極用導電材料層を形成する工程、
前記工程（Ｄ）と工程（Ｅ）との間で、ゲート電極用導
電材料層上のレジスト材料層上、及び、開口部側壁上の
レジスト材料層上に、遮光膜を形成する工程、及び、前
記工程（Ｆ）の後、ゲート電極用導電材料層をパターニ
ングし、以て、ゲート電極を形成する工程を更に具備す
る態様とすることができる。尚、このような態様の本発
明の製造方法を、便宜上、本発明の第４の態様に係る製
造方法と呼ぶ。
【００３３】尚、本発明の第４の態様に係る製造方法に
あっては、遮光膜を形成する工程において、ゲート電極
用導電材料層上、並びに、開口部の側壁の少なくとも上
部の上（場合によっては、開口部の側壁の全ての上、あ
るいは、開口部の側壁の全て及び開口部の底部に位置す
るカソード電極の一部分の上）に、遮光膜を形成すれば
よい。その結果、工程（Ｅ）で開口部の底部にカソード
電極を露出させた状態において、ゲート電極用導電材料
層上、並びに、開口部の側壁の少なくとも上部の上（場
合によっては、開口部の側壁の全ての上、あるいは、開
口部の側壁の全て及び開口部の底部に位置するカソード
電極の一部分の上）に、レジスト材料層が残される。
あっては、遮光膜を形成する工程において、ゲート電極
用導電材料層上、並びに、開口部の側壁の少なくとも上
部の上（場合によっては、開口部の側壁の全ての上、あ
るいは、開口部の側壁の全て及び開口部の底部に位置す
るカソード電極の一部分の上）に、遮光膜を形成すれば
よい。その結果、工程（Ｅ）で開口部の底部にカソード
電極を露出させた状態において、ゲート電極用導電材料
層上、並びに、開口部の側壁の少なくとも上部の上（場
合によっては、開口部の側壁の全ての上、あるいは、開
口部の側壁の全て及び開口部の底部に位置するカソード
電極の一部分の上）に、レジスト材料層が残される。
【００３４】あるいは又、本発明の製造方法において
は、前記工程（Ｄ）と工程（Ｅ）との間で、絶縁層上の
レジスト材料層上、及び、開口部側壁上のレジスト材料
層上に、遮光膜を形成する工程、及び、前記工程（Ｆ）
の後、絶縁層に設けられた開口部と連通する孔部を有す
るゲート電極を絶縁層上に形成する工程を更に具備する
態様とすることができる。尚、このような態様の本発明
の製造方法を、便宜上、本発明の第５の態様に係る製造
方法と呼ぶ。
は、前記工程（Ｄ）と工程（Ｅ）との間で、絶縁層上の
レジスト材料層上、及び、開口部側壁上のレジスト材料
層上に、遮光膜を形成する工程、及び、前記工程（Ｆ）
の後、絶縁層に設けられた開口部と連通する孔部を有す
るゲート電極を絶縁層上に形成する工程を更に具備する
態様とすることができる。尚、このような態様の本発明
の製造方法を、便宜上、本発明の第５の態様に係る製造
方法と呼ぶ。
【００３５】尚、本発明の第５の態様に係る製造方法に
あっては、遮光膜を形成する工程において、絶縁層上、
並びに、開口部の側壁の少なくとも上部の上（場合によ
っては、開口部の側壁の全ての上、あるいは、開口部の
側壁の全て及び開口部の底部に位置するカソード電極の
一部分の上）に、遮光膜を形成すればよい。その結果、
工程（Ｅ）で開口部の底部にカソード電極を露出させた
状態において、絶縁層上、並びに、開口部の側壁の少な
くとも上部の上（場合によっては、開口部の側壁の全て
の上、あるいは、開口部の側壁の全て及び開口部の底部
に位置するカソード電極の一部分の上）に、レジスト材
料層が残される。
あっては、遮光膜を形成する工程において、絶縁層上、
並びに、開口部の側壁の少なくとも上部の上（場合によ
っては、開口部の側壁の全ての上、あるいは、開口部の
側壁の全て及び開口部の底部に位置するカソード電極の
一部分の上）に、遮光膜を形成すればよい。その結果、
工程（Ｅ）で開口部の底部にカソード電極を露出させた
状態において、絶縁層上、並びに、開口部の側壁の少な
くとも上部の上（場合によっては、開口部の側壁の全て
の上、あるいは、開口部の側壁の全て及び開口部の底部
に位置するカソード電極の一部分の上）に、レジスト材
料層が残される。
【００３６】本発明の第５の態様に係る製造方法にあっ
ては、孔部を有するゲート電極を絶縁層上に形成する方
法として、例えば、支持体の法線に対して０度ではない
入射角を以てゲート電極用導電材料層をＰＶＤ法にて成
膜した後、リソグラフィ技術及びエッチング技術によっ
て、所望の形状にパターニングされたゲート電極を形成
する方法、スクリーン印刷法やリフトオフ法等によって
所望の形状にパターニングされたゲート電極を形成する
方法を例示することができる。
ては、孔部を有するゲート電極を絶縁層上に形成する方
法として、例えば、支持体の法線に対して０度ではない
入射角を以てゲート電極用導電材料層をＰＶＤ法にて成
膜した後、リソグラフィ技術及びエッチング技術によっ
て、所望の形状にパターニングされたゲート電極を形成
する方法、スクリーン印刷法やリフトオフ法等によって
所望の形状にパターニングされたゲート電極を形成する
方法を例示することができる。
【００３７】本発明の第３の態様〜第５の態様に係る製
造方法において、遮光膜を形成する工程は、支持体の法
線に対して０度ではない入射角を以て遮光膜をＰＶＤ法
にて成膜する工程から成ることが好ましい。具体的に
は、例えば開口部のアスペクト比及びレジスト材料層の
厚さに基づき、入射角を決定すればよい。ＰＶＤ法とし
て、真空蒸着法、スパッタリング法を挙げることができ
る。尚、スパッタリング法を採用する場合、遮光膜を構
成する材料の入射角を揃えるために、所謂、コリメータ
を用いたスパッタリング法を採用することが望ましい。
造方法において、遮光膜を形成する工程は、支持体の法
線に対して０度ではない入射角を以て遮光膜をＰＶＤ法
にて成膜する工程から成ることが好ましい。具体的に
は、例えば開口部のアスペクト比及びレジスト材料層の
厚さに基づき、入射角を決定すればよい。ＰＶＤ法とし
て、真空蒸着法、スパッタリング法を挙げることができ
る。尚、スパッタリング法を採用する場合、遮光膜を構
成する材料の入射角を揃えるために、所謂、コリメータ
を用いたスパッタリング法を採用することが望ましい。
【００３８】また、本発明の第３の態様に係る製造方法
においては、前記工程（Ｆ）の後、レジスト材料層を除
去する工程を更に具備する構成とすることができる。あ
るいは又、前記工程（Ｅ）と工程（Ｆ）との間で、開口
部の底部に露出したカソード電極の表面に下地層を形成
する工程と、レジスト材料層を除去する工程とを更に具
備し、前記工程（Ｆ）においては、該下地層上に電子放
出部を形成する構成とすることもできる。
においては、前記工程（Ｆ）の後、レジスト材料層を除
去する工程を更に具備する構成とすることができる。あ
るいは又、前記工程（Ｅ）と工程（Ｆ）との間で、開口
部の底部に露出したカソード電極の表面に下地層を形成
する工程と、レジスト材料層を除去する工程とを更に具
備し、前記工程（Ｆ）においては、該下地層上に電子放
出部を形成する構成とすることもできる。
【００３９】本発明の第４の態様に係る製造方法にあっ
ては、前記工程（Ｆ）の後であって、ゲート電極用導電
材料層をパターニングする前に、レジスト材料層を除去
する工程を更に具備する構成とすることができる。ある
いは又、前記工程（Ｅ）と工程（Ｆ）との間で、開口部
の底部に露出したカソード電極の表面に下地層を形成す
る工程と、レジスト材料層を除去する工程とを更に具備
し、前記工程（Ｆ）においては、該下地層上に電子放出
部を形成する構成とすることもできる。
ては、前記工程（Ｆ）の後であって、ゲート電極用導電
材料層をパターニングする前に、レジスト材料層を除去
する工程を更に具備する構成とすることができる。ある
いは又、前記工程（Ｅ）と工程（Ｆ）との間で、開口部
の底部に露出したカソード電極の表面に下地層を形成す
る工程と、レジスト材料層を除去する工程とを更に具備
し、前記工程（Ｆ）においては、該下地層上に電子放出
部を形成する構成とすることもできる。
【００４０】本発明の第５の態様に係る製造方法にあっ
ては、前記工程（Ｆ）の後であって、絶縁層上にゲート
電極を形成する前に、レジスト材料層を除去する工程を
更に具備する構成とすることができる。あるいは又、前
記工程（Ｅ）と工程（Ｆ）との間で、開口部の底部に露
出したカソード電極の表面に下地層を形成する工程と、
レジスト材料層を除去する工程とを更に具備し、前記工
程（Ｆ）においては、該下地層上に電子放出部を形成す
る構成とすることもできる。
ては、前記工程（Ｆ）の後であって、絶縁層上にゲート
電極を形成する前に、レジスト材料層を除去する工程を
更に具備する構成とすることができる。あるいは又、前
記工程（Ｅ）と工程（Ｆ）との間で、開口部の底部に露
出したカソード電極の表面に下地層を形成する工程と、
レジスト材料層を除去する工程とを更に具備し、前記工
程（Ｆ）においては、該下地層上に電子放出部を形成す
る構成とすることもできる。
【００４１】本発明の第１の態様あるいは第２の態様に
係る製造方法においては、レジスト材料層を、エネルギ
ー線の照射によって重合あるいは架橋して現像液に不溶
性あるいは難溶性となるネガ型レジスト材料から構成す
ることが望ましく、一方、本発明の第３の態様〜第５の
態様に係る製造方法においては、レジスト材料層を、エ
ネルギー線の照射によって分解して現像液に可溶性とな
るポジ型レジスト材料から構成することが望ましい。エ
ネルギー線として、各種波長を有する紫外線、電子線を
挙げることができる。
係る製造方法においては、レジスト材料層を、エネルギ
ー線の照射によって重合あるいは架橋して現像液に不溶
性あるいは難溶性となるネガ型レジスト材料から構成す
ることが望ましく、一方、本発明の第３の態様〜第５の
態様に係る製造方法においては、レジスト材料層を、エ
ネルギー線の照射によって分解して現像液に可溶性とな
るポジ型レジスト材料から構成することが望ましい。エ
ネルギー線として、各種波長を有する紫外線、電子線を
挙げることができる。
【００４２】遮光膜を構成する材料は、エネルギー線を
確実に遮蔽できる材料であればよく、例えば、クロム
（Ｃｒ）やチタン（Ｔｉ）を挙げることができる。遮光
膜の厚さは、エネルギー線を確実に遮蔽できる厚さであ
ればよく、例えば、０．２μｍ程度とすればよい。
確実に遮蔽できる材料であればよく、例えば、クロム
（Ｃｒ）やチタン（Ｔｉ）を挙げることができる。遮光
膜の厚さは、エネルギー線を確実に遮蔽できる厚さであ
ればよく、例えば、０．２μｍ程度とすればよい。
【００４３】孔部及び開口部の平面形状は、円形、楕円
形、矩形、丸みを帯びた矩形、多角形、丸みを帯びた多
角形等、本質的には任意であるが、円形であることが最
も好ましい。
形、矩形、丸みを帯びた矩形、多角形、丸みを帯びた多
角形等、本質的には任意であるが、円形であることが最
も好ましい。
【００４４】支持体や、アノードパネルを構成する基板
を構成する材料は、少なくとも表面が絶縁性部材から構
成されていればよく、ガラス基板、表面に絶縁膜が形成
されたガラス基板、石英基板、表面に絶縁膜が形成され
た石英基板、表面に絶縁膜が形成された半導体基板を挙
げることができる。
を構成する材料は、少なくとも表面が絶縁性部材から構
成されていればよく、ガラス基板、表面に絶縁膜が形成
されたガラス基板、石英基板、表面に絶縁膜が形成され
た石英基板、表面に絶縁膜が形成された半導体基板を挙
げることができる。
【００４５】冷陰極電界電子放出素子（以下、電界放出
素子と略称する）の構造として、所謂、クラウン型（王
冠状の電子放出部が、開口部の底部に位置するカソード
電極上に設けられた電界放出素子）、扁平型（略平面の
電子放出部が、開口部の底部に位置するカソード電極上
に設けられた電界放出素子）を挙げることができる。
素子と略称する）の構造として、所謂、クラウン型（王
冠状の電子放出部が、開口部の底部に位置するカソード
電極上に設けられた電界放出素子）、扁平型（略平面の
電子放出部が、開口部の底部に位置するカソード電極上
に設けられた電界放出素子）を挙げることができる。
【００４６】クラウン型電界放出素子にあっては、電子
放出部を構成する材料として、導電性粒子、あるいは、
導電性粒子とバインダの組合せを挙げることができる。
導電性粒子として、黒鉛等のカーボン系材料；タングス
テン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタ
ン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等の
高融点金属；あるいはＩＴＯ（インジウム・錫酸化物）
等の透明導電材料を挙げることができる。バインダとし
て、例えば水ガラスといったガラスや汎用樹脂を使用す
ることができる。汎用樹脂として、塩化ビニル系樹脂、
ポリオレフィン系樹脂、ポリアミド系樹脂、セルロース
エステル系樹脂、フッ素系樹脂等の熱可塑性樹脂や、エ
ポキシ系樹脂、アクリル系樹脂、ポリエステル系樹脂等
の熱硬化性樹脂を例示することができる。電子放出効率
の向上のためには、導電性粒子の粒径が電子放出部の寸
法に比べて十分に小さいことが好ましい。導電性粒子の
形状は、球形、多面体、板状、針状、柱状、不定形等、
特に限定されないが、導電性粒子の露出部が鋭い突起と
なり得るような形状であることが好ましい。寸法や形状
の異なる導電性粒子を混合して使用してもよい。
放出部を構成する材料として、導電性粒子、あるいは、
導電性粒子とバインダの組合せを挙げることができる。
導電性粒子として、黒鉛等のカーボン系材料；タングス
テン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタ
ン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等の
高融点金属；あるいはＩＴＯ（インジウム・錫酸化物）
等の透明導電材料を挙げることができる。バインダとし
て、例えば水ガラスといったガラスや汎用樹脂を使用す
ることができる。汎用樹脂として、塩化ビニル系樹脂、
ポリオレフィン系樹脂、ポリアミド系樹脂、セルロース
エステル系樹脂、フッ素系樹脂等の熱可塑性樹脂や、エ
ポキシ系樹脂、アクリル系樹脂、ポリエステル系樹脂等
の熱硬化性樹脂を例示することができる。電子放出効率
の向上のためには、導電性粒子の粒径が電子放出部の寸
法に比べて十分に小さいことが好ましい。導電性粒子の
形状は、球形、多面体、板状、針状、柱状、不定形等、
特に限定されないが、導電性粒子の露出部が鋭い突起と
なり得るような形状であることが好ましい。寸法や形状
の異なる導電性粒子を混合して使用してもよい。
【００４７】扁平型電界放出素子にあっては、あるいは
又、電子放出部を構成する材料として、カソード電極を
構成する材料よりも仕事関数Φの小さい材料から構成す
ることが好ましく、どのような材料を選択するかは、カ
ソード電極を構成する材料の仕事関数、ゲート電極とカ
ソード電極との間の電位差、要求される放出電子電流密
度の大きさ等に基づいて決定すればよい。電界放出素子
におけるカソード電極を構成する代表的な材料として、
タングステン（Φ＝４．５５ｅＶ）、ニオブ（Φ＝４．
０２〜４．８７ｅＶ）、モリブデン（Φ＝４．５３〜
４．９５ｅＶ）、アルミニウム（Φ＝４．２８ｅＶ）、
銅（Φ＝４．６ｅＶ）、タンタル（Φ＝４．３ｅＶ）、
クロム（Φ＝４．５ｅＶ）、シリコン（Φ＝４．９ｅ
Ｖ）を例示することができる。電子放出部は、これらの
材料よりも小さな仕事関数Φを有していることが好まし
く、その値は概ね３ｅＶ以下であることが好ましい。か
かる材料として、グラファイト等の炭素（Φ＜１ｅ
Ｖ）、セシウム（Φ＝２．１４ｅＶ）、ＬａＢ6（Φ＝
２．６６〜２．７６ｅＶ）、ＢａＯ（Φ＝１．６〜２．
７ｅＶ）、ＳｒＯ（Φ＝１．２５〜１．６ｅＶ）、Ｙ2
Ｏ3（Φ＝２．０ｅＶ）、ＣａＯ（Φ＝１．６〜１．８
６ｅＶ）、ＢａＳ（Φ＝２．０５ｅＶ）、ＴｉＮ（Φ＝
２．９２ｅＶ）、ＺｒＮ（Φ＝２．９２ｅＶ）を例示す
ることができる。仕事関数Φが２ｅＶ以下である材料か
ら電子放出部を構成することが、一層好ましい。尚、電
子放出部を構成する材料は、必ずしも導電性を備えてい
る必要はない。
又、電子放出部を構成する材料として、カソード電極を
構成する材料よりも仕事関数Φの小さい材料から構成す
ることが好ましく、どのような材料を選択するかは、カ
ソード電極を構成する材料の仕事関数、ゲート電極とカ
ソード電極との間の電位差、要求される放出電子電流密
度の大きさ等に基づいて決定すればよい。電界放出素子
におけるカソード電極を構成する代表的な材料として、
タングステン（Φ＝４．５５ｅＶ）、ニオブ（Φ＝４．
０２〜４．８７ｅＶ）、モリブデン（Φ＝４．５３〜
４．９５ｅＶ）、アルミニウム（Φ＝４．２８ｅＶ）、
銅（Φ＝４．６ｅＶ）、タンタル（Φ＝４．３ｅＶ）、
クロム（Φ＝４．５ｅＶ）、シリコン（Φ＝４．９ｅ
Ｖ）を例示することができる。電子放出部は、これらの
材料よりも小さな仕事関数Φを有していることが好まし
く、その値は概ね３ｅＶ以下であることが好ましい。か
かる材料として、グラファイト等の炭素（Φ＜１ｅ
Ｖ）、セシウム（Φ＝２．１４ｅＶ）、ＬａＢ6（Φ＝
２．６６〜２．７６ｅＶ）、ＢａＯ（Φ＝１．６〜２．
７ｅＶ）、ＳｒＯ（Φ＝１．２５〜１．６ｅＶ）、Ｙ2
Ｏ3（Φ＝２．０ｅＶ）、ＣａＯ（Φ＝１．６〜１．８
６ｅＶ）、ＢａＳ（Φ＝２．０５ｅＶ）、ＴｉＮ（Φ＝
２．９２ｅＶ）、ＺｒＮ（Φ＝２．９２ｅＶ）を例示す
ることができる。仕事関数Φが２ｅＶ以下である材料か
ら電子放出部を構成することが、一層好ましい。尚、電
子放出部を構成する材料は、必ずしも導電性を備えてい
る必要はない。
【００４８】特に好ましい電子放出部の構成材料とし
て、炭素、より具体的にはダイヤモンド、中でもアモル
ファスダイヤモンドを挙げることができる。電子放出部
をアモルファスダイヤモンドから構成する場合、５×１
０7Ｖ／ｍ以下の電界強度にて、表示装置に必要な放出
電子電流密度を得ることができる。また、アモルファス
ダイヤモンドは電気抵抗体であるため、各電子放出部か
ら得られる放出電子電流を均一化することができ、よっ
て、表示装置に組み込まれた場合の輝度ばらつきの抑制
が可能となる。更に、アモルファスダイヤモンドは、表
示装置内の残留ガスのイオンによるスパッタ作用に対し
て極めて高い耐性を有するので、電界放出素子の長寿命
化を図ることができる。
て、炭素、より具体的にはダイヤモンド、中でもアモル
ファスダイヤモンドを挙げることができる。電子放出部
をアモルファスダイヤモンドから構成する場合、５×１
０7Ｖ／ｍ以下の電界強度にて、表示装置に必要な放出
電子電流密度を得ることができる。また、アモルファス
ダイヤモンドは電気抵抗体であるため、各電子放出部か
ら得られる放出電子電流を均一化することができ、よっ
て、表示装置に組み込まれた場合の輝度ばらつきの抑制
が可能となる。更に、アモルファスダイヤモンドは、表
示装置内の残留ガスのイオンによるスパッタ作用に対し
て極めて高い耐性を有するので、電界放出素子の長寿命
化を図ることができる。
【００４９】あるいは又、電子放出部を構成する材料と
して、かかる材料の２次電子利得δがカソード電極を構
成する導電性材料の２次電子利得δよりも大きくなるよ
うな材料から適宜選択してもよい。即ち、銀（Ａｇ）、
アルミニウム（Ａｌ）、金（Ａｕ）、コバルト（Ｃ
ｏ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ニオブ（Ｎ
ｂ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、タンタル（Ｔ
ａ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）等の
金属；シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半
導体；炭素やダイヤモンド等の無機単体；及び酸化アル
ミニウム（Ａｌ2Ｏ3）、酸化バリウム（ＢａＯ）、酸化
ベリリウム（ＢｅＯ）、酸化カルシウム（ＣａＯ）、酸
化マグネシウム（ＭｇＯ）、酸化錫（ＳｎＯ2）、フッ
化バリウム（ＢａＦ2）、フッ化カルシウム（ＣａＦ2）
等の化合物の中から、適宜選択することができる。尚、
電子放出部を構成する材料は、必ずしも導電性を備えて
いる必要はない。
して、かかる材料の２次電子利得δがカソード電極を構
成する導電性材料の２次電子利得δよりも大きくなるよ
うな材料から適宜選択してもよい。即ち、銀（Ａｇ）、
アルミニウム（Ａｌ）、金（Ａｕ）、コバルト（Ｃ
ｏ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ニオブ（Ｎ
ｂ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、タンタル（Ｔ
ａ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）等の
金属；シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半
導体；炭素やダイヤモンド等の無機単体；及び酸化アル
ミニウム（Ａｌ2Ｏ3）、酸化バリウム（ＢａＯ）、酸化
ベリリウム（ＢｅＯ）、酸化カルシウム（ＣａＯ）、酸
化マグネシウム（ＭｇＯ）、酸化錫（ＳｎＯ2）、フッ
化バリウム（ＢａＦ2）、フッ化カルシウム（ＣａＦ2）
等の化合物の中から、適宜選択することができる。尚、
電子放出部を構成する材料は、必ずしも導電性を備えて
いる必要はない。
【００５０】また、電界放出素子において、カソード電
極を構成する材料として、タングステン（Ｗ）、ニオブ
（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅
（Ｃｕ）等の金属；これらの金属元素を含む合金あるい
は化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、Ｍｏ
Ｓｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリ
コン（Ｓｉ）等の半導体；ＩＴＯ（インジウム・錫酸化
物）を例示することができる。カソード電極の形成方法
として、例えば電子ビーム蒸着法や熱フィラメント蒸着
法といった蒸着法、スパッタリング法、ＣＶＤ法やイオ
ンプレーティング法とエッチング法との組合せ、スクリ
ーン印刷法、メッキ法等を挙げることができる。スクリ
ーン印刷法やメッキ法によれば、直接、ストライプ状の
カソード電極を形成することが可能である。
極を構成する材料として、タングステン（Ｗ）、ニオブ
（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅
（Ｃｕ）等の金属；これらの金属元素を含む合金あるい
は化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、Ｍｏ
Ｓｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリ
コン（Ｓｉ）等の半導体；ＩＴＯ（インジウム・錫酸化
物）を例示することができる。カソード電極の形成方法
として、例えば電子ビーム蒸着法や熱フィラメント蒸着
法といった蒸着法、スパッタリング法、ＣＶＤ法やイオ
ンプレーティング法とエッチング法との組合せ、スクリ
ーン印刷法、メッキ法等を挙げることができる。スクリ
ーン印刷法やメッキ法によれば、直接、ストライプ状の
カソード電極を形成することが可能である。
【００５１】電界放出素子におけるゲート電極を構成す
る導電性材料、あるいは、ゲート電極用導電材料層を構
成する材料として、タングステン（Ｗ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム
（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金
属；これらの金属元素を含む合金あるいは化合物（例え
ばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ
2、ＴａＳｉ2等のシリサイド）；あるいはシリコン（Ｓ
ｉ）等の半導体やダイヤモンド、カーボン、ＩＴＯ（イ
ンジウム・錫酸化物）を例示することができる。
る導電性材料、あるいは、ゲート電極用導電材料層を構
成する材料として、タングステン（Ｗ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム
（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金
属；これらの金属元素を含む合金あるいは化合物（例え
ばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ
2、ＴａＳｉ2等のシリサイド）；あるいはシリコン（Ｓ
ｉ）等の半導体やダイヤモンド、カーボン、ＩＴＯ（イ
ンジウム・錫酸化物）を例示することができる。
【００５２】電界放出素子にあっては、ゲート電極及び
絶縁層に設けられた１つの孔部及び開口部内に１つの電
子放出部が存在してもよいし、ゲート電極に複数の孔部
を設け、かかる孔部と連通する１つの開口部を絶縁層に
設け、絶縁層に設けられた１つの開口部内に複数の電子
放出部が存在してもよい。
絶縁層に設けられた１つの孔部及び開口部内に１つの電
子放出部が存在してもよいし、ゲート電極に複数の孔部
を設け、かかる孔部と連通する１つの開口部を絶縁層に
設け、絶縁層に設けられた１つの開口部内に複数の電子
放出部が存在してもよい。
【００５３】電界放出素子にあっては、カソード電極と
電子放出部との間に抵抗体層を設けてもよい。抵抗体層
を設けることによって、電界放出素子の動作安定化、電
子放出特性の均一化を図ることができる。抵抗体層を構
成する材料として、シリコンカーバイド（ＳｉＣ）とい
ったカーボン系材料、ＳｉＮ、アモルファスシリコン等
の半導体材料、酸化ルテニウム（ＲｕＯ2）、酸化タン
タル、窒化タンタル等の高融点金属酸化物を例示するこ
とができる。抵抗体層の形成方法として、スパッタリン
グ法や、ＣＶＤ法やスクリーン印刷法を例示することが
できる。抵抗値は、概ね１×１０5〜１×１０7Ω、好ま
しくは数ＭΩとすればよい。
電子放出部との間に抵抗体層を設けてもよい。抵抗体層
を設けることによって、電界放出素子の動作安定化、電
子放出特性の均一化を図ることができる。抵抗体層を構
成する材料として、シリコンカーバイド（ＳｉＣ）とい
ったカーボン系材料、ＳｉＮ、アモルファスシリコン等
の半導体材料、酸化ルテニウム（ＲｕＯ2）、酸化タン
タル、窒化タンタル等の高融点金属酸化物を例示するこ
とができる。抵抗体層の形成方法として、スパッタリン
グ法や、ＣＶＤ法やスクリーン印刷法を例示することが
できる。抵抗値は、概ね１×１０5〜１×１０7Ω、好ま
しくは数ＭΩとすればよい。
【００５４】絶縁層の構成材料として、ＳｉＯ2、Ｓｉ
Ｎ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）を、単独あ
るいは適宜組み合わせて使用することができる。絶縁層
の形成には、ＣＶＤ法、塗布法、スパッタリング法、ス
クリーン印刷法等の公知のプロセスが利用できる。
Ｎ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）を、単独あ
るいは適宜組み合わせて使用することができる。絶縁層
の形成には、ＣＶＤ法、塗布法、スパッタリング法、ス
クリーン印刷法等の公知のプロセスが利用できる。
【００５５】電界放出素子の電子放出部の形成方法とし
て、塗布法、蒸着法、スパッタリング法あるいはＣＶＤ
法と、本発明の製造方法における基本的な電子放出部の
形成方法であるリフトオフ法との組合せを挙げることが
できる。
て、塗布法、蒸着法、スパッタリング法あるいはＣＶＤ
法と、本発明の製造方法における基本的な電子放出部の
形成方法であるリフトオフ法との組合せを挙げることが
できる。
【００５６】本発明の製造方法においては、露光用マス
クを使用すること無くレジスト材料層にエネルギー線を
照射するので、自己整合的に開口部の底部中央部にカソ
ード電極を露出させることができる。
クを使用すること無くレジスト材料層にエネルギー線を
照射するので、自己整合的に開口部の底部中央部にカソ
ード電極を露出させることができる。
【００５７】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。
【００５８】（実施の形態１）実施の形態１は、本発明
の第１の態様に係る製造方法に関する。以下、支持体等
の模式的な一部端面図である図４〜図５を参照して、実
施の形態１の製造方法を説明する。尚、実施の形態１に
おいては、扁平型電界放出素子を製造する。ここで、電
子放出部は、スパッタリング法に基づき成膜されたタン
グステン（Ｗ）から構成されている。尚、実施の形態１
の製造方法の各工程の流れを、図１の［ケース１］のシ
ーケンスで示す。
の第１の態様に係る製造方法に関する。以下、支持体等
の模式的な一部端面図である図４〜図５を参照して、実
施の形態１の製造方法を説明する。尚、実施の形態１に
おいては、扁平型電界放出素子を製造する。ここで、電
子放出部は、スパッタリング法に基づき成膜されたタン
グステン（Ｗ）から構成されている。尚、実施の形態１
の製造方法の各工程の流れを、図１の［ケース１］のシ
ーケンスで示す。
【００５９】［工程−１００］先ず、例えばガラスから
成る支持体１０上にＩＴＯから成るストライプ状のカソ
ード電極１１を形成する。具体的には、支持体１０上に
ＩＴＯ層をスパッタリング法によって成膜し、リソグラ
フィ技術及びエッチング技術によってＩＴＯ層をパター
ニングすることで、ストライプ状のカソード電極１１を
形成することができる。その後、全面に、例えばＣＶＤ
法にてＳｉＯ2から成る絶縁層１２を形成する。尚、ス
トライプ状のカソード電極１１は、図面の紙面左右方向
に延びている。
成る支持体１０上にＩＴＯから成るストライプ状のカソ
ード電極１１を形成する。具体的には、支持体１０上に
ＩＴＯ層をスパッタリング法によって成膜し、リソグラ
フィ技術及びエッチング技術によってＩＴＯ層をパター
ニングすることで、ストライプ状のカソード電極１１を
形成することができる。その後、全面に、例えばＣＶＤ
法にてＳｉＯ2から成る絶縁層１２を形成する。尚、ス
トライプ状のカソード電極１１は、図面の紙面左右方向
に延びている。
【００６０】［工程−１１０］次に、孔部１４Ａを有す
るゲート電極１３を絶縁層上に形成する。具体的には、
例えばアルミニウムから成るゲート電極用導電材料層を
絶縁層１２上にスパッタリング法にて成膜した後、リソ
グラフィ技術に基づきゲート電極用導電材料層上にマス
ク層を形成し、かかるマスク層をエッチング用マスクと
してゲート電極用導電材料層をＲＩＥ法に基づきストラ
イプ状にパターニングする。次いで、マスク層を除去
し、リソグラフィ技術に基づき全面に再びマスク層を形
成し、かかるマスク層をエッチング用マスクとしてＲＩ
Ｅ法にてゲート電極用導電材料層に孔部１４Ａを形成
し、更に、ＲＩＥ法にて絶縁層１２に開口部１４Ｂを形
成する。その後、マスク層を除去する。こうして、孔部
１４Ａを有するストライプ状のゲート電極１３、及び、
開口部１４Ｂを形成することができる（図４の（Ａ）参
照）。尚、以下の説明においては、孔部１４Ａ、及び、
この孔部１４Ａに連通した開口部１４Ｂを総称して、単
に、開口部１４と表現することがある。ストライプ状に
延びるゲート電極１３の射影像と、ストライプ状に延び
るカソード電極１１の射影像は直交している。開口部１
４の形成においては、左程高い精度は要求されず、±５
μｍ程度の精度であればよい。従って、通常のリソグラ
フィ技術を用いることができる。
るゲート電極１３を絶縁層上に形成する。具体的には、
例えばアルミニウムから成るゲート電極用導電材料層を
絶縁層１２上にスパッタリング法にて成膜した後、リソ
グラフィ技術に基づきゲート電極用導電材料層上にマス
ク層を形成し、かかるマスク層をエッチング用マスクと
してゲート電極用導電材料層をＲＩＥ法に基づきストラ
イプ状にパターニングする。次いで、マスク層を除去
し、リソグラフィ技術に基づき全面に再びマスク層を形
成し、かかるマスク層をエッチング用マスクとしてＲＩ
Ｅ法にてゲート電極用導電材料層に孔部１４Ａを形成
し、更に、ＲＩＥ法にて絶縁層１２に開口部１４Ｂを形
成する。その後、マスク層を除去する。こうして、孔部
１４Ａを有するストライプ状のゲート電極１３、及び、
開口部１４Ｂを形成することができる（図４の（Ａ）参
照）。尚、以下の説明においては、孔部１４Ａ、及び、
この孔部１４Ａに連通した開口部１４Ｂを総称して、単
に、開口部１４と表現することがある。ストライプ状に
延びるゲート電極１３の射影像と、ストライプ状に延び
るカソード電極１１の射影像は直交している。開口部１
４の形成においては、左程高い精度は要求されず、±５
μｍ程度の精度であればよい。従って、通常のリソグラ
フィ技術を用いることができる。
【００６１】［工程−１２０］その後、周知のスピンコ
ーティング法にて、開口部１４の底部及び側壁上を含む
全面にレジスト材料層４０を形成する（図４の（Ｂ）参
照）。レジスト材料層４０を、ネガ型レジスト（日本ゼ
オン株式会社製ＺＰＮ１１００）から構成した。
ーティング法にて、開口部１４の底部及び側壁上を含む
全面にレジスト材料層４０を形成する（図４の（Ｂ）参
照）。レジスト材料層４０を、ネガ型レジスト（日本ゼ
オン株式会社製ＺＰＮ１１００）から構成した。
【００６２】［工程−１３０］次に、露光用マスクを使
用すること無く、レジスト材料層４０にエネルギー線
（具体的には、紫外線）を照射する。即ち、支持体１０
を回転させながら、支持体１０の法線に対して０度では
ない入射角θを以てエネルギー線（紫外線）をレジスト
材料層４０に照射する、所謂斜め露光法に基づきレジス
ト材料層４０の露光を行う（図４の（Ｃ）参照）。入射
角θを、開口部１４の底部の中央部に位置するレジスト
材料層４０の部分４０Ａがエネルギー線（紫外線）によ
って照射されないような入射角とする。具体的には、入
射角θは、開口部１４のアスペクト比（開口部直径／絶
縁層厚さの比）やレジスト材料層４０の厚さを考慮して
決定すればよい。図示した例では、絶縁層１２及びゲー
ト電極１３上、並びに、開口部１４の側壁の全て及び開
口部１４の底部に位置するカソード電極１１の一部分の
上のレジスト材料層４０が露光される。
用すること無く、レジスト材料層４０にエネルギー線
（具体的には、紫外線）を照射する。即ち、支持体１０
を回転させながら、支持体１０の法線に対して０度では
ない入射角θを以てエネルギー線（紫外線）をレジスト
材料層４０に照射する、所謂斜め露光法に基づきレジス
ト材料層４０の露光を行う（図４の（Ｃ）参照）。入射
角θを、開口部１４の底部の中央部に位置するレジスト
材料層４０の部分４０Ａがエネルギー線（紫外線）によ
って照射されないような入射角とする。具体的には、入
射角θは、開口部１４のアスペクト比（開口部直径／絶
縁層厚さの比）やレジスト材料層４０の厚さを考慮して
決定すればよい。図示した例では、絶縁層１２及びゲー
ト電極１３上、並びに、開口部１４の側壁の全て及び開
口部１４の底部に位置するカソード電極１１の一部分の
上のレジスト材料層４０が露光される。
【００６３】次いで、レジスト材料層４０を現像するこ
とによって、開口部１４の底部からレジスト材料層４０
の未露光部分４０Ａを選択的に除去し、以て、開口部１
４の底部にカソード電極１１を露出させる（図５の
（Ａ）参照）。クラリアントジャパン株式会社製ＡＺ３
００ＭＩＦを現像液として、レジスト材料層４０の現像
を行った。
とによって、開口部１４の底部からレジスト材料層４０
の未露光部分４０Ａを選択的に除去し、以て、開口部１
４の底部にカソード電極１１を露出させる（図５の
（Ａ）参照）。クラリアントジャパン株式会社製ＡＺ３
００ＭＩＦを現像液として、レジスト材料層４０の現像
を行った。
【００６４】［工程−１４０］その後、開口部１４の底
部に露出したカソード電極１１の表面に電子放出部１５
を形成する。具体的には、スパッタリング法にて、全面
にタングステン（Ｗ）から成る電子放出部形成層４１を
形成する（図５の（Ｂ）参照）。開口部１４の底部に露
出したカソード電極１１の表面上、及びレジスト材料層
４０上に電子放出部形成層４１が堆積する。
部に露出したカソード電極１１の表面に電子放出部１５
を形成する。具体的には、スパッタリング法にて、全面
にタングステン（Ｗ）から成る電子放出部形成層４１を
形成する（図５の（Ｂ）参照）。開口部１４の底部に露
出したカソード電極１１の表面上、及びレジスト材料層
４０上に電子放出部形成層４１が堆積する。
【００６５】［工程−１５０］次いで、アセトンやＮａ
ＯＨ、レジスト剥離液（例えば、クラリアントジャパン
株式会社製ＡＺリムーバ２００）を使用してレジスト材
料層４０を除去する、所謂リフトオフ法を実行する。こ
れによって、レジスト材料層４０上の電子放出部形成層
４１も除去され、開口部１４の底部に露出したカソード
電極１１の表面にのみ、電子放出部形成層４１から成る
電子放出部１５が形成される（図５の（Ｃ）参照）。
尚、その後、絶縁層１２を等方的にエッチングし、ゲー
ト電極１３の開口部端部を露出させることが好ましい。
ＯＨ、レジスト剥離液（例えば、クラリアントジャパン
株式会社製ＡＺリムーバ２００）を使用してレジスト材
料層４０を除去する、所謂リフトオフ法を実行する。こ
れによって、レジスト材料層４０上の電子放出部形成層
４１も除去され、開口部１４の底部に露出したカソード
電極１１の表面にのみ、電子放出部形成層４１から成る
電子放出部１５が形成される（図５の（Ｃ）参照）。
尚、その後、絶縁層１２を等方的にエッチングし、ゲー
ト電極１３の開口部端部を露出させることが好ましい。
【００６６】また、［工程−１４０］において、例え
ば、グラファイト粉末塗料から成る電子放出部１５をス
ピンコーティング法にて形成してもよい。この場合に
は、［工程−１５０］の後、電子放出部１５中の有機溶
剤を除去するために、４００゜Ｃ、３０分の熱処理を施
すことが好ましい。
ば、グラファイト粉末塗料から成る電子放出部１５をス
ピンコーティング法にて形成してもよい。この場合に
は、［工程−１５０］の後、電子放出部１５中の有機溶
剤を除去するために、４００゜Ｃ、３０分の熱処理を施
すことが好ましい。
【００６７】［工程−１６０］その後、冷陰極電界電子
放出表示装置（以下、表示装置と略称する）の組み立て
を行う。具体的には、蛍光体層２２（赤色発光蛍光体層
２２Ｒ、緑色発光蛍光体層２２Ｇ、青色発光蛍光体層２
２Ｂ）と電界放出素子とが対向するようにアノードパネ
ルＡＰとカソードパネルＣＰとを配置し、アノードパネ
ルＡＰとカソードパネルＣＰ（より具体的には、基板２
０と支持体１０）とを、セラミックスやガラスから作製
された高さ約１ｍｍの枠体２４を介して、周縁部におい
て接合する。接合に際しては、枠体２４とアノードパネ
ルＡＰとの接合部位、及び枠体２４とカソードパネルＣ
Ｐとの接合部位にフリットガラスを塗布し、アノードパ
ネルＡＰとカソードパネルＣＰと枠体２４とを貼り合わ
せ、予備焼成にてフリットガラスを乾燥した後、約４５
０゜Ｃで１０〜３０分の本焼成を行う。その後、アノー
ドパネルＡＰとカソードパネルＣＰと枠体２４とフリッ
トガラス（図示せず）とによって囲まれた空間を、貫通
孔２５及びチップ管２６を通じて排気し、空間の圧力が
１０-4Ｐａ程度に達した時点でチップ管２６を加熱溶融
により封じ切る。このようにして、アノードパネルＡＰ
とカソードパネルＣＰと枠体２４とに囲まれた空間を真
空にすることができる。あるいは又、例えば、枠体２４
とアノードパネルＡＰとカソードパネルＣＰとの貼り合
わせを高真空雰囲気中で行ってもよい。あるいは又、表
示装置の構造に依っては、枠体無しで、アノードパネル
ＡＰとカソードパネルＣＰとを貼り合わせてもよい。そ
の後、必要な外部回路との配線接続を行い、表示装置を
完成させる。こうして得られた表示装置の模式的な一部
端面図を図６に示し、アノードパネルＡＰ及びカソード
パネルＣＰの一部分の模式的な斜視図を図７に示す。
尚、表示装置の組み立て方法、後述するアノードパネル
ＡＰの構造、表示装置の動作は、以下に説明する各種の
電界放出素子が形成されたカソードパネルＣＰに対して
も同様に適用することができる。
放出表示装置（以下、表示装置と略称する）の組み立て
を行う。具体的には、蛍光体層２２（赤色発光蛍光体層
２２Ｒ、緑色発光蛍光体層２２Ｇ、青色発光蛍光体層２
２Ｂ）と電界放出素子とが対向するようにアノードパネ
ルＡＰとカソードパネルＣＰとを配置し、アノードパネ
ルＡＰとカソードパネルＣＰ（より具体的には、基板２
０と支持体１０）とを、セラミックスやガラスから作製
された高さ約１ｍｍの枠体２４を介して、周縁部におい
て接合する。接合に際しては、枠体２４とアノードパネ
ルＡＰとの接合部位、及び枠体２４とカソードパネルＣ
Ｐとの接合部位にフリットガラスを塗布し、アノードパ
ネルＡＰとカソードパネルＣＰと枠体２４とを貼り合わ
せ、予備焼成にてフリットガラスを乾燥した後、約４５
０゜Ｃで１０〜３０分の本焼成を行う。その後、アノー
ドパネルＡＰとカソードパネルＣＰと枠体２４とフリッ
トガラス（図示せず）とによって囲まれた空間を、貫通
孔２５及びチップ管２６を通じて排気し、空間の圧力が
１０-4Ｐａ程度に達した時点でチップ管２６を加熱溶融
により封じ切る。このようにして、アノードパネルＡＰ
とカソードパネルＣＰと枠体２４とに囲まれた空間を真
空にすることができる。あるいは又、例えば、枠体２４
とアノードパネルＡＰとカソードパネルＣＰとの貼り合
わせを高真空雰囲気中で行ってもよい。あるいは又、表
示装置の構造に依っては、枠体無しで、アノードパネル
ＡＰとカソードパネルＣＰとを貼り合わせてもよい。そ
の後、必要な外部回路との配線接続を行い、表示装置を
完成させる。こうして得られた表示装置の模式的な一部
端面図を図６に示し、アノードパネルＡＰ及びカソード
パネルＣＰの一部分の模式的な斜視図を図７に示す。
尚、表示装置の組み立て方法、後述するアノードパネル
ＡＰの構造、表示装置の動作は、以下に説明する各種の
電界放出素子が形成されたカソードパネルＣＰに対して
も同様に適用することができる。
【００６８】表示装置を構成するアノードパネルＡＰ
は、基板２０と、基板２０上に形成され、所定のパター
ンを有する蛍光体層２２と、その上に形成されたアノー
ド電極２３から構成されている。１画素は、カソードパ
ネル側のカソード電極１１とゲート電極１３との重複領
域に配列された電界放出素子の一群と、これらの電界放
出素子の一群に対面したアノードパネル側の蛍光体層２
２とによって構成されている。有効領域には、かかる画
素が、例えば数十万〜数百万個ものオーダーにて配列さ
れている。尚、蛍光体層２２と蛍光体層２２との間の基
板２０上にはブラックマトリックス２１が形成されてい
る。
は、基板２０と、基板２０上に形成され、所定のパター
ンを有する蛍光体層２２と、その上に形成されたアノー
ド電極２３から構成されている。１画素は、カソードパ
ネル側のカソード電極１１とゲート電極１３との重複領
域に配列された電界放出素子の一群と、これらの電界放
出素子の一群に対面したアノードパネル側の蛍光体層２
２とによって構成されている。有効領域には、かかる画
素が、例えば数十万〜数百万個ものオーダーにて配列さ
れている。尚、蛍光体層２２と蛍光体層２２との間の基
板２０上にはブラックマトリックス２１が形成されてい
る。
【００６９】カソード電極１１には相対的な負電圧が走
査回路３０から印加され、ゲート電極１３には相対的な
正電圧が制御回路３１から印加され、アノード電極２３
にはゲート電極１３よりも更に高い正電圧が加速電源３
２から印加される。かかる表示装置において表示を行う
場合、例えば、カソード電極１１に走査回路３０から走
査信号を入力し、ゲート電極１３に制御回路３１からビ
デオ信号を入力する。カソード電極１１とゲート電極１
３との間に電圧を印加した際に生ずる電界により、量子
トンネル効果に基づき電子放出部１５から電子が放出さ
れ、この電子がアノード電極２３に引き付けられ、蛍光
体層２２に衝突する。その結果、蛍光体層２２が励起さ
れて発光し、所望の画像を得ることができる。
査回路３０から印加され、ゲート電極１３には相対的な
正電圧が制御回路３１から印加され、アノード電極２３
にはゲート電極１３よりも更に高い正電圧が加速電源３
２から印加される。かかる表示装置において表示を行う
場合、例えば、カソード電極１１に走査回路３０から走
査信号を入力し、ゲート電極１３に制御回路３１からビ
デオ信号を入力する。カソード電極１１とゲート電極１
３との間に電圧を印加した際に生ずる電界により、量子
トンネル効果に基づき電子放出部１５から電子が放出さ
れ、この電子がアノード電極２３に引き付けられ、蛍光
体層２２に衝突する。その結果、蛍光体層２２が励起さ
れて発光し、所望の画像を得ることができる。
【００７０】アノードパネルＡＰの製造方法の一例を、
以下、図２２を参照して説明する。先ず、発光性結晶粒
子組成物を調製する。そのために、例えば、純水に分散
剤を分散させ、ホモミキサーを用いて３０００ｒｐｍに
て１分間、撹拌を行う。次に、発光性結晶粒子を分散剤
が分散した純水中に投入し、ホモミキサーを用いて５０
００ｒｐｍにて５分間、撹拌を行う。その後、例えば、
ポリビニルアルコール及び重クロム酸アンモニウムを添
加して、十分に撹拌し、濾過する。
以下、図２２を参照して説明する。先ず、発光性結晶粒
子組成物を調製する。そのために、例えば、純水に分散
剤を分散させ、ホモミキサーを用いて３０００ｒｐｍに
て１分間、撹拌を行う。次に、発光性結晶粒子を分散剤
が分散した純水中に投入し、ホモミキサーを用いて５０
００ｒｐｍにて５分間、撹拌を行う。その後、例えば、
ポリビニルアルコール及び重クロム酸アンモニウムを添
加して、十分に撹拌し、濾過する。
【００７１】アノードパネルＡＰの製造においては、例
えばガラスから成る基板２０上の全面に感光性被膜５０
を形成（塗布）する。そして、露光光源（図示せず）か
ら射出され、マスク５３に設けられた開口５４を通過し
た露光光によって、基板２０上に形成された感光性被膜
５０を露光して感光領域５１を形成する（図２２の
（Ａ）参照）。その後、感光性被膜５０を現像して選択
的に除去し、感光性被膜の残部（露光、現像後の感光性
被膜）５２を基板２０上に残す（図２２の（Ｂ）参
照）。次に、全面にカーボン剤（カーボンスラリー）を
塗布し、乾燥、焼成した後、リフトオフ法にて感光性被
膜の残部５２及びその上のカーボン剤を除去することに
よって、露出した基板２０上にカーボン剤から成るブラ
ックマトリックス２１とを形成し、併せて、感光性被膜
の残部５２を除去する（図２２の（Ｃ）参照）。その
後、露出した基板２０上に、赤、緑、青の各蛍光体層２
２を形成する（図２２の（Ｄ）参照）。具体的には、各
発光性結晶粒子（蛍光体粒子）から調製された発光性結
晶粒子組成物を使用し、例えば、赤色の感光性の発光性
結晶粒子組成物（蛍光体スラリー）を全面に塗布し、露
光、現像し、次いで、緑色の感光性の発光性結晶粒子組
成物（蛍光体スラリー）を全面に塗布し、露光、現像
し、更に、青色の感光性の発光性結晶粒子組成物（蛍光
体スラリー）を全面に塗布し、露光、現像すればよい。
その後、蛍光体層２２及びブラックマトリックス２１上
にスパッタリング法にて厚さ約０．０７μｍのアルミニ
ウム薄膜を成膜することによって、アノード電極２３を
形成する。こうして、アノードパネルＡＰを得ることが
できる。尚、スクリーン印刷法等により各蛍光体層２２
を形成することもできる。
えばガラスから成る基板２０上の全面に感光性被膜５０
を形成（塗布）する。そして、露光光源（図示せず）か
ら射出され、マスク５３に設けられた開口５４を通過し
た露光光によって、基板２０上に形成された感光性被膜
５０を露光して感光領域５１を形成する（図２２の
（Ａ）参照）。その後、感光性被膜５０を現像して選択
的に除去し、感光性被膜の残部（露光、現像後の感光性
被膜）５２を基板２０上に残す（図２２の（Ｂ）参
照）。次に、全面にカーボン剤（カーボンスラリー）を
塗布し、乾燥、焼成した後、リフトオフ法にて感光性被
膜の残部５２及びその上のカーボン剤を除去することに
よって、露出した基板２０上にカーボン剤から成るブラ
ックマトリックス２１とを形成し、併せて、感光性被膜
の残部５２を除去する（図２２の（Ｃ）参照）。その
後、露出した基板２０上に、赤、緑、青の各蛍光体層２
２を形成する（図２２の（Ｄ）参照）。具体的には、各
発光性結晶粒子（蛍光体粒子）から調製された発光性結
晶粒子組成物を使用し、例えば、赤色の感光性の発光性
結晶粒子組成物（蛍光体スラリー）を全面に塗布し、露
光、現像し、次いで、緑色の感光性の発光性結晶粒子組
成物（蛍光体スラリー）を全面に塗布し、露光、現像
し、更に、青色の感光性の発光性結晶粒子組成物（蛍光
体スラリー）を全面に塗布し、露光、現像すればよい。
その後、蛍光体層２２及びブラックマトリックス２１上
にスパッタリング法にて厚さ約０．０７μｍのアルミニ
ウム薄膜を成膜することによって、アノード電極２３を
形成する。こうして、アノードパネルＡＰを得ることが
できる。尚、スクリーン印刷法等により各蛍光体層２２
を形成することもできる。
【００７２】実施の形態１においては、［工程−１３
０］において、露光用マスクを用いること無く、斜め露
光法にてレジスト材料層４０を露光するので、最終的に
得られる電子放出部１５は、開口部１４の底部の中央部
に自己整合的に位置することになり、表示装置が大型化
しても、ゲート電極１３に対して位置ずれの無い電子放
出部１５を形成することが可能となる。
０］において、露光用マスクを用いること無く、斜め露
光法にてレジスト材料層４０を露光するので、最終的に
得られる電子放出部１５は、開口部１４の底部の中央部
に自己整合的に位置することになり、表示装置が大型化
しても、ゲート電極１３に対して位置ずれの無い電子放
出部１５を形成することが可能となる。
【００７３】（実施の形態２）実施の形態２は、実施の
形態１の製造方法の変形である。実施の形態２において
は、クラウン型電界放出素子を製造する。クラウン型電
界放出素子から成る電界放出素子の模式的な一部端面図
を図９の（Ａ）に示し、一部を切り欠いた模式的な斜視
図を図９の（Ｂ）に示す。クラウン型電界放出素子は、
支持体１０上に形成されたカソード電極１１と、支持体
１０及びカソード電極１１上に形成された絶縁層１２
と、絶縁層１２上に形成されたゲート電極１３と、ゲー
ト電極１３及び絶縁層１２を貫通した孔部１４Ａ及び開
口部１４Ｂ（開口部１４）と、開口部１４の底部に位置
するカソード電極１１上に設けられたクラウン（王冠）
型の電子放出部１５Ａから構成されている。
形態１の製造方法の変形である。実施の形態２において
は、クラウン型電界放出素子を製造する。クラウン型電
界放出素子から成る電界放出素子の模式的な一部端面図
を図９の（Ａ）に示し、一部を切り欠いた模式的な斜視
図を図９の（Ｂ）に示す。クラウン型電界放出素子は、
支持体１０上に形成されたカソード電極１１と、支持体
１０及びカソード電極１１上に形成された絶縁層１２
と、絶縁層１２上に形成されたゲート電極１３と、ゲー
ト電極１３及び絶縁層１２を貫通した孔部１４Ａ及び開
口部１４Ｂ（開口部１４）と、開口部１４の底部に位置
するカソード電極１１上に設けられたクラウン（王冠）
型の電子放出部１５Ａから構成されている。
【００７４】以下、支持体等の模式的な一部端面図等で
ある図８〜図９を参照して、実施の形態２の製造方法を
説明する。
ある図８〜図９を参照して、実施の形態２の製造方法を
説明する。
【００７５】［工程−２００］先ず、例えばガラスから
成る支持体１０上に、ストライプ状のカソード電極１１
を形成する。尚、カソード電極１１は、図面の紙面左右
方向に延びている。ストライプ状のカソード電極１１
は、例えば支持体１０上にＩＴＯ膜をスパッタリング法
により約０．２μｍの厚さに全面に亙って成膜した後、
ＩＴＯ膜をパターニングすることによって形成すること
ができる。尚、ストライプ状のカソード電極１１は、図
面の紙面左右方向に延びている。カソード電極１１は、
単一の材料層であってもよく、あるいは又、複数の材料
層を積層することによって構成することもできる。例え
ば、後の工程で形成される各電子放出部の電子放出特性
のばらつきを抑制するために、カソード電極１１の表層
部を残部よりも電気抵抗率の高い材料で構成することが
できる。尚、このようなカソード電極の構成を、他の電
界放出素子のカソード電極に適用することができる。次
に、支持体１０及びカソード電極１１上に絶縁層１２を
形成する。ここでは、一例としてガラスペーストを全面
に約３μｍの厚さにスクリーン印刷する。次に、絶縁層
１２に含まれる水分や溶剤を除去し、且つ、絶縁層１２
を平坦化するために、例えば１００゜Ｃ、１０分間の仮
焼成、及び５００゜Ｃ、２０分間の本焼成といった２段
階の焼成を行う。尚、上述のようなガラスペーストを用
いたスクリーン印刷に替えて、例えばプラズマＣＶＤ法
によりＳｉＯ2膜を形成してもよい。
成る支持体１０上に、ストライプ状のカソード電極１１
を形成する。尚、カソード電極１１は、図面の紙面左右
方向に延びている。ストライプ状のカソード電極１１
は、例えば支持体１０上にＩＴＯ膜をスパッタリング法
により約０．２μｍの厚さに全面に亙って成膜した後、
ＩＴＯ膜をパターニングすることによって形成すること
ができる。尚、ストライプ状のカソード電極１１は、図
面の紙面左右方向に延びている。カソード電極１１は、
単一の材料層であってもよく、あるいは又、複数の材料
層を積層することによって構成することもできる。例え
ば、後の工程で形成される各電子放出部の電子放出特性
のばらつきを抑制するために、カソード電極１１の表層
部を残部よりも電気抵抗率の高い材料で構成することが
できる。尚、このようなカソード電極の構成を、他の電
界放出素子のカソード電極に適用することができる。次
に、支持体１０及びカソード電極１１上に絶縁層１２を
形成する。ここでは、一例としてガラスペーストを全面
に約３μｍの厚さにスクリーン印刷する。次に、絶縁層
１２に含まれる水分や溶剤を除去し、且つ、絶縁層１２
を平坦化するために、例えば１００゜Ｃ、１０分間の仮
焼成、及び５００゜Ｃ、２０分間の本焼成といった２段
階の焼成を行う。尚、上述のようなガラスペーストを用
いたスクリーン印刷に替えて、例えばプラズマＣＶＤ法
によりＳｉＯ2膜を形成してもよい。
【００７６】［工程−２１０］次に、実施の形態１の
［工程−１１０］と同様にして、絶縁層１２上に、スト
ライプ状のゲート電極１３を形成する。尚、ゲート電極
１３は、図面の紙面垂直方向に延びている。即ち、ゲー
ト電極１３の射影像の延びる方向は、ストライプ状のカ
ソード電極１１の射影像の延びる方向と９０度を成す。
次に、実施の形態１の［工程−１１０］と同様にして、
ゲート電極１３及び絶縁層１２をＲＩＥ法に基づきエッ
チングし、ゲート電極１３及び絶縁層１２に孔部１４Ａ
及び開口部１４Ｂ（開口部１４）を形成し、開口部１４
の底部にカソード電極１１を露出させる。開口部１４の
直径を約２〜５０μｍとする。
［工程−１１０］と同様にして、絶縁層１２上に、スト
ライプ状のゲート電極１３を形成する。尚、ゲート電極
１３は、図面の紙面垂直方向に延びている。即ち、ゲー
ト電極１３の射影像の延びる方向は、ストライプ状のカ
ソード電極１１の射影像の延びる方向と９０度を成す。
次に、実施の形態１の［工程−１１０］と同様にして、
ゲート電極１３及び絶縁層１２をＲＩＥ法に基づきエッ
チングし、ゲート電極１３及び絶縁層１２に孔部１４Ａ
及び開口部１４Ｂ（開口部１４）を形成し、開口部１４
の底部にカソード電極１１を露出させる。開口部１４の
直径を約２〜５０μｍとする。
【００７７】［工程−２２０］その後、実施の形態１の
［工程−１２０］〜［工程−１３０］と同様の工程を実
行することによって、開口部１４の底部にカソード電極
１１を露出させる（図８の（Ａ）参照）。
［工程−１２０］〜［工程−１３０］と同様の工程を実
行することによって、開口部１４の底部にカソード電極
１１を露出させる（図８の（Ａ）参照）。
【００７８】［工程−２３０］次に、図８の（Ｂ）に示
すように、全面に組成物原料から成る導電性組成物層６
０を形成する。ここで使用する組成物原料は、例えば、
導電性粒子として平均粒径約０．１μｍの黒鉛粒子を６
０重量％、バインダとして４号の水ガラスを４０重量％
含む。この組成物原料を、例えば１４００ｒｐｍ、１０
秒間の条件で全面にスピンコートする。開口部１４内に
おける導電性組成物層６０の表面は、組成物原料の表面
張力に起因して、開口部１４の側壁面に沿って迫り上が
り、開口部１４の中央部に向かって窪む。その後、導電
性組成物層６０に含まれる水分を除去するための仮焼成
を、例えば大気中、４００゜Ｃで３０分間行う。
すように、全面に組成物原料から成る導電性組成物層６
０を形成する。ここで使用する組成物原料は、例えば、
導電性粒子として平均粒径約０．１μｍの黒鉛粒子を６
０重量％、バインダとして４号の水ガラスを４０重量％
含む。この組成物原料を、例えば１４００ｒｐｍ、１０
秒間の条件で全面にスピンコートする。開口部１４内に
おける導電性組成物層６０の表面は、組成物原料の表面
張力に起因して、開口部１４の側壁面に沿って迫り上が
り、開口部１４の中央部に向かって窪む。その後、導電
性組成物層６０に含まれる水分を除去するための仮焼成
を、例えば大気中、４００゜Ｃで３０分間行う。
【００７９】組成物原料において、バインダは、（１）
それ自身が導電性粒子の分散媒であってもよいし、
（２）導電性粒子を被覆していてもよいし、（３）適当
な溶媒に分散あるいは溶解されることによって、導電性
粒子の分散媒を構成してもよい。（３）のケースの典型
例は水ガラスであり、日本工業規格（ＪＩＳ）Ｋ１４０
８に規定される１号乃至４号、又はこれらの同等品を使
用することができる。１号乃至４号は、水ガラスの構成
成分である酸化ナトリウム（Ｎａ2Ｏ）１モルに対する
酸化珪素（ＳｉＯ2）のモル数（約２〜４モル）の違い
に基づく４段階の等級であり、それぞれ粘度が大きく異
なる。従って、リフトオフ・プロセスで水ガラスを使用
する際には、水ガラスに分散させる導電性粒子の種類や
含有量、レジスト材料層４０との親和性、開口部１４の
アスペクト比等の諸条件を考慮して、最適な等級の水ガ
ラスを選択するか、又は、これらの等級と同等の水ガラ
スを調製して使用することが好ましい。
それ自身が導電性粒子の分散媒であってもよいし、
（２）導電性粒子を被覆していてもよいし、（３）適当
な溶媒に分散あるいは溶解されることによって、導電性
粒子の分散媒を構成してもよい。（３）のケースの典型
例は水ガラスであり、日本工業規格（ＪＩＳ）Ｋ１４０
８に規定される１号乃至４号、又はこれらの同等品を使
用することができる。１号乃至４号は、水ガラスの構成
成分である酸化ナトリウム（Ｎａ2Ｏ）１モルに対する
酸化珪素（ＳｉＯ2）のモル数（約２〜４モル）の違い
に基づく４段階の等級であり、それぞれ粘度が大きく異
なる。従って、リフトオフ・プロセスで水ガラスを使用
する際には、水ガラスに分散させる導電性粒子の種類や
含有量、レジスト材料層４０との親和性、開口部１４の
アスペクト比等の諸条件を考慮して、最適な等級の水ガ
ラスを選択するか、又は、これらの等級と同等の水ガラ
スを調製して使用することが好ましい。
【００８０】バインダは一般に導電性に劣るので、組成
物原料中の導電性粒子の含有量に対してバインダの含有
量が多過ぎると、形成される電子放出部１５Ａの電気抵
抗値が上昇し、電子放出が円滑に行われなくなる虞があ
る。従って、例えば水ガラス中に導電性粒子としてカー
ボン系材料粒子を分散させて成る組成物原料を例にとる
と、組成物原料の全重量に占めるカーボン系材料粒子の
割合は、電子放出部１５Ａの電気抵抗値、組成物原料の
粘度、導電性粒子同士の接着性等の特性を考慮し、概ね
３０〜９５重量％の範囲に選択することが好ましい。カ
ーボン系材料粒子の割合をかかる範囲内に選択すること
により、形成される電子放出部１５Ａの電気抵抗値を十
分に下げると共に、カーボン系材料粒子同士の接着性を
良好に保つことが可能となる。但し、導電性粒子として
カーボン系材料粒子にアルミナ粒子を混合して用いた場
合には、導電性粒子同士の接着性が低下する傾向がある
ので、アルミナ粒子の含有量に応じてカーボン系材料粒
子の割合を高めることが好ましく、６０重量％以上とす
ることが特に好ましい。尚、組成物原料には、導電性粒
子の分散状態を安定化させるための分散剤や、ｐＨ調整
剤、乾燥剤、硬化剤、防腐剤等の添加剤が含まれていて
もよい。尚、導電性粒子を結合剤（バインダ）の被膜で
覆った粉体を、適当な分散媒中に分散させて成る組成物
原料を用いてもよい。
物原料中の導電性粒子の含有量に対してバインダの含有
量が多過ぎると、形成される電子放出部１５Ａの電気抵
抗値が上昇し、電子放出が円滑に行われなくなる虞があ
る。従って、例えば水ガラス中に導電性粒子としてカー
ボン系材料粒子を分散させて成る組成物原料を例にとる
と、組成物原料の全重量に占めるカーボン系材料粒子の
割合は、電子放出部１５Ａの電気抵抗値、組成物原料の
粘度、導電性粒子同士の接着性等の特性を考慮し、概ね
３０〜９５重量％の範囲に選択することが好ましい。カ
ーボン系材料粒子の割合をかかる範囲内に選択すること
により、形成される電子放出部１５Ａの電気抵抗値を十
分に下げると共に、カーボン系材料粒子同士の接着性を
良好に保つことが可能となる。但し、導電性粒子として
カーボン系材料粒子にアルミナ粒子を混合して用いた場
合には、導電性粒子同士の接着性が低下する傾向がある
ので、アルミナ粒子の含有量に応じてカーボン系材料粒
子の割合を高めることが好ましく、６０重量％以上とす
ることが特に好ましい。尚、組成物原料には、導電性粒
子の分散状態を安定化させるための分散剤や、ｐＨ調整
剤、乾燥剤、硬化剤、防腐剤等の添加剤が含まれていて
もよい。尚、導電性粒子を結合剤（バインダ）の被膜で
覆った粉体を、適当な分散媒中に分散させて成る組成物
原料を用いてもよい。
【００８１】一例として、王冠状の電子放出部１５Ａの
直径を概ね１〜２０μｍとし、導電性粒子としてカーボ
ン系材料粒子を使用した場合、カーボン系材料粒子の粒
径は概ね０．１μｍ〜１μｍの範囲とすることが好まし
い。カーボン系材料粒子の粒径をかかる範囲に選択する
ことにより、王冠状の電子放出部１５Ａの縁部に十分に
高い機械的強度が備わり、且つ、カソード電極１１に対
する電子放出部１５Ａの密着性が良好となる。
直径を概ね１〜２０μｍとし、導電性粒子としてカーボ
ン系材料粒子を使用した場合、カーボン系材料粒子の粒
径は概ね０．１μｍ〜１μｍの範囲とすることが好まし
い。カーボン系材料粒子の粒径をかかる範囲に選択する
ことにより、王冠状の電子放出部１５Ａの縁部に十分に
高い機械的強度が備わり、且つ、カソード電極１１に対
する電子放出部１５Ａの密着性が良好となる。
【００８２】［工程−２４０］次に、図８の（Ｃ）に示
すように、実施の形態１の［工程−１５０］と同様にし
て、レジスト材料層４０を除去する。このとき、超音波
振動を加えながら除去を行ってもよい。これにより、レ
ジスト材料層４０と共にレジスト材料層４０上の導電性
組成物層６０の部分が除去され、開口部１４の底部に露
出したカソード電極１１上の導電性組成物層６０の部分
のみが残される。この残存した部分が電子放出部１５Ａ
となる。電子放出部１５Ａの形状は、表面が開口部１４
の中央部に向かって窪み、王冠状となる。［工程−２４
０］が終了した時点における状態を、図９に示す。図９
の（Ｂ）は、電界放出素子の一部を示す模式的な斜視図
であり、図９の（Ａ）は図９の（Ｂ）の線Ａ−Ａに沿っ
た模式的な一部端面図である。図９の（Ｂ）では、電子
放出部１５Ａの全体が見えるように、絶縁層１２とゲー
ト電極１３との一部を切り欠いている。尚、１つの電子
放出領域には、５〜１００個程度の電子放出部１５Ａを
設けることで十分である。尚、導電性粒子が電子放出部
１５Ａの表面に確実に露出するように、電子放出部１５
Ａの表面に露出したバインダをエッチングによって除去
してもよい。
すように、実施の形態１の［工程−１５０］と同様にし
て、レジスト材料層４０を除去する。このとき、超音波
振動を加えながら除去を行ってもよい。これにより、レ
ジスト材料層４０と共にレジスト材料層４０上の導電性
組成物層６０の部分が除去され、開口部１４の底部に露
出したカソード電極１１上の導電性組成物層６０の部分
のみが残される。この残存した部分が電子放出部１５Ａ
となる。電子放出部１５Ａの形状は、表面が開口部１４
の中央部に向かって窪み、王冠状となる。［工程−２４
０］が終了した時点における状態を、図９に示す。図９
の（Ｂ）は、電界放出素子の一部を示す模式的な斜視図
であり、図９の（Ａ）は図９の（Ｂ）の線Ａ−Ａに沿っ
た模式的な一部端面図である。図９の（Ｂ）では、電子
放出部１５Ａの全体が見えるように、絶縁層１２とゲー
ト電極１３との一部を切り欠いている。尚、１つの電子
放出領域には、５〜１００個程度の電子放出部１５Ａを
設けることで十分である。尚、導電性粒子が電子放出部
１５Ａの表面に確実に露出するように、電子放出部１５
Ａの表面に露出したバインダをエッチングによって除去
してもよい。
【００８３】［工程−２５０］次に、電子放出部１５Ａ
の焼成を行う。焼成は、乾燥大気中、４００゜Ｃ、３０
分間の条件で行う。尚、焼成温度は、組成物原料に含ま
れるバインダの種類に応じて選択すればよい。例えば、
バインダが水ガラスのような無機材料である場合には、
無機材料を焼成し得る温度で熱処理を行えばよい。バイ
ンダが熱硬化性樹脂である場合には、熱硬化性樹脂を硬
化し得る温度で熱処理を行えばよい。但し、導電性粒子
同士の密着性を保つために、熱硬化性樹脂が過度に分解
したり炭化する虞のない温度で熱処理を行うことが好適
である。いずれのバインダを用いるにしても、熱処理温
度は、ゲート電極やカソード電極、絶縁層に損傷や欠陥
が生じない温度とする必要がある。熱処理雰囲気は、ゲ
ート電極やカソード電極の電気抵抗率が酸化によって上
昇したり、あるいはゲート電極やカソード電極に欠陥や
損傷が生ずることがないように、不活性ガス雰囲気とす
ることが好ましい。尚、バインダとして熱可塑性樹脂を
使用した場合には、熱処理を必要としない場合がある。
の焼成を行う。焼成は、乾燥大気中、４００゜Ｃ、３０
分間の条件で行う。尚、焼成温度は、組成物原料に含ま
れるバインダの種類に応じて選択すればよい。例えば、
バインダが水ガラスのような無機材料である場合には、
無機材料を焼成し得る温度で熱処理を行えばよい。バイ
ンダが熱硬化性樹脂である場合には、熱硬化性樹脂を硬
化し得る温度で熱処理を行えばよい。但し、導電性粒子
同士の密着性を保つために、熱硬化性樹脂が過度に分解
したり炭化する虞のない温度で熱処理を行うことが好適
である。いずれのバインダを用いるにしても、熱処理温
度は、ゲート電極やカソード電極、絶縁層に損傷や欠陥
が生じない温度とする必要がある。熱処理雰囲気は、ゲ
ート電極やカソード電極の電気抵抗率が酸化によって上
昇したり、あるいはゲート電極やカソード電極に欠陥や
損傷が生ずることがないように、不活性ガス雰囲気とす
ることが好ましい。尚、バインダとして熱可塑性樹脂を
使用した場合には、熱処理を必要としない場合がある。
【００８４】［工程−２６０］その後、実施の形態１の
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
【００８５】（実施の形態３）実施の形態３も、実施の
形態１の製造方法の変形である。尚、実施の形態３にお
いても、扁平型電界放出素子を製造する。実施の形態３
においては、電子放出部は、ＣＶＤ法に基づき成膜され
た炭素薄膜から構成されている。また、電子放出部とカ
ソード電極との間には、下地層である炭素薄膜選択成長
領域が形成されている。
形態１の製造方法の変形である。尚、実施の形態３にお
いても、扁平型電界放出素子を製造する。実施の形態３
においては、電子放出部は、ＣＶＤ法に基づき成膜され
た炭素薄膜から構成されている。また、電子放出部とカ
ソード電極との間には、下地層である炭素薄膜選択成長
領域が形成されている。
【００８６】電子放出部を炭素薄膜から構成すること
は、炭素（Ｃ）の仕事関数が低く、高い放出電子電流を
達成することができるので、好ましい。炭素薄膜から電
子を放出させるためには、炭素薄膜が適切な電界（例え
ば、１０6ボルト／ｍ程度の強度を有する電界）中に置
かれた状態とすればよい。
は、炭素（Ｃ）の仕事関数が低く、高い放出電子電流を
達成することができるので、好ましい。炭素薄膜から電
子を放出させるためには、炭素薄膜が適切な電界（例え
ば、１０6ボルト／ｍ程度の強度を有する電界）中に置
かれた状態とすればよい。
【００８７】ところで、レジスト材料をエッチング用マ
スクとして使用し、酸素ガスを用いてダイヤモンド薄膜
のような炭素薄膜のプラズマエッチングを行った場合、
エッチング反応系における反応副生成物として（Ｃ
Ｈx）系あるいは（ＣＦx）系等の炭素系ポリマーが堆積
性物質として生成する。一般に、プラズマエッチングに
おいて堆積性物質がエッチング反応系に生成した場合、
この堆積性物質はイオン入射確率の低いレジスト材料の
側壁面、あるいは被エッチング物の加工端面に堆積して
所謂側壁保護膜を形成し、被エッチング物の異方性加工
によって得られる形状の達成に寄与する。しかしなが
ら、酸素ガスをエッチング用ガスとして使用した場合に
は、炭素系ポリマーから成る側壁保護膜は、生成して
も、直ちに酸素ガスによって除去されてしまう。また、
酸素ガスをエッチング用ガスとして使用した場合には、
レジスト材料の消耗も激しい。これらの理由により、従
来のダイヤモンド薄膜の酸素プラズマ加工においては、
ダイヤモンド薄膜のマスクの寸法に対する寸法変換差が
大きく、異方性加工も困難な場合が多い。
スクとして使用し、酸素ガスを用いてダイヤモンド薄膜
のような炭素薄膜のプラズマエッチングを行った場合、
エッチング反応系における反応副生成物として（Ｃ
Ｈx）系あるいは（ＣＦx）系等の炭素系ポリマーが堆積
性物質として生成する。一般に、プラズマエッチングに
おいて堆積性物質がエッチング反応系に生成した場合、
この堆積性物質はイオン入射確率の低いレジスト材料の
側壁面、あるいは被エッチング物の加工端面に堆積して
所謂側壁保護膜を形成し、被エッチング物の異方性加工
によって得られる形状の達成に寄与する。しかしなが
ら、酸素ガスをエッチング用ガスとして使用した場合に
は、炭素系ポリマーから成る側壁保護膜は、生成して
も、直ちに酸素ガスによって除去されてしまう。また、
酸素ガスをエッチング用ガスとして使用した場合には、
レジスト材料の消耗も激しい。これらの理由により、従
来のダイヤモンド薄膜の酸素プラズマ加工においては、
ダイヤモンド薄膜のマスクの寸法に対する寸法変換差が
大きく、異方性加工も困難な場合が多い。
【００８８】このような問題を解決するためには、例え
ば、カソード電極の表面に下地層である炭素薄膜選択成
長領域を形成し、炭素薄膜選択成長領域上に炭素薄膜か
ら成る電子放出部を形成する構成とすればよい。即ち、
実施の形態３の製造方法においては、電子放出部を形成
する前に、開口部の底部に露出したカソード電極の表面
に下地層である炭素薄膜選択成長領域を形成し、次い
で、レジスト材料層を除去する。そして、下地層である
炭素薄膜選択成長領域上に電子放出部に相当する炭素薄
膜を形成する。ここで、炭素薄膜選択成長領域を形成す
る工程を、便宜上、炭素薄膜選択成長領域形成工程と呼
ぶ。尚、炭素薄膜選択成長領域は、開口部の底部に位置
するカソード電極の部分の表面の全面に形成されていて
も、部分的に形成されていてもよく、残されたレジスト
材料層の形状に依存する。
ば、カソード電極の表面に下地層である炭素薄膜選択成
長領域を形成し、炭素薄膜選択成長領域上に炭素薄膜か
ら成る電子放出部を形成する構成とすればよい。即ち、
実施の形態３の製造方法においては、電子放出部を形成
する前に、開口部の底部に露出したカソード電極の表面
に下地層である炭素薄膜選択成長領域を形成し、次い
で、レジスト材料層を除去する。そして、下地層である
炭素薄膜選択成長領域上に電子放出部に相当する炭素薄
膜を形成する。ここで、炭素薄膜選択成長領域を形成す
る工程を、便宜上、炭素薄膜選択成長領域形成工程と呼
ぶ。尚、炭素薄膜選択成長領域は、開口部の底部に位置
するカソード電極の部分の表面の全面に形成されていて
も、部分的に形成されていてもよく、残されたレジスト
材料層の形状に依存する。
【００８９】ここで、炭素薄膜選択成長領域は、表面に
金属粒子が付着したカソード電極の部分、若しくは、表
面に金属薄膜が形成されたカソード電極の部分であるこ
とが好ましい。尚、炭素薄膜選択成長領域における炭素
薄膜の選択成長を一層確実なものとするために、炭素薄
膜選択成長領域の表面には、硫黄（Ｓ）、ホウ素（Ｂ）
又はリン（Ｐ）が付着していることが望ましく、これら
の物質は一種の触媒としての作用を果たすと考えられ、
これによって、炭素薄膜の選択成長性を一層向上させる
ことができる。炭素薄膜選択成長領域の表面に硫黄、ホ
ウ素又はリンを付着させる方法としては、例えば、硫
黄、ホウ素又はリンを含む化合物から成る化合物層を炭
素薄膜選択成長領域の表面に形成し、次いで、例えば加
熱処理を化合物層に施すことによって化合物層を構成す
る化合物を分解させ、炭素薄膜選択成長領域の表面に硫
黄、ホウ素又はリンを残す方法を挙げることができる。
硫黄を含む化合物としてチオナフテン、チオフテン、チ
オフェンを例示することができる。ホウ素を含む化合物
として、トリフェニルボロンを例示することができる。
リンを含む化合物として、トリフェニルフォスフィンを
例示することができる。
金属粒子が付着したカソード電極の部分、若しくは、表
面に金属薄膜が形成されたカソード電極の部分であるこ
とが好ましい。尚、炭素薄膜選択成長領域における炭素
薄膜の選択成長を一層確実なものとするために、炭素薄
膜選択成長領域の表面には、硫黄（Ｓ）、ホウ素（Ｂ）
又はリン（Ｐ）が付着していることが望ましく、これら
の物質は一種の触媒としての作用を果たすと考えられ、
これによって、炭素薄膜の選択成長性を一層向上させる
ことができる。炭素薄膜選択成長領域の表面に硫黄、ホ
ウ素又はリンを付着させる方法としては、例えば、硫
黄、ホウ素又はリンを含む化合物から成る化合物層を炭
素薄膜選択成長領域の表面に形成し、次いで、例えば加
熱処理を化合物層に施すことによって化合物層を構成す
る化合物を分解させ、炭素薄膜選択成長領域の表面に硫
黄、ホウ素又はリンを残す方法を挙げることができる。
硫黄を含む化合物としてチオナフテン、チオフテン、チ
オフェンを例示することができる。ホウ素を含む化合物
として、トリフェニルボロンを例示することができる。
リンを含む化合物として、トリフェニルフォスフィンを
例示することができる。
【００９０】あるいは又、炭素薄膜選択成長領域におけ
る炭素薄膜の選択成長を一層確実なものとするために、
炭素薄膜選択成長領域を構成する金属粒子の表面若しく
は金属薄膜の表面の金属酸化物（所謂、自然酸化膜）を
除去することが望ましい。金属粒子の表面若しくは金属
薄膜の表面の金属酸化物の除去を、例えば、水素ガス雰
囲気におけるマイクロ波プラズマ法、トランス結合型プ
ラズマ法、誘導結合型プラズマ法、電子サイクロトロン
共鳴プラズマ法、ＲＦプラズマ法等に基づくプラズマ還
元処理、アルゴンガス雰囲気におけるスパッタ処理、若
しくは、例えばフッ酸等の酸や塩基を用いた洗浄処理に
よって行うことが望ましい。
る炭素薄膜の選択成長を一層確実なものとするために、
炭素薄膜選択成長領域を構成する金属粒子の表面若しく
は金属薄膜の表面の金属酸化物（所謂、自然酸化膜）を
除去することが望ましい。金属粒子の表面若しくは金属
薄膜の表面の金属酸化物の除去を、例えば、水素ガス雰
囲気におけるマイクロ波プラズマ法、トランス結合型プ
ラズマ法、誘導結合型プラズマ法、電子サイクロトロン
共鳴プラズマ法、ＲＦプラズマ法等に基づくプラズマ還
元処理、アルゴンガス雰囲気におけるスパッタ処理、若
しくは、例えばフッ酸等の酸や塩基を用いた洗浄処理に
よって行うことが望ましい。
【００９１】炭素薄膜選択成長領域形成工程として、溶
媒と金属粒子から成る層を全面に形成した後、溶媒を除
去し、金属粒子を残す工程を挙げることができる。ある
いは又、炭素薄膜選択成長領域形成工程として、金属粒
子を構成する金属原子を含む金属化合物粒子を全面に形
成した後、金属化合物粒子を加熱することによって分解
し、以て、表面に金属粒子が付着したカソード電極の部
分から成る炭素薄膜選択成長領域を得る工程を挙げるこ
とができる。この場合、具体的には、溶媒と金属化合物
粒子から成る層を全面に形成した後、溶媒を除去し、金
属化合物粒子を残す方法を例示することができる。金属
化合物粒子は、金属粒子を構成する金属のハロゲン化物
（例えば、ヨウ化物、塩化物、臭化物等）、酸化物、水
酸化物及び有機金属から成る群から選択された少なくと
も１種類の材料から成ることが好ましい。尚、これらの
方法においては、適切な段階で、炭素薄膜選択成長領域
を形成すべきカソード電極の領域以外の領域を被覆した
レジスト材料層を除去する。
媒と金属粒子から成る層を全面に形成した後、溶媒を除
去し、金属粒子を残す工程を挙げることができる。ある
いは又、炭素薄膜選択成長領域形成工程として、金属粒
子を構成する金属原子を含む金属化合物粒子を全面に形
成した後、金属化合物粒子を加熱することによって分解
し、以て、表面に金属粒子が付着したカソード電極の部
分から成る炭素薄膜選択成長領域を得る工程を挙げるこ
とができる。この場合、具体的には、溶媒と金属化合物
粒子から成る層を全面に形成した後、溶媒を除去し、金
属化合物粒子を残す方法を例示することができる。金属
化合物粒子は、金属粒子を構成する金属のハロゲン化物
（例えば、ヨウ化物、塩化物、臭化物等）、酸化物、水
酸化物及び有機金属から成る群から選択された少なくと
も１種類の材料から成ることが好ましい。尚、これらの
方法においては、適切な段階で、炭素薄膜選択成長領域
を形成すべきカソード電極の領域以外の領域を被覆した
レジスト材料層を除去する。
【００９２】あるいは又、炭素薄膜選択成長領域形成工
程として、更には、例えば、炭素薄膜選択成長領域を形
成すべきカソード電極の領域以外の領域をレジスト材料
層で被覆した状態での、電解メッキ法、無電解メッキ
法、ＭＯＣＶＤ法を含むＣＶＤ法、ＰＶＤ法等の公知の
方法を挙げることができる。尚、ＰＶＤ法として、
（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着
等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２
極スパッタリング法、直流スパッタリング法、直流マグ
ネトロンスパッタリング法、高周波スパッタリング法、
マグネトロンスパッタリング法、イオンビームスパッタ
リング法、バイアススパッタリング法等の各種スパッタ
リング法、（ｄ）ＤＣ(direct current)法、ＲＦ法、多
陰極法、活性化反応法、電界蒸着法、高周波イオンプレ
ーティング法、反応性イオンプレーティング法等の各種
イオンプレーティング法を挙げることができる。
程として、更には、例えば、炭素薄膜選択成長領域を形
成すべきカソード電極の領域以外の領域をレジスト材料
層で被覆した状態での、電解メッキ法、無電解メッキ
法、ＭＯＣＶＤ法を含むＣＶＤ法、ＰＶＤ法等の公知の
方法を挙げることができる。尚、ＰＶＤ法として、
（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着
等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２
極スパッタリング法、直流スパッタリング法、直流マグ
ネトロンスパッタリング法、高周波スパッタリング法、
マグネトロンスパッタリング法、イオンビームスパッタ
リング法、バイアススパッタリング法等の各種スパッタ
リング法、（ｄ）ＤＣ(direct current)法、ＲＦ法、多
陰極法、活性化反応法、電界蒸着法、高周波イオンプレ
ーティング法、反応性イオンプレーティング法等の各種
イオンプレーティング法を挙げることができる。
【００９３】ここで、金属粒子あるいは金属薄膜は、モ
リブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔ
ｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステ
ン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、
鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）及び亜鉛（Ｚ
ｎ）から成る群から選択された少なくとも１種類の金属
から構成されていることが好ましい。
リブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔ
ｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステ
ン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、
鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）及び亜鉛（Ｚ
ｎ）から成る群から選択された少なくとも１種類の金属
から構成されていることが好ましい。
【００９４】炭素薄膜として、グラファイト薄膜、アモ
ルファスカーボン薄膜、ダイヤモンドライクカーボン薄
膜、あるいはフラーレン薄膜を挙げることができる。炭
素薄膜の形成方法として、マイクロ波プラズマ法、トラ
ンス結合型プラズマ法、誘導結合型プラズマ法、電子サ
イクロトロン共鳴プラズマ法、ＲＦプラズマ法等に基づ
くＣＶＤ法、平行平板型ＣＶＤ装置を用いたＣＶＤ法を
例示することができる。炭素薄膜の形態には、薄膜状は
もとより、炭素のウィスカー、炭素のナノチューブ（中
空及び中実を含む）が包含される。
ルファスカーボン薄膜、ダイヤモンドライクカーボン薄
膜、あるいはフラーレン薄膜を挙げることができる。炭
素薄膜の形成方法として、マイクロ波プラズマ法、トラ
ンス結合型プラズマ法、誘導結合型プラズマ法、電子サ
イクロトロン共鳴プラズマ法、ＲＦプラズマ法等に基づ
くＣＶＤ法、平行平板型ＣＶＤ装置を用いたＣＶＤ法を
例示することができる。炭素薄膜の形態には、薄膜状は
もとより、炭素のウィスカー、炭素のナノチューブ（中
空及び中実を含む）が包含される。
【００９５】尚、カソード電極の構造としては、導電材
料層の１層構成とすることもできるし、下層導電材料
層、下層導電材料層上に形成された抵抗体層、抵抗体層
上に形成された上層導電材料層の３層構成とすることも
できる。後者の場合、上層導電材料層の表面に炭素薄膜
選択成長領域を形成する。このように、抵抗体層を設け
ることによって、電子放出部における電子放出特性の均
一化を図ることができる。
料層の１層構成とすることもできるし、下層導電材料
層、下層導電材料層上に形成された抵抗体層、抵抗体層
上に形成された上層導電材料層の３層構成とすることも
できる。後者の場合、上層導電材料層の表面に炭素薄膜
選択成長領域を形成する。このように、抵抗体層を設け
ることによって、電子放出部における電子放出特性の均
一化を図ることができる。
【００９６】以下、支持体等の模式的な一部端面図であ
る図１０を参照して、実施の形態３の製造方法を説明す
る。尚、実施の形態３の製造方法の各工程の流れを、図
１の［ケース２］のシーケンスで示す。
る図１０を参照して、実施の形態３の製造方法を説明す
る。尚、実施の形態３の製造方法の各工程の流れを、図
１の［ケース２］のシーケンスで示す。
【００９７】［工程−３００］先ず、例えばガラスから
成る支持体１０上にカソード電極用導電材料層を形成
し、次いで、周知のリソグラフィ技術及びＲＩＥ法に基
づきカソード電極用導電材料層をパターニングすること
によって、ストライプ状のカソード電極１１を支持体１
０上に形成する。ストライプ状のカソード電極１１は、
図面の紙面左右方向に延びている。カソード電極１１
は、例えばスパッタリング法により形成された厚さ約
０．２μｍのクロム（Ｃｒ）層から成る。
成る支持体１０上にカソード電極用導電材料層を形成
し、次いで、周知のリソグラフィ技術及びＲＩＥ法に基
づきカソード電極用導電材料層をパターニングすること
によって、ストライプ状のカソード電極１１を支持体１
０上に形成する。ストライプ状のカソード電極１１は、
図面の紙面左右方向に延びている。カソード電極１１
は、例えばスパッタリング法により形成された厚さ約
０．２μｍのクロム（Ｃｒ）層から成る。
【００９８】［工程−３１０］その後、全面に、具体的
には、支持体１０上及びカソード電極１１上に絶縁層１
２を形成する。次いで、ストライプ状のゲート電極１３
を絶縁層１２上に形成した後、実施の形態１の［工程−
１１０］と同様の方法に基づき、ゲート電極１３及び絶
縁層１２に孔部及び開口部（開口部１４）を形成し、開
口部１４の底部にカソード電極１１を露出させる。スト
ライプ状のゲート電極１３は図面の紙面垂直方向に延び
ている。開口部１４の平面形状は、例えば直径１μｍ〜
３０μｍの円形である。開口部１４を、例えば、１画素
分の領域（電子放出領域）に１個〜３０００個程度形成
すればよい。
には、支持体１０上及びカソード電極１１上に絶縁層１
２を形成する。次いで、ストライプ状のゲート電極１３
を絶縁層１２上に形成した後、実施の形態１の［工程−
１１０］と同様の方法に基づき、ゲート電極１３及び絶
縁層１２に孔部及び開口部（開口部１４）を形成し、開
口部１４の底部にカソード電極１１を露出させる。スト
ライプ状のゲート電極１３は図面の紙面垂直方向に延び
ている。開口部１４の平面形状は、例えば直径１μｍ〜
３０μｍの円形である。開口部１４を、例えば、１画素
分の領域（電子放出領域）に１個〜３０００個程度形成
すればよい。
【００９９】［工程−３２０］その後、実施の形態１の
［工程−１２０］〜［工程−１３０］と同様の工程を実
行することによって、開口部１４の底部にカソード電極
１１を露出させる。
［工程−１２０］〜［工程−１３０］と同様の工程を実
行することによって、開口部１４の底部にカソード電極
１１を露出させる。
【０１００】［工程−３３０］次に、開口部１４の底部
に露出したカソード電極１１上に、電子放出部１５Ｂを
形成する。具体的には、先ず、開口部１４の底部に位置
するカソード電極１１の表面に炭素薄膜選択成長領域７
０を形成する。そのために、露出したカソード電極１１
の表面を含むレジスト材料層４０上に、金属粒子を付着
させる。具体的には、ニッケル（Ｎｉ）微粒子をポリシ
ロキサン溶液中に分散させた溶液（溶媒としてイソプロ
ピルアルコールを使用）をスピンコーティング法にて全
面に塗布し、開口部１４の底部に露出したカソード電極
１１の表面に溶媒と金属粒子から成る炭素薄膜選択成長
領域７０を形成する。
に露出したカソード電極１１上に、電子放出部１５Ｂを
形成する。具体的には、先ず、開口部１４の底部に位置
するカソード電極１１の表面に炭素薄膜選択成長領域７
０を形成する。そのために、露出したカソード電極１１
の表面を含むレジスト材料層４０上に、金属粒子を付着
させる。具体的には、ニッケル（Ｎｉ）微粒子をポリシ
ロキサン溶液中に分散させた溶液（溶媒としてイソプロ
ピルアルコールを使用）をスピンコーティング法にて全
面に塗布し、開口部１４の底部に露出したカソード電極
１１の表面に溶媒と金属粒子から成る炭素薄膜選択成長
領域７０を形成する。
【０１０１】［工程−３４０］次に、実施の形態１の
［工程−１５０］と同様にして、レジスト材料層４０を
除去する。その後、４００゜Ｃ程度に加熱することによ
って溶媒を除去し、露出したカソード電極１１の表面に
金属粒子７１を残すことで、炭素薄膜選択成長領域７０
を完成させる（図１０の（Ａ）参照）。尚、ポリシロキ
サンは、露出したカソード電極１１の表面に金属粒子７
１を固定させる機能（所謂、接着機能）を有する。
［工程−１５０］と同様にして、レジスト材料層４０を
除去する。その後、４００゜Ｃ程度に加熱することによ
って溶媒を除去し、露出したカソード電極１１の表面に
金属粒子７１を残すことで、炭素薄膜選択成長領域７０
を完成させる（図１０の（Ａ）参照）。尚、ポリシロキ
サンは、露出したカソード電極１１の表面に金属粒子７
１を固定させる機能（所謂、接着機能）を有する。
【０１０２】［工程−３５０］その後、炭素薄膜選択成
長領域７０上に、厚さ約０．２μｍの炭素薄膜７２を形
成し、電子放出部１５Ｂを得る。この状態を図１０の
（Ｂ）に示す。マイクロ波プラズマＣＶＤ法に基づく炭
素薄膜７２の成膜条件を、以下の表１に例示する。炭素
薄膜７２は、炭素薄膜選択成長領域７０上にのみ選択的
に形成され、他の部分に形成されることはない。
長領域７０上に、厚さ約０．２μｍの炭素薄膜７２を形
成し、電子放出部１５Ｂを得る。この状態を図１０の
（Ｂ）に示す。マイクロ波プラズマＣＶＤ法に基づく炭
素薄膜７２の成膜条件を、以下の表１に例示する。炭素
薄膜７２は、炭素薄膜選択成長領域７０上にのみ選択的
に形成され、他の部分に形成されることはない。
【０１０３】［表１］ ［炭素薄膜の成膜条件］ 使用ガス ：ＣＨ4／Ｈ2＝１００／１０ＳＣＣＭ 圧力 ：１．３×１０3Ｐａ マイクロ波パワー：５００Ｗ（１３．５６ＭＨｚ） 成膜温度 ：５００゜Ｃ
【０１０４】［工程−３６０］その後、実施の形態１の
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
【０１０５】（実施の形態４）実施の形態４は、実施の
形態１にて説明した製造方法の一種の変形であり、本発
明の第２の態様に係る製造方法に関する。以下、実施の
形態４の製造方法を、支持体等の模式的な一部端面図で
ある図１１〜図１２を参照して説明するが、実施の形態
４においても、実施の形態１と同様の扁平型電界放出素
子を製造する。尚、実施の形態４の製造方法の各工程の
流れを、図１の［ケース３］のシーケンスで示す。
形態１にて説明した製造方法の一種の変形であり、本発
明の第２の態様に係る製造方法に関する。以下、実施の
形態４の製造方法を、支持体等の模式的な一部端面図で
ある図１１〜図１２を参照して説明するが、実施の形態
４においても、実施の形態１と同様の扁平型電界放出素
子を製造する。尚、実施の形態４の製造方法の各工程の
流れを、図１の［ケース３］のシーケンスで示す。
【０１０６】［工程−４００］先ず、実施の形態１の
［工程−１００］と同様にして、ガラスから成る支持体
１０上にＩＴＯから成るストライプ状のカソード電極１
１を形成する。尚、ストライプ状のカソード電極１１
は、図面の紙面左右方向に延びている。その後、全面
に、例えばＣＶＤ法にてＳｉＯ2から成る絶縁層１２を
形成する。
［工程−１００］と同様にして、ガラスから成る支持体
１０上にＩＴＯから成るストライプ状のカソード電極１
１を形成する。尚、ストライプ状のカソード電極１１
は、図面の紙面左右方向に延びている。その後、全面
に、例えばＣＶＤ法にてＳｉＯ2から成る絶縁層１２を
形成する。
【０１０７】［工程−４１０］次に、孔部１４Ａを有す
るゲート電極用導電材料層１３Ａを絶縁層上に形成す
る。具体的には、例えばアルミニウムから成るゲート電
極用導電材料層１３Ａを絶縁層１２上にスパッタリング
法にて成膜した後、リソグラフィ技術に基づきゲート電
極用導電材料層１３Ａ上にマスク層を形成し、かかるマ
スク層をエッチング用マスクとしてゲート電極用導電材
料層１３Ａに孔部１４Ａを形成し、更に、絶縁層１２に
開口部１４Ｂを形成する。その後、マスク層を除去す
る。こうして、孔部１４Ａを有するシート状のゲート電
極用導電材料層１３Ａ、及び、開口部１４Ｂを形成する
ことができる（図１１の（Ａ）参照）。尚、孔部１４Ａ
及び開口部１４Ｂ（開口部１４）の形成においては、左
程高い精度は要求されず、±５μｍ程度の精度であれば
よい。従って、通常のリソグラフィ技術を用いることが
できる。
るゲート電極用導電材料層１３Ａを絶縁層上に形成す
る。具体的には、例えばアルミニウムから成るゲート電
極用導電材料層１３Ａを絶縁層１２上にスパッタリング
法にて成膜した後、リソグラフィ技術に基づきゲート電
極用導電材料層１３Ａ上にマスク層を形成し、かかるマ
スク層をエッチング用マスクとしてゲート電極用導電材
料層１３Ａに孔部１４Ａを形成し、更に、絶縁層１２に
開口部１４Ｂを形成する。その後、マスク層を除去す
る。こうして、孔部１４Ａを有するシート状のゲート電
極用導電材料層１３Ａ、及び、開口部１４Ｂを形成する
ことができる（図１１の（Ａ）参照）。尚、孔部１４Ａ
及び開口部１４Ｂ（開口部１４）の形成においては、左
程高い精度は要求されず、±５μｍ程度の精度であれば
よい。従って、通常のリソグラフィ技術を用いることが
できる。
【０１０８】［工程−４２０］その後、実施の形態１の
［工程−１２０］と同様にして、周知のスピンコーティ
ング法にて、開口部１４の底部及び側壁上を含む全面に
レジスト材料層４０を形成する（図１１の（Ｂ）参
照）。
［工程−１２０］と同様にして、周知のスピンコーティ
ング法にて、開口部１４の底部及び側壁上を含む全面に
レジスト材料層４０を形成する（図１１の（Ｂ）参
照）。
【０１０９】［工程−４３０］次に、実施の形態１の
［工程−１３０］と同様にして、露光用マスクを使用す
ること無く、レジスト材料層４０にエネルギー線（具体
的には、紫外線）を照射する。即ち、支持体１０を回転
させながら、支持体１０の法線に対して０度ではない入
射角θを以てエネルギー線（紫外線）をレジスト材料層
４０に照射する、所謂斜め露光法に基づきレジスト材料
層４０の露光を行う（図１１の（Ｃ）参照）。次いで、
レジスト材料層４０を現像することによって、開口部１
４の底部からレジスト材料層４０を選択的に除去し、以
て、開口部１４の底部にカソード電極１１を露出させる
（図１２の（Ａ）参照）。
［工程−１３０］と同様にして、露光用マスクを使用す
ること無く、レジスト材料層４０にエネルギー線（具体
的には、紫外線）を照射する。即ち、支持体１０を回転
させながら、支持体１０の法線に対して０度ではない入
射角θを以てエネルギー線（紫外線）をレジスト材料層
４０に照射する、所謂斜め露光法に基づきレジスト材料
層４０の露光を行う（図１１の（Ｃ）参照）。次いで、
レジスト材料層４０を現像することによって、開口部１
４の底部からレジスト材料層４０を選択的に除去し、以
て、開口部１４の底部にカソード電極１１を露出させる
（図１２の（Ａ）参照）。
【０１１０】［工程−４４０］その後、実施の形態１の
［工程−１４０］と同様にして、開口部１４の底部に露
出したカソード電極１１の表面に電子放出部１５を形成
する。
［工程−１４０］と同様にして、開口部１４の底部に露
出したカソード電極１１の表面に電子放出部１５を形成
する。
【０１１１】［工程−４５０］次いで、実施の形態１の
［工程−１５０］と同様にして、レジスト材料層４０を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層４０上の電子放出部形成層４１も除
去され、開口部１４の底部に露出したカソード電極１１
の表面にのみ、電子放出部形成層４１から成る電子放出
部１５が形成される（図１２の（Ｃ）参照）。
［工程−１５０］と同様にして、レジスト材料層４０を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層４０上の電子放出部形成層４１も除
去され、開口部１４の底部に露出したカソード電極１１
の表面にのみ、電子放出部形成層４１から成る電子放出
部１５が形成される（図１２の（Ｃ）参照）。
【０１１２】［工程−４６０］その後、ゲート電極用導
電材料層１３Ａをパターニングし、以て、ゲート電極１
３を形成する。具体的には、ゲート電極用導電材料層１
３Ａ上にリソグラフィ技術に基づきマスク層を形成し、
かかるマスク層をエッチング用マスクとして、ゲート電
極用導電材料層１３Ａをストライプ状にパターニングし
た後、マスク層を除去すればよい。
電材料層１３Ａをパターニングし、以て、ゲート電極１
３を形成する。具体的には、ゲート電極用導電材料層１
３Ａ上にリソグラフィ技術に基づきマスク層を形成し、
かかるマスク層をエッチング用マスクとして、ゲート電
極用導電材料層１３Ａをストライプ状にパターニングし
た後、マスク層を除去すればよい。
【０１１３】尚、［工程−４４０］において、例えば、
グラファイト粉末塗料から成る電子放出部１５をスピン
コーティング法にて形成してもよい。この場合には、
［工程−４５０］の後、電子放出部１５中の有機溶剤を
除去するために、４００゜Ｃ、３０分の熱処理を施すこ
とが好ましい。
グラファイト粉末塗料から成る電子放出部１５をスピン
コーティング法にて形成してもよい。この場合には、
［工程−４５０］の後、電子放出部１５中の有機溶剤を
除去するために、４００゜Ｃ、３０分の熱処理を施すこ
とが好ましい。
【０１１４】［工程−４７０］その後、実施の形態１の
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
【０１１５】以上に説明した製造方法を、実施の形態２
あるいは実施の形態３にて説明した製造方法に適用する
ことができる。具体的には、実施の形態２、実施の形態
３にて説明した製造方法に実施の形態４にて説明した方
法を適用する場合、［工程−２１０］、［工程−３１
０］において、［工程−４１０］と同様の工程を実行
し、［工程−２５０］、［工程−３５０］の後、［工程
−４６０］と同様の工程を実行すればよい。尚、実施の
形態４の製造方法を実施の形態３にて説明した製造方法
に適用する場合の各工程の流れを、図１の［ケース４］
のシーケンスで示す。
あるいは実施の形態３にて説明した製造方法に適用する
ことができる。具体的には、実施の形態２、実施の形態
３にて説明した製造方法に実施の形態４にて説明した方
法を適用する場合、［工程−２１０］、［工程−３１
０］において、［工程−４１０］と同様の工程を実行
し、［工程−２５０］、［工程−３５０］の後、［工程
−４６０］と同様の工程を実行すればよい。尚、実施の
形態４の製造方法を実施の形態３にて説明した製造方法
に適用する場合の各工程の流れを、図１の［ケース４］
のシーケンスで示す。
【０１１６】（実施の形態５）実施の形態５は、本発明
の第３の態様に係る製造方法に関する。以下、支持体等
の模式的な一部端面図である図１３〜図１５を参照し
て、実施の形態５の製造方法を説明する。尚、実施の形
態５においても、扁平型電界放出素子を製造する。ここ
で、電子放出部は、スパッタリング法に基づき成膜され
たタングステン（Ｗ）から構成されている。尚、実施の
形態５の製造方法の各工程の流れを、図２の［ケース
５］のシーケンスで示す。
の第３の態様に係る製造方法に関する。以下、支持体等
の模式的な一部端面図である図１３〜図１５を参照し
て、実施の形態５の製造方法を説明する。尚、実施の形
態５においても、扁平型電界放出素子を製造する。ここ
で、電子放出部は、スパッタリング法に基づき成膜され
たタングステン（Ｗ）から構成されている。尚、実施の
形態５の製造方法の各工程の流れを、図２の［ケース
５］のシーケンスで示す。
【０１１７】［工程−５００］先ず、実施の形態１の
［工程−１００］と同様にして、ガラスから成る支持体
１０上にＩＴＯから成るストライプ状のカソード電極１
１を形成する。尚、ストライプ状のカソード電極１１
は、図面の紙面左右方向に延びている。その後、全面
に、例えばＣＶＤ法にてＳｉＯ2から成る絶縁層１２を
形成する。
［工程−１００］と同様にして、ガラスから成る支持体
１０上にＩＴＯから成るストライプ状のカソード電極１
１を形成する。尚、ストライプ状のカソード電極１１
は、図面の紙面左右方向に延びている。その後、全面
に、例えばＣＶＤ法にてＳｉＯ2から成る絶縁層１２を
形成する。
【０１１８】［工程−５１０］次いで、実施の形態１の
［工程−１１０］と同様にして、ストライプ状のゲート
電極１３を絶縁層１２上に形成した後、ゲート電極１３
及び絶縁層１２に孔部及び開口部（開口部１４）を形成
し、開口部１４の底部にカソード電極１１を露出させる
（図１３の（Ａ）参照）。ストライプ状のゲート電極１
３は図面の紙面垂直方向に延びている。開口部１４の平
面形状は、例えば直径１μｍ〜３０μｍの円形である。
開口部１４を、例えば、１画素分の領域（電子放出領
域）に１個〜３０００個程度形成すればよい。
［工程−１１０］と同様にして、ストライプ状のゲート
電極１３を絶縁層１２上に形成した後、ゲート電極１３
及び絶縁層１２に孔部及び開口部（開口部１４）を形成
し、開口部１４の底部にカソード電極１１を露出させる
（図１３の（Ａ）参照）。ストライプ状のゲート電極１
３は図面の紙面垂直方向に延びている。開口部１４の平
面形状は、例えば直径１μｍ〜３０μｍの円形である。
開口部１４を、例えば、１画素分の領域（電子放出領
域）に１個〜３０００個程度形成すればよい。
【０１１９】［工程−５２０］その後、実施の形態１の
［工程−１２０］と同様にして、周知のスピンコーティ
ング法にて、開口部１４の底部及び側壁上を含む全面に
レジスト材料層４０を形成する（図１３の（Ｂ）参
照）。尚、レジスト材料層４０を、ポジ型レジスト（ク
ラリアントジャパン株式会社製ＡＺＰ４２１０）から構
成した。
［工程−１２０］と同様にして、周知のスピンコーティ
ング法にて、開口部１４の底部及び側壁上を含む全面に
レジスト材料層４０を形成する（図１３の（Ｂ）参
照）。尚、レジスト材料層４０を、ポジ型レジスト（ク
ラリアントジャパン株式会社製ＡＺＰ４２１０）から構
成した。
【０１２０】［工程−５３０］次いで、絶縁層１２及び
ゲート電極１３上のレジスト材料層４０上、及び、孔部
１４Ａ及び開口部１４Ｂの側壁上のレジスト材料層４０
上に、スパッタリング法にて厚さ約０．２μｍのクロム
（Ｃｒ）から成る遮光膜４２を形成する（図１３の
（Ｃ）参照）。具体的には、支持体１０を回転させなが
ら、支持体１０の法線に対して０度ではない入射角を以
て遮光膜４２を斜め真空蒸着法にて形成する。これによ
って、開口部１４の底部に位置するレジスト材料層４０
の部分には遮光膜４２が堆積することがない。尚、遮光
膜４２の形成においては、レジスト材料層４０が感光し
ないような雰囲気中で行い、しかも、レジスト材料層４
０の感光感度が損なわれない温度（例えば、１１０゜
Ｃ）以下で遮光膜４２の成膜を行う。
ゲート電極１３上のレジスト材料層４０上、及び、孔部
１４Ａ及び開口部１４Ｂの側壁上のレジスト材料層４０
上に、スパッタリング法にて厚さ約０．２μｍのクロム
（Ｃｒ）から成る遮光膜４２を形成する（図１３の
（Ｃ）参照）。具体的には、支持体１０を回転させなが
ら、支持体１０の法線に対して０度ではない入射角を以
て遮光膜４２を斜め真空蒸着法にて形成する。これによ
って、開口部１４の底部に位置するレジスト材料層４０
の部分には遮光膜４２が堆積することがない。尚、遮光
膜４２の形成においては、レジスト材料層４０が感光し
ないような雰囲気中で行い、しかも、レジスト材料層４
０の感光感度が損なわれない温度（例えば、１１０゜
Ｃ）以下で遮光膜４２の成膜を行う。
【０１２１】［工程−５４０］次に、露光用マスクを使
用すること無く、レジスト材料層４０にエネルギー線
（具体的には、紫外線）を照射する。ここで、レジスト
材料層４０へのエネルギー線（紫外線）の入射角を、支
持体１０の法線に平行とする（図１４の（Ａ）参照）。
これによって、開口部１４の底部に位置するレジスト材
料層４０の部分４０Ｂのみが露光される。
用すること無く、レジスト材料層４０にエネルギー線
（具体的には、紫外線）を照射する。ここで、レジスト
材料層４０へのエネルギー線（紫外線）の入射角を、支
持体１０の法線に平行とする（図１４の（Ａ）参照）。
これによって、開口部１４の底部に位置するレジスト材
料層４０の部分４０Ｂのみが露光される。
【０１２２】次いで、遮光膜４２を湿式エッチングによ
って除去し、更に、レジスト材料層４０を現像すること
によって、開口部１４の底部からレジスト材料層４０の
露光部分４０Ｂを選択的に除去し、以て、開口部１４の
底部にカソード電極１１を露出させる（図１４の（Ｂ）
参照）。クラリアントジャパン株式会社製ＡＺ３００Ｍ
ＩＦを現像液として、レジスト材料層４０の現像を行っ
た。
って除去し、更に、レジスト材料層４０を現像すること
によって、開口部１４の底部からレジスト材料層４０の
露光部分４０Ｂを選択的に除去し、以て、開口部１４の
底部にカソード電極１１を露出させる（図１４の（Ｂ）
参照）。クラリアントジャパン株式会社製ＡＺ３００Ｍ
ＩＦを現像液として、レジスト材料層４０の現像を行っ
た。
【０１２３】［工程−５５０］その後、実施の形態１の
［工程−１４０］と同様にして、開口部１４の底部に露
出したカソード電極１１の表面に電子放出部１５を形成
する。具体的には、スパッタリング法にて、全面にタン
グステン（Ｗ）から成る電子放出部形成層４１を形成す
る（図１４の（Ｃ）参照）。開口部１４の底部に露出し
たカソード電極１１の表面上、及びレジスト材料層４０
上に電子放出部形成層４１が堆積する。
［工程−１４０］と同様にして、開口部１４の底部に露
出したカソード電極１１の表面に電子放出部１５を形成
する。具体的には、スパッタリング法にて、全面にタン
グステン（Ｗ）から成る電子放出部形成層４１を形成す
る（図１４の（Ｃ）参照）。開口部１４の底部に露出し
たカソード電極１１の表面上、及びレジスト材料層４０
上に電子放出部形成層４１が堆積する。
【０１２４】［工程−５６０］次いで、実施の形態１の
［工程−１５０］と同様にして、アセトンやＮａＯＨ、
レジスト剥離液（例えば、クラリアントジャパン株式会
社製ＡＺリムーバ２００）を使用してレジスト材料層４
０を除去する、所謂リフトオフ法を実行する。これによ
って、レジスト材料層４０上の電子放出部形成層４１も
除去され、開口部１４の底部に露出したカソード電極１
１の表面にのみ、電子放出部形成層４１から成る電子放
出部１５が形成される（図１５参照）。尚、その後、絶
縁層１２を等方的にエッチングし、ゲート電極１３の開
口部端部を露出させることが好ましい。
［工程−１５０］と同様にして、アセトンやＮａＯＨ、
レジスト剥離液（例えば、クラリアントジャパン株式会
社製ＡＺリムーバ２００）を使用してレジスト材料層４
０を除去する、所謂リフトオフ法を実行する。これによ
って、レジスト材料層４０上の電子放出部形成層４１も
除去され、開口部１４の底部に露出したカソード電極１
１の表面にのみ、電子放出部形成層４１から成る電子放
出部１５が形成される（図１５参照）。尚、その後、絶
縁層１２を等方的にエッチングし、ゲート電極１３の開
口部端部を露出させることが好ましい。
【０１２５】［工程−５７０］その後、実施の形態１の
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
【０１２６】実施の形態５においては、［工程−５３
０］において斜め蒸着法にて遮光膜を形成し、露光用マ
スクを用いること無くレジスト材料層４０を露光するの
で、最終的に得られる電子放出部１５は、開口部１４の
底部の中央部に自己整合的に位置することになり、表示
装置が大型化しても、ゲート電極１３に対して位置ずれ
の無い電子放出部１５を形成することが可能となる。
０］において斜め蒸着法にて遮光膜を形成し、露光用マ
スクを用いること無くレジスト材料層４０を露光するの
で、最終的に得られる電子放出部１５は、開口部１４の
底部の中央部に自己整合的に位置することになり、表示
装置が大型化しても、ゲート電極１３に対して位置ずれ
の無い電子放出部１５を形成することが可能となる。
【０１２７】以上に説明した実施の形態５の製造方法に
対して、実施の形態２にて説明した製造方法を適用する
ことができる。
対して、実施の形態２にて説明した製造方法を適用する
ことができる。
【０１２８】また、以上に説明した実施の形態５の製造
方法に対して、実施の形態３にて説明した製造方法を適
用することができる。尚、このような製造方法の各工程
の流れを、図２の［ケース６］のシーケンスで示す。具
体的には、［工程−５００］〜［工程−５４０］を実行
した後、実施の形態３の［工程−３３０］〜［工程−３
５０］と同様の工程を実行すればよい。
方法に対して、実施の形態３にて説明した製造方法を適
用することができる。尚、このような製造方法の各工程
の流れを、図２の［ケース６］のシーケンスで示す。具
体的には、［工程−５００］〜［工程−５４０］を実行
した後、実施の形態３の［工程−３３０］〜［工程−３
５０］と同様の工程を実行すればよい。
【０１２９】（実施の形態６）実施の形態６は、実施の
形態５にて説明した製造方法の一種の変形であり、本発
明の第４の態様に係る製造方法に関する。以下、実施の
形態６の製造方法を、支持体等の模式的な一部端面図で
ある図１６〜図１８を参照して説明するが、実施の形態
６においても、実施の形態５と同様の扁平型電界放出素
子を製造する。尚、実施の形態６の製造方法の各工程の
流れを、図２の［ケース７］のシーケンスで示す。
形態５にて説明した製造方法の一種の変形であり、本発
明の第４の態様に係る製造方法に関する。以下、実施の
形態６の製造方法を、支持体等の模式的な一部端面図で
ある図１６〜図１８を参照して説明するが、実施の形態
６においても、実施の形態５と同様の扁平型電界放出素
子を製造する。尚、実施の形態６の製造方法の各工程の
流れを、図２の［ケース７］のシーケンスで示す。
【０１３０】［工程−６００］先ず、実施の形態１の
［工程−１００］と同様にして、ガラスから成る支持体
１０上にＩＴＯから成るストライプ状のカソード電極１
１を形成する。尚、ストライプ状のカソード電極１１
は、図面の紙面左右方向に延びている。その後、全面
に、例えばＣＶＤ法にてＳｉＯ2から成る絶縁層１２を
形成する。
［工程−１００］と同様にして、ガラスから成る支持体
１０上にＩＴＯから成るストライプ状のカソード電極１
１を形成する。尚、ストライプ状のカソード電極１１
は、図面の紙面左右方向に延びている。その後、全面
に、例えばＣＶＤ法にてＳｉＯ2から成る絶縁層１２を
形成する。
【０１３１】［工程−６１０］次に、実施の形態４の
［工程−４１０］と同様にして、孔部１４Ａを有するシ
ート状のゲート電極用導電材料層１３Ａを絶縁層上に形
成した後、絶縁層１２に開口部１４Ｂを形成する（図１
６の（Ａ）参照）。
［工程−４１０］と同様にして、孔部１４Ａを有するシ
ート状のゲート電極用導電材料層１３Ａを絶縁層上に形
成した後、絶縁層１２に開口部１４Ｂを形成する（図１
６の（Ａ）参照）。
【０１３２】［工程−６２０］その後、実施の形態５の
［工程−５２０］と同様にして、周知のスピンコーティ
ング法にて、開口部１４の底部及び側壁上を含む全面に
レジスト材料層４０を形成する（図１６の（Ｂ）参
照）。
［工程−５２０］と同様にして、周知のスピンコーティ
ング法にて、開口部１４の底部及び側壁上を含む全面に
レジスト材料層４０を形成する（図１６の（Ｂ）参
照）。
【０１３３】［工程−６３０］次いで、実施の形態５の
［工程−５３０］と同様にして、ゲート電極用導電材料
層１３Ａ上のレジスト材料層４０上、並びに、孔部１４
Ａ及び開口部１４Ｂの側壁上のレジスト材料層４０上
に、スパッタリング法にて厚さ約０．２μｍのクロム
（Ｃｒ）から成る遮光膜４２を形成する（図１６の
（Ｃ）参照）。具体的には、支持体１０を回転させなが
ら、支持体１０の法線に対して０度ではない入射角を以
て遮光膜４２を斜め真空蒸着法にて形成する。これによ
って、開口部１４の底部に位置するレジスト材料層４０
の部分には遮光膜４２が堆積することがない。
［工程−５３０］と同様にして、ゲート電極用導電材料
層１３Ａ上のレジスト材料層４０上、並びに、孔部１４
Ａ及び開口部１４Ｂの側壁上のレジスト材料層４０上
に、スパッタリング法にて厚さ約０．２μｍのクロム
（Ｃｒ）から成る遮光膜４２を形成する（図１６の
（Ｃ）参照）。具体的には、支持体１０を回転させなが
ら、支持体１０の法線に対して０度ではない入射角を以
て遮光膜４２を斜め真空蒸着法にて形成する。これによ
って、開口部１４の底部に位置するレジスト材料層４０
の部分には遮光膜４２が堆積することがない。
【０１３４】［工程−６４０］次に、実施の形態５の
［工程−５４０］と同様にして、露光用マスクを使用す
ること無く、レジスト材料層４０にエネルギー線（具体
的には、紫外線）を照射する。ここで、レジスト材料層
４０へのエネルギー線（紫外線）の入射角を、支持体１
０の法線に平行とする（図１７の（Ａ）参照）。これに
よって、開口部１４の底部に位置するレジスト材料層４
０の部分４０Ｂのみが露光される。次いで、遮光膜４２
を湿式エッチングによって除去し、更に、レジスト材料
層４０を現像することによって、開口部１４の底部から
レジスト材料層４０の露光部分４０Ｂを選択的に除去
し、以て、開口部１４の底部にカソード電極１１を露出
させる（図１７の（Ｂ）参照）。
［工程−５４０］と同様にして、露光用マスクを使用す
ること無く、レジスト材料層４０にエネルギー線（具体
的には、紫外線）を照射する。ここで、レジスト材料層
４０へのエネルギー線（紫外線）の入射角を、支持体１
０の法線に平行とする（図１７の（Ａ）参照）。これに
よって、開口部１４の底部に位置するレジスト材料層４
０の部分４０Ｂのみが露光される。次いで、遮光膜４２
を湿式エッチングによって除去し、更に、レジスト材料
層４０を現像することによって、開口部１４の底部から
レジスト材料層４０の露光部分４０Ｂを選択的に除去
し、以て、開口部１４の底部にカソード電極１１を露出
させる（図１７の（Ｂ）参照）。
【０１３５】［工程−６５０］その後、実施の形態１の
［工程−１４０］と同様にして、開口部１４の底部に露
出したカソード電極１１の表面に電子放出部１５を形成
する。具体的には、スパッタリング法にて、全面にタン
グステンから成る電子放出部形成層４１を形成する（図
１７の（Ｃ）参照）。開口部１４の底部に露出したカソ
ード電極１１の表面上、及びレジスト材料層４０上に電
子放出部形成層４１が堆積する。
［工程−１４０］と同様にして、開口部１４の底部に露
出したカソード電極１１の表面に電子放出部１５を形成
する。具体的には、スパッタリング法にて、全面にタン
グステンから成る電子放出部形成層４１を形成する（図
１７の（Ｃ）参照）。開口部１４の底部に露出したカソ
ード電極１１の表面上、及びレジスト材料層４０上に電
子放出部形成層４１が堆積する。
【０１３６】［工程−６６０］次いで、実施の形態５の
［工程−５６０］と同様にして、レジスト材料層４０を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層４０上の電子放出部形成層４１も除
去され、開口部１４の底部に露出したカソード電極１１
の表面にのみ、電子放出部形成層４１から成る電子放出
部１５が形成される（図１８参照）。
［工程−５６０］と同様にして、レジスト材料層４０を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層４０上の電子放出部形成層４１も除
去され、開口部１４の底部に露出したカソード電極１１
の表面にのみ、電子放出部形成層４１から成る電子放出
部１５が形成される（図１８参照）。
【０１３７】［工程−６７０］その後、実施の形態４の
［工程−４６０］と同様にして、ゲート電極用導電材料
層１３Ａをパターニングし、以て、ゲート電極１３を形
成する。具体的には、ゲート電極用導電材料層１３Ａ上
にリソグラフィ技術に基づきマスク層を形成し、かかる
マスク層をエッチング用マスクとして、ゲート電極用導
電材料層１３Ａをストライプ状にパターニングした後、
マスク層を除去すればよい。
［工程−４６０］と同様にして、ゲート電極用導電材料
層１３Ａをパターニングし、以て、ゲート電極１３を形
成する。具体的には、ゲート電極用導電材料層１３Ａ上
にリソグラフィ技術に基づきマスク層を形成し、かかる
マスク層をエッチング用マスクとして、ゲート電極用導
電材料層１３Ａをストライプ状にパターニングした後、
マスク層を除去すればよい。
【０１３８】［工程−６８０］次いで、実施の形態１の
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
【０１３９】以上に説明した製造方法に、実施の形態２
あるいは実施の形態３にて説明した製造方法を適用する
ことができる。具体的には、実施の形態２にて説明した
製造方法を実施の形態６にて説明した方法に適用する場
合、［工程−６５０］の代わりに、［工程−２３０］と
同様の工程を実行すればよい。また、実施の形態３にて
説明した製造方法を実施の形態６にて説明した方法に適
用する場合、［工程−６５０］〜［工程−６６０］の代
わりに、［工程−３３０］〜［工程−３５０］を実行す
ればよい。尚、実施の形態６の製造方法に実施の形態３
にて説明した製造方法を適用する場合の各工程の流れ
を、図２の［ケース８］のシーケンスで示す。
あるいは実施の形態３にて説明した製造方法を適用する
ことができる。具体的には、実施の形態２にて説明した
製造方法を実施の形態６にて説明した方法に適用する場
合、［工程−６５０］の代わりに、［工程−２３０］と
同様の工程を実行すればよい。また、実施の形態３にて
説明した製造方法を実施の形態６にて説明した方法に適
用する場合、［工程−６５０］〜［工程−６６０］の代
わりに、［工程−３３０］〜［工程−３５０］を実行す
ればよい。尚、実施の形態６の製造方法に実施の形態３
にて説明した製造方法を適用する場合の各工程の流れ
を、図２の［ケース８］のシーケンスで示す。
【０１４０】（実施の形態７）実施の形態７も、実施の
形態５にて説明した製造方法の一種の変形であり、本発
明の第５の態様に係る製造方法に関する。以下、実施の
形態７の製造方法を、支持体等の模式的な一部端面図で
ある図１９〜図２１を参照して説明するが、実施の形態
７においても、実施の形態５と同様の扁平型電界放出素
子を製造する。尚、実施の形態７の製造方法の各工程の
流れを、図３の［ケース９］のシーケンスで示す。
形態５にて説明した製造方法の一種の変形であり、本発
明の第５の態様に係る製造方法に関する。以下、実施の
形態７の製造方法を、支持体等の模式的な一部端面図で
ある図１９〜図２１を参照して説明するが、実施の形態
７においても、実施の形態５と同様の扁平型電界放出素
子を製造する。尚、実施の形態７の製造方法の各工程の
流れを、図３の［ケース９］のシーケンスで示す。
【０１４１】［工程−７００］先ず、実施の形態１の
［工程−１００］と同様にして、ガラスから成る支持体
１０上にＩＴＯから成るストライプ状のカソード電極１
１を形成する。尚、ストライプ状のカソード電極１１
は、図面の紙面左右方向に延びている。尚、ストライプ
状のカソード電極１１は、図面の紙面左右方向に延びて
いる。その後、全面に、例えばＣＶＤ法にてＳｉＯ2か
ら成る絶縁層１２を形成する。
［工程−１００］と同様にして、ガラスから成る支持体
１０上にＩＴＯから成るストライプ状のカソード電極１
１を形成する。尚、ストライプ状のカソード電極１１
は、図面の紙面左右方向に延びている。尚、ストライプ
状のカソード電極１１は、図面の紙面左右方向に延びて
いる。その後、全面に、例えばＣＶＤ法にてＳｉＯ2か
ら成る絶縁層１２を形成する。
【０１４２】［工程−７１０］次に、リソグラフィ技術
に基づき全面にマスク層を形成し、かかるマスク層をエ
ッチング用マスクとしてＲＩＥ法にて絶縁層１２をエッ
チングして絶縁層１２に開口部１４Ｂを形成する。その
後、マスク層を除去する。こうして、絶縁層１２に開口
部１４Ｂを形成することができる（図１９の（Ａ）参
照）。開口部１４Ｂの形成においては、左程高い精度は
要求されず、±５μｍ程度の精度であればよい。従っ
て、通常のリソグラフィ技術を用いることができる。
に基づき全面にマスク層を形成し、かかるマスク層をエ
ッチング用マスクとしてＲＩＥ法にて絶縁層１２をエッ
チングして絶縁層１２に開口部１４Ｂを形成する。その
後、マスク層を除去する。こうして、絶縁層１２に開口
部１４Ｂを形成することができる（図１９の（Ａ）参
照）。開口部１４Ｂの形成においては、左程高い精度は
要求されず、±５μｍ程度の精度であればよい。従っ
て、通常のリソグラフィ技術を用いることができる。
【０１４３】［工程−７２０］その後、実施の形態５の
［工程−５２０］と同様にして、周知のスピンコーティ
ング法にて、開口部１４Ｂの底部及び側壁上を含む全面
にレジスト材料層４０を形成する（図１９の（Ｂ）参
照）。
［工程−５２０］と同様にして、周知のスピンコーティ
ング法にて、開口部１４Ｂの底部及び側壁上を含む全面
にレジスト材料層４０を形成する（図１９の（Ｂ）参
照）。
【０１４４】［工程−７３０］次いで、実施の形態５の
［工程−５３０］と同様にして、絶縁層１２上のレジス
ト材料層４０上、及び、開口部１４Ｂ側壁上のレジスト
材料層４０上に、スパッタリング法にて厚さ約０．２μ
ｍのクロム（Ｃｒ）から成る遮光膜４２を形成する（図
１９の（Ｃ）参照）。具体的には、支持体１０を回転さ
せながら、支持体１０の法線に対して０度ではない入射
角を以て遮光膜４２を斜め真空蒸着法にて形成する。こ
れによって、開口部１４Ｂの底部に位置するレジスト材
料層４０の部分には遮光膜４２が堆積することがない。
［工程−５３０］と同様にして、絶縁層１２上のレジス
ト材料層４０上、及び、開口部１４Ｂ側壁上のレジスト
材料層４０上に、スパッタリング法にて厚さ約０．２μ
ｍのクロム（Ｃｒ）から成る遮光膜４２を形成する（図
１９の（Ｃ）参照）。具体的には、支持体１０を回転さ
せながら、支持体１０の法線に対して０度ではない入射
角を以て遮光膜４２を斜め真空蒸着法にて形成する。こ
れによって、開口部１４Ｂの底部に位置するレジスト材
料層４０の部分には遮光膜４２が堆積することがない。
【０１４５】［工程−７４０］次に、実施の形態５の
［工程−５４０］と同様にして、露光用マスクを使用す
ること無く、レジスト材料層４０にエネルギー線（具体
的には、紫外線）を照射する。ここで、レジスト材料層
４０へのエネルギー線（紫外線）の入射角を、支持体１
０の法線に平行とする（図２０の（Ａ）参照）。これに
よって、開口部１４Ｂの底部に位置するレジスト材料層
４０の部分４０Ｂのみが露光される。次いで、遮光膜４
２を湿式エッチングによって除去し、更に、レジスト材
料層４０を現像することによって、開口部１４Ｂの底部
からレジスト材料層４０の露光部分４０Ｂを選択的に除
去し、以て、開口部１４Ｂの底部にカソード電極１１を
露出させる（図２０の（Ｂ）参照）。
［工程−５４０］と同様にして、露光用マスクを使用す
ること無く、レジスト材料層４０にエネルギー線（具体
的には、紫外線）を照射する。ここで、レジスト材料層
４０へのエネルギー線（紫外線）の入射角を、支持体１
０の法線に平行とする（図２０の（Ａ）参照）。これに
よって、開口部１４Ｂの底部に位置するレジスト材料層
４０の部分４０Ｂのみが露光される。次いで、遮光膜４
２を湿式エッチングによって除去し、更に、レジスト材
料層４０を現像することによって、開口部１４Ｂの底部
からレジスト材料層４０の露光部分４０Ｂを選択的に除
去し、以て、開口部１４Ｂの底部にカソード電極１１を
露出させる（図２０の（Ｂ）参照）。
【０１４６】［工程−７５０］その後、実施の形態１の
［工程−１４０］と同様にして、開口部１４Ｂの底部に
露出したカソード電極１１の表面に電子放出部１５を形
成する。具体的には、スパッタリング法にて、全面にタ
ングステンから成る電子放出部形成層４１を形成する
（図２０の（Ｃ）参照）。開口部１４Ｂの底部に露出し
たカソード電極１１の表面上、及びレジスト材料層４０
上に電子放出部形成層４１が堆積する。
［工程−１４０］と同様にして、開口部１４Ｂの底部に
露出したカソード電極１１の表面に電子放出部１５を形
成する。具体的には、スパッタリング法にて、全面にタ
ングステンから成る電子放出部形成層４１を形成する
（図２０の（Ｃ）参照）。開口部１４Ｂの底部に露出し
たカソード電極１１の表面上、及びレジスト材料層４０
上に電子放出部形成層４１が堆積する。
【０１４７】［工程−７６０］次いで、実施の形態５の
［工程−５６０］と同様にして、レジスト材料層４０を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層４０上の電子放出部形成層４１も除
去され、開口部１４Ｂの底部に露出したカソード電極１
１の表面にのみ、電子放出部形成層４１から成る電子放
出部１５が形成される（図２１の（Ａ）参照）。
［工程−５６０］と同様にして、レジスト材料層４０を
除去する、所謂リフトオフ法を実行する。これによっ
て、レジスト材料層４０上の電子放出部形成層４１も除
去され、開口部１４Ｂの底部に露出したカソード電極１
１の表面にのみ、電子放出部形成層４１から成る電子放
出部１５が形成される（図２１の（Ａ）参照）。
【０１４８】［工程−７７０］その後、絶縁層１２上に
斜め真空蒸着法にてゲート電極用導電材料層を形成す
る。尚、開口部１４Ｂの底部にはゲート電極用導電材料
層が堆積することがない。その後、リソグラフィ技術及
びエッチング技術によってゲート電極用導電材料層をパ
ターニングすることで、絶縁層１２に設けられた開口部
１４Ｂと連通する孔部１４Ａを有するゲート電極１３を
絶縁層１２上に形成することができる（図２１の（Ｂ）
参照）。尚、ストライプ状のゲート電極１３は図面の紙
面垂直方向に延びている。
斜め真空蒸着法にてゲート電極用導電材料層を形成す
る。尚、開口部１４Ｂの底部にはゲート電極用導電材料
層が堆積することがない。その後、リソグラフィ技術及
びエッチング技術によってゲート電極用導電材料層をパ
ターニングすることで、絶縁層１２に設けられた開口部
１４Ｂと連通する孔部１４Ａを有するゲート電極１３を
絶縁層１２上に形成することができる（図２１の（Ｂ）
参照）。尚、ストライプ状のゲート電極１３は図面の紙
面垂直方向に延びている。
【０１４９】［工程−７８０］次いで、実施の形態１の
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
［工程−１６０］と同様の工程を実行することによっ
て、表示装置を完成させる。
【０１５０】以上に説明した製造方法に、実施の形態２
あるいは実施の形態３にて説明した製造方法を適用する
ことができる。具体的には、実施の形態２にて説明した
製造方法を実施の形態７にて説明した方法に適用する場
合、［工程−７５０］の代わりに、［工程−２３０］と
同様の工程を実行すればよい。また、実施の形態３にて
説明した製造方法を実施の形態７にて説明した方法に適
用する場合、［工程−７５０］〜［工程−７６０］の代
わりに、［工程−３３０］〜［工程−３５０］を実行す
ればよい。尚、実施の形態７の製造方法に実施の形態３
にて説明した製造方法を適用する場合の各工程の流れ
を、図３の［ケース１０］のシーケンスで示す。
あるいは実施の形態３にて説明した製造方法を適用する
ことができる。具体的には、実施の形態２にて説明した
製造方法を実施の形態７にて説明した方法に適用する場
合、［工程−７５０］の代わりに、［工程−２３０］と
同様の工程を実行すればよい。また、実施の形態３にて
説明した製造方法を実施の形態７にて説明した方法に適
用する場合、［工程−７５０］〜［工程−７６０］の代
わりに、［工程−３３０］〜［工程−３５０］を実行す
ればよい。尚、実施の形態７の製造方法に実施の形態３
にて説明した製造方法を適用する場合の各工程の流れ
を、図３の［ケース１０］のシーケンスで示す。
【０１５１】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明したアノードパネルやカ
ソードパネル、表示装置の構造、構成、製造方法は例示
であり、適宜変更することができる。
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明したアノードパネルやカ
ソードパネル、表示装置の構造、構成、製造方法は例示
であり、適宜変更することができる。
【０１５２】更には、電界放出素子の製造において使用
した各種材料も例示であり、適宜変更することができ
る。電界放出素子においては、専ら１つの開口部に１つ
の電子放出部が対応する形態を説明したが、電界放出素
子の構造に依っては、複数の開口部に１つの電子放出部
が対応する形態とすることもできる。
した各種材料も例示であり、適宜変更することができ
る。電界放出素子においては、専ら１つの開口部に１つ
の電子放出部が対応する形態を説明したが、電界放出素
子の構造に依っては、複数の開口部に１つの電子放出部
が対応する形態とすることもできる。
【０１５３】ゲート電極の上方に収束電極を形成する構
造とすることもできる。ここで収束電極とは、開口部か
ら放出されアノード電極へ向かう放出電子の軌道を収束
させ、以て、輝度の向上や隣接画素間の色濁りの防止を
可能とするための電極であり、アノード電極とカソード
電極との間の電位差が数キロボルトのオーダーであっ
て、カソードパネルとアノードパネルとの間の距離が比
較的長い、所謂高電圧タイプの表示装置を想定した場合
に、特に有効な部材である。収束電極には、収束電源か
ら相対的な負電圧が印加される。収束電極は、必ずしも
電界放出素子ごとに設けられている必要はなく、例え
ば、電界放出素子の所定の配列方向に沿って延在させる
ことにより、複数の電界放出素子に共通の収束効果を及
ぼすこともできる。
造とすることもできる。ここで収束電極とは、開口部か
ら放出されアノード電極へ向かう放出電子の軌道を収束
させ、以て、輝度の向上や隣接画素間の色濁りの防止を
可能とするための電極であり、アノード電極とカソード
電極との間の電位差が数キロボルトのオーダーであっ
て、カソードパネルとアノードパネルとの間の距離が比
較的長い、所謂高電圧タイプの表示装置を想定した場合
に、特に有効な部材である。収束電極には、収束電源か
ら相対的な負電圧が印加される。収束電極は、必ずしも
電界放出素子ごとに設けられている必要はなく、例え
ば、電界放出素子の所定の配列方向に沿って延在させる
ことにより、複数の電界放出素子に共通の収束効果を及
ぼすこともできる。
【０１５４】尚、収束電極を設ける場合には、図１に示
す［ケース１］、［ケース２］のシーケンス、あるい
は、図２に示す［ケース５］、［ケース６］のシーケン
スにおいて、ゲート電極用導電材料層をストライプ状に
パターニングしてゲート電極を形成した後、全面に第２
の絶縁層を形成し、第２の絶縁層上に収束電極を形成し
た後、第２の絶縁層を貫通する第２の開口部を第２の絶
縁層に形成し、更に、ストライプ状のゲート電極に第２
の開口部と連通する孔部を形成し、更に、絶縁層に孔部
と連通する開口部を形成し、次いで、レジスト材料層の
形成以降の工程を実行すればよい。
す［ケース１］、［ケース２］のシーケンス、あるい
は、図２に示す［ケース５］、［ケース６］のシーケン
スにおいて、ゲート電極用導電材料層をストライプ状に
パターニングしてゲート電極を形成した後、全面に第２
の絶縁層を形成し、第２の絶縁層上に収束電極を形成し
た後、第２の絶縁層を貫通する第２の開口部を第２の絶
縁層に形成し、更に、ストライプ状のゲート電極に第２
の開口部と連通する孔部を形成し、更に、絶縁層に孔部
と連通する開口部を形成し、次いで、レジスト材料層の
形成以降の工程を実行すればよい。
【０１５５】表示装置において、カソードパネルＣＰと
アノードパネルＡＰとを周縁部において接合する場合、
接合は接着層を用いて行ってもよいし、あるいはガラス
やセラミックス等の絶縁性剛性材料から成る枠体と接着
層とを併用して行ってもよい。枠体と接着層とを併用す
る場合には、枠体の高さを適宜選択することにより、接
着層のみを使用する場合に比べ、カソードパネルＣＰと
アノードパネルＡＰとの間の対向距離をより長く設定す
ることが可能である。尚、接着層の構成材料としては、
フリットガラスが一般的であるが、融点が１２０〜４０
０゜Ｃ程度の所謂低融点金属材料を用いてもよい。かか
る低融点金属材料としては、Ｉｎ（インジウム：融点１
５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ80Ａ
ｇ20（融点２２０〜３７０゜Ｃ）、Ｓｎ95Ｃｕ5（融点
２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐ
ｂ97.5Ａｇ2.5（融点３０４゜Ｃ）、Ｐｂ94.5Ａｇ
5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ97.5Ａｇ1.5Ｓｎ
1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；
Ｚｎ95Ａｌ5（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高
温はんだ；Ｓｎ5Ｐｂ95（融点３００〜３１４゜Ｃ）、
Ｓｎ2Ｐｂ98（融点３１６〜３２２゜Ｃ）等の錫−鉛系
標準はんだ；Ａｕ88Ｇａ12（融点３８１゜Ｃ）等のろう
材（以上の添字は全て原子％を表す）を例示することが
できる。
アノードパネルＡＰとを周縁部において接合する場合、
接合は接着層を用いて行ってもよいし、あるいはガラス
やセラミックス等の絶縁性剛性材料から成る枠体と接着
層とを併用して行ってもよい。枠体と接着層とを併用す
る場合には、枠体の高さを適宜選択することにより、接
着層のみを使用する場合に比べ、カソードパネルＣＰと
アノードパネルＡＰとの間の対向距離をより長く設定す
ることが可能である。尚、接着層の構成材料としては、
フリットガラスが一般的であるが、融点が１２０〜４０
０゜Ｃ程度の所謂低融点金属材料を用いてもよい。かか
る低融点金属材料としては、Ｉｎ（インジウム：融点１
５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ80Ａ
ｇ20（融点２２０〜３７０゜Ｃ）、Ｓｎ95Ｃｕ5（融点
２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐ
ｂ97.5Ａｇ2.5（融点３０４゜Ｃ）、Ｐｂ94.5Ａｇ
5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ97.5Ａｇ1.5Ｓｎ
1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；
Ｚｎ95Ａｌ5（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高
温はんだ；Ｓｎ5Ｐｂ95（融点３００〜３１４゜Ｃ）、
Ｓｎ2Ｐｂ98（融点３１６〜３２２゜Ｃ）等の錫−鉛系
標準はんだ；Ａｕ88Ｇａ12（融点３８１゜Ｃ）等のろう
材（以上の添字は全て原子％を表す）を例示することが
できる。
【０１５６】表示装置において、カソードパネルＣＰと
アノードパネルＡＰと枠体の三者を接合する場合、三者
を同時に接合してもよいし、あるいは、第１段階でカソ
ードパネルＣＰ又はアノードパネルＡＰのいずれか一方
と枠体とを接合し、第２段階でカソードパネルＣＰ又は
アノードパネルＡＰの他方と枠体とを接合してもよい。
三者同時接合や第２段階における接合を高真空雰囲気中
で行えば、カソードパネルＣＰとアノードパネルＡＰと
枠体と接着層とにより囲まれた空間は、接合と同時に真
空となる。あるいは、三者の接合終了後、カソードパネ
ルＣＰとアノードパネルＡＰと枠体と接着層とによって
囲まれた空間を排気し、真空とすることもできる。接合
後に排気を行う場合、接合時の雰囲気の圧力は常圧／減
圧のいずれであってもよく、また、雰囲気を構成する気
体は、大気であっても、あるいは窒素ガスや周期律表０
族に属するガス（例えばＡｒガス）を含む不活性ガスで
あってもよい。
アノードパネルＡＰと枠体の三者を接合する場合、三者
を同時に接合してもよいし、あるいは、第１段階でカソ
ードパネルＣＰ又はアノードパネルＡＰのいずれか一方
と枠体とを接合し、第２段階でカソードパネルＣＰ又は
アノードパネルＡＰの他方と枠体とを接合してもよい。
三者同時接合や第２段階における接合を高真空雰囲気中
で行えば、カソードパネルＣＰとアノードパネルＡＰと
枠体と接着層とにより囲まれた空間は、接合と同時に真
空となる。あるいは、三者の接合終了後、カソードパネ
ルＣＰとアノードパネルＡＰと枠体と接着層とによって
囲まれた空間を排気し、真空とすることもできる。接合
後に排気を行う場合、接合時の雰囲気の圧力は常圧／減
圧のいずれであってもよく、また、雰囲気を構成する気
体は、大気であっても、あるいは窒素ガスや周期律表０
族に属するガス（例えばＡｒガス）を含む不活性ガスで
あってもよい。
【０１５７】本発明の第５の態様に係る製造方法におい
ては、［工程−７７０］の代わりに、ゲート電極を、孔
部が形成された帯状あるいはシート状の金属箔から構成
し、支持体上にゲート電極支持部としての絶縁層を形成
し、金属箔がかかる絶縁層の頂面に接するように、且
つ、絶縁層に設けられた開口部の上方に孔部が位置する
ように、金属箔が張架された構成とすることもできる。
尚、この場合、金属箔に形成された複数の孔部の下方に
１つの電子放出部が形成されていてもよいし、金属箔に
形成された１つの孔部の下方に１つの電子放出部が形成
されていてもよい。
ては、［工程−７７０］の代わりに、ゲート電極を、孔
部が形成された帯状あるいはシート状の金属箔から構成
し、支持体上にゲート電極支持部としての絶縁層を形成
し、金属箔がかかる絶縁層の頂面に接するように、且
つ、絶縁層に設けられた開口部の上方に孔部が位置する
ように、金属箔が張架された構成とすることもできる。
尚、この場合、金属箔に形成された複数の孔部の下方に
１つの電子放出部が形成されていてもよいし、金属箔に
形成された１つの孔部の下方に１つの電子放出部が形成
されていてもよい。
【０１５８】表面伝導型電界放出素子と通称される電界
放出素子から電子放出領域を構成することもできる。こ
の表面伝導型電界放出素子は、例えばガラスから成る支
持体上に酸化錫（ＳｎＯ2）、金（Ａｕ）、酸化インジ
ウム（Ｉｎ2Ｏ3）／酸化錫（ＳｎＯ2）、カーボン、酸
化パラジウム（ＰｄＯ）等の導電材料から成り、微小面
積を有し、所定の間隔（ギャップ）を開けて配された一
対の電極がマトリクス状に形成されて成る。それぞれの
電極の上には炭素薄膜が形成されている。そして、一対
の電極の内の一方の電極に行方向配線が接続され、一対
の電極の内の他方の電極に列方向配線が接続された構成
を有する。一対の電極に電圧を印加することによって、
ギャップを挟んで向かい合った炭素薄膜に電界が加わ
り、炭素薄膜から電子が放出される。かかる電子をアノ
ードパネル上の蛍光体層に衝突させることによって、蛍
光体層が励起されて発光し、所望の画像を得ることがで
きる。
放出素子から電子放出領域を構成することもできる。こ
の表面伝導型電界放出素子は、例えばガラスから成る支
持体上に酸化錫（ＳｎＯ2）、金（Ａｕ）、酸化インジ
ウム（Ｉｎ2Ｏ3）／酸化錫（ＳｎＯ2）、カーボン、酸
化パラジウム（ＰｄＯ）等の導電材料から成り、微小面
積を有し、所定の間隔（ギャップ）を開けて配された一
対の電極がマトリクス状に形成されて成る。それぞれの
電極の上には炭素薄膜が形成されている。そして、一対
の電極の内の一方の電極に行方向配線が接続され、一対
の電極の内の他方の電極に列方向配線が接続された構成
を有する。一対の電極に電圧を印加することによって、
ギャップを挟んで向かい合った炭素薄膜に電界が加わ
り、炭素薄膜から電子が放出される。かかる電子をアノ
ードパネル上の蛍光体層に衝突させることによって、蛍
光体層が励起されて発光し、所望の画像を得ることがで
きる。
【０１５９】
【発明の効果】本発明においては、露光用マスクを用い
ること無くレジスト材料層を露光するので、最終的に得
られる電子放出部を、開口部の底部の中央部に自己整合
的に確実に位置させることが可能となる。その結果、電
子放出部からゲート電極開口端部までの距離の均一化を
図ることができ、表示装置内における電子放出部の電子
放出特性が均一となる。また、自己整合的に電子放出部
を形成することができるので、使用する露光用マスクの
数を低減することができ、しかも、レジスト材料層の露
光時の位置合わせ工程も減少する。更には、プロキシミ
ティ露光と比較して高精度のパターニングを行うことが
可能となる結果、電子放出部からゲート電極開口端部ま
での距離を縮小化することができ、駆動電圧の低減化、
表示回路の簡素化を図ることが可能となる。以上の結果
として、表示装置が大型化しても、表示ムラの無い、高
い品質を有し、低消費電力化された表示装置を、製造コ
ストを削減しながら実現することができる。
ること無くレジスト材料層を露光するので、最終的に得
られる電子放出部を、開口部の底部の中央部に自己整合
的に確実に位置させることが可能となる。その結果、電
子放出部からゲート電極開口端部までの距離の均一化を
図ることができ、表示装置内における電子放出部の電子
放出特性が均一となる。また、自己整合的に電子放出部
を形成することができるので、使用する露光用マスクの
数を低減することができ、しかも、レジスト材料層の露
光時の位置合わせ工程も減少する。更には、プロキシミ
ティ露光と比較して高精度のパターニングを行うことが
可能となる結果、電子放出部からゲート電極開口端部ま
での距離を縮小化することができ、駆動電圧の低減化、
表示回路の簡素化を図ることが可能となる。以上の結果
として、表示装置が大型化しても、表示ムラの無い、高
い品質を有し、低消費電力化された表示装置を、製造コ
ストを削減しながら実現することができる。
【図１】発明の実施の形態１〜発明の実施の形態４の製
造方法の各工程の流れ図である。
造方法の各工程の流れ図である。
【図２】発明の実施の形態５及び発明の実施の形態６の
製造方法の各工程の流れ図である。
製造方法の各工程の流れ図である。
【図３】発明の実施の形態７の製造方法の各工程の流れ
図である。
図である。
【図４】発明の実施の形態１の冷陰極電界電子放出素子
の製造方法を説明するための支持体等の模式的な一部端
面図である。
の製造方法を説明するための支持体等の模式的な一部端
面図である。
【図５】図４に引き続き、発明の実施の形態１の冷陰極
電界電子放出素子の製造方法を説明するための支持体等
の模式的な一部端面図である。
電界電子放出素子の製造方法を説明するための支持体等
の模式的な一部端面図である。
【図６】発明の実施の形態１における冷陰極電界電子放
出表示装置を示す模式的な一部端面図である。
出表示装置を示す模式的な一部端面図である。
【図７】アノードパネル及びカソードパネルの一部分の
模式的な斜視図である。
模式的な斜視図である。
【図８】発明の実施の形態２の冷陰極電界電子放出素子
の製造方法を説明するための支持体等の模式的な一部端
面図である。
の製造方法を説明するための支持体等の模式的な一部端
面図である。
【図９】図８に引き続き、発明の実施の形態２の冷陰極
電界電子放出素子の製造方法を説明するための支持体等
の模式的な一部端面図である。
電界電子放出素子の製造方法を説明するための支持体等
の模式的な一部端面図である。
【図１０】発明の実施の形態３の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
【図１１】発明の実施の形態４の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
【図１２】図１１に引き続き、発明の実施の形態４の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図１３】発明の実施の形態５の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
【図１４】図１３に引き続き、発明の実施の形態５の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図１５】図１４に引き続き、発明の実施の形態５の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図１６】発明の実施の形態６の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
【図１７】図１６に引き続き、発明の実施の形態６の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図１８】図１７に引き続き、発明の実施の形態６の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図１９】発明の実施の形態７の冷陰極電界電子放出素
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
子の製造方法を説明するための支持体等の模式的な一部
端面図である。
【図２０】図１９に引き続き、発明の実施の形態７の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図２１】図２０に引き続き、発明の実施の形態７の冷
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
陰極電界電子放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図２２】アノードパネルの製造方法を説明するための
基板等の模式的な一部端面図である。
基板等の模式的な一部端面図である。
【図２３】スピント型素子を備えた従来の冷陰極電界電
子放出表示装置の構成例を示す模式図である。
子放出表示装置の構成例を示す模式図である。
【図２４】従来の扁平型冷陰極電界電子放出素子の製造
方法を説明するための支持体等の模式的な一部端面図で
ある。
方法を説明するための支持体等の模式的な一部端面図で
ある。
【図２５】図２４に引き続き、従来の扁平型冷陰極電界
電子放出素子の製造方法を説明するための支持体等の模
式的な一部端面図である。
電子放出素子の製造方法を説明するための支持体等の模
式的な一部端面図である。
ＣＰ・・・カソードパネル、ＡＰ・・・アノードパネ
ル、１０・・・支持体、１１・・・カソード電極、１２
・・・絶縁層、１３・・・ゲート電極、１４・・・開口
部、１４Ａ・・・孔部、１４Ｂ・・・絶縁層に設けられ
た開口部、１５・・・電子放出部、２０・・・基板、２
１・・・ブラックマトリックス、２２・・・蛍光体層、
２３・・・アノード電極、２４・・・枠体、３０・・・
走査回路、３１・・・制御回路、３２・・・加速電源、
４０・・・レジスト材料層、４０Ａ・・・開口部の底部
の中央部に位置するレジスト材料層の部分、４０Ｂ・・
・レジスト材料層の露光部分、４１・・・電子放出部形
成層、４２・・・遮光膜、５０・・・感光性被膜、５１
・・・感光領域、５２・・・感光性被膜の残部（露光、
現像後の感光性被膜）、５３・・・マスク、５４・・・
開口、６０・・・導電性組成物層、７０・・・炭素薄膜
選択成長領域、７１・・・金属粒子、７２・・・炭素薄
膜
ル、１０・・・支持体、１１・・・カソード電極、１２
・・・絶縁層、１３・・・ゲート電極、１４・・・開口
部、１４Ａ・・・孔部、１４Ｂ・・・絶縁層に設けられ
た開口部、１５・・・電子放出部、２０・・・基板、２
１・・・ブラックマトリックス、２２・・・蛍光体層、
２３・・・アノード電極、２４・・・枠体、３０・・・
走査回路、３１・・・制御回路、３２・・・加速電源、
４０・・・レジスト材料層、４０Ａ・・・開口部の底部
の中央部に位置するレジスト材料層の部分、４０Ｂ・・
・レジスト材料層の露光部分、４１・・・電子放出部形
成層、４２・・・遮光膜、５０・・・感光性被膜、５１
・・・感光領域、５２・・・感光性被膜の残部（露光、
現像後の感光性被膜）、５３・・・マスク、５４・・・
開口、６０・・・導電性組成物層、７０・・・炭素薄膜
選択成長領域、７１・・・金属粒子、７２・・・炭素薄
膜
Claims (22)
- 【請求項１】（Ａ）支持体上にカソード電極を形成する
工程と、 （Ｂ）カソード電極及び支持体上に絶縁層を形成する工
程と、 （Ｃ）絶縁層に開口部を形成する工程と、 （Ｄ）開口部底部及び側壁上を含む全面にレジスト材料
層を形成する工程と、 （Ｅ）露光用マスクを使用すること無く、レジスト材料
層にエネルギー線を照射し、次いで、レジスト材料層を
現像することによって、開口部の底部からレジスト材料
層を選択的に除去し、以て、開口部の底部にカソード電
極を露出させる工程と、 （Ｆ）開口部の底部に露出したカソード電極上に電子放
出部を形成する工程、を具備することを特徴とする冷陰
極電界電子放出素子の製造方法。 - 【請求項２】前記工程（Ｂ）と工程（Ｃ）との間で、孔
部を有するゲート電極を絶縁層上に形成する工程を更に
具備し、 前記工程（Ｅ）においては、支持体の法線に対して０度
ではない入射角を以てエネルギー線をレジスト材料層に
照射することを特徴とする請求項１に記載の冷陰極電界
電子放出素子の製造方法。 - 【請求項３】前記入射角は、開口部底部の中央部に位置
するレジスト材料層の部分がエネルギー線によって照射
されないような入射角であることを特徴とする請求項２
に記載の冷陰極電界電子放出素子の製造方法。 - 【請求項４】前記工程（Ｆ）の後、レジスト材料層を除
去する工程を更に具備することを特徴とする請求項２に
記載の冷陰極電界電子放出素子の製造方法。 - 【請求項５】前記工程（Ｅ）と工程（Ｆ）との間で、開
口部の底部に露出したカソード電極の表面に下地層を形
成する工程と、レジスト材料層を除去する工程とを更に
具備し、 前記工程（Ｆ）においては、該下地層上に電子放出部を
形成することを特徴とする請求項２に記載の冷陰極電界
電子放出素子の製造方法。 - 【請求項６】前記工程（Ｂ）と工程（Ｃ）との間で、孔
部を有するゲート電極用導電材料層を絶縁層上に形成す
る工程、及び、 前記工程（Ｆ）の後、ゲート電極用導電材料層をパター
ニングし、以て、ゲート電極を形成する工程を更に具備
し、 前記工程（Ｅ）においては、支持体の法線に対して０度
ではない入射角を以てエネルギー線をレジスト材料層に
照射することを特徴とする請求項１に記載の冷陰極電界
電子放出素子の製造方法。 - 【請求項７】前記入射角は、開口部底部の中央部に位置
するレジスト材料層の部分がエネルギー線によって照射
されないような入射角であることを特徴とする請求項６
に記載の冷陰極電界電子放出素子の製造方法。 - 【請求項８】前記工程（Ｆ）の後であって、ゲート電極
用導電材料層をパターニングする前に、レジスト材料層
を除去する工程を更に具備することを特徴とする請求項
６に記載の冷陰極電界電子放出素子の製造方法。 - 【請求項９】前記工程（Ｅ）と工程（Ｆ）との間で、開
口部の底部に露出したカソード電極の表面に下地層を形
成する工程と、レジスト材料層を除去する工程とを更に
具備し、 前記工程（Ｆ）においては、該下地層上に電子放出部を
形成することを特徴とする請求項６に記載の冷陰極電界
電子放出素子の製造方法。 - 【請求項１０】前記工程（Ｂ）と工程（Ｃ）との間で、
孔部を有するゲート電極を絶縁層上に形成する工程、及
び、 前記工程（Ｄ）と工程（Ｅ）との間で、絶縁層及びゲー
ト電極上のレジスト材料層上、及び、開口部側壁上のレ
ジスト材料層上に、遮光膜を形成する工程を更に具備す
ることを特徴とする請求項１に記載の冷陰極電界電子放
出素子の製造方法。 - 【請求項１１】前記遮光膜を形成する工程は、支持体の
法線に対して０度ではない入射角を以て遮光膜を物理的
気相成長法にて成膜する工程から成ることを特徴とする
請求項１０に記載の冷陰極電界電子放出素子の製造方
法。 - 【請求項１２】前記工程（Ｆ）の後、レジスト材料層を
除去する工程を更に具備することを特徴とする請求項１
０に記載の冷陰極電界電子放出素子の製造方法。 - 【請求項１３】前記工程（Ｅ）と工程（Ｆ）との間で、
開口部の底部に露出したカソード電極の表面に下地層を
形成する工程と、レジスト材料層を除去する工程とを更
に具備し、 前記工程（Ｆ）においては、該下地層上に電子放出部を
形成することを特徴とする請求項１０に記載の冷陰極電
界電子放出素子の製造方法。 - 【請求項１４】前記工程（Ｂ）と工程（Ｃ）との間で、
絶縁層上に孔部を有するゲート電極用導電材料層を形成
する工程、 前記工程（Ｄ）と工程（Ｅ）との間で、ゲート電極用導
電材料層上のレジスト材料層上、及び、開口部側壁上の
レジスト材料層上に、遮光膜を形成する工程、及び、 前記工程（Ｆ）の後、ゲート電極用導電材料層をパター
ニングし、以て、ゲート電極を形成する工程を更に具備
することを特徴とする請求項１に記載の冷陰極電界電子
放出素子の製造方法。 - 【請求項１５】前記遮光膜を形成する工程は、支持体の
法線に対して０度ではない入射角を以て遮光膜を物理的
気相成長法にて成膜する工程から成ることを特徴とする
請求項１４に記載の冷陰極電界電子放出素子の製造方
法。 - 【請求項１６】前記工程（Ｆ）の後であって、ゲート電
極用導電材料層をパターニングする前に、レジスト材料
層を除去する工程を更に具備することを特徴とする請求
項１４に記載の冷陰極電界電子放出素子の製造方法。 - 【請求項１７】前記工程（Ｅ）と工程（Ｆ）との間で、
開口部の底部に露出したカソード電極の表面に下地層を
形成する工程と、レジスト材料層を除去する工程とを更
に具備し、 前記工程（Ｆ）においては、該下地層上に電子放出部を
形成することを特徴とする請求項１４に記載の冷陰極電
界電子放出素子の製造方法。 - 【請求項１８】前記工程（Ｄ）と工程（Ｅ）との間で、
絶縁層上のレジスト材料層上、及び、開口部側壁上のレ
ジスト材料層上に、遮光膜を形成する工程、及び、 前記工程（Ｆ）の後、絶縁層に設けられた開口部と連通
する孔部を有するゲート電極を絶縁層上に形成する工程
を更に具備することを特徴とする請求項１に記載の冷陰
極電界電子放出素子の製造方法。 - 【請求項１９】前記遮光膜を形成する工程は、支持体の
法線に対して０度ではない入射角を以て遮光膜を物理的
気相成長法にて成膜する工程から成ることを特徴とする
請求項１８に記載の冷陰極電界電子放出素子の製造方
法。 - 【請求項２０】前記工程（Ｆ）の後であって、絶縁層上
にゲート電極を形成する前に、レジスト材料層を除去す
る工程を更に具備することを特徴とする請求項１８に記
載の冷陰極電界電子放出素子の製造方法。 - 【請求項２１】前記工程（Ｅ）と工程（Ｆ）との間で、
開口部の底部に露出したカソード電極の表面に下地層を
形成する工程と、レジスト材料層を除去する工程とを更
に具備し、 前記工程（Ｆ）においては、該下地層上に電子放出部を
形成することを特徴とする特徴とする請求項１８に記載
の冷陰極電界電子放出素子の製造方法。 - 【請求項２２】複数の画素から構成され、 各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向したアノード電極及び蛍光
体層から構成され、 複数の冷陰極電界電子放出素子が形成されたカソードパ
ネルと、アノード電極及び蛍光体層が形成されたアノー
ドパネルとがそれらの周辺部で接合された冷陰極電界電
子放出表示装置の製造方法であって、 各冷陰極電界電子放出素子を、 （Ａ）支持体上にカソード電極を形成する工程と、 （Ｂ）カソード電極及び支持体上に絶縁層を形成する工
程と、 （Ｃ）絶縁層に開口部を形成する工程と、 （Ｄ）開口部底部及び側壁上を含む全面にレジスト材料
層を形成する工程と、 （Ｅ）露光用マスクを使用すること無く、レジスト材料
層にエネルギー線を照射し、次いで、レジスト材料層を
現像することによって、開口部の底部からレジスト材料
層を選択的に除去し、以て、開口部の底部にカソード電
極を露出させる工程と、 （Ｆ）開口部の底部に露出したカソード電極上に電子放
出部を形成する工程、を少なくとも経て製造することを
特徴とする冷陰極電界電子放出表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001001202A JP4649739B2 (ja) | 2001-01-09 | 2001-01-09 | 冷陰極電界電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001001202A JP4649739B2 (ja) | 2001-01-09 | 2001-01-09 | 冷陰極電界電子放出素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208345A true JP2002208345A (ja) | 2002-07-26 |
| JP4649739B2 JP4649739B2 (ja) | 2011-03-16 |
Family
ID=18869862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001001202A Expired - Fee Related JP4649739B2 (ja) | 2001-01-09 | 2001-01-09 | 冷陰極電界電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4649739B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207239A (ja) * | 2002-12-20 | 2004-07-22 | Samsung Sdi Co Ltd | 電界放出素子およびその製造方法 |
| JP2005340200A (ja) * | 2004-05-22 | 2005-12-08 | Samsung Sdi Co Ltd | 電界放出表示装置及びその製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000030607A (ja) * | 1998-07-14 | 2000-01-28 | Fujitsu Ltd | 表示パネルの製造方法 |
| JP2000067738A (ja) * | 1998-08-27 | 2000-03-03 | Toshiba Corp | ダイアモンド平面型電子放出素子 |
| JP2000215792A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 平面型表示装置の製造方法 |
| JP2000268705A (ja) * | 1999-03-18 | 2000-09-29 | Futaba Corp | 電子放出素子 |
| JP2000353466A (ja) * | 1999-06-09 | 2000-12-19 | Sony Corp | 電子放出素子およびその製造方法、並びに表示装置およびその製造方法 |
| JP2000353457A (ja) * | 1999-05-17 | 2000-12-19 | Alstom | 高速度で動く可動接点を有する高電圧断路器 |
| JP2001006525A (ja) * | 1999-06-18 | 2001-01-12 | Sony Corp | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 |
| JP2003520386A (ja) * | 1997-10-31 | 2003-07-02 | キャンデセント・テクノロジーズ・コーポレイション | 電子放出デバイスに適したパターン形成された抵抗体およびその製造方法 |
-
2001
- 2001-01-09 JP JP2001001202A patent/JP4649739B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520386A (ja) * | 1997-10-31 | 2003-07-02 | キャンデセント・テクノロジーズ・コーポレイション | 電子放出デバイスに適したパターン形成された抵抗体およびその製造方法 |
| JP2000030607A (ja) * | 1998-07-14 | 2000-01-28 | Fujitsu Ltd | 表示パネルの製造方法 |
| JP2000067738A (ja) * | 1998-08-27 | 2000-03-03 | Toshiba Corp | ダイアモンド平面型電子放出素子 |
| JP2000215792A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 平面型表示装置の製造方法 |
| JP2000268705A (ja) * | 1999-03-18 | 2000-09-29 | Futaba Corp | 電子放出素子 |
| JP2000353457A (ja) * | 1999-05-17 | 2000-12-19 | Alstom | 高速度で動く可動接点を有する高電圧断路器 |
| JP2000353466A (ja) * | 1999-06-09 | 2000-12-19 | Sony Corp | 電子放出素子およびその製造方法、並びに表示装置およびその製造方法 |
| JP2001006525A (ja) * | 1999-06-18 | 2001-01-12 | Sony Corp | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207239A (ja) * | 2002-12-20 | 2004-07-22 | Samsung Sdi Co Ltd | 電界放出素子およびその製造方法 |
| JP2005340200A (ja) * | 2004-05-22 | 2005-12-08 | Samsung Sdi Co Ltd | 電界放出表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4649739B2 (ja) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636154B2 (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
| US6819041B2 (en) | Luminescence crystal particle, luminescence crystal particle composition, display panel and flat-panel display | |
| US7064493B2 (en) | Cold cathode electric field electron emission display device | |
| JP4865434B2 (ja) | 熱電子放出用の電子放出体、それを備えた電子放出素子、及びそれを備えた平板ディスプレイ装置 | |
| JP2002150922A (ja) | 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
| JP2002265942A (ja) | 蛍光体粉末及びその製造方法、表示用パネル、並びに、平面型表示装置 | |
| JP2001256884A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
| JP2002208346A (ja) | 冷陰極電界電子放出素子の製造方法 | |
| JP3465705B2 (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
| JP2001185019A (ja) | 電界放出型カソード、電子放出装置、及び電子放出装置の製造方法 | |
| JP2001043790A (ja) | 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法 | |
| JP4649739B2 (ja) | 冷陰極電界電子放出素子の製造方法 | |
| JP2005166643A (ja) | 電子放出素子及びその製造方法 | |
| JP2003115257A (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
| JP2003086080A (ja) | 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置 | |
| JP3852692B2 (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに冷陰極電界電子放出表示装置 | |
| JP4273848B2 (ja) | 平面型表示装置及びその組立方法 | |
| JP3760878B2 (ja) | 陰極の製造方法 | |
| JP2002270087A (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
| JP4622145B2 (ja) | 電子放出装置の製造方法、冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
| JP2003007200A (ja) | 電子放出装置の製造方法、冷陰極電界電子放出素子の製造方法、並びに、冷陰極電界電子放出表示装置の製造方法 | |
| JP2006004643A (ja) | 冷陰極電子源およびその製造方法 | |
| JP3828397B2 (ja) | 電子放出体の製造方法、冷陰極電界電子放出素子の製造方法、並びに、冷陰極電界電子放出表示装置の製造方法 | |
| JP4543604B2 (ja) | 電子放出領域の製造方法 | |
| JP2000195448A (ja) | 平面型表示装置及び電界放出型カソ―ドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |