JP2002207782A - 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 - Google Patents
論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体Info
- Publication number
- JP2002207782A JP2002207782A JP2001003279A JP2001003279A JP2002207782A JP 2002207782 A JP2002207782 A JP 2002207782A JP 2001003279 A JP2001003279 A JP 2001003279A JP 2001003279 A JP2001003279 A JP 2001003279A JP 2002207782 A JP2002207782 A JP 2002207782A
- Authority
- JP
- Japan
- Prior art keywords
- floating
- logic
- wiring
- logical value
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】3ステートバッファにより駆動される配線に対
するフローティング・エラー結果リストの精度を向上す
ることにある。 【解決手段】ステップ6,8において、全てのイネーブ
ル入力の論理和信号が論理値1から論理値0またはXへ
変化した時刻をフローティング開始時刻として記憶し、
ステップ7,9,10,11において、全てのイネーブ
ル入力の論理和信号が論理値1へ変化したとき、フロー
ティング開始時刻からのフローティング期間を算出し、
予め設定されたチェック値より大きい場合、配線のフロ
ーティング・エラーを登録する。
するフローティング・エラー結果リストの精度を向上す
ることにある。 【解決手段】ステップ6,8において、全てのイネーブ
ル入力の論理和信号が論理値1から論理値0またはXへ
変化した時刻をフローティング開始時刻として記憶し、
ステップ7,9,10,11において、全てのイネーブ
ル入力の論理和信号が論理値1へ変化したとき、フロー
ティング開始時刻からのフローティング期間を算出し、
予め設定されたチェック値より大きい場合、配線のフロ
ーティング・エラーを登録する。
Description
【0001】
【発明の属する技術分野】本発明は論理シミュレーショ
ン方法に関し、特に、3ステートバッファにより駆動さ
れる配線のフローティング状態をチェックする論理シミ
ュレーション方法に関する。
ン方法に関し、特に、3ステートバッファにより駆動さ
れる配線のフローティング状態をチェックする論理シミ
ュレーション方法に関する。
【0002】
【従来の技術】従来、この種の論理シミュレーション方
法は、LSI開発において設計された論理回路を検証す
るため、広く用いられてきた。この論理シミュレーショ
ン方法において、一般に、記録媒体に記録された論理シ
ミュレーション用プログラムを計算機に読み込ませ実行
させることにより、論理回路の各セルの接続関係を記述
した回路接続情報により計算機上に論理回路のモデルが
構築され、シミュレーション時刻に基づきテストベクタ
を入力して4論理値0,1,X(不定)およびZ(高イ
ンピーダンス)で論理シミュレーションする処理が行わ
れる。同時に、イネーブル入力に対応して論理値Zを出
力する3ステートバッファにより駆動される配線のフロ
ーティング状態をチェックする処理が行われる。
法は、LSI開発において設計された論理回路を検証す
るため、広く用いられてきた。この論理シミュレーショ
ン方法において、一般に、記録媒体に記録された論理シ
ミュレーション用プログラムを計算機に読み込ませ実行
させることにより、論理回路の各セルの接続関係を記述
した回路接続情報により計算機上に論理回路のモデルが
構築され、シミュレーション時刻に基づきテストベクタ
を入力して4論理値0,1,X(不定)およびZ(高イ
ンピーダンス)で論理シミュレーションする処理が行わ
れる。同時に、イネーブル入力に対応して論理値Zを出
力する3ステートバッファにより駆動される配線のフロ
ーティング状態をチェックする処理が行われる。
【0003】たとえば、図7は、従来の論理シミュレー
ション方法の例を示す流れ図である。図7を参照して、
この従来の論理シミュレーション方法について説明す
る。
ション方法の例を示す流れ図である。図7を参照して、
この従来の論理シミュレーション方法について説明す
る。
【0004】まず、ステップ1において、論理回路の各
セルの接続関係を記述した回路接続情報を読み込み、ス
テップ72において、3ステートバッファにより駆動さ
れフローティング状態になりうる配線の信号を回路接続
情報から抽出し、チェック対象情報として計算機の記憶
部に登録する。また、フローティング期間をチェックす
るためのチェック値を設定し、シミュレーション時刻を
初期化するなど、設定または初期化処理が行われる。
セルの接続関係を記述した回路接続情報を読み込み、ス
テップ72において、3ステートバッファにより駆動さ
れフローティング状態になりうる配線の信号を回路接続
情報から抽出し、チェック対象情報として計算機の記憶
部に登録する。また、フローティング期間をチェックす
るためのチェック値を設定し、シミュレーション時刻を
初期化するなど、設定または初期化処理が行われる。
【0005】次に、ステップ3において、シミュレーシ
ョン時刻に基づき、テストベクタを入力し、入力信号変
化によるイベント発生に対応して、ステップ4におい
て、論理演算を行い、ステップ5において、遅延値を付
加して演算結果を出力する。
ョン時刻に基づき、テストベクタを入力し、入力信号変
化によるイベント発生に対応して、ステップ4におい
て、論理演算を行い、ステップ5において、遅延値を付
加して演算結果を出力する。
【0006】ステップ76,77において、予め抽出お
よび登録されたチェック対象情報を参照して、3ステー
トバッファにより駆動される配線の信号の変化を検出
し、論理値0または1から論理値ZまたはXへ変化した
場合、ステップ8に進み、論理値ZまたはXから論理値
0または1へ変化した場合、ステップ9に進み、これら
の変化が無い場合、ステップ12に進む。
よび登録されたチェック対象情報を参照して、3ステー
トバッファにより駆動される配線の信号の変化を検出
し、論理値0または1から論理値ZまたはXへ変化した
場合、ステップ8に進み、論理値ZまたはXから論理値
0または1へ変化した場合、ステップ9に進み、これら
の変化が無い場合、ステップ12に進む。
【0007】ステップ8において、状態変化の時刻をフ
ローティング開始時刻として登録し、ステップ9におい
て、フローティング開始時刻からのフローティング期間
を算出し、ステップ10において、予め設定されたチェ
ック値と比較し、チェック値以上または以下に対応して
ステップ11またはステップ12に進み、ステップ11
において、フローティング・エラーを登録し、ステップ
11に進む。
ローティング開始時刻として登録し、ステップ9におい
て、フローティング開始時刻からのフローティング期間
を算出し、ステップ10において、予め設定されたチェ
ック値と比較し、チェック値以上または以下に対応して
ステップ11またはステップ12に進み、ステップ11
において、フローティング・エラーを登録し、ステップ
11に進む。
【0008】ステップ12において、シミュレーション
時刻を更新しシミュレーション終了を判断し、シミュレ
ーション未終了の場合、ステップ3に戻る。
時刻を更新しシミュレーション終了を判断し、シミュレ
ーション未終了の場合、ステップ3に戻る。
【0009】この従来の論理シミュレーション方法の終
了後に、LSI開発において設計された論理回路を論理
検証するための論理シミュレーション結果リストが得ら
れ、イネーブル入力に対応して論理値Zを出力する3ス
テートバッファにより駆動される配線のフローティング
状態をチェックするためのフローティング・エラー登録
リストが得られる。これにより、たとえば特開平5−2
90121に開示されている論理シミュレーション装置
と同じく、フローティング・エラーに対応した回路接続
情報が回路設計工程で容易に判明し、LSI開発後の3
ステートバッファのフローティング・エラーに対応した
LSI開発後の貫通電流の発生を未然に防止できる。
了後に、LSI開発において設計された論理回路を論理
検証するための論理シミュレーション結果リストが得ら
れ、イネーブル入力に対応して論理値Zを出力する3ス
テートバッファにより駆動される配線のフローティング
状態をチェックするためのフローティング・エラー登録
リストが得られる。これにより、たとえば特開平5−2
90121に開示されている論理シミュレーション装置
と同じく、フローティング・エラーに対応した回路接続
情報が回路設計工程で容易に判明し、LSI開発後の3
ステートバッファのフローティング・エラーに対応した
LSI開発後の貫通電流の発生を未然に防止できる。
【0010】
【発明が解決しようとする課題】しかし、LSI開発の
現実において、従来の論理シミュレーションでパスした
回路にも拘わらず、製造したデバイスのテスト段階で貫
通電流が流れるという致命的な不良品が発生する問題が
ある。
現実において、従来の論理シミュレーションでパスした
回路にも拘わらず、製造したデバイスのテスト段階で貫
通電流が流れるという致命的な不良品が発生する問題が
ある。
【0011】これは、この従来の論理シミュレーション
では、3ステートバッファにより駆動される配線に対応
した回路接続情報の信号の論理値ZまたはXに基づき、
配線のフローティング状態を判定し、論理値Xによる多
量の疑似フローティング・エラーがフローティング・エ
ラー登録リストに含まれ、真のフローティング・エラー
を手作業でチェックするチェック工数が膨大になり、手
作業チェック時に人為的エラーが発生するためである。
では、3ステートバッファにより駆動される配線に対応
した回路接続情報の信号の論理値ZまたはXに基づき、
配線のフローティング状態を判定し、論理値Xによる多
量の疑似フローティング・エラーがフローティング・エ
ラー登録リストに含まれ、真のフローティング・エラー
を手作業でチェックするチェック工数が膨大になり、手
作業チェック時に人為的エラーが発生するためである。
【0012】このような問題は、論理回路が大規模にな
るほど、内部信号が確定するまでの時間が長くなり、論
理値Xを示す信号が多くなるため、発生する確率が高
い。
るほど、内部信号が確定するまでの時間が長くなり、論
理値Xを示す信号が多くなるため、発生する確率が高
い。
【0013】この対策として、仮に、3ステートバッフ
ァにより駆動される配線に対応した回路接続情報の信号
の論理値Zのみに基づき配線のフローティング状態を判
定すると、論理値Xに含まれる可能性のある論理値Zに
よる真のフローティング・エラーをチェックできなくな
くなる問題が新たに生じる。
ァにより駆動される配線に対応した回路接続情報の信号
の論理値Zのみに基づき配線のフローティング状態を判
定すると、論理値Xに含まれる可能性のある論理値Zに
よる真のフローティング・エラーをチェックできなくな
くなる問題が新たに生じる。
【0014】したがって、本発明の目的は、3ステート
バッファにより駆動される配線に対するフローティング
・エラー結果リストの精度を向上することにある。
バッファにより駆動される配線に対するフローティング
・エラー結果リストの精度を向上することにある。
【0015】
【課題を解決するための手段】そのため、本発明は、論
理回路の各セルの接続関係を記述した回路接続情報によ
り計算機上に前記論理回路のモデルを構築しシミュレー
ション時刻に基づきテストベクタを入力して4論理値
0,1,X(不定)およびZ(高インピーダンス)で論
理シミュレーションし、イネーブル入力に対応して論理
値Zを出力する3ステートバッファにより駆動される配
線のフローティング状態をチェックする論理シミュレー
ション方法において、前記配線を駆動する3ステートバ
ッファの全てのイネーブル入力が論理値0またはXであ
るとき前記配線がフローティング状態であるとしてチェ
ックしている。
理回路の各セルの接続関係を記述した回路接続情報によ
り計算機上に前記論理回路のモデルを構築しシミュレー
ション時刻に基づきテストベクタを入力して4論理値
0,1,X(不定)およびZ(高インピーダンス)で論
理シミュレーションし、イネーブル入力に対応して論理
値Zを出力する3ステートバッファにより駆動される配
線のフローティング状態をチェックする論理シミュレー
ション方法において、前記配線を駆動する3ステートバ
ッファの全てのイネーブル入力が論理値0またはXであ
るとき前記配線がフローティング状態であるとしてチェ
ックしている。
【0016】また、シミュレーション時刻に基づき、論
理シミュレーションを実行し、前記全てのイネーブル入
力の論理和信号が論理値1から論理値0またはXへ変化
した時刻をフローティング開始時刻として記憶し、前記
論理和信号が論理値1へ変化したとき、前記フローティ
ング開始時刻からのフローティング期間を算出し、予め
設定されたチェック値より大きい場合、前記配線のフロ
ーティング・エラーを登録している。
理シミュレーションを実行し、前記全てのイネーブル入
力の論理和信号が論理値1から論理値0またはXへ変化
した時刻をフローティング開始時刻として記憶し、前記
論理和信号が論理値1へ変化したとき、前記フローティ
ング開始時刻からのフローティング期間を算出し、予め
設定されたチェック値より大きい場合、前記配線のフロ
ーティング・エラーを登録している。
【0017】また、予め、前記配線ごとに、配線を駆動
する3ステートバッファの全てのイネーブル入力を前記
回路接続情報から抽出し、前記論理和信号を生成する回
路接続情報を追加し、前記論理和信号をチェック対象情
報として計算機の記憶部に登録している。
する3ステートバッファの全てのイネーブル入力を前記
回路接続情報から抽出し、前記論理和信号を生成する回
路接続情報を追加し、前記論理和信号をチェック対象情
報として計算機の記憶部に登録している。
【0018】
【発明の実施の形態】本発明による論理シミュレーショ
ン方法においても、従来の論理シミュレーション方法と
同じく、記録媒体に記録された論理シミュレーション用
プログラムを計算機に読み込ませ実行させることによ
り、論理回路の各セルの接続関係を記述した回路接続情
報により計算機上に論理回路のモデルが構築され、シミ
ュレーション時刻に基づきテストベクタを入力して4論
理値0,1,X(不定)およびZ(高インピーダンス)
で論理シミュレーションする処理が行われる。同時に、
イネーブル入力対応して論理値Zを出力する3ステート
バッファにより駆動される配線のフローティング状態を
チェックする処理が行われる。
ン方法においても、従来の論理シミュレーション方法と
同じく、記録媒体に記録された論理シミュレーション用
プログラムを計算機に読み込ませ実行させることによ
り、論理回路の各セルの接続関係を記述した回路接続情
報により計算機上に論理回路のモデルが構築され、シミ
ュレーション時刻に基づきテストベクタを入力して4論
理値0,1,X(不定)およびZ(高インピーダンス)
で論理シミュレーションする処理が行われる。同時に、
イネーブル入力対応して論理値Zを出力する3ステート
バッファにより駆動される配線のフローティング状態を
チェックする処理が行われる。
【0019】図1は、本発明の論理シミュレーション方
法の実施形態を示す流れ図である。図1を参照して、こ
の実施形態の論理シミュレーション方法について説明す
る。
法の実施形態を示す流れ図である。図1を参照して、こ
の実施形態の論理シミュレーション方法について説明す
る。
【0020】まず、ステップ1において、論理回路の各
セルの接続関係を記述した回路接続情報を読み込み、ス
テップ2において、3ステートバッファにより駆動され
フローティング状態になりうる配線ごとに、配線を駆動
する3ステートバッファの全てのイネーブル入力を回路
接続情報から抽出し、これらイネーブル入力の論理和信
号を生成する回路接続情報を追加し、論理和信号をチェ
ック対象情報として計算機の記憶部に登録する。また、
フローティング期間をチェックするためのチェック値を
設定し、シミュレーション時刻を初期化するなど、設定
または初期化処理が行われる。
セルの接続関係を記述した回路接続情報を読み込み、ス
テップ2において、3ステートバッファにより駆動され
フローティング状態になりうる配線ごとに、配線を駆動
する3ステートバッファの全てのイネーブル入力を回路
接続情報から抽出し、これらイネーブル入力の論理和信
号を生成する回路接続情報を追加し、論理和信号をチェ
ック対象情報として計算機の記憶部に登録する。また、
フローティング期間をチェックするためのチェック値を
設定し、シミュレーション時刻を初期化するなど、設定
または初期化処理が行われる。
【0021】次に、ステップ3において、シミュレーシ
ョン時刻に基づき、テストベクタを入力し、入力信号変
化によるイベント発生に対応して、ステップ4におい
て、論理演算を行い、ステップ5において、遅延値を付
加して演算結果を出力する。
ョン時刻に基づき、テストベクタを入力し、入力信号変
化によるイベント発生に対応して、ステップ4におい
て、論理演算を行い、ステップ5において、遅延値を付
加して演算結果を出力する。
【0022】ステップ6,7において、予め抽出および
登録されたチェック対象情報を参照して、3ステートバ
ッファにより駆動される配線ごとに、イネーブル入力の
論理和信号の変化を検出し、論理和信号が論理値1から
論理値0またはXへ変化した場合、ステップ8に進み、
論理和信号が論理値0またはXから論理値1へ変化した
場合、ステップ9に進み、これらの変化が無い場合、ス
テップ12に進む。
登録されたチェック対象情報を参照して、3ステートバ
ッファにより駆動される配線ごとに、イネーブル入力の
論理和信号の変化を検出し、論理和信号が論理値1から
論理値0またはXへ変化した場合、ステップ8に進み、
論理和信号が論理値0またはXから論理値1へ変化した
場合、ステップ9に進み、これらの変化が無い場合、ス
テップ12に進む。
【0023】ステップ8において、状態変化の時刻をフ
ローティング開始時刻として登録し、ステップ9におい
て、フローティング開始時刻からのフローティング期間
を算出し、ステップ10において、予め設定されたチェ
ック値と比較し、チェック値以上または以下に対応して
ステップ11またはステップ12に進み、ステップ11
において、フローティング・エラーを登録し、ステップ
11に進む。
ローティング開始時刻として登録し、ステップ9におい
て、フローティング開始時刻からのフローティング期間
を算出し、ステップ10において、予め設定されたチェ
ック値と比較し、チェック値以上または以下に対応して
ステップ11またはステップ12に進み、ステップ11
において、フローティング・エラーを登録し、ステップ
11に進む。
【0024】ステップ12において、シミュレーション
時刻を更新しシミュレーション終了を判断し、シミュレ
ーション未終了の場合、ステップ3に戻る。
時刻を更新しシミュレーション終了を判断し、シミュレ
ーション未終了の場合、ステップ3に戻る。
【0025】この実施形態の論理シミュレーション方法
の終了後に、従来と同じく、LSI開発において設計さ
れた論理回路を論理検証するための論理シミュレーショ
ン結果リストが得られ、イネーブル入力に対応して論理
値Zを出力する3ステートバッファにより駆動される配
線のフローティング状態をチェックするためのフローテ
ィング・エラー登録リストが得られる。
の終了後に、従来と同じく、LSI開発において設計さ
れた論理回路を論理検証するための論理シミュレーショ
ン結果リストが得られ、イネーブル入力に対応して論理
値Zを出力する3ステートバッファにより駆動される配
線のフローティング状態をチェックするためのフローテ
ィング・エラー登録リストが得られる。
【0026】上述した本実施形態の論理シミュレーショ
ン方法では、図7に示した従来の論理シミュレーション
方法と比較すると、ステップ2,6および7が異なり、
フローティング状態になりうる配線を駆動する3ステー
トバッファの全てのイネーブル入力が論理値0またはX
であるとき、配線がフローティング状態であるとしてチ
ェックする。
ン方法では、図7に示した従来の論理シミュレーション
方法と比較すると、ステップ2,6および7が異なり、
フローティング状態になりうる配線を駆動する3ステー
トバッファの全てのイネーブル入力が論理値0またはX
であるとき、配線がフローティング状態であるとしてチ
ェックする。
【0027】図2は、3ステートバッファおよび、その
真理値表を示す説明図である。次に、この3ステートバ
ッファの接続例に基づき、本実施形態の論理シミュレー
ション方法について具体的に説明する。
真理値表を示す説明図である。次に、この3ステートバ
ッファの接続例に基づき、本実施形態の論理シミュレー
ション方法について具体的に説明する。
【0028】図3は、1個の3ステートバッファを接続
した接続例1を示す回路図であり、図4は、その動作例
を示すタイミング図である。ここで、この接続例では、
3ステートバッファが1個であるので、イネーブル入力
bが論理和信号となり、3ステートバッファの出力が配
線の信号となる。
した接続例1を示す回路図であり、図4は、その動作例
を示すタイミング図である。ここで、この接続例では、
3ステートバッファが1個であるので、イネーブル入力
bが論理和信号となり、3ステートバッファの出力が配
線の信号となる。
【0029】まず、図4に示されるように、タイミング
t1で、イネーブル入力bすなわち論理和信号が論理値
1から論理値0に変化し、3ステートバッファにより駆
動される配線はフローティング状態になり、配線の信号
cは論理値Zに変化し、図1のステップ6,8と進み、
タイミングt1がフローティング開始時刻として登録さ
れる。
t1で、イネーブル入力bすなわち論理和信号が論理値
1から論理値0に変化し、3ステートバッファにより駆
動される配線はフローティング状態になり、配線の信号
cは論理値Zに変化し、図1のステップ6,8と進み、
タイミングt1がフローティング開始時刻として登録さ
れる。
【0030】次に、イネーブル入力bすなわち論理和信
号が論理値Xに変化すると、配線の信号cも論理値Zか
ら論理値Xに変化するが、図1のステップ6,7,12
と進み、配線のフローティング状態が継続する。
号が論理値Xに変化すると、配線の信号cも論理値Zか
ら論理値Xに変化するが、図1のステップ6,7,12
と進み、配線のフローティング状態が継続する。
【0031】次に、タイミングt2で、イネーブル入力
bすなわち論理和信号が論理値Xから論理値1に変化
し、配線の信号cが論理値Xから論理値1に変化し、図
1のステップ6,7,9,10と進み、フローティング
開始時刻として登録されたタイミングt1からのフロー
ティング期間が算出され、予め設定されたチェック値と
比較され、チェック値を超える場合には、ステップ11
で、フローティング・エラーが登録される。
bすなわち論理和信号が論理値Xから論理値1に変化
し、配線の信号cが論理値Xから論理値1に変化し、図
1のステップ6,7,9,10と進み、フローティング
開始時刻として登録されたタイミングt1からのフロー
ティング期間が算出され、予め設定されたチェック値と
比較され、チェック値を超える場合には、ステップ11
で、フローティング・エラーが登録される。
【0032】一方、図7に示した従来の論理シミュレー
ション方法では、配線の信号cが論理値Xである全ての
状態がフローティング状態であるとしてチェックされ、
疑似フローティング・エラーが登録される可能性があっ
た。
ション方法では、配線の信号cが論理値Xである全ての
状態がフローティング状態であるとしてチェックされ、
疑似フローティング・エラーが登録される可能性があっ
た。
【0033】また、図5は、3個の3ステートバッファ
をバス接続した接続例2を示す回路図であり、図6は、
その動作例を示すタイミング図である。
をバス接続した接続例2を示す回路図であり、図6は、
その動作例を示すタイミング図である。
【0034】まず、図6に示されるように、タイミング
t1で、イネーブル入力b1の変化により、全てのイネ
ーブル入力b1,b2,b3の論理和信号が論理値1か
ら論理値0に変化し、3ステートバッファにより駆動さ
れる配線はフローティング状態になり、配線の信号cは
論理値Zに変化し、図1のステップ6,8と進み、タイ
ミングt1がフローティング開始時刻として登録され
る。
t1で、イネーブル入力b1の変化により、全てのイネ
ーブル入力b1,b2,b3の論理和信号が論理値1か
ら論理値0に変化し、3ステートバッファにより駆動さ
れる配線はフローティング状態になり、配線の信号cは
論理値Zに変化し、図1のステップ6,8と進み、タイ
ミングt1がフローティング開始時刻として登録され
る。
【0035】次に、タイミングt2で、イネーブル入力
b3の変化により、全てのイネーブル入力b1,b2,
b3の論理和信号が論理値0から論理値1に変化し、図
1のステップ6,7,9,10と進み、フローティング
開始時刻として登録されたタイミングt1からのフロー
ティング期間が算出され、予め設定されたチェック値と
比較され、チェック値を超える場合には、ステップ11
で、フローティング・エラーが登録される。
b3の変化により、全てのイネーブル入力b1,b2,
b3の論理和信号が論理値0から論理値1に変化し、図
1のステップ6,7,9,10と進み、フローティング
開始時刻として登録されたタイミングt1からのフロー
ティング期間が算出され、予め設定されたチェック値と
比較され、チェック値を超える場合には、ステップ11
で、フローティング・エラーが登録される。
【0036】次に、タイミングt3からt4まで、入力
a3が論理値Xになり、出力cが論理値Xになるが、全
てのイネーブル入力b1,b2,b3の論理和信号が論
理値1を継続し、図1のステップ6,7,12と進み、
フローティング状態と見なされない。続くイネーブル入
力b1,b2の変化に対しても同様である。
a3が論理値Xになり、出力cが論理値Xになるが、全
てのイネーブル入力b1,b2,b3の論理和信号が論
理値1を継続し、図1のステップ6,7,12と進み、
フローティング状態と見なされない。続くイネーブル入
力b1,b2の変化に対しても同様である。
【0037】次に、タイミングt5で、イネーブル入力
b3の変化により、全てのイネーブル入力b1,b2,
b3の論理和信号が論理値1から論理値Xに変化し、配
線の信号cは論理値Xを継続するが、図1のステップ
6,8と進み、タイミングt1がフローティング開始時
刻として登録される。
b3の変化により、全てのイネーブル入力b1,b2,
b3の論理和信号が論理値1から論理値Xに変化し、配
線の信号cは論理値Xを継続するが、図1のステップ
6,8と進み、タイミングt1がフローティング開始時
刻として登録される。
【0038】次に、タイミングt6で、イネーブル入力
b3の変化により、全てのイネーブル入力b1,b2,
b3の論理和信号が論理値Xから論理値1に変化し、図
1のステップ6,7,9,10と進み、フローティング
開始時刻として登録されたタイミングt5からのフロー
ティング期間が算出され、予め設定されたチェック値と
比較され、チェック値を超える場合には、ステップ11
で、フローティング・エラーが登録される。
b3の変化により、全てのイネーブル入力b1,b2,
b3の論理和信号が論理値Xから論理値1に変化し、図
1のステップ6,7,9,10と進み、フローティング
開始時刻として登録されたタイミングt5からのフロー
ティング期間が算出され、予め設定されたチェック値と
比較され、チェック値を超える場合には、ステップ11
で、フローティング・エラーが登録される。
【0039】一方、図7に示した従来の論理シミュレー
ション方法では、配線の信号cが論理値Xである全ての
状態がフローティング状態であるとしてチェックされ、
疑似フローティング・エラーが登録される可能性があっ
た。
ション方法では、配線の信号cが論理値Xである全ての
状態がフローティング状態であるとしてチェックされ、
疑似フローティング・エラーが登録される可能性があっ
た。
【0040】
【発明の効果】以上説明したように、本発明による論理
シミュレーション方法では、フローティング状態になり
うる配線を駆動する3ステートバッファの全てのイネー
ブル入力が論理値0またはXであるとき、配線がフロー
ティング状態であるとしてチェックする。これにより、
3ステートバッファにより駆動される配線に対するフロ
ーティング・エラー結果リストに含まれる疑似フローテ
ィング・エラーが減少し、フローティング・エラー結果
リストの精度が向上する。
シミュレーション方法では、フローティング状態になり
うる配線を駆動する3ステートバッファの全てのイネー
ブル入力が論理値0またはXであるとき、配線がフロー
ティング状態であるとしてチェックする。これにより、
3ステートバッファにより駆動される配線に対するフロ
ーティング・エラー結果リストに含まれる疑似フローテ
ィング・エラーが減少し、フローティング・エラー結果
リストの精度が向上する。
【0041】また、このフローティング・エラー結果リ
ストの精度の向上により、真のフローティング・エラー
を手作業でチェックするチェック工数が削減され、チェ
ック品質も向上し、LSIの開発TATが短縮され、L
SIの開発コストが削減されるなどの効果がある。
ストの精度の向上により、真のフローティング・エラー
を手作業でチェックするチェック工数が削減され、チェ
ック品質も向上し、LSIの開発TATが短縮され、L
SIの開発コストが削減されるなどの効果がある。
【図1】本発明の論理シミュレーション方法の実施形態
を示す流れ図である。
を示す流れ図である。
【図2】3ステートバッファおよび、その真理値表を示
す説明図である。
す説明図である。
【図3】1個の3ステートバッファを接続した接続例1
を示す回路図である。
を示す回路図である。
【図4】図3の接続例1における動作例を示すタイミン
グ図である。
グ図である。
【図5】3個の3ステートバッファを接続した接続例2
を示す回路図である。
を示す回路図である。
【図6】図5の接続例2における動作例を示すタイミン
グ図である。
グ図である。
【図7】従来の論理シミュレーション方法を示す流れ図
である。
である。
1〜12,76,77 ステップ a,a1,a2,a3 入力 b,b1,b2,b3 イネーブル入力 c 配線の信号 t1〜t6 タイミング
Claims (6)
- 【請求項1】 論理回路の各セルの接続関係を記述した
回路接続情報により計算機上に前記論理回路のモデルを
構築しシミュレーション時刻に基づきテストベクタを入
力して4論理値0,1,X(不定)およびZ(高インピ
ーダンス)で論理シミュレーションし、イネーブル入力
に対応して論理値Zを出力する3ステートバッファによ
り駆動される配線のフローティング状態をチェックする
論理シミュレーション方法において、前記配線を駆動す
る3ステートバッファの全てのイネーブル入力が論理値
0またはXであるとき前記配線がフローティング状態で
あるとしてチェックすることを特徴とする論理シミュレ
ーション方法。 - 【請求項2】 シミュレーション時刻に基づき、論理シ
ミュレーションを実行し、前記全てのイネーブル入力の
論理和信号が論理値1から論理値0またはXへ変化した
時刻をフローティング開始時刻として記憶し、前記論理
和信号が論理値1へ変化したとき、前記フローティング
開始時刻からのフローティング期間を算出し、予め設定
されたチェック値より大きい場合、前記配線のフローテ
ィング・エラーを登録する、請求項1記載の論理シミュ
レーション方法。 - 【請求項3】 予め、前記配線ごとに、配線を駆動する
3ステートバッファの全てのイネーブル入力を前記回路
接続情報から抽出し、前記論理和信号を生成する回路接
続情報を追加し、前記論理和信号をチェック対象情報と
して計算機の記憶部に登録する、請求項2記載の論理シ
ミュレーション方法。 - 【請求項4】 論理回路の各セルの接続関係を記述した
回路接続情報により計算機上に前記論理回路のモデルを
構築しシミュレーション時刻に基づきテストベクタを入
力して4論理値0,1,X(不定)およびZ(高インピ
ーダンス)で論理シミュレーションする処理と、イネー
ブル入力に対応して論理値Zを出力する3ステートバッ
ファにより駆動される配線のフローティング状態をチェ
ックする処理とを計算機に実行させる、論理シミュレー
ション用プログラムを記録する記録媒体において、前記
配線を駆動する3ステートバッファの全てのイネーブル
入力が論理値0またはXであるとき前記配線がフローテ
ィング状態であるとしてチェックすることを特徴とす
る、論理シミュレーション用プログラムを記録する記録
媒体。 - 【請求項5】 シミュレーション時刻に基づき、論理シ
ミュレーションを実行し、前記全てのイネーブル入力の
論理和信号が論理値1から論理値0またはXへ変化した
時刻をフローティング開始時刻として記憶し、前記論理
和信号が論理値1へ変化したとき、前記フローティング
開始時刻からのフローティング期間を算出し、予め設定
されたチェック値より大きい場合、前記配線のフローテ
ィング・エラーを登録する、請求項4記載の、論理シミ
ュレーション用プログラムを記録する記録媒体。 - 【請求項6】 予め、前記配線ごとに、配線を駆動する
3ステートバッファの全てのイネーブル入力を前記回路
接続情報から抽出し、前記論理和信号を生成する回路接
続情報を追加し、前記論理和信号をチェック対象情報と
して計算機の記憶部に登録する、請求項5記載の、論理
シミュレーション用プログラムを記録する記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001003279A JP2002207782A (ja) | 2001-01-11 | 2001-01-11 | 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001003279A JP2002207782A (ja) | 2001-01-11 | 2001-01-11 | 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002207782A true JP2002207782A (ja) | 2002-07-26 |
Family
ID=18871638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001003279A Pending JP2002207782A (ja) | 2001-01-11 | 2001-01-11 | 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002207782A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299258A (ja) * | 2006-05-01 | 2007-11-15 | Toshiba Corp | 半導体集積回路の検証装置及び検証方法 |
-
2001
- 2001-01-11 JP JP2001003279A patent/JP2002207782A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299258A (ja) * | 2006-05-01 | 2007-11-15 | Toshiba Corp | 半導体集積回路の検証装置及び検証方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6199031B1 (en) | HDL simulation interface for testing and verifying an ASIC model | |
TW451129B (en) | Semiconductor integrated circuit evaluation system | |
JP2563663B2 (ja) | 論理設計処理装置およびタイミング調整方法 | |
US7561999B2 (en) | Verification apparatus, verification method, and program | |
JP2006244073A (ja) | 半導体設計装置 | |
JP2000082094A (ja) | 半導体集積回路設計検証システム | |
KR19990077472A (ko) | 모델검사용동작환경을자동적으로생성하는방법 | |
US20080250364A1 (en) | Method and system for verification of multi-voltage circuit design | |
JPH10283394A (ja) | 故障シミュレーション方法 | |
US11023357B1 (en) | Method and system for sequential equivalence checking | |
JP2002207782A (ja) | 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 | |
JP2755237B2 (ja) | シミュレーション装置およびその方法 | |
JP2008107872A (ja) | 半導体集積回路 | |
JP3171182B2 (ja) | 機能合成方法,機能合成装置およびその記録媒体 | |
US11030370B2 (en) | Modular event-based performance monitoring in integrated circuit development | |
US10853546B1 (en) | Method and system for sequential equivalence checking | |
US20020013688A1 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
US20230205959A1 (en) | Hybrid synchronous and asynchronous control for scan-based testing | |
JP2005182093A (ja) | 回路機能検証支援システム、回路機能検証支援方法、制御プログラムおよび可読記録媒体 | |
JP2005316595A (ja) | 回路記述間の等価性検証方法および回路記述間の等価性検証プログラム | |
JPH1152023A (ja) | Lsiの故障箇所推定方法及びlsiの故障箇所推定プログラムを記録した記録媒体 | |
JP2001155043A (ja) | 論理シミュレーションにおけるタイミングチェック方法およびタイミングチェック方法を記録した記録媒体 | |
JP2003345855A (ja) | カバレージ測定方法及びその装置 | |
JP2005227958A (ja) | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 | |
JPH11304890A (ja) | Lsiテスタのテストパタン生成方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060307 |