JP2002199716A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2002199716A JP2002199716A JP2000390507A JP2000390507A JP2002199716A JP 2002199716 A JP2002199716 A JP 2002199716A JP 2000390507 A JP2000390507 A JP 2000390507A JP 2000390507 A JP2000390507 A JP 2000390507A JP 2002199716 A JP2002199716 A JP 2002199716A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- terminal
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
て、出力電圧をほぼ一定に保つことができる技術に関す
る。 【解決手段】本発明の電源回路1は、検出巻線42に接
続された遅延コンデンサ84と、遅延トランジスタ81
とを有し、遅延トランジスタ81が導通すると、検出巻
線42と補助整流平滑回路14とを接続するように構成
されている。遅延トランジスタ81は遅延コンデンサ8
4の充電電圧が所定電圧以上になると導通するが、サー
ジ電圧が現れる期間は、充電電圧が遅延トランジスタの
VBE以上にならないように設定されており、サージ電圧
は補助整流平滑回路14には出力されない。補助整流平
滑回路14の出力電圧から検出電圧が生成されるが、検
出電圧にはサージ電圧が乗らないので、従来と異なりサ
ージ電圧の影響が及ばず、出力電圧をほぼ一定に保つこ
とができる。
Description
に、一次側と絶縁された二次側の電圧を間接的に検出す
ることで、出力電圧を一定に保つように構成された電源
回路の改善に関する。
であり、電源装置として電子装置とは独立して設置され
る他、電子装置中に組み込まれたり、プリント基板上の
一部分に他の回路と共存した状態で設けられる等、供給
すべき電力量に応じて多種多様な設置方式を選択できる
ようになっている。
ない直流バッテリーから出力される36〜72V程度の
直流電圧を降圧させ、2.5V程度の直流電圧を生成す
る電源回路であって、トランス104を有している。ト
ランス104は、一次側には一次巻線141を、二次側
には二次巻線143とゲート駆動巻線144とを有して
いる。
電流供給回路102が設けられている。この一次側電流
供給回路102は、入力端子161と、接地端子162
と、平滑回路111と、スナバ回路112と、スイッチ
トランジスタ113とを有している。
しない直流バッテリーに接続されており、両端子16
1、162の間に、36〜72V程度の直流電圧が印加
されるように構成されている。入力端子161と接地端
子162には平滑回路111が接続されており、平滑回
路111で、直流電圧が平滑化されるように構成されて
いる。
次巻線141とスイッチトランジスタ113の直列接続
回路が接続されており、平滑回路111で平滑化された
直流電圧は、一次巻線141とスイッチトランジスタ1
13の直列接続回路の両端に印加されるように構成され
ている。
ルMOSトランジスタで構成されており、そのドレイン
端子は一次巻線141の一方の端子Bに接続され、ソー
ス端子は接地端子162に接続されている。このスイッ
チトランジスタ113のゲート端子は後述する制御回路
107に接続されており、制御回路107からゲート端
子に供給される信号に応じて、スイッチトランジスタ1
13が導通又は遮断する。かかるスイッチトランジスタ
113は、導通すると、一次巻線141の接地側の端子
Bを接地電位に接続するように構成されており、その結
果、平滑回路111から一次巻線141へとスイッチン
グ電流を流すことができるようになっている。
整流平滑回路103が設けられている。この二次側整流
平滑回路103は、出力端子163と、接地端子164
と、整流トランジスタ121と、スナバ回路122と、
平滑回路123とを有している。
3及びゲート駆動巻線144とは絶縁されているが磁気
結合されており、一次巻線141にスイッチング電流が
流れると、二次巻線143及びゲート駆動巻線144に
起電力が誘起されるように構成されている。
整流トランジスタ121のゲート端子に接続され、他方
の端子Fは、整流トランジスタ121のソース端子に接
続されている。整流トランジスタ121のドレイン端子
は平滑回路123を介して出力端子163に接続されて
おり、ゲート駆動巻線144に起電力が誘起されると、
整流トランジスタ121のゲート−ソース間に電圧を印
加する。ゲート駆動巻線144に、整流トランジスタ1
21のゲート端子にソース端子よりも高い電圧が印加さ
れる向きの起電力が誘起されると、整流トランジスタ1
21が導通し、ゲート端子にソース端子よりも低い電圧
が印加される向きの起電力が誘起されると、整流トラン
ジスタ121が遮断するように構成されている。
ート駆動巻線144の端子Fと共通であって、整流トラ
ンジスタ121のソース端子に接続され、他方の端子G
は、平滑回路123を介して接地端子164に接続され
ており、二次巻線143に起電力が誘起された状態で整
流トランジスタ121が導通すると、二次巻線143の
二つの端子F、Gのうち、整流トランジスタ121のソ
ース端子に接続された側の端子Fと平滑回路123とを
接続するように構成され、その結果、二次巻線143か
ら整流トランジスタ121及び平滑回路123を介して
出力端子163へと電流が流れるようになっている。
定電圧を印加する動作について以下で説明する。予め入
力端子161と接地端子162との間には36〜72V
程度の直流電圧が印加されている。
態から、スイッチトランジスタ113が導通すると、一
次巻線141にスイッチング電流が流れ、二次巻線14
3及びゲート駆動巻線144の両端に誘導起電力が発生
する。
導通に転じたときに、二次巻線143に生じる誘導起電
力の極性は、二次巻線143の、接地端子164に接続
された側の端子Gの電位を接地電位としたときに、整流
トランジスタ121のソース端子に、接地電位よりも低
い電圧を印加する向きになる。他方、ドレイン端子の電
位はコンデンサ124の高電位側の端子と同電位だが、
コンデンサ124の低電位側の端子は接地されており、
高電位側の端子の電位は接地電位よりも高くなることは
ない。その結果、整流トランジスタ121のドレイン端
子の電位は、ソース端子よりも高くなるようになってい
る。
から導通に転ずるときに、ゲート駆動巻線144に生ず
る誘導起電力の極性は 整流トランジスタ121のゲー
ト端子にソース端子よりも低い電圧が印加される向きに
なり、整流トランジスタ121のゲート端子にはソース
端子の電位よりも低い電圧が印加されるので、整流トラ
ンジスタ121は遮断している。従って、二次巻線14
3から整流トランジスタ121を介して出力端子163
に電流は流れない。
ジスタ113が遮断状態に切り替わると、二次巻線14
3、ゲート駆動巻線144には、それぞれスイッチトラ
ンジスタ113が導通状態における起電力と逆極性の起
電力が誘起される。
ス端子の電位は、ドレイン端子の電位よりも高電位にな
るとともに、整流トランジスタ121のゲート端子の電
位はソース端子の電位よりも高電位となるので、整流ト
ランジスタ121は逆向きに導通していわゆる第三象限
動作をし、ダイオードを整流素子として用いた場合より
も小さい電圧降下で、電流を流すことができる。
に導通すると、二次巻線143から整流トランジスタ1
21を介して平滑回路123に電流が流れ込み、平滑回
路123内のコンデンサ124に充電しつつ、出力端子
163、164から負荷165へと電力が供給される。
165に出力される出力電圧を、二次側と絶縁された一
次側で間接的に検出し、出力電圧が一定電圧になるよう
にスイッチトランジスタ113の導通状態と遮断状態と
の切替え制御をするが、そのため、上述の電源回路10
1は、検出巻線142と、補助整流平滑回路114と、
制御回路107とを有している。
1及び二次巻線143と磁気結合されており、二次巻線
143に誘導起電力が生じるときには、検出巻線142
にも誘導起電力が生じ、検出巻線142の端子C、D間
に、二次巻線143に誘起された電圧に応じた大きさの
電圧が誘起されるようになっている。
は、補助整流平滑回路114が接続されている。この補
助整流平滑回路114は、抵抗117とコンデンサ11
8と、ダイオード119とを有しており、このうち抵抗
117とコンデンサ118とは直列接続されている。ダ
イオード119のアノード端子は、上述した検出巻線1
42の接地電位側端子と逆側の端子Cに接続され、カソ
ード端子は、抵抗117とコンデンサ118との直列接
続回路を介して接地電位に接続されている。抵抗117
とコンデンサ118の接続中点は、制御回路107に接
続されている。
13が導通から遮断に転じると、検出巻線142の接地
電位側端子と逆側の端子Cに生じた電圧がアノード端子
に印加され、この電圧がダイオード119と抵抗117
とを介してコンデンサ118の高電位側の端子に印加さ
れる。コンデンサ118の低電位側の端子は検出巻線1
42の接地電位側の端子Dに接続されているので、検出
巻線142の両端子C、D間に生じた電圧がコンデンサ
118の両端に印加され、この電圧でコンデンサ118
が充電され、その両端に電圧が生じる。この電圧は、抵
抗117とコンデンサ118の接続中点から制御回路1
07に出力される。
6とPWM制御回路105とを有している。このうち、
誤差電圧生成回路106は、誤差アンプ150と、抵抗
器151〜154とを有している。
流平滑回路114の抵抗117とコンデンサ118の接
続中点と、接地電位との間に直列接続され、抵抗器15
3、154の接続中点は誤差アンプ150の非反転入力
端子(+)に接続されており、補助整流平滑回路114か
ら出力された電圧が、抵抗器153、154の抵抗比で
分圧した電圧(以下で検出電圧と称する)が、誤差アンプ
150の非反転入力端子(+)に入力されるようになって
いる。
い回路から供給されている一定の基準電圧Vrefと接地
電位との間に直列接続され、抵抗器151、152の接
続中点は誤差アンプ150の反転入力端子(−)に接続さ
れており、誤差アンプ150の反転入力端子(−)には、
直列接続された抵抗器151、152の抵抗比で、一定
電圧Vrefを分圧した電圧(以下で基準電圧と称する)が
入力されるようになっている。
給される補助電源電圧Vcによって動作し、検出電圧と
基準電圧とを比較し、誤差信号を生成してPWM制御回
路105に出力している。
断から導通に転じると、検出巻線142には、接地電位
側の端子Dの電圧が、他方の端子Cよりも低くなる向き
の起電力が誘起される。その結果、ダイオード119の
カソード端子の電位は、アノード端子の電位よりも低下
し、ダイオード119が逆バイアスされるので、コンデ
ンサ118は放電することなく、充電電圧を維持する。
こうして維持された充電電圧は、スイッチトランジスタ
113が導通から遮断に転じたときと同様に、誤差電圧
生成回路106の抵抗153、154の抵抗比で分割さ
れて検出電圧が生成され、この検出電圧が誤差アンプ1
50により基準電圧と比較され、誤差信号が生成されて
PWM制御回路105に出力される。
70から供給される電源電圧によって動作し、上述した
誤差アンプ150から出力される誤差信号に基づいてス
イッチトランジスタ113のスイッチング動作の制御を
し、検出電圧が基準電圧よりも低ければ、スイッチトラ
ンジスタ113の導通時間を長くし、検出電圧が基準電
圧よりも高ければ、スイッチトランジスタ113の導通
時間を短くしている。
一次巻線141に流れる電流量が増え、一次巻線141
に蓄積されるエネルギーが増大して、二次巻線143及
び検出巻線142に伝達される。すると検出巻線142
に流れる電流量が増え、検出巻線142の端子C、D間
の電圧が上昇し、この電圧を分圧して得られる検出電圧
が上昇する。逆に導通時間を遮断時間に比して短くする
と、検出電圧は低下する。こうして検出電圧は、基準電
圧に一致するように動作している。
線142の端子C,D間の電圧が一定になる。また、検
出巻線142の端子C、D間の電圧と、二次巻線143
の端子F、G間の電圧との比は、二次巻線143と検出
巻線142との巻数比によって一定に定まっているの
で、検出電圧が基準電圧に一致した状態では、二次巻線
143の端子F、G間の電圧が一定になる。理想的な場
合には、二次巻線143の端子F、G間の電圧と、出力
電圧は等しくなるので、出力電圧も一定になる。ここで
は、2.5Vの出力電圧を得ることができるようになっ
ている。
トランジスタ121が遮断から導通に転ずる際に、検出
巻線142のC、D間の電圧に、二次側整流平滑回路1
03内の寄生容量や寄生インダクタンスが原因となるス
パイク状のサージ電圧が乗ってしまい、サージ電圧分だ
け電圧が大きくなってしまう。
電圧が、補助整流平滑回路114で整流平滑され、検出
電圧として制御回路107に出力される。その結果、検
出電圧はサージ電圧分だけ実際の電圧よりも大きくな
る。特に、負荷に流れる電流が大きい場合には、このサ
ージ電圧は大きくなる。
するように動作しているため、サージ電圧が乗って検出
電圧が必要以上に大きくなったときには、制御回路10
7は検出電圧を必要以上に小さくする方向に動作する。
従って出力電圧は必要以上に低下してしまい、一定値の
出力電圧が出力されなくなってしまうという問題が生じ
ていた。
の不都合を解決するために創作されたものであり、その
目的は、特に、一次側と絶縁された二次側の電圧を間接
的に検出することで、出力電圧を一定に保つように構成
された電源回路において、サージ電圧の影響を除去し
て、一定の出力電圧を出力することができる電源回路を
提供することにある。
に、請求項1記載の発明は、一次巻線と、前記一次巻線
に直列接続されたスイッチ素子と、前記スイッチ素子を
スイッチング動作させる制御回路と、前記一次巻線に磁
気結合され、前記スイッチ素子のスイッチング動作によ
り、前記一次巻線にスイッチング電流が流れたときに、
それぞれ電圧が誘起される検出巻線と二次巻線と、前記
二次巻線に接続され、前記二次巻線に誘起された電圧を
整流平滑し、負荷に電力を供給する二次側整流平滑回路
と、前記検出巻線に接続され、前記検出巻線に誘起され
た電圧の大きさに応じた検出電圧を生成し、前記制御回
路に出力する補助整流平滑回路とを有し、前記制御回路
は、前記スイッチ素子のスイッチング動作を制御し、前
記検出電圧の大きさを一定に維持することで、前記二次
側整流平滑回路の出力電圧を一定に維持するように構成
された電源回路において、前記補助整流平滑回路は、前
記検出巻線に誘起された電圧によって充電される遅延コ
ンデンサと、前記遅延コンデンサの充電電圧が所定値以
上になると導通する遅延トランジスタとを有し、前記検
出巻線と前記補助整流平滑回路は、前記遅延トランジス
タが遮断状態のときは切り離され、前記遅延トランジス
タが導通状態になると接続されるように構成されてい
る。請求項2記載の発明は、請求項1記載の電源回路で
あって、前記遅延コンデンサの充電経路に挿入され、前
記遅延コンデンサが充電する際に流れる電流を制限する
電流制限抵抗を有することを特徴とする。
と、遅延トランジスタを有しており、遅延トランジスタ
は、遅延コンデンサの充電電圧が所定値以上になると導
通し、導通したときに検出巻線と補助整流平滑回路とを
接続するように構成されている。
は遅延コンデンサの充電電圧が所定値以上になるまでは
導通しないので、サージ電圧が生じている期間中は、遅
延トランジスタが導通しないようにすることで、検出巻
線の端子間に生じた電圧が、補助整流平滑回路に出力さ
れないようにすることができる。このため、サージ電圧
が生じている期間中は、検出巻線の端子間に生じた電圧
が、整流平滑回路に出力されないので、補助整流平滑回
路から出力される検出電圧には、サージ電圧が乗らない
ことになる。従って、サージ電圧が検出電圧に乗ること
により、出力電圧をほぼ一定値に保つことができなかっ
た従来と異なり、出力電圧をほぼ一定値に保つことがで
きる。
充電経路に、電流制限抵抗を挿入するように構成しても
よい。このように構成すると、遅延トランジスタが導通
するまでの時間は、遅延コンデンサの容量と、電流制限
抵抗の抵抗値とで定まるので、電流制限抵抗の抵抗値を
予め適当な値に設定しておくことにより、サージ電圧が
検出電圧に乗らないようにすることができる。
施形態について説明する。図1の符号1は、本発明の実
施形態に係る電源回路である。この電源回路1は、図示
しない直流バッテリーから出力される36〜72V程度
の直流電圧を降圧させて、2.5Vの直流電圧を生成さ
せる電源回路であって、トランス4を有している。トラ
ンス4は、一次側には一次巻線41を、二次側には二次
巻線43とゲート駆動巻線44とを、それぞれ有してい
る。
供給回路2が設けられている。この一次側電流供給回路
2は、入力端子61と、接地端子62と、平滑回路11
と、スナバ回路12と、スイッチトランジスタ13とを
有している。
は、図示しない直流バッテリーに接続されており、両端
子61、62の間に、直流電圧が印加されるように構成
されている。入力端子61と接地端子62には平滑回路
11が接続されており、平滑回路11で、直流電圧が平
滑化されるように構成されている。
チトランジスタ13の直列接続回路が接続されており、
平滑回路11で平滑化された直流電圧は、一次巻線41
とスイッチトランジスタ13の直列接続回路の両端に印
加されるように構成されている。
イッチ素子の一例であって、nチャネルMOSトランジ
スタで構成されており、そのドレイン端子は一次巻線4
1の一方の端子bに接続され、ソース端子は接地端子6
2に接続されている。このスイッチトランジスタ13の
ゲート端子は後述する制御回路7に接続されており、制
御回路7からゲート端子に供給される信号に応じて、ス
イッチトランジスタ13がスイッチング動作するように
構成されている。スイッチトランジスタ13は導通する
と、一次巻線41の接地側の端子bを接地電位に接続す
るように構成されており、その結果、平滑回路11から
一次巻線41へとスイッチング電流を流すようになって
いる。
平滑回路3が設けられている。二次側整流平滑回路3
は、出力端子63と、接地端子64と、整流トランジス
タ21と、スナバ回路22と、平滑回路23とを有して
いる。
びゲート駆動巻線44とは絶縁されているが、磁気結合
されており、一次巻線41にスイッチング電流が流れる
と、二次巻線43及びゲート駆動巻線44に起電力が誘
起される。
流トランジスタ21のゲート端子に接続され、他方の端
子fは、整流トランジスタ21のソース端子に接続され
ている。整流トランジスタ21のドレイン端子は平滑回
路23を介して出力端子63に接続されており、ゲート
駆動巻線44に起電力が誘起されると、整流トランジス
タ21のゲート−ソース間に電圧を印加する。整流トラ
ンジスタ21はnチャネルMOSトランジスタで構成さ
れており、ゲート駆動巻線44に、整流トランジスタ2
1のゲート端子にソース端子よりも高い電圧が印加され
る向きの起電力が誘起されると、整流トランジスタ21
が導通し、ゲート端子にソース端子よりも低い電圧が印
加される向きの起電力が誘起されると、整流トランジス
タ21が遮断するように構成されている。
ト駆動巻線44の端子fと共通であって、整流トランジ
スタ21のソース端子に接続され、他方の端子gは、平
滑回路23を介して接地端子64に接続されており、二
次巻線43に起電力が誘起された状態で整流トランジス
タ21が導通すると、二次巻線43の二つの端子f、g
のうち、整流トランジスタ21のソース端子に接続され
た側の端子fと平滑回路23とを接続するように構成さ
れ、その結果、二次巻線43から整流トランジスタ21
及び平滑回路23を介して出力端子63へと電流が流れ
るようになっている。
を印加する動作について以下で説明する。予め入力端子
61と接地端子62との間には、直流バッテリーから3
6〜72V程度の直流電圧が印加されている。
から、スイッチトランジスタ13が導通すると、一次巻
線41にスイッチング電流が流れ、二次巻線43及びゲ
ート駆動巻線44の両端に誘導起電力が発生する。
に転じたときに、二次巻線43に生じる誘導起電力の極
性は、二次巻線43の、接地端子64に接続された側の
端子gの電位を接地電位としたときに、整流トランジス
タ21のソース端子に、接地電位よりも低い電圧を印加
する向きになる。他方、ドレイン端子の電位は、コンデ
ンサ24の高電位側の端子と同電位だが、コンデンサ2
4の低電位側の端子は接地されており、高電位側の端子
の電位は接地電位よりも高くなることはない。その結
果、整流トランジスタ21のドレイン端子の電位は、ソ
ース端子よりも高くなるようになっている。また、スイ
ッチトランジスタ13が遮断状態から導通状態に転ずる
ときに、ゲート駆動巻線44に生じる誘導起電力の極性
は、整流トランジスタ21のゲート端子に、ソース端子
の電位よりも低い電圧を印加する向きになり、整流トラ
ンジスタ21のゲート端子にはソース端子よりも低い電
圧が印加されるので、整流トランジスタ21は遮断して
いる。従って、二次巻線43から整流トランジスタ21
を介して出力端子63に電流は流れない。
ジスタ13が遮断状態に切り替わると、二次巻線43、
ゲート駆動巻線44には、スイッチトランジスタ13
が、遮断状態から導通状態に切り替わる際に生じる起電
力と逆極性の起電力がそれぞれ誘起される。
端子の電位は、ドレイン端子の電位よりも高電位になる
とともに、整流トランジスタ21のゲート端子の電位は
ソース端子の電位よりも高電位となるので、整流トラン
ジスタ21は逆向きに導通していわゆる第三象限動作を
し、ダイオードを整流素子として用いた場合よりも小さ
い電圧降下で、電流を流すことができる。
導通すると、二次巻線43の、整流トランジスタ21の
ソース端子に接続された側の端子fと平滑回路23とが
接続され、その結果、二次巻線43から整流トランジス
タ21を介して平滑回路23に電流が流れ込み、平滑回
路23内のコンデンサ24に充電しつつ、出力端子63
及び接地端子64から負荷65へと電力が供給される。
に出力される出力電圧を、二次側と絶縁された一次側で
間接的に検出し、出力電圧が一定電圧になるようにスイ
ッチトランジスタ13の導通状態と遮断状態との切替え
制御をするが、そのため、上述の電源回路1は、検出巻
線42と、補助整流平滑回路14と、制御回路7とサー
ジマスク回路80とを有している。
び二次巻線43と磁気結合されており、二次巻線43に
誘導起電力が生じるときには、検出巻線42にも誘導起
電力が生じ、検出巻線42の端子c、d間に、二次巻線
43に誘起された電圧に応じた大きさの電圧が誘起され
るようになっている。
サージマスク回路80が接続されている。サージマスク
回路80は、PNP型トランジスタからなる遅延トラン
ジスタ81と、電流制限抵抗82と、抵抗83と、遅延
コンデンサ84とを有している。遅延コンデンサ84
は、電流制限抵抗82と直列接続され、その直列接続回
路の両端が検出巻線42の端子c、dにそれぞれ接続さ
れている。
ース端子との間には、遅延コンデンサ84が接続されて
おり、遅延コンデンサ84と並列に、リーク電流による
誤動作防止用の抵抗83が接続されている。遅延トラン
ジスタ81のコレクタ端子は、後述する補助整流平滑回
路14に接続されており、遅延トランジスタ81は、遅
延コンデンサ84の充電電圧で、導通又は遮断して、補
助整流平滑回路14と検出巻線42とを接続することが
できるように構成されている。
が導通から遮断に転ずると、検出巻線42には、その二
つの端子c、dのうち、遅延トランジスタ81のエミッ
タ端子に接続された側の端子c(以下で、エミッタ側の
端子cと称する。)の電圧が、接地電位側の端子dの電
圧よりも低くなる向きの起電力が生じる。
子cの電圧が、接地電位側の端子dの電圧よりも高くな
ると、遅延コンデンサ84と電流制限抵抗82との直列
接続回路に検出巻線42から電流が供給され、遅延コン
デンサ84は、遅延コンデンサ84の低電位側の端子の
電圧が高電位側の端子よりも低くなる向き、すなわち遅
延トランジスタ81のエミッタ端子に、ベース端子より
も高電圧が印加される向きに充電される。
が直列接続されているので、遅延コンデンサ84の両端
の電圧は、充電の進行に従って徐々に上昇する。スイッ
チトランジスタ13が導通状態にあるときは遅延トラン
ジスタ81は遮断しているが、スイッチトランジスタ1
3が導通から遮断に転じ、遅延コンデンサ84の充電開
始後、遅延コンデンサ84の両端子間の充電電圧が、V
BE(遅延トランジスタ81のベース−エミッタ間の順方
向導通電圧)以上に上昇すると、遅延トランジスタ81
は導通する。VBEに達するまでの時間は、検出巻線42
に生じる電圧の大きさと、電流制限抵抗82の抵抗値と
遅延コンデンサ84の容量とにより規定される。
3がスイッチング動作すると、そのスイッチング動作に
応じて検出巻線42の両端に交流電圧が生じ、遅延コン
デンサ84はその交流電圧により充放電される。
に転じる直前には、遅延コンデンサ84は、低電位側の
端子が高電位側の端子よりも高電位になる向きに充電さ
れているが、スイッチトランジスタ13が導通から遮断
に転じると、遅延コンデンサ84は逆向きに充電されて
低電位側の端子が高電位側の端子よりも低電位になる。
定であるから、遅延コンデンサ84の充電電流は、電流
制限抵抗82の抵抗値と遅延コンデンサ84の容量とで
決まる。
電されてその両端子間の電圧がVBEに達するまでの時間
は、抵抗値や容量の設定値を変更することで調整するこ
とができる。
通から遮断に転じる時には、検出巻線42の両端子間に
は、二次側整流平滑回路3内の寄生容量や寄生インダク
タンスが原因となるスパイク状のサージ電圧が現れる
が、本発明では、電流制限抵抗82の抵抗値と遅延コン
デンサ84の容量とを予め適当な値に設定されており、
遅延コンデンサ84の両端子間の電圧がVBEに達するま
での時間が調整されている。すなわち、定常状態でサー
ジ電圧が現れる期間中には、遅延コンデンサ84の両端
子間の電圧がVBEに達しないようにしている。従って、
サージ電圧が現れる期間は、遅延トランジスタ81は導
通しない。
検出巻線42の両端子間の電圧は、補助整流平滑回路1
4に出力されないので、補助整流平滑回路14には、サ
ージ電圧は伝達されないことになる。
コンデンサ18と、ダイオード19とを有している。上
述した遅延トランジスタ81のコレクタ端子はダイオー
ド19のアノード端子に接続されて、カソード端子は、
平滑回路を構成し、直列接続された抵抗17及びコンデ
ンサ18を介して接地電位に接続されている。抵抗17
とコンデンサ18の接続中点は、制御回路7に接続され
ている。
じ、遅延トランジスタ81のコレクタ端子がダイオード
19のアノード端子に接続されると、検出巻線42の両
端子c、d間に生じた電圧がアノード端子に印加され、
この電圧がダイオード19と抵抗17とを介してコンデ
ンサ18の高電位側の端子に印加される。コンデンサ1
8の低電位側の端子は検出巻線42の接地電位側の端子
dに接続されているので、検出巻線42の両端子c、d
間に生じた電圧がコンデンサ18の両端に印加され、こ
の電圧でコンデンサ18が充電され、その両端に電圧が
生じる。この電圧は、抵抗17とコンデンサ18の接続
中点から制御回路7に出力される。上述したように、補
助整流平滑回路14には、サージ電圧は伝達されないの
で、補助整流平滑回路14から出力される直流電圧にも
サージ電圧の影響はない。
M制御回路5とを有している。このうち、誤差電圧生成
回路6は、誤差アンプ50と、抵抗器51〜54とを有
している。
滑回路14の抵抗17とコンデンサ18の接続中点と、
接地電位との間に直列接続され、抵抗器53、54の接
続中点は誤差アンプ50の非反転入力端子(+)に接続さ
れており、補助整流平滑回路14から出力された電圧
が、抵抗器53、54の抵抗比で分圧した電圧(以下で
検出電圧と称する)が、誤差アンプ50の非反転入力端
子(+)に入力されるようになっている。上述したよう
に、補助整流平滑回路14から出力される電圧にはサー
ジ電圧の影響はないので、検出電圧にもサージ電圧の影
響はない。
路から供給されている一定の基準電圧Vrefと接地電位
との間に直列接続され、抵抗器51、52の接続中点は
誤差アンプ50の反転入力端子(−)に接続されており、
誤差アンプ50の反転入力端子(−)には、直列接続され
た抵抗器51、52の抵抗比で、一定電圧Vrefを分圧
した電圧(以下で基準電圧と称する)が入力されるように
なっている。
される補助電源電圧Vcによって動作し、検出電圧と基
準電圧とを比較し、誤差信号を生成してPWM制御回路
5に出力している。
に転じたときには、検出巻線42には、エミッタ側の端
子cの電圧が、接地電位側の端子dの電圧よりも低くな
る向きの起電力が生じる。
地電位側の端子dの電圧よりも低電位になると、サージ
マスク回路80内の遅延コンデンサ84は、低電位側の
端子の電圧が高電位側の端子よりも高くなる向きに充電
される。コンデンサ84の高電位側の端子は、遅延トラ
ンジスタ81のエミッタ端子に接続されているので、遅
延トランジスタ81のエミッタ端子には、ベース端子よ
りも低い電圧が印加され、その結果、遅延トランジスタ
81は導通から遮断に転じる。
検出巻線42に生じた電圧は、補助整流平滑回路14の
ダイオード19のアノード端子には印加されなくなり、
他方カソード端子には、コンデンサ18の両端子間の電
圧によりアノード端子よりも高い電圧が印加されるので
ダイオード19は逆バイアスされ、コンデンサ18は放
電することなく、充電電圧を維持する。こうして維持さ
れた充電電圧は、誤差電圧生成回路6の抵抗53、54
の抵抗比で分割されて検出電圧が生成され、この検出電
圧が誤差アンプ50により基準電圧と比較され、誤差信
号が生成されてPWM制御回路5に出力される。
50から出力される誤差信号に基づいてスイッチトラン
ジスタ13のスイッチング動作の制御をし、検出電圧が
基準電圧よりも低ければ、スイッチトランジスタ13の
導通時間が長くなるようにし、検出電圧が基準電圧より
も高ければ、スイッチトランジスタ13の導通時間が短
くなるようにしている。
一次巻線41に流れる電流量が増え、一次巻線41に蓄
積されるエネルギーが増大して、二次巻線43及び検出
巻線42に伝達される。すると検出巻線42に流れる電
流量が増え、検出巻線42の端子c、d間の電圧が上昇
し、この電圧を分圧して得られる検出電圧が上昇する。
逆に導通時間を遮断時間に比して短くすると、検出電圧
は低下する。こうして検出電圧は、基準電圧に一致する
ように動作している。
線42の端子c,d間の電圧が一定になる。また、検出
巻線42の端子c、d間の電圧と、二次巻線43の端子
f、g間の電圧との比は、二次巻線43と検出巻線42
との巻数比によって一定に定まっているので、検出電圧
が基準電圧に一致した状態では、二次巻線43の端子
f、g間の電圧が一定になる。理想的な場合には、二次
巻線43の端子f、g間の電圧と、出力電圧は等しくな
るので、出力電圧も一定になる。ここでは、2.5Vで
一定な出力電圧を得ることができるようになっている。
ージ電圧が乗ってしまっており、サージ電圧の影響で出
力電圧が低下してしまい、特に負荷165に流れる電流
が大きい場合にはサージ電圧が大きくなるので、サージ
電圧による出力電圧の低下は顕著になってしまってい
た。
では、検出巻線42の両端子c、dと補助整流平滑回路
14との間には、上述したように遅延トランジスタ81
を備えたサージマスク回路80が挿入されており、サー
ジ電圧が補助整流平滑回路14には伝達されないように
構成されている。このため、検出電圧にはサージ電圧の
影響は全くない。
ようにサージ電圧の影響のない検出電圧を基準電圧と比
較して誤差信号を生成し、この誤差信号に従ってPWM
制御回路5が、スイッチトランジスタ13の導通/遮断
を制御するので、サージ電圧が検出電圧に乗ることによ
り出力電圧が必要以上に低下し、一定値に保つことがで
きなかった従来と異なり、出力電圧をほぼ一定値に保つ
ことができる。
確認すべく、従来の電源回路と、本実施形態の電源回路
について、それぞれの補助整流平滑回路114、14に
入力される電圧の時間変化を比較した。
路114、14に入力される電圧の時間変化を示す。図
2(a)の曲線(A)は、従来の補助整流平滑回路114に
入力される電圧の時間変化を示しており、曲線(B)は、
本実施形態の補助整流平滑回路14に入力される電圧の
時間変化を示している。また、曲線(C)は、それぞれの
一次巻線に流れる電流の時間変化を示している。
はサージ電圧が乗っているが、そのサージ電圧はそれほ
ど大きくはない。このため、この電圧が整流平滑されて
生成される検出電圧に乗るサージ電圧も小さく、サージ
電圧が乗る影響による出力電圧の低下は小さい。これに
対し、曲線(B)の立ち上がり部分921、922にはほと
んどサージ電圧は乗っていない。上述したように本実施
形態では、サージ電圧が現れる期間(図2(a)の符号T
11、T12)には、遅延トランジスタ81が遮断してお
り、補助整流平滑回路14には電圧は入力されないから
である。
ジ電圧もまた大きくなる。図2(b)に、全負荷状態で補
助整流平滑回路114、14に入力される電圧の時間変
化を示す。図2(b)の曲線(D)は、従来の補助整流平滑
回路114に入力される電圧の時間変化を示しており、
曲線(E)は、本実施形態の補助整流平滑回路14に入力
される電圧の時間変化を示している。また、曲線(F)
は、それぞれの一次巻線に流れる電流の時間変化を示し
ている。
931、932には、大きなサージ電圧が乗っている。従
来回路では、このように大きなサージ電圧が乗ると、検
出電圧にサージ電圧が与える影響が大きくなり、その結
果、出力電圧を一定値に保つことができなくなってしま
っていた。
は、無負荷状態と同様に、サージ電圧が現れる期間(図
2(b)の符号T21、T22)には、遅延トランジスタ81
は導通せず、その結果曲線(E)の立ち上がり部分9
51、952にはほとんどサージ電圧は乗っていない。
路1では、無負荷状態でも全負荷状態でも、補助整流平
滑回路14に入力される電圧にはサージ電圧が乗らな
い。このため従来と異なり、検出電圧にもサージ電圧は
乗らないことが確認できた。その結果、出力電圧をほぼ
一定値に保つことができる。
て、nチャネルMOSトランジスタからなるスイッチト
ランジスタ13を用いているが、本発明のスイッチ素子
はこれに限られるものではなく、例えばpチャネルMO
Sトランジスタで構成してもよい。
として、PNP型トランジスタで構成された遅延トラン
ジスタ81を用いているが、本発明の遅延トランジスタ
はこれに限られるものではなく、例えばNPN型トラン
ジスタで構成してもよいし、あるいはMOSFETで構
成してもよい。
路3の整流用素子として、整流トランジスタ21を用い
ているが、本発明はこれに限らず、ダイオードを用いて
もよい。
は、遅延コンデンサ84と直列に接続されているものと
しているが、本発明はこれに限らず、遅延コンデンサ8
4の充電経路に挿入されていればよい。
巻線42に接続された補助電源回路70から供給される
電圧を電源電圧として動作している。この補助電源回路
70は、ダイオード71と抵抗72とコンデンサ73と
を有しており、抵抗72とコンデンサ73とでローパス
フィルタを構成しており、ダイオード71で検出巻線4
2の端子c、d間の電圧を整流した後に、ローパスフィ
ルタで高帯域成分を除去して直流電圧を生成し、PWM
制御回路5の電源電圧を生成している。しかしながら、
PWM制御回路5の電源電圧は、かかる構成の電源回路
で構成しなくともよく、一定電圧を生成できる電源回路
であればよい。
巻線に現れる期間だけ、検出巻線の両端の電圧を整流平
滑回路に出力しないようにし、検出電圧にサージ電圧が
乗らないようにすることで、出力電圧をほぼ一定値に保
つことができる。
ついて、無負荷時において補助整流平滑回路に入力され
る電圧の時間変化を示す波形図 (b):従来の電源回路と本発明の電源回路とについて、
全負荷時において補助整流平滑回路に入力される電圧の
時間変化を示す波形図
二次側整流平滑回路 4……トランス 5……PWM制御回路 6……誤差
電圧生成回路 7……制御回路 13……スイッチ
トランジスタ(スイッチ素子) 14……補助整流平滑
回路 41……一次巻線 42……検出巻線 4
3……二次巻線 50……誤差アンプ 81……遅延トランジスタ
84……遅延コンデンサ
Claims (2)
- 【請求項1】一次巻線と、 前記一次巻線に直列接続されたスイッチ素子と、 前記スイッチ素子をスイッチング動作させる制御回路
と、 前記一次巻線に磁気結合され、前記スイッチ素子のスイ
ッチング動作により、前記一次巻線にスイッチング電流
が流れたときに、それぞれ電圧が誘起される検出巻線と
二次巻線と、 前記二次巻線に接続され、前記二次巻線に誘起された電
圧を整流平滑し、負荷に電力を供給する二次側整流平滑
回路と、 前記検出巻線に接続され、前記検出巻線に誘起された電
圧の大きさに応じた検出電圧を生成し、前記制御回路に
出力する補助整流平滑回路とを有し、 前記制御回路は、前記スイッチ素子のスイッチング動作
を制御し、前記検出電圧の大きさを一定に維持すること
で、前記二次側整流平滑回路の出力電圧を一定に維持す
るように構成された電源回路において、 前記補助整流平滑回路は、前記検出巻線に誘起された電
圧によって充電される遅延コンデンサと、 前記遅延コンデンサの充電電圧が所定値以上になると導
通する遅延トランジスタとを有し、 前記検出巻線と前記補助整流平滑回路は、前記遅延トラ
ンジスタが遮断状態のときは切り離され、前記遅延トラ
ンジスタが導通状態になると接続されるように構成され
た電源回路。 - 【請求項2】前記遅延コンデンサの充電経路に挿入さ
れ、前記遅延コンデンサが充電する際に流れる電流を制
限する電流制限抵抗を有することを特徴とする請求項1
記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000390507A JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000390507A JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002199716A true JP2002199716A (ja) | 2002-07-12 |
JP4363777B2 JP4363777B2 (ja) | 2009-11-11 |
Family
ID=18856857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000390507A Expired - Lifetime JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4363777B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015133907A (ja) * | 2009-11-25 | 2015-07-23 | ローム株式会社 | Dc/dcコンバータ、それを用いた電源装置 |
-
2000
- 2000-12-22 JP JP2000390507A patent/JP4363777B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015133907A (ja) * | 2009-11-25 | 2015-07-23 | ローム株式会社 | Dc/dcコンバータ、それを用いた電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4363777B2 (ja) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
JP2007143388A (ja) | スイッチング電源において電流および電圧を制御する制御回路 | |
JP2006094696A (ja) | 力率補正回路及びその出力電圧制御方法 | |
JPS607907B2 (ja) | スイツチングレギユレータ | |
JP2000513920A (ja) | 減磁信号に基づくsmps用の過電圧保護回路 | |
JP2876829B2 (ja) | 電源電圧制御切換え回路 | |
JP4729675B2 (ja) | スイッチングモード電源 | |
US5668704A (en) | Self-exciting flyback converter | |
US20050035727A1 (en) | Discharge lamp illumination circuit | |
JP2005341730A (ja) | 過電流保護回路 | |
JP2002199716A (ja) | 電源回路 | |
JPS61244271A (ja) | スイツチングレギユレ−タ | |
JP2003333841A (ja) | スイッチング電源装置 | |
JPH11220881A (ja) | 電気機器のスイッチモード電源 | |
JP2000134924A (ja) | 電源回路 | |
EP0827264A2 (en) | Switching power supply apparatus | |
JP4109357B2 (ja) | 電源回路 | |
JPH07274094A (ja) | 電源装置 | |
JP3571959B2 (ja) | スイッチング電源装置 | |
JPH114578A (ja) | 電圧変換装置 | |
JP3616028B2 (ja) | スイッチングコンバータに用いられる立ち上がり制御回路 | |
JPH0644313Y2 (ja) | リンギングチョークコンバータ | |
JPH10304662A (ja) | スイッチング電源装置 | |
JPH1014246A (ja) | 突入電流防止回路 | |
JPH1014236A (ja) | 自励式スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4363777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |