JP2002199716A - 電源回路 - Google Patents

Abstract

(57)【要約】 【課題】ＰＷＭ制御のフライバックコンバータにおい
て、出力電圧をほぼ一定に保つことができる技術に関す
る。 【解決手段】本発明の電源回路１は、検出巻線４２に接
続された遅延コンデンサ８４と、遅延トランジスタ８１
とを有し、遅延トランジスタ８１が導通すると、検出巻
線４２と補助整流平滑回路１４とを接続するように構成
されている。遅延トランジスタ８１は遅延コンデンサ８
４の充電電圧が所定電圧以上になると導通するが、サー
ジ電圧が現れる期間は、充電電圧が遅延トランジスタの
Ｖ_BE以上にならないように設定されており、サージ電圧
は補助整流平滑回路１４には出力されない。補助整流平
滑回路１４の出力電圧から検出電圧が生成されるが、検
出電圧にはサージ電圧が乗らないので、従来と異なりサ
ージ電圧の影響が及ばず、出力電圧をほぼ一定に保つこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源回路に関し、特
に、一次側と絶縁された二次側の電圧を間接的に検出す
ることで、出力電圧を一定に保つように構成された電源
回路の改善に関する。

【０００２】

【従来の技術】電源は電子装置にとって欠かせない回路
であり、電源装置として電子装置とは独立して設置され
る他、電子装置中に組み込まれたり、プリント基板上の
一部分に他の回路と共存した状態で設けられる等、供給
すべき電力量に応じて多種多様な設置方式を選択できる
ようになっている。

【０００３】図３の符号１０１に示したものは、図示し
ない直流バッテリーから出力される３６〜７２Ｖ程度の
直流電圧を降圧させ、２．５Ｖ程度の直流電圧を生成す
る電源回路であって、トランス１０４を有している。ト
ランス１０４は、一次側には一次巻線１４１を、二次側
には二次巻線１４３とゲート駆動巻線１４４とを有して
いる。

【０００４】この電源回路１０１の一次側には、一次側
電流供給回路１０２が設けられている。この一次側電流
供給回路１０２は、入力端子１６１と、接地端子１６２
と、平滑回路１１１と、スナバ回路１１２と、スイッチ
トランジスタ１１３とを有している。

【０００５】入力端子１６１と接地端子１６２は、図示
しない直流バッテリーに接続されており、両端子１６
１、１６２の間に、３６〜７２Ｖ程度の直流電圧が印加
されるように構成されている。入力端子１６１と接地端
子１６２には平滑回路１１１が接続されており、平滑回
路１１１で、直流電圧が平滑化されるように構成されて
いる。

【０００６】平滑回路１１１には、トランス１０４の一
次巻線１４１とスイッチトランジスタ１１３の直列接続
回路が接続されており、平滑回路１１１で平滑化された
直流電圧は、一次巻線１４１とスイッチトランジスタ１
１３の直列接続回路の両端に印加されるように構成され
ている。

【０００７】スイッチトランジスタ１１３は、ｎチャネ
ルＭＯＳトランジスタで構成されており、そのドレイン
端子は一次巻線１４１の一方の端子Ｂに接続され、ソー
ス端子は接地端子１６２に接続されている。このスイッ
チトランジスタ１１３のゲート端子は後述する制御回路
１０７に接続されており、制御回路１０７からゲート端
子に供給される信号に応じて、スイッチトランジスタ１
１３が導通又は遮断する。かかるスイッチトランジスタ
１１３は、導通すると、一次巻線１４１の接地側の端子
Ｂを接地電位に接続するように構成されており、その結
果、平滑回路１１１から一次巻線１４１へとスイッチン
グ電流を流すことができるようになっている。

【０００８】上記電源回路１０１の二次側には、二次側
整流平滑回路１０３が設けられている。この二次側整流
平滑回路１０３は、出力端子１６３と、接地端子１６４
と、整流トランジスタ１２１と、スナバ回路１２２と、
平滑回路１２３とを有している。

【０００９】上述した一次巻線１４１と、二次巻線１４
３及びゲート駆動巻線１４４とは絶縁されているが磁気
結合されており、一次巻線１４１にスイッチング電流が
流れると、二次巻線１４３及びゲート駆動巻線１４４に
起電力が誘起されるように構成されている。

【００１０】ゲート駆動巻線１４４の一方の端子Ｅは、
整流トランジスタ１２１のゲート端子に接続され、他方
の端子Ｆは、整流トランジスタ１２１のソース端子に接
続されている。整流トランジスタ１２１のドレイン端子
は平滑回路１２３を介して出力端子１６３に接続されて
おり、ゲート駆動巻線１４４に起電力が誘起されると、
整流トランジスタ１２１のゲート−ソース間に電圧を印
加する。ゲート駆動巻線１４４に、整流トランジスタ１
２１のゲート端子にソース端子よりも高い電圧が印加さ
れる向きの起電力が誘起されると、整流トランジスタ１
２１が導通し、ゲート端子にソース端子よりも低い電圧
が印加される向きの起電力が誘起されると、整流トラン
ジスタ１２１が遮断するように構成されている。

【００１１】また、二次巻線１４３の一方の端子Ｆはゲ
ート駆動巻線１４４の端子Ｆと共通であって、整流トラ
ンジスタ１２１のソース端子に接続され、他方の端子Ｇ
は、平滑回路１２３を介して接地端子１６４に接続され
ており、二次巻線１４３に起電力が誘起された状態で整
流トランジスタ１２１が導通すると、二次巻線１４３の
二つの端子Ｆ、Ｇのうち、整流トランジスタ１２１のソ
ース端子に接続された側の端子Ｆと平滑回路１２３とを
接続するように構成され、その結果、二次巻線１４３か
ら整流トランジスタ１２１及び平滑回路１２３を介して
出力端子１６３へと電流が流れるようになっている。

【００１２】上記の電源回路１０１で、負荷１６５に一
定電圧を印加する動作について以下で説明する。予め入
力端子１６１と接地端子１６２との間には３６〜７２Ｖ
程度の直流電圧が印加されている。

【００１３】スイッチトランジスタ１１３が遮断した状
態から、スイッチトランジスタ１１３が導通すると、一
次巻線１４１にスイッチング電流が流れ、二次巻線１４
３及びゲート駆動巻線１４４の両端に誘導起電力が発生
する。

【００１４】スイッチトランジスタ１１３が遮断から、
導通に転じたときに、二次巻線１４３に生じる誘導起電
力の極性は、二次巻線１４３の、接地端子１６４に接続
された側の端子Ｇの電位を接地電位としたときに、整流
トランジスタ１２１のソース端子に、接地電位よりも低
い電圧を印加する向きになる。他方、ドレイン端子の電
位はコンデンサ１２４の高電位側の端子と同電位だが、
コンデンサ１２４の低電位側の端子は接地されており、
高電位側の端子の電位は接地電位よりも高くなることは
ない。その結果、整流トランジスタ１２１のドレイン端
子の電位は、ソース端子よりも高くなるようになってい
る。

【００１５】また、スイッチトランジスタ１１３が遮断
から導通に転ずるときに、ゲート駆動巻線１４４に生ず
る誘導起電力の極性は 整流トランジスタ１２１のゲー
ト端子にソース端子よりも低い電圧が印加される向きに
なり、整流トランジスタ１２１のゲート端子にはソース
端子の電位よりも低い電圧が印加されるので、整流トラ
ンジスタ１２１は遮断している。従って、二次巻線１４
３から整流トランジスタ１２１を介して出力端子１６３
に電流は流れない。

【００１６】その後、導通状態にあったスイッチトラン
ジスタ１１３が遮断状態に切り替わると、二次巻線１４
３、ゲート駆動巻線１４４には、それぞれスイッチトラ
ンジスタ１１３が導通状態における起電力と逆極性の起
電力が誘起される。

【００１７】このとき、整流トランジスタ１２１のソー
ス端子の電位は、ドレイン端子の電位よりも高電位にな
るとともに、整流トランジスタ１２１のゲート端子の電
位はソース端子の電位よりも高電位となるので、整流ト
ランジスタ１２１は逆向きに導通していわゆる第三象限
動作をし、ダイオードを整流素子として用いた場合より
も小さい電圧降下で、電流を流すことができる。

【００１８】こうして整流トランジスタ１２１が逆向き
に導通すると、二次巻線１４３から整流トランジスタ１
２１を介して平滑回路１２３に電流が流れ込み、平滑回
路１２３内のコンデンサ１２４に充電しつつ、出力端子
１６３、１６４から負荷１６５へと電力が供給される。

【００１９】上記した電源回路１０１においては、負荷
１６５に出力される出力電圧を、二次側と絶縁された一
次側で間接的に検出し、出力電圧が一定電圧になるよう
にスイッチトランジスタ１１３の導通状態と遮断状態と
の切替え制御をするが、そのため、上述の電源回路１０
１は、検出巻線１４２と、補助整流平滑回路１１４と、
制御回路１０７とを有している。

【００２０】このうち検出巻線１４２は、一次巻線１４
１及び二次巻線１４３と磁気結合されており、二次巻線
１４３に誘導起電力が生じるときには、検出巻線１４２
にも誘導起電力が生じ、検出巻線１４２の端子Ｃ、Ｄ間
に、二次巻線１４３に誘起された電圧に応じた大きさの
電圧が誘起されるようになっている。

【００２１】かかる検出巻線１４２の両端子Ｃ、Ｄに
は、補助整流平滑回路１１４が接続されている。この補
助整流平滑回路１１４は、抵抗１１７とコンデンサ１１
８と、ダイオード１１９とを有しており、このうち抵抗
１１７とコンデンサ１１８とは直列接続されている。ダ
イオード１１９のアノード端子は、上述した検出巻線１
４２の接地電位側端子と逆側の端子Ｃに接続され、カソ
ード端子は、抵抗１１７とコンデンサ１１８との直列接
続回路を介して接地電位に接続されている。抵抗１１７
とコンデンサ１１８の接続中点は、制御回路１０７に接
続されている。

【００２２】上述したように、スイッチトランジスタ１
１３が導通から遮断に転じると、検出巻線１４２の接地
電位側端子と逆側の端子Ｃに生じた電圧がアノード端子
に印加され、この電圧がダイオード１１９と抵抗１１７
とを介してコンデンサ１１８の高電位側の端子に印加さ
れる。コンデンサ１１８の低電位側の端子は検出巻線１
４２の接地電位側の端子Ｄに接続されているので、検出
巻線１４２の両端子Ｃ、Ｄ間に生じた電圧がコンデンサ
１１８の両端に印加され、この電圧でコンデンサ１１８
が充電され、その両端に電圧が生じる。この電圧は、抵
抗１１７とコンデンサ１１８の接続中点から制御回路１
０７に出力される。

【００２３】制御回路１０７は、誤差電圧生成回路１０
６とＰＷＭ制御回路１０５とを有している。このうち、
誤差電圧生成回路１０６は、誤差アンプ１５０と、抵抗
器１５１〜１５４とを有している。

【００２４】抵抗器１５３、１５４は、上述した補助整
流平滑回路１１４の抵抗１１７とコンデンサ１１８の接
続中点と、接地電位との間に直列接続され、抵抗器１５
３、１５４の接続中点は誤差アンプ１５０の非反転入力
端子(＋)に接続されており、補助整流平滑回路１１４か
ら出力された電圧が、抵抗器１５３、１５４の抵抗比で
分圧した電圧(以下で検出電圧と称する)が、誤差アンプ
１５０の非反転入力端子(＋)に入力されるようになって
いる。

【００２５】他方、抵抗器１５１、１５２は、図示しな
い回路から供給されている一定の基準電圧Ｖrefと接地
電位との間に直列接続され、抵抗器１５１、１５２の接
続中点は誤差アンプ１５０の反転入力端子(−)に接続さ
れており、誤差アンプ１５０の反転入力端子(−)には、
直列接続された抵抗器１５１、１５２の抵抗比で、一定
電圧Ｖrefを分圧した電圧(以下で基準電圧と称する)が
入力されるようになっている。

【００２６】誤差アンプ１５０は、不図示の回路から供
給される補助電源電圧Ｖｃによって動作し、検出電圧と
基準電圧とを比較し、誤差信号を生成してＰＷＭ制御回
路１０５に出力している。

【００２７】その後、スイッチトランジスタ１１３が遮
断から導通に転じると、検出巻線１４２には、接地電位
側の端子Ｄの電圧が、他方の端子Ｃよりも低くなる向き
の起電力が誘起される。その結果、ダイオード１１９の
カソード端子の電位は、アノード端子の電位よりも低下
し、ダイオード１１９が逆バイアスされるので、コンデ
ンサ１１８は放電することなく、充電電圧を維持する。
こうして維持された充電電圧は、スイッチトランジスタ
１１３が導通から遮断に転じたときと同様に、誤差電圧
生成回路１０６の抵抗１５３、１５４の抵抗比で分割さ
れて検出電圧が生成され、この検出電圧が誤差アンプ１
５０により基準電圧と比較され、誤差信号が生成されて
ＰＷＭ制御回路１０５に出力される。

【００２８】ＰＷＭ制御回路１０５は、補助電源回路１
７０から供給される電源電圧によって動作し、上述した
誤差アンプ１５０から出力される誤差信号に基づいてス
イッチトランジスタ１１３のスイッチング動作の制御を
し、検出電圧が基準電圧よりも低ければ、スイッチトラ
ンジスタ１１３の導通時間を長くし、検出電圧が基準電
圧よりも高ければ、スイッチトランジスタ１１３の導通
時間を短くしている。

【００２９】導通時間を遮断時間に比して長くすると、
一次巻線１４１に流れる電流量が増え、一次巻線１４１
に蓄積されるエネルギーが増大して、二次巻線１４３及
び検出巻線１４２に伝達される。すると検出巻線１４２
に流れる電流量が増え、検出巻線１４２の端子Ｃ、Ｄ間
の電圧が上昇し、この電圧を分圧して得られる検出電圧
が上昇する。逆に導通時間を遮断時間に比して短くする
と、検出電圧は低下する。こうして検出電圧は、基準電
圧に一致するように動作している。

【００３０】検出電圧が基準電圧に一致すると、検出巻
線１４２の端子Ｃ，Ｄ間の電圧が一定になる。また、検
出巻線１４２の端子Ｃ、Ｄ間の電圧と、二次巻線１４３
の端子Ｆ、Ｇ間の電圧との比は、二次巻線１４３と検出
巻線１４２との巻数比によって一定に定まっているの
で、検出電圧が基準電圧に一致した状態では、二次巻線
１４３の端子Ｆ、Ｇ間の電圧が一定になる。理想的な場
合には、二次巻線１４３の端子Ｆ、Ｇ間の電圧と、出力
電圧は等しくなるので、出力電圧も一定になる。ここで
は、２．５Ｖの出力電圧を得ることができるようになっ
ている。

【００３１】しかしながら、上記回路においては、整流
トランジスタ１２１が遮断から導通に転ずる際に、検出
巻線１４２のＣ、Ｄ間の電圧に、二次側整流平滑回路１
０３内の寄生容量や寄生インダクタンスが原因となるス
パイク状のサージ電圧が乗ってしまい、サージ電圧分だ
け電圧が大きくなってしまう。

【００３２】こうして、サージ電圧分だけ大きくなった
電圧が、補助整流平滑回路１１４で整流平滑され、検出
電圧として制御回路１０７に出力される。その結果、検
出電圧はサージ電圧分だけ実際の電圧よりも大きくな
る。特に、負荷に流れる電流が大きい場合には、このサ
ージ電圧は大きくなる。

【００３３】制御回路１０７は、この検出電圧を一定に
するように動作しているため、サージ電圧が乗って検出
電圧が必要以上に大きくなったときには、制御回路１０
７は検出電圧を必要以上に小さくする方向に動作する。
従って出力電圧は必要以上に低下してしまい、一定値の
出力電圧が出力されなくなってしまうという問題が生じ
ていた。

【００３４】

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、特に、一次側と絶縁された二次側の電圧を間接
的に検出することで、出力電圧を一定に保つように構成
された電源回路において、サージ電圧の影響を除去し
て、一定の出力電圧を出力することができる電源回路を
提供することにある。

【００３５】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、一次巻線と、前記一次巻線
に直列接続されたスイッチ素子と、前記スイッチ素子を
スイッチング動作させる制御回路と、前記一次巻線に磁
気結合され、前記スイッチ素子のスイッチング動作によ
り、前記一次巻線にスイッチング電流が流れたときに、
それぞれ電圧が誘起される検出巻線と二次巻線と、前記
二次巻線に接続され、前記二次巻線に誘起された電圧を
整流平滑し、負荷に電力を供給する二次側整流平滑回路
と、前記検出巻線に接続され、前記検出巻線に誘起され
た電圧の大きさに応じた検出電圧を生成し、前記制御回
路に出力する補助整流平滑回路とを有し、前記制御回路
は、前記スイッチ素子のスイッチング動作を制御し、前
記検出電圧の大きさを一定に維持することで、前記二次
側整流平滑回路の出力電圧を一定に維持するように構成
された電源回路において、前記補助整流平滑回路は、前
記検出巻線に誘起された電圧によって充電される遅延コ
ンデンサと、前記遅延コンデンサの充電電圧が所定値以
上になると導通する遅延トランジスタとを有し、前記検
出巻線と前記補助整流平滑回路は、前記遅延トランジス
タが遮断状態のときは切り離され、前記遅延トランジス
タが導通状態になると接続されるように構成されてい
る。請求項２記載の発明は、請求項１記載の電源回路で
あって、前記遅延コンデンサの充電経路に挿入され、前
記遅延コンデンサが充電する際に流れる電流を制限する
電流制限抵抗を有することを特徴とする。

【００３６】本発明の電源回路では、遅延コンデンサ
と、遅延トランジスタを有しており、遅延トランジスタ
は、遅延コンデンサの充電電圧が所定値以上になると導
通し、導通したときに検出巻線と補助整流平滑回路とを
接続するように構成されている。

【００３７】このように構成すると、遅延トランジスタ
は遅延コンデンサの充電電圧が所定値以上になるまでは
導通しないので、サージ電圧が生じている期間中は、遅
延トランジスタが導通しないようにすることで、検出巻
線の端子間に生じた電圧が、補助整流平滑回路に出力さ
れないようにすることができる。このため、サージ電圧
が生じている期間中は、検出巻線の端子間に生じた電圧
が、整流平滑回路に出力されないので、補助整流平滑回
路から出力される検出電圧には、サージ電圧が乗らない
ことになる。従って、サージ電圧が検出電圧に乗ること
により、出力電圧をほぼ一定値に保つことができなかっ
た従来と異なり、出力電圧をほぼ一定値に保つことがで
きる。

【００３８】なお、本発明において、遅延コンデンサの
充電経路に、電流制限抵抗を挿入するように構成しても
よい。このように構成すると、遅延トランジスタが導通
するまでの時間は、遅延コンデンサの容量と、電流制限
抵抗の抵抗値とで定まるので、電流制限抵抗の抵抗値を
予め適当な値に設定しておくことにより、サージ電圧が
検出電圧に乗らないようにすることができる。

【００３９】

【発明の実施の形態】以下で図面を参照し、本発明の実
施形態について説明する。図１の符号１は、本発明の実
施形態に係る電源回路である。この電源回路１は、図示
しない直流バッテリーから出力される３６〜７２Ｖ程度
の直流電圧を降圧させて、２．５Ｖの直流電圧を生成さ
せる電源回路であって、トランス４を有している。トラ
ンス４は、一次側には一次巻線４１を、二次側には二次
巻線４３とゲート駆動巻線４４とを、それぞれ有してい
る。

【００４０】上記電源回路１の一次側には、一次側電流
供給回路２が設けられている。この一次側電流供給回路
２は、入力端子６１と、接地端子６２と、平滑回路１１
と、スナバ回路１２と、スイッチトランジスタ１３とを
有している。

【００４１】入力端子６１と、接地された接地端子６２
は、図示しない直流バッテリーに接続されており、両端
子６１、６２の間に、直流電圧が印加されるように構成
されている。入力端子６１と接地端子６２には平滑回路
１１が接続されており、平滑回路１１で、直流電圧が平
滑化されるように構成されている。

【００４２】平滑回路１１には、一次巻線４１とスイッ
チトランジスタ１３の直列接続回路が接続されており、
平滑回路１１で平滑化された直流電圧は、一次巻線４１
とスイッチトランジスタ１３の直列接続回路の両端に印
加されるように構成されている。

【００４３】スイッチトランジスタ１３は、本発明のス
イッチ素子の一例であって、ｎチャネルＭＯＳトランジ
スタで構成されており、そのドレイン端子は一次巻線４
１の一方の端子ｂに接続され、ソース端子は接地端子６
２に接続されている。このスイッチトランジスタ１３の
ゲート端子は後述する制御回路７に接続されており、制
御回路７からゲート端子に供給される信号に応じて、ス
イッチトランジスタ１３がスイッチング動作するように
構成されている。スイッチトランジスタ１３は導通する
と、一次巻線４１の接地側の端子ｂを接地電位に接続す
るように構成されており、その結果、平滑回路１１から
一次巻線４１へとスイッチング電流を流すようになって
いる。

【００４４】上記電源回路１の二次側には、二次側整流
平滑回路３が設けられている。二次側整流平滑回路３
は、出力端子６３と、接地端子６４と、整流トランジス
タ２１と、スナバ回路２２と、平滑回路２３とを有して
いる。

【００４５】上述した一次巻線４１と、二次巻線４３及
びゲート駆動巻線４４とは絶縁されているが、磁気結合
されており、一次巻線４１にスイッチング電流が流れる
と、二次巻線４３及びゲート駆動巻線４４に起電力が誘
起される。

【００４６】ゲート駆動巻線４４の一方の端子ｅは、整
流トランジスタ２１のゲート端子に接続され、他方の端
子ｆは、整流トランジスタ２１のソース端子に接続され
ている。整流トランジスタ２１のドレイン端子は平滑回
路２３を介して出力端子６３に接続されており、ゲート
駆動巻線４４に起電力が誘起されると、整流トランジス
タ２１のゲート−ソース間に電圧を印加する。整流トラ
ンジスタ２１はｎチャネルＭＯＳトランジスタで構成さ
れており、ゲート駆動巻線４４に、整流トランジスタ２
１のゲート端子にソース端子よりも高い電圧が印加され
る向きの起電力が誘起されると、整流トランジスタ２１
が導通し、ゲート端子にソース端子よりも低い電圧が印
加される向きの起電力が誘起されると、整流トランジス
タ２１が遮断するように構成されている。

【００４７】また、二次巻線４３の一方の端子ｆはゲー
ト駆動巻線４４の端子ｆと共通であって、整流トランジ
スタ２１のソース端子に接続され、他方の端子ｇは、平
滑回路２３を介して接地端子６４に接続されており、二
次巻線４３に起電力が誘起された状態で整流トランジス
タ２１が導通すると、二次巻線４３の二つの端子ｆ、ｇ
のうち、整流トランジスタ２１のソース端子に接続され
た側の端子ｆと平滑回路２３とを接続するように構成さ
れ、その結果、二次巻線４３から整流トランジスタ２１
及び平滑回路２３を介して出力端子６３へと電流が流れ
るようになっている。

【００４８】上記の電源回路１で、負荷６５に一定電圧
を印加する動作について以下で説明する。予め入力端子
６１と接地端子６２との間には、直流バッテリーから３
６〜７２Ｖ程度の直流電圧が印加されている。

【００４９】スイッチトランジスタ１３が遮断した状態
から、スイッチトランジスタ１３が導通すると、一次巻
線４１にスイッチング電流が流れ、二次巻線４３及びゲ
ート駆動巻線４４の両端に誘導起電力が発生する。

【００５０】スイッチトランジスタ１３が遮断から導通
に転じたときに、二次巻線４３に生じる誘導起電力の極
性は、二次巻線４３の、接地端子６４に接続された側の
端子ｇの電位を接地電位としたときに、整流トランジス
タ２１のソース端子に、接地電位よりも低い電圧を印加
する向きになる。他方、ドレイン端子の電位は、コンデ
ンサ２４の高電位側の端子と同電位だが、コンデンサ２
４の低電位側の端子は接地されており、高電位側の端子
の電位は接地電位よりも高くなることはない。その結
果、整流トランジスタ２１のドレイン端子の電位は、ソ
ース端子よりも高くなるようになっている。また、スイ
ッチトランジスタ１３が遮断状態から導通状態に転ずる
ときに、ゲート駆動巻線４４に生じる誘導起電力の極性
は、整流トランジスタ２１のゲート端子に、ソース端子
の電位よりも低い電圧を印加する向きになり、整流トラ
ンジスタ２１のゲート端子にはソース端子よりも低い電
圧が印加されるので、整流トランジスタ２１は遮断して
いる。従って、二次巻線４３から整流トランジスタ２１
を介して出力端子６３に電流は流れない。

【００５１】その後、導通状態にあったスイッチトラン
ジスタ１３が遮断状態に切り替わると、二次巻線４３、
ゲート駆動巻線４４には、スイッチトランジスタ１３
が、遮断状態から導通状態に切り替わる際に生じる起電
力と逆極性の起電力がそれぞれ誘起される。

【００５２】このとき、整流トランジスタ２１のソース
端子の電位は、ドレイン端子の電位よりも高電位になる
とともに、整流トランジスタ２１のゲート端子の電位は
ソース端子の電位よりも高電位となるので、整流トラン
ジスタ２１は逆向きに導通していわゆる第三象限動作を
し、ダイオードを整流素子として用いた場合よりも小さ
い電圧降下で、電流を流すことができる。

【００５３】こうして整流トランジスタ２１が逆向きに
導通すると、二次巻線４３の、整流トランジスタ２１の
ソース端子に接続された側の端子ｆと平滑回路２３とが
接続され、その結果、二次巻線４３から整流トランジス
タ２１を介して平滑回路２３に電流が流れ込み、平滑回
路２３内のコンデンサ２４に充電しつつ、出力端子６３
及び接地端子６４から負荷６５へと電力が供給される。

【００５４】上記した電源回路１においては、負荷６５
に出力される出力電圧を、二次側と絶縁された一次側で
間接的に検出し、出力電圧が一定電圧になるようにスイ
ッチトランジスタ１３の導通状態と遮断状態との切替え
制御をするが、そのため、上述の電源回路１は、検出巻
線４２と、補助整流平滑回路１４と、制御回路７とサー
ジマスク回路８０とを有している。

【００５５】このうち検出巻線４２は、一次巻線４１及
び二次巻線４３と磁気結合されており、二次巻線４３に
誘導起電力が生じるときには、検出巻線４２にも誘導起
電力が生じ、検出巻線４２の端子ｃ、ｄ間に、二次巻線
４３に誘起された電圧に応じた大きさの電圧が誘起され
るようになっている。

【００５６】かかる検出巻線４２の両端子ｃ、ｄには、
サージマスク回路８０が接続されている。サージマスク
回路８０は、ＰＮＰ型トランジスタからなる遅延トラン
ジスタ８１と、電流制限抵抗８２と、抵抗８３と、遅延
コンデンサ８４とを有している。遅延コンデンサ８４
は、電流制限抵抗８２と直列接続され、その直列接続回
路の両端が検出巻線４２の端子ｃ、ｄにそれぞれ接続さ
れている。

【００５７】遅延トランジスタ８１のエミッタ端子とベ
ース端子との間には、遅延コンデンサ８４が接続されて
おり、遅延コンデンサ８４と並列に、リーク電流による
誤動作防止用の抵抗８３が接続されている。遅延トラン
ジスタ８１のコレクタ端子は、後述する補助整流平滑回
路１４に接続されており、遅延トランジスタ８１は、遅
延コンデンサ８４の充電電圧で、導通又は遮断して、補
助整流平滑回路１４と検出巻線４２とを接続することが
できるように構成されている。

【００５８】上述したようにスイッチトランジスタ１３
が導通から遮断に転ずると、検出巻線４２には、その二
つの端子ｃ、ｄのうち、遅延トランジスタ８１のエミッ
タ端子に接続された側の端子ｃ(以下で、エミッタ側の
端子ｃと称する。)の電圧が、接地電位側の端子ｄの電
圧よりも低くなる向きの起電力が生じる。

【００５９】こうして、検出巻線４２のエミッタ側の端
子ｃの電圧が、接地電位側の端子ｄの電圧よりも高くな
ると、遅延コンデンサ８４と電流制限抵抗８２との直列
接続回路に検出巻線４２から電流が供給され、遅延コン
デンサ８４は、遅延コンデンサ８４の低電位側の端子の
電圧が高電位側の端子よりも低くなる向き、すなわち遅
延トランジスタ８１のエミッタ端子に、ベース端子より
も高電圧が印加される向きに充電される。

【００６０】遅延コンデンサ８４には電流制限抵抗８２
が直列接続されているので、遅延コンデンサ８４の両端
の電圧は、充電の進行に従って徐々に上昇する。スイッ
チトランジスタ１３が導通状態にあるときは遅延トラン
ジスタ８１は遮断しているが、スイッチトランジスタ１
３が導通から遮断に転じ、遅延コンデンサ８４の充電開
始後、遅延コンデンサ８４の両端子間の充電電圧が、Ｖ
_BE(遅延トランジスタ８１のベース−エミッタ間の順方
向導通電圧)以上に上昇すると、遅延トランジスタ８１
は導通する。Ｖ_BEに達するまでの時間は、検出巻線４２
に生じる電圧の大きさと、電流制限抵抗８２の抵抗値と
遅延コンデンサ８４の容量とにより規定される。

【００６１】後述するように、スイッチトランジスタ１
３がスイッチング動作すると、そのスイッチング動作に
応じて検出巻線４２の両端に交流電圧が生じ、遅延コン
デンサ８４はその交流電圧により充放電される。

【００６２】スイッチトランジスタ１３が導通から遮断
に転じる直前には、遅延コンデンサ８４は、低電位側の
端子が高電位側の端子よりも高電位になる向きに充電さ
れているが、スイッチトランジスタ１３が導通から遮断
に転じると、遅延コンデンサ８４は逆向きに充電されて
低電位側の端子が高電位側の端子よりも低電位になる。

【００６３】検出巻線４２に生じる起電力の大きさは一
定であるから、遅延コンデンサ８４の充電電流は、電流
制限抵抗８２の抵抗値と遅延コンデンサ８４の容量とで
決まる。

【００６４】従って、遅延コンデンサ８４が逆向きに充
電されてその両端子間の電圧がＶ_BEに達するまでの時間
は、抵抗値や容量の設定値を変更することで調整するこ
とができる。

【００６５】ところで、スイッチトランジスタ１３が導
通から遮断に転じる時には、検出巻線４２の両端子間に
は、二次側整流平滑回路３内の寄生容量や寄生インダク
タンスが原因となるスパイク状のサージ電圧が現れる
が、本発明では、電流制限抵抗８２の抵抗値と遅延コン
デンサ８４の容量とを予め適当な値に設定されており、
遅延コンデンサ８４の両端子間の電圧がＶ_BEに達するま
での時間が調整されている。すなわち、定常状態でサー
ジ電圧が現れる期間中には、遅延コンデンサ８４の両端
子間の電圧がＶ_BEに達しないようにしている。従って、
サージ電圧が現れる期間は、遅延トランジスタ８１は導
通しない。

【００６６】これにより、サージ電圧が現れる期間中、
検出巻線４２の両端子間の電圧は、補助整流平滑回路１
４に出力されないので、補助整流平滑回路１４には、サ
ージ電圧は伝達されないことになる。

【００６７】この補助整流平滑回路１４は、抵抗１７と
コンデンサ１８と、ダイオード１９とを有している。上
述した遅延トランジスタ８１のコレクタ端子はダイオー
ド１９のアノード端子に接続されて、カソード端子は、
平滑回路を構成し、直列接続された抵抗１７及びコンデ
ンサ１８を介して接地電位に接続されている。抵抗１７
とコンデンサ１８の接続中点は、制御回路７に接続され
ている。

【００６８】遅延トランジスタ８１が遮断から導通に転
じ、遅延トランジスタ８１のコレクタ端子がダイオード
１９のアノード端子に接続されると、検出巻線４２の両
端子ｃ、ｄ間に生じた電圧がアノード端子に印加され、
この電圧がダイオード１９と抵抗１７とを介してコンデ
ンサ１８の高電位側の端子に印加される。コンデンサ１
８の低電位側の端子は検出巻線４２の接地電位側の端子
ｄに接続されているので、検出巻線４２の両端子ｃ、ｄ
間に生じた電圧がコンデンサ１８の両端に印加され、こ
の電圧でコンデンサ１８が充電され、その両端に電圧が
生じる。この電圧は、抵抗１７とコンデンサ１８の接続
中点から制御回路７に出力される。上述したように、補
助整流平滑回路１４には、サージ電圧は伝達されないの
で、補助整流平滑回路１４から出力される直流電圧にも
サージ電圧の影響はない。

【００６９】制御回路７は、誤差電圧生成回路６とＰＷ
Ｍ制御回路５とを有している。このうち、誤差電圧生成
回路６は、誤差アンプ５０と、抵抗器５１〜５４とを有
している。

【００７０】抵抗器５３、５４は、上述した補助整流平
滑回路１４の抵抗１７とコンデンサ１８の接続中点と、
接地電位との間に直列接続され、抵抗器５３、５４の接
続中点は誤差アンプ５０の非反転入力端子(＋)に接続さ
れており、補助整流平滑回路１４から出力された電圧
が、抵抗器５３、５４の抵抗比で分圧した電圧(以下で
検出電圧と称する)が、誤差アンプ５０の非反転入力端
子(＋)に入力されるようになっている。上述したよう
に、補助整流平滑回路１４から出力される電圧にはサー
ジ電圧の影響はないので、検出電圧にもサージ電圧の影
響はない。

【００７１】他方、抵抗器５１、５２は、図示しない回
路から供給されている一定の基準電圧Ｖrefと接地電位
との間に直列接続され、抵抗器５１、５２の接続中点は
誤差アンプ５０の反転入力端子(−)に接続されており、
誤差アンプ５０の反転入力端子(−)には、直列接続され
た抵抗器５１、５２の抵抗比で、一定電圧Ｖrefを分圧
した電圧(以下で基準電圧と称する)が入力されるように
なっている。

【００７２】誤差アンプ５０は、不図示の回路から供給
される補助電源電圧Ｖｃによって動作し、検出電圧と基
準電圧とを比較し、誤差信号を生成してＰＷＭ制御回路
５に出力している。

【００７３】スイッチトランジスタ１３が遮断から導通
に転じたときには、検出巻線４２には、エミッタ側の端
子ｃの電圧が、接地電位側の端子ｄの電圧よりも低くな
る向きの起電力が生じる。

【００７４】検出巻線４２のエミッタ側の端子ｃが、接
地電位側の端子ｄの電圧よりも低電位になると、サージ
マスク回路８０内の遅延コンデンサ８４は、低電位側の
端子の電圧が高電位側の端子よりも高くなる向きに充電
される。コンデンサ８４の高電位側の端子は、遅延トラ
ンジスタ８１のエミッタ端子に接続されているので、遅
延トランジスタ８１のエミッタ端子には、ベース端子よ
りも低い電圧が印加され、その結果、遅延トランジスタ
８１は導通から遮断に転じる。

【００７５】遅延トランジスタ８１が遮断に転じると、
検出巻線４２に生じた電圧は、補助整流平滑回路１４の
ダイオード１９のアノード端子には印加されなくなり、
他方カソード端子には、コンデンサ１８の両端子間の電
圧によりアノード端子よりも高い電圧が印加されるので
ダイオード１９は逆バイアスされ、コンデンサ１８は放
電することなく、充電電圧を維持する。こうして維持さ
れた充電電圧は、誤差電圧生成回路６の抵抗５３、５４
の抵抗比で分割されて検出電圧が生成され、この検出電
圧が誤差アンプ５０により基準電圧と比較され、誤差信
号が生成されてＰＷＭ制御回路５に出力される。

【００７６】ＰＷＭ制御回路５は、上述した誤差アンプ
５０から出力される誤差信号に基づいてスイッチトラン
ジスタ１３のスイッチング動作の制御をし、検出電圧が
基準電圧よりも低ければ、スイッチトランジスタ１３の
導通時間が長くなるようにし、検出電圧が基準電圧より
も高ければ、スイッチトランジスタ１３の導通時間が短
くなるようにしている。

【００７７】導通時間を遮断時間に比して長くすると、
一次巻線４１に流れる電流量が増え、一次巻線４１に蓄
積されるエネルギーが増大して、二次巻線４３及び検出
巻線４２に伝達される。すると検出巻線４２に流れる電
流量が増え、検出巻線４２の端子ｃ、ｄ間の電圧が上昇
し、この電圧を分圧して得られる検出電圧が上昇する。
逆に導通時間を遮断時間に比して短くすると、検出電圧
は低下する。こうして検出電圧は、基準電圧に一致する
ように動作している。

【００７８】検出電圧が基準電圧に一致すると、検出巻
線４２の端子ｃ，ｄ間の電圧が一定になる。また、検出
巻線４２の端子ｃ、ｄ間の電圧と、二次巻線４３の端子
ｆ、ｇ間の電圧との比は、二次巻線４３と検出巻線４２
との巻数比によって一定に定まっているので、検出電圧
が基準電圧に一致した状態では、二次巻線４３の端子
ｆ、ｇ間の電圧が一定になる。理想的な場合には、二次
巻線４３の端子ｆ、ｇ間の電圧と、出力電圧は等しくな
るので、出力電圧も一定になる。ここでは、２．５Ｖで
一定な出力電圧を得ることができるようになっている。

【００７９】従来の電源回路１０１では、検出電圧にサ
ージ電圧が乗ってしまっており、サージ電圧の影響で出
力電圧が低下してしまい、特に負荷１６５に流れる電流
が大きい場合にはサージ電圧が大きくなるので、サージ
電圧による出力電圧の低下は顕著になってしまってい
た。

【００８０】しかしながら、上記実施形態の電源回路１
では、検出巻線４２の両端子ｃ、ｄと補助整流平滑回路
１４との間には、上述したように遅延トランジスタ８１
を備えたサージマスク回路８０が挿入されており、サー
ジ電圧が補助整流平滑回路１４には伝達されないように
構成されている。このため、検出電圧にはサージ電圧の
影響は全くない。

【００８１】本実施形態の誤差信号生成回路６は、この
ようにサージ電圧の影響のない検出電圧を基準電圧と比
較して誤差信号を生成し、この誤差信号に従ってＰＷＭ
制御回路５が、スイッチトランジスタ１３の導通／遮断
を制御するので、サージ電圧が検出電圧に乗ることによ
り出力電圧が必要以上に低下し、一定値に保つことがで
きなかった従来と異なり、出力電圧をほぼ一定値に保つ
ことができる。

【００８２】本発明の発明者等は、本発明の作用効果を
確認すべく、従来の電源回路と、本実施形態の電源回路
について、それぞれの補助整流平滑回路１１４、１４に
入力される電圧の時間変化を比較した。

【００８３】図２(ａ)に、無負荷状態で補助整流平滑回
路１１４、１４に入力される電圧の時間変化を示す。図
２(ａ)の曲線(Ａ)は、従来の補助整流平滑回路１１４に
入力される電圧の時間変化を示しており、曲線(Ｂ)は、
本実施形態の補助整流平滑回路１４に入力される電圧の
時間変化を示している。また、曲線(Ｃ)は、それぞれの
一次巻線に流れる電流の時間変化を示している。

【００８４】曲線(Ａ)の立ち上がり部分９１₁、９１₂に
はサージ電圧が乗っているが、そのサージ電圧はそれほ
ど大きくはない。このため、この電圧が整流平滑されて
生成される検出電圧に乗るサージ電圧も小さく、サージ
電圧が乗る影響による出力電圧の低下は小さい。これに
対し、曲線(Ｂ)の立ち上がり部分９２₁、９２₂にはほと
んどサージ電圧は乗っていない。上述したように本実施
形態では、サージ電圧が現れる期間(図２(ａ)の符号Ｔ
₁₁、Ｔ₁₂)には、遅延トランジスタ８１が遮断してお
り、補助整流平滑回路１４には電圧は入力されないから
である。

【００８５】しかしながら、負荷が大きくなると、サー
ジ電圧もまた大きくなる。図２(ｂ)に、全負荷状態で補
助整流平滑回路１１４、１４に入力される電圧の時間変
化を示す。図２(ｂ)の曲線(Ｄ)は、従来の補助整流平滑
回路１１４に入力される電圧の時間変化を示しており、
曲線(Ｅ)は、本実施形態の補助整流平滑回路１４に入力
される電圧の時間変化を示している。また、曲線(Ｆ)
は、それぞれの一次巻線に流れる電流の時間変化を示し
ている。

【００８６】この場合には、曲線(Ｄ)の立ち上がり部分
９３₁、９３₂には、大きなサージ電圧が乗っている。従
来回路では、このように大きなサージ電圧が乗ると、検
出電圧にサージ電圧が与える影響が大きくなり、その結
果、出力電圧を一定値に保つことができなくなってしま
っていた。

【００８７】しかしながら、本実施形態の電源回路１で
は、無負荷状態と同様に、サージ電圧が現れる期間(図
２(ｂ)の符号Ｔ₂₁、Ｔ₂₂)には、遅延トランジスタ８１
は導通せず、その結果曲線(Ｅ)の立ち上がり部分９
５₁、９５₂にはほとんどサージ電圧は乗っていない。

【００８８】以上説明したように、本実施形態の電源回
路１では、無負荷状態でも全負荷状態でも、補助整流平
滑回路１４に入力される電圧にはサージ電圧が乗らな
い。このため従来と異なり、検出電圧にもサージ電圧は
乗らないことが確認できた。その結果、出力電圧をほぼ
一定値に保つことができる。

【００８９】なお、本実施形態では、スイッチ素子とし
て、ｎチャネルＭＯＳトランジスタからなるスイッチト
ランジスタ１３を用いているが、本発明のスイッチ素子
はこれに限られるものではなく、例えばｐチャネルＭＯ
Ｓトランジスタで構成してもよい。

【００９０】また、本実施形態では、遅延トランジスタ
として、ＰＮＰ型トランジスタで構成された遅延トラン
ジスタ８１を用いているが、本発明の遅延トランジスタ
はこれに限られるものではなく、例えばＮＰＮ型トラン
ジスタで構成してもよいし、あるいはＭＯＳＦＥＴで構
成してもよい。

【００９１】また、本実施形態では、二次側整流平滑回
路３の整流用素子として、整流トランジスタ２１を用い
ているが、本発明はこれに限らず、ダイオードを用いて
もよい。

【００９２】また、本実施形態では、電流制限抵抗８２
は、遅延コンデンサ８４と直列に接続されているものと
しているが、本発明はこれに限らず、遅延コンデンサ８
４の充電経路に挿入されていればよい。

【００９３】なお、上述したＰＷＭ制御回路５は、検出
巻線４２に接続された補助電源回路７０から供給される
電圧を電源電圧として動作している。この補助電源回路
７０は、ダイオード７１と抵抗７２とコンデンサ７３と
を有しており、抵抗７２とコンデンサ７３とでローパス
フィルタを構成しており、ダイオード７１で検出巻線４
２の端子ｃ、ｄ間の電圧を整流した後に、ローパスフィ
ルタで高帯域成分を除去して直流電圧を生成し、ＰＷＭ
制御回路５の電源電圧を生成している。しかしながら、
ＰＷＭ制御回路５の電源電圧は、かかる構成の電源回路
で構成しなくともよく、一定電圧を生成できる電源回路
であればよい。

【００９４】

【発明の効果】サージマスク回路で、サージ電圧が検出
巻線に現れる期間だけ、検出巻線の両端の電圧を整流平
滑回路に出力しないようにし、検出電圧にサージ電圧が
乗らないようにすることで、出力電圧をほぼ一定値に保
つことができる。

【図面の簡単な説明】

【図１】本発明の電源回路の一例を示す回路図

【図２】(ａ)：従来の電源回路と本発明の電源回路とに
ついて、無負荷時において補助整流平滑回路に入力され
る電圧の時間変化を示す波形図 (ｂ)：従来の電源回路と本発明の電源回路とについて、
全負荷時において補助整流平滑回路に入力される電圧の
時間変化を示す波形図

【図３】従来の電源回路を示す回路図

【符号の説明】

１……電源回路 ２……一次側電流供給回路 ３……
二次側整流平滑回路 ４……トランス ５……ＰＷＭ制御回路 ６……誤差
電圧生成回路 ７……制御回路 １３……スイッチ
トランジスタ(スイッチ素子) １４……補助整流平滑
回路 ４１……一次巻線 ４２……検出巻線 ４
３……二次巻線 ５０……誤差アンプ ８１……遅延トランジスタ
８４……遅延コンデンサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】一次巻線と、 前記一次巻線に直列接続されたスイッチ素子と、 前記スイッチ素子をスイッチング動作させる制御回路
   と、 前記一次巻線に磁気結合され、前記スイッチ素子のスイ
   ッチング動作により、前記一次巻線にスイッチング電流
   が流れたときに、それぞれ電圧が誘起される検出巻線と
   二次巻線と、 前記二次巻線に接続され、前記二次巻線に誘起された電
   圧を整流平滑し、負荷に電力を供給する二次側整流平滑
   回路と、 前記検出巻線に接続され、前記検出巻線に誘起された電
   圧の大きさに応じた検出電圧を生成し、前記制御回路に
   出力する補助整流平滑回路とを有し、 前記制御回路は、前記スイッチ素子のスイッチング動作
   を制御し、前記検出電圧の大きさを一定に維持すること
   で、前記二次側整流平滑回路の出力電圧を一定に維持す
   るように構成された電源回路において、 前記補助整流平滑回路は、前記検出巻線に誘起された電
   圧によって充電される遅延コンデンサと、 前記遅延コンデンサの充電電圧が所定値以上になると導
   通する遅延トランジスタとを有し、 前記検出巻線と前記補助整流平滑回路は、前記遅延トラ
   ンジスタが遮断状態のときは切り離され、前記遅延トラ
   ンジスタが導通状態になると接続されるように構成され
   た電源回路。
2. 【請求項２】前記遅延コンデンサの充電経路に挿入さ
   れ、前記遅延コンデンサが充電する際に流れる電流を制
   限する電流制限抵抗を有することを特徴とする請求項１
   記載の電源回路。