JP2002186757A - 遊技機 - Google Patents
遊技機Info
- Publication number
- JP2002186757A JP2002186757A JP2000391430A JP2000391430A JP2002186757A JP 2002186757 A JP2002186757 A JP 2002186757A JP 2000391430 A JP2000391430 A JP 2000391430A JP 2000391430 A JP2000391430 A JP 2000391430A JP 2002186757 A JP2002186757 A JP 2002186757A
- Authority
- JP
- Japan
- Prior art keywords
- control board
- power
- power failure
- circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
(57)【要約】
【課題】 電源投入時に停電が発生した場合であって
も、制御基板のプログラム動作を保障し、誤動作を防止
する。 【解決手段】 主制御基板Cには、CRフィルタ31,
32と、モノステーブルマルチバイブレータ33と、リ
セット信号作成回路34と、電源監視回路35と、強制
リセット回路36と、リセット合成回路37と、CPU
11とが備えられている。そして、電源監視回路35及
び強制リセット回路36により、電源投入直後の停電の
発生を検知し、これに基づいてCPU11にリセットを
かける様にしたので、電源投入直後の停電によってCP
U11の動作が保障できなくなる状態を有効に回避する
ことができる。
も、制御基板のプログラム動作を保障し、誤動作を防止
する。 【解決手段】 主制御基板Cには、CRフィルタ31,
32と、モノステーブルマルチバイブレータ33と、リ
セット信号作成回路34と、電源監視回路35と、強制
リセット回路36と、リセット合成回路37と、CPU
11とが備えられている。そして、電源監視回路35及
び強制リセット回路36により、電源投入直後の停電の
発生を検知し、これに基づいてCPU11にリセットを
かける様にしたので、電源投入直後の停電によってCP
U11の動作が保障できなくなる状態を有効に回避する
ことができる。
Description
【0001】
【発明の属する技術分野】本発明は、遊技機に係り、特
に、電源投入時の処理に特徴を有する遊技機に関するも
のである。
に、電源投入時の処理に特徴を有する遊技機に関するも
のである。
【0002】
【従来の技術】従来、パチンコホールにおいて停電が発
生した場合に、各パチンコ機におけるその時点での賞球
払い出し情報を保持しておく必要があり、入賞した球を
証拠球としてストックしておき、電源復旧後に証拠球を
1個ずつ排出することにより賞球の払い出しを実行する
方式がとられていた。なお、パチンコ機においては、ど
の入賞口に入賞したかによって、例えば、5個〜15個
のいずれの個数の賞球を払い出すかが異なっていた。
生した場合に、各パチンコ機におけるその時点での賞球
払い出し情報を保持しておく必要があり、入賞した球を
証拠球としてストックしておき、電源復旧後に証拠球を
1個ずつ排出することにより賞球の払い出しを実行する
方式がとられていた。なお、パチンコ機においては、ど
の入賞口に入賞したかによって、例えば、5個〜15個
のいずれの個数の賞球を払い出すかが異なっていた。
【0003】ところが、証拠球をストックしておく従来
の方式では、停電前にどの入賞口に入賞した球かまでは
記録できないため、電源復旧時に、証拠球の数だけ、最
大払い出し個数の賞球を払い出すといった方式が採用さ
れていた。このため、電源復旧時の賞球払い出し数が実
際の遊技状態と合致しないという問題があった。
の方式では、停電前にどの入賞口に入賞した球かまでは
記録できないため、電源復旧時に、証拠球の数だけ、最
大払い出し個数の賞球を払い出すといった方式が採用さ
れていた。このため、電源復旧時の賞球払い出し数が実
際の遊技状態と合致しないという問題があった。
【0004】
【発明が解決しようとする課題】そこで、出願人は、停
電発生時の遊技状態や遊技球の払い出し状態を主制御基
板や払出制御基板のバックアップRAMに記憶してお
き、電源復旧時に、このバックアップRAMの内容に基
づいて遊技を再開する新しい方式を採用する方向で検討
している。
電発生時の遊技状態や遊技球の払い出し状態を主制御基
板や払出制御基板のバックアップRAMに記憶してお
き、電源復旧時に、このバックアップRAMの内容に基
づいて遊技を再開する新しい方式を採用する方向で検討
している。
【0005】しかし、本願出願人がこの新しい方式の採
用を検討したところ、この新しい方式においても、以下
の様な問題があることが分かった。
用を検討したところ、この新しい方式においても、以下
の様な問題があることが分かった。
【0006】具体的には、電源投入時の制御基板のリセ
ット中およびセキュリティチェック中に停電が発生した
場合、停電処理を実行することなく電源断の状態になっ
てしまうため、遊技状態を正しくバックアップすること
ができず、誤動作の原因となる可能性があるという問題
である。
ット中およびセキュリティチェック中に停電が発生した
場合、停電処理を実行することなく電源断の状態になっ
てしまうため、遊技状態を正しくバックアップすること
ができず、誤動作の原因となる可能性があるという問題
である。
【0007】そこで、本発明は、電源投入時に停電が発
生した場合であっても、制御基板のプログラム動作を保
障し、誤動作を防止することを目的とするものである。
生した場合であっても、制御基板のプログラム動作を保
障し、誤動作を防止することを目的とするものである。
【0008】
【課題を解決するための手段】かかる目的を達成するた
めになされた本発明の遊技機は、以下のような構成から
なる課題解決手段を採用した。
めになされた本発明の遊技機は、以下のような構成から
なる課題解決手段を採用した。
【0009】(1)停電が発生した場合に、停電発生時
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源投入直後に停電が発生した場合には電源基板
からのリセット信号の有無に関わらず当該主制御基板の
CPUのリセットを行うための回路を備えていることを
特徴とする遊技機。
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源投入直後に停電が発生した場合には電源基板
からのリセット信号の有無に関わらず当該主制御基板の
CPUのリセットを行うための回路を備えていることを
特徴とする遊技機。
【0010】この(1)の遊技機によれば、停電が発生
すると、電源基板から停電信号が送出され、この停電信
号が主制御基板や払出制御基板のNMI(ノンマスカブ
ルインタラプタ)端子に入力され、これにより各制御基
板のCPUにおいてNMI割込が発生し、遊技状態及び
遊技球の払い出し状態を記憶しておく処理を含む停電処
理が実行される。ここで、主として、遊技状態の記憶は
主制御基板が、遊技球の払い出し状態の記憶は払出制御
基板が実行する。こうして、停電発生時には、その時点
での遊技状態及び遊技球の払い出し状態が主制御基板及
び払出制御基板において記憶される。
すると、電源基板から停電信号が送出され、この停電信
号が主制御基板や払出制御基板のNMI(ノンマスカブ
ルインタラプタ)端子に入力され、これにより各制御基
板のCPUにおいてNMI割込が発生し、遊技状態及び
遊技球の払い出し状態を記憶しておく処理を含む停電処
理が実行される。ここで、主として、遊技状態の記憶は
主制御基板が、遊技球の払い出し状態の記憶は払出制御
基板が実行する。こうして、停電発生時には、その時点
での遊技状態及び遊技球の払い出し状態が主制御基板及
び払出制御基板において記憶される。
【0011】一方、停電から復旧する等して遊技機に電
源が投入されると、主制御基板に対して、電源基板から
リセット信号が送出され、これに基づいて、リセット→
セキュリティチェック→プログラム動作といった手順で
電源投入時の動作が行われる。このとき、電源投入直後
のプログラム動作が開始される前の状態において停電が
発生した様な場合には、主制御基板のCPUでは、これ
を把握することができない。これに対し、(1)の遊技
機によれば、電源投入直後に停電が発生した場合には電
源基板からのリセット信号の有無に関わらず当該主制御
基板のCPUのリセットを行うための回路が動作し、主
制御基板のCPUに対して強制的にリセットをかける。
この結果、主制御基板のCPUにおいては、プログラム
動作の開始が待機された状態となる。これにより、
(1)の遊技機では、停電から電源が復旧する等して遊
技機に電源が投入されてもすぐにはプログラム動作が開
始されないことになる。この様な作用を奏する様にした
理由を以下に述べる。
源が投入されると、主制御基板に対して、電源基板から
リセット信号が送出され、これに基づいて、リセット→
セキュリティチェック→プログラム動作といった手順で
電源投入時の動作が行われる。このとき、電源投入直後
のプログラム動作が開始される前の状態において停電が
発生した様な場合には、主制御基板のCPUでは、これ
を把握することができない。これに対し、(1)の遊技
機によれば、電源投入直後に停電が発生した場合には電
源基板からのリセット信号の有無に関わらず当該主制御
基板のCPUのリセットを行うための回路が動作し、主
制御基板のCPUに対して強制的にリセットをかける。
この結果、主制御基板のCPUにおいては、プログラム
動作の開始が待機された状態となる。これにより、
(1)の遊技機では、停電から電源が復旧する等して遊
技機に電源が投入されてもすぐにはプログラム動作が開
始されないことになる。この様な作用を奏する様にした
理由を以下に述べる。
【0012】主制御基板においては、例えば停電から電
源が復旧する等して遊技機に電源が投入されると、プロ
グラム動作を開始する前にセキュリティチェック等が実
行される。このセキュリティチェック等を実行している
期間内は、停電によるNMI割込を受け付けることがで
きないので、主制御基板のCPUは停電の発生を検知す
ることができない。このため、電源が投入された直後に
停電が発生すると、この停電の発生を検知できずにプロ
グラム動作が開始されるおそれがある。この場合、プロ
グラム動作の途中でいきなり電源断の状態になり、正常
な停電処理が実行できないことになる。従って、電源投
入直後に停電が発生すると、停電処理によってプログラ
ム動作を正常に終了するといったことができず、その後
の動作を保障できなくなるおそれがある。以上の理由に
より、(1)の遊技機では、上述の様に、停電から電源
が復旧した場合の様に遊技機に電源が投入された直後の
状態にあるときに停電が発生した場合には、上述の回路
が作動して、プログラム動作の開始を待機させることと
したのである。なお、停電信号をNMI割込ではなく、
INT割込とした場合も、同様の問題が発生するが、
(1)の遊技機は、この場合も問題を回避することがで
きる。
源が復旧する等して遊技機に電源が投入されると、プロ
グラム動作を開始する前にセキュリティチェック等が実
行される。このセキュリティチェック等を実行している
期間内は、停電によるNMI割込を受け付けることがで
きないので、主制御基板のCPUは停電の発生を検知す
ることができない。このため、電源が投入された直後に
停電が発生すると、この停電の発生を検知できずにプロ
グラム動作が開始されるおそれがある。この場合、プロ
グラム動作の途中でいきなり電源断の状態になり、正常
な停電処理が実行できないことになる。従って、電源投
入直後に停電が発生すると、停電処理によってプログラ
ム動作を正常に終了するといったことができず、その後
の動作を保障できなくなるおそれがある。以上の理由に
より、(1)の遊技機では、上述の様に、停電から電源
が復旧した場合の様に遊技機に電源が投入された直後の
状態にあるときに停電が発生した場合には、上述の回路
が作動して、プログラム動作の開始を待機させることと
したのである。なお、停電信号をNMI割込ではなく、
INT割込とした場合も、同様の問題が発生するが、
(1)の遊技機は、この場合も問題を回避することがで
きる。
【0013】この結果、(1)の遊技機によれば、停電
から電源が復旧した場合の様な電源投入直後に停電が発
生した場合に、プログラム動作が開始されておらず、プ
ログラム動作の途中でいきなり電源断になるといった事
態を回避することができる。従って、主制御基板におい
て、停電時に記憶しておいた遊技状態が破壊されるとい
ったことがない。よって、この(1)の遊技機によれ
ば、電源投入直後に発生する停電によって、遊技状態や
遊技球の払い出し状態に関して誤動作が発生するといっ
た事態を有効に防止することができる。
から電源が復旧した場合の様な電源投入直後に停電が発
生した場合に、プログラム動作が開始されておらず、プ
ログラム動作の途中でいきなり電源断になるといった事
態を回避することができる。従って、主制御基板におい
て、停電時に記憶しておいた遊技状態が破壊されるとい
ったことがない。よって、この(1)の遊技機によれ
ば、電源投入直後に発生する停電によって、遊技状態や
遊技球の払い出し状態に関して誤動作が発生するといっ
た事態を有効に防止することができる。
【0014】より具体的には、以下の(2)、(3)の
様に構成することができる。
様に構成することができる。
【0015】(2)停電が発生した場合に、停電発生時
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源基板からの停電信号を監視し、プログラム動
作に入る前の場合、該停電信号が停電発生時の信号に変
化した場合には、当該主制御基板のCPUに対して強制
的にリセットをかける強制リセット回路を備えているこ
とを特徴とする遊技機。
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源基板からの停電信号を監視し、プログラム動
作に入る前の場合、該停電信号が停電発生時の信号に変
化した場合には、当該主制御基板のCPUに対して強制
的にリセットをかける強制リセット回路を備えているこ
とを特徴とする遊技機。
【0016】この(2)の遊技機によれば、電源投入直
後でCPUのセキュリティチェック中の様にNMI割込
等による停電の検出ができない状態にあるときに停電が
発生した場合に、強制リセット回路が停電信号に基づい
て停電の発生を検知してCPUに強制的にリセットをか
けるので、この様な電源投入直後の停電時にもCPUに
よるユーザプログラムの実行開始を待機させることがで
き、この結果、停電から完全に復旧した後のCPUの動
作を保障することが可能になっている。
後でCPUのセキュリティチェック中の様にNMI割込
等による停電の検出ができない状態にあるときに停電が
発生した場合に、強制リセット回路が停電信号に基づい
て停電の発生を検知してCPUに強制的にリセットをか
けるので、この様な電源投入直後の停電時にもCPUに
よるユーザプログラムの実行開始を待機させることがで
き、この結果、停電から完全に復旧した後のCPUの動
作を保障することが可能になっている。
【0017】(3)停電が発生した場合に、停電発生時
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源基板の電源電圧を監視して、電源基板からの
電源リセット信号がなくても電源電圧が所定値以下にな
った場合には当該主制御基板のCPUのリセットを行う
電源監視回路を備えていることを特徴とする遊技機。
の遊技状態及び遊技球の払い出し状態を記憶しておく処
理を含む停電処理を実行する遊技機であって、主制御基
板に、電源基板の電源電圧を監視して、電源基板からの
電源リセット信号がなくても電源電圧が所定値以下にな
った場合には当該主制御基板のCPUのリセットを行う
電源監視回路を備えていることを特徴とする遊技機。
【0018】この(3)の遊技機によれば、電源投入直
後でCPUのセキュリティチェック中の様にNMI割込
等による停電の検出ができない状態にあるときに停電が
発生した場合に、即ち、電源のみが入ってリセット信号
が未接続の場合や電源投入後に電源コネクタを抜き差し
した場合にCPUが暴走しない。この結果、CPUの異
常動作を防止することが可能になっている。
後でCPUのセキュリティチェック中の様にNMI割込
等による停電の検出ができない状態にあるときに停電が
発生した場合に、即ち、電源のみが入ってリセット信号
が未接続の場合や電源投入後に電源コネクタを抜き差し
した場合にCPUが暴走しない。この結果、CPUの異
常動作を防止することが可能になっている。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しつつ説明する。本実施の形態では、遊
技機の一例として弾球遊技機の一種であるパチンコ機、
特に、第1種パチンコ遊技機を取り上げて説明する。な
お、本発明を第2種パチンコ機や第3種パチンコ機やパ
チスロ機等に用いることができるということは、当然で
ある。
て、図面を参照しつつ説明する。本実施の形態では、遊
技機の一例として弾球遊技機の一種であるパチンコ機、
特に、第1種パチンコ遊技機を取り上げて説明する。な
お、本発明を第2種パチンコ機や第3種パチンコ機やパ
チスロ機等に用いることができるということは、当然で
ある。
【0020】図1は、実施の形態としてのパチンコ機P
の遊技盤の正面図である。遊技盤1の周囲には、打球が
入賞することにより5個から15個の球が払い出される
複数の入賞口2が設けられている。また、遊技盤1の中
央には、複数種類の識別情報としての図柄などを表示す
る液晶ディスプレイ(LCD)3が設けられている。こ
のLCD3の表示画面は、左、中央、右の各表示領域に
3分割されている。そして、3分割された各表示領域に
おいて、それぞれ上から下へと上下方向に画面がスクロ
ールしながら図柄の変動表示が行われる。
の遊技盤の正面図である。遊技盤1の周囲には、打球が
入賞することにより5個から15個の球が払い出される
複数の入賞口2が設けられている。また、遊技盤1の中
央には、複数種類の識別情報としての図柄などを表示す
る液晶ディスプレイ(LCD)3が設けられている。こ
のLCD3の表示画面は、左、中央、右の各表示領域に
3分割されている。そして、3分割された各表示領域に
おいて、それぞれ上から下へと上下方向に画面がスクロ
ールしながら図柄の変動表示が行われる。
【0021】LCD3の下方には、図柄作動口(第1種
始動口)4が設けられている。打球がこの図柄作動口4
を通過することにより、前記したLCD3の変動表示が
開始される。図柄作動口4の下方には、特定入賞口(大
入賞口)5が設けられている。この特定入賞口5は、L
CD3の変動後の表示結果が予め定められた図柄の組合
せの1つと一致する場合に、大当たりとなって、打球が
入賞しやすいように所定時間(例えば、30秒経過する
まで)、あるいは、打球が10個入賞するまで開放され
る。
始動口)4が設けられている。打球がこの図柄作動口4
を通過することにより、前記したLCD3の変動表示が
開始される。図柄作動口4の下方には、特定入賞口(大
入賞口)5が設けられている。この特定入賞口5は、L
CD3の変動後の表示結果が予め定められた図柄の組合
せの1つと一致する場合に、大当たりとなって、打球が
入賞しやすいように所定時間(例えば、30秒経過する
まで)、あるいは、打球が10個入賞するまで開放され
る。
【0022】この特定入賞口5内には、Vゾーン5aが
設けられている。そして、特定入賞口5の開放中に、打
球がこのVゾーン5a内を通過すると、継続権が成立し
て、特定入賞口5の閉鎖後、再度、その特定入賞口5が
所定時間(又は、特定入賞口5に打球が所定個数入賞す
るまで)開放される。この特定入賞口5の開閉動作は、
最高で16回(16ラウンド)繰り返し実行可能にされ
ている。この特定入賞口5の開閉動作の行われ得る状態
が、所定の遊技価値が付与された状態(いわゆる特別遊
技状態)である。
設けられている。そして、特定入賞口5の開放中に、打
球がこのVゾーン5a内を通過すると、継続権が成立し
て、特定入賞口5の閉鎖後、再度、その特定入賞口5が
所定時間(又は、特定入賞口5に打球が所定個数入賞す
るまで)開放される。この特定入賞口5の開閉動作は、
最高で16回(16ラウンド)繰り返し実行可能にされ
ている。この特定入賞口5の開閉動作の行われ得る状態
が、所定の遊技価値が付与された状態(いわゆる特別遊
技状態)である。
【0023】また、遊技盤1およびその周辺の各所に
は、複数のランプ7が配設されている。これらのランプ
7は遊技の内容に応じて点灯又は消灯して、遊技の興趣
を盛り上げると共に、遊技の進行状況を遊技者に表示す
る。
は、複数のランプ7が配設されている。これらのランプ
7は遊技の内容に応じて点灯又は消灯して、遊技の興趣
を盛り上げると共に、遊技の進行状況を遊技者に表示す
る。
【0024】図2は、パチンコ機Pの電気的な構成を概
略的に示したブロック図である。図2に示すように、パ
チンコ機Pは、主制御基板C及び払出制御基板Hに対し
て停電信号を送出する停電監視回路20を備えた電源基
板Vを有している。また、主制御基板Cには、複数の制
御基板H,D,S,Lが接続されている。この主制御基
板Cは、遊技内容の制御を行うためのものであり、この
主制御基板Cに接続された各種スイッチSWから出力さ
れる信号と、主制御基板C内に設けられるカウンタ値な
どとに基づいて、各制御基板H,D,S,Lへ制御コマ
ンドを送信して遊技の制御を行っている。
略的に示したブロック図である。図2に示すように、パ
チンコ機Pは、主制御基板C及び払出制御基板Hに対し
て停電信号を送出する停電監視回路20を備えた電源基
板Vを有している。また、主制御基板Cには、複数の制
御基板H,D,S,Lが接続されている。この主制御基
板Cは、遊技内容の制御を行うためのものであり、この
主制御基板Cに接続された各種スイッチSWから出力さ
れる信号と、主制御基板C内に設けられるカウンタ値な
どとに基づいて、各制御基板H,D,S,Lへ制御コマ
ンドを送信して遊技の制御を行っている。
【0025】主制御基板Cには、ワンチップマイコンと
してのCPU11が搭載されている。CPU11は、演
算装置としてのCPUと、制御プログラムを記憶するR
OMと、制御プログラムの実行時に各種のデータを書き
換え可能に記憶するRAM12と、タイマ割込回路と、
フリーランニングカウンタと、ウォッチドッグタイマ
と、チップセレクトロジックなどといった各種の回路を
ワンチップに内蔵したものである。これらの回路の他
に、パチンコ機Pの遊技の制御(大当たりの有無を決定
する制御)に使用される乱数を発生するための乱数発生
回路や、このCPU11に固有の識別番号(ID番号)
を記憶してその識別番号を所定の操作により出力するI
D出力回路を有している。
してのCPU11が搭載されている。CPU11は、演
算装置としてのCPUと、制御プログラムを記憶するR
OMと、制御プログラムの実行時に各種のデータを書き
換え可能に記憶するRAM12と、タイマ割込回路と、
フリーランニングカウンタと、ウォッチドッグタイマ
と、チップセレクトロジックなどといった各種の回路を
ワンチップに内蔵したものである。これらの回路の他
に、パチンコ機Pの遊技の制御(大当たりの有無を決定
する制御)に使用される乱数を発生するための乱数発生
回路や、このCPU11に固有の識別番号(ID番号)
を記憶してその識別番号を所定の操作により出力するI
D出力回路を有している。
【0026】CPU11には、電源断時においてもバッ
クアップ電圧が供給されている。よって、停電などの発
生によって電源がオフされても、CPU11のRAM1
2のデータはバックアップされる。RAM12には、賞
球の払い出し残数が記憶されるので、停電時においても
賞球の払い出し残数を記憶し続けて、停電の解消後に残
りの賞球の払い出しを行うことができる。なお、本実施
の形態のRAM12は、その全データがバックアップさ
れており、前記した賞球の払い出し残数以外のデータも
バックアップされる。しかし、必ずしもRAM12の全
データをバックアップする必要はなく、全データのバッ
クアップに代えて、RAM12の一部分のデータ(賞球
払い出し残数)のみをバックアップするように構成して
も良い。
クアップ電圧が供給されている。よって、停電などの発
生によって電源がオフされても、CPU11のRAM1
2のデータはバックアップされる。RAM12には、賞
球の払い出し残数が記憶されるので、停電時においても
賞球の払い出し残数を記憶し続けて、停電の解消後に残
りの賞球の払い出しを行うことができる。なお、本実施
の形態のRAM12は、その全データがバックアップさ
れており、前記した賞球の払い出し残数以外のデータも
バックアップされる。しかし、必ずしもRAM12の全
データをバックアップする必要はなく、全データのバッ
クアップに代えて、RAM12の一部分のデータ(賞球
払い出し残数)のみをバックアップするように構成して
も良い。
【0027】払出制御基板Hは、各種スイッチSWから
出力される信号や主制御基板Cから送信される制御コマ
ンドに基づいて、賞球の払出制御を行ったり、独自に貸
し球の払い出しを行ったりするものであり、主制御基板
Cの他に、遊技盤1内の遊技領域へ球を発射するための
発射モータ10を制御する発射制御基板Bと、賞球や貸
し球を払い出すための払出モータ9とが接続されてい
る。
出力される信号や主制御基板Cから送信される制御コマ
ンドに基づいて、賞球の払出制御を行ったり、独自に貸
し球の払い出しを行ったりするものであり、主制御基板
Cの他に、遊技盤1内の遊技領域へ球を発射するための
発射モータ10を制御する発射制御基板Bと、賞球や貸
し球を払い出すための払出モータ9とが接続されてい
る。
【0028】この払出制御基板HのRAM13には、電
源断時においてもバックアップ電圧が供給されている。
よって、停電などの発生によって電源がオフされた場合
にも、RAM13のデータはバックアップされる。RA
M13には、賞球や貸し球の払い出し残数が記憶される
ので、停電時にもこれらを記憶し続けて、停電の解消後
に残りの賞球や貸し球を払い出すことができる。なお、
本実施の形態のパチンコ機PにおけるRAM13は、前
記したCPU11のRAM12の場合と同様に、その全
データがバックアップされているので、賞球や貸し球の
払い出し残数以外のデータもバックアップされる。しか
し、必ずしもRAM13の全データをバックアップする
必要はなく、全データのバックアップに代えて、RAM
13の一部分のデータ(賞球や貸し球の払い出し残数)
のみをバックアップするように構成しても良い。
源断時においてもバックアップ電圧が供給されている。
よって、停電などの発生によって電源がオフされた場合
にも、RAM13のデータはバックアップされる。RA
M13には、賞球や貸し球の払い出し残数が記憶される
ので、停電時にもこれらを記憶し続けて、停電の解消後
に残りの賞球や貸し球を払い出すことができる。なお、
本実施の形態のパチンコ機PにおけるRAM13は、前
記したCPU11のRAM12の場合と同様に、その全
データがバックアップされているので、賞球や貸し球の
払い出し残数以外のデータもバックアップされる。しか
し、必ずしもRAM13の全データをバックアップする
必要はなく、全データのバックアップに代えて、RAM
13の一部分のデータ(賞球や貸し球の払い出し残数)
のみをバックアップするように構成しても良い。
【0029】主制御基板Cおよび払出制御基板Hにバッ
クアップされるデータは、パチンコ機Pの裏面側に設け
られたクリアスイッチSW1を押下することにより、R
AM消去信号を送出して消去(クリア)することができ
る。なお、かかるバックアップデータのクリアは、その
クリアが誤って行われないように、クリアスイッチSW
1が所定のタイミングで操作された場合に限り行われる
ようにされている。例えば、クリアスイッチSW1を操
作した状態で電源が投入された場合や、クリアスイッチ
SW1を操作した状態で電源がオフされた場合、クリア
スイッチSW1が所定時間内に複数回操作された場合、
或いは、クリアスイッチSW1を2以上設け、そのクリ
アスイッチSW1が所定の順序で若しくは同時に操作さ
れた場合に、バックアップデータのクリアを行うように
している。
クアップされるデータは、パチンコ機Pの裏面側に設け
られたクリアスイッチSW1を押下することにより、R
AM消去信号を送出して消去(クリア)することができ
る。なお、かかるバックアップデータのクリアは、その
クリアが誤って行われないように、クリアスイッチSW
1が所定のタイミングで操作された場合に限り行われる
ようにされている。例えば、クリアスイッチSW1を操
作した状態で電源が投入された場合や、クリアスイッチ
SW1を操作した状態で電源がオフされた場合、クリア
スイッチSW1が所定時間内に複数回操作された場合、
或いは、クリアスイッチSW1を2以上設け、そのクリ
アスイッチSW1が所定の順序で若しくは同時に操作さ
れた場合に、バックアップデータのクリアを行うように
している。
【0030】表示用制御基板Dは、主制御基板Cから送
信される制御コマンドに基づいて、LCD3の変動表示
を制御するためのものである。効果音制御基板Sは、主
制御基板Cから送信される制御コマンドに基づいて、遊
技の進行に合わせた効果音をスピーカ6から出力するた
めのものであり、ランプ制御基板Lは、主制御基板Cか
ら送信される制御コマンドに基づいて、各ランプ7の点
灯及び消灯を制御するためのものである。
信される制御コマンドに基づいて、LCD3の変動表示
を制御するためのものである。効果音制御基板Sは、主
制御基板Cから送信される制御コマンドに基づいて、遊
技の進行に合わせた効果音をスピーカ6から出力するた
めのものであり、ランプ制御基板Lは、主制御基板Cか
ら送信される制御コマンドに基づいて、各ランプ7の点
灯及び消灯を制御するためのものである。
【0031】これら主制御基板Cと各制御基板H,D,
S,Lとの間には、出力を一旦蓄積するバッファ8がそ
れぞれ接続されている(図2では簡単のため1つのみ図
示している)。
S,Lとの間には、出力を一旦蓄積するバッファ8がそ
れぞれ接続されている(図2では簡単のため1つのみ図
示している)。
【0032】停電監視回路20は、電源オフ時又は停電
の発生時に、停電信号21を主制御基板Cおよび払出制
御基板Hへ出力すると共に、電源のオン時又は停電信号
21の出力後の所定条件下においてリセット信号22を
各制御基板C,H,D,S,L,Bへ出力するための回
路である。主制御基板Cおよび払出制御基板Hは、停電
監視回路20から出力される停電信号21を入力する
と、それぞれのRAM12,13に記憶されるバックア
ップデータを適切に保持するために、パチンコ機Pの遊
技の制御の終了処理(停電処理)をそれぞれ開始する。
電源基板Vから主制御基板Cおよび払出制御基板へ供給
される制御系の駆動電圧(5ボルト)は、停電の発生後
(又は電源のオフ後)においても、所定時間の間、正常
作動範囲の電圧値を保つように構成されている。よっ
て、主制御基板Cおよび払出制御基板Hは、停電信号2
1の入力後に、遊技の制御の終了処理を開始しても、十
分にその終了処理を完了することができるのである。
の発生時に、停電信号21を主制御基板Cおよび払出制
御基板Hへ出力すると共に、電源のオン時又は停電信号
21の出力後の所定条件下においてリセット信号22を
各制御基板C,H,D,S,L,Bへ出力するための回
路である。主制御基板Cおよび払出制御基板Hは、停電
監視回路20から出力される停電信号21を入力する
と、それぞれのRAM12,13に記憶されるバックア
ップデータを適切に保持するために、パチンコ機Pの遊
技の制御の終了処理(停電処理)をそれぞれ開始する。
電源基板Vから主制御基板Cおよび払出制御基板へ供給
される制御系の駆動電圧(5ボルト)は、停電の発生後
(又は電源のオフ後)においても、所定時間の間、正常
作動範囲の電圧値を保つように構成されている。よっ
て、主制御基板Cおよび払出制御基板Hは、停電信号2
1の入力後に、遊技の制御の終了処理を開始しても、十
分にその終了処理を完了することができるのである。
【0033】次に、停電が発生した場合の主制御基板C
および払出制御基板Hにおいて実行される停電処理につ
いて説明する。まず、主制御基板Cにおいて実行される
停電処理を図3のフローチャートに従って説明する。
および払出制御基板Hにおいて実行される停電処理につ
いて説明する。まず、主制御基板Cにおいて実行される
停電処理を図3のフローチャートに従って説明する。
【0034】主制御基板Cでは、停電監視回路20から
停電信号を受信すると、本処理を開始し、まず最初に現
在の遊技状態を記憶する(S10)。より具体的には、
この主制御基板Cのレジスタ、スタックポインタの情報
と、停電情報とをRAM12に記憶する処理を実行す
る。次に、この主制御基板Cにより制御されている各装
置の制御信号をクリアする(S20)。より具体的に
は、第1種始動口4の入り口を縮小し、大入賞口5の入
り口を閉止した上で、遊技盤用外部情報の出力を停止す
る。
停電信号を受信すると、本処理を開始し、まず最初に現
在の遊技状態を記憶する(S10)。より具体的には、
この主制御基板Cのレジスタ、スタックポインタの情報
と、停電情報とをRAM12に記憶する処理を実行す
る。次に、この主制御基板Cにより制御されている各装
置の制御信号をクリアする(S20)。より具体的に
は、第1種始動口4の入り口を縮小し、大入賞口5の入
り口を閉止した上で、遊技盤用外部情報の出力を停止す
る。
【0035】その後、賞球の払出個数の監視を実行し
(S30)、監視終了条件が満たされた場合には(S4
0:YES)、RAMアクセスを禁止して(S50)、
電源断を待つ状態となる。なお、本実施の形態では、賞
球払出個数の監視は、払出途中の遊技球をカウントする
ため、停電発生後約200msecの間実行することと
している。
(S30)、監視終了条件が満たされた場合には(S4
0:YES)、RAMアクセスを禁止して(S50)、
電源断を待つ状態となる。なお、本実施の形態では、賞
球払出個数の監視は、払出途中の遊技球をカウントする
ため、停電発生後約200msecの間実行することと
している。
【0036】一方、払出制御基板Hにおいては、図4に
示す様な停電処理が実行される。まず最初に、現在の賞
球払出状態と貸球払出状態とを記憶する(S110)。
より具体的には、この払出制御基板Hのレジスタ、スタ
ックポインタの情報と、停電情報とをRAM13に記憶
する処理を実行する。次に、この払出制御基板Hによっ
て制御されている各装置の制御信号をクリアする(S1
20)。より具体的には、賞球モーターおよび貸球モー
ターを停止し、枠用外部情報の出力を停止する。
示す様な停電処理が実行される。まず最初に、現在の賞
球払出状態と貸球払出状態とを記憶する(S110)。
より具体的には、この払出制御基板Hのレジスタ、スタ
ックポインタの情報と、停電情報とをRAM13に記憶
する処理を実行する。次に、この払出制御基板Hによっ
て制御されている各装置の制御信号をクリアする(S1
20)。より具体的には、賞球モーターおよび貸球モー
ターを停止し、枠用外部情報の出力を停止する。
【0037】その後、通信中のコマンド処理を実行する
と共に(S130)、賞球払出個数の監視と(S14
0)、貸球払出個数の監視と(S150)を実行する。
そして、監視終了条件が満たされるまでこれらS140
およびS150の処理を実行し(S160:NO)、監
視終了条件が満たされたら(S160:YES)、RA
Mアクセスを禁止し(S170)、電源断を待つ状態に
移行する。なお、賞球払出個数および貸球払出個数の監
視は、本実施の形態では、払出途中の遊技球をカウント
するため、停電発生後約200msec間行うこととし
ている。
と共に(S130)、賞球払出個数の監視と(S14
0)、貸球払出個数の監視と(S150)を実行する。
そして、監視終了条件が満たされるまでこれらS140
およびS150の処理を実行し(S160:NO)、監
視終了条件が満たされたら(S160:YES)、RA
Mアクセスを禁止し(S170)、電源断を待つ状態に
移行する。なお、賞球払出個数および貸球払出個数の監
視は、本実施の形態では、払出途中の遊技球をカウント
するため、停電発生後約200msec間行うこととし
ている。
【0038】次に、復電処理について説明する。この復
電処理は、停電から復帰した場合、主制御基板Cおよび
払出制御基板Hにおいて実行される。以下に、電源投入
から復電処理にいたるまでの処理フローおよび両基板に
おける復電処理を述べる。
電処理は、停電から復帰した場合、主制御基板Cおよび
払出制御基板Hにおいて実行される。以下に、電源投入
から復電処理にいたるまでの処理フローおよび両基板に
おける復電処理を述べる。
【0039】電源投入から復電処理にいたるまでの処理
フローは、図5に記載した通りである。即ち、電源投入
が行われると、各基板においては、まず、内蔵レジスタ
の設定が行われる(S210)。こうしてRAMアクセ
スを許可する。続いて、RAM消去信号の読み込みが実
行される(S220)。なお、RAM消去信号は、クリ
アスイッチSW1を押下することにより発生する信号で
ある。そして、RAM消去信号がオンになっているか否
かを判断する(S230)。RAM消去信号がオン状態
の場合には(S230:YES)、RAM消去を実行す
るため初期化処理(S240)へと進んでRAMの初期
化を実行する。一方、RAM消去信号がオンではない場
合には(S230:NO)、RAM異常が発生している
か否かを判断する(S250)。そして、RAM異常が
発生している場合には(S250:YES)、同じく初
期化処理(S240)へと進んでRAMの初期化を実行
する。一方、RAM異常も起こっていない場合には(S
250:NO)、停電情報がオンになっているか否かを
判断する(S260)。ここで、停電情報がオンになっ
ていると判断された場合には(S260:YES)、復
電処理(S270)へと進み、後述する復電処理を実行
した後に、通常処理(S280)へと進んで、停電発生
時の状態から遊技を再開する。一方、停電情報がオンで
はないと判断された場合は(S260:NO)、そのま
ま通常処理(S280)へと進む。なお、この場合、直
接S280へ進むのではなく、S240へ進んで初期化
処理を実行してからS280へ進む様に構成しても構わ
ない。
フローは、図5に記載した通りである。即ち、電源投入
が行われると、各基板においては、まず、内蔵レジスタ
の設定が行われる(S210)。こうしてRAMアクセ
スを許可する。続いて、RAM消去信号の読み込みが実
行される(S220)。なお、RAM消去信号は、クリ
アスイッチSW1を押下することにより発生する信号で
ある。そして、RAM消去信号がオンになっているか否
かを判断する(S230)。RAM消去信号がオン状態
の場合には(S230:YES)、RAM消去を実行す
るため初期化処理(S240)へと進んでRAMの初期
化を実行する。一方、RAM消去信号がオンではない場
合には(S230:NO)、RAM異常が発生している
か否かを判断する(S250)。そして、RAM異常が
発生している場合には(S250:YES)、同じく初
期化処理(S240)へと進んでRAMの初期化を実行
する。一方、RAM異常も起こっていない場合には(S
250:NO)、停電情報がオンになっているか否かを
判断する(S260)。ここで、停電情報がオンになっ
ていると判断された場合には(S260:YES)、復
電処理(S270)へと進み、後述する復電処理を実行
した後に、通常処理(S280)へと進んで、停電発生
時の状態から遊技を再開する。一方、停電情報がオンで
はないと判断された場合は(S260:NO)、そのま
ま通常処理(S280)へと進む。なお、この場合、直
接S280へ進むのではなく、S240へ進んで初期化
処理を実行してからS280へ進む様に構成しても構わ
ない。
【0040】次に、主制御基板Cが実行する復電処理に
ついて、図6のフローチャートに従って説明する。この
主制御基板Cによる復電処理では、まず、スタックポイ
ンタを復帰させ(S310)、停電情報をクリアした後
(S320)、各装置の復帰処理を実行する(S330
〜S390)。具体的には、まず、普通図柄表示装置を
復帰させる(S330)。続いて、特別図柄表示装置を
復帰させる(S340)。その後、遊技状態(低確率ま
たは高確率)のコマンドをランプ制御基板Lに対して送
信してランプ制御装置を復帰させる(S350)。ま
た、タンク球状態コマンドと下皿状態コマンドを払出制
御基板Hに送信して払出許可を実行する(S360)。
そして、賞球払出装置を停電前の状態に復帰させる(S
370)。その後、INT割込を設定し(S380)、
レジスタを復帰させることで遊技状態の復帰を実行する
(S390)。こうして各装置の復帰が完了したら通常
処理に進み、停電発生時の状態から遊技を再開させる。
ついて、図6のフローチャートに従って説明する。この
主制御基板Cによる復電処理では、まず、スタックポイ
ンタを復帰させ(S310)、停電情報をクリアした後
(S320)、各装置の復帰処理を実行する(S330
〜S390)。具体的には、まず、普通図柄表示装置を
復帰させる(S330)。続いて、特別図柄表示装置を
復帰させる(S340)。その後、遊技状態(低確率ま
たは高確率)のコマンドをランプ制御基板Lに対して送
信してランプ制御装置を復帰させる(S350)。ま
た、タンク球状態コマンドと下皿状態コマンドを払出制
御基板Hに送信して払出許可を実行する(S360)。
そして、賞球払出装置を停電前の状態に復帰させる(S
370)。その後、INT割込を設定し(S380)、
レジスタを復帰させることで遊技状態の復帰を実行する
(S390)。こうして各装置の復帰が完了したら通常
処理に進み、停電発生時の状態から遊技を再開させる。
【0041】次に、払出制御基板Hが実行する復電処理
について、図7のフローチャートに従って説明する。こ
の払出制御基板Hによる復電処理では、まず、スタック
ポインタを復帰させ(S410)、停電情報をクリアし
た後(S420)、主制御基板Cから払出許可通知が送
信されてくるのを待つ(S430,S440)。そし
て、払出許可通知に対応するコマンドを受信したら(S
440:YES)、レジスタを復帰させて賞球払出状態
と貸球払出状態を停電前の状態に復帰させる(S45
0)。こうして停電からの復電処理が完了したら、通常
処理に移行し、停電発生時の状態から遊技球の払い出し
を再開する。
について、図7のフローチャートに従って説明する。こ
の払出制御基板Hによる復電処理では、まず、スタック
ポインタを復帰させ(S410)、停電情報をクリアし
た後(S420)、主制御基板Cから払出許可通知が送
信されてくるのを待つ(S430,S440)。そし
て、払出許可通知に対応するコマンドを受信したら(S
440:YES)、レジスタを復帰させて賞球払出状態
と貸球払出状態を停電前の状態に復帰させる(S45
0)。こうして停電からの復電処理が完了したら、通常
処理に移行し、停電発生時の状態から遊技球の払い出し
を再開する。
【0042】次に、本実施の形態の特徴である主制御基
板Cの主要な回路構成について説明する。図8に示す様
に、主制御基板Cには、CRフィルタ31,32と、モ
ノステーブルマルチバイブレータ33と、リセット信号
作成回路34と、電源監視回路35と、強制リセット回
路36と、リセット合成回路37と、CPU11とが備
えられている。
板Cの主要な回路構成について説明する。図8に示す様
に、主制御基板Cには、CRフィルタ31,32と、モ
ノステーブルマルチバイブレータ33と、リセット信号
作成回路34と、電源監視回路35と、強制リセット回
路36と、リセット合成回路37と、CPU11とが備
えられている。
【0043】CRフィルタ31は、電源基板Vからのリ
セット信号のノイズを除去するための回路である。同じ
く、CRフィルタ32は、電源基板Vからの停電信号の
ノイズを除去するための回路である。CRフィルタ31
によりノイズを除去されたリセット信号は、後述するモ
ノステーブルバイブレータ33及び強制リセット回路3
6に入力される様になっている。また、CRフィルタ3
2によりノイズを除去された停電信号は、後述する強制
リセット回路36及びCPU11に入力される様になっ
ている。
セット信号のノイズを除去するための回路である。同じ
く、CRフィルタ32は、電源基板Vからの停電信号の
ノイズを除去するための回路である。CRフィルタ31
によりノイズを除去されたリセット信号は、後述するモ
ノステーブルバイブレータ33及び強制リセット回路3
6に入力される様になっている。また、CRフィルタ3
2によりノイズを除去された停電信号は、後述する強制
リセット回路36及びCPU11に入力される様になっ
ている。
【0044】モノステーブルマルチバイブレータ33
は、払出制御基板Hよりも主制御基板Cのリセットを遅
らせるための回路である。このモノステーブルマルチバ
イブレータ33により、本実施の形態では、主制御基板
Cは払出制御基板Hよりも約250msec〜350m
secの間、リセットのタイミングが遅らされる様に構
成されている。このモノステーブルマルチバイブレータ
33から出力されるリセット信号は、次に説明するリセ
ット信号作成回路34に入力される様になっている。
は、払出制御基板Hよりも主制御基板Cのリセットを遅
らせるための回路である。このモノステーブルマルチバ
イブレータ33により、本実施の形態では、主制御基板
Cは払出制御基板Hよりも約250msec〜350m
secの間、リセットのタイミングが遅らされる様に構
成されている。このモノステーブルマルチバイブレータ
33から出力されるリセット信号は、次に説明するリセ
ット信号作成回路34に入力される様になっている。
【0045】リセット信号作成回路34は、モノステー
ブルマルチバイブレータ33の出力と電源監視回路35
の出力とにより、リセット信号の幅を約1.3μsec
にする回路である。このリセット信号作成回路34から
の出力信号は、後で説明するリセット合成回路37に入
力される様になっている。
ブルマルチバイブレータ33の出力と電源監視回路35
の出力とにより、リセット信号の幅を約1.3μsec
にする回路である。このリセット信号作成回路34から
の出力信号は、後で説明するリセット合成回路37に入
力される様になっている。
【0046】電源監視回路35は、電源+5Vの監視を
行い、電源基板Vからのリセット信号がなくても+5V
が落ちることにより、CPU11のリセットを行うため
の回路である。この電源監視回路35からの出力信号
は、先に説明したリセット信号作成回路34に入力され
る様になっている。
行い、電源基板Vからのリセット信号がなくても+5V
が落ちることにより、CPU11のリセットを行うため
の回路である。この電源監視回路35からの出力信号
は、先に説明したリセット信号作成回路34に入力され
る様になっている。
【0047】強制リセット回路36は、電源基板Vから
のリセット信号が立ち下がり、CPU11のユーザプロ
グラムが開始するまでの間(CPU11にリセットをか
け、CPU11がセキュリティチェックを行っている
間)に再度、停電信号が入った場合にCPU11に強制
的にリセットをかけるための回路である。より具体的に
は、Dタイプフリップフロップを使用し、電源基板リセ
ット信号が立ち下がり、ユーザプログラムが始まるまで
(CPU11の1回目のXM1信号がユーザプログラム
の開始タイミングである)の間に停電信号がLOWにな
るとリセット信号を出力する。このリセット信号は、次
に説明するリセット合成回路37に入力される様になっ
ている。
のリセット信号が立ち下がり、CPU11のユーザプロ
グラムが開始するまでの間(CPU11にリセットをか
け、CPU11がセキュリティチェックを行っている
間)に再度、停電信号が入った場合にCPU11に強制
的にリセットをかけるための回路である。より具体的に
は、Dタイプフリップフロップを使用し、電源基板リセ
ット信号が立ち下がり、ユーザプログラムが始まるまで
(CPU11の1回目のXM1信号がユーザプログラム
の開始タイミングである)の間に停電信号がLOWにな
るとリセット信号を出力する。このリセット信号は、次
に説明するリセット合成回路37に入力される様になっ
ている。
【0048】リセット合成回路37は、リセット信号作
成回路34から出力されるリセット信号と、強制リセッ
ト回路36から出力されるリセット信号とを合成してC
PU11に出力するための回路である。
成回路34から出力されるリセット信号と、強制リセッ
ト回路36から出力されるリセット信号とを合成してC
PU11に出力するための回路である。
【0049】この様な回路構成を採用したことにより、
本実施の形態の主制御基板Cによれば、停電から電源が
復旧してCPU11がリセット及びセキュリティチェッ
クを実行している間に再度停電が発生した様な場合に
は、停電信号がCRフィルタ32を介して強制リセット
回路36へ入力される。そして、強制リセット回路36
により、リセット信号が出力され、これがリセット合成
回路37へと入力される。そして、リセット合成回路3
7からリセット信号がCPU11に入力され、CPU1
1にはリセットがかかる。この結果、停電から電源が復
旧してCPU11がリセット及びセキュリティチェック
を実行している間に再度停電が発生した様な場合には、
停電信号が発生している間は強制リセット回路36によ
りCPU11に対して強制的にリセットがかかるので、
この再度の停電によってユーザプログラムを実行してい
る最中にいきなり電源断になるといった不具合を有効に
防止することができる。
本実施の形態の主制御基板Cによれば、停電から電源が
復旧してCPU11がリセット及びセキュリティチェッ
クを実行している間に再度停電が発生した様な場合に
は、停電信号がCRフィルタ32を介して強制リセット
回路36へ入力される。そして、強制リセット回路36
により、リセット信号が出力され、これがリセット合成
回路37へと入力される。そして、リセット合成回路3
7からリセット信号がCPU11に入力され、CPU1
1にはリセットがかかる。この結果、停電から電源が復
旧してCPU11がリセット及びセキュリティチェック
を実行している間に再度停電が発生した様な場合には、
停電信号が発生している間は強制リセット回路36によ
りCPU11に対して強制的にリセットがかかるので、
この再度の停電によってユーザプログラムを実行してい
る最中にいきなり電源断になるといった不具合を有効に
防止することができる。
【0050】この状態をタイミングチャートに示すと図
9の様になる。この図9について説明すると、時刻T1
において停電から電源が復旧し、続いて時刻T2におい
て電源基板Vから主制御基板Cに対するリセット信号が
LOWからHIGHに変化すると、主制御基板Cにおい
ては、CPU11に対してリセットをかけるために主基
板リセット信号が、時刻T3においてLOWからHIG
Hに変化する。この結果、CPU11は、この主基板リ
セット信号の変化に対応して、時刻T3においてリセッ
トがかかることになる。しかし、時刻T4において再び
停電が発生すると、この停電信号の変化を強制リセット
回路36がとらえ、この時点でCPU11に対して強制
的にリセットをかける。この結果、時刻T4において、
主基板リセット信号が再びLOWに変化し、電源基板V
からリセット信号が出力されていなくてもCPU11に
は強制的にリセットがかかることになる。そして、この
強制リセット回路36からのリセット状態は、その後も
継続することになり、主基板リセット信号はLOWの状
態を続ける。この結果、主制御基板Cにおいては、電源
復旧後に再び発生した停電をいち早くとらえ、CPU1
1をリセット状態としてユーザプログラムの実行を待機
させる状態となる。従って、時刻T5において電源基板
Vからのリセット信号がLOWに変化したときに、いき
なりプログラム動作が中断されるといったことを有効に
防止している。
9の様になる。この図9について説明すると、時刻T1
において停電から電源が復旧し、続いて時刻T2におい
て電源基板Vから主制御基板Cに対するリセット信号が
LOWからHIGHに変化すると、主制御基板Cにおい
ては、CPU11に対してリセットをかけるために主基
板リセット信号が、時刻T3においてLOWからHIG
Hに変化する。この結果、CPU11は、この主基板リ
セット信号の変化に対応して、時刻T3においてリセッ
トがかかることになる。しかし、時刻T4において再び
停電が発生すると、この停電信号の変化を強制リセット
回路36がとらえ、この時点でCPU11に対して強制
的にリセットをかける。この結果、時刻T4において、
主基板リセット信号が再びLOWに変化し、電源基板V
からリセット信号が出力されていなくてもCPU11に
は強制的にリセットがかかることになる。そして、この
強制リセット回路36からのリセット状態は、その後も
継続することになり、主基板リセット信号はLOWの状
態を続ける。この結果、主制御基板Cにおいては、電源
復旧後に再び発生した停電をいち早くとらえ、CPU1
1をリセット状態としてユーザプログラムの実行を待機
させる状態となる。従って、時刻T5において電源基板
Vからのリセット信号がLOWに変化したときに、いき
なりプログラム動作が中断されるといったことを有効に
防止している。
【0051】なお、比較例として、強制リセット回路3
6を備えていない場合の主基板リセット信号の変化を併
記すると、図示の様に、電源復旧後に停電信号がLOW
になった時刻T4の時点では主基板リセット信号がHI
GHのままとなり、電源基板Vからリセット信号が出力
される時刻T5において、いきなりLOWに変化するこ
とになる。主基板リセット信号がこの比較例の様な変化
をする場合には、電源復旧後の再度の停電により、CP
U11のプログラム動作がいきなり中断されることにな
り、主制御基板Cにおける正常な動作終了状態を妨げる
ことになる。
6を備えていない場合の主基板リセット信号の変化を併
記すると、図示の様に、電源復旧後に停電信号がLOW
になった時刻T4の時点では主基板リセット信号がHI
GHのままとなり、電源基板Vからリセット信号が出力
される時刻T5において、いきなりLOWに変化するこ
とになる。主基板リセット信号がこの比較例の様な変化
をする場合には、電源復旧後の再度の停電により、CP
U11のプログラム動作がいきなり中断されることにな
り、主制御基板Cにおける正常な動作終了状態を妨げる
ことになる。
【0052】また、本実施の形態においては、電源監視
回路35により電源+5Vを常時監視しており、電源電
圧が+5Vよりもある程度低下した場合には、リセット
信号をリセット信号作成回路34に対して出力する様に
したので、電源が立ち上がった状態において、電源コネ
クタを抜き差しした様な場合に、+5Vの変動を捉えて
CPU11にリセットをかけることができる。この結
果、CPU11が暴走してRAMを破壊したりしない。
よって、CPU11の暴走による異常動作を防止するこ
とができる。
回路35により電源+5Vを常時監視しており、電源電
圧が+5Vよりもある程度低下した場合には、リセット
信号をリセット信号作成回路34に対して出力する様に
したので、電源が立ち上がった状態において、電源コネ
クタを抜き差しした様な場合に、+5Vの変動を捉えて
CPU11にリセットをかけることができる。この結
果、CPU11が暴走してRAMを破壊したりしない。
よって、CPU11の暴走による異常動作を防止するこ
とができる。
【0053】以上、本発明の実施の形態について説明し
たが、本発明は上述した実施の形態に限られることな
く、その要旨を逸脱しない範囲内において、さらに種々
の態様にて実施することができる。
たが、本発明は上述した実施の形態に限られることな
く、その要旨を逸脱しない範囲内において、さらに種々
の態様にて実施することができる。
【0054】例えば、電源監視回路35と強制リセット
回路36については、そのいずれか一方だけを備える様
な構成とすることもできる。
回路36については、そのいずれか一方だけを備える様
な構成とすることもできる。
【0055】
【発明の効果】以上説明した様に、本発明によれば、電
源投入時に停電が発生した場合であっても、制御基板の
プログラム動作を保障し、誤動作を防止することができ
る。
源投入時に停電が発生した場合であっても、制御基板の
プログラム動作を保障し、誤動作を防止することができ
る。
【図1】 実施の形態としてのパチンコ機の遊技盤の正
面図である。
面図である。
【図2】 実施の形態としてのパチンコ機の制御系統の
ブロック図である。
ブロック図である。
【図3】 実施の形態における主制御基板の停電処理の
内容を示すフローチャートである。
内容を示すフローチャートである。
【図4】 実施の形態における払出制御基板の停電処理
の内容を示すフローチャートである。
の内容を示すフローチャートである。
【図5】 実施の形態における電源投入処理の内容を示
すフローチャートである。
すフローチャートである。
【図6】 実施の形態における主制御基板の復電処理の
内容を示すフローチャートである。
内容を示すフローチャートである。
【図7】 実施の形態における払出制御基板の復電処理
の内容を示すフローチャートである。
の内容を示すフローチャートである。
【図8】 実施の形態における主制御基板の回路構成を
示すブロック図である。
示すブロック図である。
【図9】 実施の形態における主制御基板のウエイト処
理の一例を示すタイミングチャートである。
理の一例を示すタイミングチャートである。
1・・・遊技盤、2・・・入賞口、3・・・液晶ディス
プレイ(LCD)、4・・・図柄作動口(第1種始動
口)、5・・・特定入賞口(大入賞口)、5a・・・V
ゾーン、6・・・スピーカ、7・・・ランプ、8・・・
バッファ、9・・・払出モータ、10・・・発射モー
タ、11・・・CPU、12・・・RAM、13・・・
RAM、20・・・停電監視回路、21・・・停電信
号、22・・・リセット信号、31,32・・・CRフ
ィルタ、33・・・モノステーブルマルチバイブレー
タ、34・・・リセット信号作成回路、35・・・電源
監視回路、36・・・強制リセット回路、37・・・リ
セット合成回路、B・・・発射制御基板、C・・・主制
御基板、D・・・表示用制御基板、H・・・払出制御基
板、L・・・ランプ制御基板、P・・・パチンコ機、S
・・・効果音制御基板、SW・・・各種スイッチ、SW
1・・・クリアスイッチ、V・・・電源基板。
プレイ(LCD)、4・・・図柄作動口(第1種始動
口)、5・・・特定入賞口(大入賞口)、5a・・・V
ゾーン、6・・・スピーカ、7・・・ランプ、8・・・
バッファ、9・・・払出モータ、10・・・発射モー
タ、11・・・CPU、12・・・RAM、13・・・
RAM、20・・・停電監視回路、21・・・停電信
号、22・・・リセット信号、31,32・・・CRフ
ィルタ、33・・・モノステーブルマルチバイブレー
タ、34・・・リセット信号作成回路、35・・・電源
監視回路、36・・・強制リセット回路、37・・・リ
セット合成回路、B・・・発射制御基板、C・・・主制
御基板、D・・・表示用制御基板、H・・・払出制御基
板、L・・・ランプ制御基板、P・・・パチンコ機、S
・・・効果音制御基板、SW・・・各種スイッチ、SW
1・・・クリアスイッチ、V・・・電源基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武臣 辰徳 名古屋市千種区春岡通7−49 株式会社ジ ェイ・ティ内 Fターム(参考) 2C088 AA17 AA31 AA42 BA32 BC58
Claims (1)
- 【請求項1】 停電が発生した場合に、停電発生時の遊
技状態及び遊技球の払い出し状態を記憶しておく処理を
含む停電処理を実行する遊技機であって、 主制御基板に、電源投入直後に停電が発生した場合には
電源基板からのリセット信号の有無に関わらず当該主制
御基板のCPUのリセットを行うための回路を備えてい
ることを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000391430A JP2002186757A (ja) | 2000-12-22 | 2000-12-22 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000391430A JP2002186757A (ja) | 2000-12-22 | 2000-12-22 | 遊技機 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007166064A Division JP2007236980A (ja) | 2007-06-25 | 2007-06-25 | 遊技機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002186757A true JP2002186757A (ja) | 2002-07-02 |
Family
ID=18857568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000391430A Pending JP2002186757A (ja) | 2000-12-22 | 2000-12-22 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002186757A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003169904A (ja) * | 2001-12-05 | 2003-06-17 | Sankyo Kk | 遊技機 |
JP2005040280A (ja) * | 2003-07-28 | 2005-02-17 | Sankyo Kk | 遊技機 |
JP2005046252A (ja) * | 2003-07-31 | 2005-02-24 | Sankyo Kk | 遊技機 |
JP2008048781A (ja) * | 2006-08-22 | 2008-03-06 | Heiwa Corp | 遊技機 |
JP2011104261A (ja) * | 2009-11-20 | 2011-06-02 | Newgin Co Ltd | 遊技機 |
JP2016154579A (ja) * | 2015-02-23 | 2016-09-01 | サミー株式会社 | ぱちんこ遊技機 |
JP2016154580A (ja) * | 2015-02-23 | 2016-09-01 | サミー株式会社 | ぱちんこ遊技機 |
JP2021058332A (ja) * | 2019-10-04 | 2021-04-15 | 株式会社三洋物産 | 遊技機 |
-
2000
- 2000-12-22 JP JP2000391430A patent/JP2002186757A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003169904A (ja) * | 2001-12-05 | 2003-06-17 | Sankyo Kk | 遊技機 |
JP2005040280A (ja) * | 2003-07-28 | 2005-02-17 | Sankyo Kk | 遊技機 |
JP4493297B2 (ja) * | 2003-07-28 | 2010-06-30 | 株式会社三共 | 遊技機 |
JP2005046252A (ja) * | 2003-07-31 | 2005-02-24 | Sankyo Kk | 遊技機 |
JP4493298B2 (ja) * | 2003-07-31 | 2010-06-30 | 株式会社三共 | 遊技機 |
JP2008048781A (ja) * | 2006-08-22 | 2008-03-06 | Heiwa Corp | 遊技機 |
JP2011104261A (ja) * | 2009-11-20 | 2011-06-02 | Newgin Co Ltd | 遊技機 |
JP2016154579A (ja) * | 2015-02-23 | 2016-09-01 | サミー株式会社 | ぱちんこ遊技機 |
JP2016154580A (ja) * | 2015-02-23 | 2016-09-01 | サミー株式会社 | ぱちんこ遊技機 |
JP2021058332A (ja) * | 2019-10-04 | 2021-04-15 | 株式会社三洋物産 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3861584B2 (ja) | 遊技機 | |
JP2014161349A (ja) | スロットマシン | |
JP2002000878A (ja) | 遊技機 | |
JP4656110B2 (ja) | 遊技機 | |
JP2002085656A (ja) | 遊技機 | |
JP5027409B2 (ja) | 遊技機 | |
JP2007236980A (ja) | 遊技機 | |
JP2003071093A (ja) | 遊技機 | |
JP2011004946A (ja) | 遊技機 | |
JP2002186757A (ja) | 遊技機 | |
JP3859129B2 (ja) | 遊技機 | |
JP2002136676A (ja) | 遊技機 | |
JP2003236205A (ja) | 遊技機 | |
JP2006223585A (ja) | 遊技機 | |
JP4075620B2 (ja) | 遊技機 | |
JP4308214B2 (ja) | 弾球遊技機 | |
JP4665297B2 (ja) | 遊技機 | |
JP5577492B2 (ja) | 遊技機 | |
JP3861762B2 (ja) | 遊技機 | |
JP3917389B2 (ja) | 弾球遊技機 | |
JP3879616B2 (ja) | 遊技機 | |
JP4849098B2 (ja) | 遊技機 | |
JP4023175B2 (ja) | 遊技機 | |
JP2002224400A (ja) | 遊技機 | |
JP2003310981A (ja) | 遊技機 |