JP2002176001A - Heat treating system - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide an activation of an impurity element added to semiconductor film by a heat treatment in a short time without deforming a substrate in a manufacturing process of a semiconductor device using a substrate having a low heat resistance such as a glass or the like, a method for gettering the semiconductor film and a heat treating system capable of such heat treating. SOLUTION: The heat treating system capable of performing such heat treating method comprises a treating chamber formed of a quartz, an exhaust means for pressure reducing in the chamber, a means for supplying a refrigerant to the chamber, a means for exhausting the refrigerant in the chamber, a light source for heating the semiconductor film formed on the substrate in the chamber, and a means for flashing the light source in a pulse-like state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、結晶構造を有する
半導体膜を用いた半導体装置の作製に用いる熱処理装置
に関する。特に本発明は、ガラスなどの基板上に薄膜ト
ランジスタ（以下、ＴＦＴと記す）を有する半導体装置
の製造に用いる熱処理装置に関する。The present invention relates to a heat treatment apparatus used for manufacturing a semiconductor device using a semiconductor film having a crystal structure. In particular, the present invention relates to a heat treatment apparatus used for manufacturing a semiconductor device having a thin film transistor (hereinafter, referred to as a TFT) on a substrate such as glass.

【０００２】[0002]

【従来の技術】半導体装置の製造工程において、不純物
の活性化や、電極のコンタクト形成に熱処理は必須の工
程となっている。その中で、瞬間熱アニール（Rapid Th
ermal Anneal:以下、ＲＴＡと記す）は数十秒から数マ
イクロ秒の間で瞬間的に熱を加えて行う熱処理技術とし
て知られている。ＲＴＡは主に赤外線ランプを用いて基
板を急速に加熱する方法であり、半導体中に添加した不
純物の活性化などに用いられている。このことからＲＴ
Ａはランプアニールとも呼ばれている。この方法は、フ
ァーネスアニール炉を使う活性化と比較して短時間で済
ませることが可能であり、不純物の拡散が抑えられるの
で浅い接合を形成する手法として利用されている。2. Description of the Related Art In a process of manufacturing a semiconductor device, heat treatment is an essential step for activating impurities and forming contacts of electrodes. Among them, rapid thermal annealing (Rapid Th
(Ermal Anneal: hereinafter referred to as RTA) is known as a heat treatment technique in which heat is instantaneously applied for several tens of seconds to several microseconds. RTA is a method of rapidly heating a substrate mainly by using an infrared lamp, and is used for activating impurities added to a semiconductor. From this RT
A is also called lamp annealing. This method can be completed in a shorter time than activation using a furnace annealing furnace, and is used as a method of forming a shallow junction because diffusion of impurities is suppressed.

【０００３】ＴＦＴは、ガラスや石英の基板上に半導体
膜を形成し、当該半導体膜に添加した不純物を活性化さ
せ、若しくは半導体膜の結晶化のために熱処理が必要と
なっている。[0003] TFTs require a heat treatment to form a semiconductor film on a glass or quartz substrate and activate impurities added to the semiconductor film or to crystallize the semiconductor film.

【０００４】そもそもＴＦＴは、活性層を非晶質半導体
膜で形成するより、結晶構造を有する半導体膜（以下、
結晶質半導体膜と記す）で形成する方が、良好な電気的
特性が得られることが知られている。結晶質半導体膜を
活性層とするＴＦＴは、ガラスや石英など半導体ではな
い異種基板上に集積回路を形成する手段としても考えら
れている。In the first place, a TFT is a semiconductor film having a crystalline structure (hereinafter, referred to as an active layer formed of an amorphous semiconductor film).
It is known that better electrical characteristics can be obtained by using a crystalline semiconductor film). A TFT using a crystalline semiconductor film as an active layer is also considered as a means for forming an integrated circuit on a heterogeneous substrate that is not a semiconductor such as glass or quartz.

【０００５】石英基板を用いれば９００℃の熱処理にも
耐えることができ、半導体集積回路の製造技術をそのま
ま転用することが可能である。しかし、液晶表示装置の
ように基板のサイズが大型化する場合には、コストの低
減のために安価なガラス基板を用いることが前提条件と
なる。液晶表示装置などの電子機器向けに市販または量
産されているガラス基板は、含有するアルカリ元素の濃
度を低減したアルミノホウケイ酸ガラスやバリウムホウ
ケイ酸ガラスなどが用いられているが、このようなガラ
ス基板の耐熱温度はせいぜい６５０℃程度であるので、
必然的に熱処理温度の上限がその近辺で決定されてしま
う。If a quartz substrate is used, it can withstand a heat treatment at 900 ° C., and the technology for manufacturing a semiconductor integrated circuit can be used as it is. However, in the case where the size of the substrate is increased as in a liquid crystal display device, it is a precondition that an inexpensive glass substrate is used in order to reduce costs. Commercially available or mass-produced glass substrates for electronic devices such as liquid crystal display devices use aluminoborosilicate glass or barium borosilicate glass with a reduced concentration of the contained alkali element. Has a heat resistance temperature of at most 650 ° C,
Inevitably, the upper limit of the heat treatment temperature is determined in the vicinity.

【０００６】珪素を例に取れば、結晶化には６００℃以
上で数時間から数十時間の熱処理温度が要求される。結
晶化をより短時間で行うためには、より高温にする必要
が生じる。しかし、熱処理温度の高温化によりガラス基
板が変形してしまうので、その解決法は石英基板が前提
となり、必ずしも有効な方法とは成り得ない。Taking silicon as an example, crystallization requires a heat treatment temperature of 600 ° C. or more for several hours to several tens of hours. In order to perform crystallization in a shorter time, it is necessary to raise the temperature. However, since the glass substrate is deformed by an increase in the heat treatment temperature, the solution is based on a quartz substrate, and is not necessarily an effective method.

【０００７】非晶質珪素膜の結晶化にはレーザーアニー
ル法が好適に用いられている。この方法は、光学系によ
り集光した高エネルギー密度のレーザー光を照射して結
晶化するものである。代表的にはパルス発振するエキシ
マレーザーが用いられ、レーザー光の照射時間は数十ナ
ノ秒でありながら、半導体膜は溶融し液相状態を経て結
晶化させている。For the crystallization of the amorphous silicon film, a laser annealing method is suitably used. In this method, high-energy-density laser light condensed by an optical system is irradiated for crystallization. Typically, a pulsed excimer laser is used, and the semiconductor film is melted and crystallized through a liquid state while the irradiation time of the laser light is several tens of nanoseconds.

【０００８】ＲＴＡ法でも非晶質半導体膜の結晶化が試
みられているが、レーザーアニール法よりは長い加熱時
間を要する。また、加熱温度からみても、ＲＴＡ法によ
る結晶化は固相成長であるので、レーザーアニール法と
比較して、良質な結晶を得ることができないばかりか、
基板の温度もかなり上昇するので耐熱性のある石英基板
を使う必要がある。ガラス基板では、結晶化のために照
射するランプ光の数十秒の加熱処理においてすら基板の
温度が上昇し、歪みや変形が生じてしまうことが確認さ
れている。[0008] Crystallization of an amorphous semiconductor film is also attempted by the RTA method, but requires a longer heating time than the laser annealing method. Also, from the viewpoint of the heating temperature, crystallization by the RTA method is a solid phase growth, so that not only can high-quality crystals not be obtained compared with the laser annealing method,
Since the temperature of the substrate also increases considerably, it is necessary to use a heat-resistant quartz substrate. In a glass substrate, it has been confirmed that the temperature of the substrate rises even in a heating process for several tens of seconds of lamp light irradiated for crystallization, causing distortion or deformation.

【０００９】[0009]

【発明が解決しようとする課題】しかしながら、ＲＴＡ
法を用いてガラス基板を歪ませない程度に加熱しながら
非晶質半導体膜を結晶化しても、得られる結晶質半導体
膜は結晶化の度合いが低く、かつ、欠陥や歪みを残した
ものしか得られない。このような結晶質半導体膜をＴＦ
Ｔの活性層としても、電界効果移動度は低く、しきい値
がばらつき、とても集積回路を形成する素子として採用
することができない。However, RTA
Even if the amorphous semiconductor film is crystallized while heating the glass substrate to such an extent that the glass substrate is not distorted using the method, the obtained crystalline semiconductor film has a low degree of crystallization and has only a defect or distortion. I can't get it. Such a crystalline semiconductor film is formed by TF
Even for the active layer of T, the field-effect mobility is low and the threshold value varies, so that it cannot be adopted as an element for forming an integrated circuit.

【００１０】半導体膜の熱処理による結晶化や、添加し
た不純物の活性化は、その条件に最適な温度範囲がある
にしても、通常はより高温である方が反応が促進される
傾向にある。ＲＴＡ法を用いたとしても、耐熱性の低い
ガラス基板を用いる場合には、その耐熱温度以上にガラ
ス基板が加熱されるような処理条件を適用することがで
きないので、処理温度を低くする代わりに処理時間を長
くする必要が生じる。しかしながら、ＲＴＡは枚葉式の
処理を前提としているので、多数の基板を処理するには
スループットが悪くなってしまう。[0010] Regarding the crystallization of the semiconductor film by heat treatment and the activation of the added impurities, the reaction generally tends to be accelerated at a higher temperature, even if the conditions have an optimum temperature range. Even when the RTA method is used, when a glass substrate having low heat resistance is used, processing conditions in which the glass substrate is heated to a temperature higher than the heat resistance temperature cannot be applied. A longer processing time is required. However, since the RTA is based on single-wafer processing, throughput is deteriorated when processing a large number of substrates.

【００１１】もっとも、バッチ処理のファーネスアニー
ル炉を用いる手段も考慮されるが、被処理基板が大型化
すると装置も大型化し、設置面積の増大のみでなく、大
容量の炉内を均一に加熱するために消費電力が増大して
しまうことが問題となる。Means for using a furnace annealing furnace for batch processing is also considered, but when the size of the substrate to be processed is increased, the size of the apparatus is increased, and not only the installation area is increased but also the inside of the large capacity furnace is heated uniformly. Therefore, there is a problem that power consumption increases.

【００１２】生産性を考慮するとＲＴＡ法は適した方法
と考えられる。ＲＴＡ法は短時間で高温まで加熱するこ
とが可能であり、枚葉式であってもファーネスアニール
法に比べ潜在的に高い処理能力を有している。しかし、
加熱時間を短くする代わりに加熱温度を高くする必要が
あり、活性化やゲッタリング処理における所望の効果を
得るにはガラスの歪み点、さらには軟化点以上に加熱す
る必要がある。例えば、ゲッタリング処理をするために
８００℃にて６０秒の熱処理をしただけで、ガラス基板
は自重により湾曲し変形してしまう。Considering the productivity, the RTA method is considered to be a suitable method. The RTA method can be heated to a high temperature in a short time, and has a potentially higher processing capability than the furnace annealing method even in a single-wafer method. But,
Instead of shortening the heating time, it is necessary to increase the heating temperature, and to obtain a desired effect in the activation or gettering treatment, it is necessary to heat the glass to a temperature higher than the strain point and further the softening point. For example, if only a heat treatment is performed at 800 ° C. for 60 seconds to perform the gettering process, the glass substrate is bent and deformed by its own weight.

【００１３】本発明は、上記問題点を解決することを目
的とし、ガラスなど耐熱性の低い基板を用いた半導体装
置の製造工程において、基板を変形させることなく、短
時間の熱処理で半導体膜に添加した不純物元素の活性化
や、半導体膜のゲッタリング処理をする方法と、そのよ
うな熱処理を可能とする熱処理装置を提供することを目
的とする。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems. In a manufacturing process of a semiconductor device using a substrate having low heat resistance such as glass, a semiconductor film can be formed by a heat treatment for a short time without deforming the substrate. It is an object of the present invention to provide a method for activating an added impurity element or performing a gettering process on a semiconductor film and a heat treatment apparatus capable of performing such a heat treatment.

【００１４】[0014]

【課題を解決するための手段】上記問題点を解決するた
めの手段として、本発明による熱処理装置の概念を図７
を用いて説明する。図７は本発明の熱処理装置の構成を
示す図であり、処理室７０１は、好ましくは石英を壁材
として用いて形成されている。被処理基板７０７を加熱
する手段としての光源７０２は、ハロゲンランプ、メタ
ルハライドランプ、高圧水銀ランプ、高圧ナトリウムラ
ンプ、キセノンランプなどが適用される。いずれにして
も光源は１．１ｅＶ以上のエネルギーを有していること
が望ましい。光源７０２はその処理室７０１の外側に設
けられ、輻射熱を効率良く被処理基板７０７に照射する
ために反射板７０３が備えられている。図７では光源７
０２を被処理基板７０７の一方の側のみに設置する場合
を示しているが、勿論両面から照射するよにしても良
い。As a means for solving the above problems, the concept of a heat treatment apparatus according to the present invention is shown in FIG.
This will be described with reference to FIG. FIG. 7 is a view showing the configuration of the heat treatment apparatus of the present invention. The processing chamber 701 is preferably formed using quartz as a wall material. As a light source 702 as means for heating the substrate to be processed 707, a halogen lamp, a metal halide lamp, a high-pressure mercury lamp, a high-pressure sodium lamp, a xenon lamp, or the like is used. In any case, it is desirable that the light source has energy of 1.1 eV or more. The light source 702 is provided outside the processing chamber 701, and is provided with a reflection plate 703 for efficiently radiating radiant heat to the substrate 707 to be processed. In FIG.
Although the case where 02 is installed on only one side of the substrate to be processed 707 is shown, it is needless to say that the irradiation may be performed from both sides.

【００１５】また、被処理基板７０７を冷却するために
冷媒導入口７０４が備えられ、処理室内に冷媒７０５が
導入されるようになっている。そして、処理室７０１の
一方の端には冷媒排気口７０６が設けられ、冷媒７０５
が排出されるようになっている。冷媒７０５は窒素やヘ
リウム、アルゴン、クリプトン、キセノンなどの不活性
ガスを用いるが、特に熱伝導率の高いヘリウム（Ｈｅ）
を用いることが好ましい。或いは液体を用いることも可
能である。光源７０２のオン・オフに同期させて冷媒７
０５の流入量を調節させることにより、被処理基板７０
７自体の温度上昇を防いでいる。冷媒７０５はその温度
を一定に保つ手段を介在させて、循環させてもよい。Further, a coolant inlet 704 is provided for cooling the substrate to be processed 707, and a coolant 705 is introduced into the processing chamber. At one end of the processing chamber 701, a refrigerant exhaust port 706 is provided.
Is discharged. As the refrigerant 705, an inert gas such as nitrogen, helium, argon, krypton, or xenon is used, and helium (He) having particularly high thermal conductivity is used.
It is preferable to use Alternatively, a liquid can be used. The refrigerant 7 is synchronized with the on / off of the light source 702.
By adjusting the inflow amount of the substrate
7 prevents the temperature rise of itself. The coolant 705 may be circulated through means for maintaining the temperature of the coolant 705 constant.

【００１６】光源７０２はその電源と制御回路によりパ
ルス状に点灯させる。図８は光源により加熱される被処
理基板と、処理室に流す冷媒の流量の制御方法について
示す図である。最初、室温に置かれた被処理基板は光源
により急速に加熱される。昇温期間は１００〜２００℃
／秒という昇温速度で設定温度（例えば１１００℃）ま
で加熱する。例えば、１５０℃／秒の昇温速度で加熱す
れば、１１００℃まで７秒弱で加熱できる。その後、あ
る一定時間設定温度に保持し、光源の点灯を遮断する。
保持時間は０．５〜５秒とする。従って、光源の連続点
灯時間は０．１秒以上であり、２０秒を超えることはな
い。冷媒は光源の点灯と共に流量を減少させ、光源の点
灯が遮断された流量を増加させる。この時の流量の制御
により降温速度を制御する。降温速度は５０〜１５０℃
／秒とする。例えば、１００℃／秒の速度で冷却する
と、１１００℃から３００℃まで８秒で冷却することが
できる。The light source 702 is turned on in a pulse by the power supply and the control circuit. FIG. 8 is a diagram showing a substrate to be processed heated by a light source and a method of controlling a flow rate of a refrigerant flowing into a processing chamber. First, a substrate to be processed placed at room temperature is rapidly heated by a light source. Heating period is 100-200 ° C
The heating is performed to a set temperature (for example, 1100 ° C.) at a heating rate of / sec. For example, if heating is performed at a heating rate of 150 ° C./sec, heating can be performed up to 1100 ° C. in less than 7 seconds. Thereafter, the temperature is maintained at the set temperature for a certain period of time, and the light source is turned off.
The holding time is 0.5 to 5 seconds. Therefore, the continuous lighting time of the light source is 0.1 second or more, and does not exceed 20 seconds. The refrigerant decreases the flow rate with the lighting of the light source, and increases the flow rate at which the lighting of the light source is cut off. The cooling rate is controlled by controlling the flow rate at this time. Cooling rate is 50-150 ° C
/ Sec. For example, when cooling at a rate of 100 ° C./sec, it is possible to cool from 1100 ° C. to 300 ° C. in 8 seconds.

【００１７】本発明は、このように光源７０２による加
熱と、冷媒７０５の循環による冷却のサイクルを複数回
繰り返し行うことを特徴としている。これをＰＰＴＡ(P
luralPulse Thermal Annealing)と呼ぶ。ＰＰＴＡによ
り、実際の加熱時間を短くし、かつ、半導体膜に選択的
に吸収される光を光源から照射することにより、基板自
体はそれ程加熱することなく、半導体膜のみを選択的に
加熱することが可能となる。図８で示すようなパルス光
は半導体膜を加熱し、その熱が基板側に伝搬する前に加
熱を止め、かつ、冷媒で周囲から冷やすことにより、基
板の温度はさほど上昇しない。従って、従来のＲＴＡ装
置で問題とされていた基板の変形を防ぐことができる。The present invention is characterized in that a cycle of heating by the light source 702 and a cycle of cooling by circulation of the refrigerant 705 are repeated a plurality of times. This is called PPTA (P
luralPulse Thermal Annealing). By shortening the actual heating time by PPTA and irradiating light selectively absorbed by the semiconductor film from a light source, the substrate itself is not heated so much, and only the semiconductor film is selectively heated. Becomes possible. The pulse light as shown in FIG. 8 heats the semiconductor film, stops the heating before the heat propagates to the substrate side, and cools the surroundings with a coolant, so that the temperature of the substrate does not increase so much. Therefore, deformation of the substrate, which has been a problem in the conventional RTA apparatus, can be prevented.

【００１８】また、ＰＰＴＡにおいて、処理室内は１
３．３Pa以下の減圧状態で行うことにより、半導体基板
表面の酸化や汚染を防ぐことができる。一方、１３．３
Pa以上の減圧下で行うと、半導体基板の冷却効果を高め
ることができ、アルミニウムを用いて形成される配線な
ど、耐熱性の低い層の劣化を防ぐことができる。Further, in PPTA, the inside of the processing chamber is 1
By performing the process under a reduced pressure of 3.3 Pa or less, oxidation and contamination of the semiconductor substrate surface can be prevented. On the other hand, 13.3
When the treatment is performed under a reduced pressure of Pa or more, the cooling effect of the semiconductor substrate can be increased, and deterioration of a layer having low heat resistance, such as a wiring formed using aluminum, can be prevented.

【００１９】光源７０２の１回当たりの発光時間は０．
１〜６０秒、好ましくは０．１〜２０秒であり、当該光
源からの光を複数回照射する。または、半導体膜の最高
温度の保持時間が０．５〜５秒であるように光源からの
光をパルス状に照射する。さらに、光源７０２の点滅に
伴って、冷媒７０５の供給量を増減させることで、半導
体膜の熱処理効果を高めると共に、熱による基板のダメ
ージを防いでいる。また、処理室内を減圧にする排気手
段を設け、熱処理雰囲気における酸素濃度を低減させ
る。こののとにより、熱処理により半導体膜の表面が酸
化したり、汚染されたりすることを防ぐことができる。The light emission time of the light source 702 per one time is 0.1.
The irradiation time is 1 to 60 seconds, preferably 0.1 to 20 seconds, and the light from the light source is irradiated a plurality of times. Alternatively, light from a light source is irradiated in a pulse shape so that the maximum temperature of the semiconductor film is maintained for 0.5 to 5 seconds. Further, by increasing or decreasing the supply amount of the coolant 705 in accordance with the blinking of the light source 702, the heat treatment effect of the semiconductor film is enhanced and the substrate is prevented from being damaged by heat. Further, an exhaust means for reducing the pressure in the treatment chamber is provided to reduce the oxygen concentration in the heat treatment atmosphere. With this, it is possible to prevent the surface of the semiconductor film from being oxidized or contaminated by the heat treatment.

【００２０】このような熱処理方法を可能とする本発明
の熱処理装置は、石英で形成された処理室と、処理室内
を減圧にする排気手段と、処理室に冷媒を供給する手段
と、処理室内の冷媒を排気する手段と、処理室内の基板
上に形成された半導体膜を加熱するための光源と、光源
をパルス状に点滅させる手段とを備えていることを特徴
としている。The heat treatment apparatus of the present invention which enables such a heat treatment method includes a treatment chamber formed of quartz, an exhaust means for reducing the pressure in the treatment chamber, a means for supplying a refrigerant to the treatment chamber, and a treatment chamber. And a light source for heating a semiconductor film formed on a substrate in a processing chamber, and a means for blinking the light source in a pulsed manner.

【００２１】[0021]

【発明の実施の形態】[実施の形態１]以下、図面を参照
して本発明の実施の形態を詳細に説明する。本発明の熱
処理装置の構成を図１により説明する。図１に示す熱処
理装置は、基板を移動させる搬送手段１０８を備えた搬
送室１０１の周りに、熱処理室１０２、表面処理室１０
３、冷却室１０４、ロード室１０５、アンロード室１０
６を備えた構成となっている。そして、各室はゲート１
０７ａ〜１０７ｄで仕切られている。また、ロード室１
０５から搬送室１０１への基板の移動、及び共通室１０
１からアンロード室１０６への基板の移動は搬送手段１
０９により行う。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS [Embodiment 1] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The configuration of the heat treatment apparatus of the present invention will be described with reference to FIG. The heat treatment apparatus shown in FIG. 1 includes a heat treatment room 102 and a surface treatment room 10 around a transfer room 101 provided with a transfer means 108 for moving a substrate.
3, cooling room 104, load room 105, unload room 10
6 is provided. And each room is gate 1
07a to 107d. Also, loading room 1
05 to the transfer chamber 101 and the common chamber 10
The transfer of the substrate from the transfer unit 1 to the unload chamber 106 is performed by the transfer unit 1
09.

【００２２】熱処理室１０２には光源１１０と基板ステ
ージ１１２が備えられている。さらに、この熱処理室１
０２内を減圧にすることができるように、排気手段とし
てターボ分子ポンプ１１９とドライポンプ１２０が接続
されている。勿論、排気手段には、その他の真空ポンプ
を用いることが可能である。The heat treatment chamber 102 is provided with a light source 110 and a substrate stage 112. Furthermore, this heat treatment room 1
A turbo-molecular pump 119 and a dry pump 120 are connected as evacuation means so that the inside of the chamber 02 can be reduced in pressure. Of course, other vacuum pumps can be used as the exhaust means.

【００２３】熱処理室１０２内に導入する冷媒は、窒素
や不活性ガス、または液体を用いることが可能である。
いずれにしても光源１１０の輻射熱を吸収率の小さい媒
質であることが望ましい。ここではヘリウム（Ｈｅ）を
用い、シリンダー１１３から流量制御手段１１４を介し
て供給している。熱処理室１０２に供給したＨｅは、サ
ーキュレータ１１６により循環させて基板を冷却する。
この場合、Ｈｅの純度を維持するために精製器１１７を
途中に設けておくことが望ましい。精製器１１７はゲッ
ター材を用いても良いし、液体窒素によるコールドトラ
ップとしても良い。As the refrigerant introduced into the heat treatment chamber 102, nitrogen, an inert gas, or a liquid can be used.
In any case, it is desirable that the radiant heat of the light source 110 be a medium having a small absorption rate. Here, helium (He) is used, and is supplied from the cylinder 113 via the flow rate control means 114. He supplied to the heat treatment chamber 102 is circulated by the circulator 116 to cool the substrate.
In this case, it is desirable to provide a purifier 117 in the middle to maintain the purity of He. The purifier 117 may use a getter material or a cold trap using liquid nitrogen.

【００２４】光源１１０はその電源１１１によりパルス
状に点灯させる。図８で説明するように、光源１１０の
点灯及び消灯と、熱処理室１０２に流すＨｅの流量は連
動して変化させている。被処理基板は光源１１０の点灯
により急速に加熱される。昇温期間は１００〜２００℃
／秒という昇温速度で設定温度（例えば１１００℃）ま
で加熱する。設定温度は、被処理基板近傍に置かれた温
度検出手段により検知される温度である。温度検知手段
としてはサーモパイルや熱電対などを用いる。The light source 110 is turned on in a pulse form by the power supply 111. As described in FIG. 8, the turning on and off of the light source 110 and the flow rate of He flowing into the heat treatment chamber 102 are changed in conjunction with each other. The substrate to be processed is rapidly heated by turning on the light source 110. Heating period is 100-200 ° C
The heating is performed to a set temperature (for example, 1100 ° C.) at a heating rate of / sec. The set temperature is a temperature detected by the temperature detecting means placed near the substrate to be processed. As a temperature detecting means, a thermopile, a thermocouple, or the like is used.

【００２５】例えば、１５０℃／秒の昇温速度で加熱す
れば、１１００℃まで７秒弱で加熱できる。その後、あ
る一定時間設定温度に保持し、光源の点灯を遮断する。
保持時間は０．５〜５秒とする。従って、光源の連続点
灯時間は０．１秒以上であり、６０秒を超えることはな
い。For example, if heating is performed at a heating rate of 150 ° C./sec, it can be heated to 1100 ° C. in less than 7 seconds. Thereafter, the temperature is maintained at the set temperature for a certain period of time, and the light source is turned off.
The holding time is 0.5 to 5 seconds. Therefore, the continuous lighting time of the light source is 0.1 second or more, and does not exceed 60 seconds.

【００２６】光源にはハロゲンランプなどが用いられる
が、このようなパルス状の放電を可能とする回路は図１
７に示されている。８０２は光源であり、ハロゲンラン
プＨ１〜Ｈｎが並列に接続されている。Ｓ１はサイリス
タなどを用いて形成するスイッチであり、８０１はコイ
ルＬ１〜Ｌ３を直列、コンデンサＣ１〜Ｃ３を並列に接
続したＰＦＬ(Pulse Forming Line)回路で、一定時間ピ
ーク電圧を持続する高電圧パルス波形を形成するための
回路である。高電圧ＨＶが印加されると各コンデンサに
充電され、スイッチＳ１がＯＮになると放電電圧が光源
Ｈ１〜Ｈｎに印加される。このときコイルが接続されて
いるので、その時定数と、コイルとコンデンサの直並列
回路により波形がなまり持続時間が数マイクロ秒から数
秒の放電波形を形成することができる。放電の持続時間
はＬとＣの値や接続段数により可変可能である。As a light source, a halogen lamp or the like is used, and a circuit enabling such a pulsed discharge is shown in FIG.
It is shown in FIG. Reference numeral 802 denotes a light source, to which halogen lamps H1 to Hn are connected in parallel. S1 is a switch formed by using a thyristor or the like, and 801 is a PFL (Pulse Forming Line) circuit in which coils L1 to L3 are connected in series and capacitors C1 to C3 are connected in parallel. This is a circuit for forming a waveform. When the high voltage HV is applied, each capacitor is charged, and when the switch S1 is turned on, a discharge voltage is applied to the light sources H1 to Hn. At this time, since the coil is connected, the waveform is rounded by the time constant and the series-parallel circuit of the coil and the capacitor, and a discharge waveform having a duration of several microseconds to several seconds can be formed. The duration of the discharge can be varied by the values of L and C and the number of connection stages.

【００２７】図１において示すＨｅは光源１１０の点灯
と共に流量を減少させ、光源１１０の点灯が遮断された
後から流量を増加させる。この時の流量の制御により降
温速度を制御することが可能である。降温速度は５０〜
１５０℃／秒とする。例えば、１００℃／秒の速度で冷
却すると、１１００℃から３００℃まで８秒で冷却する
ことができる。このような制御を可能とするために。光
源１１０の電源１１１と、流量制御手段１１４及びサー
キュレータ１１６のコントローラー１１５はコンピュー
タ１１８により制御している。He shown in FIG. 1 decreases the flow rate with the lighting of the light source 110, and increases the flow rate after the lighting of the light source 110 is cut off. By controlling the flow rate at this time, the temperature drop rate can be controlled. The cooling rate is 50 ~
150 ° C./sec. For example, when cooling at a rate of 100 ° C./sec, it is possible to cool from 1100 ° C. to 300 ° C. in 8 seconds. To enable such control. The power supply 111 of the light source 110 and the controller 115 of the flow control means 114 and the circulator 116 are controlled by a computer 118.

【００２８】このように、本発明の熱処理装置は、加熱
と冷却のサイクルを複数回繰り返し行うことを特徴とし
ている。実際の加熱時間を短くし、かつ、半導体膜に選
択的に吸収される光をラ光源から照射することにより、
基板自体はそれ程加熱することなく、半導体膜のみを選
択的に加熱することが可能となる。図８で示すようなパ
ルス光は半導体膜を加熱し、その熱が基板側に伝搬する
前に加熱を止め、かつ、冷媒で周囲から冷やすことによ
り、基板の温度はさほど上昇しない。従って、従来のＲ
ＴＡ装置で問題とされていた基板の変形を防ぐことが可
能となる。As described above, the heat treatment apparatus of the present invention is characterized in that the cycle of heating and cooling is repeated a plurality of times. By shortening the actual heating time and irradiating light selectively absorbed by the semiconductor film from the light source,
The substrate itself can be selectively heated without heating the semiconductor film so much. The pulse light as shown in FIG. 8 heats the semiconductor film, stops the heating before the heat propagates to the substrate side, and cools the surroundings with a coolant, so that the temperature of the substrate does not increase so much. Therefore, the conventional R
It is possible to prevent the deformation of the substrate, which has been a problem in the TA device.

【００２９】冷却室１０４は熱処理の済んだ被処理基板
を一旦保持する部屋であり、基板ステージ１２３が備え
られている。また、シリンダー１１３から冷媒としてＨ
ｅが供給され、熱処理室と同様にサーキュレータ１２
４、精製器１２５により冷媒を循環させることが可能で
ある。The cooling chamber 104 is a room for temporarily holding the substrate to be processed after the heat treatment, and is provided with a substrate stage 123. In addition, H
e is supplied and the circulator 12
4. It is possible to circulate the refrigerant by the purifier 125.

【００３０】表面処理室１０３では被処理基板の洗浄を
行う。また、被処理基板に形成された半導体膜の表面に
金属元素を含む溶媒を塗布する処理を行う。ここで添加
する金属元素は、例えば珪素の結晶化温度を低温化させ
ることが可能なものであり、鉄（Ｆｅ）、ニッケル（Ｎ
ｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウ
ム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏ
ｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）から選ばれた一種または複数種の元素
を用いる。In the surface processing chamber 103, the substrate to be processed is cleaned. Further, a process of applying a solvent containing a metal element to the surface of the semiconductor film formed over the substrate to be processed is performed. The metal element added here can lower the crystallization temperature of silicon, for example, iron (Fe), nickel (N
i), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (O
s), iridium (Ir), platinum (Pt), copper (C
u) and one or more elements selected from gold (Au).

【００３１】この表面処理室１０３でおこなう処理の一
例は、半導体膜の表面処理として、オゾン含有水溶液で
極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水
素水の混合液でエッチングして清浄な表面を形成した
後、再度オゾン含有水溶液で処理して極薄い酸化膜を形
成する。その後、重量換算で１０ｐｐｍのニッケルを含
む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含
有層を形成するというものである。One example of the treatment performed in the surface treatment chamber 103 is to form an extremely thin oxide film with an ozone-containing aqueous solution as a surface treatment of a semiconductor film, and etch the oxide film with a mixed solution of hydrofluoric acid and hydrogen peroxide. After forming a clean surface, the substrate is treated again with an ozone-containing aqueous solution to form an extremely thin oxide film. Then, a nickel acetate solution containing 10 ppm by weight of nickel is applied by a spinner to form a nickel-containing layer.

【００３２】図２はロード室１０５、アンロード室１０
６の構成を説明する断面図である。ロード室１０５及び
アンロード室１０６には、被処理基板１００を収納する
カセット１２６が備えられ搬送手段１０９により搬出と
搬入が行われる。また、ここにはＨＥＰＡフィルターが
備えられ、清浄な空気を送り出す送風機１２７が上方に
設置され、搬送中の被処理基板に塵が付着しないように
配慮がなされていることが好ましい。FIG. 2 shows the loading chamber 105 and the unloading chamber 10.
6 is a cross-sectional view illustrating the configuration of FIG. The loading chamber 105 and the unloading chamber 106 are provided with a cassette 126 for accommodating the substrate 100 to be processed. Further, it is preferable that a HEPA filter is provided here, a blower 127 for sending out clean air is installed above, and it is preferable to take care to prevent dust from adhering to the substrate to be processed during transportation.

【００３３】図３は表面処理室１０３及び冷却室１０４
の構成を示す断面図であり、搬送手段１０８が備えられ
た搬送室１０１の両側にゲート１０７ｂ、１０７ｄを介
してそれぞれ備えられている。表面処理室１０３には被
処理基板を固定して回転させるスピナー１２１が備えら
れ、薬液を塗布するための分注器１２２が備えられてい
る。冷却室１０４は基板ステージ１２３が備えられ、冷
媒の一例として、Ｈｅを供給するためのシリンジ１１３
と流量制御手段１１４が備えられている。また、冷媒を
循環させるサーキュレーター１２４と精製器１２５が備
えられている。FIG. 3 shows the surface treatment chamber 103 and the cooling chamber 104.
FIG. 3 is a cross-sectional view showing the configuration of the transfer chamber 101, provided on both sides of a transfer chamber 101 provided with transfer means 108 via gates 107b and 107d. The surface processing chamber 103 is provided with a spinner 121 for fixing and rotating the substrate to be processed, and a dispenser 122 for applying a chemical solution. The cooling chamber 104 is provided with a substrate stage 123, and a syringe 113 for supplying He as an example of a refrigerant.
And a flow control unit 114. Further, a circulator 124 for circulating a refrigerant and a purifier 125 are provided.

【００３４】図４は熱処理室１０２の詳細を説明する図
である。熱処理室１０２には石英で形成された反応室１
２９があり、その外側に光源１１０が設けられている。
は反応室１２９内には、石英で形成された基板ホルダー
１１２があり、被処理基板はこの基板ホルダー１１２上
に設置される。このとき、温度分布を均一なものとする
ために被処理基板はピン上に乗せられる。また、光源１
１０により加熱される温度をモニターする手段として、
ここでは熱電対を用いた温度検出システム１２８を採用
している。その詳細は図５に示され、好ましくは加熱す
る対象物と同一材料でなる部材１３０（ここでは珪素）
に熱電対１３１が当てられ光源１１０により加熱される
温度を間接的に検出するようになっている。この部材１
３０は固定台１３２により基板ステージ上に浮かして設
置されている。FIG. 4 is a view for explaining details of the heat treatment chamber 102. The heat treatment chamber 102 includes a reaction chamber 1 made of quartz.
29, and a light source 110 is provided outside thereof.
In the reaction chamber 129, there is a substrate holder 112 made of quartz, and a substrate to be processed is set on the substrate holder 112. At this time, the substrate to be processed is placed on the pins in order to make the temperature distribution uniform. Light source 1
As means for monitoring the temperature heated by 10,
Here, a temperature detection system 128 using a thermocouple is employed. The details are shown in FIG. 5, and a member 130 (here, silicon) preferably made of the same material as the object to be heated
Is indirectly detected by a thermocouple 131 to be heated by the light source 110. This member 1
Numeral 30 is mounted on a substrate stage by a fixing table 132 so as to float.

【００３５】光源１１０は電源１１１により点灯と消灯
の動作をする。コンピュータ１１８はこの電源と流量制
御手段１１５の動作を制御している。The light source 110 is turned on and off by the power supply 111. The computer 118 controls the operation of the power supply and the flow control unit 115.

【００３６】反応室１２９に導入された冷媒はサーキュ
レーター１１６により循環させて動作させても良い。そ
の循環経路には精製器１１７を設けて冷媒であるＨｅの
純度を保つことも重要である。The refrigerant introduced into the reaction chamber 129 may be circulated by the circulator 116 for operation. It is also important to provide a purifier 117 in the circulation path to maintain the purity of He as a refrigerant.

【００３７】また、減圧下での熱処理を可能とするため
に排気手段としてターボ分子ポンプ１１９とドライポン
プ１２０を設けている減圧下での熱処理においても、ラ
ンプ光が半導体膜に吸収される波長帯を用いることによ
り、半導体膜を加熱することが可能である。減圧下での
熱処理は酸素濃度が低減されることにより、半導体膜の
表面の酸化が抑制され、その結果結晶化の促進やゲッタ
リング効率の向上に寄与することができる。Also, in a heat treatment under reduced pressure in which a turbo molecular pump 119 and a dry pump 120 are provided as exhaust means to enable heat treatment under reduced pressure, a wavelength band in which lamp light is absorbed by the semiconductor film. With the use of, the semiconductor film can be heated. The heat treatment under reduced pressure reduces the oxygen concentration, thereby suppressing oxidation of the surface of the semiconductor film. As a result, crystallization can be promoted and gettering efficiency can be improved.

【００３８】被処理基板はゲート１０７ｃを介して接続
された搬送室１０１から行われ、搬送手段１０８によっ
て基板ステージ１１２に被処理基板がセットされる。The substrate is processed from the transfer chamber 101 connected through the gate 107c, and the substrate is set on the substrate stage 112 by the transfer means.

【００３９】このような構成の熱処理装置において、複
数の熱処理室を設けたマルチタスク型の装置の構成を図
６に示す。図６の装置では、第１搬送室１５０の周りに
第１熱処理室１５１、第２熱処理室１５２、第３熱処理
室１５３がゲート１７２ｄ〜１７２ｆを介して接続され
ている。これらの熱処理室の構成は図４と同様である。
冷媒はシリンダー１６６から流量制御手段１６７を介し
て各熱処理室に導入する構成となっている。処理室内を
減圧にするための排気手段はターボ分子ポンプ１６８ａ
〜１６８ｃとドライポンプ１６９ａ〜１６９ｃで構成さ
れている。また、冷媒を循環させるためのサーキュレー
ター１７１ａ〜１７１ｃと、冷媒を精製するための精製
器１７０a〜１７０ｃが備えられている。図示していな
いが、光源の点滅と冷媒の供給などはコンピュータによ
り制御するものとする。FIG. 6 shows the configuration of a multitasking type apparatus provided with a plurality of heat treatment chambers in the heat treatment apparatus having such a configuration. 6, the first heat treatment chamber 151, the second heat treatment chamber 152, and the third heat treatment chamber 153 are connected around the first transfer chamber 150 via gates 172d to 172f. The configuration of these heat treatment chambers is the same as in FIG.
The refrigerant is introduced into each heat treatment chamber from the cylinder 166 via the flow control means 167. An evacuation unit for reducing the pressure in the processing chamber is a turbo molecular pump 168a.
168c and dry pumps 169a to 169c. Further, circulators 171a to 171c for circulating the refrigerant and purifiers 170a to 170c for purifying the refrigerant are provided. Although not shown, blinking of the light source and supply of the refrigerant are controlled by a computer.

【００４０】第２の搬送室１５４には搬送手段１６０が
備えられ、第１の処理室１５０や表面処理室１５５、冷
却室１５６への被処理基板の搬送を行う。表面処理室１
５５にはスピナー１６４が備えられている。また冷却室
１５６には基板ステージ１６５が備えられている。ロー
ド室１５７及びアンロード室１５８の構成は図２と同様
であり、搬送手段１６１により被処理基板の移動を行
う。The second transfer chamber 154 is provided with a transfer means 160 for transferring the substrate to be processed to the first processing chamber 150, the surface processing chamber 155, and the cooling chamber 156. Surface treatment room 1
55 is provided with a spinner 164. The cooling chamber 156 is provided with a substrate stage 165. The configuration of the loading chamber 157 and the unloading chamber 158 is the same as that in FIG. 2, and the substrate to be processed is moved by the transport unit 161.

【００４１】以上、本発明を用いることにより、ガラス
等の耐熱性の低い基板を用いた場合においても、短時間
の熱処理で半導体膜に添加した不純物元素の活性化や、
半導体膜のゲッタリング処理をする方法及びそのような
熱処理を可能とすることができる。そしてこのような熱
処理は半導体装置の製造工程に組み入れることができ
る。本実施例において示す熱処理装置の構成は一例であ
り、ここで示す構成に限定されるものではない。本発明
の熱処理装置は、被処理基板を冷却する手段と、パルス
状に光源からの光を照射して半導体膜を加熱させる構成
に特徴があり、このような構成が満足されれば、その他
の構成は特に限定されるものではない。As described above, according to the present invention, even when a substrate having low heat resistance, such as glass, is used, activation of the impurity element added to the semiconductor film by short-time heat treatment,
A method for performing gettering treatment of a semiconductor film and such heat treatment can be performed. Such a heat treatment can be incorporated into a semiconductor device manufacturing process. The configuration of the heat treatment apparatus shown in this embodiment is an example, and is not limited to the configuration shown here. The heat treatment apparatus of the present invention is characterized by a means for cooling a substrate to be processed and a structure for heating a semiconductor film by irradiating light from a light source in a pulsed manner. The configuration is not particularly limited.

【００４２】[0042]

【実施例】[実施例１]図１〜６を用いて説明した本発明
の熱処理装置を用いて、非晶質半導体膜を結晶化させる
実施例を図９により説明する。[Embodiment 1] An embodiment in which an amorphous semiconductor film is crystallized using the heat treatment apparatus of the present invention described with reference to FIGS.

【００４３】図９において、基板２０１はアルミノホウ
ケイ酸ガラスまたはバリウムホウケイ酸ガラスなどによ
る透光性の基板である。厚さは０．４〜１．１mmのもの
を用いると良い。この基板２０１上に非晶質珪素膜２０
３をプラズマＣＶＤ法で形成する。また、基板２０１か
ら非晶質珪素膜に熱処理などにより不純物元素が混入し
ないようにブロッキング層２０１を形成する。通常は珪
素を成分とする絶縁膜を用いて形成するが、本実施例で
は、ＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃からプラズマＣＶＤ法で作
製される第１酸化窒化珪素膜を５０nm、ＳｉＨ₄、Ｎ₂Ｏ
からプラズマＣＶＤ法で作製される第２酸化窒化珪素膜
を１００nmの厚さに形成し、これらを積層させてブロッ
キング層２０１としている。In FIG. 9, a substrate 201 is a light-transmitting substrate made of aluminoborosilicate glass or barium borosilicate glass. The thickness is preferably 0.4 to 1.1 mm. The amorphous silicon film 20 is formed on the substrate 201.
3 is formed by a plasma CVD method. Further, a blocking layer 201 is formed so that an impurity element is not mixed into the amorphous silicon film from the substrate 201 by heat treatment or the like. Usually, an insulating film containing silicon as a component is used, but in this embodiment, a first silicon oxynitride film made from SiH ₄ , N ₂ O, and NH ₃ by a plasma CVD method is 50 nm, SiH ₄ , N ₂ O
A second silicon oxynitride film formed by a plasma CVD method is formed to a thickness of 100 nm, and these are laminated to form a blocking layer 201.

【００４４】非晶質珪素膜２０３上には、重量換算で１
〜１０ppm、好ましくは５ppmのニッケルを含む酢酸ニッ
ケル塩溶液をスピナーで塗布してニッケル含有層２０４
を形成する。この場合、当該溶液の馴染みをよくするた
めに、非晶質珪素膜２０４の表面処理として、オゾン含
有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸
と過酸化水素水の混合液でエッチングして清浄な表面を
形成した後、再度オゾン含有水溶液で処理して極薄い酸
化膜を形成しておくと良い。シリコンの表面は本来疎水
性なので、このように酸化膜を形成しておくことにより
酢酸ニッケル塩溶液を均一に塗布することができる。On the amorphous silicon film 203, 1
A nickel acetate solution containing nickel of 10 to 10 ppm, preferably 5 ppm is applied by a spinner to form a nickel-containing layer 204.
To form In this case, as a surface treatment of the amorphous silicon film 204, an extremely thin oxide film is formed with an ozone-containing aqueous solution, and the oxide film is mixed with hydrofluoric acid and a hydrogen peroxide solution in order to improve the familiarity of the solution. After forming a clean surface by etching, an ultrathin oxide film is preferably formed by treating again with an ozone-containing aqueous solution. Since the surface of silicon is inherently hydrophobic, a nickel acetate solution can be uniformly applied by forming an oxide film in this manner.

【００４５】次に、実施形態で説明した構成の熱処理装
置を用いて、ＰＰＴＡにより非晶質珪素膜を結晶化させ
る。処理質室内に基板を搬入した後、排気手段により
０．１〜０．０００１Pa程度まで真空排気を行う。その
後、冷媒としてＨｅを導入する。Ｈｅを導入した後の圧
力は１〜１０００Pa程度とする。その後、図８で説明し
たようにパルス光を複数回照射して結晶化を行う。パル
ス光は片面または両面から照射すれば良く、数回のパル
ス光の照射で非晶質珪素膜を結晶化させることができ
る。Next, the amorphous silicon film is crystallized by PPTA using the heat treatment apparatus having the structure described in the embodiment. After loading the substrate into the processing chamber, the chamber is evacuated to about 0.1 to 0.0001 Pa by an exhaust unit. Thereafter, He is introduced as a refrigerant. The pressure after introducing He is about 1 to 1000 Pa. After that, crystallization is performed by irradiating pulse light a plurality of times as described with reference to FIG. The pulsed light may be irradiated from one side or both sides, and the amorphous silicon film can be crystallized by irradiation with the pulsed light several times.

【００４６】勿論、結晶化は冷媒としてＨｅを大気圧の
圧力まで充填した状態で行っても可能である。しかし、
プラズマＣＶＤ法で作製された非晶質珪素膜は膜中に水
素が１０〜３０原子％程度残留しており、この水素を加
熱により脱離させてから結晶化を行うことが通常行われ
る。残留する水素は触媒と反応して珪素の結晶化を阻害
する要因となるので、結晶化に当たっては可能な限り水
素を放出させておくことが望ましい。そのために、減圧
下で結晶化を行うと良い。Of course, the crystallization can be carried out in a state where He is filled up to atmospheric pressure as a refrigerant. But,
In an amorphous silicon film formed by a plasma CVD method, about 10 to 30 atomic% of hydrogen remains in the film, and crystallization is usually performed after desorbing the hydrogen by heating. Since the remaining hydrogen reacts with the catalyst and hinders crystallization of silicon, it is desirable to release hydrogen as much as possible during crystallization. For this purpose, crystallization is preferably performed under reduced pressure.

【００４７】こうして、実質的には数秒〜数十秒の加熱
時間で非晶質珪素膜を結晶化することができる。As described above, the amorphous silicon film can be crystallized with a heating time of several seconds to several tens of seconds.

【００４８】[実施例２]本実施例は実施例１で得られる
結晶質半導体膜を用いてＴＦＴを作製方法の一例につい
て説明する。まず、図１０（Ａ）において、アルミノホ
ウケイ酸ガラスまたはバリウムホウケイ酸ガラスなどに
よる透光性の基板３０１上に島状に分離された結晶質半
導体膜３０３、３０４を形成する。また、基板３０１と
半導体膜との間には、窒化シリコン、酸化シリコン、窒
化酸化シリコンから選ばれた一つまたは複数種を組み合
わせた第１絶縁膜３０２を５０〜２００nmの厚さで形成
する。[Embodiment 2] In this embodiment, an example of a method for manufacturing a TFT using the crystalline semiconductor film obtained in Embodiment 1 will be described. First, in FIG. 10A, island-shaped crystalline semiconductor films 303 and 304 are formed over a light-transmitting substrate 301 formed of aluminoborosilicate glass, barium borosilicate glass, or the like. Further, a first insulating film 302 having a thickness of 50 to 200 nm is formed between the substrate 301 and the semiconductor film by combining one or a plurality of silicon nitride, silicon oxide, and silicon nitride oxide.

【００４９】第１絶縁膜３０２の一例として、プラズマ
ＣＶＤ法でＳｉＨ₄とＮ₂Ｏを用い酸化窒化シリコン膜を
５０〜２００nmの厚さに形成する。その他の形態とし
て、プラズマＣＶＤ法でＳｉＨ₄とＮＨ₃とＮ₂Ｏから作
製される酸化窒化シリコン膜を５０nm、ＳｉＨ₄とＮ₂Ｏ
から作製される酸化窒化シリコン膜を１００nm積層させ
た２層構造や、或いは、窒化シリコン膜とＴＥＯＳ（Te
traethyl Ortho Silicate）を用いて作製される酸化シ
リコン膜を積層させた２層構造としても良い。As an example of the first insulating film 302, a silicon oxynitride film is formed to a thickness of 50 to 200 nm using SiH ₄ and N ₂ O by a plasma CVD method. As another mode, a silicon oxynitride film formed of SiH ₄ , NH _3, and N ₂ O by plasma CVD is 50 nm, and SiH ₄ and N ₂ O are formed.
Or a two-layer structure in which a silicon oxynitride film made of 100 nm is laminated, or a silicon nitride film and TEOS (TeOS
It may have a two-layer structure in which silicon oxide films formed using traethyl ortho silicate are stacked.

【００５０】そして、第２絶縁膜３０５を８０nmの厚さ
で形成する。第２絶縁膜３０５はゲート絶縁膜として利
用するものであり、プラズマＣＶＤ法またはスパッタ法
を用いて形成する。第２絶縁膜３０５として、ＳｉＨ₄
とＮ₂ＯにＯ₂を添加させて作製する酸化窒化シリコン膜
は膜中の固定電荷密度を低減させることが可能となり、
ゲート絶縁膜として好ましい材料である。勿論、ゲート
絶縁膜はこのような酸化窒化シリコン膜に限定されるも
のでなく、酸化シリコン膜や酸化タンタル膜などの絶縁
膜を単層または積層構造として用いても良い。Then, a second insulating film 305 is formed with a thickness of 80 nm. The second insulating film 305 is used as a gate insulating film, and is formed by a plasma CVD method or a sputtering method. As the second insulating film 305, SiH ₄
And a silicon oxynitride film formed by adding O ₂ to N ₂ O can reduce the fixed charge density in the film,
It is a preferable material for a gate insulating film. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and an insulating film such as a silicon oxide film or a tantalum oxide film may be used as a single layer or a stacked structure.

【００５１】その後、図１０（Ｂ）に示すように、第２
絶縁膜３０５上にゲート電極を形成するための第１導電
膜と第２導電膜とを形成する。第１導電膜は窒化タンタ
ルであり、第２導電膜はタングステンを用いて形成す
る。この導電膜はゲート電極を形成する為のものであ
り、それぞれの厚さは３０nm及び３００nmとする。Thereafter, as shown in FIG.
A first conductive film and a second conductive film for forming a gate electrode are formed over the insulating film 305. The first conductive film is formed using tantalum nitride, and the second conductive film is formed using tungsten. This conductive film is for forming a gate electrode, and has a thickness of 30 nm and 300 nm, respectively.

【００５２】その後、光露光工程により、ゲート電極を
形成するためのレジストパターン３０８を形成する。こ
のレジストパターンを用いて第１のエッチング処理を行
う。エッチング方法に限定はないが、好適にはＩＣＰ
（Inductively Coupled Plasma：誘導結合型プラズマ）
エッチング法を用いる。タングステン及び窒化タンタル
のエッチング用ガスとしてＣＦ₄とＣｌ₂を用い、０．５
〜２Pa、好ましくは１Paの圧力でコイル型の電極に５０
０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマ
を生成して行う。この時、基板側（試料ステージ）にも
１００ＷのＲＦ（１３．５６MHz）電力を投入して、実
質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂
を混合した場合にはタングステン、窒化タンタルをそれ
ぞれ同程度の速度でエッチングすることができる。Thereafter, a resist pattern 308 for forming a gate electrode is formed by a light exposure process. A first etching process is performed using this resist pattern. There is no limitation on the etching method, but preferably ICP
(Inductively Coupled Plasma)
An etching method is used. Using CF ₄ and Cl ₂ as etching gases for tungsten and tantalum nitride, 0.5
２2 Pa, preferably 1 Pa, at a pressure of 50
The plasma is generated by supplying 0 W RF (13.56 MHz) power. At this time, an RF (13.56 MHz) power of 100 W is also applied to the substrate side (sample stage) to apply a substantially negative self-bias voltage. CF ₄ and Cl ₂
, Tungsten and tantalum nitride can be etched at substantially the same rate.

【００５３】上記エッチング条件では、レジストによる
マスクの形状と、基板側に印加するバイアス電圧の効果
により端部をテーパー形状とすることができる。テーパ
ー部の角度は１５〜４５°となるようにする。また、ゲ
ート絶縁膜上に残渣を残すことなくエッチングするため
には、１０〜２０％程度の割合でエッチング時間を増加
させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択
比は２〜４（代表的には３）であるので、オーバーエッ
チング処理により第２の絶縁層が露出した面は２０〜４
０nm程度エッチングされる。こうして、第１のエッチン
グ処理により窒化タンタルとタングステンから成る第１
形状電極３０６、３０７を形成することができる。Under the above etching conditions, the end portion can be formed into a tapered shape by the effect of the shape of the resist mask and the bias voltage applied to the substrate side. The angle of the tapered portion is set to 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%. Since the selectivity ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the second insulating layer is exposed by the over-etching process is 20 to 4
It is etched by about 0 nm. Thus, the first etching process is performed to form the first tantalum nitride and tungsten
Shaped electrodes 306, 307 can be formed.

【００５４】そして、第１のドーピング処理を行いｎ型
の不純物（ドナー）を半導体膜にドーピングする。その
方法に限定はないが、好ましくは、イオンドープ法また
はイオン注入法で行う。イオンドープ法の条件はドーズ
量を１×１０¹³〜５×１０¹⁴/cm²として行う。ｎ型を付
与する不純物元素として１５族に属する元素、典型的に
はリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、
第１形状電極３０６、３０７はドーピングする元素に対
してマスクとなり、加速電圧を適宣調節（例えば、２０
〜６０keV）して、第２絶縁膜を通過した不純物元素に
より第１不純物領域３０９、３１０を形成する。第１の
不純物領域３０９、３１０おけるリン（Ｐ）濃度は１×
１０²⁰〜１×１０²¹/cm³の範囲となるようにする。Then, a first doping process is performed to dope the semiconductor film with an n-type impurity (donor). The method is not limited, but is preferably performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 ^{13 to} 5 × 10 ¹⁴ / cm ² . As the impurity element imparting n-type, an element belonging to Group 15 of the periodic table, typically, phosphorus (P) or arsenic (As) is used. in this case,
The first shape electrodes 306 and 307 serve as a mask for the element to be doped, and appropriately adjust the acceleration voltage (for example, 20).
-60 keV) to form first impurity regions 309 and 310 by the impurity element that has passed through the second insulating film. The concentration of phosphorus (P) in the first impurity regions 309 and 310 is 1 ×
The range is 10 ²⁰ to 1 × 10 ²¹ / cm ³ .

【００５５】続いて、図１０（Ｃ）に示すように第２の
エッチング処理を行う。エッチングはＩＣＰエッチング
法を用い、エッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合
して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電
力(１３．５６MHz)を供給してプラズマを生成する。基
板側（試料ステージ）には５０ＷのＲＦ（１３．５６MH
z）電力を投入し、第１のエッチング処理に比べ低い自
己バイアス電圧を印加する。このような条件によりタン
グステン膜を異方性エッチングし、第１の導電層である
窒化タンタル膜を残存させるようにする。こうして、第
１のエッチング処理により窒化タンタルとタングステン
から成る第２形状電極３１１、３１２を形成する。第２
絶縁膜はこのエッチング処理により窒化タンタルで覆わ
れていない部分が１０〜３０nm程度エッチングされ薄く
なる。Subsequently, a second etching process is performed as shown in FIG. Etching is performed using an ICP etching method, and CF ₄ , Cl ₂ and O ₂ are mixed as an etching gas, and RF power (13.56 MHz) of 500 W is supplied to the coil-type electrode at a pressure of 1 Pa to generate plasma. . On the substrate side (sample stage), 50 W RF (13.56 MHz)
z) Power is applied, and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched so that the tantalum nitride film as the first conductive layer remains. Thus, the second shape electrodes 311, 312 made of tantalum nitride and tungsten are formed by the first etching process. Second
The portion of the insulating film that is not covered with tantalum nitride is etched to a thickness of about 10 to 30 nm by this etching treatment, and becomes thin.

【００５６】第２のドーピング処理におけるドーズ量は
第１のドーピング処理よりも少なくし、かつ高加速電圧
の条件でｎ型不純物（ドナー）をドーピングする。例え
ば、加速電圧を７０〜１２０keVとし、１×１０¹³/cm²
のドーズ量で行い、第１の不純物領域の内側に第２の不
純物領域を形成する。ドーピングは露出した窒化タンタ
ルを通過させ、その下側の半導体膜に不純物元素を添加
する。こうして、窒化タンタルと重なる第２不純物領域
３１３、３１４を形成する。この不純物領域は、窒化タ
ンタルの膜厚によって変化するが、そのピーク濃度は１
×１０¹⁷〜１×１０¹⁹/cm³の範囲で変化する。この領域
のｎ型不純物の深さ分布は一様ではなくある分布をもっ
て形成される。The dose in the second doping process is smaller than that in the first doping process, and an n-type impurity (donor) is doped under a condition of a high acceleration voltage. For example, the acceleration voltage is set to 70 to 120 keV and 1 × 10 ¹³ / cm ²
The second impurity region is formed inside the first impurity region. The doping is performed by passing the exposed tantalum nitride and adding an impurity element to the semiconductor film thereunder. Thus, the second impurity regions 313 and 314 overlapping with the tantalum nitride are formed. This impurity region varies depending on the thickness of tantalum nitride, but its peak concentration is 1%.
It changes within the range of × 10 ¹⁷ to 1 × 10 ¹⁹ / cm ³ . The depth distribution of the n-type impurity in this region is not uniform but is formed with a certain distribution.

【００５７】そして図１０（Ｄ）に示すようにレジスト
によるマスク３１５を形成し、半導体膜３０３、３０４
にｐ型不純物（アクセプタ）をドーピングする。典型的
にはボロン（Ｂ）を用いる。第１のｐ型不純物添加領域
３１６、３１７の不純物濃度は２×１０²⁰〜２×１０²¹
/cm³となるようにし、含有するリン濃度の１．５〜３倍
のボロンを添加して導電型をｐ型になっている。Then, as shown in FIG. 10D, a mask 315 made of resist is formed, and the semiconductor films 303 and 304 are formed.
Is doped with a p-type impurity (acceptor). Typically, boron (B) is used. The impurity concentration of the first p-type impurity added regions 316 and 317 is 2 × 10 ²⁰ to 2 × 10 ^21.
/ cm ^3, and boron is added in an amount of 1.5 to 3 times the contained phosphorus concentration to make the conductivity type p-type.

【００５８】その後、図１１に示すように、酸化窒化シ
リコン膜から成る保護絶縁膜３１８をプラズマＣＶＤ法
で５０nmの厚さに形成する。そして、添加した不純物を
活性化する熱処理を行う。この熱処理は実施形態におい
て説明する熱処理装置を用い、ＰＰＴＡにより活性化を
行う。パルス光はタングステンハロゲンランプ３１９を
光源として基板の片面または両面から照射する。この熱
処理においてもタングステンハロゲンランプ３１９の点
滅に同期してＨｅの流量を増減させ、半導体膜が選択的
に加熱されるようにする。Thereafter, as shown in FIG. 11, a protective insulating film 318 made of a silicon oxynitride film is formed to a thickness of 50 nm by a plasma CVD method. Then, heat treatment for activating the added impurities is performed. This heat treatment is performed by PPTA using the heat treatment apparatus described in the embodiment. The pulse light is emitted from one side or both sides of the substrate using the tungsten halogen lamp 319 as a light source. Also in this heat treatment, the flow rate of He is increased or decreased in synchronization with the blinking of the tungsten halogen lamp 319 so that the semiconductor film is selectively heated.

【００５９】この熱処理によって、不純物が活性化する
と共に、第２形状の電極と重なる半導体膜の領域、即ち
チャネル形成領域から結晶化に用いた触媒元素を燐とボ
ロンが添加された不純物領域にゲッタリングすることが
できる。ここでは、ボロンが添加された領域にはイオン
ドーピング時に同時に水素が取り込まれ、その水素がこ
の加熱処理により再放出することにより一時的にダング
リングボンドが多量に生成され、それがゲッタリングサ
イトとして作用するものと考えられる。また、減圧にす
ることにより、半導体膜にかかる力が軽減されるので、
歪みが緩和されゲッタリングサイトに触媒元素が偏析し
やすくなる。By this heat treatment, the impurities are activated, and at the same time, the catalytic element used for crystallization is gettered from the channel forming region to the impurity region to which phosphorus and boron are added from the region of the semiconductor film overlapping the second shape electrode. Can be ring. Here, hydrogen is simultaneously taken into the region to which boron is added at the time of ion doping, and the hydrogen is re-emitted by this heat treatment to temporarily generate a large amount of dangling bonds, which serve as gettering sites. It is thought to work. In addition, by reducing the pressure, the force applied to the semiconductor film is reduced.
The strain is relaxed, and the catalyst element is easily segregated at the gettering site.

【００６０】水素化処理はＴＦＴの特性を向上させるた
めに必要な処理であり、水素雰囲気中で加熱処理をする
方法やプラズマ処理をする方法で行うことができる。そ
の他にも、図１２で示すように、窒化シリコン膜３２０
を５０〜１００nmの厚さに形成し、３５０〜５００℃の
加熱処理を行うことで窒化シリコン膜３２０中の水素が
放出される。この水素を半導体膜に拡散させることで水
素化し、欠陥を補償することができる。The hydrogenation treatment is a treatment necessary for improving the characteristics of the TFT, and can be performed by a heat treatment method or a plasma treatment method in a hydrogen atmosphere. In addition, as shown in FIG.
Is formed to a thickness of 50 to 100 nm, and heat treatment at 350 to 500 ° C. releases hydrogen in the silicon nitride film 320. By diffusing the hydrogen into the semiconductor film, the hydrogen can be hydrogenated and defects can be compensated.

【００６１】層間絶縁膜３２１は、ポリイミドまたはア
クリルなどの有機絶縁物材料で形成し表面を平坦化す
る。勿論、プラズマＣＶＤ法でＴＥＯＳを用いて形成さ
れる酸化シリコンを適用しても良い。The interlayer insulating film 321 is formed of an organic insulating material such as polyimide or acrylic, and has a flat surface. Of course, silicon oxide formed using TEOS by a plasma CVD method may be used.

【００６２】次いで、層間絶縁膜３２１の表面から各半
導体膜の不純物領域に達するコンタクトホールを形成
し、Ａｌ、Ｔｉ、Ｔａなどを用いて配線を形成する。図
１２において３２２〜３２３はソース線またはドレイン
電極となる。こうしてｎチャネル型ＴＦＴとｐチャネル
型ＴＦＴを形成することがでぃる。ここではそれぞれの
ＴＦＴを単体として示しているが、これらのＴＦＴを使
ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭＯＳ回路を形成
することができる。Next, a contact hole is formed from the surface of the interlayer insulating film 321 to reach the impurity region of each semiconductor film, and a wiring is formed using Al, Ti, Ta or the like. In FIG. 12, reference numerals 322 to 323 indicate source lines or drain electrodes. Thus, an n-channel TFT and a p-channel TFT can be formed. Although each TFT is shown here as a single unit, a CMOS circuit, an NMOS circuit, and a PMOS circuit can be formed using these TFTs.

【００６３】[実施例３]図１３は、実施例２の工程によ
り、同一基板上にｐチャネル型ＴＦＴ４０３、ｎチャネ
ル型ＴＦＴ４０４から成る駆動回路４０１と、ｎチャネ
ル型ＴＦＴ４０５から成る画素部４０２が形成された構
成を示している。ｎチャネル型ＴＦＴ４０５はマルチゲ
ート構造を有しているが、作製工程は同様にして行われ
る。また、画素部４０２には半導体膜４１４、第２絶縁
膜、ゲート電極と同じ工程で作られる容量電極４０９か
らなる保持容量が形成されている。４１２は画素電極で
あり、４１０はデータ線４０８と半導体膜４１３の不純
物領域とを接続する接続電極である。また、４１１はゲ
ート線であり、図中には示されていないが、ゲート電極
として機能する第３形状電極４０７と接続している。こ
の第３形状電極４０７は、第２形状電極の窒化タンタル
をエッチングすることにより形成されるものである。[Embodiment 3] FIG. 13 shows that a driving circuit 401 including a p-channel TFT 403 and an n-channel TFT 404 and a pixel portion 402 including an n-channel TFT 405 are formed on the same substrate by the steps of the embodiment 2. FIG. Although the n-channel TFT 405 has a multi-gate structure, the manufacturing steps are performed in a similar manner. In the pixel portion 402, a storage capacitor including a semiconductor film 414, a second insulating film, and a capacitor electrode 409 formed in the same process as the gate electrode is formed. 412 is a pixel electrode, and 410 is a connection electrode for connecting the data line 408 to the impurity region of the semiconductor film 413. Reference numeral 411 denotes a gate line, which is not shown in the figure but is connected to the third shape electrode 407 functioning as a gate electrode. The third shape electrode 407 is formed by etching the tantalum nitride of the second shape electrode.

【００６４】駆動回路４０１のｐチャネル型ＴＦＴ４０
３、ｎチャネル型ＴＦＴ４０４を用いてシフトレジス
タ、レベルシフタ、ラッチ、バッファ回路など様々な機
能回路を形成することができる。また、図１３で示すＢ
−Ｂ'間の断面構造は、図１４で示す画素の上面図にお
いて示すＢ−Ｂ'線に対応している。The p-channel TFT 40 of the drive circuit 401
3. Various functional circuits such as a shift register, a level shifter, a latch, and a buffer circuit can be formed using the n-channel TFT 404. Further, B shown in FIG.
The cross-sectional structure between -B 'corresponds to the line BB' shown in the top view of the pixel shown in FIG.

【００６５】このような基板から液晶表示装置やエレク
トロルミネッセンス素子（ＥＬ素子）で画素部を形成す
る発光装置を形成することができる。図１５はＴＦＴに
よって駆動回路と画素部が形成されている基板の外観図
である。基板５０１上には画素部５０６、駆動回路５０
４、５０５が形成されている。また、基板の一方の端部
には入力端子５０２が形成され、各駆動回路に接続する
配線５０３が引き回されている。From such a substrate, a liquid crystal display device or a light emitting device in which a pixel portion is formed using an electroluminescence element (EL element) can be formed. FIG. 15 is an external view of a substrate on which a driving circuit and a pixel portion are formed by TFTs. A pixel portion 506 and a driving circuit 50 are provided on a substrate 501.
4, 505 are formed. An input terminal 502 is formed at one end of the substrate, and wiring 503 connected to each drive circuit is routed.

【００６６】[実施例４]このような表示装置の量産は、
その生産性を向上させるために大面積の基板（これをマ
ザーガラスという）に複数個の表示装置を作り込み、最
終工程で分断するという手法が用いられている。ガラス
基板のサイズは３００mm×４００mm程度のものから６０
０mm×７２０mmやそれ以上のものまで様々である。通常
このようなガラス基板の厚さは０．４〜１．１mmのもの
が採用されるが、軽量化の為に０．４〜０．７mm程度の
ものが好んで用いられている。[Embodiment 4] Mass production of such a display device is as follows.
In order to improve the productivity, a method has been used in which a plurality of display devices are formed on a large-sized substrate (this is called mother glass) and divided in a final step. The size of the glass substrate is about 300 mm x 400 mm to 60
It varies from 0mm x 720mm and larger. Usually, a glass substrate having a thickness of 0.4 to 1.1 mm is employed, but a glass substrate having a thickness of about 0.4 to 0.7 mm is preferably used for weight reduction.

【００６７】このようなガラス基板は、図４で示すよう
にピン上に水平に設置すると、自重で撓んでしまうので
取り扱いに注意が必要である。図１６はこのような問題
を解決する熱処理装置の構成を説明する図である。ガラ
ス基板６０１は一方の端面を治具６０３で固定しほぼ垂
直に持ち上げることにより撓みの影響をなくすことがで
きる。光源６０２は基板に対してほぼ平行に位置するよ
うに配列させる。When such a glass substrate is placed horizontally on a pin as shown in FIG. 4, the glass substrate bends under its own weight, so that it must be handled with care. FIG. 16 is a diagram illustrating a configuration of a heat treatment apparatus that solves such a problem. The glass substrate 601 has one end face fixed with a jig 603 and is lifted almost vertically, so that the influence of bending can be eliminated. The light sources 602 are arranged so as to be located substantially parallel to the substrate.

【００６８】ここでは、基板と光源の配置について示し
たが、熱処理装置のその他の構成は同様なものとする。
こうのような本実施例の構成により、大面積のガラス基
板の熱処理を容易に行うことができる。Here, the arrangement of the substrate and the light source has been described, but the other configuration of the heat treatment apparatus is the same.
With such a configuration of the present embodiment, heat treatment of a glass substrate having a large area can be easily performed.

【００６９】[0069]

【発明の効果】以上説明したように、本発明の熱処理装
置により、短時間で非晶質半導体膜の結晶化や、半導体
膜に添加した不純物元素の活性化や電極の接触抵抗の改
善などを目的とした熱処理をすることができる。As described above, the heat treatment apparatus of the present invention can rapidly crystallize an amorphous semiconductor film, activate an impurity element added to a semiconductor film, and improve the contact resistance of an electrode in a short time. The intended heat treatment can be performed.

【００７０】また、光源の１回当たりの点灯時間は０．
１〜６０秒、好ましくは０．１〜２０秒として、該光源
からの光を複数回照射し、半導体基板の最高温度の保持
時間を０．５〜５秒であるようにすると共に、光源の点
滅に伴って、冷媒の供給量を増減させることで、耐熱性
の低いガラス基板を用いても熱処理効果を高め、半導体
基板に形成された耐熱性の低い層のダメージを防ぐこと
ができる。Further, the lighting time per light source is set to 0.1.
1 to 60 seconds, preferably 0.1 to 20 seconds, the light from the light source is irradiated a plurality of times, so that the holding time of the maximum temperature of the semiconductor substrate is 0.5 to 5 seconds, By increasing or decreasing the supply amount of the coolant with the flashing, the heat treatment effect can be enhanced even when a glass substrate with low heat resistance is used, and damage to a layer with low heat resistance formed on the semiconductor substrate can be prevented.

【００７１】また、上記熱処理を減圧下で行うことによ
り、雰囲気中の酸素濃度が低減され、半導体膜の表面の
酸化が抑制されて不純物の活性化を促進し、再現性の高
い熱処理を行うことができる。By performing the heat treatment under reduced pressure, the oxygen concentration in the atmosphere is reduced, the oxidation of the surface of the semiconductor film is suppressed, the activation of impurities is promoted, and the heat treatment with high reproducibility is performed. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本実施形態のＴＦＴの断面図。FIG. 1 is a cross-sectional view of a TFT according to an embodiment.

【図２】 本発明の熱処理装置の構成を説明する図。FIG. 2 is a diagram illustrating a configuration of a heat treatment apparatus of the present invention.

【図３】 本発明の熱処理装置の構成を説明する図。FIG. 3 is a diagram illustrating a configuration of a heat treatment apparatus of the present invention.

【図４】 本発明の熱処理装置の構成を説明する図。FIG. 4 is a diagram illustrating a configuration of a heat treatment apparatus of the present invention.

【図５】 半導体基板の近傍に設けられる温度検出手段
の構成を説明する図。FIG. 5 is a diagram illustrating a configuration of a temperature detection unit provided near a semiconductor substrate.

【図６】 本発明によるマルチタスク型の熱処理装置の
構成を説明する図。FIG. 6 is a diagram illustrating a configuration of a multitasking type heat treatment apparatus according to the present invention.

【図７】 本発明の熱処理装置の概念を説明する図。FIG. 7 is a diagram illustrating the concept of a heat treatment apparatus according to the present invention.

【図８】 光源の点滅と半導体基板の温度変化および冷
媒の供給方法を説明する図。FIG. 8 is a diagram for explaining a blinking of a light source, a temperature change of a semiconductor substrate, and a method of supplying a coolant.

【図９】 本発明の熱処理装置による半導体膜の熱処理
方法を説明する図。FIG. 9 is a diagram illustrating a heat treatment method for a semiconductor film by a heat treatment apparatus of the present invention.

【図１０】 半導体装置の作製工程を説明する図。FIG. 10 illustrates a manufacturing process of a semiconductor device.

【図１１】 半導体装置の作製工程を説明する図。FIG. 11 illustrates a manufacturing process of a semiconductor device.

【図１２】 半導体装置の作製工程を説明する図。FIG. 12 illustrates a manufacturing process of a semiconductor device.

【図１３】 駆動回路、画素部を同一基板上に形成した
アクティブマトリクス基板の構成を説明する図。FIG. 13 illustrates a structure of an active matrix substrate in which a driver circuit and a pixel portion are formed over the same substrate.

【図１４】 画素部の構成を説明する図。FIG. 14 illustrates a structure of a pixel portion.

【図１５】 アクティブマトリクス基板の外観を説明す
る図。FIG. 15 illustrates an appearance of an active matrix substrate.

【図１６】 ガラス基板を縦型に設置して熱処理する形
態を説明する図。FIG. 16 illustrates a form in which a glass substrate is installed in a vertical shape and heat treatment is performed.

【図１７】 ハロゲンランプなどを光源とし、該光源を
パルス状に点滅させるのに適した制御回路の一例を示す
図。FIG. 17 is a diagram illustrating an example of a control circuit suitable for making a light source use a halogen lamp or the like as a light source and blinking the light source in a pulsed manner.

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｇ Ｆターム(参考） 3K058 AA02 AA42 BA19 CA12 CA23 CA46 CA69 CA70 CB02 CE17 DA02 5F052 AA25 DB03 FA06 5F110 AA16 AA30 BB02 BB04 CC02 DD02 DD13 DD14 DD15 DD17 EE01 EE04 EE14 EE23 FF01 FF02 FF03 FF04 FF09 FF28 FF30 GG02 GG13 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HM15 NN02 NN23 NN27 NN35 PP02 PP34 PP35 QQ11 QQ19 QQ23 QQ24 QQ25 QQ28Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI Theme coat II (Reference) H01L 29/78 627G F-term (Reference) 3K058 AA02 AA42 BA19 CA12 CA23 CA46 CA69 CA70 CB02 CE17 DA02 5F052 AA25 DB03 FA06 5F110 AA16 AA30 BB02 BB04 CC02 DD02 DD13 DD14 DD15 DD17 EE01 EE04 EE14 EE23 FF01 FF02 FF03 FF04 FF09 FF28 FF30 GG02 GG13 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HM15 NN02 NN23 NN27 Q28Q19Q24

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】石英で形成された処理室と、前記処理室内
を減圧にする排気手段と、前記処理室に冷媒を供給する
手段と、前記処理室内の冷媒を排気する手段と、前記処
理室内の基板上に形成された半導体膜を加熱するための
光源と、前記光源をパルス状に点滅させる手段とを備え
ていることを特徴とする熱処理装置。A processing chamber formed of quartz; an exhaust unit configured to reduce the pressure in the processing chamber; a unit configured to supply a refrigerant to the processing chamber; a unit configured to exhaust the refrigerant in the processing chamber; A heat source for heating a semiconductor film formed on the substrate, and a means for blinking the light source in a pulsed manner. 【請求項２】石英で形成された処理室と、前記処理室内
を減圧にする排気手段と、前記処理室に冷媒を供給する
手段と、前記冷媒の供給量を増減する手段と、前記処理
室内の冷媒を排気する手段と、前記処理室内の基板上に
形成された半導体膜を加熱するための光源と、前記光源
をパルス状に点滅させる手段とを備えていることを特徴
とする熱処理装置。2. A processing chamber formed of quartz, an exhaust unit for reducing the pressure in the processing chamber, a unit for supplying a refrigerant to the processing chamber, a unit for increasing / decreasing a supply amount of the refrigerant, A heat treatment apparatus, comprising: means for exhausting the refrigerant, a light source for heating a semiconductor film formed on a substrate in the processing chamber, and means for blinking the light source in a pulsed manner. 【請求項３】石英で形成された処理室と、前記処理室内
を減圧にする排気手段と、前記処理室に冷媒を供給する
手段と、前記冷媒の供給量を増減する手段と、前記冷媒
を循環させる手段と、前記処理室内の冷媒を排気する手
段と、前記処理室内の基板上に形成された半導体膜を加
熱するための光源と、前記光源をパルス状に点滅させる
手段とを備えていることを特徴とする熱処理装置。3. A processing chamber made of quartz, an exhaust unit for reducing the pressure in the processing chamber, a unit for supplying a refrigerant to the processing chamber, a unit for increasing and decreasing the supply amount of the refrigerant, and Means for circulating, means for exhausting the refrigerant in the processing chamber, a light source for heating a semiconductor film formed on a substrate in the processing chamber, and means for blinking the light source in a pulsed manner. A heat treatment apparatus characterized by the above-mentioned. 【請求項４】石英で形成された複数の処理室と、前記処
理室に半導体基板を搬送する手段と、前記処理室内を減
圧にする排気手段と、前記処理室に冷媒を供給する手段
と、前記処理室内の冷媒を排気する手段と、前記処理室
内の基板上に形成された半導体膜を加熱するための光源
と、前記光源をパルス状に点滅させる手段とを備えてい
ることを特徴とする熱処理装置。4. A plurality of processing chambers formed of quartz, means for transferring a semiconductor substrate to the processing chamber, exhaust means for reducing the pressure in the processing chamber, means for supplying a refrigerant to the processing chamber, A light source for heating a semiconductor film formed over a substrate in the processing chamber; and a means for blinking the light source in a pulsed manner. Heat treatment equipment. 【請求項５】請求項１乃至請求項４のいずれか一におい
て、前記冷媒は、窒素、ヘリウム、アルゴン、クリプト
ン、キセノンから選ばれた一つであることを特徴とする
熱処理装置。5. The heat treatment apparatus according to claim 1, wherein the refrigerant is one selected from nitrogen, helium, argon, krypton, and xenon. 【請求項６】請求項１乃至請求項４のいずれか一におい
て、前記光源はハロゲンランプ、メタルハライドラン
プ、高圧水銀ランプ、高圧ナトリウムランプ、キセノン
ランプから選ばれた一つであることを特徴とする熱処理
装置。6. The light source according to claim 1, wherein the light source is one selected from a halogen lamp, a metal halide lamp, a high-pressure mercury lamp, a high-pressure sodium lamp, and a xenon lamp. Heat treatment equipment.