JP2002170959A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JP2002170959A
JP2002170959A JP2000367100A JP2000367100A JP2002170959A JP 2002170959 A JP2002170959 A JP 2002170959A JP 2000367100 A JP2000367100 A JP 2000367100A JP 2000367100 A JP2000367100 A JP 2000367100A JP 2002170959 A JP2002170959 A JP 2002170959A
Authority
JP
Japan
Prior art keywords
oxide film
anodic oxide
gate electrode
manufacturing
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000367100A
Other languages
English (en)
Inventor
Kenichi Nishimura
健一 西村
Katsuhiro Kawai
勝博 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000367100A priority Critical patent/JP2002170959A/ja
Publication of JP2002170959A publication Critical patent/JP2002170959A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 別工程によりマスク枚数を増やすことなく、
ゲート配線やゲート電極の欠陥を少なくでき、歩留まり
を向上できる薄膜トランジスタの製造方法を提供する。 【解決手段】 無孔質陽極酸化膜7を形成後、再度、陽
極酸化を行い、陽極酸化膜中に形成された穴8を修正す
る。このことにより、多孔質陽極酸化膜6をウェットエ
ッチで除去するときに、エッチャントの染み込みを抑制
し、ゲート電極4を保護できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、絶縁材料または
シリコンウエハ等の基板上に形成される薄膜トランジス
タの製造方法に関する。
【0002】
【従来の技術】近年、液晶ディスプレイの大面積化が求
められているが、大面積化すると画像表示部となる画素
マトリクス回路の面積も大きくなり、これに伴ってマト
リクス状に配列されたソース配線およびゲート配線等が
長くなるため、配線抵抗が増大する。また、さらなる微
細化の要求により配線を細くする必要があり、配線抵抗
の増大がより顕在化する。また、ソース配線およびゲー
ト配線には画素毎に薄膜トランジスタが接続され、画素
数が増大することにより寄生容量の増大も問題となる。
一般的に、液晶ディスプレイは、ゲート配線とゲート電
極が一体的に形成されており、パネルの大面積化に伴っ
てゲート信号の遅延が顕在化してくる。そのため、ゲー
ト配線として比抵抗の低いアルミニウムを主成分とする
材料が用いられている。このようにアルミニウムを主成
分とする材料でゲート配線,ゲート電極を形成すること
で、ゲート遅延時間を低くすることができ、高速動作さ
せることができる。
【0003】上記ゲート配線,ゲート電極にアルミニウ
ムを用いる薄膜トランジスタの製造方法は、特開平8−
302343号公報や特開平11−261076号公
報、特開平11−284196号公報に記載されてい
る。これらの薄膜トランジスタの製造方法では、ゲート
配線,電極にアルミニウムやアルミニウムを主成分とす
る材料を用い、電解溶液中でゲート電極に電流を印加す
る陽極酸化法によって、ゲート電極の側面に多孔質陽極
酸化膜を形成した後に、さらに陽極酸化法にて無孔質陽
極酸化膜を形成している。
【0004】図3,図4は従来の薄膜トランジスタの製
造方法の作製工程を示す図である。まず、図3(a)に示
すように、ガラスまたは石英等からなる基板31上に非
結晶シリコン膜を堆積し、これを熱処理して多結晶シリ
コン膜を形成して、その多結晶シリコン膜をパターニン
グすることにより半導体層32を形成する。続いて、こ
の半導体層32を含む基板31上に酸化シリコン膜を堆
積し、ゲート絶縁膜33を形成した後、所定の形状にパ
ターニングされたゲート電極34を形成する。次に、図
3(b)に示すように、ゲート電極34上にマスク膜35
を設けた状態で、ゲート電極34に電解液中で電流を印
加することによって、ゲート電極34の側面に多孔質陽
極酸化膜36を形成する。次に、図3(c)に示すように、
マスク膜35を除去して、再び電解溶液中において、ゲ
ート電極34に電流を印加することにより、ゲート電極
34の側面,上面に無孔質陽極酸化膜37を形成する。次
に、図4(a)に示すように、ゲート電極34,多孔質陽極
酸化膜36および無孔質陽極酸化膜37をマスクとし
て、半導体層32に高濃度に不純物のドーピングを行
う。次に、図4(b)に示すように、多孔質陽極酸化膜36
を除去する。その後、不純物を活性化するために、レー
ザ照射を行うことによりにより高濃度不純物領域(ソー
ス領域39Aおよびドレイン領域39B)となり、多孔
質陽極酸化膜36によってマスクされた部分は、オフセ
ット領域40となる。最後に、図4(c)に示すように、プ
ラズマCVD法により酸化シリコン膜を堆積して層間絶
縁膜41を形成した後、ソース領域39Aおよびドレイ
ン領域39B上のゲート絶縁膜33および層間絶縁膜4
1にコンタクトホールを形成して、ソース電極43およ
びドレイン電極44を形成する。
【0005】
【発明が解決しようとする課題】ところで、上記薄膜ト
ランジスタの製造方法では、陽極酸化法にて多孔質陽極
酸化膜36の内側に無孔質陽極酸化膜37を形成すると
き、無孔質陽極酸化化成液中の気泡やダストにより無孔
質陽極酸化膜37に穴38が形成されてしまう場合があ
る。上記多孔質陽極酸化膜36は、後工程で燐酸,酢酸
および硝酸等からなるエッチャントによりウェットエッ
チングを行って除去するが、穴38がある場合、そこか
らエッチャントが染み込み、ゲート電極34の一部(図
4(b)の42)がエッチングされてしまうという問題があ
る(ゲート配線においても同様)。
【0006】このような穴38がチャネル上のゲート電
極34で発生した場合、極端にチャネル長の短くなった
薄膜トランジスタが形成されてしまう。また、エッチャ
ントの染み込みが多かった場合、ゲート電極34やゲー
ト配線がエッチングされて断線する場合もある。
【0007】そこで、この発明の目的は、マスク枚数を
増やすことなく、ゲート配線やゲート電極の欠陥を少な
くでき、歩留まりを向上できる薄膜トランジスタの製造
方法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、この発明の薄膜トランジスタの製造方法は、絶縁表
面を有する基板上にソース領域,ドレイン領域,チャネル
領域,ゲート絶縁膜およびゲート電極を有する薄膜トラ
ンジスタの製造方法であって、上記ゲート電極の側面に
多孔質陽極酸化膜を形成する工程と、上記多孔質陽極酸
化膜と上記ゲート電極との間および上記ゲート電極の上
面に無孔質陽極酸化膜を形成する工程と、上記無孔質陽
極酸化膜を形成した後に上記多孔質陽極酸化膜を除去す
る工程とを有する薄膜トランジスタの製造方法におい
て、上記多孔質陽極酸化膜を除去する前に、上記無孔質
陽極酸化膜に形成された穴を埋めるためにその穴に無孔
質陽極酸化膜を形成する工程を有することを特徴として
いる。
【0009】上記構成の薄膜トランジスタの製造方法に
よれば、無孔質陽極酸化工程が増えるのみで、別工程に
よりマスク枚数を増やすことなく、ゲート電極,ゲート
配線に欠陥の少ない薄膜トランジスタを容易に作製する
ことができる。
【0010】また、一実施形態の薄膜トランジスタの製
造方法は、上記無孔質陽極酸化膜に形成された穴に無孔
質陽極酸化膜を形成する工程の前に洗浄処理を行うこと
を特徴としている。
【0011】上記実施形態の薄膜トランジスタの製造方
法によれば、上記無孔質陽極酸化膜に形成された穴に無
孔質陽極酸化膜を形成する工程の前に洗浄を行うことに
よって、無孔質陽極酸化膜の穴を形成してしまうマスク
としての無孔質陽極酸化液中の微小な気泡やダストを除
去または移動させるので、上記無孔質陽極酸化膜に形成
された穴を無孔質陽極酸化膜により確実に埋めることが
できる。
【0012】また、一実施形態の薄膜トランジスタの製
造方法は、上記ゲート電極の側面に上記多孔質陽極酸化
膜を形成する工程において、電解溶液中で上記ゲート電
極に対して電圧を印加することにより上記多孔質陽極酸
化膜を形成することを特徴としている。
【0013】上記実施形態の薄膜トランジスタの製造方
法によれば、電解溶液中で上記ゲート電極に対して電圧
を印加することにより、簡単な工程で多孔質陽極酸化膜
を容易に形成できる。
【0014】また、一実施形態の薄膜トランジスタの製
造方法は、上記多孔質陽極酸化膜と上記ゲート電極との
間および上記ゲート電極の上面に上記無孔質陽極酸化膜
を形成する工程および上記無孔質陽極酸化膜に形成され
た穴に無孔質陽極酸化膜を形成する工程において、電解
溶液中で上記ゲート電極に対して電圧を印加することに
より上記無孔質陽極酸化膜を形成することを特徴として
いる。
【0015】上記実施形態の薄膜トランジスタの製造方
法によれば、電解溶液中で上記ゲート電極に対して電圧
を印加することにより、簡単な工程で無孔質陽極酸化膜
を容易に形成できる。
【0016】また、一実施形態の薄膜トランジスタの製
造方法は、上記多孔質陽極酸化膜を除去する工程におい
て、上記多孔質陽極酸化膜をウェットエッチングにより
除去することを特徴としている。
【0017】上記実施形態の薄膜トランジスタの製造方
法によれば、例えば燐酸,酢酸および硝酸の混酸の溶液
により上記多孔質陽極酸化膜を選択的にウェットエッチ
ングすることが容易にできる。
【0018】また、一実施形態の薄膜トランジスタの製
造方法は、上記無孔質陽極酸化膜に形成された穴に無孔
質陽極酸化膜を形成する工程における陽極酸化時間は、
前の無孔質陽極酸化膜を形成する工程における陽極酸化
時間よりも短くすることを特徴としている。
【0019】上記実施形態の薄膜トランジスタの製造方
法によれば、上記無孔質陽極酸化膜の穴を埋める工程
で、ゲート電極に電圧を印加する時間を、無孔質陽極酸
化膜を形成するときの時間よりも短くすることによっ
て、ゲート絶縁膜に対する印加電圧の影響を少なくし
て、ゲート絶縁膜の絶縁破壊等の欠陥を抑制できる。
【0020】
【発明の実施の形態】以下、この発明の薄膜トランジス
タの製造方法を図示の実施の形態により詳細に説明す
る。
【0021】図1,図2はこの発明の実施の一形態の薄
膜トランジスタの製造方法の作製工程を示す図である。
【0022】まず、図1(a)に示すように、プラズマC
VD(化学気相成長)法,LPCVD(低圧化学気相成長)
法またはスパッタリング法によって、ガラスまたは石英
等からなる基板1上に非結晶シリコン膜を10nm〜5
00nm(好ましくは20nm〜100nm)程度堆積
し、これを550℃〜600℃の温度で24時間熱処理
して多結晶シリコン膜を形成する。なお、非結晶シリコ
ン薄膜を堆積する前に、酸化シリコン膜等からなる下地
膜を形成してもよい。また、この多結晶シリコン膜の形
成工程は、堆積した非結晶シリコン薄膜に対してエキシ
マレ−ザ等を照射することによって行ってもよい。この
ようにして形成された多結晶シリコン膜を所定の形状、
例えば島状パターニングすることにより薄膜トランジス
タの半導体層2を形成している。続いて、この半導体層
2を含む基板1上にプラズマCVD法によって、厚さ7
0nm〜150nmの酸化シリコン膜を堆積し、ゲート
絶縁膜3を形成している。次に、上記ゲート絶縁膜3上
にアルミニウムまたはアルミニウムを主成分とする金属
をスパッタリング法により堆積し、所定の形状にパター
ニングしてゲート電極4を形成する。
【0023】次に、図1(b)に示すように、ゲート電極
4上にマスク膜5を設けた状態で、ゲート電極4に電解
液中で電流を印加することによって、ゲート電極4の側
面に多孔質陽極酸化膜6を形成する。この陽極酸化工程
は、1%〜20%のクエン酸またはシュウ酸,燐酸,クロ
ム酸,硫酸等の酸性水溶液を用いて行い、1V〜30V
程度の低電圧で、0.1μm〜5μmの厚い陽極酸化膜
6を形成する。なお、この陽極酸化膜膜6の厚さは、陽
極酸化時間で制御する。この実施形態では、シュウ酸溶
液中で電圧を4Vとし、20分〜80分間陽極酸化する
ことで、0.3μm〜1μmの厚さの多孔質陽極酸化膜
6を形成している。また、マスク膜5としては、ゲート
電極4をパターニングしたときのフォトレジストをその
まま用いることができる。なお、マスク膜5の形成前
に、陽極酸化法によって印加電圧5V〜40Vの低電圧
で厚さ5nm〜50nmの酸化アルミニウムを表面に形
成しておくと、マスク膜5との密着性が向上し、後の陽
極酸化工程においても、多孔質陽極酸化膜6を側面にの
み形成する上で有効である。
【0024】次に、図1(c)に示すように、マスク膜5
を除去して、再び電解溶液中において、ゲート電極4に
電流を印加する。この実施形態では、1%〜10%の酒
石酸,硼酸および硝酸が含まれたエチレングリコール溶
液中でゲート電極4に50V〜200Vの電圧を20分
〜120分印加している。この工程によりゲート電極4
の側面,上面に無孔質陽極酸化膜7を形成する。この工程
では、多孔質陽極酸化の後の工程であるにもかかわら
ず、多孔質陽極酸化膜6の外側でなく、ゲート電極4と
多孔質陽極酸化膜6の間に無孔質陽極酸化膜7が形成さ
れる。形成された無孔質陽極酸化膜7の厚さは、印加電
圧に比例する。この実施形態では、80Vの印加電圧に
よって、100nm程度の無孔質陽極酸化膜7を形成し
ている。その後、水で洗浄して乾燥させる。そして、再
度、無孔質陽極酸化膜7を陽極酸化する。しかし、無孔
質陽極酸化液中に微小な気泡やダストが存在している
と、無孔質陽極酸化においてマスクとなって穴8を形成
してしまう。そこで、再度、洗浄した後、無孔質陽極酸
化膜7を形成したときと同じ電解液を用い、ゲート電極
4に50V〜200V(この実施形態では80V)の電圧
を10分〜60分印加して、無孔質陽極酸化膜7の穴8
を修復する。
【0025】これによって、図1(d)に示すように、マ
スク枚数を増やすことなく、無孔質陽極酸化工程を繰り
返すことによって、無孔質陽極酸化膜7に形成されてい
た穴8を修正する。
【0026】次に、図2(a)に示すように、ゲート電極
4,多孔質陽極酸化膜6および無孔質陽極酸化膜7をマ
スクとして、不純物を半導体層2に高濃度にドーピング
を行う。具体的には、n型薄膜トランジスタであれば燐
(P)、p型薄膜トランジスタであればボロン(B)等の不
純物イオンを電界加速して半導体層2中にドーピングす
る。
【0027】次に、図2(b)に示すように、多孔質陽極
酸化膜6を除去する。エッチャントとしては、燐酸系の
溶液(例えば燐酸,酢酸および硝酸の混酸)が好ましい。
この多孔質陽極酸化膜6は、燐酸系のエッチャントによ
って選択的にエッチングされる。上述した燐酸系のエッ
チャントにおける多孔質陽極酸化膜6のエッチングレー
トは、無孔質陽極酸化膜7のエッチングレートの10倍
以上であるため、無孔質陽極酸化膜7は、燐酸系のエッ
チャントでは実質的にエッチングされない。
【0028】上記薄膜トランジスタの製造方法により、
無孔質陽極酸化膜7に形成された穴8が修復されるの
で、多孔質陽極酸化膜6のエッチングを行っても、内側
のゲート電極4を保護することが可能である。その後、
不純物を活性化するために、レーザ照射を行うことによ
り高濃度不純物領域(ソース領域9Aおよびドレイン領
域9B)となり、多孔質陽極酸化膜6によってマスクさ
れた部分は、オフセット領域10となる。
【0029】最後に、図2(c)に示すように、プラズマ
CVD法により、例えば600nmの膜厚で酸化シリコ
ン膜を堆積して層間絶縁膜11を形成する。さらに、ソ
ース領域9Aおよびドレイン領域9B上のゲート絶縁膜
3および層間絶縁膜11にコンタクトホールを形成し、
続いてスパッタリング法により、例えば600nmの膜
厚のアルミニウムを堆積した後、所定の形状にパターニ
ングして、ソース電極13およびドレイン電極14を形
成する。そして、200℃〜500℃でシンタリングを
行う。
【0030】このように図1(a)〜(d),図2(a)〜(c)の
工程によって薄膜トランジスタを製造する。なお、図示
していないが、このようにして製造された薄膜トランジ
スタを液晶表示装置等の画像表示装置に用いる場合は、
この後、ドレイン電極14に所定の形状を有するITO
等からなる透明電極または金属膜を接続して、画素電極
を形成する。上記薄膜トランジスタは、液晶表示装置等
の画像表示装置に限らず、他の装置に適用してもよい。
【0031】上記薄膜トランジスタの製造方法では、マ
スク枚数を増やすことなく、無孔質陽極酸化膜7の穴8
を容易に修正することができる。このことにより、多孔
質陽極酸化膜を除去するときに、ゲート電極を保護で
き、薄膜トランジスタの歩留まりを向上することができ
る。
【0032】また、上記無孔質陽極酸化膜7に形成され
た穴8を埋める無孔質陽極酸化工程の前に洗浄処理を行
うことによって、穴8の原因となった無孔質陽極酸化液
中の微小な気泡やダストを除去または移動させるので、
上記無孔質陽極酸化膜7の穴8を無孔質陽極酸化膜によ
り確実に埋めることができる。
【0033】また、電解溶液中でゲート電極4に対して
電圧を印加することにより、簡単な工程で多孔質陽極酸
化膜および無孔質陽極酸化膜を容易に形成することがで
きる。
【0034】また、燐酸系の溶液(例えば燐酸,酢酸およ
び硝酸の混酸)を用いることによって、上記多孔質陽極
酸化膜7を選択的にウェットエッチングすることが容易
にできる。
【0035】また、上記無孔質陽極酸化膜7の穴8を修
正する工程におけるゲート電極4に電圧を印加する時間
を、無孔質陽極酸化膜7を形成するときの時間よりも短
くすることによって、ゲート絶縁膜3の絶縁破壊等の欠
陥を抑制することができる。
【0036】上記実施形態では、オフセット構造の薄膜
トランジスタの製造方法について説明しているが、多孔
質陽極酸化膜の除去後に低濃度のドーピングを行うこと
により、LDD(ライトリ・ドープト・ドレイン)構造の
薄膜トランジスタを容易に作製することができる。具体
的には、n型薄膜トランジスタであれば燐(P)、p型薄
膜トランジスタであればボロン(B)等の不純物イオンを
電界加速して、ゲート電極および無孔質陽極酸化膜をマ
スクとして、半導体層2中に低濃度のドーピングをする
ことで製造することができる。
【0037】
【発明の効果】以上より明らかなように、この発明の薄
膜トランジスタの製造方法によれば、絶縁ゲート型薄膜
トランジスタにおいて、ゲート電極としてアルミニウム
またはアルミニウムを主成分とする材料を用いても、別
工程によりマスク枚数を増やすことなく、無孔質陽極酸
化膜工程と同様の工程を増やすことによって、歩留まり
の高い絶縁ゲート型薄膜トランジスタを容易に作製する
ことができ、そのような薄膜トランジスタで構成される
半導体回路で機能する電気光学装置や電気光学装置を搭
載した電子機器の歩留まりを向上できる。
【図面の簡単な説明】
【図1】 図1はこの発明の実施の一形態の薄膜トラン
ジスタの製造方法の作製工程を示す図である。
【図2】 図2は図1に続く薄膜トランジスタの作製工
程を示す図である。
【図3】 図3は従来の薄膜トランジスタの製造方法の
作製工程を示す図である。
【図4】 図4は図3に続く薄膜トランジスタの作製工
程を示す図である。
【符号の説明】
1…基板、 2…半導体層、 3…ゲート絶縁膜、 4…ゲート電極、 5…マスク膜、 6…多孔質陽極酸化膜、 7…無孔質陽極酸化膜、 8…穴、 9A…ソース領域、 9B…ドレイン領域、 10…オフセット領域、 11…層間絶縁膜、 13…ソース電極、 14…ドレイン電極。
フロントページの続き Fターム(参考) 5F058 BB04 BB07 BC02 BF70 BH11 BJ10 5F110 AA26 BB01 CC02 DD02 DD03 EE03 EE06 EE34 EE44 EE48 EE50 FF02 FF30 GG02 GG13 GG24 GG25 GG43 GG45 GG47 HJ01 HJ12 HJ23 HL03 HL27 HM14 NN23 NN35 PP03 PP10 QQ05

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁表面を有する基板上にソース領域,
    ドレイン領域,チャネル領域,ゲート絶縁膜およびゲート
    電極を有する薄膜トランジスタの製造方法であって、上
    記ゲート電極の側面に多孔質陽極酸化膜を形成する工程
    と、上記多孔質陽極酸化膜と上記ゲート電極との間およ
    び上記ゲート電極の上面に無孔質陽極酸化膜を形成する
    工程と、上記無孔質陽極酸化膜を形成した後に上記多孔
    質陽極酸化膜を除去する工程とを有する薄膜トランジス
    タの製造方法において、 上記多孔質陽極酸化膜を除去する前に、上記無孔質陽極
    酸化膜に形成された穴を埋めるためにその穴に無孔質陽
    極酸化膜を形成する工程を有することを特徴とする薄膜
    トランジスタの製造方法。
  2. 【請求項2】 請求項1に記載の薄膜トランジスタの製
    造方法において、 上記無孔質陽極酸化膜に形成された穴に無孔質陽極酸化
    膜を形成する工程の前に洗浄処理を行うことを特徴とす
    る薄膜トランジスタの製造方法。
  3. 【請求項3】 請求項1または2に記載の薄膜トランジ
    スタの製造方法において、 上記ゲート電極の側面に上記多孔質陽極酸化膜を形成す
    る工程において、電解溶液中で上記ゲート電極に対して
    電圧を印加することにより上記多孔質陽極酸化膜を形成
    することを特徴とする薄膜トランジスタの製造方法。
  4. 【請求項4】 請求項1乃至3のいずれか1つに記載の
    薄膜トランジスタの製造方法において、 上記多孔質陽極酸化膜と上記ゲート電極との間および上
    記ゲート電極の上面に上記無孔質陽極酸化膜を形成する
    工程および上記無孔質陽極酸化膜に形成された穴に無孔
    質陽極酸化膜を形成する工程において、電解溶液中で上
    記ゲート電極に対して電圧を印加することにより上記無
    孔質陽極酸化膜を形成することを特徴とする薄膜トラン
    ジスタの製造方法。
  5. 【請求項5】 請求項1乃至4のいずれか1つに記載の
    薄膜トランジスタの製造方法において、 上記多孔質陽極酸化膜を除去する工程において、上記多
    孔質陽極酸化膜をウェットエッチングにより除去するこ
    とを特徴とする薄膜トランジスタの製造方法。
  6. 【請求項6】 請求項1乃至5のいずれか1つに記載の
    薄膜トランジスタの製造方法において、 上記無孔質陽極酸化膜に形成された穴に無孔質陽極酸化
    膜を形成する工程における陽極酸化時間は、前の無孔質
    陽極酸化膜を形成する工程における陽極酸化時間よりも
    短くすることを特徴とする薄膜トランジスタの製造方
    法。
JP2000367100A 2000-12-01 2000-12-01 薄膜トランジスタの製造方法 Pending JP2002170959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000367100A JP2002170959A (ja) 2000-12-01 2000-12-01 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000367100A JP2002170959A (ja) 2000-12-01 2000-12-01 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2002170959A true JP2002170959A (ja) 2002-06-14

Family

ID=18837598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000367100A Pending JP2002170959A (ja) 2000-12-01 2000-12-01 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2002170959A (ja)

Similar Documents

Publication Publication Date Title
JP3645380B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US20110068339A1 (en) Semiconductor device and method for manufacturing the same
JP3565983B2 (ja) 半導体装置の作製方法
JP2008218960A (ja) 薄膜トランジスタ装置、その製造方法、及び表示装置
JPH07169974A (ja) 半導体装置およびその作製方法
JP3330736B2 (ja) 半導体装置の作製方法
KR100267144B1 (ko) 반도체 장치의 제조방법
JP3403115B2 (ja) 半導体装置の製造方法
JPH07310191A (ja) エッチング材料およびエッチング方法
JP2010098321A (ja) 半導体装置
JP2002170959A (ja) 薄膜トランジスタの製造方法
JPH07218932A (ja) 半導体装置およびその作製方法
JP4397899B2 (ja) 半導体装置の作製方法
JP3140304B2 (ja) 半導体装置およびその作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP2002237595A (ja) 薄膜トランジスタの製造方法
JP3946690B2 (ja) インバータ回路の作製方法
JPH11220134A (ja) 半導体装置の製造方法
JPH09199474A (ja) 半導体装置の作製方法
JP3531781B2 (ja) 半導体装置の作製方法
JP3602344B2 (ja) 薄膜トランジスタ及びその作製方法
JP2759414B2 (ja) 半導体装置の作製方法
JP2002270855A (ja) 絶縁ゲイト型電界効果トランジスタ
JP4104901B2 (ja) アクティブマトリクス型表示装置