JP2002164625A - Printed wiring board and reliability testing method for the same - Google Patents
Printed wiring board and reliability testing method for the sameInfo
- Publication number
- JP2002164625A JP2002164625A JP2000358683A JP2000358683A JP2002164625A JP 2002164625 A JP2002164625 A JP 2002164625A JP 2000358683 A JP2000358683 A JP 2000358683A JP 2000358683 A JP2000358683 A JP 2000358683A JP 2002164625 A JP2002164625 A JP 2002164625A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- test
- conductor pattern
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、導体パターンが形
成されたプリント配線基板及びプリント配線基板の信頼
性試験方法に関し、特に、金型打ち抜き加工されたプリ
ント配線基板及びプリント配線基板の信頼性試験方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board on which a conductor pattern is formed and a method for testing the reliability of the printed wiring board. About the method.
【０００２】[0002]
【従来の技術】各種電子機器等に使用されるプリント配
線基板の形成は、金型を用いた金型打ち抜き加工によっ
て行われることが一般的である。2. Description of the Related Art Generally, a printed wiring board used for various kinds of electronic equipment is formed by a die punching process using a die.
【０００３】このような金型打ち抜き加工によって形成
されるプリント配線基板の品質は、その金型打ち抜き加
工に使用する金型の金型精度、金型の摩耗度合い、金型
設置条件、金型加工条件及びプリント配線基板の設計条
件等により影響を受け、例えば、摩耗度合いが進んだ金
型を用いた場合、打ち抜かれたプリント配線基板の外形
部分やスリット近傍に、欠け、クラック、層間剥離等の
不具合が生じ、プリント配線基板の電気特性に重大な影
響を及ぼす場合もある。[0003] The quality of a printed wiring board formed by such a die-punching process depends on the die accuracy of the die used for the die-punching process, the degree of abrasion of the die, the die installation conditions, the die processing. Affected by the conditions and the design conditions of the printed wiring board, for example, when a mold with a high degree of wear is used, chipping, cracking, delamination, etc., near the outer portion or slit of the punched printed wiring board are used. Failures may occur and have a significant effect on the electrical characteristics of the printed wiring board.
【０００４】従来、プリント配線基板の製造工程におけ
る欠け等の不具合の検出や程度判断は、目視検査によっ
て行われることが一般的であり、その判断も作業者の主
観的判断に頼るところが大きかった。そのため、作業者
の熟練度や個人差により、時には、欠け等の不具合を有
するプリント配線基板が良品として出荷されてしまった
り、本来良品の範囲に属するプリント配線基板が不良品
として廃棄されてしまったりといった問題が生じること
もあった。Conventionally, the detection and determination of the degree of defects such as chipping in the manufacturing process of a printed wiring board is generally performed by visual inspection, and the determination largely depends on the subjective judgment of the operator. Therefore, depending on the skill level and individual differences of the workers, sometimes the printed wiring boards having defects such as chipping are shipped as non-defective products, or the printed wiring boards originally belonging to the range of non-defective products are discarded as defective products. In some cases, such a problem may occur.
【０００５】このような問題を解決する１つの手段とし
て、特開平１１−６８２６４において“プリント基板”
が開示されている。特開平１１−６８２６４における
“プリント基板”では、プリント配線基板の外形に接し
た空き領域に不具合検出用のダミーパターンとランドを
設け、このランドを介してダミーパターンに電圧を印加
し、このダミーパターンの断線の有無を電気的に測定す
ることによって、欠け等の不具合の検出を行う。これに
より、製造されたプリント配線基板の不具合の検出を客
観的に行うことが可能となり、安定した品質のプリント
配線基板を効率良く製造することが可能となる。As one means for solving such a problem, Japanese Patent Application Laid-Open No. 11-68264 discloses a "printed circuit board".
Is disclosed. In the "printed circuit board" disclosed in Japanese Patent Application Laid-Open No. H11-68264, a dummy pattern and a land for detecting a defect are provided in a vacant area in contact with the outer shape of the printed circuit board, and a voltage is applied to the dummy pattern via the land. By electrically measuring the presence or absence of the disconnection, a defect such as chipping is detected. As a result, it is possible to objectively detect a defect of the manufactured printed wiring board, and it is possible to efficiently manufacture a stable quality printed wiring board.
【０００６】[0006]
【発明が解決しようとする課題】しかし、特開平１１−
６８２６４において開示された“プリント基板”では、
プリント配線基板の製造時点における欠け等の不具合は
検出できても、その後のプリント配線基板の実装工程時
や組み立て工程時、長期使用時等における長期接続信頼
性、長期絶縁信頼性をも予測した不具合の検出ができな
いという問題点がある。However, Japanese Patent Application Laid-Open No.
The "printed circuit board" disclosed in US Pat.
Defects such as chipping at the time of manufacturing of the printed wiring board can be detected, but defects that predict long-term connection reliability and long-term insulation reliability in the subsequent mounting process, assembly process, long-term use, etc. of the printed wiring board There is a problem that cannot be detected.
【０００７】例えば、製造されたプリント配線基板は、
実装工程等において熱処理が行われる他、市場において
も、このプリント配線基板が用いられた電子機器の電源
のオン・オフ等により、高温・低温間の温度変化が繰り
返される。この温度環境の変化により、プリント配線基
板の金型打ち抜き加工時に生じた、欠け、クラック、層
間剥離等の不具合が進行する可能性があり、この場合、
プリント配線基板の打ち抜き加工時には不良品の程度に
まで達していなかった不具合であっても、その後の進行
により、その不具合が不良品の程度にまで達してしまう
場合がある。For example, a manufactured printed wiring board is
In addition to the heat treatment performed in the mounting process and the like, the temperature changes between high and low temperatures are repeated in the market by turning on and off the power of the electronic device using the printed wiring board. Due to this change in the temperature environment, defects such as chipping, cracking, and delamination, which occurred during the die-punching process of the printed wiring board, may progress. In this case,
Even if a defect does not reach the level of a defective product at the time of punching a printed wiring board, the defect may reach the level of a defective product due to the subsequent progress.
【０００８】また、プリント配線基板におけるイオンマ
イグレーションにより、絶縁抵抗の低下や短絡が生じる
場合もある。プリント配線基板におけるイオンマイグレ
ーションとは、絶縁層を介し、近接して配置されている
プリント配線基板の導体パターン間に、高湿下で長時間
電圧が印加された場合、この導体パターンを構成する銅
等の金属材料がイオン化し、この金属イオンが導体パタ
ーン間に配置された絶縁層の表面等を、デントライト
（樹脂状析出物）を形成しながら移動することにより、
絶縁層の絶縁抵抗を低下させ、ついには絶縁層の短絡を
も引き起こしてしまう現象である。特に近年、プリント
配線基板の高密度化、薄型化に伴い、プリント配線基板
の導体パターンが相互に近接して構成されることが多
く、このようなイオンマイグレーションの問題はますま
す重要な課題となってきている。また、このデントライ
トは、絶縁層が有するクラック等の溝に沿って進行する
ことが知られており、プリント配線基板の製造時におけ
るクラック等の不具合は、このイオンマイグレーション
を助長し、結果として絶縁層の絶縁抵抗の低下、短絡を
生じさせる原因となる。[0008] In addition, ion migration in the printed wiring board may cause a decrease in insulation resistance or a short circuit. Ion migration in a printed wiring board means that when a voltage is applied for a long time under high humidity between conductive patterns of a printed wiring board disposed in close proximity via an insulating layer, copper constituting the conductive pattern Metal material is ionized, and the metal ions move on the surface of the insulating layer disposed between the conductor patterns while forming dentite (resin-like precipitate).
This is a phenomenon that lowers the insulation resistance of the insulating layer and eventually causes a short circuit of the insulating layer. In particular, in recent years, as printed wiring boards have become denser and thinner, the conductor patterns of the printed wiring boards are often configured close to each other, and such ion migration has become an increasingly important issue. Is coming. In addition, it is known that the dentite proceeds along a groove such as a crack of the insulating layer, and a defect such as a crack at the time of manufacturing a printed wiring board promotes this ion migration. This causes a reduction in insulation resistance of the layer and a short circuit.
【０００９】本発明はこのような点に鑑みてなされたも
のであり、プリント配線基板の実装工程時、長期使用時
等における長期接続信頼性、長期絶縁信頼性をも予測し
た不具合の検出を行うことが可能なプリント配線基板及
びプリント配線基板の信頼性試験方法を提供することを
目的とする。The present invention has been made in view of the above points, and detects a defect in which a long-term connection reliability and a long-term insulation reliability in a mounting process of a printed wiring board, a long-term use and the like are predicted. It is an object of the present invention to provide a printed wiring board and a method for testing the reliability of the printed wiring board that can perform the method.
【００１０】[0010]
【課題を解決するための手段】本発明では上記課題を解
決するために、金型打ち抜き加工されたプリント配線基
板において、前記プリント配線基板の前記金型打ち抜き
加工部近傍に、前記プリント配線基板の信頼性試験に用
いるテスト用導体パターンを有することを特徴とするプ
リント配線基板が提供される。According to the present invention, in order to solve the above-mentioned problems, in a printed wiring board which has been subjected to a die punching process, the printed wiring board is provided in the vicinity of the die punched portion of the printed wiring board. There is provided a printed wiring board having a test conductor pattern used for a reliability test.
【００１１】ここで、テスト用導体パターンは、長期接
続信頼性、長期絶縁信頼性をも予測した不具合の検出に
用いられる。また、本発明のプリント配線基板におい
て、好ましくは、テスト用導体パターンは、少なくとも
一辺が金型打ち抜き加工部に平行な多角形導体パターン
を有する。Here, the test conductor pattern is used for detecting a defect in which long-term connection reliability and long-term insulation reliability are predicted. In the printed wiring board of the present invention, preferably, the test conductor pattern has a polygonal conductor pattern having at least one side parallel to the die-punched portion.
【００１２】また、本発明のプリント配線基板におい
て、好ましくは、多角形導体パターンは、信頼性試験に
おける電極パターンとして使用される。また、本発明の
プリント配線基板において、好ましくは、テスト用導体
パターンは、金型打ち抜き加工部と平行に形成された櫛
形導体パターンである。Further, in the printed wiring board of the present invention, preferably, the polygonal conductor pattern is used as an electrode pattern in a reliability test. In the printed wiring board of the present invention, preferably, the test conductor pattern is a comb-shaped conductor pattern formed in parallel with the die-punched portion.
【００１３】また、本発明のプリント配線基板におい
て、好ましくは、テスト用導体パターンは、プリント配
線基板の上下面を貫通する第１のスルーホールと、第１
のスルーホールに隣り合わせて配置され、第１のスルー
ホールと導体接続されていない第２のスルーホールとを
有する。In the printed wiring board of the present invention, preferably, the test conductor pattern includes a first through hole penetrating the upper and lower surfaces of the printed wiring board;
And has a first through-hole and a second through-hole that is not conductively connected.
【００１４】また、本発明のプリント配線基板におい
て、好ましくは、テスト用導体パターンは、金型打ち抜
き加工部に垂直な複数の導体パターンを、１つながりに
接続することによって構成されたパターンである。In the printed wiring board according to the present invention, preferably, the test conductor pattern is a pattern formed by connecting a plurality of conductor patterns perpendicular to the die-punched portion in a continuous manner.
【００１５】また、本発明のプリント配線基板におい
て、好ましくは、テスト用導体パターンは、複数のスル
ーホールを１つながりに接続することによって構成され
たパターンである。In the printed wiring board according to the present invention, preferably, the test conductor pattern is a pattern formed by connecting a plurality of through holes in a single line.
【００１６】また、本発明のプリント配線基板におい
て、好ましくは、テスト用導体パターンは、プリント配
線基板の捨て板部に形成される。また、金型打ち抜き加
工されたプリント配線基板の信頼性試験方法において、
前記プリント配線基板の前記金型打ち抜き加工部近傍
に、前記プリント配線基板の信頼性試験に用いるテスト
用導体パターンを設け、前記テスト用導体パターンに電
圧を印加することによって、前記プリント配線基板の信
頼性試験を行うことを特徴とするプリント配線基板の信
頼性試験方法が提供される。In the printed wiring board of the present invention, preferably, the test conductor pattern is formed on a discarded plate portion of the printed wiring board. Also, in the reliability test method of the printed wiring board die-cut,
A test conductor pattern for use in a reliability test of the printed wiring board is provided in the vicinity of the die punched portion of the printed wiring board, and by applying a voltage to the test conductor pattern, the reliability of the printed wiring board is improved. A reliability test method for a printed wiring board characterized by performing a reliability test is provided.
【００１７】このようにすることにより、長期接続信頼
性、長期絶縁信頼性をも予測した不具合の検出を行うこ
とが可能となる。また、本発明のプリント配線基板の信
頼性試験方法において、好ましくは、テスト用導体パタ
ーンへの電圧の印加は、プリント配線基板に対し、所定
の環境条件を与えた後、行われる。By doing so, it is possible to detect a defect that also predicts long-term connection reliability and long-term insulation reliability. In the method for testing the reliability of a printed wiring board according to the present invention, preferably, the application of the voltage to the test conductor pattern is performed after a predetermined environmental condition is applied to the printed wiring board.
【００１８】また、本発明のプリント配線基板の信頼性
試験方法において、好ましくは、所定の環境条件は、加
湿を行った状態でのリフロー環境条件を有する。また、
本発明のプリント配線基板の信頼性試験方法において、
好ましくは、所定の環境条件は、高温高湿度状態での電
圧印加環境条件を有する。In the method for testing the reliability of a printed wiring board of the present invention, preferably, the predetermined environmental condition includes a reflow environmental condition in a humidified state. Also,
In the reliability test method of the printed wiring board of the present invention,
Preferably, the predetermined environmental condition includes a voltage application environmental condition in a high temperature and high humidity state.
【００１９】また、本発明のプリント配線基板の信頼性
試験方法において、好ましくは、所定の環境条件は、熱
衝撃環境条件を有する。また、本発明のプリント配線基
板の信頼性試験方法において、好ましくは、信頼性試験
は、プリント配線基板の絶縁抵抗測定試験を有する。In the method for testing the reliability of a printed wiring board according to the present invention, preferably, the predetermined environmental condition includes a thermal shock environmental condition. In the printed wiring board reliability test method of the present invention, preferably, the reliability test includes a printed wiring board insulation resistance measurement test.
【００２０】また、本発明のプリント配線基板の信頼性
試験方法において、好ましくは、信頼性試験は、プリン
ト配線基板の導通抵抗測定試験を有する。また、本発明
のプリント配線基板の信頼性試験方法において、好まし
くは、信頼性試験は、プリント配線基板の基板分割前に
行われる。In the printed wiring board reliability test method of the present invention, the reliability test preferably includes a printed wiring board conduction resistance measurement test. In the printed wiring board reliability test method of the present invention, preferably, the reliability test is performed before dividing the printed wiring board into boards.
【００２１】また、本発明のプリント配線基板の信頼性
試験方法において、好ましくは、信頼性試験は、プリン
ト配線基板の基板分割後に行われる。Further, in the printed wiring board reliability test method of the present invention, preferably, the reliability test is performed after the printed wiring board is divided.
【００２２】[0022]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本形態におけるプリント
配線基板１０の構成を示した平面図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view showing a configuration of a printed wiring board 10 according to the present embodiment.
【００２３】図１の例の場合、プリント配線基板１０
は、２枚の実装基板を取り出すことができる２枚取りの
基板であり、このプリント配線基板１０を金型によって
ミシン目状に打ち抜いた金型打ち抜き加工部１３ａ、１
３ｂにより、実装基板となる抜き板部１２ａ、１２ｂの
領域と、捨て板部１４の領域とが分離されている。金型
打ち抜き加工部１３ａ、１３ｂ近傍における捨て板部１
４側には、プリント配線基板１０の信頼性試験に用いる
テスト用導体パターン１１ａ〜１１ｆが形成され、プリ
ント配線基板１０の縁部分には、テスト用導体パターン
１１ｇ、１１ｈが形成されている。また、抜き板部１２
ａ、１２ｂには、図示していない導体パターンが設けら
れており、これにより、抜き板部１２ａ、１２ｂは、実
装基板としての機能を有することとなる。In the case of the example shown in FIG.
Is a two-piece board from which two mounting boards can be taken out, and a die-punched portion 13a, 1a, which is obtained by punching the printed wiring board 10 into a perforated shape using a die.
3b separates the areas of the punched plate portions 12a and 12b, which will be the mounting substrate, and the area of the discarded plate portion 14. Discard plate 1 near mold punching parts 13a and 13b
Test conductor patterns 11a to 11f used for a reliability test of the printed wiring board 10 are formed on the fourth side, and test conductor patterns 11g and 11h are formed on the edge of the printed wiring board 10. Also, the punched plate 12
The conductor patterns a, 12b are provided with conductor patterns (not shown), whereby the punched plate portions 12a, 12b have a function as a mounting board.
【００２４】プリント配線基板１０を構成する材質とし
ては、例えば、紙やガラスクロス等の絶縁性の素材にポ
リイミド樹脂やエポキシ樹脂等の絶縁性の樹脂を含浸さ
せた材質を絶縁層として用い、銅等の金属箔や金属メッ
キ等をテスト用導体パターン１１ａ〜１１ｈや、抜き板
部１２ａ、１２ｂに形成される導体パターンとして用い
ることが望ましい。As a material of the printed wiring board 10, for example, a material in which an insulating material such as paper or glass cloth is impregnated with an insulating resin such as a polyimide resin or an epoxy resin is used as an insulating layer. It is desirable to use metal foil, metal plating, or the like as the test conductor patterns 11a to 11h and the conductor patterns formed on the punched plate portions 12a and 12b.
【００２５】図２〜図１２は、プリント配線基板１０に
形成されるテスト用導体パターンの構成例を示した図で
ある。以下、各テスト用導体パターンの構成例につい
て、順次説明していく。FIGS. 2 to 12 are diagrams showing examples of the configuration of a test conductor pattern formed on the printed wiring board 10. FIG. Hereinafter, a configuration example of each test conductor pattern will be sequentially described.
【００２６】図２は、プリント配線基板１０の長期絶縁
信頼性評価に用いるテスト用導体パターン２０を例示し
た平面図である。テスト用導体パターン２０は、少なく
とも一辺が金型打ち抜き加工部１３ａ、１３ｂに平行に
構成される多角形導体パターン２２ａ、２２ｂ、及び金
型打ち抜き加工部１３ａ、１３ｂと平行に構成される櫛
形導体パターン２１によって構成されている。FIG. 2 is a plan view illustrating a test conductor pattern 20 used for evaluating the long-term insulation reliability of the printed wiring board 10. The test conductor pattern 20 includes a polygonal conductor pattern 22a, 22b having at least one side parallel to the die punched portions 13a, 13b, and a comb-shaped conductor pattern formed parallel to the die punched portions 13a, 13b. 21.
【００２７】多角形導体パターン２２ａ、２２ｂは、一
定の面積以上、好ましくは、面積３ｍｍ2以上に構成さ
れる多角形であり、三角形、四角形、五角形等、特に制
限なくどのような形状であってもよい。このように、一
定の面積以上の多角形導体パターン２２ａ、２２ｂを設
けることにより、最も、欠け、クラック、層間剥離等の
不具合が生じやすい条件をテスト用導体パターン２０内
に擬似的に作り出すことが可能となる。つまり、欠け等
の不具合は、プリント配線基板１０に形成された導体パ
ターンの疎・密の差が大きい箇所に顕著に表れることが
知られており、このように一定面積以上の多角形導体パ
ターン２２ａ、２２ｂが設けられた場合には、多角形導
体パターン２２ａ、２２ｂのエッジ部付近において、特
に、欠け等の不具合が生じやすい条件が形成されること
となる。これにより、プリント配線基板１０内における
信頼性最低条件をテスト用導体パターン２０中に形成す
ることが可能となり、テスト用導体パターン２０におけ
る信頼性を確認することにより、プリント配線基板１０
全体における信頼性の確認を擬似的に行うことが可能と
なる。The polygonal conductor patterns 22a and 22b are polygons having an area of at least a predetermined area, preferably at least 3 mm 2 , and may have any shape such as a triangle, a quadrangle or a pentagon without any particular limitation. Is also good. As described above, by providing the polygonal conductor patterns 22a and 22b having a certain area or more, it is possible to artificially create the condition in which a defect such as chipping, cracking or delamination is most likely to occur in the test conductor pattern 20. It becomes possible. That is, it is known that defects such as chipping appear remarkably in places where there is a large difference between coarseness and denseness of the conductor pattern formed on the printed wiring board 10, and as described above, the polygonal conductor pattern 22a having a certain area or more. , 22b are provided near the edges of the polygonal conductive patterns 22a, 22b, in particular, a condition in which defects such as chipping are likely to occur. Accordingly, the minimum reliability condition in the printed wiring board 10 can be formed in the test conductor pattern 20, and the reliability of the test conductor pattern 20 can be confirmed.
The reliability of the whole can be confirmed in a pseudo manner.
【００２８】また、多角形導体パターン２２ａ、２２ｂ
は、信頼性試験時における電極パターンとして利用さ
れ、テスト用導体パターン２０の場合、この多角形導体
パターン２２ａ、２２ｂに、多角形導体パターン２２
ａ、２２ｂのいずれか一方を正極、他方を負極として電
圧を印加することにより、プリント配線基板１０の長期
絶縁信頼性評価が行われることとなる。The polygonal conductor patterns 22a, 22b
Is used as an electrode pattern during a reliability test. In the case of the test conductor pattern 20, the polygon conductor patterns 22a and 22b are
A long-term insulation reliability evaluation of the printed wiring board 10 is performed by applying a voltage with one of the electrodes a and 22b as a positive electrode and the other as a negative electrode.
【００２９】櫛形導体パターン２１は、金型打ち抜き加
工部１３ａ、１３ｂと平行に形成され、相互に導体接続
されていない２つの櫛形電極を組み合わせることによっ
て形成された導体パターンであり、この２つの櫛形電極
は、多角形導体パターン２２ａ、２２ｂとそれぞれ電気
的に接続されて構成される。櫛形導体パターン２１の形
状寸法は、プリント配線基板１０内における信頼性最低
条件が櫛形導体パターン２１に形成されるように設定さ
れることが望ましく、長期絶縁信頼性評価に用いるテス
ト用導体パターン２０の場合、イオンマイグレーション
の影響が顕著に表れるよう、櫛形導体パターン２１にお
ける櫛形電極間の導体間隔を、抜き板部１２ａ、１２ｂ
における導体パターンの最小導体間隔よりも狭く構成す
ることが望ましい。櫛形導体パターン２１の形状寸法の
一例としては、例えば、導体幅７５μｍ、導体間隔７５
μｍ、金型打ち抜き加工部１３ａ、１３ｂからの最小距
離を０．３ｍｍに構成する。The comb-shaped conductor pattern 21 is a conductor pattern formed by combining two comb-shaped electrodes which are formed in parallel with the die-cut portions 13a and 13b and are not conductively connected to each other. The electrodes are electrically connected to the polygonal conductor patterns 22a and 22b, respectively. Desirably, the shape and dimensions of the comb-shaped conductor pattern 21 are set so that the minimum reliability condition in the printed wiring board 10 is formed in the comb-shaped conductor pattern 21. In this case, the conductor spacing between the comb-shaped electrodes in the comb-shaped conductor pattern 21 is reduced so that the influence of ion migration is remarkable.
It is desirable that the distance be smaller than the minimum conductor interval of the conductor pattern. Examples of the shape and dimensions of the comb-shaped conductor pattern 21 include, for example, a conductor width of 75 μm, a conductor interval of 75 μm.
μm, and the minimum distance from the die-cut sections 13a and 13b is set to 0.3 mm.
【００３０】テスト用導体パターン２０を用いたプリン
ト配線基板１０の長期絶縁信頼性の評価は、高湿下にお
いて、上述のように多角形導体パターン２２ａ、２２ｂ
間に電圧を印加することによって行われる。これによ
り、櫛形導体パターン２１を構成する２つの櫛形電極間
に電位差を生じさせることができ、プリント配線基板１
０の耐マイグレーション性の評価を行うことができる。The evaluation of the long-term insulation reliability of the printed wiring board 10 using the test conductor pattern 20 was carried out under the high humidity conditions, as described above, for the polygonal conductor patterns 22a and 22b.
This is done by applying a voltage in between. Thereby, a potential difference can be generated between the two comb-shaped electrodes constituting the comb-shaped conductor pattern 21, and the printed wiring board 1
An evaluation of the migration resistance of 0 can be made.
【００３１】図３も、プリント配線基板１０の長期絶縁
信頼性評価に用いるテスト用導体パターン３０を例示し
た平面図である。以下、図２に示したテスト用導体パタ
ーン２０との相違点を中心に説明する。FIG. 3 is also a plan view illustrating a test conductor pattern 30 used for evaluating the long-term insulation reliability of the printed wiring board 10. Hereinafter, the description will focus on the differences from the test conductor pattern 20 shown in FIG.
【００３２】テスト用導体パターン３０は、図２に示し
たテスト用導体パターン２０と同様、多角形導体パター
ン３２ａ、３２ｂ及び櫛形導体パターン３１によって導
体パターンが形成されるが、その表面にソルダレジスト
３３が設けられる点のみがテスト用導体パターン２０と
相違する。ソルダレジスト３３は、多角形導体パターン
３２ａ、３２ｂ上のソルダレジスト抜き部３３ａ、３３
ｂを除いたテスト用導体パターン３０の表面全体に設け
られ、これにより、ソルダレジスト抜き部３３ａ、３３
ｂのみによって、多角形導体パターン３２ａ、３２ｂが
外部に露出することとなる。プリント配線基板１０の長
期絶縁信頼性評価は、この露出部分から多角形導体パタ
ーン３２ａ、３２ｂに電圧を印加することによって行わ
れる。The test conductor pattern 30 is formed of polygonal conductor patterns 32a and 32b and a comb-shaped conductor pattern 31, similarly to the test conductor pattern 20 shown in FIG. Is different from the test conductor pattern 20 only in that Solder resist 33 is formed of solder resist removal portions 33a, 33 on polygonal conductor patterns 32a, 32b.
b, is provided on the entire surface of the test conductor pattern 30 except for the solder resist removal portions 33a, 33
The polygon conductor patterns 32a and 32b are exposed to the outside only by b. The long-term insulation reliability evaluation of the printed wiring board 10 is performed by applying a voltage to the polygonal conductor patterns 32a and 32b from the exposed portions.
【００３３】図４も、プリント配線基板１０の長期絶縁
信頼性評価に用いるテスト用導体パターン４０を例示し
た斜視図である。以下、図３に示したテスト用導体パタ
ーン３０との相違点を中心に説明する。FIG. 4 is also a perspective view illustrating a test conductor pattern 40 used for long-term insulation reliability evaluation of the printed wiring board 10. Hereinafter, the description will focus on differences from the test conductor pattern 30 shown in FIG.
【００３４】テスト用導体パターン４０は、図３に示し
たテスト用導体パターン３０と同様な櫛形導体パターン
４１及び多角形導体パターン４２ａ、４２ｂによって構
成された導体パターンと、櫛形導体パターン４５及び多
角形導体パターン４６ａ、４６ｂによって構成された導
体パターンとを、プリント配線基板１０の捨て板部１４
の表裏面に向かい合わせて構成し、それぞれの表面にソ
ルダレジスト抜き部４３ａ、４３ｂを有するソルダレジ
スト４３、及びソルダレジスト抜き部４７ａ、４７ｂを
有するソルダレジスト４７を設けた例であり、その他の
点については、テスト用導体パターン３０と同様に構成
されたものである。The test conductor pattern 40 includes a comb-shaped conductor pattern 41 and polygonal conductor patterns 42a and 42b similar to the test conductor pattern 30 shown in FIG. The conductor pattern constituted by the conductor patterns 46a and 46b is combined with the discard plate portion 14 of the printed wiring board 10.
This is an example in which a solder resist 43 having solder resist removal portions 43a and 43b and a solder resist 47 having solder resist removal portions 47a and 47b are provided on the respective surfaces. Is configured in the same manner as the test conductor pattern 30.
【００３５】このテスト用導体パターン４０において
も、テスト用導体パターン３０と同様、ソルダレジスト
抜き部４３ａ、４３ｂから外部に露出した多角形導体パ
ターン４２ａ、４２ｂ、及びソルダレジスト抜き部４７
ａ、４７ｂから露出した多角形導体パターン４６ａ、４
６ｂに電圧を印加することにより、テスト用導体パター
ン３０と同様、プリント配線基板１０の長期絶縁信頼性
評価を行うことができる。ただし、テスト用導体パター
ン４０の場合、導体パターンが捨て板部１４を挟んで向
かい合わせに構成されているため、多角形導体パターン
４２ａと多角形導体パターン４６ａとの間、及び多角形
導体パターン４２ｂと多角形導体パターン４６ｂとの間
に電位差が生じるように電圧を印加することにより、プ
リント配線基板１０の厚み方向における長期絶縁信頼性
をも評価することができる。In the test conductor pattern 40, similarly to the test conductor pattern 30, the polygonal conductor patterns 42 a and 42 b exposed to the outside from the solder resist removal portions 43 a and 43 b and the solder resist removal portion 47
a, the polygonal conductor patterns 46a, 4b exposed from 47b
By applying a voltage to 6b, a long-term insulation reliability evaluation of the printed wiring board 10 can be performed as in the case of the test conductor pattern 30. However, in the case of the test conductor pattern 40, since the conductor patterns are configured to face each other with the discard plate portion 14 interposed therebetween, the polygon conductor patterns 42 a and the polygon conductor patterns 46 a By applying a voltage so that a potential difference is generated between the printed wiring board 46 and the polygonal conductor pattern 46b, the long-term insulation reliability in the thickness direction of the printed wiring board 10 can also be evaluated.
【００３６】図５及び図６は、プリント配線基板１０の
長期絶縁信頼性評価に用いるテスト用導体パターン５０
を例示した構成図である。ここで、図５は、テスト用導
体パターン５０の構成を示した平面図であり、図６は、
その斜視図である。FIGS. 5 and 6 show a test conductor pattern 50 used for long-term insulation reliability evaluation of the printed wiring board 10.
FIG. Here, FIG. 5 is a plan view showing the configuration of the test conductor pattern 50, and FIG.
It is the perspective view.
【００３７】テスト用導体パターン５０は、少なくとも
一辺が金型打ち抜き加工部１３ａ、１３ｂと平行に、捨
て板部１４の表面に構成される多角形導体パターン５２
ａ、５２ｂ、プリント配線基板１０の捨て板部１４の上
下面を貫通する第１のスルーホールであるスルーホール
５１ａ、５１ｂ、５１ｅ、５１ｆ、第１のスルーホール
に隣り合わせて配置され、第１のスルーホールと導体接
続されていない第２のスルーホールであるスルーホール
５１ｃ、５１ｄ、５１ｇ、５１ｈ、及び多角形導体パタ
ーン５２ｂを捨て板部１４の下面側に導体接続するスル
ーホール５１ｉによって構成されている。The test conductor pattern 50 has a polygonal conductor pattern 52 formed on the surface of the discard plate portion 14 with at least one side parallel to the die-cut portions 13a and 13b.
a, 52b, first through holes 51a, 51b, 51e, 51f, which are first through holes penetrating the upper and lower surfaces of the disposal plate portion 14 of the printed wiring board 10, the first through holes, and the first through holes. The through holes 51c, 51d, 51g, and 51h, which are second through holes that are not conductively connected to the through holes, and the through holes 51i that connect the polygonal conductor pattern 52b to the lower surface of the discard plate portion 14 by conductor. I have.
【００３８】図６に示すように、スルーホール５１ａ、
５１ｂ、５１ｅ、５１ｆは、多角形導体パターン５２ａ
に導体接続され、スルーホール５１ｃ、５１ｄ、５１
ｇ、５１ｈ、５１ｉは、多角形導体パターン５２ｂに導
体接続されている。As shown in FIG. 6, through holes 51a,
51b, 51e, and 51f are polygonal conductor patterns 52a.
Are electrically connected to the through holes 51c, 51d, 51
g, 51h, and 51i are conductively connected to the polygonal conductive pattern 52b.
【００３９】また、スルーホール５１ａとスルーホール
５１ｂ、スルーホール５１ｃとスルーホール５１ｄ、ス
ルーホール５１ｅとスルーホール５１ｆ、スルーホール
５１ｇとスルーホール５１ｈは、それぞれ２列に平行に
構成され、スルーホール５１ａとスルーホール５１ｆと
の間にスルーホール５１ｄが、スルーホール５１ｂとス
ルーホール５１ｅとの間にスルーホール５１ｃが、スル
ーホール５１ｃとスルーホール５１ｇとの間にスルーホ
ール５１ｅが、スルーホール５１ｄとスルーホール５１
ｈとの間にスルーホール５１ｆが、それぞれ配置され
る。The through-hole 51a and the through-hole 51b, the through-hole 51c and the through-hole 51d, the through-hole 51e and the through-hole 51f, and the through-hole 51g and the through-hole 51h are respectively formed in two rows in parallel. And a through hole 51d, a through hole 51c between the through hole 51b and the through hole 51e, a through hole 51e between the through hole 51c and the through hole 51g, and a through hole 51d between the through hole 51c and the through hole 51g. Hall 51
h, through holes 51f are arranged respectively.
【００４０】スルーホール５１ａ〜５１ｈの形状寸法
は、プリント配線基板１０内における信頼性最低条件が
テスト用導体パターン５０に形成されるように設定され
ることが望ましく、長期絶縁信頼性評価に用いるテスト
用導体パターン５０の場合、イオンマイグレーションの
影響が顕著に表れるようスルーホール５１ａ〜５１ｈ間
のピッチを、抜き板部１２ａ、１２ｂにおける導体パタ
ーンのスルーホール間のピッチよりも狭く構成すること
が望ましい。スルーホール５１ａ〜５１ｈの形状寸法の
一例としては、例えば、スルーホール径０．３５ｍｍ、
スルーホールランド径０．６ｍｍ、スルーホールピッチ
０．８ｍｍ、金型打ち抜き加工部１３ａ、１３ｂからス
ルーホール５１ａ〜５１ｈまでの最小距離を０．７ｍｍ
に構成する。It is desirable that the shape and dimensions of the through holes 51a to 51h be set so that the minimum reliability condition in the printed wiring board 10 is formed in the test conductor pattern 50. In the case of the conductor pattern 50 for use, it is desirable that the pitch between the through holes 51a to 51h is narrower than the pitch between the through holes of the conductor pattern in the punched plate portions 12a and 12b so that the influence of ion migration is remarkably exhibited. Examples of the shape and dimensions of the through holes 51a to 51h include, for example, a through hole diameter of 0.35 mm,
The through hole land diameter is 0.6 mm, the through hole pitch is 0.8 mm, and the minimum distance from the die punched portions 13a and 13b to the through holes 51a to 51h is 0.7 mm.
To be configured.
【００４１】テスト用導体パターン５０を用いたプリン
ト配線基板１０の長期絶縁信頼性の評価は、高湿下にお
いて、多角形導体パターン５２ａ、５２ｂ間に電圧を印
加することによって行われる。これにより、スルーホー
ル５１ａ、５１ｂとスルーホール５１ｃ、５１ｄとの
間、スルーホール５１ｃ、５１ｄとスルーホール５１
ｅ、５１ｆとの間、スルーホール５１ｅ、５１ｆとスル
ーホール５１ｇ、５１ｈとの間に電位差を生じさせるこ
とができ、プリント配線基板１０のスルーホール間にお
ける耐マイグレーション性の評価を行うことができる。Evaluation of the long-term insulation reliability of the printed wiring board 10 using the test conductor pattern 50 is performed by applying a voltage between the polygon conductor patterns 52a and 52b under high humidity. Thereby, between the through holes 51a and 51b and the through holes 51c and 51d, and between the through holes 51c and 51d and the through holes 51c and 51d.
e, 51f, and a potential difference can be generated between the through holes 51e, 51f and the through holes 51g, 51h, and the migration resistance between the through holes of the printed wiring board 10 can be evaluated.
【００４２】図７は、プリント配線基板１０の長期絶縁
信頼性評価に用いるテスト用導体パターン６０を例示し
た平面図である。以下、図５及び図６に示したテスト用
導体パターン５０との相違点を中心に説明する。FIG. 7 is a plan view illustrating a test conductor pattern 60 used for long-term insulation reliability evaluation of the printed wiring board 10. Hereinafter, description will be made focusing on differences from the test conductor pattern 50 shown in FIGS. 5 and 6.
【００４３】テスト用導体パターン６０は、図５及び図
６に示したテスト用導体パターン５０と同様、多角形導
体パターン６２ａ、６２ｂ及びスルーホール６１ａ〜６
１ｉによって導体パターンが形成されるが、その表面に
ソルダレジスト６３が設けられる点のみがテスト用導体
パターン５０と相違する。ソルダレジスト６３は、多角
形導体パターン６２ａ、６２ｂ上のソルダレジスト抜き
部６３ａ、６３ｂを除いたテスト用導体パターン６０の
表面全体に設けられ、これにより、ソルダレジスト抜き
部６３ａ、６３ｂのみによって、多角形導体パターン６
２ａ、６２ｂが外部に露出することとなる。プリント配
線基板１０の長期絶縁信頼性評価は、この露出部分から
多角形導体パターン６２ａ、６２ｂに電圧を印加するこ
とによって行われる。The test conductor pattern 60 has polygonal conductor patterns 62a, 62b and through holes 61a to 61b, similarly to the test conductor pattern 50 shown in FIGS.
Although the conductor pattern is formed by 1i, the only difference from the test conductor pattern 50 is that a solder resist 63 is provided on the surface thereof. The solder resist 63 is provided on the entire surface of the test conductor pattern 60 except for the solder resist removal portions 63a and 63b on the polygonal conductor patterns 62a and 62b, whereby the solder resist 63 is provided only by the solder resist removal portions 63a and 63b. Square conductor pattern 6
2a and 62b are exposed outside. The long-term insulation reliability evaluation of the printed wiring board 10 is performed by applying a voltage to the polygonal conductor patterns 62a and 62b from the exposed portion.
【００４４】図８は、プリント配線基板１０の長期接続
信頼性評価に用いるテスト用導体パターン７０を例示し
た平面図である。以下、上述した長期絶縁信頼性評価に
用いられるテスト用導体パターン２０〜６０との相違点
を中心に説明する。FIG. 8 is a plan view illustrating a test conductor pattern 70 used for evaluating the long-term connection reliability of the printed wiring board 10. Hereinafter, differences from the test conductor patterns 20 to 60 used in the above-described long-term insulation reliability evaluation will be mainly described.
【００４５】テスト用導体パターン７０は、少なくとも
一辺が金型打ち抜き加工部１３ａ、１３ｂに平行に構成
される多角形導体パターン７２ａ、７２ｂ、及び金型打
ち抜き加工部１３ａ、１３ｂに垂直な複数の導体パター
ンを、１つながりに接続することによって構成されたパ
ターンである蛇行パターン７１によって構成されてい
る。The test conductor pattern 70 includes polygonal conductor patterns 72a and 72b, at least one side of which is parallel to the die-punched portions 13a and 13b, and a plurality of conductors perpendicular to the die-punched portions 13a and 13b. The pattern is formed by a meandering pattern 71 which is a pattern formed by connecting the patterns in a series.
【００４６】長期絶縁信頼性評価に用いられるテスト用
導体パターン２０〜６０の場合と同様、多角形導体パタ
ーン７２ａ、７２ｂは、一定の面積以上、好ましくは、
面積３ｍｍ2以上に構成される多角形であり、三角形、
四角形、五角形等、特に制限なくどのような形状であっ
てもよい。このように、一定の面積以上の多角形導体パ
ターン７２ａ、７２ｂを設けることにより、最も、欠
け、クラック、層間剥離等の不具合が生じやすい条件を
擬似的に作り出すことが可能となり、プリント配線基板
１０全体における信頼性の確認を擬似的に行うことが可
能となる。As in the case of the test conductor patterns 20 to 60 used in the long-term insulation reliability evaluation, the polygonal conductor patterns 72a and 72b have a certain area or more, preferably
A polygon composed of an area of 3 mm 2 or more, a triangle,
Any shape such as a quadrangle or a pentagon may be used without particular limitation. Thus, by providing the polygonal conductor patterns 72a and 72b having a certain area or more, it is possible to simulate the most susceptible conditions such as chipping, cracking, and delamination. The reliability of the whole can be confirmed in a pseudo manner.
【００４７】また、多角形導体パターン７２ａ、７２ｂ
は、信頼性試験時における電極パターンとして利用さ
れ、テスト用導体パターン７０の場合、この多角形導体
パターン７２ａ、７２ｂに電圧を印加することにより、
プリント配線基板１０の長期接続信頼性評価が行われる
こととなる。The polygonal conductor patterns 72a, 72b
Is used as an electrode pattern at the time of a reliability test. In the case of the test conductor pattern 70, by applying a voltage to the polygonal conductor patterns 72a and 72b,
The long-term connection reliability evaluation of the printed wiring board 10 will be performed.
【００４８】蛇行パターン７１の両端は、多角形導体パ
ターン７２ａ、７２ｂとそれぞれ導体接続され、また、
蛇行パターン７１の形状寸法は、プリント配線基板１０
内における信頼性最低条件が蛇行パターン７１に形成さ
れるように設定されることが望ましい。長期接続信頼性
評価に用いるテスト用導体パターン７０の場合、欠け等
の不具合から生じる断線等の影響が顕著に表れるよう、
蛇行パターン７１における導体パターン幅を、抜き板部
１２ａ、１２ｂにおける導体パターンの導体パターン幅
よりも狭く構成することが望ましい。蛇行パターン７１
の形状寸法の一例としては、例えば、導体幅７５μｍ、
導体間隔７５μｍ、金型打ち抜き加工部１３ａ、１３ｂ
からの最小距離を０．３ｍｍに構成する。Both ends of the meandering pattern 71 are conductively connected to polygonal conductor patterns 72a and 72b, respectively.
The shape and dimensions of the meandering pattern 71 are
It is preferable that the minimum reliability condition is set in the meandering pattern 71. In the case of the test conductor pattern 70 used for long-term connection reliability evaluation, the influence of disconnection or the like caused by defects such as chipping is remarkably exhibited.
It is desirable that the width of the conductor pattern in the meandering pattern 71 is configured to be smaller than the width of the conductor pattern of the conductor pattern in the blanking portions 12a and 12b. Meandering pattern 71
As an example of the shape dimensions of, for example, conductor width 75μm,
Conductor spacing 75 μm, die punched parts 13a, 13b
The minimum distance from is set to 0.3 mm.
【００４９】テスト用導体パターン７０を用いたプリン
ト配線基板１０の長期接続信頼性の評価は、上述のよう
に多角形導体パターン７２ａ、７２ｂ間に電圧を印加
し、蛇行パターン７１の導通を確認することによって行
われる。In evaluating the long-term connection reliability of the printed wiring board 10 using the test conductor pattern 70, a voltage is applied between the polygonal conductor patterns 72a and 72b as described above, and the conduction of the meandering pattern 71 is confirmed. This is done by:
【００５０】図９もプリント配線基板１０の長期接続信
頼性評価に用いるテスト用導体パターン８０を例示した
平面図である。以下、上述したテスト用導体パターン７
０との相違点を中心に説明する。FIG. 9 is also a plan view illustrating a test conductor pattern 80 used for evaluating the long-term connection reliability of the printed wiring board 10. Hereinafter, the above-described test conductor pattern 7
The following description focuses on the differences from 0.
【００５１】テスト用導体パターン８０は、図８に示し
たテスト用導体パターン７０と同様、多角形導体パター
ン８２ａ、８２ｂ及び蛇行パターン８１によって導体パ
ターンが形成されるが、その表面にソルダレジスト８３
が設けられる点のみがテスト用導体パターン７０と相違
する。ソルダレジスト８３は、多角形導体パターン８２
ａ、８２ｂ上のソルダレジスト抜き部８３ａ、８３ｂを
除いたテスト用導体パターン８０の表面全体に設けら
れ、これにより、ソルダレジスト抜き部８３ａ、８３ｂ
のみによって、多角形導体パターン８２ａ、８２ｂが外
部に露出することとなる。プリント配線基板１０の長期
絶縁信頼性評価は、この露出部分から多角形導体パター
ン８２ａ、８２ｂに電圧を印加することによって行われ
る。The test conductor pattern 80 has a polygonal conductor pattern 82a, 82b and a meandering pattern 81, similar to the test conductor pattern 70 shown in FIG. 8, and has a solder resist 83 on its surface.
Is different from the test conductor pattern 70 only. The solder resist 83 has a polygonal conductor pattern 82
a, 82b are provided on the entire surface of the test conductor pattern 80 except for the solder resist removal portions 83a, 83b, whereby the solder resist removal portions 83a, 83b are provided.
Only by this means, the polygonal conductor patterns 82a and 82b are exposed to the outside. The long-term insulation reliability evaluation of the printed wiring board 10 is performed by applying a voltage to the polygonal conductor patterns 82a and 82b from the exposed portions.
【００５２】図１０及び図１１は、プリント配線基板１
０の長期接続信頼性評価に用いるテスト用導体パターン
９０を例示した構成図である。ここで、図１０は、テス
ト用導体パターン９０の構成を示した平面図であり、図
１１は、その斜視図である。FIGS. 10 and 11 show the printed wiring board 1.
FIG. 3 is a configuration diagram illustrating a test conductor pattern 90 used for long-term connection reliability evaluation of 0; Here, FIG. 10 is a plan view showing the configuration of the test conductor pattern 90, and FIG. 11 is a perspective view thereof.
【００５３】テスト用導体パターン９０は、少なくとも
一辺が金型打ち抜き加工部１３ａ、１３ｂと平行に、捨
て板部１４の表面に構成される多角形導体パターン９２
ａ、９２ｂ、及びプリント配線基板１０の捨て板部１４
の上下面を貫通する複数のスルーホール９１ａ〜９１ｈ
によって構成されている。The test conductor pattern 90 has a polygonal conductor pattern 92 formed on the surface of the discard plate 14 at least one side of which is parallel to the die-cut portions 13a and 13b.
a, 92b, and the discard plate portion 14 of the printed wiring board 10
Through holes 91a to 91h penetrating the upper and lower surfaces of the
It is constituted by.
【００５４】図１１に示すように、スルーホール９１ａ
とスルーホール９１ｂ、スルーホール９１ｃとスルーホ
ール９１ｄ、スルーホール９１ｅとスルーホール９１
ｆ、スルーホール９１ｇとスルーホール９１ｈは、それ
ぞれ２列に平行に構成され、スルーホール９１ａはスル
ーホール９１ｂと、スルーホール９１ｂはスルーホール
９１ｃと、スルーホール９１ｃはスルーホール９１ｄ
と、スルーホール９１ｄはスルーホール９１ｆと、スル
ーホール９１ｆはスルーホール９１ｅと、スルーホール
９１ｅはスルーホール９１ｇと、スルーホール９１ｇは
スルーホール９１ｈと、それぞれ、捨て板部１４の表面
或いは裏面導体パターンを介して１つながりに導体接続
される。また、１つながりに導体接続されたスルーホー
ル９１ａ〜９１ｈの端に位置するスルーホール９１ａは
多角形導体パターン９２ａと、もう一方の端に位置する
スルーホール９１ｈは多角形導体パターン９２ｂと、そ
れぞれ導体接続される。As shown in FIG. 11, through holes 91a
Through hole 91b, through hole 91c and through hole 91d, through hole 91e and through hole 91
f, the through-hole 91g and the through-hole 91h are respectively formed in two rows in parallel, the through-hole 91a is a through-hole 91b, the through-hole 91b is a through-hole 91c, and the through-hole 91c is a through-hole 91d.
The through hole 91d is a through hole 91f; the through hole 91f is a through hole 91e; the through hole 91e is a through hole 91g; the through hole 91g is a through hole 91h; Are connected to one another through a conductor. The through-holes 91a located at the ends of the through-holes 91a to 91h that are connected by one conductor are connected to the polygonal conductor pattern 92a, and the through-hole 91h located at the other end is connected to the polygonal conductor pattern 92b. Connected.
【００５５】スルーホール９１ａ〜９１ｈの形状寸法
は、プリント配線基板１０内における信頼性最低条件が
テスト用導体パターン９０に形成されるように設定され
ることが望ましく、長期接続信頼性評価に用いるテスト
用導体パターン９０の場合、欠け等の不具合から生じる
断線等の影響が顕著に表れるよう、スルーホール９１ａ
〜９１ｈのスルーホール径及びスルーホールランド径
を、抜き板部１２ａ、１２ｂにおける導体パターンのス
ルーホールのスルーホール径及びスルーホールランド径
よりも小さく構成することが望ましい。スルーホール９
１ａ〜９１ｈの形状寸法の一例としては、例えば、スル
ーホール径０．３５ｍｍ、スルーホールランド径０．６
ｍｍ、スルーホールピッチ０．８ｍｍ、金型打ち抜き加
工部１３ａ、１３ｂからスルーホール９１ａ〜９１ｈま
での最小距離を０．７ｍｍに構成する。It is desirable that the shape and dimensions of the through holes 91a to 91h are set so that the minimum reliability condition in the printed wiring board 10 is formed in the test conductor pattern 90. In the case of the conductor pattern 90, the through-holes 91a are formed so that the influence of disconnection or the like resulting from defects such as chipping is remarkable.
It is desirable that the through-hole diameter and the through-hole land diameter of ~ 91h be smaller than the through-hole diameter and the through-hole land diameter of the through-hole of the conductor pattern in the punched plate portions 12a and 12b. Through hole 9
Examples of the shape and dimensions of 1a to 91h include, for example, a through hole diameter of 0.35 mm and a through hole land diameter of 0.6.
mm, the through-hole pitch is 0.8 mm, and the minimum distance from the die-punched portions 13a, 13b to the through-holes 91a to 91h is 0.7 mm.
【００５６】テスト用導体パターン９０を用いたプリン
ト配線基板１０の長期接続信頼性の評価は、多角形導体
パターン９２ａ、９２ｂ間に電圧を印加することによっ
て行われる。これにより、スルーホール９１ａ〜９１ｈ
の導通を確認することができ、クラック等によって生じ
たプリント配線基板１０におけるスルーホールの断線等
の長期接続信頼性評価を行うことができる。The evaluation of the long-term connection reliability of the printed wiring board 10 using the test conductor pattern 90 is performed by applying a voltage between the polygon conductor patterns 92a and 92b. Thereby, the through holes 91a to 91h
Can be confirmed, and long-term connection reliability evaluation such as disconnection of a through hole in the printed wiring board 10 caused by a crack or the like can be performed.
【００５７】図１２は、プリント配線基板１０の長期接
続信頼性評価に用いるテスト用導体パターン１００を例
示した平面図である。以下、図１０及び図１１に示した
テスト用導体パターン９０との相違点を中心に説明す
る。FIG. 12 is a plan view illustrating a test conductor pattern 100 used for evaluating the long-term connection reliability of the printed wiring board 10. Hereinafter, a description will be given focusing on differences from the test conductor pattern 90 shown in FIGS. 10 and 11.
【００５８】テスト用導体パターン１００は、図１０及
び図１１に示したテスト用導体パターン９０と同様、多
角形導体パターン１０２ａ、１０２ｂ及びスルーホール
１０１ａ〜１０１ｈによって導体パターンが形成される
が、その表面にソルダレジスト１０３が設けられる点の
みがテスト用導体パターン９０と相違する。ソルダレジ
スト１０３は、多角形導体パターン１０２ａ、１０２ｂ
上のソルダレジスト抜き部１０３ａ、１０３ｂを除いた
テスト用導体パターン１００の表面全体に設けられ、こ
れにより、ソルダレジスト抜き部１０３ａ、１０３ｂの
みによって、多角形導体パターン１０２ａ、１０２ｂが
外部に露出することとなる。プリント配線基板１０の長
期接続信頼性評価は、この露出部分から多角形導体パタ
ーン１０２ａ、１０２ｂに電圧を印加することによって
行われる。The test conductor pattern 100 is formed of polygonal conductor patterns 102a and 102b and through holes 101a to 101h, similarly to the test conductor pattern 90 shown in FIGS. Is different from the test conductor pattern 90 only in that a solder resist 103 is provided. The solder resist 103 includes the polygonal conductor patterns 102a and 102b.
It is provided on the entire surface of the test conductor pattern 100 excluding the upper solder resist cut portions 103a and 103b, so that the polygonal conductor patterns 102a and 102b are exposed to the outside only by the solder resist cut portions 103a and 103b. Becomes Evaluation of the long-term connection reliability of the printed wiring board 10 is performed by applying a voltage to the polygonal conductor patterns 102a and 102b from the exposed portions.
【００５９】図１３及び図１４は、上述したテスト用導
体パターンを配置したプリント配線基板を例示した平面
図である。プリント配線基板１１０は、捨て板部１１４
と抜き板部１１２ａとを分離する金型打ち抜き加工部１
１３ａ近傍の捨て板部１１４側にテスト用導体パターン
２０、７０、９０を、捨て板部１１４と抜き板部１１２
ｂとを分離する金型打ち抜き加工部１１３ｂ近傍の捨て
板部１１４側にテスト用導体パターン５０、７０、９０
を、プリント配線基板１１０の縁部分にテスト用導体パ
ターン２０、５０をそれぞれ設けた例である。このよう
に構成することにより、テスト用導体パターン２０によ
って、抜き板部１１２ａ、１１２ｂ内における導体パタ
ーンの長期絶縁信頼性の評価を、テスト用導体パターン
５０によって、抜き板部１１２ａ、１１２ｂ内における
スルーホール間の長期絶縁信頼性の評価を、テスト用導
体パターン７０によって、抜き板部１１２ａ、１１２ｂ
内における導体パターンの長期接続信頼性の評価を、テ
スト用導体パターン９０によって、抜き板部１１２ａ、
１１２ｂ内におけるスルーホールの長期接続信頼性の評
価を、それぞれ行うことが可能となる。FIGS. 13 and 14 are plan views illustrating a printed wiring board on which the above-described test conductor patterns are arranged. The printed wiring board 110 includes a discard plate 114
Punching part 1 for separating the die and the punching plate 112a
The test conductor patterns 20, 70, and 90 are disposed on the side of the discard plate 114 near 13a.
The test conductor patterns 50, 70, and 90 are provided on the side of the discard plate 114 near the die-punched portion 113 b for separating the test conductor patterns 50, 70, 90 b
This is an example in which test conductor patterns 20 and 50 are provided at an edge portion of a printed wiring board 110, respectively. With this configuration, the test conductor pattern 20 evaluates the long-term insulation reliability of the conductor pattern in the punched plate portions 112a and 112b, and the test conductor pattern 50 evaluates the through-hole insulation in the punched plate portions 112a and 112b. The evaluation of the long-term insulation reliability between the holes is performed by the test conductor pattern 70 using the punched plate portions 112a and 112b.
The evaluation of the long-term connection reliability of the conductor pattern in the inside is performed by the test conductor pattern 90 using the punched plate portion 112a,
It is possible to evaluate the long-term connection reliability of the through-holes in 112b.
【００６０】プリント配線基板１２０は、捨て板部１２
４と抜き板部１２２ａとを分離する金型打ち抜き加工部
１２３ａ近傍の捨て板部１２４側にテスト用導体パター
ン５０、７０、９０を、捨て板部１２４と抜き板部１２
２ｂとを分離する金型打ち抜き加工部１２３ｂ近傍の捨
て板部１２４側にテスト用導体パターン２０、７０、９
０を、プリント配線基板１２０の縁部分にテスト用導体
パターン２０、５０をそれぞれ設けた例である。このよ
うに構成することにより、テスト用導体パターン２０に
よって、抜き板部１２２ａ、１２２ｂ内における導体パ
ターンの長期絶縁信頼性の評価を、テスト用導体パター
ン５０によって、抜き板部１２２ａ、１２２ｂ内におけ
るスルーホール間の長期絶縁信頼性の評価を、テスト用
導体パターン７０によって、抜き板部１２２ａ、１２２
ｂ内における導体パターンの長期接続信頼性の評価を、
テスト用導体パターン９０によって、抜き板部１２２
ａ、１２２ｂ内におけるスルーホールの長期接続信頼性
の評価を、それぞれ行うことが可能となる。The printed wiring board 120 includes the discard plate 12
The test conductor patterns 50, 70, and 90 are provided on the side of the discarding plate portion 124 near the die punching portion 123a that separates the punching plate portion 4 from the punching plate portion 122a.
The test conductor patterns 20, 70, and 9 are provided on the side of the discard plate portion 124 near the die punching portion 123b for separating the conductor patterns 2b and 2b.
0 is an example in which test conductor patterns 20 and 50 are provided at the edge portion of the printed wiring board 120, respectively. With this configuration, the test conductor pattern 20 evaluates the long-term insulation reliability of the conductor pattern in the punched plate portions 122a and 122b, and the test conductor pattern 50 evaluates the through insulation in the punched plate portions 122a and 122b. The evaluation of the long-term insulation reliability between the holes is performed by the test conductor pattern 70 using the punched plate portions 122a and 122a.
Evaluation of long-term connection reliability of conductor pattern in b
The test conductor pattern 90 allows the punched plate portion 122
It is possible to evaluate the long-term connection reliability of the through-holes a and 122b, respectively.
【００６１】次に、図１に示したテスト用導体パターン
１１ａ〜１１ｈが設けられたプリント配線基板１０の信
頼性評価手順について説明する。図１に示したように、
プリント配線基板１０は、ミシン目状に打ち抜かれた金
型打ち抜き加工部１３ａ、１３ｂより、抜き板部１２
ａ、１２ｂを捨て板部１４から基板分割することが可能
であり、このように基板分割された抜き板部１２ａ、１
２ｂが、電子機器等の実装基板として用いられることと
なる。テスト用導体パターンが設けられたプリント配線
基板１０の信頼性評価は、この基板分割前に行う場合
と、基板分割後に行う場合とに大別され、基板分割後に
信頼性評価を行う場合には、金型打ち抜き加工時のみで
はなく、基板分割時の加圧等によって生じた欠け、クラ
ック、層間剥離等の不具合が信頼性に与える影響をも評
価することができる。Next, a procedure for evaluating the reliability of the printed wiring board 10 provided with the test conductor patterns 11a to 11h shown in FIG. 1 will be described. As shown in FIG.
The printed wiring board 10 is provided with a punched plate portion 12 from die punched portions 13a and 13b punched in a perforated shape.
It is possible to divide the substrates a and 12b from the discarded plate part 14, and to divide the cut-out plate parts 12a, 12a,
2b will be used as a mounting substrate for electronic devices and the like. The reliability evaluation of the printed wiring board 10 provided with the test conductor pattern is roughly divided into a case where the evaluation is performed before the substrate division and a case where the reliability is evaluated after the substrate division. In addition to the die punching process, it is possible to evaluate the influence of defects such as chipping, cracking, and delamination caused by pressurization or the like at the time of substrate division on reliability.
【００６２】まず、プリント配線基板１０の基板分割前
に信頼性評価を行う場合について説明する。図１５は、
基板分割前に行われる信頼性評価手順を説明するための
フローチャートである。First, the case where the reliability evaluation is performed before the printed wiring board 10 is divided will be described. FIG.
9 is a flowchart for explaining a reliability evaluation procedure performed before substrate division.
【００６３】ステップＳ１：まず、初期値として、作成
されたプリント配線基板１０のテスト用導体パターン１
１ａ〜１１ｈの多角形導体パターンに電圧を印加し、各
テスト用導体パターン１１ａ〜１１ｈのパターン間、層
間、スルーホール間等の絶縁抵抗を測定する。これによ
り、金型打ち抜き加工によって生じた欠け等の不具合が
絶縁信頼性に与えた初期状態を、テスト用導体パターン
１１ａ〜１１ｈにおける測定結果を介して確認すること
ができる。Step S1: First, as the initial value, the test conductor pattern 1 of the printed wiring board 10
A voltage is applied to the polygonal conductor patterns 1a to 11h, and the insulation resistance between the test conductor patterns 11a to 11h, between layers, between through holes, and the like is measured. Thereby, it is possible to confirm the initial state in which the defect such as the chipping caused by the die punching process gives the insulation reliability through the measurement results of the test conductor patterns 11a to 11h.
【００６４】ステップＳ２：同様に、初期値として、作
成されたプリント配線基板１０のテスト用導体パターン
１１ａ〜１１ｈの多角形導体パターンに電圧を印加し、
各テスト用導体パターン１１ａ〜１１ｈのパターン、ス
ルーホール等の導通抵抗を測定する。これにより、金型
打ち抜き加工によって生じた欠け等の不具合が接続信頼
性に与えた初期状態を、テスト用導体パターン１１ａ〜
１１ｈにおける測定結果を介して確認することができ
る。Step S2: Similarly, as an initial value, a voltage is applied to the polygonal conductor patterns of the test conductor patterns 11a to 11h of the produced printed wiring board 10,
The conduction resistance of the test conductor patterns 11a to 11h, the through holes and the like is measured. Thereby, the initial state in which the defect such as the chipping caused by the die punching process gives the connection reliability is changed to the test conductor patterns 11a to 11c.
It can be confirmed through the measurement result at 11h.
【００６５】ステップＳ３：ステップＳ１及びステップ
Ｓ２の測定結果により、プリント配線基板１０の絶縁信
頼性及び接続信頼性が合格ラインに達しているか否か判
断する。ここで、絶縁信頼性及び接続信頼性が合格ライ
ンに達していると判断された場合、ステップＳ５に進
む。絶縁信頼性或いは接続信頼性が合格ラインに達して
いないと判断された場合、ステップＳ４に進む。Step S3: Based on the measurement results of steps S1 and S2, it is determined whether or not the insulation reliability and connection reliability of the printed wiring board 10 have reached the acceptable line. Here, if it is determined that the insulation reliability and the connection reliability have reached the acceptable line, the process proceeds to step S5. When it is determined that the insulation reliability or the connection reliability has not reached the acceptable line, the process proceeds to step S4.
【００６６】ステップＳ４：プリント配線基板１０の材
料、プロセスの改善を行う。 ステップＳ５：プリント配線基板１０に与える環境条件
として、プリント配線基板１０を加湿状態でリフローす
る。ここでのリフロー条件は、例えば、ＪＰＣＡ規格Ｊ
ＰＣＡ−ＢＵ０１に基づき、温度３０℃、湿度６０％の
条件下に１９２時間放置後、ピーク温度２２０℃のリフ
ロー炉で２回加熱を行うこととする。Step S4: The material of the printed wiring board 10 and the process are improved. Step S5: As an environmental condition given to the printed wiring board 10, the printed wiring board 10 is reflowed in a humidified state. The reflow conditions here are, for example, JPCA standard J
Based on PCA-BU01, after leaving for 192 hours under conditions of a temperature of 30 ° C. and a humidity of 60%, heating is performed twice in a reflow furnace having a peak temperature of 220 ° C.
【００６７】ステップＳ６：リフロー後の測定値とし
て、プリント配線基板１０のテスト用導体パターン１１
ａ〜１１ｈの多角形導体パターンに電圧を印加し、各テ
スト用導体パターン１１ａ〜１１ｈのパターン間、層
間、スルーホール間等の絶縁抵抗を測定する。これによ
り、金型打ち抜き加工によって生じた欠け等の不具合が
リフロー後の絶縁信頼性に与える影響を確認することが
できる。Step S6: The test conductor pattern 11 of the printed wiring board 10 is used as a measured value after reflow.
A voltage is applied to the polygonal conductor patterns a to 11h, and the insulation resistance between the test conductor patterns 11a to 11h, between layers, between through holes, and the like is measured. Thereby, it is possible to confirm the influence of a defect such as chipping caused by die punching on insulation reliability after reflow.
【００６８】ステップＳ７：同様に、リフロー後の測定
値として、プリント配線基板１０のテスト用導体パター
ン１１ａ〜１１ｈの多角形導体パターンに電圧を印加
し、各テスト用導体パターン１１ａ〜１１ｈのパター
ン、スルーホール等の導通抵抗を測定する。これによ
り、金型打ち抜き加工によって生じた欠け等の不具合が
リフロー後の接続信頼性に与える影響を確認することが
できる。Step S7: Similarly, as a measurement value after reflow, a voltage is applied to the polygonal conductor patterns of the test conductor patterns 11a to 11h of the printed wiring board 10, and the patterns of the test conductor patterns 11a to 11h are Measure the conduction resistance of through holes and the like. Thus, it is possible to confirm the influence of a defect such as chipping caused by die punching on the connection reliability after reflow.
【００６９】ステップＳ８：ステップＳ６及びステップ
Ｓ７の測定結果により、プリント配線基板１０の絶縁信
頼性及び接続信頼性が合格ラインに達しているか否か判
断する。ここで、絶縁信頼性及び接続信頼性が合格ライ
ンに達していると判断された場合、ステップＳ９に進
む。絶縁信頼性或いは接続信頼性が合格ラインに達して
いないと判断された場合、ステップＳ４に戻る。Step S8: Based on the measurement results of steps S6 and S7, it is determined whether the insulation reliability and the connection reliability of the printed wiring board 10 have reached the acceptable line. Here, when it is determined that the insulation reliability and the connection reliability have reached the acceptable line, the process proceeds to step S9. If it is determined that the insulation reliability or the connection reliability has not reached the acceptable line, the process returns to step S4.
【００７０】ステップＳ９：プリント配線基板１０に与
える環境条件として、高温高湿度状態において多角形導
体パターンに一定時間電圧を印加することによる高温高
湿度電圧印加試験を行う。ここでの高温高湿度電圧印加
試験は、例えば、ＪＰＣＡ規格ＪＰＣＡ−ＭＬ０１耐マ
イグレーション性評価に基づき、温度８５℃、湿度８５
％の環境下で、ＤＣ５０Ｖを２５０時間印加することと
する。Step S9: As an environmental condition given to the printed wiring board 10, a high-temperature and high-humidity voltage application test is performed by applying a voltage to the polygonal conductor pattern for a certain period of time in a high-temperature and high-humidity state. Here, the high-temperature and high-humidity voltage application test is performed at a temperature of 85 ° C. and a humidity of 85 based on JPCA-standard JPCA-ML01 evaluation of migration resistance.
%, DC50V is applied for 250 hours.
【００７１】ステップＳ１０：高温高湿度電圧印加試験
後の測定値として、プリント配線基板１０のテスト用導
体パターン１１ａ〜１１ｈの多角形導体パターンに電圧
を印加し、各テスト用導体パターン１１ａ〜１１ｈのパ
ターン間、層間、スルーホール間等の絶縁抵抗を測定す
る。これにより、金型打ち抜き加工によって生じた欠け
等の不具合が長期絶縁信頼性に与える影響を確認するこ
とができる。Step S10: As a measurement value after the high-temperature and high-humidity voltage application test, a voltage is applied to the polygonal conductor patterns of the test conductor patterns 11a to 11h of the printed wiring board 10, and the respective test conductor patterns 11a to 11h are measured. The insulation resistance between patterns, between layers, between through holes, etc. is measured. Thereby, it is possible to confirm the influence of defects such as chipping caused by die punching on long-term insulation reliability.
【００７２】ステップＳ１１：プリント配線基板１０に
与える環境条件として、プリント配線基板１０に対し、
所定のサイクルで温度変化を与える熱衝撃試験を行う。
ここでの熱衝撃試験は、例えば、ＪＩＳ Ｃ５０１２
９．２ 熱衝撃試験条件２に基づき、−６５℃で３０
分、＋１２５℃で３０を１サイクルとする試験を１００
サイクル行うこととする。Step S11: As environmental conditions given to the printed wiring board 10, the printed wiring board 10
A thermal shock test for giving a temperature change in a predetermined cycle is performed.
The thermal shock test here is performed, for example, according to JIS C5012.
9.2 Based on thermal shock test condition 2, 30 at -65 ° C
100 minutes at + 125 ° C for 30 cycles.
A cycle is performed.
【００７３】ステップＳ１２：熱衝撃試験後の測定値と
して、プリント配線基板１０のテスト用導体パターン１
１ａ〜１１ｈの多角形導体パターンに電圧を印加し、各
テスト用導体パターン１１ａ〜１１ｈのパターン、スル
ーホール等の導通抵抗を測定する。これにより、金型打
ち抜き加工によって生じた欠け等の不具合が長期接続信
頼性に与える影響を確認することができる。Step S12: The test conductor pattern 1 of the printed wiring board 10 is measured as a measured value after the thermal shock test.
A voltage is applied to the polygonal conductor patterns 1a to 11h, and the conduction resistance of the test conductor patterns 11a to 11h and the through-holes are measured. As a result, it is possible to confirm the effect of defects such as chipping caused by die punching on long-term connection reliability.
【００７４】ステップＳ１３：ステップＳ１０及びステ
ップＳ１２の測定結果により、プリント配線基板１０の
絶縁信頼性及び接続信頼性が合格ラインに達しているか
否か判断する。絶縁信頼性の合格ラインとしては、例え
ば、絶縁抵抗値１×１０8Ω以上を合格とし、接続信頼
性の合格ラインとしては、例えば、導通変化率１０％以
下を合格とする。ここで、絶縁信頼性及び接続信頼性が
合格ラインに達していると判断された場合、処理を終了
する。絶縁信頼性或いは接続信頼性が合格ラインに達し
ていないと判断された場合、ステップＳ４に戻る。Step S13: Based on the measurement results of steps S10 and S12, it is determined whether or not the insulation reliability and connection reliability of the printed wiring board 10 have reached the acceptable line. As an acceptable line of insulation reliability, for example, an insulation resistance value of 1 × 10 8 Ω or more is accepted, and as an acceptable line of connection reliability, for example, a conduction change rate of 10% or less is accepted. Here, if it is determined that the insulation reliability and the connection reliability have reached the acceptable line, the processing is terminated. If it is determined that the insulation reliability or the connection reliability has not reached the acceptable line, the process returns to step S4.
【００７５】次に、プリント配線基板１０の基板分割後
に信頼性評価を行う場合について説明する。図１６は、
基板分割後に行われる信頼性評価手順を説明するための
フローチャートである。Next, a case in which the reliability is evaluated after dividing the printed wiring board 10 will be described. FIG.
9 is a flowchart for explaining a reliability evaluation procedure performed after substrate division.
【００７６】ステップＳ２０：プリント配線基板１０の
抜き板部１２ａ、１２ｂに半導体等の電子部品をリフロ
ー等によって実装する。Step S20: Electronic components such as semiconductors are mounted on the punched plate portions 12a and 12b of the printed wiring board 10 by reflow or the like.
【００７７】ステップＳ２１：捨て板部１４と抜き板部
１２ａ、１２ｂとを基板分割する。 ステップＳ２２：ステップＳ２１で基板分割された部分
が捨て板部１４であるか否か判断する。捨て板部１４で
ある場合、ステップＳ２４に進む。捨て板部１４ではな
く抜き板部１２ａ、１２ｂである場合、ステップＳ２３
に進む。Step S21: The discard plate portion 14 and the blank plate portions 12a and 12b are divided into substrates. Step S22: It is determined whether or not the portion divided into the substrates in step S21 is the discard plate portion 14. If it is the discard plate 14, the process proceeds to step S24. If the punched plate portions 12a and 12b are used instead of the discarded plate portion 14, step S23
Proceed to.
【００７８】ステップＳ２３：抜き板部１２ａ、１２ｂ
を電子機器等に組み込み、製品の組み立てを行う。 ステップＳ２４：基板分割後の初期値として、基板分割
されたプリント配線基板１０のテスト用導体パターン１
１ａ〜１１ｈの多角形導体パターンに電圧を印加し、各
テスト用導体パターン１１ａ〜１１ｈのパターン間、層
間、スルーホール間等の絶縁抵抗を測定する。これによ
り、金型打ち抜き加工及び基板分割によって生じた欠け
等の不具合が絶縁信頼性に与えた初期状態を、テスト用
導体パターン１１ａ〜１１ｈにおける測定結果を介して
確認することができる。Step S23: punched plate portions 12a, 12b
Is assembled in an electronic device or the like to assemble the product. Step S24: The test conductor pattern 1 of the divided printed wiring board 10 is used as an initial value after the board division.
A voltage is applied to the polygonal conductor patterns 1a to 11h, and the insulation resistance between the test conductor patterns 11a to 11h, between layers, between through holes, and the like is measured. Thereby, it is possible to confirm the initial state in which the defect such as the chipping caused by the die punching process and the division of the substrate gives the insulation reliability through the measurement results of the test conductor patterns 11a to 11h.
【００７９】ステップＳ２５：同様に、基板分割後の初
期値として、基板分割されたプリント配線基板１０のテ
スト用導体パターン１１ａ〜１１ｈの多角形導体パター
ンに電圧を印加し、各テスト用導体パターン１１ａ〜１
１ｈのパターン、スルーホール等の導通抵抗を測定す
る。これにより、金型打ち抜き加工及び基板分割によっ
て生じた欠け等の不具合が接続信頼性に与えた初期状態
を、テスト用導体パターン１１ａ〜１１ｈにおける測定
結果を介して確認することができる。Step S25: Similarly, as an initial value after the substrate division, a voltage is applied to the polygonal conductor patterns of the test conductor patterns 11a to 11h of the printed circuit board 10 divided into the substrates, and the respective test conductor patterns 11a ~ 1
The conduction resistance of a 1-h pattern, a through hole, etc. is measured. Thereby, it is possible to confirm the initial state in which the defect such as the chipping caused by the die punching and the substrate division gives the connection reliability through the measurement results of the test conductor patterns 11a to 11h.
【００８０】ステップＳ２６：ステップＳ２４及びステ
ップＳ２５の測定結果により、プリント配線基板１０の
絶縁信頼性及び接続信頼性が合格ラインに達しているか
否か判断する。ここで、絶縁信頼性及び接続信頼性が合
格ラインに達していると判断された場合、ステップＳ２
８に進む。絶縁信頼性或いは接続信頼性が合格ラインに
達していないと判断された場合、ステップＳ２７に進
む。Step S26: Based on the measurement results of steps S24 and S25, it is determined whether or not the insulation reliability and the connection reliability of the printed wiring board 10 have reached the acceptable line. Here, if it is determined that the insulation reliability and the connection reliability have reached the acceptable line, the process proceeds to step S2.
Proceed to 8. When it is determined that the insulation reliability or the connection reliability has not reached the acceptable line, the process proceeds to step S27.
【００８１】ステップＳ２７：プリント配線基板１０の
材料、プロセスの改善を行う。 ステップＳ２８：プリント配線基板１０に与える環境条
件として、高温高湿度状態において多角形導体パターン
に一定時間電圧を印加することによる高温高湿度電圧印
加試験を行う。ここでの高温高湿度電圧印加試験は、例
えば、ＪＰＣＡ規格ＪＰＣＡ−ＭＬ０１耐マイグレーシ
ョン性評価に基づき、温度８５℃、湿度８５％の環境下
で、ＤＣ５０Ｖを２５０時間印加することとする。Step S27: The material of the printed wiring board 10 and the process are improved. Step S28: As an environmental condition given to the printed wiring board 10, a high-temperature and high-humidity voltage application test is performed by applying a voltage to the polygonal conductor pattern for a certain period of time in a high-temperature and high-humidity state. The high-temperature high-humidity voltage application test here is based on, for example, JPCA-standard JPCA-ML01 migration resistance evaluation, and applies DC 50 V for 250 hours in an environment of a temperature of 85 ° C. and a humidity of 85%.
【００８２】ステップＳ２９：高温高湿度電圧印加試験
後の測定値として、プリント配線基板１０のテスト用導
体パターン１１ａ〜１１ｈの多角形導体パターンに電圧
を印加し、各テスト用導体パターン１１ａ〜１１ｈのパ
ターン間、層間、スルーホール間等の絶縁抵抗を測定す
る。これにより、金型打ち抜き加工及び基板分割によっ
て生じた欠け等の不具合が長期絶縁信頼性に与える影響
を確認することができる。Step S29: As a measurement value after the high-temperature and high-humidity voltage application test, a voltage is applied to the polygonal conductor patterns of the test conductor patterns 11a to 11h of the printed wiring board 10, and the respective test conductor patterns 11a to 11h are measured. The insulation resistance between patterns, between layers, between through holes, etc. is measured. Thereby, it is possible to confirm the influence of defects such as chipping caused by die punching and substrate division on long-term insulation reliability.
【００８３】ステップＳ３０：プリント配線基板１０に
与える環境条件として、プリント配線基板１０に対し、
所定のサイクルで温度変化を与える熱衝撃試験を行う。
ここでの熱衝撃試験は、例えば、ＪＩＳ Ｃ５０１２
９．２ 熱衝撃試験条件２に基づき、−６５℃で３０
分、＋１２５℃で３０を１サイクルとする試験を１００
サイクル行うこととする。Step S30: The environmental conditions given to the printed wiring board 10 are as follows.
A thermal shock test for giving a temperature change in a predetermined cycle is performed.
The thermal shock test here is performed, for example, according to JIS C5012.
9.2 Based on thermal shock test condition 2, 30 at -65 ° C
100 minutes at + 125 ° C for 30 cycles.
A cycle is performed.
【００８４】ステップＳ３１：熱衝撃試験後の測定値と
して、プリント配線基板１０のテスト用導体パターン１
１ａ〜１１ｈの多角形導体パターンに電圧を印加し、各
テスト用導体パターン１１ａ〜１１ｈのパターン、スル
ーホール等の導通抵抗を測定する。これにより、金型打
ち抜き加工及び基板分割によって生じた欠け等の不具合
が長期接続信頼性に与える影響を確認することができ
る。Step S31: The test conductor pattern 1 of the printed wiring board 10 is measured as a measured value after the thermal shock test.
A voltage is applied to the polygonal conductor patterns 1a to 11h, and the conduction resistance of the test conductor patterns 11a to 11h and the through-holes are measured. As a result, it is possible to confirm the effect of defects such as chipping caused by die punching and substrate division on long-term connection reliability.
【００８５】ステップＳ３２：ステップＳ２９及びステ
ップＳ３１の測定結果により、プリント配線基板１０の
絶縁信頼性及び接続信頼性が合格ラインに達しているか
否か判断する。絶縁信頼性の合格ラインとしては、例え
ば、絶縁抵抗値１×１０8Ω以上を合格とし、接続信頼
性の合格ラインとしては、例えば、導通変化率１０％以
下を合格とする。ここで、絶縁信頼性及び接続信頼性が
合格ラインに達していると判断された場合、処理を終了
する。絶縁信頼性或いは接続信頼性が合格ラインに達し
ていないと判断された場合、ステップＳ２７に戻る。Step S32: Based on the measurement results of steps S29 and S31, it is determined whether or not the insulation reliability and connection reliability of the printed wiring board 10 have reached the acceptable line. As an acceptable line of insulation reliability, for example, an insulation resistance value of 1 × 10 8 Ω or more is accepted, and as an acceptable line of connection reliability, for example, a conduction change rate of 10% or less is accepted. Here, if it is determined that the insulation reliability and the connection reliability have reached the acceptable line, the processing is terminated. If it is determined that the insulation reliability or the connection reliability has not reached the acceptable line, the process returns to step S27.
【００８６】このように、本形態では、プリント配線基
板の金型打ち抜き加工部近傍に、プリント配線基板の信
頼性試験に用いるテスト用導体パターンを形成すること
としたため、プリント配線基板の実装工程時、長期使用
時等における長期接続信頼性、長期絶縁信頼性をも予測
した不具合の検出を行うことが可能となる。As described above, in this embodiment, since the test conductor pattern used for the reliability test of the printed wiring board is formed in the vicinity of the die-punched portion of the printed wiring board, during the mounting process of the printed wiring board. In addition, it is possible to detect a failure in which long-term connection reliability and long-term insulation reliability during long-term use and the like are predicted.
【００８７】また、本発明のプリント配線基板におい
て、テスト用導体パターンが、少なくとも一辺が金型打
ち抜き加工部に平行な多角形導体パターンを有すること
とすることにより、プリント配線基板内における信頼性
最低条件をテスト用導体パターン中に形成することが可
能となり、テスト用導体パターンにおける信頼性を確認
することにより、プリント配線基板全体における信頼性
の確認を擬似的に行うことが可能となる。Further, in the printed wiring board of the present invention, the test conductor pattern has a polygonal conductor pattern whose at least one side is parallel to the die-punched portion, so that the reliability in the printed wiring board is minimized. The condition can be formed in the test conductor pattern, and the reliability of the entire test printed circuit board can be simulated by checking the reliability of the test conductor pattern.
【００８８】また、本発明のプリント配線基板におい
て、多角形導体パターンを、信頼性試験における電極パ
ターンとして使用することにより、テスト用導体パター
ンのスペース低減を図ることができる。Further, in the printed wiring board of the present invention, by using a polygonal conductor pattern as an electrode pattern in a reliability test, the space for the test conductor pattern can be reduced.
【００８９】また、本発明のプリント配線基板におい
て、テスト用導体パターンを、金型打ち抜き加工部と平
行に形成された櫛形導体パターンとすることにより、欠
け等の不具合に対するプリント配線基板の耐マイグレー
ション性の評価を行うことが可能となる。Further, in the printed wiring board of the present invention, the test conductor pattern is a comb-shaped conductor pattern formed in parallel with the die-punched portion, so that the printed wiring board has migration resistance against defects such as chipping. Can be evaluated.
【００９０】また、本発明のプリント配線基板におい
て、テスト用導体パターンが、プリント配線基板の上下
面を貫通する第１のスルーホールと、第１のスルーホー
ルに隣り合わせて配置され、第１のスルーホールと導体
接続されていない第２のスルーホールとを有することと
することにより、欠け等の不具合に対するプリント配線
基板が有するスルーホール間の耐マイグレーション性の
評価を行うことが可能となる。In the printed wiring board of the present invention, the test conductor pattern is disposed adjacent to the first through hole penetrating the upper and lower surfaces of the printed wiring board and the first through hole. By having the holes and the second through holes that are not connected to the conductor, it becomes possible to evaluate the migration resistance between the through holes of the printed wiring board for defects such as chipping.
【００９１】また、本発明のプリント配線基板におい
て、テスト用導体パターンを、金型打ち抜き加工部に垂
直な複数の導体パターンを、１つながりに接続すること
によって構成されたパターンとすることにより、欠け等
の不具合に対するプリント配線基板が有する導体パター
ンの接続信頼性を評価することが可能となる。Further, in the printed wiring board of the present invention, the test conductor pattern is formed by connecting a plurality of conductor patterns perpendicular to the die-punched portion in a continuous manner, thereby forming a chip. It is possible to evaluate the connection reliability of the conductor pattern of the printed wiring board with respect to defects such as.
【００９２】また、本発明のプリント配線基板におい
て、テスト用導体パターンを、複数のスルーホールを１
つながりに接続することによって構成されたパターンと
することにより、欠け等の不具合に対するプリント配線
基板が有するスルーホールの接続信頼性を評価すること
が可能となる。Further, in the printed wiring board of the present invention, the test conductor pattern is formed by a plurality of through holes.
By using a pattern formed by connecting in succession, it is possible to evaluate the connection reliability of the through hole of the printed wiring board with respect to defects such as chipping.
【００９３】また、本発明のプリント配線基板におい
て、テスト用導体パターンを、プリント配線基板の捨て
板部に形成することにより、実装基板における省スペー
ス化を図ることが可能となる。Further, in the printed wiring board of the present invention, by forming the test conductor pattern on the discarded plate portion of the printed wiring board, it is possible to save space on the mounting board.
【００９４】また、プリント配線基板の金型打ち抜き加
工部近傍に、プリント配線基板の信頼性試験に用いるテ
スト用導体パターンを設け、テスト用導体パターンに電
圧を印加することによって、プリント配線基板の信頼性
試験を行うこととしたため、プリント配線基板の実装工
程時、長期使用時等における長期接続信頼性、長期絶縁
信頼性をも予測した不具合の検出を行うことが可能とな
る。A test conductor pattern used for a reliability test of the printed wiring board is provided in the vicinity of the die punched portion of the printed wiring board, and a voltage is applied to the test conductor pattern to thereby improve the reliability of the printed wiring board. Since the performance test is performed, it is possible to detect a defect that also predicts long-term connection reliability and long-term insulation reliability during the mounting process of the printed wiring board, long-term use, and the like.
【００９５】また、本発明のプリント配線基板の信頼性
試験方法において、テスト用導体パターンへの電圧の印
加を、プリント配線基板に対し、所定の環境条件を与え
た後に行うことにより、長期接続信頼性、長期絶縁信頼
性をも予測した不具合の検出を行うことが可能となる。In the method for testing the reliability of a printed wiring board of the present invention, the application of a voltage to the test conductor pattern is performed after a predetermined environmental condition is applied to the printed wiring board, so that the long-term connection reliability is improved. It is possible to detect a failure that also predicts the reliability and long-term insulation reliability.
【００９６】また、本発明のプリント配線基板の信頼性
試験方法において、所定の環境条件が、加湿を行った状
態でのリフロー環境条件を有することとすることによ
り、リフローによるプリント配線基板への部品実装後の
接続信頼性、絶縁信頼性をも予測した不具合の検出を行
うことが可能となる。Further, in the method for testing the reliability of a printed wiring board of the present invention, the predetermined environmental conditions include the reflow environmental conditions in a humidified state, so that the components on the printed wiring board by reflow can be formed. It is possible to detect a failure in which connection reliability and insulation reliability after mounting are predicted.
【００９７】また、本発明のプリント配線基板の信頼性
試験方法において、所定の環境条件が、高温高湿度状態
での電圧印加環境条件を有することとすることにより、
イオンマイグレーションに対する長期絶縁信頼性を予測
した不具合の検出を行うことが可能となる。In the method for testing the reliability of a printed wiring board according to the present invention, the predetermined environmental condition includes a voltage application environmental condition in a high temperature and high humidity state.
It is possible to detect a defect that predicts long-term insulation reliability against ion migration.
【００９８】また、本発明のプリント配線基板の信頼性
試験方法において、所定の環境条件が、熱衝撃環境条件
を有することとすることにより、長期接続信頼性、長期
絶縁信頼性をも予測した不具合の検出を行うことが可能
となる。Further, in the method for testing the reliability of a printed wiring board of the present invention, since the predetermined environmental condition has a thermal shock environment condition, a long-term connection reliability and a long-term insulation reliability are also predicted. Can be detected.
【００９９】また、本発明のプリント配線基板の信頼性
試験方法において、信頼性試験が、プリント配線基板の
絶縁抵抗測定試験を有することとすることにより、長期
絶縁信頼性をも予測した不具合の検出を行うことが可能
となる。In the method for testing the reliability of a printed wiring board according to the present invention, the reliability test includes a test for measuring the insulation resistance of the printed wiring board. Can be performed.
【０１００】また、本発明のプリント配線基板の信頼性
試験方法において、信頼性試験が、プリント配線基板の
導通抵抗測定試験を有することとすることにより、長期
接続信頼性をも予測した不具合の検出を行うことが可能
となる。In the method for testing the reliability of a printed wiring board according to the present invention, the reliability test includes a test for measuring the conduction resistance of the printed wiring board. Can be performed.
【０１０１】また、本発明のプリント配線基板の信頼性
試験方法において、信頼性試験を、プリント配線基板の
基板分割前に行うことにより、金型打ち抜き加工のみに
よって生じた欠け等の不具合に起因する信頼性低下の評
価を行うことが可能となる。In the method for testing the reliability of a printed wiring board according to the present invention, the reliability test is performed before the division of the printed wiring board into boards, thereby causing defects such as chipping caused only by die punching. This makes it possible to evaluate a decrease in reliability.
【０１０２】また、本発明のプリント配線基板の信頼性
試験方法において、信頼性試験を、プリント配線基板の
基板分割後に行うことにより、金型打ち抜き加工時だけ
ではなく、基板分割時において発生した欠け等の不具合
に起因する信頼性低下の評価を行うことが可能となる。In the method for testing the reliability of a printed wiring board according to the present invention, the reliability test is performed after the printed wiring board is divided, so that not only the die punching but also the chipping generated at the time of dividing the board is performed. It is possible to evaluate a decrease in reliability due to such a defect.
【０１０３】なお、本発明は上述の実施形態には拘束さ
れない。例えば、本形態では、テスト用導体パターンを
金型打ち抜き加工部近傍の捨て板部に構成することとし
たが、テスト用導体パターンを金型打ち抜き加工部近傍
の抜き板部側に構成することとしてもよい。The present invention is not restricted to the above embodiment. For example, in the present embodiment, the test conductor pattern is configured on the discarded plate portion near the die punched portion, but the test conductor pattern is configured on the punched plate portion near the die punched portion. Is also good.
【０１０４】また、本形態では、高温高湿度電圧印加試
験や熱衝撃試験の条件を設定し、それらの試験後に、絶
縁信頼性及び接続信頼性が合格ラインに達しているか否
か判断することとしたが、絶縁信頼性或いは接続信頼性
が合格ラインを下回るまで高温高湿度電圧印加試験や熱
衝撃試験を継続し、その継続時間や回数によって、プリ
ント配線基板１０の信頼性評価を行うこととしてもよ
い。さらに、このように取得した高温高湿度電圧印加試
験や熱衝撃試験の継続時間や回数のデータを保存し、プ
リント配線基板材料、製造条件検討時のデータとして活
用することとしてもよい。In this embodiment, the conditions of the high-temperature / high-humidity voltage application test and the thermal shock test are set, and after those tests, it is determined whether or not the insulation reliability and the connection reliability have reached the acceptable line. However, the high-temperature and high-humidity voltage application test and the thermal shock test may be continued until the insulation reliability or the connection reliability falls below the acceptable line, and the reliability of the printed wiring board 10 may be evaluated by the duration and the number of times. Good. Further, the data of the duration and the number of times of the high-temperature / high-humidity voltage application test and the thermal shock test thus obtained may be stored and used as data when examining the material of the printed wiring board and the manufacturing conditions.
【０１０５】さらに、本形態では、金型打ち抜き加工さ
れたプリント配線基板１０に、テスト用導体パターン１
１ａ〜１１ｈを形成し、これらのテスト用導体パターン
１１ａ〜１１ｈを用いてプリント配線基板１０の信頼性
評価を行うこととしたが、金型打ち抜き加工されていな
いプリント配線基板に本発明のテスト用導体パターンを
形成し、プリント配線基の信頼性評価を行うこととして
もよい。Further, in this embodiment, the test conductor pattern 1 is provided on the printed circuit board 10 which has been die-cut.
1a to 11h were formed, and the reliability of the printed wiring board 10 was evaluated using the test conductor patterns 11a to 11h. A conductor pattern may be formed, and the reliability of the printed wiring board may be evaluated.
【０１０６】また、本発明のテスト用導体パターンは、
製造されるすべてのプリント配線基板に形成されること
としてもよく、また、製造されるプリント配線基板の一
部（例えば製造ロットごと）に形成されることとしても
よい。Further, the test conductor pattern of the present invention comprises:
It may be formed on all manufactured printed wiring boards, or may be formed on a part of the manufactured printed wiring boards (for example, for each manufacturing lot).
【０１０７】さらに、本発明におけるテスト用導体パタ
ーンを用いた信頼性評価は、製造されたすべてのプリン
ト配線基板に対して行われることとしてもよく、また、
ロットごとに抜き取られた一部のプリント配線基板に対
してのみ行われることとしてもよい。Further, the reliability evaluation using the test conductor pattern in the present invention may be performed on all the manufactured printed wiring boards.
The process may be performed only on a part of the printed wiring boards extracted for each lot.
【０１０８】[0108]
【発明の効果】以上説明したように本発明では、プリン
ト配線基板の金型打ち抜き加工部近傍に、プリント配線
基板の信頼性試験に用いるテスト用導体パターンを形成
することとしたため、プリント配線基板の実装工程時、
長期使用時等における長期接続信頼性、長期絶縁信頼性
をも予測した不具合の検出を行うことが可能となる。As described above, according to the present invention, a test conductor pattern used for a reliability test of a printed wiring board is formed in the vicinity of a die punched portion of the printed wiring board. During the mounting process,
It is possible to detect a defect that also predicts long-term connection reliability and long-term insulation reliability during long-term use.
【図１】プリント配線基板の構成を示した平面図であ
る。FIG. 1 is a plan view showing a configuration of a printed wiring board.
【図２】プリント配線基板の長期絶縁信頼性評価に用い
るテスト用導体パターンを例示した平面図である。FIG. 2 is a plan view illustrating a test conductor pattern used for long-term insulation reliability evaluation of a printed wiring board.
【図３】プリント配線基板の長期絶縁信頼性評価に用い
るテスト用導体パターンを例示した平面図である。FIG. 3 is a plan view illustrating a test conductor pattern used for long-term insulation reliability evaluation of a printed wiring board.
【図４】プリント配線基板の長期絶縁信頼性評価に用い
るテスト用導体パターンを例示した斜視図である。FIG. 4 is a perspective view illustrating a test conductor pattern used for long-term insulation reliability evaluation of a printed wiring board.
【図５】プリント配線基板の長期絶縁信頼性評価に用い
るテスト用導体パターンを例示した平面図である。FIG. 5 is a plan view illustrating a test conductor pattern used for long-term insulation reliability evaluation of a printed wiring board.
【図６】プリント配線基板の長期絶縁信頼性評価に用い
るテスト用導体パターンを例示した斜視図である。FIG. 6 is a perspective view illustrating a test conductor pattern used for long-term insulation reliability evaluation of a printed wiring board.
【図７】プリント配線基板の長期絶縁信頼性評価に用い
るテスト用導体パターンを例示した平面図である。FIG. 7 is a plan view illustrating a test conductor pattern used for long-term insulation reliability evaluation of a printed wiring board.
【図８】プリント配線基板の長期接続信頼性評価に用い
るテスト用導体パターンを例示した平面図である。FIG. 8 is a plan view illustrating a test conductor pattern used for long-term connection reliability evaluation of a printed wiring board.
【図９】プリント配線基板の長期接続信頼性評価に用い
るテスト用導体パターンを例示した平面図である。FIG. 9 is a plan view illustrating a test conductor pattern used for long-term connection reliability evaluation of a printed wiring board.
【図１０】プリント配線基板の長期接続信頼性評価に用
いるテスト用導体パターンを例示した平面図である。FIG. 10 is a plan view illustrating a test conductor pattern used for evaluating long-term connection reliability of a printed wiring board;
【図１１】プリント配線基板の長期接続信頼性評価に用
いるテスト用導体パターンを例示した斜視図である。FIG. 11 is a perspective view illustrating a test conductor pattern used for long-term connection reliability evaluation of a printed wiring board.
【図１２】プリント配線基板の長期接続信頼性評価に用
いるテスト用導体パターンを例示した平面図である。FIG. 12 is a plan view illustrating a test conductor pattern used for evaluating long-term connection reliability of a printed wiring board;
【図１３】テスト用導体パターンを配置したプリント配
線基板を例示した平面図である。FIG. 13 is a plan view illustrating a printed wiring board on which test conductor patterns are arranged.
【図１４】テスト用導体パターンを配置したプリント配
線基板を例示した平面図である。FIG. 14 is a plan view illustrating a printed wiring board on which test conductor patterns are arranged.
【図１５】基板分割前に行われる信頼性評価手順を説明
するためのフローチャートである。FIG. 15 is a flowchart for explaining a reliability evaluation procedure performed before substrate division.
【図１６】基板分割後に行われる信頼性評価手順を説明
するためのフローチャートである。FIG. 16 is a flowchart illustrating a reliability evaluation procedure performed after substrate division.
１０、１１０、１２０…プリント配線基板、１１ａ〜１
１ｈ、２０〜１００…テスト用導体パターン、１２ａ、
１２ｂ、１１２ａ、１１２ｂ、１２２ａ、１２２ｂ…抜
き板部、１３ａ、１３ｂ、１１３ａ、１１３ｂ、１２３
ａ、１２３ｂ…金型打ち抜き加工部、１４、１１４，１
２４…捨て板部、２１、３１、４１、４５…櫛形導体パ
ターン、５１ａ〜５１ｉ、６１ａ〜６１ｉ、９１ａ〜９
１ｈ、１０１ａ〜１０１ｈ…スルーホール、７１、８１
…蛇行パターン、２２ａ、２２ｂ、３２ａ、３２ｂ、４
２ａ、４２ｂ、４６ａ、４６ｂ、５２ａ、５２ｂ、６２
ａ、６２ｂ、７２ａ、７２ｂ、８２ａ、８２ｂ、９２
ａ、９２ｂ、１０２ａ、１０２ｂ…多角形導体パター
ン、３３、４３、４７、６３、８３、１０３…ソルダレ
ジスト、３３ａ、３３ｂ、４３ａ、４３ｂ、４７ａ、４
７ｂ、６３ａ、６３ｂ、８３ａ、８３ｂ、１０３ａ、１
０３ｂ…ソルダレジスト抜き部10, 110, 120: printed wiring board, 11a to 1
1h, 20 to 100 ... conductor pattern for test, 12a,
12b, 112a, 112b, 122a, 122b ... punched plate portions, 13a, 13b, 113a, 113b, 123
a, 123b: die-punched portion, 14, 114, 1
24: Discard plate portion, 21, 31, 41, 45 ... Comb-shaped conductor pattern, 51a to 51i, 61a to 61i, 91a to 9
1h, 101a to 101h: through holes, 71, 81
... meandering pattern, 22a, 22b, 32a, 32b, 4
2a, 42b, 46a, 46b, 52a, 52b, 62
a, 62b, 72a, 72b, 82a, 82b, 92
a, 92b, 102a, 102b: Polygonal conductor pattern, 33, 43, 47, 63, 83, 103: Solder resist, 33a, 33b, 43a, 43b, 47a, 4
7b, 63a, 63b, 83a, 83b, 103a, 1
03b: Solder resist removal part
Claims (17)
板において、 前記プリント配線基板の前記金型打ち抜き加工部近傍
に、前記プリント配線基板の信頼性試験に用いるテスト
用導体パターンを有することを特徴とするプリント配線
基板。1. A printed circuit board which has been subjected to die punching, wherein a test conductor pattern used for a reliability test of the printed wiring board is provided near the die punched portion of the printed wiring board. Printed wiring board.
形導体パターンを有することを特徴とする請求項１記載
のプリント配線基板。2. The printed wiring board according to claim 1, wherein the test conductor pattern has a polygonal conductor pattern having at least one side parallel to the die-cut portion.
ことを特徴とする請求項２記載のプリント配線基板。3. The printed wiring board according to claim 2, wherein the polygonal conductor pattern is used as an electrode pattern in the reliability test.
ターンであることを特徴とする請求項１記載のプリント
配線基板。4. The printed wiring board according to claim 1, wherein the test conductor pattern is a comb-shaped conductor pattern formed in parallel with the die-punched portion.
ホールと、 前記第１のスルーホールに隣り合わせて配置され、前記
第１のスルーホールと導体接続されていない第２のスル
ーホールと、 を有することを特徴とする請求項１記載のプリント配線
基板。5. The test conductor pattern is arranged adjacent to the first through hole penetrating the upper and lower surfaces of the printed wiring board, and is connected to the first through hole. The printed wiring board according to claim 1, further comprising: a second through-hole that is not formed.
を、１つながりに接続することによって構成されたパタ
ーンであることを特徴とする請求項１記載のプリント配
線基板。6. The test conductor pattern according to claim 1, wherein the test conductor pattern is a pattern formed by connecting a plurality of conductor patterns perpendicular to the die-punched portion in a continuous manner. Printed wiring board.
て構成されたパターンであることを特徴とする請求項１
記載のプリント配線基板。7. The test conductor pattern according to claim 1, wherein the test conductor pattern is a pattern formed by connecting a plurality of through holes in a series.
The printed wiring board as described.
徴とする請求項１記載のプリント配線基板。8. The printed circuit board according to claim 1, wherein the test conductor pattern is formed on a discard plate portion of the printed circuit board.
板の信頼性試験方法において、 前記プリント配線基板の前記金型打ち抜き加工部近傍
に、前記プリント配線基板の信頼性試験に用いるテスト
用導体パターンを設け、 前記テスト用導体パターンに電圧を印加することによっ
て、前記プリント配線基板の信頼性試験を行うことを特
徴とするプリント配線基板の信頼性試験方法。9. A reliability test method for a printed wiring board on which a die has been punched, wherein a test conductor pattern used for a reliability test of the printed wiring board is provided near the die punched portion of the printed wiring board. Providing a reliability test of the printed wiring board by applying a voltage to the test conductor pattern.
印加は、 前記プリント配線基板に対し、所定の環境条件を与えた
後、行われることを特徴とする請求項９記載のプリント
配線基板の信頼性試験方法。10. The reliability of a printed wiring board according to claim 9, wherein the application of the voltage to the test conductor pattern is performed after a predetermined environmental condition is given to the printed wiring board. Sex test method.
特徴とする請求項１０記載のプリント配線基板の信頼性
試験方法。11. The method according to claim 10, wherein the predetermined environmental condition includes a reflow environmental condition in a humidified state.
徴とする請求項１０記載のプリント配線基板の信頼性試
験方法。12. The method for testing reliability of a printed circuit board according to claim 10, wherein said predetermined environmental condition includes a voltage application environment condition in a high temperature and high humidity state.
載のプリント配線基板の信頼性試験方法。13. The method according to claim 10, wherein the predetermined environmental condition includes a thermal shock environmental condition.
を特徴とする請求項９記載のプリント配線基板の信頼性
試験方法。14. The printed circuit board reliability test method according to claim 9, wherein the reliability test includes an insulation resistance measurement test of the printed circuit board.
を特徴とする請求項９記載のプリント配線基板の信頼性
試験方法。15. The method according to claim 9, wherein the reliability test includes a test for measuring a conduction resistance of the printed wiring board.
徴とする請求項９記載のプリント配線基板の信頼性試験
方法。16. The method according to claim 9, wherein the reliability test is performed before dividing the printed wiring board into boards.
徴とする請求項９記載のプリント配線基板の信頼性試験
方法。17. The method according to claim 9, wherein the reliability test is performed after dividing the printed wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000358683A JP2002164625A (en) | 2000-11-27 | 2000-11-27 | Printed wiring board and reliability testing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000358683A JP2002164625A (en) | 2000-11-27 | 2000-11-27 | Printed wiring board and reliability testing method for the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002164625A true JP2002164625A (en) | 2002-06-07 |
Family
ID=18830539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000358683A Pending JP2002164625A (en) | 2000-11-27 | 2000-11-27 | Printed wiring board and reliability testing method for the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002164625A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7333346B2 (en) | 2003-08-27 | 2008-02-19 | Denso Corporation | Circuit board having test coupon and method for evaluating the circuit board |
| JP2009200205A (en) * | 2008-02-21 | 2009-09-03 | Panasonic Corp | Circuit board, inspecting method for circuit board, and manufacturing method of circuit board |
| JP2011029452A (en) * | 2009-07-27 | 2011-02-10 | Fujitsu Ltd | Coupon board, and method of manufacturing printed circuit board |
| JP2011181785A (en) * | 2010-03-03 | 2011-09-15 | Nec Corp | Test coupon for measuring characteristic impedance, and printed board including the same |
| CN102375092A (en) * | 2010-08-05 | 2012-03-14 | 富士通株式会社 | Multilayer wiring board and method for evaluating multilayer wiring board |
| JP2014093340A (en) * | 2012-11-01 | 2014-05-19 | Nec Corp | Test coupon for managing characteristic impedance and print circuit board with the same |
| JP2015195272A (en) * | 2014-03-31 | 2015-11-05 | 新光電気工業株式会社 | Semiconductor device and semiconductor manufacturing method |
| JP2016163602A (en) * | 2015-03-06 | 2016-09-08 | パナソニックＩｐマネジメント株式会社 | Washing machine |
| JP2017026382A (en) * | 2015-07-17 | 2017-02-02 | 株式会社東芝 | Electronic device |
-
2000
- 2000-11-27 JP JP2000358683A patent/JP2002164625A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7333346B2 (en) | 2003-08-27 | 2008-02-19 | Denso Corporation | Circuit board having test coupon and method for evaluating the circuit board |
| JP2009200205A (en) * | 2008-02-21 | 2009-09-03 | Panasonic Corp | Circuit board, inspecting method for circuit board, and manufacturing method of circuit board |
| US8451010B2 (en) | 2009-07-27 | 2013-05-28 | Fujitsu Limited | Coupon board and manufacturing method of printed board |
| JP2011029452A (en) * | 2009-07-27 | 2011-02-10 | Fujitsu Ltd | Coupon board, and method of manufacturing printed circuit board |
| TWI406611B (en) * | 2009-07-27 | 2013-08-21 | Fujitsu Ltd | Coupon board and manufacturing method of printed board |
| KR101148675B1 (en) | 2009-07-27 | 2012-05-25 | 후지쯔 가부시끼가이샤 | Coupon board and manufacturing method of printed board |
| JP2011181785A (en) * | 2010-03-03 | 2011-09-15 | Nec Corp | Test coupon for measuring characteristic impedance, and printed board including the same |
| CN102375092A (en) * | 2010-08-05 | 2012-03-14 | 富士通株式会社 | Multilayer wiring board and method for evaluating multilayer wiring board |
| JP2014093340A (en) * | 2012-11-01 | 2014-05-19 | Nec Corp | Test coupon for managing characteristic impedance and print circuit board with the same |
| JP2015195272A (en) * | 2014-03-31 | 2015-11-05 | 新光電気工業株式会社 | Semiconductor device and semiconductor manufacturing method |
| US9977074B2 (en) | 2014-03-31 | 2018-05-22 | Shinko Electric Industries Co., Ltd. | Semiconductor device, semiconductor apparatus and method for manufacturing semiconductor device |
| JP2016163602A (en) * | 2015-03-06 | 2016-09-08 | パナソニックＩｐマネジメント株式会社 | Washing machine |
| JP2017026382A (en) * | 2015-07-17 | 2017-02-02 | 株式会社東芝 | Electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8151455B2 (en) | Printed circuit board and method of manufacturing the same | |
| CN108169112B (en) | Circuit board corrosion monitoring method and device and environmental corrosion monitoring method and device | |
| JP2014153364A (en) | Electronic component inspection device | |
| JP2002164625A (en) | Printed wiring board and reliability testing method for the same | |
| US9658280B2 (en) | Test board and method for qualifying a printed circuit board assembly and/or repair process | |
| JPH1164425A (en) | Method and device for continuity inspection in electronic part | |
| US20030098178A1 (en) | Printed circuit board having test points formed on sides thereof | |
| US10764994B2 (en) | Circuit boards and circuit board assemblies | |
| JP4268266B2 (en) | Inspection method for conductor layer forming process of wiring board | |
| CN107835559B (en) | Printed Circuit Board (PCB) manufacturing method and PCB | |
| JP7049975B2 (en) | Wiring board and wiring board inspection method | |
| JP2008028213A (en) | Circuit board and inspection method therefor | |
| JP5764897B2 (en) | Inspection method of semiconductor package substrate | |
| JP4131137B2 (en) | Interposer substrate continuity inspection method | |
| JPS58123478A (en) | Inspection apparatus for printed board | |
| JP2733359B2 (en) | Test head structure | |
| JPH08340163A (en) | Printed-wiring board | |
| JPH0749821Y2 (en) | Printed circuit board equipment | |
| KR100287738B1 (en) | Surface mounting method for printed circuit board | |
| JPH09113567A (en) | Pattern short/open inspecting device for printed board | |
| JPWO2008026546A1 (en) | Wiring board | |
| EP4018209A1 (en) | Hot e-test for unpopulated printed circuit boards | |
| JPH1022596A (en) | Circuit board | |
| JPH08110362A (en) | Method for inspecting continuity of printed wiring board containing fine pattern | |
| JPH0661604A (en) | Printed wiring board |