JPH0661604A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH0661604A JPH0661604A JP4234105A JP23410592A JPH0661604A JP H0661604 A JPH0661604 A JP H0661604A JP 4234105 A JP4234105 A JP 4234105A JP 23410592 A JP23410592 A JP 23410592A JP H0661604 A JPH0661604 A JP H0661604A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pads
- printed wiring
- test
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明はプリント配線板に関す
るものであり、特に、表面実装部品の搭載を半田クリー
ムを用いてリフローソルダリング操作で行うようにされ
たプリント配線板に関するものである。更にいえば、ミ
ニモールド型部品やチップ部品を接続するためのパッド
部に工夫が施されたプリント配線板に関するものであ
る。そして、チップ部品と基板との間のショートが防止
できるとともに、その検査を容易に行うことができる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board, and more particularly, it relates to a printed wiring board adapted to mount surface mount components by a reflow soldering operation using solder cream. Furthermore, the present invention relates to a printed wiring board in which a pad portion for connecting a minimold type component or a chip component is devised. Then, a short circuit between the chip component and the substrate can be prevented and the inspection can be easily performed.
【0002】[0002]
【従来の技術】従来のこの種の技術において、パッド間
に接着剤を塗布してこれによってショートの防止をした
ものやパッド間に溝を設けてこれによってショートの防
止をしたもの(実願昭62−24998号)が知られて
いる。図7は、従来のこの種の装置の例示図である。そ
の図7の(A)は側断面図であり、図7の(B)か平面
図である。この図7において、プリント配線板1の適所
にはパッド2が設けてあり、その上にはチップ部品5の
電極6が半田4で接着される。また、前記パッド2を除
く部位にはレジスト3が設けられている。このようにチ
ップ部品5を設ける際にはクリーム半田4Aを適所に塗
布または印刷することが普通になされているけれども、
その塗布・印刷量が過大であったときには、最終の固着
工程であるリフローソルダリング処理の後で、余剰のク
リーム半田がチップ部品5とプリント配線板1との間に
残って、ショートが発生する原因になることがある。図
8は、この種の技術の別の従来例を示す図である。な
お、この図8は、前記の実願昭62−24998号に例
示されているものである。この図8においては、部品5
の上部中央には1個のリード6が設けられており、ま
た、その下部の左右2ケ所には1個ずつのリード6が設
けられている。そして、これらのリード6が半田から隔
離されるように、ほぼT型にされた絶縁性の接着剤7を
用いて、部品5を固着するようにされる。このようなと
きには、前記された絶縁性の接着剤を適当な場所に固着
してから導電性の材料を塗布することが必要であり、そ
れだけ作業上の効率が悪くなる。図9は、この種の技術
の別の従来例を示す図である。なお、この図9も、前記
の実願昭62−24998号に例示されているものであ
る。この図9において、プリント配線板1の適所に設け
たパッド2およびリード5Aを介して、部品5が半田4
によって搭載・固着されている。そして、部品5の直下
のプリント配線板1の部位には所要本数の溝8が設けら
れて、前記半田4の余剰分がこの溝8に逃れるようにさ
れている。ところが、これによるときには、パッド間に
溝が設けられているために、溶融した半田が溝に沿って
流れる際に半田ボール(半田の固まり)が発生しやすく
なるとともに、半田が溝に沿って逃れるという効果が半
減してしまう。このように、様々なショート防止の対策
を施しても、完全にショート防止をすることはできな
い。また、チップ部品が取り付けられた場合に基板との
間のショート発生を目視検査で発見することは不可能で
あり、また、電気的な検査を行ったとしても従来のこの
種のパッドでは対応することができない。2. Description of the Related Art In this type of conventional technology, an adhesive is applied between pads to prevent a short circuit, or a groove is provided between pads to prevent a short circuit. 62-24998) is known. FIG. 7 is an illustration of a conventional device of this type. 7 (A) is a side sectional view, and FIG. 7 (B) or a plan view. In FIG. 7, a pad 2 is provided at an appropriate position on the printed wiring board 1, and an electrode 6 of a chip component 5 is bonded onto the pad 2 with a solder 4. Further, a resist 3 is provided on the portion excluding the pad 2. In this way, when the chip component 5 is provided, it is common to apply or print the cream solder 4A in the proper place,
When the applied / printed amount is excessive, after the reflow soldering process which is the final fixing process, the excess cream solder remains between the chip component 5 and the printed wiring board 1 to cause a short circuit. May cause. FIG. 8 is a diagram showing another conventional example of this type of technology. Incidentally, FIG. 8 is exemplified in the above-mentioned Japanese Utility Model Application No. 62-24998. In FIG. 8, the component 5
One lead 6 is provided at the center of the upper part of the above, and one lead 6 is provided at each of two left and right parts below that. Then, the component 5 is fixed by using a substantially T-shaped insulating adhesive 7 so that the leads 6 are separated from the solder. In such a case, it is necessary to fix the above-mentioned insulating adhesive to an appropriate place and then apply the conductive material, which deteriorates the work efficiency. FIG. 9 is a diagram showing another conventional example of this type of technology. This FIG. 9 is also exemplified in the above-mentioned Japanese Utility Model Application No. 62-24998. In FIG. 9, the component 5 is soldered through the pad 2 and the lead 5A provided at appropriate places on the printed wiring board 1.
It is mounted and fixed by. A required number of grooves 8 are provided in the portion of the printed wiring board 1 immediately below the component 5 so that the excess amount of the solder 4 escapes into the grooves 8. However, in this case, since the groove is provided between the pads, a solder ball (solder mass) is likely to be generated when the molten solder flows along the groove, and the solder escapes along the groove. That effect will be halved. Thus, even if various measures are taken to prevent short circuits, it is not possible to prevent short circuits completely. Further, it is impossible to detect a short circuit between the chip and the board by a visual inspection when the chip parts are attached, and even if an electrical inspection is performed, the conventional pad of this type can handle it. I can't.
【0003】[0003]
【発明が解決しようとする課題】上記されたように従来
技術においては、完全なショートの防止をすることはで
きず、また、チップ部品が取り付けられた場合に基板と
の間のショート発生を目視検査で発見することは不可能
であり、電気的な検査を行ったとしても従来のこの種の
パッドでは対応することができないという問題点があっ
た。As described above, in the prior art, it is not possible to prevent a complete short circuit, and when a chip component is attached, the occurrence of a short circuit with the substrate is visually observed. It is impossible to find out by inspection, and there is a problem that even if an electrical inspection is performed, it is not possible to deal with this type of conventional pad.
【0004】この発明は上記された問題点を解決するた
めになされたものであり、表面実装部品の搭載を半田ク
リームを用いてリフローソルダリング操作で行うように
されたプリント配線板において、チップ部品と基板との
間のショートが確実に防止できるとともに、その検査を
容易に行うことが可能にされたものを提供することを目
的とするものである。The present invention has been made to solve the above-mentioned problems, and in a printed wiring board in which surface mounting components are mounted by a reflow soldering operation using a solder cream, a chip component is used. It is an object of the present invention to provide a device which can surely prevent a short circuit between a substrate and a substrate and can easily perform the inspection.
【0005】[0005]
【課題を解決するための手段】この発明に係るプリント
配線板は、チップ部品の電極部と接続する第1,第2の
パッド;前記第1,第2のパッド間に設けられているパ
ッド毎のパターン;前記第1のパッドとこれに対応する
パターンに設けられているテストランド;および、前記
第2のパッドとこれに対応するパターンに設けられてい
るテストランド;からなり、前記テストランド間で所定
の通電試験がなされる;ことを特徴とするものである。A printed wiring board according to the present invention is provided with first and second pads connected to an electrode portion of a chip component; each pad provided between the first and second pads. Between the test lands; and a test land provided on the first pad and a pattern corresponding to the first pad; and a test land provided on the second pad and a pattern corresponding to the second pad. Then, a predetermined electrification test is carried out.
【0006】[0006]
【作用】この発明に係るプリント配線板は、チップ部品
の電極部と接続する第1,第2のパッド;前記第1,第
2のパッド間に設けられているパッド毎のパターン;前
記第1のパッドとこれに対応するパターンに設けられて
いるテストランド;および、前記第2のパッドとこれに
対応するパターンに設けられているテストランド;から
なり、記テストランド間で所定の通電試験がなされる;
ことを特徴とするものである。そして、このような特徴
をもって構成されているために、例えば、表面実装部品
の搭載を半田クリームを用いてリフローソルダリング操
作で行うようにされたプリント配線板において、チップ
部品と基板との間のショートが確実に防止できるととも
にその検査を容易に行うことが可能にされる。In the printed wiring board according to the present invention, the first and second pads connected to the electrode portion of the chip component; the pattern for each pad provided between the first and second pads; the first pad Pad and a test land provided in a pattern corresponding thereto; and a test land provided in the second pad and a pattern corresponding to the pad, and a predetermined conduction test is performed between the test lands. Done;
It is characterized by that. Further, because of being configured with such characteristics, for example, in a printed wiring board in which surface mounting components are mounted by a reflow soldering operation using a solder cream, between the chip components and the substrate. The short circuit can be surely prevented and the inspection can be easily performed.
【0007】[0007]
【実施例】図1は、この発明に係るプリント配線板の実
施例に関する概略的な説明図である。まず図1の(A)
において、所要の厚みを有し、所要の材料からなるプリ
ント配線板1の上部表面には、所要のチップ部品(図示
されない)を搭載するための一対のパッド2が、ある所
定の距離をおいて対向して配置されており、また、これ
ら一対のパッド2の間にはそれぞれに対応する所定形状
のパターン9が設けられている。そして、これらのパッ
ドおよびパターンにはそれぞれのテストランド10が備
えられている。ここでのパッドおよびパターンは、銅張
り積層板をエッチングすることによって作成される。な
お、これらのテストランドは互いに関連のあるパッドお
よびパターンに対して所望のテストがしやすい状態に配
置されている。次の図1の(B)においては、前記図1
の(A)における点線B−Bでの側断面図が示されてい
る。この図1の(B)についての更に細かい説明は不要
であると考えられるから、これ以上の説明は省略する。
これに続く図1の(C)においては、パッド2,パター
ン9およびテストランド10を除く部位にレジスト3を
塗布した状態が示されている。そして、図1の(D)に
おいては、前記図1の(C)における点線D−Dでの側
断面図が示されている。この図1の(C)において、パ
ッド2の上には半田メッキ11がなされている。また、
パターン9は銅のままである。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a schematic explanatory view of an embodiment of a printed wiring board according to the present invention. First, FIG. 1 (A)
In the above, a pair of pads 2 for mounting required chip parts (not shown) are provided on a top surface of the printed wiring board 1 having a required thickness and made of a required material at a predetermined distance. The patterns 9 are arranged so as to face each other, and a pattern 9 having a predetermined shape is provided between the pair of pads 2. Then, these pads and patterns are provided with respective test lands 10. The pads and patterns here are created by etching a copper clad laminate. It should be noted that these test lands are arranged in a state where a desired test can be easily performed on the pads and patterns that are related to each other. In the next FIG. 1B, the above-mentioned FIG.
A side sectional view taken along the dotted line BB in (A) of FIG. It is considered that further detailed description of (B) in FIG. 1 is unnecessary, and therefore further description is omitted.
In FIG. 1C that follows this, a state is shown in which the resist 3 is applied to portions other than the pads 2, patterns 9 and test lands 10. Then, in FIG. 1D, a side sectional view taken along the dotted line DD in FIG. 1C is shown. In FIG. 1C, the solder plating 11 is formed on the pad 2. Also,
Pattern 9 remains copper.
【0008】図2は、この発明に係るプリント配線板の
別の実施例に関する概略的な説明図である。まず図2の
(A)において、所要の厚みを有し、所要の材料からな
るプリント配線板1の上部表面には、所要のチップ部品
(図示されない)を搭載するための一対のパッド2が、
ある所定の距離をおいて対向して配置されており、ま
た、これら一対のパッド2の間にはそれぞれに対応する
所定形状のパターン9が設けられている。そして、これ
らのパッドおよびパターンにはそれぞれのテストランド
10が備えられている。ここでのパッドおよびパターン
は、銅張り積層板をエッチングすることによって作成さ
れる。なお、これらのテストランドは互いに関連のある
パッドおよびパターンに対して所望のテストがしやすい
状態に配置されるとともに、関連のあるもの同士は接続
部10Aで接続されている。そして、それらの形状は前
記図1の(A)の場合と異なりほぼ方形にされているけ
れども、この形状は所望に応じて任意のものを選択する
ことができる。次の図2の(B)においては、前記図2
の(A)における点線B−Bでの側断面図が示されてい
る。この図2の(B)についての更に細かい説明は不要
であると考えられるから、これ以上の説明は省略する。
これに続く図2の(C)においては、関連のあるパッド
2とパターン9とを結ぶテストランド10の接続部10
Aは切断10Bされて、互いに電気的に絶縁されてい
る。なお、ここではレジストは塗布されていない状態が
示されている。そして、図2の(D)においては、前記
図2の(C)における点線D−Dでの側断面図が示され
ている。この図2の(D)において、パッド2およびパ
ターン9の上には半田メッキ11がなされている。この
場合には、パターン9に対して前記のように半田メッキ
がなされているために、溶融した状態のクリーム半田が
パターン上に流れやすくなることから、前記図2の
(C)における切断10Bの時期については注意せねば
ならない。なお、ここでの半田メッキは金メッキと代替
することができる。FIG. 2 is a schematic explanatory view of another embodiment of the printed wiring board according to the present invention. First, in FIG. 2A, a pair of pads 2 for mounting a required chip component (not shown) on a top surface of a printed wiring board 1 having a required thickness and made of a required material,
The pads 9 are arranged so as to face each other with a predetermined distance, and a pattern 9 having a predetermined shape is provided between the pair of pads 2. Then, these pads and patterns are provided with respective test lands 10. The pads and patterns here are created by etching a copper clad laminate. It should be noted that these test lands are arranged in a state where a desired test can be easily performed on pads and patterns that are related to each other, and related ones are connected to each other by the connection portion 10A. Although the shape thereof is substantially rectangular unlike the case of FIG. 1A, any arbitrary shape can be selected as desired. In FIG. 2B, which is shown in FIG.
A side sectional view taken along the dotted line BB in (A) of FIG. It is considered that further detailed description of (B) in FIG. 2 is unnecessary, and therefore further description is omitted.
In FIG. 2C that follows this, the connection portion 10 of the test land 10 that connects the related pad 2 and the pattern 9 is connected.
A is cut 10B and electrically insulated from each other. Note that here, the state where the resist is not applied is shown. Then, in FIG. 2D, a side sectional view taken along the dotted line DD in FIG. 2C is shown. In FIG. 2D, solder plating 11 is formed on the pads 2 and the patterns 9. In this case, since the pattern 9 is subjected to the solder plating as described above, the melted cream solder easily flows on the pattern. Therefore, the cutting 10B in FIG. You have to be careful about the timing. The solder plating here can be replaced with gold plating.
【0009】図3は、この発明に係るプリント配線板の
実施例に関する概略的な説明図である。まず図3の
(A)において、所要の厚みを有し、所要の材料からな
るプリント配線板1の上部表面には、所要のチップ部品
(図示されない)を搭載するための一対のパッド2が、
ある所定の距離をおいて対向して配置されており、ま
た、これら一対のパッド2の間にはそれぞれに対応する
所定形状のパターン9が設けられている。また、パッド
とパターンとの間には適数の溝8(この図3では全部で
3本の溝)が設けられている。そして、これらのパッド
およびパターンにはそれぞれのテストランド10が備え
られている。ここでのパターンは銅のままでもよく、ま
たは、半田メッキや金メッキがなされたものでもよい。
なお、これらのテストランドは互いに関連のあるパッド
およびパターンに対して所望のテストがしやすい状態に
配置されている。この場合の溝8の形成は、ザグリ加工
またはレーザ加工等を用いて好適に実行することができ
る。次の図3の(B)においては、前記図3の(A)に
おける点線B−Bでの側断面図が示されている。この図
3の(B)についての更に細かい説明は不要であると考
えられるから、これ以上の説明は省略する。このように
溝を設けることにより余剰の半田がこれに流れ込み、シ
ョート防止の効果が更に大きくなる。FIG. 3 is a schematic explanatory view of an embodiment of a printed wiring board according to the present invention. First, in FIG. 3A, a pair of pads 2 for mounting a required chip component (not shown) on a top surface of a printed wiring board 1 having a required thickness and made of a required material,
The pads 9 are arranged so as to face each other with a predetermined distance, and a pattern 9 having a predetermined shape is provided between the pair of pads 2. Further, a suitable number of grooves 8 (a total of three grooves in FIG. 3) are provided between the pad and the pattern. Then, these pads and patterns are provided with respective test lands 10. The pattern here may be copper as it is, or may be plated with solder or gold.
It should be noted that these test lands are arranged in a state where a desired test can be easily performed on the pads and patterns that are related to each other. The formation of the groove 8 in this case can be suitably performed by using a spot facing process, a laser process, or the like. Next, in FIG. 3B, a side sectional view taken along the dotted line BB in FIG. 3A is shown. It is considered that further detailed description of (B) in FIG. 3 is unnecessary, so further description will be omitted. By providing the groove in this way, excess solder flows into the groove, and the effect of preventing a short circuit is further enhanced.
【0010】図4は、この発明に係るプリント配線板の
実施例に関する概略的な説明図である。まず図4の
(A)において、所要の厚みを有し、所要の材料からな
るプリント配線板1の上部表面には、所要のチップ部品
(図示されない)を搭載するための一対のパッド2が、
ある所定の距離をおいて対向して配置されており、ま
た、これら一対のパッド2の間にはそれぞれに対応する
所定形状のパターン9が設けられている。このパターン
9の外周を残すようにして欠切部9Aが設けられたい
る。この欠切部9Aの種々の態様については後述され
る。そして、これらのパッドおよびパターンにはそれぞ
れのテストランド10が備えられている。なお、これら
のテストランドは互いに関連のあるパッドおよびパター
ンに対して所望のテストがしやすい状態に配置されてい
る。次の図4の(B1)においては、前記図4の(A)
における点線B1−B1での側断面図が示されている。
この図4の(B1)において、パターン9に対する欠切
部9Aは、該パターン9の外周を残すとともにその深さ
がパターン9自体の深さに等しくされている。これに続
く図4の(B2)においては、前記図4の(A)におけ
る点線B2−B2での側断面図が示されている。この図
4の(B2)においては、パターン9に対する欠切部9
Aは、該パターン9の外周を残すとともにその深さがパ
ターン9自体の深さを越えた溝8にされている。そし
て、図4の(B3)においては、前記図4の(A)にお
ける点線B3−B3での側断面図が示されている。この
図4の(B3)においては、パターン9に対する欠切部
9Aは、該パターン9の外周を残すとともにその深さが
パターン9自体の深さを越えた溝8にされているととも
に、パッッド2,パターン9および溝8(この溝8につ
いては、予め銅メッキをしておく)の表面に半田メッキ
11が施されている(より詳細には、図4の(C)に示
されている)。FIG. 4 is a schematic explanatory view of an embodiment of the printed wiring board according to the present invention. First, in FIG. 4A, a pair of pads 2 for mounting a required chip component (not shown) on the upper surface of a printed wiring board 1 having a required thickness and made of a required material,
The pads 9 are arranged so as to face each other with a predetermined distance, and a pattern 9 having a predetermined shape is provided between the pair of pads 2. The cutout portion 9A is provided so that the outer periphery of the pattern 9 is left. Various aspects of the cutout portion 9A will be described later. Then, these pads and patterns are provided with respective test lands 10. It should be noted that these test lands are arranged in a state where a desired test can be easily performed on the pads and patterns that are related to each other. Next, in (B1) of FIG. 4, (A) of FIG.
A side sectional view taken along the dotted line B1-B1 in FIG.
In (B1) of FIG. 4, the notch 9A for the pattern 9 is left at the outer periphery of the pattern 9 and its depth is made equal to the depth of the pattern 9 itself. In (B2) of FIG. 4 following this, a side sectional view taken along a dotted line B2-B2 in (A) of FIG. 4 is shown. In FIG. 4B2, the cutout portion 9 for the pattern 9 is formed.
A has a groove 8 in which the outer periphery of the pattern 9 is left and the depth thereof exceeds the depth of the pattern 9 itself. Then, in (B3) of FIG. 4, a side sectional view taken along a dotted line B3-B3 in (A) of FIG. 4 is shown. In FIG. 4B3, the notch 9A for the pattern 9 is formed as a groove 8 in which the outer periphery of the pattern 9 is left and the depth thereof exceeds the depth of the pattern 9 itself. , The pattern 9 and the groove 8 (the groove 8 is copper-plated in advance) are solder-plated 11 (more specifically, shown in FIG. 4C). .
【0011】図5は、この発明に係るプリント配線板の
実施例に関する概略的な説明図である。まず図5の
(A)において、所要の厚みを有し、所要の材料からな
る内層基板1Aの上部表面に、エッチングによって後述
のパッド間のパターン91を作成する。そして、必要に
応じて銅メッキ92をその上に施すことによって厚みの
調節をする。次の図5の(B)において、パターン91
が形成された内層基板1Aを最下層として、プリプレグ
1B,外層基板1Cの順序で積み上げて、適当な加熱・
加圧によって前記3者を圧着させる。これに次いで図5
の(C)において、外層基板1Cの適所にパッド2等の
部位を設ける(詳細には、図5の(C)の点線D1−D
1部位の側切断部である図5の(D1)を参照)ととも
に、内層パターン91を通るようにブラインドスルーホ
ール92を作成する(詳細には、図5の(C)の点線D
2−D2部位の側切断部である図5の(D2)を参
照)。そして、図5の(E)または図5の(F)に示さ
れているように、内層パターン91の上部に外層基板1
Cの側から前述のザグリ加工またはレーザ加工により溝
8を形成して、前記の内層パターン91が露出するよう
にされる。FIG. 5 is a schematic explanatory view of an embodiment of a printed wiring board according to the present invention. First, in FIG. 5A, a pattern 91 between pads, which will be described later, is formed by etching on the upper surface of the inner layer substrate 1A having a required thickness and made of a required material. Then, if necessary, a copper plating 92 is applied on the copper plating 92 to adjust the thickness. In FIG. 5B, the pattern 91
The inner layer substrate 1A on which is formed is used as the lowermost layer, and the prepreg 1B and the outer layer substrate 1C are stacked in this order and heated appropriately.
The above three members are pressed together by pressurization. This is followed by FIG.
5C, a portion such as the pad 2 is provided at a proper position on the outer layer substrate 1C (specifically, the dotted line D1-D in FIG. 5C).
A blind through hole 92 is formed so as to pass through the inner layer pattern 91 together with the side cut portion of one portion (see (D1) in FIG. 5) (specifically, the dotted line D in FIG. 5 (C)).
2- (D2) of FIG. 5, which is a side cut portion of the D2 site). Then, as shown in FIG. 5E or FIG. 5F, the outer layer substrate 1 is formed on the inner layer pattern 91.
The groove 8 is formed from the C side by the above-described counterboring or laser processing so that the inner layer pattern 91 is exposed.
【0012】図6は、上記実施例のプリント配線板のテ
ストをするときの例示図であり、その図6の(A)はテ
スト態様の例示図、図6の(B)はテスト結果の例示図
である。まず図6の(A)において、プリント配線板1
の上部に形成されたパッド2やパターン9に個別に対応
するテストランド10の所望のものに対して、適当な計
測手段(例えば、テスターM)からの一対のプローブp
1,p2を接触させることによって、必要な通電テスト
をすることができる。図6の(B)は、幾つかのサンプ
ル(ここでは2個のサンプル)についての前記通電テス
トの結果を例示するものである。FIGS. 6A and 6B are exemplary views when the printed wiring board of the above-described embodiment is tested. FIG. 6A is an exemplary view of a test mode, and FIG. 6B is an exemplary test result. It is a figure. First, in FIG. 6A, the printed wiring board 1
A desired pair of test lands 10 individually corresponding to the pads 2 and patterns 9 formed on the upper part of the probe, a pair of probes p from an appropriate measuring means (for example, tester M).
By contacting 1 and p2, the required energization test can be performed. FIG. 6B exemplifies the result of the energization test for some samples (here, two samples).
【0013】[0013]
【発明の効果】以上詳細に説明されたように、この発明
に係るプリント配線板は、チップ部品の電極部と接続す
る第1,第2のパッド;前記第1,第2のパッド間に設
けられているパッド毎のパターン;前記第1のパッドと
これに対応するパターンに設けられているテストラン
ド;および、前記第2のパッドとこれに対応するパター
ンに設けられているテストランド;からなり、前記テス
トランド間で所定の通電試験がなされる;ことを特徴と
するものである。そして、このような特徴を備えて構成
されているために、例えば、表面実装部品の搭載を半田
クリームを用いてリフローソルダリング操作で行うよう
にされたプリント配線板において、チップ部品と基板と
の間のショートが確実に防止できるとともに、その検査
を容易に行うことが可能にされるという効果が奏せられ
る。As described above in detail, the printed wiring board according to the present invention is provided with the first and second pads connected to the electrode portion of the chip component; provided between the first and second pads. A pattern for each pad; a test land provided on the first pad and a pattern corresponding thereto; and a test land provided on the second pad and a pattern corresponding thereto; A predetermined energization test is performed between the test lands; Further, because of being configured with such characteristics, for example, in a printed wiring board in which mounting of surface mount components is performed by reflow soldering operation using solder cream, chip components and substrates are There is an effect that a short circuit between them can be surely prevented and the inspection can be easily performed.
【図1】 この発明に係るプリント配線板の実施例に関
する概略的な説明図である。FIG. 1 is a schematic explanatory view of an embodiment of a printed wiring board according to the present invention.
【図2】 この発明に係るプリント配線板の別の実施例
に関する概略的な説明図である。FIG. 2 is a schematic explanatory view of another embodiment of the printed wiring board according to the present invention.
【図3】 この発明に係るプリント配線板の実施例に関
する概略的な説明図である。FIG. 3 is a schematic explanatory view of an embodiment of a printed wiring board according to the present invention.
【図4】 この発明に係るプリント配線板の実施例に関
する概略的な説明図である。FIG. 4 is a schematic explanatory view of an embodiment of a printed wiring board according to the present invention.
【図5】 この発明に係るプリント配線板の実施例に関
する概略的な説明図である。FIG. 5 is a schematic explanatory view of an embodiment of a printed wiring board according to the present invention.
【図6】 上記実施例のプリント配線板のテストをする
ときの例示図である。FIG. 6 is an exemplary diagram when a test of the printed wiring board of the above-described embodiment is performed.
【図7】 従来のこの種の装置の例示図である。FIG. 7 is an illustration of a conventional device of this type.
【図8】 この種の技術の別の従来例を示す図である。FIG. 8 is a diagram showing another conventional example of this type of technology.
【図9】 この種の技術の別の従来例を示す図である。FIG. 9 is a diagram showing another conventional example of this type of technology.
1:プリント配線板; 2:パッド; 3:レジスト; 9:パターン; 10:テストランド; 11:半田メッキ; 1: Printed wiring board; 2: Pad; 3: Resist; 9: Pattern; 10: Test land; 11: Solder plating;
Claims (1)
のパッド;前記第1,第2のパッド間に設けられている
パッド毎のパターン;前記第1のパッドとこれに対応す
るパターンに設けられているテストランド;および、 前記第2のパッドとこれに対応するパターンに設けられ
ているテストランド;からなるプリント配線板であっ
て:前記テストランド間で所定の通電試験がなされる;
ことを特徴とするプリント配線板。1. A first and a second connecting to an electrode part of a chip component.
Pad; a pattern for each pad provided between the first and second pads; a test land provided on the first pad and a pattern corresponding thereto; and the second pad and this A printed wiring board comprising: test lands provided in a pattern corresponding to: a predetermined electrification test is performed between the test lands;
A printed wiring board characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4234105A JPH0661604A (en) | 1992-08-11 | 1992-08-11 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4234105A JPH0661604A (en) | 1992-08-11 | 1992-08-11 | Printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0661604A true JPH0661604A (en) | 1994-03-04 |
Family
ID=16965713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4234105A Pending JPH0661604A (en) | 1992-08-11 | 1992-08-11 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0661604A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6054653A (en) * | 1998-01-28 | 2000-04-25 | Hansen; Gregory Robert | Apparatus for attaching a surface mount component |
US6316736B1 (en) * | 1998-06-08 | 2001-11-13 | Visteon Global Technologies, Inc. | Anti-bridging solder ball collection zones |
-
1992
- 1992-08-11 JP JP4234105A patent/JPH0661604A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6054653A (en) * | 1998-01-28 | 2000-04-25 | Hansen; Gregory Robert | Apparatus for attaching a surface mount component |
US6316736B1 (en) * | 1998-06-08 | 2001-11-13 | Visteon Global Technologies, Inc. | Anti-bridging solder ball collection zones |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2664873B2 (en) | Electronic package and manufacturing method thereof | |
US7488676B2 (en) | Manufacturing method of a multi-layered circuit board | |
US4893216A (en) | Circuit board and method of soldering | |
JPH0661604A (en) | Printed wiring board | |
JP2002043737A (en) | Printed circuit board | |
JP2817715B2 (en) | Ball grid array type circuit board | |
JPS6364079B2 (en) | ||
JPH0677623A (en) | Electronic circuit device and manufacture thereof | |
JP3979086B2 (en) | Semiconductor circuit inspection jig | |
JPH08315877A (en) | Mounting method for surface mount type connector | |
JP2570174B2 (en) | Multilayer printed wiring board | |
JP3116975B2 (en) | Pattern inspection method for printed wiring boards | |
JPH0499394A (en) | Multilayer printed circuit board | |
JP2842201B2 (en) | Method of joining printed circuit board and electronic component | |
JP2004053292A (en) | Continuity inspection method of interposer substrate | |
JPS62102595A (en) | Laser soldering | |
CN115243448A (en) | Pressure sensing module, manufacturing method thereof and electronic device | |
JPH04186731A (en) | Circuit board with terminal for mounting circuit parts and manufacture thereof | |
JPH03237369A (en) | Structure of test head | |
JP2009236509A (en) | Probe card | |
JPH0697618A (en) | Hybrid integrated circuit device and its manufacture | |
JPS6226887A (en) | Printed wiring board | |
JPH0311568A (en) | Conductive pad and its manufacture | |
JPH09191173A (en) | Circuit board | |
JPH0548229A (en) | Printed-circuit board |