JP2002152597A - 固体撮像デバイスおよび固体撮像装置 - Google Patents

固体撮像デバイスおよび固体撮像装置

Info

Publication number
JP2002152597A
JP2002152597A JP2000343441A JP2000343441A JP2002152597A JP 2002152597 A JP2002152597 A JP 2002152597A JP 2000343441 A JP2000343441 A JP 2000343441A JP 2000343441 A JP2000343441 A JP 2000343441A JP 2002152597 A JP2002152597 A JP 2002152597A
Authority
JP
Japan
Prior art keywords
signal
digital
analog
unit
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000343441A
Other languages
English (en)
Other versions
JP4398082B2 (ja
Inventor
Nobuo Suzuki
信雄 鈴木
Kazuyuki Masukane
和行 益金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP2000343441A priority Critical patent/JP4398082B2/ja
Publication of JP2002152597A publication Critical patent/JP2002152597A/ja
Application granted granted Critical
Publication of JP4398082B2 publication Critical patent/JP4398082B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 素子の駆動にともなう消費電力を大幅に抑制
し、かつ煩雑な位相調整の回避を行うことのできる固体
撮像素子および固体撮像装置の提供。 【解決手段】 CCD イメージセンサ10は、２次元に配し
た撮像素子12で入射光を信号電荷にして、蓄積し、蓄積
した信号電荷を垂直転送部14に読み出して列方向の端部
側に接続されているアナログ変換部16まで転送させ、制
御部22の制御に応じてアナログ変換部16でアナログ電圧
信号にし、制御部22による制御をディジタル変換部18に
施してA/D 変換し、このディジタル信号を記憶させ、制
御部22で水平読出し走査部20を制御して記憶したディジ
タル信号を読み出して図示しない出力回路を経て出力す
ることにより、外部のCDS 回路およびこれに関わる位相
調整が不要となり、かつ消費電力が大きい広帯域アナロ
グアンプが不要になり、低消費電力化が図られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、固体撮像デバイス
および固体撮像装置に関し、たとえば、ディジタルカメ
ラや画像入力装置に適用して好適なものである。
【０００２】
【従来の技術】画像入力に用いられる固体撮像装置に
は、受光素子が画素として２次元アレイ状に配設され、
さらに受光素子で生成した信号電荷を読み出す信号読出
し部が配設されている。信号読出し部には、信号電荷を
半導体基板中をバケツリレーのように移動させて読み出
すCCD (Charge Coupled Device）型とメモリデバイスの
ようにX-Y アドレッシングにより直接各受光素子で発生
した電荷を外部信号線に読み出すMOS (Metal Oxide Sem
iconductor）型に大別される。
【０００３】前者のCCD 型固体撮像素子は低雑音で信号
電荷を読み出すことができ、特に高感度、高画質が要求
される、たとえばディジタルビデオカメラやディジタル
スチルカメラ等、数多くの画像入力装置に適用されてい
る。
【０００４】これに対して、後者のMOS 型固体撮像素子
は、原理的にスイッチングノイズや固定パターンノイズ
の影響を受けやすいため、高感度、高画質の用途には適
さないが、製造プロセスが従来のLSI (Large-Scale Int
egrated circuit ）プロセスに大きな変更を加えずに流
用できることや低電圧の単一電源で動作が可能なため低
消費電力であるという利点がある。そのため、特に小画
素で安価な画像入力装置に利用されている。
【０００５】このMOS 型固体撮像素子の欠点を改良する
ために、近年CMOS (ComplementaryMetal Oxide Semicon
ductor ）型が提案されている（たとえば、米国特許第
5,841,126 号）。CMOS型固体撮像素子は、現在主流の汎
用CMOSプロセスが流用できることから、信号処理回路等
の周辺回路を同一素子上に集積することで使い勝手をよ
くすることができる。たとえば、A/D 変換部を容易にオ
ンチップすることができるという利点もある。しかし、
感度を高めるために画素単位で増幅機能を持たせたり、
ノイズを抑圧するための回路を付加しても、単位画素の
面積が大きくなりしかも受光部以外の周辺回路の占める
面積が無視できなくなるために、結果的にCCD 型固体撮
像素子が達成している感度と画質に及ばないのが現状で
ある。
【０００６】このように、ディジタルスチルカメラ等の
高感度、高画質が要求される用途に対しては今後もCCD
型固体撮像素子が主流と考えられる。しかしながら、高
（多）画素化にともない、20MHz を超える高い動作周波
数（画素読出しレート）となる高画質カメラの用途の場
合、従来のCCD 型固体撮像素子に対してさらに次のよう
な改良を加える必要がある。
【０００７】第１の改良は、CCD 型固体撮像素子を使用
するディジタルスチルカメラの消費電力を抑え、バッテ
リ寿命を延ばすことが求められている。そのため、高周
波数化にともなう消費電力の増大を回避し、CCD 型固体
撮像素子自体の消費電力を低減することが望まれてい
る。
【０００８】また、高（多）画素化にともない、CCD 型
固体撮像素子のアナログ信号出力を低雑音化するCDS (C
orrelated Double Sampling ）回路の位相調整が難しく
なる。そのため、第２の改良はこれを容易に行うことが
望まれる。
【０００９】上述した消費電力を低減させる試みとして
新たな素子構成が各種提案されている（たとえば、特表
昭60-500396 号公報や特開平9-51485 号公報等）。これ
ら２つの提案は、CCD 型固体撮像素子の消費電力の約1/
2 を占める水平CCD 部がないため、低消費電力化が実現
されている。
【００１０】
【発明が解決しようとする課題】しかし、CCD 型固体撮
像素子の出力信号はアナログ電圧信号であるため、高い
動作周波数（画素読出しレート）の場合、アナログ出力
部が広帯域アンプとなり、このアンプの消費電力が非常
に大きくなり、低消費電力化が実現できない。また、CC
D 型固体撮像素子のアナログ信号出力を低雑音化するCD
S 回路の位相調整の難しさも改善されない。
【００１１】また、ディジタルスチルカメラ等の高感
度、高画質が要求される用途に対しては、今後もCCD 型
固体撮像素子が使用される。しかしながら、数100 万画
素のディジタルスチルカメラの用途では、消費電力が大
きいという問題に遭う。CCD 型固体撮像素子は所定の時
間内で信号読出しを行うことが必要であり、高（多）画
素化にともない一層の高速動作が避けられず、消費電力
がさらに大きくなってしまう。これは、電池を使用して
いるディジタルスチルカメラにおいて電池寿命が短くな
り、致命的なものとなる。そこでCCD 型固体撮像素子に
は、前述した水平CCD 部のない２つの文献の構成よりも
一層の低消費電力化が望まれている。
【００１２】本発明はこのような従来技術の欠点を解消
し、素子の駆動にともなう消費電力を大幅に抑制し、か
つ煩雑な位相調整の回避を行うことのできる固体撮像デ
バイスおよび固体撮像装置を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明は上述の課題を解
決するために、入射光をこの入射光の強さに応じて信号
電荷に変換し、蓄積する２次元に配された複数の撮像素
子と、この撮像素子のそれぞれに隣接して配されるとと
もに、この撮像素子に蓄積された信号電荷を列方向に転
送する複数の転送電極、および撮像素子に蓄積した信号
電荷を所定の転送電極に供給する制御を撮像素子と転送
電極との間で行う複数の読出しゲート手段を含む垂直転
送手段と、転送電極を介して列方向の端部まで転送供給
された信号電荷をアナログ電圧信号に変換し、このアナ
ログ電圧信号にアナログ信号処理を施す複数のアナログ
変換手段と、このアナログ変換手段からの出力信号をデ
ィジタル信号に変換して、このディジタル信号を記憶す
る複数のディジタル変換手段と、このディジタル変換手
段に対して記憶したディジタル信号を所望の順序で読み
出す制御を行う複数の水平読出し手段と、この水平読出
しの制御に応じて読み出したディジタル信号を外部に出
力する出力手段と、アナログ変換手段、ディジタル変換
手段、水平読出し手段、および出力手段の動作を制御す
る制御手段とを含むことを特徴とする。
【００１４】本発明の固体撮像デバイスは、２次元に配
した撮像素子で入射光を信号電荷に光電変換してこの信
号電荷を蓄積し、蓄積した信号電荷を垂直転送手段に読
み出して列方向の端部に接続されているアナログ変換手
段まで転送させ、制御手段による制御に応じてアナログ
変換手段でアナログ電圧信号にして、制御手段による制
御をディジタル変換手段に施してこのアナログ電圧信号
をディジタル信号に変換し、このディジタル信号を記憶
させて、制御手段の制御を受けた水平読出し手段を用い
て記憶したディジタル信号を読み出して出力手段を経て
出力することにより、外部のCDS 回路およびこれに関わ
る位相調整が不要となり、かつ消費電力の大きい広帯域
アナログアンプを不要にして低消費電力化を図ってい
る。
【００１５】また、本発明は上述の課題を解決するため
に、被写界からの入射光を電気信号に変換する複数の撮
像素子が２次元に配設され、この撮像素子から変換され
た信号を読み出す信号読出し方法において、この方法
は、入射光を各撮像素子で信号電荷に変換し、蓄積する
第１の工程と、蓄積した信号電荷を読み出すとともに、
列方向に該信号電荷を列方向の末端まで順次転送する第
２の工程と、転送した信号電荷をアナログ電圧信号に変
換する第３の工程と、このアナログ電圧信号が含むノイ
ズ成分を除去する第４の工程と、ノイズ成分が除去され
たアナログ電圧信号をディジタル信号に変換する第５の
工程と、得られたディジタル信号を一時格納する第６の
工程と、格納したディジタル信号を供給されるアドレス
信号に応じて水平に読み出す第７の工程とを含むことを
特徴とする。
【００１６】本発明の信号読出し方法は、入射光を光電
変換して信号電荷にして蓄積し、蓄積した信号電荷を列
方向の末端まで順次転送してアナログ電圧信号にして、
このアナログ電圧信号に含まれるノイズ成分を除去し、
このアナログ電圧信号をディジタル信号に変換して一時
このディジタル信号を格納しふたたび格納したディジタ
ル信号を供給されるアドレス信号に応じて水平に読み出
すことにより、外部のCDS 回路およびこれに関わる位相
調整が不要となり、かつ消費電力の大きい広帯域アナロ
グアンプを不要にして低消費電力化を図っている。
【００１７】さらに、本発明は上述の課題を解決するた
めに、入射光をこの入射光の強さに応じて信号電荷に変
換し、蓄積する２次元に配された複数の撮像素子と、こ
の撮像素子のそれぞれに隣接して配されるとともに、こ
の撮像素子に蓄積された信号電荷を列方向に転送する複
数の転送電極、および撮像素子に蓄積した信号電荷を所
定の転送電極に供給する制御を撮像素子と転送電極との
間で行う複数の読出しゲート手段を含む垂直転送手段
と、転送電極を介して列方向に転送供給された信号電荷
をアナログ電圧信号に変換し、このアナログ電圧信号に
アナログ信号処理を施す複数のアナログ変換手段と、こ
のアナログ変換手段からの出力信号をディジタル信号に
変換して、このディジタル信号を記憶する複数のディジ
タル変換手段と、このディジタル変換手段に対して記憶
したディジタル信号を所望の順序で読み出す制御を行う
複数の水平読出し手段と、この水平読出しの制御に応じ
て読み出したディジタル信号を外部に出力する出力手段
と、アナログ変換手段、ディジタル変換手段、水平読出
し手段、および出力手段の動作を制御する制御手段とを
含む固体撮像デバイスを用い、素子に対して設定した基
準レベルとこの素子の各画素列が出力するレベルとの差
を解消したディジタル信号にする雑音低減手段と、この
レベル差の解消したディジタル信号に対して信号処理を
施す信号処理手段とを含むことを特徴とする。
【００１８】本発明の固体撮像装置は、２次元に配した
撮像素子で入射光を信号電荷に光電変換してこの信号電
荷を蓄積し、蓄積した信号電荷を垂直転送手段に読み出
して列方向の端部に接続されているアナログ変換手段ま
で転送させ、制御手段による制御に応じてアナログ変換
手段でアナログ電圧信号にして、制御手段による制御を
ディジタル変換手段に施してこのアナログ電圧信号をデ
ィジタル信号に変換し、このディジタル信号を記憶させ
て、制御手段の制御を受けた水平読出し手段を用いて記
憶したディジタル信号を読み出して出力手段を経て出力
し、列ごとのディジタル信号が含むレベル差を雑音低減
手段で取り除き、信号処理手段ではこのディジタル信号
を基に信号処理を行うことにより、外部のCDS 回路およ
びこれに関わる位相調整が不要となり、かつ消費電力の
大きい広帯域アナログアンプを不要にして消費電力を抑
え、レベル差に起因する固定パターンノイズの影響も取
り除くことができる。
【００１９】最後に、本発明は上述の課題を解決するた
め、入射光をこの入射光の強さに応じて信号電荷に変換
し、蓄積する２次元に配された複数の撮像素子と、この
撮像素子のそれぞれに隣接して配されるとともに、この
撮像素子に蓄積された信号電荷を列方向に転送する複数
の転送電極、および撮像素子に蓄積した信号電荷を所定
の転送電極に供給する制御を撮像素子と転送電極との間
で行う複数の読出しゲート手段を含む垂直転送手段と、
転送電極を介して列方向に転送供給された信号電荷をア
ナログ電圧信号に変換し、このアナログ電圧信号にアナ
ログ信号処理を施す複数のアナログ変換手段と、このア
ナログ変換手段からの出力信号をディジタル信号に変換
して、このディジタル信号を記憶する複数のディジタル
変換手段と、このディジタル変換手段に対して記憶した
ディジタル信号を所望の順序で読み出す制御を行う複数
の水平読出し手段と、この水平読出しの制御に応じて読
み出したディジタル信号を外部に出力する出力手段と、
アナログ変換手段、ディジタル変換手段、水平読出し手
段、および出力手段の動作を制御する制御手段とを含む
固体撮像デバイスが、入射光を集光させる光学系により
結像する位置に配設され、素子に対して設定した基準レ
ベルとこの素子の各画素列が出力するレベルとの差を解
消したディジタル信号にする雑音低減手段と、このレベ
ル差の解消したディジタル信号に対して信号処理を施す
信号処理手段と、この信号処理手段で得られた信号を画
像表示する表示手段と、信号処理手段からの出力を記録
媒体に記録する記録手段と、信号処理手段からの出力を
送出する伝送手段とを含むことを特徴とする。
【００２０】本発明のディジタルカメラは、光学系を介
して入射光を集光して固体撮像デバイスに送り、２次元
に配した複数の撮像素子で入射光を信号電荷に変換し、
蓄積した信号電荷にアナログ変換およびディジタル変換
を施し、この素子から直接的にディジタル信号を取り出
し、雑音低減手段で列方向に信号電荷を取り出すことに
より生じる固定パターンの雑音を低減させ、雑音を抑え
たディジタル信号を信号処理手段に供給し、信号処理手
段で処理した画像信号を表示手段、記録手段、および伝
送手段のいずれかに供給することにより、外部のCDS 回
路およびこれに関わる位相調整が不要となり、かつ消費
電力の大きい広帯域アナログアンプを不要にして消費電
力を抑え込んでいる。固体撮像デバイスの読出しに応じ
て生じるレベル差、すなわち固定パターンノイズを取り
除いているので、高画質な画像信号が得られる。
【００２１】
【発明の実施の形態】次に添付図面を参照して本発明に
よる固体撮像デバイスおよび固体撮像装置の実施例を詳
細に説明する。
【００２２】本実施例は、本発明の固体撮像デバイスを
適用したイメージセンサ10について説明する。本発明と
直接関係のない部分について図示および説明を省略す
る。ここで、信号の参照符号はその現れる接続線の参照
番号で表す。
【００２３】イメージセンサ10には、撮像素子12、垂直
転送部14、アナログ処理部16、ディジタル処理部18、水
平読出し走査部20、および制御部22が備えられている
（図１を参照）。撮像素子12は、入射光の強さに応じて
光電変換することにより信号電荷を生成する光電変換素
子で、実際には受光素子または光センサが配設されてい
る。撮像素子12は、２次元にアレイ配列されている。と
ころで、本実施例が示すように撮像素子12は、長方形の
形状を図１に示したが、多角形の形状でもよい。また、
撮像素子12は、行方向と列方向にそれぞれ所定の間隔で
格子状に配している。画素数は、便宜上、模式的に８×
８のアレイ配列を示しているが、実際の画素数は数10万
から数100 万程度であることは言うまでもない。
【００２４】垂直転送部14は、垂直CCD レジスタであ
る。垂直転送部14は、転送電極140 および読出しゲート
部142 を有している。読出しゲート部142 は転送電極14
0 と兼用させてもよい。本実施例はこの兼用の場合であ
り、読出しゲート部142 はそのものを示すのでなく、そ
の機能として矢印142 を用いて示している。垂直転送部
14は、撮像素子12に隣接して形成されている。このよう
に撮像素子12と垂直転送部14が２次元的に交互に配列さ
れていることから、このようなデバイスをインタライン
型という。転送電極140 は一つの撮像素子12あたり２つ
で１段列方向に転送されるように形成されている。
【００２５】本実施例で、転送電極140 は４つを一組に
動作させるように駆動パルス24〜30が４転送電極ごとに
接続され、それぞれの駆動パルスが供給されている。駆
動パルス24、26、28、30がそれぞれ後述するφV1、
φV2、φV3、φV4である。垂直転送部14は、撮像素子12
に蓄積した信号電荷を転送電極140 に読み出して、これ
ら供給される駆動パルス24〜30に応じてアナログ処理部
16の方向に向けて信号電荷を転送する。列方向の端部の
転送電極140 を介してアナログ処理部16に各列ごとに信
号電荷が供給される。
【００２６】アナログ処理部16は、供給される信号電荷
をアナログ電圧信号に変換（電荷／電圧(Q/V) 変換）
し、このアナログ電圧信号をサンプリングして基本的な
ノイズ除去する機能を有している。アナログ処理部16
は、この機能を各列ごとに供給される信号電荷に対する
アナログ処理が行えるように各列に対応してQ/V 変換部
16a およびノイズ除去部16b を一組ずつ備えている。Q/
V 変換部16a はフローティングディフュージョンアンプ
（FDA: Floating Diffusion Amplifier)およびソースホ
ロワ回路で、ノイズ除去部16b は相関二重サンプリング
回路（CDS: Correlated Double Sampling)である。この
一組の構成は図２に示している。この構成については後
段で述べる。アナログ処理部16は、供給される信号電荷
を列ごとにノイズの除去されたアナログ電圧信号にして
ディジタル処理部18に供給する。
【００２７】ディジタル処理部18は、列ごとに供給され
るアナログ電圧信号をディジタル信号に変換するととも
に、変換したディジタル信号を一時記憶させ、読出しに
対応するディジタルデータを出力する機能を有してい
る。ディジタル処理部18は、比較回路18a およびメモリ
18b を一組ずつ備えている。この一組の構成はアナログ
処理部16と同様に図２に示し、この構成についても後段
で述べる。ディジタル処理部18は、変換したディジタル
信号を列ごとにメモリ18b に格納している。また、ディ
ジタル処理部18は、水平読出し走査部20から供給される
アドレス信号に応じて格納したディジタル信号（デー
タ）を出力する。
【００２８】水平読出し走査部20は、列ごとにアドレス
信号生成回路20a を含んでいる。アドレス信号生成回路
20a は、制御部22からの制御に基づいて読出し順序に従
ったアドレス信号を生成し、ディジタル処理部18に順次
に出力している。さらに、水平読出し走査部20はディジ
タル処理部18のディジタル出力を出力回路（図示せず）
を経て、CCD イメージセンサ10のディジタル撮像信号46
として出力する。水平読出し走査部20についても後段で
さらに説明する。
【００２９】このようにアナログ処理部16、ディジタル
処理部18、および水平読出し走査部20において、それぞ
れ述べた一組の構成は、列方向に見て、組み合わせると
一つのユニットとみなすこともできる。これらのユニッ
トは垂直転送部14の数（すなわち、列数）に等しいこと
は言うまでもない。
【００３０】制御部22は、供給される入力信号32に応じ
て前述したアナログ処理部16、ディジタル処理部18、お
よび水平読出し走査部20の制御を行う機能を有してい
る。制御部22は、アナログ処理部16の各組にリセットパ
ルス33、ノイズ除去に用いるサンプリング信号34および
クランプ信号36を生成し、供給している。また、制御部
22は、ディジタル処理部18の各組にディジタル変換にお
ける各ビットの基準を示す基準電圧信号38およびカウン
ト値40を生成し、供給している。制御部22は、電圧を変
動させるスイープ機能およびカウンタ（図示せず）を含
んでいる。そして、制御部22は、水平読出し走査部20の
それぞれのアドレス信号生成回路20a に水平走査信号と
して水平読出し制御信号42を供給している。
【００３１】アナログ処理部16から水平読出し走査部20
までの一連のユニットについてさらに説明する（図２を
参照）。図２の垂直転送部14の断面が示すように、端部
の転送電極140aの直下には、埋込みチャネル（n 層）14
4 が形成されている。端部の転送電極140aに隣接してア
ナログ処理部16の出力ゲート160aが形成されている。Q/
V 変換部16a は、出力ゲート160aおよびリセットゲート
160bの直下にも埋込みチャネル（ｎ層）144 が形成され
ている。出力ゲート160aとリセットゲート160bとの間に
領域を設け、この領域直下には、フローティング接合領
域、すなわち浮遊拡散層160（n+)が形成されている。ま
た、リセットゲート162bに隣接した領域にリセットドレ
イン164aが形成される。リセットドレイン164aはフロー
ティング接合領域と同じn＋に形成されている。
【００３２】浮遊拡散層160は、出力MOS(Metal Oxide S
emiconductor）トランジスタ166aのゲートと接続されて
いる。リセットドレイン164aは、出力MOS トランジスタ
166aのドレイン側と接続している。出力MOS トランジス
タ166aのソースは負荷MOS トランジスタ168aのドレイン
側に接続している。負荷MOS トランジスタ168aは、抵抗
と同じ役割を果たして、ゲートとソースと接続し、接地
させている。このように接続して出力MOS トランジスタ
166aによるソースホロワ回路を形成している。注入され
る信号電荷は、この回路を通すことにより信号電荷量に
比例したアナログ電圧に変換される。Q/V 変換部16a
は、端子170 を介して取り出したアナログ電圧信号をノ
イズ除去部16b に供給する。
【００３３】ノイズ除去部16b は、サンプリング用MOS
トランジスタ160b、サンプリング用コンデンサ162b、ク
ランプ用コンデンサ164b、およびクランプ用MOS トラン
ジスタ166bを備えている。上述した端子170 とサンプリ
ング用MOS トランジスタ160bのドレインとを接続しトラ
ンジスタ160bのソースをサンプリング用コンデンサ162b
と接続させている。トランジスタ160bには、制御部22か
らサンプリング信号34が供給されている。トランジスタ
160bがサンプリング信号34によってオン状態からオフ状
態になると、このタイミングで電圧がコンデンサ162bに
供給されホールドされる。コンデンサ162bは入力端側を
端子172 とし、出力端側をクランプ用コンデンサ164bの
一端およびクランプ用MOS トランジスタ166bのソース側
にそれぞれ接続している。クランプ用コンデンサ164bの
他端側は接地させている。
【００３４】クランプ用MOS トランジスタ166bは、ゲー
ト端子に制御部22からのクランプ信号36が供給されてい
る。また、トランジスタ166bのドレイン側には、制御部
22から基準電圧信号38が供給されている。ノイズ除去部
16b は、クランプするタイミングに応じて供給される基
準電圧で信号のフィールドスルーレベルをクランプし、
サンプリングしたアナログ電圧信号174 を比較回路18a
の一端180に供給する。アナログ電圧信号はノイズ除去
部16b を通すことによって1/f 雑音やリセット雑音が低
減されたアナログ電圧信号174 になっている。
【００３５】ディジタル処理部18では、比較回路18a の
一端180 にアナログ電圧信号174 が供給され、他端182
には制御部22から基準電圧信号38が供給されている。基
準電圧信号38は鋸歯状波に変化する電圧である。比較回
路18a は両者のレベル差がなくなるゼロレベルの検出を
行っている。このゼロ検出時の出力信号（ラッチ信号）
184 がメモリ18b の一端186 に供給される。制御部22は
基準電圧38の鋸歯状波の変動開始にともなってカウント
を開始し、カウント値40としてメモリ18b の他端188 に
供給している。カウント値は 1クロックを単位としてカ
ウントしたもので、アナログ信号に比例する。すなわ
ち、ゼロ検出時のカウント値がディジタル信号を表す。
メモリ18b には、このカウント値が各画素におけるディ
ジタル値として記憶される。
【００３６】制御部22は、上述したA/D 変換処理に並行
して水平読出し制御信号42を生成してアドレス信号生成
回路20a に供給している。アドレス信号生成回路20a
は、制御信号42に応じてアドレス信号を生成する。ここ
で生成されるアドレス信号は、感光素子を列方向に見た
際の位置、すなわち感光素子の列アドレスに対応したも
のである。生成したアドレス信号190 はメモリ18b に供
給される。メモリ18b は、供給されたアドレス信号190
に対応するアドレスのメモリ内容（ディジタルデータ）
を出力ライン192 に読み出す。出力ライン192 は出力回
路44（破線）に接続している。出力回路44は、供給され
るディジタルデータを増幅し、ディジタルデータ46にし
て出力する。
【００３７】なお、アナログ処理部16、ディジタル処理
部18、および水平読出し走査部20を行方向に一組のユニ
ットとして扱うことを説明したが、隣接するユニットは
交互に位置を列方向にシフト配置させてもよい。
【００３８】CCD イメージセンサ10の動作についてタイ
ミングチャートを用いながら説明する（図３を参照）。
図１においてアナログ処理部16側から感光領域にある撮
像素子12を、それぞれ第１画素行、第２画素行、第３画
素行、・・・ とする。本実施例において撮像後、撮像素子
12に蓄積した信号電荷を奇数フィールドと偶数フィール
ドの一方に含まれる画素行を交互に読み出す。たとえ
ば、第１、第３、第５、第７画素行を読み出す場合、垂
直ブランキング期間中にフィールドシフトゲートパルス
の含んだ駆動パルス30（φV4）を印加する。これらの各
画素行の撮像素子12から撮像により変換された信号電荷
が各列の垂直転送部14に読み出される。その後、垂直転
送部14には 180°位相分の駆動パルスが印加される。駆
動パルスφ V1, φV2の信号レベルがともにレベルH とな
る状態まで垂直転送部14内の信号電荷を転送する。
【００３９】次に図3(a)の水平同期信号（HD）の水平ブ
ランキング期間中に駆動パルス24〜30（図3(b)〜(e) ）
を供給し、正極性のリセットパルスRS（図3(f)）をタイ
ミングT1でリセットゲート162aに供給する。リセットゲ
ート162aが閉じられ、オンにして浮遊拡散層160 の電位
を電源電圧にまで充電する。リセットパルスRSがなくな
ると、リセットゲート162aは開いてオフ状態になる。
【００４０】次に転送電極140aから出力ゲート160aを介
して信号電荷が供給される。浮遊拡散層160 は、これよ
り電位が変化する。この供給される信号電荷の量に比例
した電位が出力MOS トランジスタ166aのゲートに印加さ
れる。出力MOS トランジスタ166aおよび負荷MOS トラン
ジスタ168aを用いるソースホロワ回路により増幅して端
子170 でのアナログ出力電圧信号として取り出す（図3
(j)を参照）。リセットパルスRSの立下りから駆動パル
スφV3(28)の立上りタイミングT2までの期間194のアナ
ログ出力電圧信号（図3(j)）はゼロ信号の基準レベルを
示している。期間194 内のタイミングT3でクランプ信号
CL(36)によりゼロ信号の基準レベルのアナログ出力電圧
信号をクランプしている（図3(g)を参照）。同時に、サ
ンプリング信号SH(34)も立ち上げている（図3(h)を参
照）。図3(k)のクランプした端子174のアナログ出力電
圧は、基準電圧信号RV(38)の開始電圧レベルに一致して
いる。
【００４１】また、アナログ出力電圧信号は、駆動パル
スφV3(28)の立下り以降で出力電圧が降下し始めて駆動
パルスφV4(30)の立下り（タイミングT4）以後、実際の
アナログ電圧を表している。このアナログ出力電圧は端
子170 および端子174aにおいて同じ信号レベルを表して
いる（図3(j), (k) を参照）。厳密には、サンプリング
用コンデンサ162b の静電容量がクランプ用コンデンサ1
64b の静電容量に対して非常に大きくすることが難しい
ため、端子174aのアナログ電圧は端子170 のアナログ電
圧より少し小さくなる。このタイミングT4以降にサンプ
リング信号SH(34)を立ち下げて端子174aでの実際のアナ
ログ出力電圧信号をホールドしている。ホールド期間19
6 は、サンプリング信号SH(34)の立下げから基準電圧信
号RV(38)の供給が終了するまでである。
【００４２】制御部22は、タイミングT5で基準電圧信号
RVを印加する。基準電圧信号RVは、鋸歯状波の波形であ
る（図3(i)を参照）。また、このタイミングチャートに
図示していないが、同時に制御部22はカウンタの動作を
供給されるクロックで開始させる。制御部22は、このカ
ウント値40を順次出力し、メモリ18b に供給している。
【００４３】このようにクランプし、サンプルホールド
することにより、端子172 のタイミングT5におけるゼロ
信号の基準レベルは基準電圧信号RV(38)に等しくしてい
るので、この時点での基準電圧信号RV(38)と実際のアナ
ログ電圧信号174 とのレベル差ΔV (198) はアナログ信
号そのものにほぼ等しい。基準電圧信号RVは時間経過に
ともない鋸歯状に変化する。これにより、レベル差ΔV
(198) は小さくなる。比較回路18a ではこれらの両信号
のレベルを比較している。図３において、比較回路18a
はレベル差がゼロになるタイミングT6の位置を検出して
いる。したがって、アナログ信号のレベルが大きい、た
とえばタイミングT7の場合、この検出に時間を要するこ
とになる。この検出時に比較回路18a は、メモリ18b に
ラッチ信号184 を出力する。メモリ18b は、ラッチ信号
184 の供給されたタイミングで制御部22から供給されて
いるカウント値40を記憶させる。したがって、カウント
値40は、1 クロックを単位とした時刻T5からゼロ検出ま
での時間であり、アナログ信号に比例するものと考える
ことができる。このことから、カウント値40はアナログ
信号をディジタル信号に変換した値とみなすことができ
る。このディジタル変換は一つの画素レベルに対して基
準電圧信号RVの最大レベルに達するタイミングT8まで行
われる。
【００４４】また、制御部22は、A/D 変換動作に並行し
て水平読出し走査部20のアドレス信号生成回路20a に水
平読出し制御信号42を出力する。アドレス信号生成回路
20aは、供給される水平読出し制御信号42に基づいてア
ドレス信号190 を生成する。アドレス信号生成回路20a
は生成したアドレス信号190 をメモリ18b に供給する。
メモリ18b はアドレス信号190 に対応する 1水平ライン
（HD）前にゼロ検出時に格納したカウント値40を出力ラ
イン192 にディジタル信号として読み出す。本実施例で
は水平ブランキング期間の終了とともに読み出して水平
走査期間中にディジタル撮像信号46の読出しを行ってい
る。ディジタル信号192 が出力回路44を経て外部にディ
ジタル撮像信号46として出力される。
【００４５】ここで、制御部22に設けるカウンタ（図示
せず）が、たとえば10ビットのカウンタを使用してタイ
ミングT5からT8までに1024カウントし、一方、基準電圧
信号RV(38)がタイミングT5での基準レベルからタイミン
グT8でアナログ出力の飽和出力電圧に等しくすることに
よりディジタル処理部18は、10ビット精度のA/D 変換を
行うことになる。
【００４６】次の水平ブランキング期間で、前述した同
様の動作を繰り返し、この後一つ前のディジタル撮像信
号46を読み出している。この一連の操作を残る画素行
分、繰り返して第１フィールドの出力動作を終える。こ
の一連の動作のうち、最初のA/D 変換時にはディジタル
信号がないので、この変換時のディジタル出力はない。
また、最後のディジタル出力時には変換するアナログ信
号がないので、このときA/D 変換は行われない。
【００４７】次の垂直ブランキング期間では、たとえ
ば、第２、第４、第６、第８画素行を読み出す。この場
合、垂直ブランキング期間中にフィールドシフトゲート
パルスの含んだ駆動パルス30（φV2）を印加する。これ
らの各画素行の撮像素子12から撮像により変換された信
号電荷が各列の垂直転送部14に読み出される。この後
に、 360°の位相分の駆動パルスを印加して、第１およ
び第２相の駆動パルスが高レベルになるまで垂直転送部
14に読み出した信号電荷を転送する。次の水平ブランキ
ング期間において、垂直転送部14の端部に達した信号電
荷に対してアナログ処理、ディジタル処理および水平読
出し操作を第１フィールドと同様に行って第２フィール
ドのディジタル撮像信号46を読み出している。
【００４８】本実施例のCCD イメージセンサ10は、水平
転送部52を持たず、列ごとにアナログ処理部16、ディジ
タル処理部18、および水平読出し走査部20を一つのユニ
ットとして設けてセンサ10内で信号電荷をディジタル信
号にしている。このため外部のCDS 回路およびこれに関
わる位相調整が不要となり、かつ消費電力が大きい広帯
域アナログアンプが不要になることにより低消費電力化
が図られる。
【００４９】次に本実施例のCCD イメージセンサ10を適
用したディジタルカメラ60について簡単に説明する（図
４を参照）。説明の簡素化を図るため、結像光学系（以
下、単に光学系という）、表示部、記録部、および伝送
部を省略している。ディジタルカメラ60は、光学系（図
示せず）、撮像部62、システム制御部64、タイミング信
号発生部66、ドライバ部68、信号処理部70、図示しない
表示部、記録部、および伝送部を含んでいる。撮像部62
は、撮像素子12の入射光58の入射側に効率よく入射光を
撮像素子12に集光させるマイクロレンズ62a 、入射光58
を複数種類の色に分解する色フィルタセグメントがパタ
ーン配置された色フィルタ62b 、およびCCD イメージセ
ンサ10（固体撮像デバイス）を有している。
【００５０】システム制御部64は、中央演算ユニット
（Central Processing Unit ）を含み、制御や処理手順
の書き込まれたROM (Read Only Memory ）のプログラム
に従って動作を制御している。静止画撮像モードでは露
光動作の開始タイミング等は、図示しない操作部のシャ
ッタボタンの押圧操作に応じて行っている。また、表示
部への表示や動画記録を行う動画撮像モードでは、電源
投入後に所定のタイミングでシステム制御部64が制御信
号64a をタイミング信号発生部66に供給する。
【００５１】タイミング信号発生部66は、フィールドシ
フトゲートパルスのタイミングを含むタイミング信号66
a をドライバ部68に供給し、入力信号32を撮像部62に供
給している。また、タイミング信号発生部66は、信号処
理部70にも処理動作させるクロック信号66b を供給して
いる。
【００５２】ドライバ部68は、４相駆動に対応した垂直
駆動パルス（φV1）24〜（φV4）30をV ドライバ68a で
生成し、撮像部62に供給している。また、前述のタイミ
ングチャートで述べたように、ドライバ部68は、撮像素
子12から垂直転送部14に信号電荷を読み出すフィールド
シフトゲートパルスも含めた駆動パルスも供給してい
る。撮像部62は、供給される駆動パルス24〜30、および
入力信号32に応じて撮像し、撮像して得られた信号電荷
を垂直転送し、制御部22に供給される入力信号32のタイ
ミングに応じて信号電荷にアナログ処理を施し、この後
にディジタル処理を施して一時記憶し、記憶したデータ
をディジタル撮像信号46として読み出して信号処理部70
に出力する。
【００５３】信号処理部70は、システム制御部64からの
制御信号64b により制御される。信号処理部70は、供給
されるディジタル撮像信号46の各画素に対してガンマ補
正やオートホワイトバランス調整等を施し、たとえば、
非破壊型のメモリに三原色RGB の画素データを撮像デー
タとして一時記憶する。この後、記憶した撮像データに
基づいてマトリクス処理を行って輝度データY, 色差デ
ータCr, Cbを生成する。信号処理部70は、上述した処理
を行いながら、たとえば画面中央近傍のデータ等からサ
ンプリングしたデータ72をシステム制御部64に供給して
いる。なお、信号処理部70は、データ7に対して露光制
御に関するデータの算出を行ってもよい。この場合、算
出結果の情報がシステム制御部64に供給される。信号処
理部70は、生成した輝度データY および色差データCr,
Cb（74）を出力する。
【００５４】これに対して従来技術で引用したCCD イメ
ージセンサを適用した場合のディジタルカメラ80を図５
に示す。ディジタルカメラ60と共通する部分に同じ参照
符号を付している。異なる点に着目して説明すると、撮
像部82のマイクロレンズ82aおよび色フィルタ82b は前
述したマイクロレンズ62a および色フィルタ62b とそれ
ぞれ同じ色配置や同一形状のレンズを配置するようにし
てもよい。ただし、撮像部82は水平CCD 部のないCCD イ
メージセンサ50を用いていることに特徴がある。
【００５５】なお、特開平9-51485 号公報で引用されて
いるCCD イメージセンサの場合、Vドライバは内蔵され
ているので不要となる。撮像部82は撮像したアナログ電
圧信号82d をCDS 回路84に供給する。
【００５６】CDS 回路84には供給されるアナログ電圧信
号82d をクランプし、サンプリングするタイミング信号
66c がそれぞれ供給されている。CDS 回路84は、アナロ
グ電圧信号82d に含まれる1/f ノイズ等のノイズ成分を
除去したアナログ電圧信号84a をA/D 変換部86に供給す
る。このとき、CDS 回路84には、前述した周波数で動作
していることから、位相調整する場合、ナノ秒単位にな
る。この単位での位相調整は非常に手間がかかる。A/D
変換部86は、アナログ電圧信号84a をディジタル撮像信
号46にして信号処理部70に出力する。タイミング信号66
c, 66dはタイミング信号発生部66から供給されている。
【００５７】ディジタルカメラ60, 80を比較すると、デ
ィジタルカメラ80は、前述した消費電力が大きいことに
加えて、微妙な位相調整が難しい。一方、本発明を適用
したディジタルカメラ60は、直接ディジタル出力が得ら
れるため外部のCDS 回路およびこれに関わる位相調整が
不要となる。また、消費電力が大きい広帯域アナログア
ンプが不要となることにより低消費電力化が図られる。
【００５８】次に撮像素子12のアレイ配列を垂直方向お
よび水平方向にそれぞれ、画素ピッチの半分ずつずらし
てオフセット配置した、いわゆるハニカム配置したイン
タレース走査インタライン転送型CCD イメージセンサ90
について説明する（図６を参照）。図１のCCD イメージ
センサ10と共通する部分には同じ参照符号を付してい
る。撮像素子12は、水平方向に画素ピッチPPH 、垂直方
向に画素ピッチPPV にするとともに、隣接する画素同士
のずらし分を水平方向に画素ピッチ｜PPH ｜/2、垂直方
向に画素ピッチ｜PPV ｜/2にして配設している。撮像素
子12は、感光部の形状を菱形にしている。この形状は、
菱形に限定されるものでなく、六角形や八角形等の多角
形にしてもよい。本実施例のCCD イメージセンサ90で
は、画素配列を４×８で示している。各画素の１水平ラ
イン（行）は、アナログ処理部16側から第１の画素行、
第２の画素行、・・・・とする。
【００５９】垂直転送部14には、転送電極140 および読
出しゲート部142 が形成されている。転送電極140 は隣
接する画素間にできる空間を有効に利用して一定の幅に
なるように形成している。この結果、転送電極140 は、
蛇行して形成される。読出しゲート部142 は、前述した
と同様に矢印で表している。垂直転送部14には、駆動パ
ルス24〜30の一つがそれぞれ隣接する２つの画素行ずつ
に供給されている。たとえば、第１および第２の画素行
には同じ駆動パルス30が供給されている。垂直転送部14
は、撮像素子12から読み出した信号電荷を４相駆動で転
送している。
【００６０】撮像素子12および垂直転送部14が上述した
関係で形成されることにより、各撮像素子12の両側に配
される垂直転送部14を含めた形状に着目すると、六角形
になり、結果としてCCD イメージセンサ90はハニカム状
に配設形成されていることがわかる。この他のアナログ
処理部16、ディジタル処理部18、水平読出し走査部20お
よび制御部22は、前述した実施例と同じ構成である。
【００６１】CCD イメージセンサ90の動作を簡単に説明
する。撮像後、垂直ブランキング期間に読出し用のフィ
ールドシフトゲートパルスを含む駆動パルス30を印加す
る。この印加により、第１、第２、第５および第６の画
素行に蓄積した信号電荷を垂直転送部14の転送電極140
に読み出している。この後、180 °の位相分の駆動パル
スを印加して、駆動パルス24, 26がレベルH になるまで
信号電荷が転送される。２画素行ずつ信号電荷が１ライ
ン分として供給されることから、一度のA/D 変換処理お
よび水平読出し走査によって、２画素行分のディジタル
撮像信号46が得られる。A/D 変換処理および水平読出し
走査は、図３に示した動作タイミングで行われる。信号
電荷の読出し後、垂直転送、A/D 変換処理、および水平
読出し走査を繰り返して第１フィールドの読出し動作を
終了する。
【００６２】次の垂直ブランキング期間で駆動パルス26
にフィールドシフトゲートパルスを印加する。この印加
により、第３、第４、第７、および第８の画素行に蓄積
した信号電荷が読み出される。この後、360 °の位相分
の駆動パルスを印加して、駆動パルス24、26がレベルH
になるまで信号電荷の転送が行われる。次の水平ブラン
キング期間に図３の動作タイミングでアナログ処理、デ
ィジタル処理および水平読出し走査を行う。この一連の
操作を繰り返して第２フィールドのディジタル撮像信号
46を読み出している。
【００６３】CCD イメージセンサ90は、画素をオフセッ
ト配置していることから、水平および垂直方向の解像度
がCCD イメージセンサ10に比べてよく、さらに、配置関
係から感光部の面積を有効に利用していることから、撮
像素子12の感度が高くでき、飽和出力電圧も大きくでき
る。
【００６４】次にCCD イメージセンサ10に対する他の実
施例をいくつか変形例として説明する。これらの変形例
は、CCD イメージセンサ90に対しても適用できる。最初
の変形例は、図７に示すように図１のCCD イメージセン
サ10の構成をそのまま用い、各画素行への駆動パルスの
供給が一部異なっている。すなわち、駆動パルス24,26,
28はCCD イメージセンサ10の場合と同じ接続関係で供
給する。駆動パルス30は第１、第３、第５、および第７
の画素行を一つとして信号電荷を読み出すように配線し
てきたが、本実施例では、駆動パルス30を駆動パルス30
a, 30bの２つに分けて供給する。この供給に対応して印
加される転送電極140との接続関係も２群に分けてい
る。この２群は、第１の画素行(1) の転送電極から８転
送電極ごとに駆動パルス30a を供給する群と、第３の画
素行(3) の転送電極から８転送電極ごとに駆動パルス30
b を供給する群である。各群に駆動パルス30a, 30bが供
給されるように接続されている。
【００６５】静止画撮像を行う場合、駆動パルス30a, 3
0bの区別なく、同時に供給すると、これまでと同様に第
１、第３、第５、および第７の画素行（(1), (3), (5),
(7)）から信号電荷の読出しが行われる。また、動画撮
像（ムービー表示）や露光制御用に撮像する予備撮像を
行う場合、フィールドシフトゲートパルスを含む駆動パ
ルス30a と30b を交互に印加する。この印加により、第
１フィールドにおいて第１および第５の画素行が読み出
される。第２フィールドでは第３および第７の画素行が
読み出される。１フィールドに４つの画素行を読み出し
てきた静止画撮像に比べて半分しか読み出さないことか
ら低解像度になるが、垂直方向の読出しは倍のレートに
なる。
【００６６】また、いずれか一方のフィールドだけの読
出しを行う場合、全画素に対して1/4 間引きになるか
ら、フレームレートは４倍になる。CCD イメージセンサ
10は、駆動パルスの供給する接続を考慮することにより
高速フレームレートで読み出すことができる。
【００６７】CCD イメージセンサ10は図４のタイミング
信号発生部66およびドライバ部68をオンチップ化させて
もよい（図８を参照）。CCD イメージセンサ10は水平転
送部を形成しない、垂直駆動だけを行う点に特徴があ
る。オンチップ化は垂直駆動に関する回路だけでよい。
これにより、CCD イメージセンサ10にはオンチップ化に
より新たに垂直駆動生成部76が追加されている。垂直駆
動生成部76は、制御部22からの駆動タイミング発生等に
関する駆動制御信号78により制御される。このオンチッ
プ化により、ディジタルカメラ60にはタイミング信号発
生部66およびドライバ部68を外付けさせなくても済ませ
ることができる。ディジタルカメラ60は、実装チップ数
が減り、カメラの小型化を実現させることができる。
【００６８】垂直駆動生成部76は、単一の生成部にして
もよいし、分散型にしてもよい（図９を参照）。垂直駆
動生成部76には、垂直駆動タイミング生成部760 および
垂直駆動信号生成部762 を含んでいる。垂直駆動タイミ
ング生成部760 は、供給される駆動制御信号78に応じて
垂直駆動タイミング信号760a〜760dを生成し、垂直駆動
信号生成部762 に供給する。垂直駆動タイミング信号76
0a〜760dには、信号電荷の読出しパルスであるフィール
ドシフトゲートパルスを生成するタイミング信号も含ま
れている。駆動パルス生成回路7620は、それぞれに供給
される垂直駆動タイミング信号760a〜760dに応じた駆動
パルス24〜30を生成し、出力する。このように図９の垂
直駆動生成部76は、垂直駆動信号生成部762 に複数の駆
動パルス生成回路7620を配設し、分散させた場合を示し
ている。
【００６９】また、垂直駆動生成部76は、４相駆動パル
ス24〜30を生成する場合に限定されるものでなく、８相
駆動パルス92〜106 を生成するようにしてもよい（図10
を参照)。このように４相駆動に比べてさらに多相駆動
にすることにより、駆動パルスを低電圧化することがで
きる。ただし、この場合、読出しフィールド数が多くな
る。
【００７０】垂直駆動生成部76は、信号電荷の読出し
（フィールドシフト）を含む転送電極140 の駆動を行う
上で３値（H, M, L ）を用いて行っている。この垂直転
送の駆動を２値（H, L）で行い、信号電荷読出し用にゲ
ートのオン／オフを行えるように、読出しゲート146 を
撮像素子12と転送電極140 との間に形成してもよい（図
11を参照）。
【００７１】次にCCD イメージセンサ10におけるの他の
実施例を説明する（図12を参照）。CCD イメージセンサ
10の基本的な構成は、これまで述べてきたように撮像素
子12で得られた信号電荷を垂直転送部14で転送し、この
信号電荷を列ごとにアナログ処理、ディジタル処理を行
い、水平読出し走査して出力する点は同じである。した
がって、参照符号は同じ番号を付している。ただし、ア
ナログ処理、ディジタル処理の回路構成が異なってい
る。この異なる部分に対して詳細に説明する。
【００７２】アナログ処理部16は、Q/V 変換部（FDA ）
16a を前述した構成と同じく構成にし、Q/V 変換部（FD
A ）16a の出力端子170 とサンプリング用MOS トランジ
スタ160bのドレインとを接続させている。Q/V 変換部16
a はサンプリング用MOS トランジスタ160bのソースはサ
ンプリング用コンデンサ162bおよびクランプ用コンデン
サ164 の一端側に接続されている。サンプリング用コン
デンサ162bは、コンデンサ162bの他端側とRVスイッチ用
MOS トランジスタ168bのドレインと接続されている。MO
S トランジスタ168bは、RVスイッチとしての機能を有し
ている。この機能を発揮させるためRVスイッチ用MOS ト
ランジスタ168bは、ソースを基準電圧信号RV (38) が供
給される信号線に接続し、MOS トランジスタ168bのゲー
トにはRVスイッチ用制御信号108 が供給されるように接
続されている。
【００７３】このように接続することから、リセット後
基準電圧RVが印加されるまでの出力電圧がゼロ信号の基
準レベルになる。そして、端子176 には制御信号108 が
供給されるときの基準電圧RVと、端子170 でのアナログ
出力電圧をサンプリングしたアナログ出力電圧とが重畳
されたアナログ出力電圧信号110 が現れる。このアナロ
グ出力電圧信号がクランプ用コンデンサ164 を介してデ
ィジタル処理部18に供給される。
【００７４】ディジタル処理部18には、クランプ用MOS
トランジスタ180d、レベル反転検出部182d、およびメモ
リ18b が含まれている。ディジタル処理部18においてア
ナログ出力電圧信号110 がコンデンサ164 を介してクラ
ンプ用MOS トランジスタ180dのドレインとレベル反転検
出部182dの入力端とに供給される。MOS トランジスタ18
0dのソースはレベル反転検出部182dの出力端と接続され
ている。MOS トランジスタ180dのゲートにはクランプ信
号36が供給されている。クランプ信号36が供給された際
に、端子178 の電圧にクランプする。レベル反転検出部
182dは、高利得アンプである。レベル反転検出部182d
は、レベル反転時、またはゼロ基準レベルを交差した際
にラッチ信号112 をメモリ18b の入力端186 に出力す
る。メモリ18b は、ラッチ信号112 が供給された際に、
他端側188 に供給されているカウント値40を記憶する。
このカウント値40が撮像素子12から得られるディジタル
信号である。カウント値40は、前述した場合と同様に制
御部22が基準電圧信号RVの印加と同時にカウントを開始
して、供給している。
【００７５】水平読出し走査部20は、制御部22から供給
される水平読出し制御信号42を基にアドレス信号生成回
路20a でアドレス信号を生成する。生成したアドレス信
号190 はメモリ18b に供給される。メモリ18b は、供給
されるアドレス信号190 に対応するディジタル信号192
を読み出して出力回路44に出力する。出力回路44は、デ
ィジタル撮像信号46として増幅した信号を出力する。
【００７６】本実施例のCCD イメージセンサ10における
動作タイミングを説明する（図13を参照）。図13(a) 〜
(h) までの各信号は図３のそれぞれ対応する信号と同じ
である。撮像素子12からの信号電荷の読出しおよび垂直
転送部14の動作は前述した際の動作と同じである。信号
電荷がアナログ処理部16にてアナログ電圧信号になった
後の動作について各種信号とアナログ出力電圧（図13
(k) ）との関係に着目しながら簡単に説明する。タイミ
ングT1でリセット信号RSを印加する。リセット終了後か
ら駆動パルス28(φV3 ）の立上り（タイミングT2）まで
の期間194 がアナログ出力電圧がゼロ信号の基準レベル
である。サンプルホールドSH(34)の立下り以降から基準
電圧信号RVが、たとえば飽和するレベルまでが実際のA/
D 変換期間196 である。
【００７７】クランプ信号CL(36)の立上りに同期してサ
ンプリング信号34(SH)および基準電圧信号RVスイッチ用
の制御信号108 を立ち上げて、レベルH にする（タイミ
ングT3）。クランプ信号CLにより端子170 には期間194
のゼロ信号の電圧になっている。したがって、この段階
でレベル反転検出部182dの入力端子178 では初期基準レ
ベルとなる。図13(h) に示すサンプリング信号34(SH)の
立下りに同期して端子176 でのアナログ出力電圧信号11
0 がホールドされる。これにともなって、端子178 では
電圧198 が現れる。電圧198 はアナログ信号と初期基準
レベルとの電圧差である。
【００７８】タイミングT5で鋸歯状波形の基準電圧信号
RVが印加されるとともに、制御部22のカウンタ（図示せ
ず）がクロックによりカウントを開始する。このカウン
ト値40はメモリ18b の他端側188 に供給されている。基
準電圧信号RVは、時間経過にともなって鋸歯状波のレベ
ルが高くなる。これにともないアナログ信号に基準電圧
信号RVが重畳される。端子178 での電圧は時間の経過と
ともに徐々に上昇する。レベル反転検出部182dは、この
重畳信号が初期基準レベル（ゼロレベル）に戻った際の
タイミングを検出している。このタイミングはレベル反
転で検出している。ゼロレベル検出時、たとえば、タイ
ミングT6においてレベル反転検出部182dはラッチ信号11
2 をメモリ18b に出力する。
【００７９】メモリ18b は、タイミングT6に供給されて
いたカウント値40を記憶する。前述したようにカウント
はA/D 変換と同時に並列的に行われている。メモリ18b
は記憶したカウント値を撮像素子12のディジタル信号と
して読み出す。メモリ18b からの読出しにはアドレス信
号生成回路20a から供給されるアドレス信号190 に応じ
て行われる。図13(l) のディジタル信号は1H前に格納し
たデータをタイミングT5）以降で読み出している。
【００８０】このように構成すると、先の実施例に比べ
て検出感度が高く、高精度なA/D 変換処理を行うことが
できる。
【００８１】ところで、図３および図13に示したように
CCD イメージセンサ10は、A/D 変換期間とディジタル出
力期間がオーバーラップしている。出力期間のオーバー
ラップは、特にディジタル出力がノイズとしてA/D 変換
したデータに影響を及ぼすことが懸念される。そこで、
図３のCCD イメージセンサ10を用いる場合、図14(a)〜
(h) に示すようにA/D 変換前までの動作手順はそのまま
行い、タイミングT5以降のA/D 変換期間を短縮させて、
たとえばこれまでの半分の期間で行うようにしている。
A/D 変換期間を短縮には、基準電圧信号RVの鋸歯状波の
傾きを倍にすることで対応している。そして、ディジタ
ル出力は、タイミングT8以降で行うようにしている。
【００８２】このように動作させることにより、A/D 変
換したディジタル撮像信号46を高いS/N 比にすることが
できる。時間短縮により変換後、直ちに出力させること
からメモリ18b は1H分データを保持するためメモリが不
要になる。この分の削減により低コスト化を図ることが
できる。
【００８３】また、CCD イメージセンサ10は、基準電圧
信号RVを示す鋸歯状波の変化速度を半分にする。図３
(i) と同じ基準電圧信号RVの傾きを破線114 で示す（図
15(i)を参照）。これに対してたとえば、破線114 の基
準電圧信号RVに比べて半分の傾きにする（実線116 を参
照）。基準電圧信号RVの傾きを半分に抑えることによ
り、アナログ出力信号の飽和出力電圧が半分にしてい
る。これにより、飽和出力電圧まで有効に使うと、ディ
ジタル信号は２倍まで増幅できる。すなわち、感度を２
倍にできる。
【００８４】このように基準電圧信号RVの振幅を小さく
すると、高感度な出力を得ることができ、撮影シーンに
応じた感度設定も自由にできる。特に、暗いシーンで効
果を発揮する。
【００８５】さらに、基準電圧信号RVは、鋸歯状波のよ
うに信号レベルが単調増加または単調減少する波形（破
線114 ）に限定されない。すなわち曲線118 で基準電圧
信号RVを変化させるようにしてもよい（図16を参照）。
基準電圧信号RVは、タイミングT5近傍で電圧勾配が非常
に小さくしているが、タイミングT6付近から電圧勾配が
急激に大きくなるように変化している。このように電圧
勾配が一定でない電圧変化を実現させるには、制御部22
に不揮発性メモリおよびD/A 変換器（図示せず）を有し
ているとよい。制御部22は、各ステップに対応したデー
タをテーブルとしてあらかじめ不揮発性メモリに書き込
んで格納し、所定のタイミングでデータを読み出してD/
A 変換器で基準電圧に相当するアナログ電圧を生成し、
供給する。
【００８６】このように基準電圧を一定に変化させない
ことにより、たとえば、暗い部分を高精度にA/D 変換さ
せ、明るい部分を粗い精度で済ませる変換が行える。す
なわち、入力光量に対するニー特性を容易に得ることが
できる。この特性は、テーブルの値を変えることで自由
に特性を設定することができる。これにより、シーンに
応じた特性を選択、設定して広い明るさの範囲の画像で
も高画質な画像を得ることができる。
【００８７】本発明を適用したCCD イメージセンサ10,
90は、消費電力の低下および位相調整に対する処理の容
易化等を行うことができる。また、イメージセンサ10,
90は列ごとに1/f ノイズおよびリセット雑音等のノイズ
をノイズ除去部16b で取り除いていることから、列ごと
に出力される個々のディジタル撮像信号46の信号品質が
優れている。しかしながら、このディジタル撮像信号46
を用いて画像を作成した場合、固定パターンが画像に現
れるおそれがある。この固定パターンは、MOS型イメー
ジセンサの場合、各撮像素子に隣接して配設されている
出力アンプの出力ゲインのばらつきが問題になってい
た。CCD イメージセンサ10, 90の場合にも類似したばら
つきが画像のノイズの原因になる可能性がある。
【００８８】この原因には２つの雑音が考えられる。第
１の原因は、A/D 変換時にゼロレベルが各列ごとに変動
することに起因した雑音である。A/D 変換時にアナログ
出力電圧信号をクランプすることによって著しい低減が
図られているが、各列のわずかな変動が残ってしまう
（オフセットレベル変動）。この変動は、低照度レベル
の状況において撮像した際に縦方向の線キズとして画像
に現れる。第２の原因は、各列におけるQ/V 変換の利得
変動によるものである（感度変動）。この変動は、比較
的に明るい照度レベルで画面に縦方向の線キズとして現
れる。
【００８９】CCD イメージセンサ10を適用した固体撮像
装置120 には、この対策として雑音低減部122 が備えら
れている（図17を参照）。雑音低減部122 以外の固体撮
像装置120 は図４の固体撮像装置60と同じ構成要素を含
んでいる。各要素は固体撮像装置60と同じ参照符号を用
いて表している。
【００９０】雑音低減部122 は、あらわに図示していな
いが、あらかじめ設定された基準（ゼロレベル・正常な
利得値）に対する各列の変動分および利得調整分のデー
タを記憶するメモリと、メモリから読み出した変動分
（オフセット）を各列で減算する減算器と、減算器から
の出力に利得調整分の変換利得を乗算する乗算器とを有
している。雑音低減部122 には、タイミング信号発生部
66から各部の動作タイミングを調整するようにタイミン
グ信号66d が供給されている。雑音低減部122 は２つの
原因に基づく固定パターンの雑音を取り除いたディジタ
ル撮像信号124 を信号処理部70に供給している。
【００９１】この信号124 を用いて信号処理を行うこと
により、固定パターンの雑音が極めて少ない高画質な画
像を得ることができる。
【００９２】なお、雑音低減部122 は、図18に示すよう
に、CCD イメージセンサ10にオンチップ化させるように
してもよい。CCD イメージセンサ10には、新たに補正メ
モリ126 および雑音補正部128 が追加されている。補正
メモリ126 および雑音補正部128 が雑音低減部122 に相
当する構成要素である。
【００９３】補正メモリ126 は、あらかじめ測定したゼ
ロレベルに対するレベル変動分(オフセット変動分）と
変換利得の補正係数が各列に一組ずつ記憶されている。
補正メモリ126 は制御部22からの制御信号130 により制
御される。制御に応じて補正メモリ126 は各列ごとの補
正データ132 を雑音補正部128 の一端側に供給してい
る。
【００９４】雑音補正部128 には、図示しないが、各列
ごとに減算器および乗算器が配されている。雑音補正部
128 には、水平読出し走査部20の走査によりメモリ18b
から読み出されたディジタル撮像信号46が他端側に供給
される。雑音補正部128 は、前述したように各列ごとに
ディジタル撮像信号46に対してレベル変動分を減算器に
供給し、減算器でディジタル撮像信号46からレベル変動
分を減算処理する。この減算処理したディジタル撮像信
号が乗算器に供給される。乗算器は供給された撮像信号
に同じ列に対する変換利得値を乗算して電荷／電圧変換
における感度補正を施す。このように補正を施すことに
より、固定パターンの除去されたディジタル撮像信号12
4 が信号処理部70（図示せず）に供給される。オンチッ
プ化は、スペースに余裕があれば、垂直駆動生成部76も
配設することは言うまでもない。
【００９５】また、CCD イメージセンサ10を適用した撮
像部62（図４を参照）には色フィルタ62b が撮像素子12
にそれぞれ対応して配設形成されている。前述したよう
にアナログ処理部16の各列ごとのQ/V 変換部16a におけ
る電荷／電圧変換利得の変動を評価する場合、色フィル
タ62b が配設形成されていると、たとえば、三原色RGB
の色フィルタセグメントの分光特性による影響を受ける
ことになるので、正確な評価が難しくなってしまう。こ
のような場合に正確な評価を与えるため、図19に示すよ
うに、CCD イメージセンサ10の入射光側に配した色フィ
ルタ62b の色フィルタセグメントを配置する。
【００９６】色フィルタ62b は三原色RGB の色フィルタ
セグメントを用いている。ここで、色フィルタセグメン
トは、それぞれ、G フィルタセグメント134 、R フィル
タセグメント136 、およびB フィルタセグメント138 で
表している。また、無色透明フィルタセグメント150 も
配設形成されている。図19から明らかなように、CCDイ
メージセンサ10は、撮像素子12のアレイ配列に対応して
色フィルタセグメント配置領域152 と、透明フィルタ配
置領域154 とに分けてフィルタセグメントを配置してい
る。色フィルタセグメント配置領域152 は、色フィルタ
セグメントをベイヤパターンに配している。この領域15
2 から得られる信号電荷によるディジタル撮像信号を用
いて信号処理を行うことからディジタルのカラー画像信
号が得られる。透明フィルタ配置領域154 は複数の画素
行、たとえば２行程度を無色透明フィルタセグメント15
0 にする。この領域154 から得られる信号は、色のな
い、白画素の信号である。この信号が基準白信号であ
る。基準白信号は色の影響を受けない信号であるから、
この信号を用いてアナログ処理部16のQ/V 変換部16a に
おける変換利得が容易に得られる。CCD イメージセンサ
10は、領域152 からのディジタル撮像信号からカラー画
像を得るとともに、領域154 の画素行からの出力データ
を基に補正する係数を各列ごとに求めることもでき、搭
載後でも感度評価を行って経年変化に対応することもで
きる。
【００９７】さらに、本発明を適用したCCD イメージセ
ンサ10の他の実施例を説明する（図20を参照）。本実施
例は、アナログ処理部16、ディジタル処理部18、および
水平読出し走査部20を一組とするユニットが垂直転送部
14の数に対して半分になっているCCD イメージセンサ10
A について説明する。垂直転送部14はそのままの数にも
かかわらず、上述したユニットの数が半分しかないの
で、読み出した信号電荷を有効に読み出すため信号読出
しの選択を行う。この選択を行うため、転送電極140 と
アナログ処理部16との間に選択CCD レジスタ部200 を配
設形成する。
【００９８】選択CCD レジスタ部200 は、メモリゲート
部202 および 合流ゲート部204 を含んでいる。メモリ
ゲート部202 は、隣接する２つの垂直転送部14を一組に
対して、それぞれメモリゲート202a、202bを配設形成す
る。図21のCCD イメージセンサ10A の場合、メモリゲー
ト202aには駆動パルス30が供給されている。また、メモ
リゲート202bには、後述するように駆動パルス30が供給
されていないタイミングで駆動パルス206(φMB )が供給
されている。
【００９９】合流ゲート204 は、メモリゲート202a、20
2bからそれぞれ供給される信号電荷を受ける分岐ゲート
204a、204bと、分岐ゲート204a, 204bのいずれか一方の
信号電荷を受ける合流ゲート204cを含んでいる。分岐ゲ
ート204a, 204bは、合流ゲート204cに対して電位障壁を
形成できるようにしている。これは、たとえば合流ゲー
ト204c直下の埋込みチャネルの不純物濃度を分岐ゲート
直下よりも高くすることで実現させている。電位障壁の
形成と除去は、駆動パルス208(φT ）が供給されるタイ
ミングによって決まる。これにより、信号電荷の流れ込
む方向の選択が行われるようにしている。この結果、１
つの画素行は２回の読出し手順を経てディジタル撮像信
号46として読み出される。
【０１００】次にCCD イメージセンサ10A の動作につい
て簡単に説明する（図21を参照）。図21(a) の水平同期
信号HDのうち、奇数の水平ブランキング（HBLK）におい
てタイミングT1でのリセット信号RSの入力後、図21(b)
〜(e) に示す駆動パルス24（φV1 ）〜30（φV4 ）を供
給して、垂直転送部14内を信号電荷が360 °の位相分だ
け転送させる。さらに、駆動パルス208 （φT ）が合流
ゲート204cに供給されている。この転送によりアナログ
処理部16に最も近い第１の画素行の信号電荷のうち、左
端から数えて偶数列の信号電荷だけがメモリゲート202a
を経てアナログ処理部18に供給される。このとき供給さ
れる駆動パルス206(φMB ）がレベルHのため奇数列の信
号電荷はメモリゲート202bに蓄積されたままになる。
【０１０１】以後、アナログ処理部16では偶数列の信号
電荷をアナログ出力電圧信号に変換され、この信号をク
ランプし、サンプリング信号SHでホールドしている。デ
ィジタル処理部16ではサンプリングした信号と基準電圧
信号RVとの一致するカウント値の検出処理を行って、メ
モリ18b に格納する。このディジタル変換中（タイミン
グT5〜T8の間）にはこの前に変換して記憶されていた奇
数列のデータが読み出される（図21(l) を参照）。
【０１０２】次の偶数の水平ブランキング期間では、駆
動パルス206(φMB ）レベルL になることにより、メモ
リゲート202bが奇数列の信号電荷を転送させ、かつこの
とき合流ゲート204 に駆動パルス208(φT ）がレベルH
にあるので、偶数列および奇数列の信号電荷がアナログ
処理部16に転送される。しかしながら、偶数列の信号電
荷は一つ前のフィールドで転送しているから、実際に奇
数列の信号電荷だけが転送される。転送された信号電荷
はアナログ処理によりアナログ電圧にされ、この後にこ
のアナログ電圧がタイミングT9〜T10 の間でディジタル
変換される。この期間中（タイミングT9〜T10 ）にメモ
リ18b に格納していた偶数列のデータが読み出される
（図21(l) を参照）。
【０１０３】このように２回に振り分けて１画素行のA/
D 変換と変換結果のデータ出力が行われる。この一連の
操作を繰り返して１フィールドの読出しが行われる。こ
れにより、信号読出しに倍の時間を要することになる。
しかしながら、アナログ処理部16、ディジタル処理部1
8、および水平読出し走査部20を一組とするユニットが
半分で済むことから、水平方向に対する微細加工を不要
にすることができる。したがって、CCD イメージセンサ
10A は低コストで製造できる利点がある。
【０１０４】このことを考慮すると、稠密に撮像素子12
が配列される、いわゆるハニカム配置のCCD イメージセ
ンサ10B においても類似した構成を検討することができ
る（図22を参照）。図22から明らかなように垂直転送部
14は、図20の配列に比べて偶数列または奇数列の一方だ
けを配している。このように配することにより、偶数列
および奇数列のいずれか一方を選択する選択CCD レジス
タ部200 を不要にしている。垂直転送部14の数が半分に
していることから、図６のCCD イメージセンサ90の１回
の読出しにて２画素行読み出す能力に比べて半分の１画
素行しか読み出すことができない。
【０１０５】CCD イメージセンサ10B は４つの駆動パル
ス210 〜216 で行う。各駆動パルスにはフィールドシフ
トゲートパルスが含まれている。CCD イメージセンサ10
B は４つの垂直ブランキング期間を通じて信号電荷を撮
像素子12から読み出すことになる。この信号読出しを４
フィールドインタレースという。
【０１０６】CCD イメージセンサ10B の動作を説明す
る。ここで、各画素行はアナログ処理部16に近い画素行
から第１、第２、・・・ 第８画素行という。最初に第１の
垂直ブランキングで駆動パルス216 にフィールドシフト
ゲートパルスを含めて印加すると、第１および第５画素
行の撮像素子12から蓄積した信号電荷が垂直転送部14に
読み出される。読み出した信号電荷は垂直転送部14をア
ナログ処理部16に向かって転送される。そして、一連の
A/D 変換処理が行われ、得られたデータが記憶された
後、出力される。
【０１０７】次に第２の垂直ブランキングで駆動パルス
214 にフィールドシフトゲートパルスを含めて印加する
と、第２および第６画素行の撮像素子12から蓄積した信
号電荷が垂直転送部14に読み出される。以後の処理は上
述した手順と同じである。第３の垂直ブランキングで駆
動パルス212 にフィールドシフトゲートパルスを含めて
印加すると、第３および第７画素行の撮像素子12から蓄
積した信号電荷が垂直転送部14に読み出される。最後
に、第４の垂直ブランキングで駆動パルス210 にフィー
ルドシフトゲートパルスを含めて印加すると、第４およ
び第８画素行の撮像素子12から蓄積した信号電荷が垂直
転送部14に読み出される。
【０１０８】このように垂直転送部14が１列おきにしか
形成されていないことから、４つの駆動パルス210 〜21
6 の供給される画素行がそれぞれ１画素行分でしかない
が、アナログ処理部16、ディジタル処理部18、および水
平読出し走査部20を一組とするユニットの配設形成を図
６のCCD イメージセンサ90に比べて半分で済むので、こ
のユニットを水平方向に形成するための微細加工を用い
ることなく、低コスト、かつ容易に製造することができ
る。
【０１０９】これまで本発明を適用したCCD イメージセ
ンサは、インターレース走査および４フィールドインタ
レース走査による信号読出しを説明してきたが、プログ
レッシブ走査（全画素読出し）も行うことができる（図
23を参照）。図23に示すCCDイメージセンサ10D は、３
相の駆動パルス218, 220, 222 で行う。CCD イメージセ
ンサ10D は通常のプログレッシブ走査インタライン転送
型CCD イメージセンサの信号読出しにまったく同じであ
る。垂直転送部14から供給される信号電荷は、アナログ
処理、およびディジタル処理を経てディジタルデータに
変換される。得られたデータには、一時記憶の後、水平
読出し走査が施されてディジタル撮像信号46として出力
される。
【０１１０】CCD イメージセンサ10D の垂直転送部14
は、一つの撮像素子12に対して転送電極140 が３つずつ
配設形成されている。この転送電極140 に対応して垂直
転送を行う駆動パルス218, 220, 222 は、これまでの４
相駆動でなく、３相駆動である（図示せず）。CCD イメ
ージセンサ10D は、この駆動パルス218, 220, 222 のパ
ルス波形の他、各部を駆動する制御信号やパルス波形等
は図３に示した動作タイミングで行われる。
【０１１１】最後に、本発明を適用したインタレース走
査フレームインタライン転送型CCDイメージセンサ10E
を説明する（図24を参照）。CCD イメージセンサ10E
は、撮像素子12が配列された受光部224 と垂直転送部14
を介して供給される信号電荷を格納するメモリ226 、列
ごとに配設されているユニット（16, 18, 20）、および
制御部22を含んでいる。CCD イメージセンサ10E は受光
部224 以外の部分は遮光処理が施されている。撮像素子
12に蓄積された信号電荷は垂直ブランキング期間中に駆
動パルス30, 26を用いて読み出している。読み出した信
号電荷は、それぞれ垂直転送部14を通ってメモリ226 に
転送される。
【０１１２】メモリ226 は、水平ブランキング期間にア
ナログ処理部に転送される。この転送は垂直転送時のク
ロックと異なる駆動パルス24A 〜30A で行う。また、図
３のタイミングチャートに示した駆動パルス24〜30が供
給されてもよい。アナログ処理以降は、これまで述べて
きたように各列ごとにA/D 変換し、一時格納したデータ
を水平読出し走査によりディジタル撮像信号46として出
力する。これにより、スミアの影響の少ないディジタル
撮像信号が得られる。
【０１１３】以上のように構成することにより、画素数
が増加してもこの増加に対応して動作周波数も増すが列
ごとにA/D 変換処理してディジタル信号にしていること
から、外部のCDS 回路およびこれに関わる位相調整が不
要となる。また、消費電力が大きい広帯域アナログアン
プが不要となることにより低消費電力化が図られる。そ
のため携帯機器に搭載しても動作時間の長期化に貢献さ
せることができる。
【０１１４】
【発明の効果】このように本発明の固体撮像デバイスお
よび固体撮像装置によれば、画素数が増加してもこの増
加に対応して動作周波数も増すが列ごとにA/D 変換処理
してディジタル信号にしていることから、外部のCDS 回
路およびこれに関わる位相調整が不要となる。また、消
費電力が大きい広帯域アナログアンプが不要となり、携
帯機器に搭載しても動作時間の長期化に貢献させること
ができる。
【図面の簡単な説明】
【図１】本発明の固体撮像デバイスを適用したCCD イメ
ージセンサの概略的な構成を示す模式図である。
【図２】図１のCCD イメージセンサにおける各垂直転送
部に対応して一組ずつ配される各部の回路構成を示すブ
ロック図である。
【図３】図１のCCD イメージセンサの動作を説明するタ
イミングチャートである。
【図４】図１のCCD イメージセンサを適用したディジタ
ルカメラの概略的な構成を示すブロック図である。
【図５】図４のディジタルカメラに対する比較例のディ
ジタルカメラの概略的な構成を示すブロック図である。
【図６】図１の撮像素子を水平および垂直方向にオフセ
ット配置した、いわゆるハニカム状のCCD イメージセン
サの概略的な構成を示す模式図である。
【図７】図１のCCD イメージセンサにおいて間引き駆動
する際の駆動パルスの配線接続関係を示す模式図であ
る。
【図８】図１のCCD イメージセンサに垂直駆動生成部を
オンチップ化した場合の概略的な構成を示す模式図であ
る。
【図９】図８の垂直駆動生成部を分散型にした際の構成
の一例を示すブロック図である。
【図１０】図８のCCD イメージセンサにおいて８相駆動
する場合の配線接続の関係を示す模式図である。
【図１１】図８のCCD イメージセンサにおいて読出しゲ
ートを設ける際の位置関係を示す模式図である。
【図１２】本発明の固体撮像デバイスにおけるA/D 変換
を別な回路で行う他の実施例の概略的な構成を示す機能
回路図である。
【図１３】図12のCCD イメージセンサの動作を説明する
タイミングチャートである。
【図１４】図１のCCD イメージセンサにおいてA/D 変換
期間とディジタル出力期間の重複を回避する動作を説明
するタイミングチャートである。
【図１５】図１のCCD イメージセンサにおいて感度を倍
にする動作を説明するタイミングチャートである。
【図１６】図１のCCD イメージセンサにおいて基準電圧
信号を曲線的に変化させた場合の動作を説明するタイミ
ングチャートである。
【図１７】図４のディジタルカメラに雑音低減部を追加
した概略的なブロック図である。
【図１８】図17のCCD イメージセンサにおいて雑音低減
部を含めてオンチップ化する際の概略的な構成を示す模
式図である。
【図１９】図１のCCD イメージセンサに用いる色フィル
タの色フィルタセグメント配置を示す模式図である。
【図２０】図１のCCD イメージセンサの垂直転送部のう
ち、２列を一組にして交互に垂直転送部を選択する構成
を含む模式図である。
【図２１】図20のCCD イメージセンサの動作タイミング
の関係を示すタイミングチャートである。
【図２２】ハニカムCCD イメージセンサにおいて垂直転
送部を１列おきに配置し、４フィールドインタレース走
査させる関係を示す模式図である。
【図２３】本発明を適用したCCD イメージセンサのプロ
グレッシブ走査インタライン転送型の構成を示す模式図
である。
【図２４】本発明を適用したCCD イメージセンサのイン
タレース走査フレームインタライン転送型の構成を示す
模式図である。
【符号の説明】
10 CCD イメージセンサ 12 撮像素子 14 垂直転送部 16 アナログ処理部 16a Q/V 変換部 16b ノイズ除去部 18 ディジタル処理部 18a 比較回路 18b メモリ 20 水平読出し走査部 20a アドレス信号生成回路 22 制御部
フロントページの続き (72)発明者 益金 和行 宮城県黒川郡大和町松坂平１丁目６番地 富士フイルムマイクロデバイス株式会社内 Ｆターム(参考） 4M118 AA10 AB01 BA13 CA19 CA20 DB08 DD04 DD07 FA06 GC07 GC08 GC14 5C024 AX01 CX06 CY42 DX07 GY01 GZ01 HX13 HX17 HX23 HX58 JX25

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 入射光を該入射光の強さに応じて信号電
    荷に変換し、蓄積する２次元に配された複数の撮像素子
    と、 該撮像素子のそれぞれに隣接して配されるとともに、該
    撮像素子に蓄積された信号電荷を列方向に転送する複数
    の転送電極、および前記撮像素子に蓄積した信号電荷を
    所定の転送電極に供給する制御を前記撮像素子と前記転
    送電極との間で行う複数の読出しゲート手段を含む垂直
    転送手段と、 前記転送電極を介して列方向の端部まで転送供給された
    信号電荷をアナログ電圧信号に変換し、該アナログ電圧
    信号にアナログ信号処理を施す複数のアナログ変換手段
    と、 該アナログ変換手段からの出力信号をディジタル信号に
    変換して、該ディジタル信号を記憶する複数のディジタ
    ル変換手段と、 該ディジタル変換手段に対して前記記憶したディジタル
    信号を所望の順序で読み出す制御を行う複数の水平読出
    し手段と、 該水平読出しの制御に応じて読み出したディジタル信号
    を外部に出力する出力手段と、 前記アナログ変換手段、前記ディジタル変換手段、前記
    水平読出し手段、および前記出力手段の動作を制御する
    制御手段とを含むことを特徴とする固体撮像デバイス。
  2. 【請求項２】 請求項１に記載のデバイスにおいて、前
    記撮像素子は、２次元配列における行方向に第１のピッ
    チごとに対応した画素行と、 列方向に第２のピッチごとに対応した画素列とが配設さ
    れ、 前記垂直転送手段も第１のピッチの間隔ごとに配設され
    ることを特徴とする固体撮像デバイス。
  3. 【請求項３】 請求項１に記載のデバイスにおいて、前
    記撮像素子は、２次元配列における行方向には第３のピ
    ッチごとに離した第１の画素行と、 第１の画素行の前記撮像素子のそれぞれに対して第３の
    ピッチの半分の距離をシフトさせ、かつ第１の画素行の
    それぞれに対して列方向に第４のピッチの半分の距離を
    シフトさせた第２の画素行とが列方向に交互に隣接して
    配設され、第１の画素行同士および第２の画素行同士の
    間隔を第４のピッチにして、 前記垂直転送手段は、同一の画素行の前記撮像素子に対
    して第３のピッチごとに配設されることを特徴とする固
    体撮像デバイス。
  4. 【請求項４】 請求項１ないし３のいずれか一項に記載
    のデバイスにおいて、該デバイスには、前記入射光を色
    ごとに分解する複数の色フィルタセグメントを含む色分
    解手段と、 前記入射光を集光して前記撮像素子のそれぞれに供給す
    るマイクロ集光手段とをともに前記入射光が供給される
    側に配設されることを特徴とする固体撮像デバイス。
  5. 【請求項５】 請求項４に記載のデバイスにおいて、前
    記色分解手段には、複数の画素行にわたって透明または
    所定の同一色の色フィルタセグメントが配設されること
    を特徴とする固体撮像装置。
  6. 【請求項６】 請求項１ないし５のいずれか一項に記載
    のデバイスにおいて、前記垂直転送手段は、３相駆動、
    または４相駆動以上の多相駆動に対応した前記転送電極
    を含むことを特徴とする固体撮像デバイス。
  7. 【請求項７】 請求項１ないし６のいずれか一項に記載
    のデバイスにおいて、前記垂直転送手段は、前記アナロ
    グ変換手段の前に読み出した信号電荷を１フレーム分ま
    たは１フィールド分を蓄積する信号電荷蓄積手段を含む
    ことを特徴とする固体撮像デバイス。
  8. 【請求項８】 請求項１ないし７のいずれか一項に記載
    のデバイスにおいて、前記垂直転送手段は、該垂直転送
    手段に含まれる前記転送電極に供給される駆動パルスの
    信号線の接続を一部分割して配線することを特徴とする
    固体撮像デバイス。
  9. 【請求項９】 請求項１ないし８のいずれか一項に記載
    のデバイスにおいて、前記垂直転送手段のそれぞれは、
    列ごとに対応する前記アナログ変換手段と接続されるこ
    とを特徴とする固体撮像デバイス。
  10. 【請求項１０】 請求項１ないし８のいずれか一項に記
    載したデバイスにおいて、該デバイスは、前記垂直転送
    手段のそれぞれのうち、複数の列を一組とし、前記アナ
    ログ変換手段の一つに対応させて供給するとともに、各
    列から供給される信号電荷の供給元の一つを選択する列
    選択手段を含むことを特徴とする固体撮像デバイス。
  11. 【請求項１１】 請求項１ないし10のいずれか一項に記
    載のデバイスにおいて、前記アナログ変換手段は、前記
    信号電荷を前記アナログ電圧信号に変換する電荷／電圧
    変換手段と、 該アナログ電圧信号が含むノイズ成分を除去するノイズ
    除去手段とを含むことを特徴とする固体撮像デバイス。
  12. 【請求項１２】 請求項11に記載のデバイスにおいて、
    前記電荷／電圧変換手段は、前記信号電荷をアナログ電
    圧信号に変換するフローティング接合型電荷検出手段
    と、 該アナログ電圧信号を増幅する第１の増幅手段とを含
    み、 前記ノイズ除去手段は、増幅したアナログ電圧信号にお
    けるゼロ電位部分をクランプする第１のクランプ手段
    と、 第１のクランプ手段でクランプされたアナログ電圧信号
    をサンプリングする第１のサンプリング手段とを含むこ
    とを特徴とする固体撮像デバイス。
  13. 【請求項１３】 請求項１ないし12のいずれか一項に記
    載のデバイスにおいて、前記ディジタル変換手段は、前
    記制御手段から供給される基準電圧信号と前記アナログ
    変換手段からのアナログ電圧信号とを比較し、両信号の
    一致に応じたラッチ信号を出力する比較手段と、 前記ラッチ信号に応じて前記制御手段から供給されるカ
    ウント値をディジタル信号として格納するメモリ手段と
    を含むことを特徴とする固体撮像デバイス。
  14. 【請求項１４】 請求項１ないし10のいずれか一項に記
    載のデバイスにおいて、前記アナログ変換手段は、前記
    信号電荷をアナログ電圧信号に変換するフローティング
    接合型電荷検出手段と、 該アナログ電圧信号を増幅する第１の増幅手段とを含
    み、 さらに、アナログ変換手段は、増幅したアナログ電圧信
    号をサンプルホールドする第２のサンプリング手段と、 前記制御手段から供給される基準電圧信号をサンプルホ
    ールドしたアナログ電圧信号に重畳する信号重畳手段
    と、 該信号重畳手段からの重畳電圧信号をクランプする第２
    のクランプ手段とを含むことを特徴とする固体撮像デバ
    イス。
  15. 【請求項１５】 請求項14に記載のデバイスにおいて、
    前記ディジタル変換手段は、前記アナログ変換手段から
    供給される重畳電圧信号を増幅する第２の増幅手段と、 第２の増幅手段の入出力端に現れる前記重畳電圧信号を
    クランプする手段と、 前記サンプルホールド後に第２の増幅手段の出力をラッ
    チ信号として受けて、前記制御手段から供給されるカウ
    ント値をディジタル信号として格納するメモリ手段とを
    含むことを特徴とする固体撮像デバイス。
  16. 【請求項１６】 請求項１ないし15のいずれか一項に記
    載のデバイスにおいて、前記水平読出し手段は、前記デ
    ィジタル手段に格納したディジタル信号を読み出すアド
    レス信号を供給することを特徴とする固体撮像デバイ
    ス。
  17. 【請求項１７】 請求項１ないし16のいずれか一項に記
    載のデバイスにおいて、前記ディジタル変換手段は、供
    給されるアナログ電圧信号を前記ディジタル信号に変換
    している期間と前記メモリ手段からの読出し期間とが重
    なっていることを特徴とする固体撮像デバイス。
  18. 【請求項１８】 請求項１ないし16のいずれか一項に記
    載のデバイスにおいて、前記ディジタル変換手段は、供
    給されるアナログ電圧信号を前記ディジタル信号に変換
    している期間に対して完全に前記メモリ手段からの読出
    し期間をずらして読み出すことを特徴とする固体撮像デ
    バイス。
  19. 【請求項１９】 請求項１ないし18のいずれか一項に記
    載のデバイスにおいて、前記制御手段は、前記基準電圧
    信号を時間に応じて所定の勾配で変化させて供給するこ
    とを特徴とする固体撮像デバイス。
  20. 【請求項２０】 請求項１ないし18のいずれか一項に記
    載したデバイスにおいて、前記制御手段は、前記基準電
    圧信号における前記所定の勾配を前記被写界からの入射
    光量に応じて変化させ、該変化にともなう基準電圧を出
    力させる機能を有することを特徴とする固体撮像デバイ
    ス。
  21. 【請求項２１】 請求項１ないし18のいずれか一項に記
    載したデバイスにおいて、前記制御手段は、時間に対す
    る電圧勾配の絶対値が増加する基準電圧信号を出力する
    ことを特徴とする固体撮像デバイス。
  22. 【請求項２２】 請求項21に記載したデバイスにおい
    て、前記制御手段は、時間にともなって前記電圧勾配が
    変化することを特徴とする固体撮像デバイス。
  23. 【請求項２３】 請求項１ないし22のいずれか一項に記
    載のデバイスにおいて、該デバイスは、前記素子に対し
    て設定した基準レベルと該素子の各画素列が出力するレ
    ベルとの差を解消する雑音低減手段を含むとともに、該
    雑音低減手段がオンチップ化されていることを特徴とす
    る固体撮像デバイス。
  24. 【請求項２４】 請求項23に記載の素子において、前記
    雑音低減手段は、前記素子の電荷／電圧変換利得に対し
    て設定した第１の基準レベルと該素子の各画素列が出力
    するレベルとの差を感度変動値として記憶する感度差記
    憶手段と、 該各画素列に応じて前記感度差記憶手段から読み出した
    感度変動値を対応する画素列からのディジタル信号にそ
    れぞれ乗算する感度対応乗算手段とを含むことを特徴と
    する固体撮像デバイス。
  25. 【請求項２５】 請求項23または24に記載のデバイスに
    おいて、前記雑音低減手段は、前記素子のゼロレベルに
    対して設定した第２の基準レベルと該素子の各画素列が
    出力するレベルとの差を前記電荷／電圧変換手段にとも
    なうオフセットレベルとして記憶するオフセット記憶手
    段と、 該各画素列に応じて前記オフセット記憶手段から読み出
    したオフセットレベルと各画素列からのディジタル信号
    とをそれぞれ供給して該ディジタル信号が含むオフセッ
    ト成分を相殺するオフセット除去手段とを含むことを特
    徴とする固体撮像デバイス。
  26. 【請求項２６】 請求項１ないし25のいずれか一項に記
    載のデバイスにおいて、該デバイスは、前記垂直転送手
    段の駆動タイミングを示す信号を生成するタイミング生
    成手段と、 該駆動タイミングに対応して前記垂直転送手段を駆動さ
    せる駆動信号を生成する駆動信号生成手段とを含み、 前記タイミング生成手段および前記駆動信号生成手段が
    オンチップ化されていることを特徴とする固体撮像デバ
    イス。
  27. 【請求項２７】 請求項26に記載のデバイスにおいて、
    前記駆動信号生成手段は、供給される複数種類の駆動タ
    イミング信号を一組にしながら、分散配置されているこ
    とを特徴とする固体撮像デバイス。
  28. 【請求項２８】 請求項１ないし27のいずれか一項に記
    載のデバイスにおいて、該デバイスは、前記入射光を集
    光させる光学系と供給されるディジタル信号に信号処理
    を施す信号処理手段との間に配されていることを特徴と
    する固体撮像装置。
  29. 【請求項２９】 請求項28に記載の装置において、該装
    置は、前記信号処理手段で得られた信号を画像表示する
    表示手段と、 前記信号処理手段からの出力を記録媒体に記録する記録
    手段と、 前記信号処理手段からの出力を送出する伝送手段とを含
    むことを特徴とする固体撮像装置。
  30. 【請求項３０】 請求項29に記載の装置において、該デ
    バイスが、前記入射光を集光させる光学系により結像す
    る位置に配設され、 さらに、供給されるディジタル信号に信号処理を施す信
    号処理手段の前段には、該素子に対して設定した基準レ
    ベルと各画素列が出力するレベルとの差を解消する雑音
    低減手段が配設されることを特徴とする固体撮像装置。
  31. 【請求項３１】 請求項30に記載の装置において、前記
    雑音低減手段は、前記素子の電荷／電圧変換利得に対し
    て設定した第１の基準レベルと各画素列が出力するレベ
    ルとの差を感度変動値として記憶する感度差記憶手段
    と、 該各画素列に応じて前記感度差記憶手段から読み出した
    感度変動値を対応する画素列からのディジタル信号にそ
    れぞれ乗算する感度対応乗算手段と、 該素子のゼロレベルに対して設定した第２の基準レベル
    と各画素列が出力するレベルとの差を前記電荷／電圧変
    換手段にともなうオフセットレベルとして記憶するオフ
    セット記憶手段と、 該各画素列に応じて前記オフセット記憶手段から読み出
    したオフセットレベルと各画素列からのディジタル信号
    とをそれぞれ供給して該ディジタル信号が含むオフセッ
    ト成分を相殺するオフセット除去手段とを含むことを特
    徴とする固体撮像装置。
  32. 【請求項３２】 被写界からの入射光を電気信号に変換
    する複数の撮像素子が２次元に配設され、該撮像素子か
    ら変換された信号を読み出す信号読出し方法において、
    該方法は、 前記入射光を各撮像素子で信号電荷に変換し、蓄積する
    第１の工程と、 蓄積した信号電荷を読み出すとともに、列方向に該信号
    電荷を列方向の末端まで順次転送する第２の工程と、 転送した信号電荷をアナログ電圧信号に変換する第３の
    工程と、 該アナログ電圧信号が含むノイズ成分を除去する第４の
    工程と、 前記ノイズ成分が除去されたアナログ電圧信号をディジ
    タル信号に変換する第５の工程と、 得られたディジタル信号を一時格納する第６の工程と、 格納したディジタル信号を供給されるアドレス信号に応
    じて水平に読み出す第７の工程とを含むことを特徴とす
    る信号読出し方法。
  33. 【請求項３３】 請求項32に記載の方法において、該方
    法は、第７の工程の後、前記ディジタル信号に含まれる
    固定パターンの雑音を除去する第８の工程を含むことを
    特徴とする信号読出し方法。
  34. 【請求項３４】 入射光を該入射光の強さに応じて信号
    電荷に変換し、蓄積する２次元に配された複数の撮像素
    子と、 該撮像素子のそれぞれに隣接して配されるとともに、該
    撮像素子に蓄積された信号電荷を列方向に転送する複数
    の転送電極、および前記撮像素子に蓄積した信号電荷を
    所定の転送電極に供給する制御を前記撮像素子と前記転
    送電極との間で行う複数の読出しゲート手段を含む垂直
    転送手段と、 前記転送電極を介して列方向に転送供給された信号電荷
    をアナログ電圧信号に変換し、該アナログ電圧信号にア
    ナログ信号処理を施す複数のアナログ変換手段と、 該アナログ変換手段からの出力信号をディジタル信号に
    変換して、該ディジタル信号を記憶する複数のディジタ
    ル変換手段と、 該ディジタル変換手段に対して前記記憶したディジタル
    信号を所望の順序で読み出す制御を行う複数の水平読出
    し手段と、 該水平読出しの制御に応じて読み出したディジタル信号
    を外部に出力する出力手段と、 前記アナログ変換手段、前記ディジタル変換手段、前記
    水平読出し手段、および前記出力手段の動作を制御する
    制御手段とを含む固体撮像デバイスが、前記入射光を集
    光させる光学系により結像する位置に配設され、 前記素子に対して設定した基準レベルと該素子の各画素
    列が出力するレベルとの差を解消したディジタル信号に
    する雑音低減手段と、 該レベル差の解消したディジタル信号に対して信号処理
    を施す信号処理手段とを含むことを特徴とする固体撮像
    装置。
  35. 【請求項３５】 入射光を該入射光の強さに応じて信号
    電荷に変換し、蓄積する２次元に配された複数の撮像素
    子と、 該撮像素子のそれぞれに隣接して配されるとともに、該
    撮像素子に蓄積された信号電荷を列方向に転送する複数
    の転送電極、および前記撮像素子に蓄積した信号電荷を
    所定の転送電極に供給する制御を前記撮像素子と前記転
    送電極との間で行う複数の読出しゲート手段を含む垂直
    転送手段と、 前記転送電極を介して列方向に転送供給された信号電荷
    をアナログ電圧信号に変換し、該アナログ電圧信号にア
    ナログ信号処理を施す複数のアナログ変換手段と、 該アナログ変換手段からの出力信号をディジタル信号に
    変換して、該ディジタル信号を記憶する複数のディジタ
    ル変換手段と、 該ディジタル変換手段に対して前記記憶したディジタル
    信号を所望の順序で読み出す制御を行う複数の水平読出
    し手段と、 該水平読出しの制御に応じて読み出したディジタル信号
    を外部に出力する出力手段と、 前記アナログ変換手段、前記ディジタル変換手段、前記
    水平読出し手段、および前記出力手段の動作を制御する
    制御手段とを含む固体撮像デバイスが、前記入射光を集
    光させる光学系により結像する位置に配設され、 前記素子に対して設定した基準レベルと該素子の各画素
    列が出力するレベルとの差を解消したディジタル信号に
    する雑音低減手段と、 該レベル差の解消したディジタル信号に対して信号処理
    を施す信号処理手段と、 該信号処理手段で得られた信号を画像表示する表示手段
    と、 前記信号処理手段からの出力を記録媒体に記録する記録
    手段と、 前記信号処理手段からの出力を送出する伝送手段とを含
    むことを特徴とするディジタルカメラ。
  36. 【請求項３６】 請求項35に記載のカメラにおいて、前
    記雑音低減手段は、前記素子の電荷／電圧変換利得に対
    して設定した第１の基準レベルと各画素列が出力するレ
    ベルとの差を感度変動値として記憶する感度差記憶手段
    と、 該各画素列に応じて前記感度差記憶手段から読み出した
    感度変動値を対応する画素列からのディジタル信号にそ
    れぞれ乗算する感度対応乗算手段と、 該素子のゼロレベルに対して設定した第２の基準レベル
    と各画素列が出力するレベルとの差を前記電荷／電圧変
    換手段にともなうオフセットレベルとして記憶するオフ
    セット記憶手段と、 該各画素列に応じて前記オフセット記憶手段から読み出
    したオフセットレベルと各画素列からのディジタル信号
    とをそれぞれ供給して該ディジタル信号が含むオフセッ
    ト成分を相殺するオフセット除去手段とを含むことを特
    徴とするディジタルカメラ。
JP2000343441A 2000-11-10 2000-11-10 固体撮像デバイスおよび固体撮像装置 Expired - Fee Related JP4398082B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000343441A JP4398082B2 (ja) 2000-11-10 2000-11-10 固体撮像デバイスおよび固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000343441A JP4398082B2 (ja) 2000-11-10 2000-11-10 固体撮像デバイスおよび固体撮像装置

Publications (2)

Publication Number Publication Date
JP2002152597A true JP2002152597A (ja) 2002-05-24
JP4398082B2 JP4398082B2 (ja) 2010-01-13

Family

ID=18817808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000343441A Expired - Fee Related JP4398082B2 (ja) 2000-11-10 2000-11-10 固体撮像デバイスおよび固体撮像装置

Country Status (1)

Country Link
JP (1) JP4398082B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
JP2008109264A (ja) * 2006-10-24 2008-05-08 Sony Corp 固体撮像装置及び撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
JP2008109264A (ja) * 2006-10-24 2008-05-08 Sony Corp 固体撮像装置及び撮像装置
US8269863B2 (en) 2006-10-24 2012-09-18 Sony Corporation Solid-state image pickup device and image pickup apparatus

Also Published As

Publication number Publication date
JP4398082B2 (ja) 2010-01-13

Similar Documents

Publication Publication Date Title
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4475665B2 (ja) 固体撮像装置
JP5342969B2 (ja) 撮像装置及び撮像方法
US8384804B2 (en) Imaging apparatus for processing noise signal and photoelectric conversion signal
US20100128151A1 (en) Image pickup apparatus
TW201415886A (zh) 固態成像裝置，固態成像裝置之信號處理方法，及電子設備
US20100149392A1 (en) Solid-state imaging device, driving method thereof, and imaging device
JP2005347932A (ja) 固体撮像装置および撮像システム
JP3937716B2 (ja) 固体撮像装置及び撮像システム
KR20060093301A (ko) 고체 촬상 디바이스, 고체 촬상 디바이스 구동 방법 및촬상 장치
JP2708455B2 (ja) 固体撮像装置
US20050105836A1 (en) Image apparatus, driving method, and camera
JP2007295230A (ja) 固体撮像装置およびその駆動方法、カメラ
JP2007135200A (ja) 撮像方法および撮像装置並びに駆動装置
JP2005348041A (ja) 固体撮像装置および撮像システム
JP2009017459A (ja) Ｃｃｄ型固体撮像素子及びその駆動方法並びに撮像装置
JP2006129418A (ja) 電荷転送型固体撮像素子の駆動方法及び撮像方法並びに撮像装置
JP2001245213A (ja) 撮像装置
US6980244B1 (en) Solid state image pickup device, driving method thereof and camera
JP2000299817A (ja) 固体撮像素子およびその駆動方法並びにカメラシステム
JPH06245145A (ja) 固体撮像装置の駆動方法
JP5340374B2 (ja) 撮像装置及び撮像システム
JP2867680B2 (ja) 固体撮像装置の駆動方法
JP2007143067A (ja) 撮像装置及び撮像システム
JP2006222762A (ja) 撮像装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees