JP2002141816A - 並列信号受信回路 - Google Patents
並列信号受信回路Info
- Publication number
- JP2002141816A JP2002141816A JP2000334484A JP2000334484A JP2002141816A JP 2002141816 A JP2002141816 A JP 2002141816A JP 2000334484 A JP2000334484 A JP 2000334484A JP 2000334484 A JP2000334484 A JP 2000334484A JP 2002141816 A JP2002141816 A JP 2002141816A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- channel
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 高速で多チャンネル動作が要求される並列信
号伝送系において、チャンネル間のクロストークを抑制
できる。 【解決手段】 一つの集積回路の並列信号受信回路であ
る多チャンネル並列回路１００の第１チャンネルでは、
入力信号を受ける増幅器１１１、出力信号を送出するバ
ッファー１１２、および出力レベル固定回路１１３を備
えている。出力レベル固定回路１１３は、増幅器１１１
とバッファー１１２との間に直列に接続されており、増
幅器１１１で増幅された入力信号を受けて論理レベル信
号に変換しバッファー１１２へ出力する。出力レベル固
定回路１１３は、入力信号の受信レベルを計測し、入力
信号の断または所定値以下の受信レベルを検出した場合
にはその出力を一つの出力レベル値に固定する。固定さ
れる出力レベル値は論理レベルの「Ｌ」または「Ｈ」が
好ましい。
号伝送系において、チャンネル間のクロストークを抑制
できる。 【解決手段】 一つの集積回路の並列信号受信回路であ
る多チャンネル並列回路１００の第１チャンネルでは、
入力信号を受ける増幅器１１１、出力信号を送出するバ
ッファー１１２、および出力レベル固定回路１１３を備
えている。出力レベル固定回路１１３は、増幅器１１１
とバッファー１１２との間に直列に接続されており、増
幅器１１１で増幅された入力信号を受けて論理レベル信
号に変換しバッファー１１２へ出力する。出力レベル固
定回路１１３は、入力信号の受信レベルを計測し、入力
信号の断または所定値以下の受信レベルを検出した場合
にはその出力を一つの出力レベル値に固定する。固定さ
れる出力レベル値は論理レベルの「Ｌ」または「Ｈ」が
好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、電気信号を入力し
論理レベル信号を出力する多チャンネルの並列信号受信
回路に関し、特に、増幅度が大きくモノシリック集積化
されている場合にチャンネル間のクロストーク（信号干
渉）を抑制できる並列信号受信回路に関する。
論理レベル信号を出力する多チャンネルの並列信号受信
回路に関し、特に、増幅度が大きくモノシリック集積化
されている場合にチャンネル間のクロストーク（信号干
渉）を抑制できる並列信号受信回路に関する。
【０００２】
【従来の技術】近年、通信技術の進歩，発展に伴って、
幹線系のみならず、伝送端局装置，交換機等の通信機器
間もしくは通信機器内、またはコンピュータ間もしくは
コンピュータ内における高速データ伝送が必要となって
いる。このような高速伝送系においては、高速な信号を
並列化し、やや低速な信号に分離して伝送する並列伝送
が行われている。このような並列伝送系に用いられる多
チャンネルの並列信号受信回路では、微小振幅の入力信
号を増幅し、大振幅の論理信号にして出力するので、増
幅度が大きい。
幹線系のみならず、伝送端局装置，交換機等の通信機器
間もしくは通信機器内、またはコンピュータ間もしくは
コンピュータ内における高速データ伝送が必要となって
いる。このような高速伝送系においては、高速な信号を
並列化し、やや低速な信号に分離して伝送する並列伝送
が行われている。このような並列伝送系に用いられる多
チャンネルの並列信号受信回路では、微小振幅の入力信
号を増幅し、大振幅の論理信号にして出力するので、増
幅度が大きい。
【０００３】従来、この種の並列信号受信回路では、例
えば、図５に概要が示されている集積化された多チャン
ネル並列回路１０がある。多チャンネル並列回路１０
は、第１チャンネルから第２チャンネル以降に続き、信
号を入力する増幅器１１，２１，・・および信号を出力
する出力バッファー１２，２２，・・を一つの集積回路
内に備えている。従って、このような回路構成では、隣
接されるチャンネル間の信号の回り込みは避けられな
い。
えば、図５に概要が示されている集積化された多チャン
ネル並列回路１０がある。多チャンネル並列回路１０
は、第１チャンネルから第２チャンネル以降に続き、信
号を入力する増幅器１１，２１，・・および信号を出力
する出力バッファー１２，２２，・・を一つの集積回路
内に備えている。従って、このような回路構成では、隣
接されるチャンネル間の信号の回り込みは避けられな
い。
【０００４】一方、並列伝送系においては必ずしも受信
回路の全チャンネルが使用されず、また断線などの障害
により入力信号の断となる場合がある。このような場
合、未使用のチャンネルおよび入力信号の断となったチ
ャンネルの受信回路から出力される信号は論理不定とな
り発振状態となる。
回路の全チャンネルが使用されず、また断線などの障害
により入力信号の断となる場合がある。このような場
合、未使用のチャンネルおよび入力信号の断となったチ
ャンネルの受信回路から出力される信号は論理不定とな
り発振状態となる。
【０００５】例えば、図６に示されるように第１チャン
ネルの入力信号が断となった場合、この発振状態の出力
信号が集積回路の基板またはパッケージを介して第２チ
ャンネルの入力端に回り込み、増幅器により増幅された
大振幅の発振状態の出力信号を生じる。出力信号は、こ
の大振幅の発振状態信号により第２チャンネルの入力信
号の信号／雑音比（Ｓ／Ｎ比）を劣化させてしまう。従
来では、並列伝送系において扱っている信号帯域が狭い
ためにこのような回り込みの影響を受けることが殆どな
かった。しかしながら、最近では、多チャンネル並列回
路のモノリシック集積化とチャンネルあたりの信号速度
の高速化とに伴い、チャンネル間の回り込みによるＳ／
Ｎ比の劣化を防ぐことが強く要求されるようになった。
ネルの入力信号が断となった場合、この発振状態の出力
信号が集積回路の基板またはパッケージを介して第２チ
ャンネルの入力端に回り込み、増幅器により増幅された
大振幅の発振状態の出力信号を生じる。出力信号は、こ
の大振幅の発振状態信号により第２チャンネルの入力信
号の信号／雑音比（Ｓ／Ｎ比）を劣化させてしまう。従
来では、並列伝送系において扱っている信号帯域が狭い
ためにこのような回り込みの影響を受けることが殆どな
かった。しかしながら、最近では、多チャンネル並列回
路のモノリシック集積化とチャンネルあたりの信号速度
の高速化とに伴い、チャンネル間の回り込みによるＳ／
Ｎ比の劣化を防ぐことが強く要求されるようになった。
【０００６】
【発明が解決しようとする課題】上述した従来の並列信
号受信回路では、未使用のチャンネルおよび入力信号の
断となったチャンネルの受信回路から出力される信号は
論理不定となり発振状態となるので、この発振状態の信
号が集積回路の基板またはパッケージを介して隣接する
チャンネルの入力端に回り込み、増幅器により増幅され
た大振幅の発振状態の出力信号を生じ、チャンネルあた
りの信号速度の高速化ともに伴い、チャンネル間の回り
込みによるＳ／Ｎ比の劣化を生じるという問題点があ
る。
号受信回路では、未使用のチャンネルおよび入力信号の
断となったチャンネルの受信回路から出力される信号は
論理不定となり発振状態となるので、この発振状態の信
号が集積回路の基板またはパッケージを介して隣接する
チャンネルの入力端に回り込み、増幅器により増幅され
た大振幅の発振状態の出力信号を生じ、チャンネルあた
りの信号速度の高速化ともに伴い、チャンネル間の回り
込みによるＳ／Ｎ比の劣化を生じるという問題点があ
る。
【０００７】本発明の課題は、このような問題点を解決
し、高速で多チャンネル動作が要求される並列信号伝送
系において、チャンネル間のクロストークを抑制できる
並列信号受信回路を提供することである。
し、高速で多チャンネル動作が要求される並列信号伝送
系において、チャンネル間のクロストークを抑制できる
並列信号受信回路を提供することである。
【０００８】
【課題を解決するための手段】本発明による並列信号受
信回路は、電気信号を入力し論理レベル信号を出力する
多チャンネルの並列信号受信回路であって、それぞれの
チャンネルを形成する回路に、入力信号が所定値より低
下した場合にその出力レベルを一つの値に固定する出力
レベル固定回路を備えている。
信回路は、電気信号を入力し論理レベル信号を出力する
多チャンネルの並列信号受信回路であって、それぞれの
チャンネルを形成する回路に、入力信号が所定値より低
下した場合にその出力レベルを一つの値に固定する出力
レベル固定回路を備えている。
【０００９】この構成により、入力信号のレベルが所定
値より低下した場合、出力レベルの一つの値に固定した
信号が出力されるので、発振状態を避けることができ、
従って、チャンネル間の信号干渉を抑制することができ
る。
値より低下した場合、出力レベルの一つの値に固定した
信号が出力されるので、発振状態を避けることができ、
従って、チャンネル間の信号干渉を抑制することができ
る。
【００１０】上記出力レベル固定回路は、入力信号の振
幅に対してヒステリシスのある特性を有する多値保持回
路であること、また、このヒステリシスの幅は可変であ
ることが好ましい。更に、上記多値保持回路は識別値可
変な２値保持回路であり、シュミットトリガ回路であっ
てもよい。
幅に対してヒステリシスのある特性を有する多値保持回
路であること、また、このヒステリシスの幅は可変であ
ることが好ましい。更に、上記多値保持回路は識別値可
変な２値保持回路であり、シュミットトリガ回路であっ
てもよい。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図示されるブロックは本発
明にかかわる主要な機能のみにまとめてあり、回路とし
て必要であるが本発明と直接関係のない部分は省略して
ある。
て図面を参照して説明する。図示されるブロックは本発
明にかかわる主要な機能のみにまとめてあり、回路とし
て必要であるが本発明と直接関係のない部分は省略して
ある。
【００１２】図１は本発明の実施の一形態を示す機能ブ
ロック図である。図１に示された並列信号受信回路で
は、多チャンネル並列回路１００が、第１チャンネルか
ら第２チャンネル以降に続く複数のチャンネルに対し、
信号を入力する増幅器１１１，１２１，・・、信号を出
力するバッファー１１２，１２２，・・、および出力レ
ベル固定回路１１３，１２３，・・を一つの集積回路内
に備えている。
ロック図である。図１に示された並列信号受信回路で
は、多チャンネル並列回路１００が、第１チャンネルか
ら第２チャンネル以降に続く複数のチャンネルに対し、
信号を入力する増幅器１１１，１２１，・・、信号を出
力するバッファー１１２，１２２，・・、および出力レ
ベル固定回路１１３，１２３，・・を一つの集積回路内
に備えている。
【００１３】増幅器１１１，１２１は、例えば直列配置
された前置増幅器および主増幅器である。バッファー１
１２，１２２は出力する論理レベルの信号を受けて一時
格納している。
された前置増幅器および主増幅器である。バッファー１
１２，１２２は出力する論理レベルの信号を受けて一時
格納している。
【００１４】出力レベル固定回路１１３は、第１チャン
ネルで増幅器１１１とバッファー１１２との間に直列に
接続されており、増幅器１１１で増幅された入力信号を
受けて論理レベル信号に変換しバッファー１１２へ出力
している。出力レベル固定回路１１３は、入力信号の受
信レベルを計測し、入力信号の断または所定値以下の受
信レベルを検出した場合にはその出力を一つの出力レベ
ル値に固定する。
ネルで増幅器１１１とバッファー１１２との間に直列に
接続されており、増幅器１１１で増幅された入力信号を
受けて論理レベル信号に変換しバッファー１１２へ出力
している。出力レベル固定回路１１３は、入力信号の受
信レベルを計測し、入力信号の断または所定値以下の受
信レベルを検出した場合にはその出力を一つの出力レベ
ル値に固定する。
【００１５】他の出力レベル固定回路１２３・・につい
ても、各チャンネルで同様に機能する。
ても、各チャンネルで同様に機能する。
【００１６】次に、図２に図１を併せ参照して第１チャ
ンネルで入力信号の断が発生した場合について説明す
る。
ンネルで入力信号の断が発生した場合について説明す
る。
【００１７】第１チャンネルで入力信号の断が発生した
場合、図２に示される例では、出力レベル固定回路１１
３は第１チャンネルで出力中の論理レベル「Ｌ」に保持
され固定されている。信号断の発生時期が論理レベルの
「Ｈ」であれば「Ｈ」に固定される。固定する論理レベ
ル値は別途定める出力レベル値であってもよい。すなわ
ち、出力信号のレベル値が一つに固定されるので、他の
チャンネルは勿論、隣接する第２チャンネルへの回り込
みも皆無となる。
場合、図２に示される例では、出力レベル固定回路１１
３は第１チャンネルで出力中の論理レベル「Ｌ」に保持
され固定されている。信号断の発生時期が論理レベルの
「Ｈ」であれば「Ｈ」に固定される。固定する論理レベ
ル値は別途定める出力レベル値であってもよい。すなわ
ち、出力信号のレベル値が一つに固定されるので、他の
チャンネルは勿論、隣接する第２チャンネルへの回り込
みも皆無となる。
【００１８】（実施例１）次に、図３を参照して上記出
力レベル固定回路の具体的な回路について説明する。
力レベル固定回路の具体的な回路について説明する。
【００１９】図示された多チャンネル並列回路２００
は、第１チャンネルから第２チャンネル以降に続く複数
のチャンネルに対して、入力信号を受ける増幅器２１
１，２２１，・・、出力信号を送出するバッファー２１
２，２２２，・・、および多値保持回路２１３，２２
３，・・を一つの集積回路内に備えている。
は、第１チャンネルから第２チャンネル以降に続く複数
のチャンネルに対して、入力信号を受ける増幅器２１
１，２２１，・・、出力信号を送出するバッファー２１
２，２２２，・・、および多値保持回路２１３，２２
３，・・を一つの集積回路内に備えている。
【００２０】上記図１で示されたものと同一の名称のも
のは同一機能を有するので、その説明は省略する。
のは同一機能を有するので、その説明は省略する。
【００２１】多値保持回路２１３は、第１チャンネルで
増幅器２１１とバッファー２１２との間に直列に接続さ
れており、増幅器２１１で増幅された入力信号を受けて
論理レベル信号に変換しバッファー２１２へ出力してい
る。多値保持回路２１３は、入力信号の振幅に対してヒ
ステリシスのある特性を有しており、この特性上で受信
レベル値を予め設定している。多値保持回路２１３は、
入力信号がこの設定値より低下した際、出力レベル値を
予め定めた複数の値の一つに固定する。通常は論理レベ
ルの「Ｌ」または「Ｈ」に保持して固定するが、この出
力レベル値は「Ｌ」および「Ｈ」に限定されることはな
い。
増幅器２１１とバッファー２１２との間に直列に接続さ
れており、増幅器２１１で増幅された入力信号を受けて
論理レベル信号に変換しバッファー２１２へ出力してい
る。多値保持回路２１３は、入力信号の振幅に対してヒ
ステリシスのある特性を有しており、この特性上で受信
レベル値を予め設定している。多値保持回路２１３は、
入力信号がこの設定値より低下した際、出力レベル値を
予め定めた複数の値の一つに固定する。通常は論理レベ
ルの「Ｌ」または「Ｈ」に保持して固定するが、この出
力レベル値は「Ｌ」および「Ｈ」に限定されることはな
い。
【００２２】他の多値保持回路２２３・・についても、
各チャンネルで同様に機能する。
各チャンネルで同様に機能する。
【００２３】（実施例２）次に、図４を参照して上記出
力レベル固定回路の具体的な回路について説明する。
力レベル固定回路の具体的な回路について説明する。
【００２４】図示された多チャンネル並列回路３００
は、第１チャンネルから第２チャンネル以降に続く複数
のチャンネルに対して、入力信号を受ける増幅器３１
１，３２１，・・、出力信号を送出するバッファー３１
２，３２２，・・、およびシュミットトリガ回路３１
３，３２３，・・を一つの集積回路内に備えている。
は、第１チャンネルから第２チャンネル以降に続く複数
のチャンネルに対して、入力信号を受ける増幅器３１
１，３２１，・・、出力信号を送出するバッファー３１
２，３２２，・・、およびシュミットトリガ回路３１
３，３２３，・・を一つの集積回路内に備えている。
【００２５】上記図１で示されたものと同一の名称のも
のは同一機能を有するので、その説明は省略する。
のは同一機能を有するので、その説明は省略する。
【００２６】シュミットトリガ回路３１３は、第１チャ
ンネルで増幅器３１１とバッファー３１２との間に直列
に接続されており、増幅器３１１で増幅された入力信号
を受けて論理レベル信号に変換しバッファー３１２へ出
力している。シュミットトリガ回路３１３は、上述した
多値保持回路と同様な機能を有しており、入力信号の振
幅に対して有するヒステリシス特性上で二つの受信レベ
ル値を予め設定している。シュミットトリガ回路３１３
は、入力信号が断となる設定値より低下した際、出力す
る論理レベル値を「Ｌ」または「Ｈ」に保持して固定す
る。
ンネルで増幅器３１１とバッファー３１２との間に直列
に接続されており、増幅器３１１で増幅された入力信号
を受けて論理レベル信号に変換しバッファー３１２へ出
力している。シュミットトリガ回路３１３は、上述した
多値保持回路と同様な機能を有しており、入力信号の振
幅に対して有するヒステリシス特性上で二つの受信レベ
ル値を予め設定している。シュミットトリガ回路３１３
は、入力信号が断となる設定値より低下した際、出力す
る論理レベル値を「Ｌ」または「Ｈ」に保持して固定す
る。
【００２７】他のシュミットトリガ回路３２３・・につ
いても、各チャンネルで同様に機能する。
いても、各チャンネルで同様に機能する。
【００２８】
【発明の効果】以上説明したように本発明によれば、集
積回路である多チャンネル並列回路におけるそれぞれの
チャンネルの受信回路が、入力信号が所定値より低下し
た場合にその出力レベルを一つの値に固定する出力レベ
ル固定回路を備えている。
積回路である多チャンネル並列回路におけるそれぞれの
チャンネルの受信回路が、入力信号が所定値より低下し
た場合にその出力レベルを一つの値に固定する出力レベ
ル固定回路を備えている。
【００２９】この構成によって、高速で多チャンネル動
作が要求される並列信号伝送系においてチャンネル間の
クロストークを抑制できるという効果を得ることができ
る。
作が要求される並列信号伝送系においてチャンネル間の
クロストークを抑制できるという効果を得ることができ
る。
【図１】本発明の実施の一形態を示す機能ブロック図で
ある。
ある。
【図２】図１における入出力信号の一形態を示す波形図
である。
である。
【図３】本発明における第１の実施の一形態を示す機能
ブロック図である。
ブロック図である。
【図４】本発明における第２の実施の一形態を示す機能
ブロック図である。
ブロック図である。
【図５】従来の一例を示す機能ブロック図である。
【図６】図５における入出力信号の一例を示す波形図で
ある。
ある。
１００、２００、３００ 多チャンネル並列回路 １１１、１２１、２１１、２２１、３１１、３２１
増幅器 １１２、１２２、２１２、２２２、３１２、３２２
バッファー １１３、１２３ 出力レベル固定回路 ２１３、２２３ 多値保持回路 ３１３、３２３ シュミットトリガ回路
増幅器 １１２、１２２、２１２、２２２、３１２、３２２
バッファー １１３、１２３ 出力レベル固定回路 ２１３、２２３ 多値保持回路 ３１３、３２３ シュミットトリガ回路
Claims (6)
- 【請求項１】 電気信号を入力し論理レベル信号を出力
する多チャンネルの並列信号受信回路において、それぞ
れのチャンネルを形成する回路に、入力信号が所定値よ
り低下した場合にその出力レベルを一つの値に固定する
出力レベル固定回路を備え、チャンネル間の信号干渉を
抑制することを特徴とする並列信号受信回路。 - 【請求項２】 請求項１において、前記出力レベル固定
回路は、入力信号の振幅に対してヒステリシスのある特
性を有する多値保持回路であることを特徴とする並列信
号受信回路。 - 【請求項３】 請求項２において、前記ヒステリシスの
幅は可変であることを特徴とする並列信号受信回路。 - 【請求項４】 請求項２において、前記多値保持回路は
識別値可変な２値保持回路であることを特徴とする並列
信号受信回路。 - 【請求項５】 請求項２において、前記多値保持回路は
シュミットトリガ回路であることを特徴とする並列信号
受信回路。 - 【請求項６】 請求項１において、多チャンネルの受信
回路がモノシリック集積化された一つの集積回路である
ことを特徴とする並列信号受信回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334484A JP2002141816A (ja) | 2000-11-01 | 2000-11-01 | 並列信号受信回路 |
| US09/984,812 US6583400B2 (en) | 2000-11-01 | 2001-10-31 | Multichannel receiver circuit for parallel reception |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334484A JP2002141816A (ja) | 2000-11-01 | 2000-11-01 | 並列信号受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002141816A true JP2002141816A (ja) | 2002-05-17 |
Family
ID=18810391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000334484A Pending JP2002141816A (ja) | 2000-11-01 | 2000-11-01 | 並列信号受信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6583400B2 (ja) |
| JP (1) | JP2002141816A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937592B1 (en) * | 2000-09-01 | 2005-08-30 | Intel Corporation | Wireless communications system that supports multiple modes of operation |
| US6567387B1 (en) * | 2000-11-07 | 2003-05-20 | Intel Corporation | System and method for data transmission from multiple wireless base transceiver stations to a subscriber unit |
| US20020136287A1 (en) * | 2001-03-20 | 2002-09-26 | Heath Robert W. | Method, system and apparatus for displaying the quality of data transmissions in a wireless communication system |
| US7149254B2 (en) * | 2001-09-06 | 2006-12-12 | Intel Corporation | Transmit signal preprocessing based on transmit antennae correlations for multiple antennae systems |
| US20030067890A1 (en) * | 2001-10-10 | 2003-04-10 | Sandesh Goel | System and method for providing automatic re-transmission of wirelessly transmitted information |
| US7336719B2 (en) * | 2001-11-28 | 2008-02-26 | Intel Corporation | System and method for transmit diversity base upon transmission channel delay spread |
| US7012978B2 (en) * | 2002-03-26 | 2006-03-14 | Intel Corporation | Robust multiple chain receiver |
| US20040198276A1 (en) * | 2002-03-26 | 2004-10-07 | Jose Tellado | Multiple channel wireless receiver |
| US20030235252A1 (en) * | 2002-06-19 | 2003-12-25 | Jose Tellado | Method and system of biasing a timing phase estimate of data segments of a received signal |
| US7650081B2 (en) * | 2004-05-26 | 2010-01-19 | Alcatel-Lucent Usa Inc. | Method and apparatus for receiving frequency modulated signals on an intensity modulated optical carrier |
| JP2008527882A (ja) * | 2005-01-14 | 2008-07-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 音声信号の音響レベルを周波数に依存して増幅する信号処理装置及び音声システム及びその方法 |
| JP4550712B2 (ja) * | 2005-10-17 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 受光回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191462A (en) * | 1990-05-11 | 1993-03-02 | At&T Bell Laboratories | Fiber optic transmission distortion compensation |
| US5214527A (en) * | 1990-09-26 | 1993-05-25 | Bell Communications Research, Inc. | Electronically switched multiple-channel optical receiver |
| US5578399A (en) * | 1995-09-15 | 1996-11-26 | Olsen; Ib I. | Polymeric current collector for solid state electrochemical device |
| US6307660B1 (en) * | 1997-01-28 | 2001-10-23 | Tellium, Inc. | Optical receiver particularly useful for a multi-wavelength receiver array |
-
2000
- 2000-11-01 JP JP2000334484A patent/JP2002141816A/ja active Pending
-
2001
- 2001-10-31 US US09/984,812 patent/US6583400B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6583400B2 (en) | 2003-06-24 |
| US20020050558A1 (en) | 2002-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3137809B2 (ja) | 送受信回路 | |
| JP2002141816A (ja) | 並列信号受信回路 | |
| US6819182B2 (en) | High isolation/high speed buffer amplifier | |
| US20050193302A1 (en) | Test switching circuit for a high speed data interface | |
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| KR100458141B1 (ko) | 오디오신호들을전송하기위한회로장치 | |
| US11984941B2 (en) | Rejection of end-of-packet dribble in high speed universal serial bus repeaters | |
| US7551897B1 (en) | Method and apparatus for performing transmit pre-emphasis | |
| EP0860053A2 (en) | Universal receiver device | |
| KR100893334B1 (ko) | 다단 증폭기 및 집적 회로 | |
| CN114448462A (zh) | 用于信号发射/接收的模块以及相应的通信设备 | |
| US6362674B1 (en) | Method and apparatus for providing noise immunity for a binary signal path on a chip | |
| US20040160276A1 (en) | Multistaged amplification circuit | |
| US8698537B1 (en) | Method and apparatus for reducing jitter in a transmitter | |
| KR100904845B1 (ko) | 전송 라인 장치 | |
| US20240136992A1 (en) | Gain control device, method and data amplification device using the same | |
| JPH0744473A (ja) | 信号授受回路 | |
| GB2396279A (en) | Simultaneous bidirectional differential signalling interface with echo cancellation | |
| JP3398955B2 (ja) | 並列光信号伝送用のアレイ送信回路およびアレイ受信回路 | |
| US20230044184A1 (en) | Interface circuit and interface device | |
| EP1410590B1 (en) | Low swing communication system | |
| US6737894B1 (en) | Method and apparatus for generating impedance matched output signals for an integrated circuit device | |
| JPH08265210A (ja) | 高周波無線送信装置 | |
| JPH11136194A (ja) | 光バス回路装置の光源の制御方法 | |
| JPH11163716A (ja) | 差動論理を使用したデジタル回路のための回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050413 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050413 |