JP2002141303A - Simultaneous on-site depositing of silicon in diffusion barrier material having improved wettability, barrier efficiency, and device reliability - Google Patents

Simultaneous on-site depositing of silicon in diffusion barrier material having improved wettability, barrier efficiency, and device reliability

Info

Publication number
JP2002141303A
JP2002141303A JP2001228053A JP2001228053A JP2002141303A JP 2002141303 A JP2002141303 A JP 2002141303A JP 2001228053 A JP2001228053 A JP 2001228053A JP 2001228053 A JP2001228053 A JP 2001228053A JP 2002141303 A JP2002141303 A JP 2002141303A
Authority
JP
Japan
Prior art keywords
silicon
barrier
copper
nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001228053A
Other languages
Japanese (ja)
Inventor
Richard A Faust
エイ、ファウスト リチャード
Qing-Tang Jiang
− タン ジャン クイン
Joing-Ping Lu
− ピン ルー ジオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/895,520 external-priority patent/US7655555B2/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2002141303A publication Critical patent/JP2002141303A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a copper interconnection layer (110) having a barrier (106) made of transition metal-silicon-nitride. SOLUTION: Transition metal-nitride and silicon are deposited at the same time by reactive sputtering in an atmosphere containing silicon to form the barrier (106). Then, the copper layer (110) having good adhesive ability is deposited on the barrier (106) made of transition metal-silicon-nitride.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、総じて半導体デバ
イスの相互接続層の分野に関し、特に銅相互接続層用拡
散障壁に関する。
FIELD OF THE INVENTION The present invention relates generally to the field of interconnect layers for semiconductor devices, and more particularly to a diffusion barrier for a copper interconnect layer.

【0002】[0002]

【従来技術】半導体デバイスの密度が増すにつれて、半
導体デバイスを互いに接続するための相互接続層に対す
る要求項目が増えてくる。したがって、そのような要求
の一つが伝統的なアルミニウム金属の相互接続層から銅
相互接続層への切り替えである。残念ながら、半導体製
造環境に適した銅エッチング法を求めるのは容易ではな
い。この銅エッチングの問題を克服するため、複数のダ
マシーン法が開発されている。
2. Description of the Related Art As the density of semiconductor devices increases, the requirements on interconnect layers for connecting the semiconductor devices to each other increase. Therefore, one such requirement is the switch from traditional aluminum metal interconnect layers to copper interconnect layers. Unfortunately, it is not easy to find a copper etching method suitable for a semiconductor manufacturing environment. To overcome this copper etching problem, several damascene methods have been developed.

【0003】あるダマシーン法では、まずIMDが形成
される。このIMDにパターンを配列し、エッチングを
する。障壁層14と銅シード層を構造体上に堆積させ
る。この障壁層14は標準的にタンタル、窒化タンタ
ル、あるいはこの他の窒化二成分遷移金属である。前記
銅層は前記シード層上に電気メッキすることにより堆積
する。化学機械的研磨(CMD)を行うことによりIM
D16表面上の銅を除去することにより、図1に示すよ
うに銅製の相互接続層18が形成される。これによって
金属のエッチングを回避する。
In one damascene method, an IMD is first formed. A pattern is arranged on this IMD and etching is performed. A barrier layer 14 and a copper seed layer are deposited on the structure. The barrier layer 14 is typically tantalum, tantalum nitride, or another binary transition metal nitride. The copper layer is deposited by electroplating on the seed layer. IM by performing chemical mechanical polishing (CMD)
By removing the copper on the surface of D16, a copper interconnect layer 18 is formed, as shown in FIG. This avoids metal etching.

【0004】[0004]

【発明が解決しようとする課題】銅は高い拡散性を有す
るため障壁層14を設ける必要がある。漏れ電流やトラ
ンジスタの汚染を起こす銅の拡散の防止性能では銅相互
接続層は、この層を封入する障壁材料に大きく依存す
る。障壁材料の基本要件としては、1)よい障壁効率、
2)よい銅の濡れ性、3)障壁ボンディングに対する強
い銅が求められる。これまで最も普通に使われてきた障
壁材料は、TiN,TaおよびTaNである。TaはT
iNよりもややよいが、TiNとTaはともに最初の要
件を十分に満たしてはいない。TiNあるいはTaを銅
相互接続層における障壁材料として用いる場合、バイア
やトレンチに障壁材料を比較的厚い層に形成する必要が
ある。この障壁層は、デバイスの形状が縮小するにつれ
て有効性が失われる。TaNは、略アモルファスな組織
を有するので、よい障壁効率を示す。しかし、TaN
は、後の2つの要件をあまりよく満たしていない。銅は
TaNの表面への濡れ性がよくない。結合力が弱いため
TaNから剥離しがちである。そのため、バイア充填時
に銅部分内に空隙を生じさせ、エレクトロマイグレーシ
ョン性能に悪影響を与える。金属−シリコン−窒化物
は、濡れ性が優れている。残念ながら、金属−シリコン
−窒化物の現在の形成方法は、実施が困難であり、形成
されたその膜の抵抗率が高い。
Since copper has high diffusivity, it is necessary to provide a barrier layer 14. The ability of the copper interconnect layer to prevent copper diffusion, which can cause leakage currents and transistor contamination, depends heavily on the barrier material that encapsulates this layer. The basic requirements for barrier materials are: 1) good barrier efficiency,
2) good copper wettability; 3) strong copper for barrier bonding is required. The barrier materials most commonly used so far are TiN, Ta and TaN. Ta is T
Although slightly better than iN, both TiN and Ta do not adequately meet the initial requirements. When TiN or Ta is used as a barrier material in a copper interconnect layer, the barrier material must be formed in vias and trenches in a relatively thick layer. This barrier layer becomes less effective as device geometries shrink. Since TaN has a substantially amorphous structure, it exhibits good barrier efficiency. However, TaN
Does not meet the latter two requirements very well. Copper has poor wettability to the surface of TaN. Since the bonding force is weak, it tends to peel off from TaN. For this reason, voids are generated in the copper portion at the time of via filling, which adversely affects electromigration performance. Metal-silicon-nitride has excellent wettability. Unfortunately, current methods of forming metal-silicon-nitride are difficult to implement and the films formed have high resistivity.

【0005】[0005]

【課題を解決するための手段】本発明は、遷移金属−シ
リコン−窒化物の障壁を有する銅製相互接続層に関する
ものである。遷移金属−窒化物は、Siを含む雰囲気中
で反応性スパッタ堆積を行うことにより、Siと同時に
堆積する。次に、銅は金属−シリコン−窒化物の障壁層
上に堆積形成される。
SUMMARY OF THE INVENTION The present invention is directed to a copper interconnect layer having a transition metal-silicon-nitride barrier. The transition metal-nitride is deposited simultaneously with Si by performing reactive sputter deposition in an atmosphere containing Si. Next, copper is deposited on the metal-silicon-nitride barrier layer.

【0006】本発明の利点は、銅との接着性に優れ、低
抵抗である拡散障壁であって、高いスループットをもた
らし、実施することが容易な方法によって製造できる拡
散障壁を提供できることである。
An advantage of the present invention is that it provides a diffusion barrier that has good adhesion to copper and low resistance, provides high throughput, and can be manufactured by methods that are easy to implement.

【0007】図面に関連して本明細書を参照する当業界
の通常の熟練を有する者には、上記のおよびこの他の利
点も明らかであろう。
These and other advantages will be apparent to those of ordinary skill in the art who refer to the specification in connection with the drawings.

【0008】[0008]

【実施例】本発明を、銅製相互接続層に関連して以下に
記述する。当業界の普通の技能を有する者には、抵抗に
有意な増加がなく向上した濡れ性が求められるすべての
拡散障壁に本発明の利点が適用できることが了解できる
であろう。
DETAILED DESCRIPTION OF THE INVENTION The present invention is described below with reference to a copper interconnect layer. Those of ordinary skill in the art will appreciate that the benefits of the present invention can be applied to any diffusion barrier that requires enhanced wettability without a significant increase in resistance.

【0009】図2に本発明による遷移金属−シリコン−
窒化物の拡散障壁106が示されている。中間絶縁体
(ILD)102と金属内絶縁体(IMD)104は、
半導体本体100の上に配設される。半導体本体100
は、トランジスタ(図示せず)とアイソレーション構造
体(図示せず)を含んでいる。半導体本体100は、さ
らに当業界で知られたこの他のデバイスや構造体を含む
ことができる。半導体本体100は、他の相互接続層
(図示せず)を含んでもよく、および/または相互接続
層をIMD104の上に形成してもよい。
FIG. 2 shows a transition metal-silicon layer according to the present invention.
A nitride diffusion barrier 106 is shown. The intermediate insulator (ILD) 102 and the insulator in metal (IMD) 104
It is arranged on the semiconductor body 100. Semiconductor body 100
Includes a transistor (not shown) and an isolation structure (not shown). The semiconductor body 100 may further include other devices and structures known in the art. Semiconductor body 100 may include other interconnect layers (not shown) and / or may form an interconnect layer over IMD 104.

【0010】ILD102およびIMD104の適切な
材料は当業界で知られている。ILD102は、同じま
たは異なった材料を含んでもよい。たとえば、ILD1
02とIMD104は、PETEOS(プラズマエンハ
ンストテトラエチオクシシラン)酸化物、あるいはゼロ
ゲル、FSG(フッ素添加珪酸ガラス)、HSQ(ハイ
ドロゲンシレスキサン)有機低k(low-k)材料等の低
k材料、あるいはこれらの組み合わせを含んでもよい。
[0010] Suitable materials for ILD 102 and IMD 104 are known in the art. ILD 102 may include the same or different materials. For example, ILD1
02 and IMD 104 are low-k materials such as PETEOS (plasma enhanced tetraethyloxysilane) oxide or zero gel, FSG (fluorine-doped silicate glass), HSQ (hydrogensilesxane) organic low-k material, Alternatively, a combination of these may be included.

【0011】拡散障壁106は、ILD102とIMD
104のなかに位置している。拡散障壁106は、遷移
金属−シリコン−窒化物を含む。たとえば、拡散障壁1
06は、TaSiNあるいはWSiNを含んでもよい。
銅110は、障壁106の上に位置している。遷移金属
−シリコン−窒化物拡散障壁106は、低抵抗であり、
FSGなどの絶縁体に対する濡れ性が優れている。遷移
金属−窒化物の銅に対する濡れ性が劣るが、金属−シリ
コン−窒化物の銅に対する濡れ性は優れている。金属−
シリコン−窒化物には抵抗率が高いものがあるが、本発
明によって形成された金属−シリコン−窒化物は、N:
Si比が低く保たれている(即ち、N:S<0.6)限
り金属−窒化物と同様な抵抗率を有している。Nの含有
量が高いことがSi34を形成させる原因と考えられて
いる。Si34は高い抵抗率を有し、金属−シリコン−
窒化物の膜の総合抵抗率を増大させる。
The diffusion barrier 106 includes the ILD 102 and the IMD
104. Diffusion barrier 106 comprises a transition metal-silicon-nitride. For example, diffusion barrier 1
06 may include TaSiN or WSiN.
Copper 110 is located above barrier 106. The transition metal-silicon-nitride diffusion barrier 106 has a low resistance,
Excellent wettability to insulators such as FSG. Although the transition metal-nitride has poor wettability to copper, the metal-silicon-nitride has excellent wettability to copper. Metal
While some silicon-nitrides have high resistivity, the metal-silicon-nitride formed according to the present invention has N:
As long as the Si ratio is kept low (i.e., N: S <0.6), it has the same resistivity as the metal-nitride. It is considered that a high N content is a cause of forming Si 3 N 4 . Si 3 N 4 has a high resistivity, and metal-silicon-
Increase the overall resistivity of the nitride film.

【0012】表1は、銅メタライゼーションようのT
a,TaN及びTaSiNを比較するものである。
Table 1 shows the T values for copper metallization.
a, TaN and TaSiN are compared.

【0013】表1に示すように、TaSiNはアモルフ
ァスであり、これに対して、TaNはアモルファスに略
近いだけである。アモルファス層は、銅の拡散経路とな
る結晶粒界を持たないため銅に対して良好な障壁になる
傾向がある。図4A〜4Dは、様々な結晶化度の拡散障
壁を有する銅相互接続層を示す。図4Aは、銅110が
拡散して通る粒子障壁を有するTaN障壁130を表
す。図4Bは、銅拡散障壁界面に少量のシリコンが存在
するTaN障壁を表す。図4Cは、アモルファスの上位
層132(たとえば、TaSiN)と結晶質の下位層1
30(たとえば、TaN)を表す。図4Dは、拡散障壁
106の全体がアモルファスである本発明を表す。
As shown in Table 1, TaSiN is amorphous, whereas TaN is almost only amorphous. Amorphous layers tend to be good barriers for copper because they do not have grain boundaries that serve as copper diffusion paths. 4A-4D show copper interconnect layers with diffusion barriers of various crystallinities. FIG. 4A illustrates a TaN barrier 130 having a particle barrier through which copper 110 diffuses. FIG. 4B shows a TaN barrier with a small amount of silicon at the copper diffusion barrier interface. FIG. 4C illustrates an amorphous upper layer 132 (eg, TaSiN) and a crystalline lower layer 1.
30 (eg, TaN). FIG. 4D illustrates the present invention where the diffusion barrier 106 is entirely amorphous.

【0014】TaSiNの場合、銅に対するサイドウォ
ールの凝集は良好である。TaNの上では、銅は大きな
アイランドを形成する、したがってエレクトロマイグレ
ーションのために不利に働く空隙が銅層内に形成され
る。Ta上では、銅が形成するアイランドが小さいこと
は悪くはないがTaSiNの略連続の層よりは劣る。
In the case of TaSiN, the aggregation of the side wall with copper is good. On TaN, copper forms large islands, thus creating voids in the copper layer that work against electromigration. On Ta, it is not bad that the islands formed by copper are small, but inferior to a substantially continuous layer of TaSiN.

【0015】本発明による拡散障壁106の形成法を図
3A−Eを参照して以下に述べる。図3Aでは、半導体
本体100は、ILD102およびIMD104の形成
を通して処理される。これには当業界で知られたアイソ
レーション構造体、トランジスタその他の所望のデバイ
スの形成を含む。ILD102とIMD104の形成の
適切な方法は当業界で知られている。ILD102とI
MD104は同じまたは異なった材料を含んでもよい。
たとえば、ILD102とIMD104は、PETEO
S酸化物、あるいはゼロゲル、FSG、HSQ、有機低
k材料等の低k材料あるいはこれらの組み合わせを含ん
でもよい。IMD104は、第1の相互接続層の一部で
あっても、あるいはその後のいずれかの相互接続層であ
ってもよい。
The method of forming the diffusion barrier 106 according to the present invention is described below with reference to FIGS. In FIG. 3A, semiconductor body 100 is processed through the formation of ILD 102 and IMD 104. This includes the formation of isolation structures, transistors and other desired devices known in the art. Suitable methods of forming ILD 102 and IMD 104 are known in the art. ILD102 and I
MD 104 may include the same or different materials.
For example, ILD 102 and IMD 104
It may include S-oxides or low-k materials such as zero-gel, FSG, HSQ, organic low-k materials, or combinations thereof. IMD 104 may be part of the first interconnect layer, or any subsequent interconnect layer.

【0016】図3Bに示すように、トレンチをIMD1
04にエッチングにより形成する。バイアが望ましい場
合で、まだバイアが形成されていなければ、二重ダマシ
ーン法を用いてIMD104にはトレンチを、またIL
D102にはバイア122を形成してもよい。バイア接
続部がすでに完成している場合、トレンチ120だけを
エッチングで形成する。
[0016] As shown in FIG.
04 is formed by etching. If vias are desired and no vias have been formed yet, a trench is provided in the IMD 104 using the dual damascene method and the IL
Vias 122 may be formed in D102. If the via connection is already completed, only trench 120 is etched.

【0017】次に、図3Cに示すように、拡散障壁10
6をIMD104の表面とトレンチ120の表面に形成
する。もしバイア接続部がまだ形成されていなければ、
バイア122の表面にも拡散障壁106を形成する。拡
散障壁106は、遷移金属−シリコン−窒化物を含む。
たとえば、拡散障壁106は、TaSiNあるいはWS
iNを含んでもよい。拡散障壁106の厚さは、平坦な
フィールドの上に250Åのオーダーで形成する。サイ
ドウォールの厚さは、構造体のトポグラフィ(表面形
状)にもよるがかなり小さく(たとえば、20−40
Å)なる。構造体を積極的に構成するほど、サイドウォ
ールの被覆性(coverage)が減少することになる。
Next, as shown in FIG. 3C, the diffusion barrier 10
6 are formed on the surface of the IMD 104 and the surface of the trench 120. If the via connection has not yet been formed,
The diffusion barrier 106 is also formed on the surface of the via 122. Diffusion barrier 106 comprises a transition metal-silicon-nitride.
For example, the diffusion barrier 106 is made of TaSiN or WS
iN may be included. The thickness of the diffusion barrier 106 is formed on the flat field on the order of 250 °. The thickness of the sidewall depends on the topography of the structure, but is rather small (eg, 20-40).
Å) The more actively the structure is configured, the less the sidewall coverage will be.

【0018】遷移金属−シリコン−窒化物は、Siと遷
移金属−窒化物を同時に堆積させることにより形成され
る。遷移金属−窒化物は、反応性スパッタリングにより
堆積させる。Siを同時堆積させるにはSiを含有する
雰囲気を使用してもよい。SiH4,Si26またはS
i(NR34−この場合Rは有機リガンドである−など
のシリコン含有ガスをTaをターゲットとして窒素含有ガ
スとともに使用することができる。障壁膜106に含ま
れるSiの量は、シリコン含有ガスのガス流により制御
できる。この方法によれば、障壁膜106中のSi濃度
の制御において総合的な自由度が与えられる。望むなら
ば、堆積工程においてガス流を変化させることによりS
i濃度の線形的もしくは比線形的傾斜を障壁膜106の
中に形成することができる。これに代えて、TaSiタ
ーゲットを使用することもできる。
The transition metal-silicon-nitride is formed by simultaneously depositing Si and the transition metal-nitride. The transition metal-nitride is deposited by reactive sputtering. To simultaneously deposit Si, an atmosphere containing Si may be used. SiH 4 , Si 2 H 6 or S
A silicon-containing gas such as i (NR 3 ) 4 -where R is an organic ligand- can be used with a nitrogen-containing gas with Ta as the target. The amount of Si contained in the barrier film 106 can be controlled by the flow of the silicon-containing gas. According to this method, total freedom is provided in controlling the Si concentration in the barrier film 106. If desired, by changing the gas flow during the deposition process,
A linear or specific linear slope of the i concentration can be formed in the barrier film 106. Alternatively, a TaSi target can be used.

【0019】N:Si比を低く維持する。N:Si比を
低くすれば、シート抵抗が低くなる。低抵抗を確保する
ためにシート抵抗モニターを使用してもよい。
The N: Si ratio is kept low. Lowering the N: Si ratio lowers the sheet resistance. A sheet resistance monitor may be used to ensure low resistance.

【0020】障壁膜106は低温(たとえば<〜250
°C)で堆積させることができる。低温は多層相互接続
層処理技術に適している。
The barrier film 106 has a low temperature (for example,
° C). Low temperatures are suitable for multilayer interconnect layer processing techniques.

【0021】物理的蒸着(PVD)システムが反応性ス
パッタリングに使用される。PVDシステムの標準型ポ
ンプシステムに改良を加えることが必要である。標準型
ポンプシステムには極低温ポンプを使用する。しかし、
極低温ポンプは、本発明には適切ではない。本発明を実
施するには、ターボポンプを追加する必要がある。
A physical vapor deposition (PVD) system is used for reactive sputtering. There is a need to improve upon the standard pump system of PVD systems. A cryogenic pump is used for the standard pump system. But,
Cryogenic pumps are not suitable for the present invention. To implement the present invention, it is necessary to add a turbo pump.

【0022】遷移金属−シリコン−窒化物の膜は、完全
にアモルファスであり、その後に形成する銅に対する好
適な濡れ性を有している。低い抵抗率はN:Si比を低
く維持することにより達成することができる。たとえ
ば、250μΩ/cm未満の抵抗率はすでに何度も達成
されている。遷移金属−シリコン−窒化物形成の上記の
方法は、現場以外(ex-situ)のプロセスよりも高いス
ループットが可能な現場(in-situ)プロセスである。
バキュームブレークは必要としないので、障壁酸化物の
形成を排除する。
The transition metal-silicon-nitride film is completely amorphous and has good wettability for subsequently formed copper. Low resistivity can be achieved by keeping the N: Si ratio low. For example, resistivity of less than 250 μΩ / cm has already been achieved many times. The above method of transition metal-silicon-nitride formation is an in-situ process that allows for higher throughput than ex-situ processes.
Since no vacuum break is required, the formation of barrier oxide is eliminated.

【0023】図3Dに示すように、銅そう10が、遷移
金属−シリコン−窒化物の障壁層106の上に形成され
る。銅シード層106を最初に形成し、残りの銅を堆積
させるため電気メッキ工程を行うことにより銅層110
が形成される。障壁層106のシリコンは界面に銅−シ
リサイドを形成してもよい。この銅−シリサイドは、接
着性を向上させ、エレクトロマイグレーションのライフ
タイムを延長させることが期待される。
As shown in FIG. 3D, a copper layer 10 is formed over the transition metal-silicon-nitride barrier layer 106. A copper seed layer 106 is first formed and a copper layer 110 is formed by performing an electroplating process to deposit the remaining copper.
Is formed. The silicon of the barrier layer 106 may form copper-silicide at the interface. This copper-silicide is expected to improve the adhesiveness and extend the lifetime of electromigration.

【0024】銅層110と障壁層106は、図2に示す
ようにIMD104と略同一平面になるように、たとえ
ばCMP(化学機械的研磨)により除去される。
The copper layer 110 and the barrier layer 106 are removed by, for example, CMP (chemical mechanical polishing) so as to be substantially flush with the IMD 104 as shown in FIG.

【0025】遷移金属−シリコン−窒化物の拡散障壁1
06は、第1のあるいはそれに続くいずれかの相互接続
層に適用してもよい。さらに、この拡散障壁106は、
ひとつ、あるいはいくつかの、あるいはすべての相互接
続層に適用してもよい。
Transition metal-silicon-nitride diffusion barrier 1
06 may apply to the first or any subsequent interconnect layer. Further, this diffusion barrier 106
It may apply to one, some, or all interconnect layers.

【0026】本発明を図示された実施例を参照しつつ記
述してきたが、この記述は制限的な意味で解釈されるよ
うに意図して行ったものではない。本発明のこれ以外の
実施例はもとより、図示された実施例の様々な変形例お
よび組み合わせは、以上の記述を参照すれば当業界の熟
練者にとって明白であろう。したがって、添付の特許請
求の範囲は上記の変形例および実施例を包含することを
意図している。
While this invention has been described with reference to illustrative embodiments, this description is not intended to be construed in a limiting sense. Various modifications and combinations of the illustrative embodiments, as well as other embodiments of the invention, will be apparent to persons skilled in the art upon reference to the description. It is therefore intended that the appended claims encompass the above modifications and embodiments.

【0027】以上の説明に関して以下の項を開示する。 (1)拡散障壁を製造する方法は、遷移金属−シリコン
−窒化物を形成するため反応性スパッタリングを使用し
てシリコンと遷移金属窒化物を同時に堆積させるステッ
プを含む。 (2)(1)において、前記遷移金属−シリコン−窒化
物はTaSiNを含む。 (3)(1)において、前記反応性スパッタリングはシ
リコン含有雰囲気において行う。 (4)(3)において、前記シリコン含有雰囲気は、S
iH4,Si26およびSi(NR34、ここでRは有
機リカンドであり、を含む群の中から選ばれたシリコン
含有ガスを供給することにより形成される。 (5)(3)において、窒素含有ガスにより同時堆積を
行うステップで窒素を導入する、N:Si比は0.6未
満である。 (6)(1)において、前記反応性スパッタリングでは
タンタルのターゲットを使用する。 (7)(1)において、前記遷移金属−シリコン−窒化
物は、250Åのオーダーの平坦なフィールド厚さを有
する。 (8)集積回路を製造する方法は、半導体本体の上に絶
縁層を形成し、前記絶縁層にトレンチをエッチングし、
前記絶縁層上に、シリコン含有雰囲気内で前記トレンチ
の中に反応性スパッタリングにより形成された遷移金属
窒化物を含む遷移金属−シリコン−窒化物の層を形成
し、前記遷移金属−シリコン−窒化物の層の上に銅層を
形成するステップを含む集積回路を製造する方法。 (9)(8)において、前記遷移金属−シリコン−窒化
物はTaNを含む。 (10)(8)において、前記シリコン含有雰囲気は、
SiH4,Si26およびSi(NR34、ここでRは
有機リガンドであり、から成る群の中から選ばれたシリ
コン含有ガスを供給することにより形成される。 (11)(8)において、前記遷移金属−シリコン−窒
化物の層は250Åのオーダーの平坦なフィールド厚さ
を有している。 (12)(8)において、前記反応性スパッタリング
は、Taのターゲットと窒素含有ガスを利用する、N:
Si比は0.6未満である。
With respect to the above description, the following sections are disclosed. (1) A method of fabricating a diffusion barrier includes simultaneously depositing silicon and a transition metal nitride using reactive sputtering to form a transition metal-silicon-nitride. (2) In (1), the transition metal-silicon-nitride contains TaSiN. (3) In (1), the reactive sputtering is performed in a silicon-containing atmosphere. (4) In (3), the silicon-containing atmosphere is S
iH 4 , Si 2 H 6 and Si (NR 3 ) 4 , where R is an organic liquid, formed by supplying a silicon-containing gas selected from the group comprising (5) In (3), nitrogen is introduced in the step of performing simultaneous deposition with a nitrogen-containing gas, and the N: Si ratio is less than 0.6. (6) In (1), a tantalum target is used in the reactive sputtering. (7) In (1), the transition metal-silicon-nitride has a flat field thickness on the order of 250 °. (8) A method of manufacturing an integrated circuit includes forming an insulating layer on a semiconductor body, etching a trench in the insulating layer,
Forming a transition metal-silicon-nitride layer containing a transition metal nitride formed by reactive sputtering in the trench in a silicon-containing atmosphere on the insulating layer; A method of fabricating an integrated circuit, comprising the step of forming a copper layer on a layer of. (9) In (8), the transition metal-silicon-nitride contains TaN. (10) In (8), the silicon-containing atmosphere is:
SiH 4 , Si 2 H 6 and Si (NR 3 ) 4 , where R is an organic ligand, formed by supplying a silicon-containing gas selected from the group consisting of: (11) In (8), the transition metal-silicon-nitride layer has a flat field thickness on the order of 250 °. (12) In (8), the reactive sputtering uses a Ta target and a nitrogen-containing gas.
The Si ratio is less than 0.6.

【0028】(13)遷移金属−シリコン−窒化物の障
壁(106)を有する銅製相互接続層(110)が提供
される。前記障壁(106)を形成するためSiを含有
する雰囲気内で反応性スパッタリングを行うことにより
遷移金属−窒化物をSiとともに同時に堆積させる。前
記銅層(110)は、遷移金属−シリコン−窒化物の障
壁(108)の上に良好な接着性をもって堆積される。 関連出願の相互参照 下記の同時出願は本願に関連しており、本願の一部とし
て援用する。 出願番号 出願日 発明者 60/150,996 08/27/1999 ルー他
(13) A copper interconnect layer (110) having a transition metal-silicon-nitride barrier (106) is provided. The transition metal-nitride is simultaneously deposited with Si by performing reactive sputtering in an atmosphere containing Si to form the barrier (106). The copper layer (110) is deposited with good adhesion over the transition metal-silicon-nitride barrier (108). CROSS REFERENCE TO RELATED APPLICATIONS The following concurrent applications are related to the present application and are hereby incorporated by reference. Application number Filing date Inventor 60 / 150,996 08/27/1999 Rou et al.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、従来技術の銅製相互接続層の断面図で
ある。
FIG. 1 is a cross-sectional view of a prior art copper interconnect layer.

【図2】図2は、本発明による遷移金属−シリコン−窒
化物の拡散障壁を有する銅製相互接続層の断面図であ
る。
FIG. 2 is a cross-sectional view of a copper interconnect layer having a transition metal-silicon-nitride diffusion barrier according to the present invention.

【図3】図3A−3Dは、本発明による、製造の様々な
段階における図2の相互接続層の断面図である。
3A-3D are cross-sectional views of the interconnect layer of FIG. 2 at various stages of fabrication according to the present invention.

【図4】図4A-4Dは、様々な結晶化度の拡散障壁を
有する銅製相互接続層の断面図である。
FIGS. 4A-4D are cross-sectional views of copper interconnect layers having diffusion barriers of various degrees of crystallinity.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 クイン − タン ジャン アメリカ合衆国 テキサス、オースチン、 ペインテッド シールド ドライブ 5325 (72)発明者 ジオン − ピン ルー アメリカ合衆国 テキサス、リチャードソ ン、 シルバーソーン ストリート 4128 Fターム(参考) 4K029 BA58 BC00 BD01 CA06 4M104 BB17 BB19 BB27 BB28 BB32 BB33 BB37 CC01 DD15 DD16 DD19 DD20 DD41 DD42 DD52 DD75 EE14 EE15 EE18 FF18 FF22 HH01 HH05 HH08 HH09 HH16  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Quin-Tan Jean United States Texas, Austin, Painted Shield Drive 5325 (72) Inventor Zeon-Pin Lou United States Texas, Richardson, Silverthorn Street 4128 F Term (reference 4K029 BA58 BC00 BD01 CA06 4M104 BB17 BB19 BB27 BB28 BB32 BB33 BB37 CC01 DD15 DD16 DD19 DD20 DD41 DD42 DD52 DD75 EE14 EE15 EE18 FF18 FF22 HH01 HH05 HH08 HH09 HH16

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 拡散障壁を製造する方法は、遷移金属−
シリコン−窒化物を形成するため反応性スパッタリング
を使用してシリコンと遷移金属窒化物を同時に堆積させ
るステップを含む方法。
1. The method of fabricating a diffusion barrier comprises the steps of:
A method comprising simultaneously depositing silicon and a transition metal nitride using reactive sputtering to form silicon-nitride.
JP2001228053A 2000-07-27 2001-07-27 Simultaneous on-site depositing of silicon in diffusion barrier material having improved wettability, barrier efficiency, and device reliability Pending JP2002141303A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US22124800P 2000-07-27 2000-07-27
US895520 2001-06-28
US09/895,520 US7655555B2 (en) 1999-08-27 2001-06-28 In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability
US221248 2001-06-28

Publications (1)

Publication Number Publication Date
JP2002141303A true JP2002141303A (en) 2002-05-17

Family

ID=26915624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001228053A Pending JP2002141303A (en) 2000-07-27 2001-07-27 Simultaneous on-site depositing of silicon in diffusion barrier material having improved wettability, barrier efficiency, and device reliability

Country Status (2)

Country Link
JP (1) JP2002141303A (en)
TW (1) TW541655B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098519A (en) * 2011-11-07 2013-05-20 Renesas Electronics Corp Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098519A (en) * 2011-11-07 2013-05-20 Renesas Electronics Corp Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TW541655B (en) 2003-07-11

Similar Documents

Publication Publication Date Title
US6881673B2 (en) Integrated deposition process for copper metallization
EP1233448B1 (en) Reliable interconnects with low via/contact resistance
US6242808B1 (en) Semiconductor device with copper wiring and semiconductor device manufacturing method
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US6933230B2 (en) Method for making interconnects and diffusion barriers in integrated circuits
US6207222B1 (en) Dual damascene metallization
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US7867889B2 (en) Method of forming an interconnect structure on an integrated circuit die
US20120161320A1 (en) Cobalt metal barrier layers
US8508018B2 (en) Barrier layers
JPH0917790A (en) Thin film metal barrier layer for electric interconnection
US6797642B1 (en) Method to improve barrier layer adhesion
JPH09275142A (en) Method for filling cavity of semiconductor at low temperature and low pressure
JPH0936230A (en) Manufacture of semiconductor device
US6583053B2 (en) Use of a sacrificial layer to facilitate metallization for small features
JP4169950B2 (en) Manufacturing method of semiconductor device
US7655555B2 (en) In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability
KR100896159B1 (en) Semiconductor device and method for manufacturing same
EP1249867A2 (en) A metal barrier for copper interconnects that incorporates silicon in the metal barrier or at the copper/metal barrier interface
US6724087B1 (en) Laminated conductive lines and methods of forming the same
JP2002064139A (en) Method of manufacturing semiconductor device
JP2002141303A (en) Simultaneous on-site depositing of silicon in diffusion barrier material having improved wettability, barrier efficiency, and device reliability
KR100386628B1 (en) Method for forming interconnect structures of semiconductor device
US7169706B2 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
JP3269490B2 (en) Semiconductor integrated circuit device and method of manufacturing the same