JP2002135269A - 優先制御装置および優先制御方法 - Google Patents

優先制御装置および優先制御方法

Info

Publication number
JP2002135269A
JP2002135269A JP2000327023A JP2000327023A JP2002135269A JP 2002135269 A JP2002135269 A JP 2002135269A JP 2000327023 A JP2000327023 A JP 2000327023A JP 2000327023 A JP2000327023 A JP 2000327023A JP 2002135269 A JP2002135269 A JP 2002135269A
Authority
JP
Japan
Prior art keywords
data matrix
input
output
data
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000327023A
Other languages
English (en)
Inventor
Takashi Usukura
隆 臼倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000327023A priority Critical patent/JP2002135269A/ja
Publication of JP2002135269A publication Critical patent/JP2002135269A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 補償対象外のデータ行列群の優先度に影響を
与えない優先制御装置を得る。 【解決手段】 正の整数のk、m、n本の入力行列が多
重装置(1から3)へ入力されて多重された出力信号
が、データ行列として入力経路(4から6)へ伝送され
ると、データ行列の出力信号が選択され、重み付け回転
優先(WRR)制御部(10)により重み付けによって
単一の出力行列となって出力される。この結果、データ
行列の合計帯域の平均が、出力経路(7)に伝送される
データ行列群の帯域よりも少ないものとされる。本構成
により、ある入力データ行列群に入力される入力データ
行列のうち、特定の入力データ行列が重み付けを超えて
入力されていることにより同じデータ行列群中に存在す
る他の重み付けを遵守している入力データ行列の重み付
けが相対的に減少してしまうのを防ぐ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、優先制御装置およ
び優先制御方法に関し、例えば、悪意の(ある入力デー
タ行列群に入力される入力データ行列のうち特定の入力
データ行列が重み付けを超えて入力されている)入力デ
ータ行列に対し、善意の(同じデータ行列群中に存在す
る他の重み付けを遵守している)入力データ行列を優先
して処理する優先制御装置および優先制御方法に関す
る。
【0002】
【従来の技術】従来、優先制御装置および優先制御方法
は一般に、あるデータ行列群に悪意の入力データ行列と
善意の入力データ行列が混在した場合に、入力データ行
列を善意のデータ行列と悪意のデータ行列とに分類し、
分類したデータ行列に処理の優先順位を付ける制御装置
および制御方法として適用される。
【0003】本発明と技術分野の類似する先願発明例1
として特開平06−090255号公報の「データネッ
トワーク輻輳制御方法」がある。先願発明例1は、輻輳
を受けているリソースで輻輳制御を実施し、ネットワー
ク内とともにそのアクセスポイントで輻輳制御を実行す
る。特に、輻輳制御を各リソースで連続的に実行してい
る。これにより、従来の輻輳制御方式における公平性の
問題、アクティブチャネルが契約した全ての帯域幅を実
際に利用することができないという問題、輻輳の際に契
約帯域幅を超過した全てのチャネルからデータ要素を破
棄し、このようなチャネルに全ての破棄されたデータ要
素を再送信させることによって輻輳を悪化させるという
問題、遅延の問題等が克服される、としている。
【0004】また、先願発明例2の特願平11−170
641号は、統計にもとづきウェイト値を順次増加させ
る方式を用いている。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来のWRR(Weighted Round Robi
n)制御方式のみでは、ある特定のデータ行列群に悪意
の入力データ行列と善意の入力データ行列とが混在した
場合に、善意の入力データ行列に対する重み付けの減少
について補償がまったく行われず、その結果優先度が保
証されなくなるという弊害を受けていた。
【0006】また、特開平06−090255号のよう
に、入力データ単位にデータ行列蓄積部を分離して善意
の入力データ行列に対する優先度を管理する方式では、
入力データ数が増大すると管理方式の複雑化を招いてい
た。
【0007】また、特願平11−170641号のよう
にウェイト値を統計にもとづき順次増加させる方式で
は、補償対象のデータ行列群に対するウェイト値が大き
くなりすぎると、他のデータ行列群に対する優先度が保
証できなくなるという問題点を有している。
【0008】本発明は、補償対象外のデータ行列群の優
先度には影響を与えない優先制御装置および優先制御方
法を提供することを目的とする。
【0009】
【課題を解決するための手段】かかる目的を達成するた
め、請求項1記載の優先制御装置は、少なくとも2本の
入力行列が入力される少なくとも2つの多重装置と、少
なくとも2つの多重装置において多重されたそれぞれの
出力信号がデータ行列として伝送される少なくとも2本
の入力経路と、それぞれのデータ行列の出力信号が選択
され、重み付けによって単一の出力行列として出力経路
に伝送される重み付け回転優先(WRR)制御部とを有
し、それぞれのデータ行列の合計帯域の平均が、出力経
路を伝送されるデータ行列群の帯域よりも少ないものと
されたことを特徴としている。
【0010】請求項2記載の優先制御装置は、k(kは
正の整数)本の入力行列が入力される第一の多重装置
(1)と、m(mは正の整数)本の入力行列が入力され
る第二の多重装置(2)と、n(nは正の整数)本の入
力行列が入力される第三の多重装置(3)と、第一の多
重装置(1)において多重された出力信号が第一のデー
タ行列として伝送される第一の入力経路(4)と、第二
の多重装置(2)において多重された出力信号が第二の
データ行列として伝送される第二の入力経路(5)と、
第三の多重装置(3)において多重された出力信号が第
三のデータ行列として伝送される第三の入力経路(6)
と、第一から第三のデータ行列の出力信号が選択され、
重み付けによって単一の出力行列として出力経路(7)
に伝送される重み付け回転優先(WRR)制御部(1
0)とを有し、第一から第三のデータ行列の合計帯域の
平均が、出力経路(7)に伝送されるデータ行列群の帯
域よりも少ないものとされたことを特徴としている。
【0011】請求項3記載の発明では、請求項2に記載
の優先制御装置において、WRR制御部(10)は、第
一の入力経路(4)から伝送されるデータ行列を直列に
蓄積する第一のデータ行列蓄積部(11)と、第二の入
力経路(5)から伝送されるデータ行列を直列に蓄積す
る第二のデータ行列蓄積部(12)と、第三の入力経路
(6)から伝送されるデータ行列を直列に蓄積する第三
のデータ行列蓄積部(13)と、データ行列蓄積部(1
1から13)のいずれかからデータを読み出して出力経
路(7)に送出するかを選択する条件制御部(14)と
を有することを特徴とする。
【0012】また、上記のデータ行列蓄積部(11から
13)は、先入れ先出し記憶素子(FIFOメモリ)で
構成され、出力経路(7)に送出するデータ行列群は、
WRR方式で選択され、第一から第三のデータ行列蓄積
部(11から13)からは、条件制御部(14)に対し
て第一から第三のデータ行列蓄積部が空であるかどうか
を示す信号、及び単位時間内に第一から第三のデータ行
列蓄積部(11から13)に入力されたデータ行列群の
帯域の情報が出力されることとするとよい。
【0013】請求項6に記載の優先制御方法は、少なく
とも2本の入力行列が2つの多重処理部へ入力され、少
なくとも2つの多重処理部において多重されたそれぞれ
の少なくとも2つの出力信号がデータ行列として伝送出
力され、少なくとも2つのデータ行列の出力信号が、重
み付け回転優先(WRR)制御処理方式の重み付けによ
って選択され、単一の出力行列となって伝送出力され、
少なくとも2つのデータ行列の合計帯域の平均が、伝送
出力されるデータ行列群の帯域よりも少ないものとされ
たことを特徴としている。
【0014】
【発明の実施の形態】次に、添付図面を参照して本発明
による優先制御装置および優先制御方法の実施の形態を
詳細に説明する。図1から図8を参照すると、本発明の
優先制御装置および優先制御方法の一実施形態が示され
ている。
【0015】図1は、実施形態の優先制御装置の処理部
を示すブロック構成図であり、重み付け回転優先(WR
R)制御部10にデータ行列群を入力する方法の優先制
御装置を示している。
【0016】第一の多重装置1に対してk本の入力行
列、第二の多重装置2に対してm本の入力行列、第三の
多重装置3に対してn本の入力行列が入力され(k、
m、nは正の整数)、それぞれ多重された出力は続いて
第一から第三の入力経路4〜6をデータ行列群として伝
送され、WRR制御部10の内部で、ある決まった重み
付けによってデータ行列群が選択され、出力経路7に、
単一の出力行列となって伝送される。第一から第三の入
力経路4〜6を伝送されるデータ行列群の合計帯域の平
均は、出力経路7を伝送されるデータ行列群の帯域より
も少ないものとする。
【0017】図2は、本実施形態で用いられるWRR制
御部10の内部構成ブロック図である。本図2は、図1
中の重み付け回転優先制御部(WRR制御部)10のよ
り詳細な構成例を示している。
【0018】WRR制御部10には第一から第三の入力
経路4〜6に対して第一から第三のデータ行列蓄積部1
1から13があり、入力行列群が直列に蓄積され、条件
制御部14によって、どのデータ行列蓄積部からデータ
を読み出して出力経路7に送出するかが選択される。
【0019】データ行列蓄積部11から13は、例えば
先入れ先出し記憶素子(FIFOメモリ)で構成され
る。第一から第三のデータ行列蓄積部11から13から
は、条件制御部14に対してデータ行列蓄積部11から
13が空であるかどうかを示す信号、及び単位時間内に
第一から第三のデータ行列蓄積部11から13に入力さ
れたデータ行列群の帯域の情報が出力されている。図2
では入力経路数を3経路としているが、任意の正の整数
経路であってもよい。
【0020】出力経路7に送出するデータ行列群は、W
RR方式で選択される。すなわち、条件制御部14によ
り、残存ウェイトカウンタ15が”0”でない入力経路
が回転的に選択され、データが出力された後、残存ウェ
イトカウンタ15の該当カウンタを”−1”にし、次回
選択時の最終候補にする。全てのカウンタが”0”であ
るか、データ行列蓄積部11から13が空でなく、かつ
ウェイトカウンタが残っている入力経路が存在しない場
合には、ウェイト設定部17に要求を出し、予め初期設
定時に主制御装置18で設定されたウェイト値を残存ウ
ェイトカウンタ15に再代入する。このとき、第一から
第三のデータ行列蓄積部11から13に入力されたデー
タ行列群各々の帯域が、単位時間内に割り当てられたウ
ェイト以上の値であると条件制御部14で判断された場
合には、その過剰度に応じてタイマ16を起動し、ウェ
イト補償時間を加算する。ウェイト補償時間は、例えば
過剰帯域と正比例する時間とする。
【0021】タイマ16が起動している間は、残存ウェ
イトカウンタ15が再代入されるたびにウェイト値を通
常の値”+1”とし、該当入力データ行列群を出力する
優先度を上昇させ、タイマ16が”0”になった時点
で、ウェイト値の補償を終了する。ここで、タイマ16
のカウント周期は各入力行列群共通であるため、複数個
用意する必要はない。
【0022】(動作例)図3は、本動作例において、図
1における入力の数を、k=1、m=1、n=1、ウェ
イト設定部17の初期値を第一から第三の入力経路に対
して”5、4、8”に設定した場合を示している。図4
は、動作例における入力行列の帯域幅の例を示してい
る。図5は、動作例における要部の状態例を示した図で
ある。図6は、動作例を示すフローチャートである。図
7は、動作例において、第三のデータ行列蓄積部13に
入力されるデータの帯域例を示している。図8は、図7
の例の場合に、第三の入力経路から出力されるデータ行
列の帯域幅を示す。
【0023】以下の動作例においては、図1における入
力の数をk=1、m=1、n=1、ウェイト設定部17
の初期値を第一から第三の入力経路に対して”5、4、
8”に設定した場合である、図3の動作を考える。ここ
で、入力行列k1、m1に入力される帯域の予定はそれ
ぞれ”5、4”であり、予定通りとする。また入力行列
n1、n2、n3の予定帯域幅はそれぞれ”3、2、
3”(合計8)とする。
【0024】実際の入力データ行列の帯域幅を示した図
4において、時間t1〜t4までの間、入力行列n3が
悪意の入力データ行列であり、入力行列群(n1+n2
+n3)の予定帯域8を上回っている。このときのWR
R制御部10の動作を、図5の各部の状態値と図6の単
位時間毎に起動される制御フローチャートを用いて説明
する。なお、図4では説明のために入力データ行列n
1、n2、n3各々の帯域幅を示しているが、WRR制
御部10が個別に監視しているわけではない。
【0025】図4、図5で時間t1までは、第一から第
三の入力経路4〜6それぞれが予定通りの帯域値でデー
タ行列群を入力している。このため、図6のフローチャ
ートはステップA1、ステップA5共に”No”で通過
し、終了する。
【0026】時間t1〜t4までは、第三のデータ行列
蓄積部13で予定帯域幅以上の過剰帯域入力があったこ
とを条件制御部14が検出し(ステップA1/Ye
s)、タイマ16の動作状態を調べ(ステップA2)、
タイマ16が起動していなかった場合には起動し(ステ
ップA3)、タイマ16に過剰帯域に応じた値を設定す
る(ステップA4)。この例では、過剰帯域1に対して
1単位時間を加算している。ウェイトカウンタの値を再
代入する際には、タイマが起動している入力データ行列
群に対するウェイトを、通常の値(=初期設定値)より
も1多く設定する(ステップA5、A6)。
【0027】時間t4〜t8では、第三のデータ行列蓄
積部に入力される帯域が予定帯域幅に収まっているため
にタイマ値の追加はないが、タイマ16が動作しつづけ
ているために、ステップA5、A6が繰り返される。入
力データ行列n1および入力データ行列n2に対する優
先度の補償は、t1〜t8で行われている。時間t9以
降では、タイマ16のタイマが”0”であるため、ウェ
イト値の追加は行われなくなる。
【0028】以上の動作により、入力データ行列n3が
悪意の入力データ行列であることに起因する第三のデー
タ行列蓄積部13内に滞留するデータ量の増加を抑え、
善意の入力行列n1、n2に対して、予め設定した予定
帯域幅による優先度を保証することが可能となる。一連
の動作中の第三のデータ行列蓄積部における入力データ
行列n1〜n3の帯域幅を図7に、また第三の入力経路
から出力されるデータ行列の帯域幅を図8に示す。
【0029】上記の実施形態によれば、複数の待ちデー
タ行列の優先順位を決定する重み付け回転優先(WR
R)制御装置および方法において、入力データ行列群が
複数存在し、かつ入力データ行列群中にさらに複数の入
力データ行列が多重されているトラフィックに対してデ
ータ行列群単位に優先度を決定する。
【0030】本構成により、ある入力データ行列群に入
力される入力データ行列のうち特定の入力データ行列が
重み付けを超えて入力されている(このような入力デー
タ行列を”悪意の入力データ”と称する)ことにより、
同じデータ行列群中に存在する他の重み付けを遵守して
いる入力データ行列(このような入力データ行列を”善
意の入力データ”と称する)の重み付けが相対的に減少
してしまうのを防ぐ。
【0031】このため、タイマに設定した時間だけ該当
データ行列群に対する重み付けを増加させ、各入力デー
タ行列単位に入力帯域管理を行ったり、入力制御を行う
などの複雑な制御を行うことなく、善意の入力データ行
列の重み付けを補償し、優先度を保証する。
【0032】本発明によれば、善意の入力データ行列が
受ける被害を、データ行列群に対するタイマ制御された
一定ウェイト値の加算のみで補償することが可能とな
る。また、ウェイト値の増加は一定値に抑えられている
ため、補償対象外のデータ行列群の優先度には影響を与
えない。さらに、データ行列蓄積部を入力データ行列毎
に分離することなく、善意の入力データ行列に対する優
先度を簡単な管理方式で保証することが可能である。
【0033】上記の各発明によれば、あるデータ行列群
の中に悪意の入力データ行列と善意の入力データ行列が
混在していた場合に、善意の入力データ行列に対するデ
ータ出力帯域を保証できる。これは、悪意の入力データ
行列で減少した善意の入力データ行列の優先度を、デー
タ行列群の帯域幅過剰分をタイマ値に換算して、そのタ
イマ時間だけ善意の入力データ行列に対して必要な一定
ウェイト値を加算するためである。
【0034】また、善意の入力データ行列に対するデー
タ出力帯域を補償する機能が簡単に構成される。これ
は、各入力データ行列単位で優先制御を行うのではな
く、各データ行列群単位での帯域幅情報を元に各入力経
路に対するウェイトの制御を行っているためである。
【0035】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【0036】
【発明の効果】以上の説明より明らかなように、本発明
の優先制御装置および優先制御方法は、少なくとも2本
の入力行列が2つの多重処理部へ入力され、これらの多
重処理部において多重されたそれぞれの出力信号がデー
タ行列として伝送出力され、この出力信号が重み付け回
転優先(WRR)制御処理方式の重み付けによって選択
され、単一の出力行列となって伝送出力され、データ行
列の合計帯域の平均が、データ行列群の帯域よりも少な
いものとされる。よって、ウェイト値の増加は一定値に
抑えられているため、補償対象外のデータ行列群の優先
度には影響を与えない。
【図面の簡単な説明】
【図1】本発明の優先制御装置の実施形態を示す処理部
のブロック構成図である。
【図2】図1中の重み付け回転優先制御部(WRR制御
部)10のより詳細な構成例を示すブロック構成図であ
る。
【図3】図1における入力の数を、k=1、m=1、n
=1、ウェイト設定部17の初期値を第一から第三の入
力経路に対して”5、4、8”に設定した場合を示して
いる。
【図4】動作例における入力行列の帯域幅の例を示して
いる。
【図5】動作例における要部の状態例を示した図であ
る。
【図6】動作例を示すフローチャートである。
【図7】動作例において、第三のデータ行列蓄積部13
に入力されるデータの帯域例を示している。
【図8】図7の例の場合に、第三の入力経路から出力さ
れるデータ行列の帯域幅を示す。
【符号の説明】
1、2、3 多重装置 4、5、6 入力経路 7 出力経路 10 重み付け回転優先(WRR:Weighted Round Rob
in)制御部 11、12、13 データ行列蓄積部 14 条件制御部 15 残存ウェイトカウンタ 16 タイマ 17 ウェイト設定部 18 主制御装置

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも2本の入力行列が入力される
    少なくとも2つの多重装置と、 前記少なくとも2つの多重装置において多重されたそれ
    ぞれの出力信号がデータ行列として伝送される少なくと
    も2本の入力経路と、 前記それぞれのデータ行列の出力信号が選択され、重み
    付けによって単一の出力行列として出力経路に伝送され
    る重み付け回転優先(WRR)制御部とを有し、 前記それぞれのデータ行列の合計帯域の平均が、前記出
    力経路を伝送されるデータ行列群の帯域よりも少ないも
    のとされたことを特徴とする優先制御装置。
  2. 【請求項2】 k(kは正の整数)本の入力行列が入力
    される第一の多重装置(1)と、 m(mは正の整数)本の入力行列が入力される第二の多
    重装置(2)と、 n(nは正の整数)本の入力行列が入力される第三の多
    重装置(3)と、 前記第一の多重装置(1)において多重された出力信号
    が第一のデータ行列として伝送される第一の入力経路
    (4)と、 前記第二の多重装置(2)において多重された出力信号
    が第二のデータ行列として伝送される第二の入力経路
    (5)と、 前記第三の多重装置(3)において多重された出力信号
    が第三のデータ行列として伝送される第三の入力経路
    (6)と、 前記第一から第三のデータ行列の出力信号が選択され、
    重み付けによって単一の出力行列として出力経路(7)
    に伝送される重み付け回転優先(WRR)制御部(1
    0)とを有し、 前記第一から第三のデータ行列の合計帯域の平均が、前
    記出力経路(7)に伝送されるデータ行列群の帯域より
    も少ないものとされたことを特徴とする優先制御装置。
  3. 【請求項3】 前記WRR制御部(10)は、 前記第一の入力経路(4)から伝送されるデータ行列を
    直列に蓄積する第一のデータ行列蓄積部(11)と、 前記第二の入力経路(5)から伝送されるデータ行列を
    直列に蓄積する第二のデータ行列蓄積部(12)と、 前記第三の入力経路(6)から伝送されるデータ行列を
    直列に蓄積する第三のデータ行列蓄積部(13)と、 前記データ行列蓄積部(11から13)のいずれかから
    データを読み出して前記出力経路(7)に送出するかを
    選択する条件制御部(14)とを有することを特徴とす
    る請求項2に記載の優先制御装置。
  4. 【請求項4】 前記データ行列蓄積部(11から13)
    は、先入れ先出し記憶素子(FIFOメモリ)で構成さ
    れ、前記出力経路(7)に送出するデータ行列群は、W
    RR方式で選択されることを特徴とする請求項3に記載
    の優先制御装置。
  5. 【請求項5】 前記第一から第三のデータ行列蓄積部
    (11から13)からは、前記条件制御部(14)に対
    して前記第一から第三のデータ行列蓄積部が空であるか
    どうかを示す信号、及び単位時間内に第一から第三のデ
    ータ行列蓄積部(11から13)に入力されたデータ行
    列群の帯域の情報が出力されることを特徴とする請求項
    3または4に記載の優先制御装置。
  6. 【請求項6】 少なくとも2本の入力行列が2つの多重
    処理部へ入力され、 前記少なくとも2つの多重処理部において多重されたそ
    れぞれの少なくとも2つの出力信号がデータ行列として
    伝送出力され、 前記少なくとも2つのデータ行列の出力信号が、重み付
    け回転優先(WRR)制御処理方式の重み付けによって
    選択され、単一の出力行列となって伝送出力され、 前記少なくとも2つのデータ行列の合計帯域の平均が、
    前記伝送出力されるデータ行列群の帯域よりも少ないも
    のとされたことを特徴とする優先制御方法。
JP2000327023A 2000-10-20 2000-10-20 優先制御装置および優先制御方法 Pending JP2002135269A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000327023A JP2002135269A (ja) 2000-10-20 2000-10-20 優先制御装置および優先制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000327023A JP2002135269A (ja) 2000-10-20 2000-10-20 優先制御装置および優先制御方法

Publications (1)

Publication Number Publication Date
JP2002135269A true JP2002135269A (ja) 2002-05-10

Family

ID=18804119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000327023A Pending JP2002135269A (ja) 2000-10-20 2000-10-20 優先制御装置および優先制御方法

Country Status (1)

Country Link
JP (1) JP2002135269A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534462A (ja) * 2001-07-05 2004-11-11 サンドバースト コーポレーション リンク帯域幅割り当て方法および装置
US7724760B2 (en) 2001-07-05 2010-05-25 Broadcom Corporation Method and apparatus for bandwidth guarantee and overload protection in a network switch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534462A (ja) * 2001-07-05 2004-11-11 サンドバースト コーポレーション リンク帯域幅割り当て方法および装置
US7724760B2 (en) 2001-07-05 2010-05-25 Broadcom Corporation Method and apparatus for bandwidth guarantee and overload protection in a network switch

Similar Documents

Publication Publication Date Title
US6950396B2 (en) Traffic control method and system
US8917740B2 (en) Channel service manager
US7139282B1 (en) Bandwidth division for packet processing
US7742408B2 (en) System and method for filtering packets in a switching environment
US7283470B1 (en) Systems and methods for dropping data using a drop profile
AU3988999A (en) Method and apparatus for forwarding packets from a plurality of contending queues to an output
JP2882384B2 (ja) トラヒックシェーピング装置
US7706391B2 (en) Packet transmission method and device
JP2007013462A (ja) パケットスケジューラおよびパケットスケジューリング方法
JPH11266272A (ja) 共用バッファ制御装置
US6195699B1 (en) Real-time scheduler method and apparatus
US7023865B2 (en) Packet switch
JP2967767B2 (ja) Atmスイッチにおけるスケジューリング方式
JP2009290297A (ja) 通信装置および通信装置の制御方法
US20040156359A1 (en) Queuing packets written to memory for switching
US7352699B2 (en) Switch fabric access scheduler
JP2002135269A (ja) 優先制御装置および優先制御方法
JP2006295270A (ja) データ送受信装置及びバッファキュー制御方法
JP2000299686A (ja) スケジューリング装置
CN113170500A (zh) 一种信息传输方法及装置
RU2684581C2 (ru) Способ стохастической диспетчеризации очередей коммутатора и устройство, его реализующее
JP2011010195A (ja) 通信用入出力装置
EP1517484A1 (en) Method and apparatus for traffic scheduling
JPH1127284A (ja) セル優先多重化装置
JP2001016206A (ja) 帯域共有制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040824