JP2002119080A - Brushless motor - Google Patents
Brushless motorInfo
- Publication number
- JP2002119080A JP2002119080A JP2000303344A JP2000303344A JP2002119080A JP 2002119080 A JP2002119080 A JP 2002119080A JP 2000303344 A JP2000303344 A JP 2000303344A JP 2000303344 A JP2000303344 A JP 2000303344A JP 2002119080 A JP2002119080 A JP 2002119080A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power transistor
- pwm
- energization
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、通電切り替わり時
に安定した運転が可能なブラシレスモータに関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a brushless motor capable of operating stably at the time of energization switching.
【0002】[0002]
【従来の技術】図16に従来のブラシレスモータのブロ
ック図を示す。電力供給源となる直流電源の正極側(V
M)に第1のパワートランジスタ51,53,55のド
レイン側が共通接続されて、ソース側はそれぞれ駆動コ
イル71,72,73に接続されるとともに、それぞれ
の駆動コイルの他方は共通接続されている。また、第1
のパワートランジスタ51,53,55にはそれぞれ整
流用ダイオード52,54,56が逆並列接続されてい
る。2. Description of the Related Art FIG. 16 shows a block diagram of a conventional brushless motor. Positive side of DC power supply (V
M), the drain sides of the first power transistors 51, 53, 55 are commonly connected, and the source sides are respectively connected to the drive coils 71, 72, 73, and the other of the respective drive coils is commonly connected. . Also, the first
Rectifier diodes 52, 54, 56 are connected in anti-parallel to the power transistors 51, 53, 55, respectively.
【0003】さらに、第1のパワートランジスタ51,
53,55と駆動コイル71,72,73との接続点に
はそれぞれ第2のパワートランジスタ61,63,65
のドレイン側が接続され、それぞれのソース側は共通接
続し、直流電源の負極側(アース接地)に接続されてい
る。また、第2のパワートランジスタ61,63,65
にもそれぞれ整流用ダイオード62,64,66が逆並
列接続されている。また、PWM信号発生器35は一定
周期のPWM信号を出力する。Further, first power transistors 51,
The second power transistors 61, 63, 65 are connected to the connection points between the drive coils 53, 55 and the drive coils 71, 72, 73, respectively.
Are connected to each other, the respective source sides are connected in common, and are connected to the negative electrode side (earth ground) of the DC power supply. Further, the second power transistors 61, 63, 65
Also, rectifying diodes 62, 64, and 66 are connected in anti-parallel, respectively. Further, the PWM signal generator 35 outputs a PWM signal having a constant period.
【0004】以下にその動作について簡単に説明する。
ロータ3の回転に応動して、ロータ3からモータの位置
信号が出力され、当該位置信号は通電切替器10に入力
される。通電切替器10においては、第1のパワートラ
ンジスタ群50に入力する上側通電信号UH,VH,W
Hを作成するとともに、PWM合成器30に入力する下
側通電信号UL1,VL1,WL1を作成する。The operation will be briefly described below.
The position signal of the motor is output from the rotor 3 in response to the rotation of the rotor 3, and the position signal is input to the energization switch 10. In the energization switch 10, the upper energization signals UH, VH, W input to the first power transistor group 50
H and the lower energization signals UL1, VL1, WL1 to be input to the PWM combiner 30.
【0005】また、PWM合成器30では、通電切替器
10の出力信号である下側通電信号UL1,VL1,W
L1とPWM信号発生器35の出力信号であるPWM信
号との論理和(AND)をとり、下側通電PWM信号U
L2,VL2,WL2として第2のパワートランジスタ
群60に入力する。In the PWM synthesizer 30, lower energization signals UL1, VL1, W, which are output signals of the energization switch 10, are output.
The logical OR (AND) of L1 and the PWM signal which is the output signal of the PWM signal generator 35 is calculated, and the lower energized PWM signal U
L2, VL2, and WL2 are input to the second power transistor group 60.
【0006】以上の動作により、上側通電信号UH,V
H,WHおよび下側通電PWM信号UL2,VL2,W
L2により、第1のパワートランジスタ群50および第
2のパワートランジスタ群60のパワートランジスタ5
1,53,55,61,63,65がスイッチング動作
し、3相のコイル71,72,73からなる駆動コイル
70に電力を供給する。With the above operation, the upper energization signals UH, V
H, WH and lower energized PWM signals UL2, VL2, W
L2, the power transistors 5 of the first power transistor group 50 and the second power transistor group 60
1, 53, 55, 61, 63 and 65 perform a switching operation to supply power to a driving coil 70 including three-phase coils 71, 72 and 73.
【0007】図17に、通電切替器10の出力信号であ
る上側通電信号UH,VH,WHと下側通電信号UL
1,VL1,WL1、およびPWM信号発生器35の出
力信号であるPWM信号とPWM合成器30の出力信号
である下側通電PWM信号UL2,VL2,WL2の一
例を示す。[0007] FIG. 17 shows upper energization signals UH, VH, WH, which are output signals of energization switch 10, and lower energization signal UL.
1, VL1, WL1, and an example of a PWM signal that is an output signal of the PWM signal generator 35 and an example of lower energized PWM signals UL2, VL2, and WL2 that are output signals of the PWM combiner 30.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上記従
来の構成では次のような課題があった。However, the above conventional configuration has the following problems.
【0009】従来の構成では、第2のパワートランジス
タ群60に入力する下側通電PWM信号UL2,VL
2,WL2は、PWM信号発生器35の出力信号である
PWM信号のタイミングに関係なくPWM合成器30に
おいて、通電切替器10の出力信号である下側通電信号
UL1,VL1,WL1とPWM信号のAND信号を出
力するだけであった。In the conventional configuration, the lower energization PWM signals UL2, VL input to the second power transistor group 60
2 and WL2, the PWM combiner 30 outputs the lower energization signals UL1, VL1 and WL1, which are the output signals of the energization switch 10, and the PWM signal regardless of the timing of the PWM signal which is the output signal of the PWM signal generator 35. Only an AND signal was output.
【0010】このような構成の場合、PWM信号の状態
に関係なく通電の切り替わりが行われる。つまり、PW
M信号がオン状態であるにも関わらず、下側通電PWM
信号UL2,VL2,WL2は下側通電信号UL1,V
L1,WL1により、通電切り替わり時においてオフか
らオンまたはオンからオフになる状態が存在する。この
ため、モータへの印可電圧がばらつき、モータの安定し
た運転を阻害する要因となっていた。In such a configuration, the energization is switched irrespective of the state of the PWM signal. That is, PW
Despite the M signal being on, the lower energized PWM
The signals UL2, VL2, WL2 are lower energization signals UL1, V
Depending on L1 and WL1, there is a state where power is switched from off to on or from on to off. For this reason, the applied voltage to the motor varies, which is a factor that hinders stable operation of the motor.
【0011】本発明は上記問題に鑑みたもので、通電切
り替わり時におけるモータへの印可電圧のばらつきをな
くすことを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to eliminate variations in the voltage applied to the motor at the time of energization switching.
【0012】[0012]
【課題を解決するための手段】本発明の構成のブラシレ
スモータでは、複数相の駆動コイルと、移動体と、電力
供給源となる直流電源手段と、前記直流電源手段の一方
の電極端子側と前記駆動コイルとの間に接続された第1
のパワートランジスタ群と、前記直流電源の他方の電極
端子側と前記駆動コイルとの間に接続された第2のパワ
ートランジスタ群と、前記移動体の回転移動に応動した
切替信号を作成する切替手段と、PWM信号を出力する
PWM信号発生手段と、前記切替手段の出力信号から前
記第1のパワートランジスタ群の通電を制御する第1の
通電信号と前記第2のパワートランジスタ群の通電を制
御する第2の通電信号を作成する通電制御手段とを具備
したブラシレスモータであって、前記通電制御手段は、
前記PWM信号発生手段の出力信号に同期した第1の通
電信号または第2の通電信号を作成する同期手段を含ん
で構成されることを特徴とする。According to the brushless motor of the present invention, a multi-phase drive coil, a moving body, a DC power supply serving as a power supply source, and one electrode terminal side of the DC power supply are provided. A first coil connected to the drive coil;
A power transistor group, a second power transistor group connected between the other electrode terminal side of the DC power supply and the drive coil, and a switching means for generating a switching signal in response to the rotational movement of the moving body. A PWM signal generating means for outputting a PWM signal; a first energizing signal for controlling the energization of the first power transistor group and an energizing of the second power transistor group based on an output signal of the switching means. A brushless motor comprising: an energization control unit that generates a second energization signal, wherein the energization control unit includes:
It is characterized in that it comprises a synchronizing means for generating a first energizing signal or a second energizing signal synchronized with the output signal of the PWM signal generating means.
【0013】このように構成することにより、PWMを
行うパワートランジスタ群に入力する通電信号をPWM
信号発生手段の出力信号であるPWM信号に同期させる
ため、通電切り替わりがPWM信号に同期する。そのた
め、PWM信号がオン状態であるにも関わらず、PWM
を行うパワートランジスタ群に入力する通電信号が、通
電切り替わり時においてオフからオンまたはオンからオ
フになるといった状態は存在しなくなる。つまり、モー
タへの印可電圧のばらつきがなくなり、モータの安定な
運転が行える。With such a configuration, the energization signal input to the power transistor group for performing the PWM is controlled by the PWM.
In order to synchronize with the PWM signal which is the output signal of the signal generating means, the energization switching is synchronized with the PWM signal. Therefore, even though the PWM signal is on, the PWM
Does not exist when the energization signal input to the power transistor group that performs the energization is switched from off to on or from on to off at the time of energization switching. In other words, there is no variation in the applied voltage to the motor, and stable operation of the motor can be performed.
【0014】[0014]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1から図15を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to FIGS.
【0015】(実施の形態1)図1〜図3に本発明の実
施の形態1に係るブラシレスモータを示す。図1は全体
の基本構成図である。電力供給源となる直流電源の正極
側に第1のパワートランジスタ51,53,55のドレ
イン側が共通接続され、ソース側はそれぞれ駆動コイル
71,72,73に接続されるとともに、それぞれの駆
動コイルの他方は共通接続されている。また、第1のパ
ワートランジスタ51,53,55にはそれぞれ整流用
ダイオード52,54,56が逆並列接続されている。(Embodiment 1) FIGS. 1 to 3 show a brushless motor according to Embodiment 1 of the present invention. FIG. 1 is an overall basic configuration diagram. The drain sides of the first power transistors 51, 53, and 55 are commonly connected to the positive side of a DC power supply serving as a power supply source, and the source sides are connected to the drive coils 71, 72, and 73, respectively. The other is commonly connected. Rectifier diodes 52, 54, 56 are connected in anti-parallel to the first power transistors 51, 53, 55, respectively.
【0016】さらに、第1のパワートランジスタ51,
53,55と駆動コイル71,72,73との接続点に
はそれぞれ第2のパワートランジスタ61,63,65
のドレイン側が接続され、それぞれのソース側は共通接
続し、直流電源の負極側(アース接地)に接続されてい
る。また、第2のパワートランジスタ61,63,65
にもそれぞれ整流用ダイオード62,64,66が逆並
列接続されている。ここで、第1のパワートランジスタ
51,53,55および整流用ダイオード52,54,
56を第1のパワートランジスタ群50とし、第2のパ
ワートランジスタ61,63,65および整流用ダイオ
ード62,64,66を第2のパワートランジスタ群6
0とする。Further, the first power transistor 51,
The second power transistors 61, 63, 65 are connected to the connection points between the drive coils 53, 55 and the drive coils 71, 72, 73, respectively.
Are connected to each other, the respective source sides are connected in common, and are connected to the negative electrode side (earth ground) of the DC power supply. Further, the second power transistors 61, 63, 65
Also, rectifying diodes 62, 64, and 66 are connected in anti-parallel, respectively. Here, the first power transistors 51, 53, 55 and the rectifying diodes 52, 54,
56 is a first power transistor group 50, and second power transistors 61, 63, 65 and rectifying diodes 62, 64, 66 are a second power transistor group 6.
Set to 0.
【0017】さらに、駆動コイル71,72,73をま
とめて駆動コイル70とする。また、PWM信号発生器
35は一定周期のPWM信号を出力する。さらに、通電
切替器10は、移動体(ロータ)1の移動に応動して出
力されるモータの位置信号を用い、上側通電信号UH
1,VH1,WH1および下側通電信号UL1,VL
1,WL1を出力する。上側通電信号UH1,VH1,
WH1および下側通電信号UL1,VL1,WL1は上
側通電制御器89および同期器80で構成される通電制
御器20に入力され、上側通電制御器89は、上側通電
信号UH1,VH1,WH1をそのまま上側通電信号U
H2,VH2,WH2として出力し、第1のパワートラ
ンジスタ群50に入力する。Further, the drive coils 71, 72 and 73 are collectively referred to as a drive coil 70. Further, the PWM signal generator 35 outputs a PWM signal having a constant period. Further, the energization switch 10 uses a motor position signal output in response to the movement of the moving body (rotor) 1 to generate an upper energization signal UH
1, VH1, WH1 and lower energization signals UL1, VL
1, WL1 are output. Upper energization signals UH1, VH1,
WH1 and the lower energization signals UL1, VL1, WL1 are input to the energization controller 20 including the upper energization controller 89 and the synchronizer 80, and the upper energization controller 89 receives the upper energization signals UH1, VH1, WH1 as they are. Upper energization signal U
The signals are output as H2, VH2, and WH2 and input to the first power transistor group 50.
【0018】また、下側通電信号UL1,VL1,WL
1は同期器80に入力され、同期器80において、PW
M信号発生器35の出力信号である一定周期のPWM信
号に同期した下側通電PWM信号UL2,VL2,WL
2を出力し、第2のパワートランジスタ群60に入力す
る。この同期器80の構成と動作については後述する。Further, lower energization signals UL1, VL1, WL
1 is input to the synchronizer 80, where the PW
Lower energization PWM signals UL2, VL2, WL synchronized with a PWM signal of a fixed period, which is an output signal of the M signal generator 35
2 is output and input to the second power transistor group 60. The configuration and operation of the synchronizer 80 will be described later.
【0019】以上のような構成において、以下動作の説
明を行う。図2に同期器80の構成図を示す。PWM信
号発生器35の出力信号である一定周期のPWM信号が
Dフリップフロップ81,82,83のCK端子に入力
されている。また、それぞれのD端子には通電切替器1
0の出力信号である下側通電信号UL1,VL1,WL
1がそれぞれ入力され、Q端子からそれぞれ一定周期の
PWM信号の立ち上がりエッジに同期した信号UL1
D,VL1D,WL1Dを出力する。The operation of the above configuration will be described below. FIG. 2 shows a configuration diagram of the synchronizer 80. A PWM signal having a constant period, which is an output signal of the PWM signal generator 35, is input to the CK terminals of the D flip-flops 81, 82, and 83. In addition, each D terminal is provided with an energization switch 1
Lower energization signals UL1, VL1, WL which are output signals of 0
1 respectively, and a signal UL1 synchronized with a rising edge of a PWM signal having a fixed period from the Q terminal.
D, VL1D and WL1D.
【0020】これらの信号UL1D,VL1D,WL1
DはANDゲート85,86,87の一方に入力され、
ANDゲート85,86,87の他方には一定周期のP
WM信号が入力される。これにより、ANDゲート8
5,86,87の出力は下側通電PWM信号UL2,V
L2,WL2として出力される。この同期器80の動作
を図3に示す。These signals UL1D, VL1D, WL1
D is input to one of the AND gates 85, 86, 87,
The other of the AND gates 85, 86 and 87 has a fixed period P
The WM signal is input. Thereby, the AND gate 8
Outputs of 5, 86, 87 are lower side energized PWM signals UL2, V
Output as L2 and WL2. The operation of the synchronizer 80 is shown in FIG.
【0021】以上、通電制御器20の出力信号である上
側通電信号UH2,VH2,WH2および下側通電PW
M信号UL2,VL2,WL2により第1のパワートラ
ンジスタ群50および第2のパワートランジスタ群60
のパワートランジスタがスイッチング動作し、駆動コイ
ル70に電力を供給する。As described above, the upper energization signals UH2, VH2, WH2 and the lower energization PW, which are the output signals of the energization controller 20,
A first power transistor group 50 and a second power transistor group 60 are provided by M signals UL2, VL2, WL2.
Perform a switching operation to supply power to the drive coil 70.
【0022】ここで、図3について詳しく説明する。図
3の141の前半部分は、第1のパワートランジスタ群
50の第1のパワートランジスタ51はオン状態であ
り、第1のパワートランジスタ53および55はオフ状
態である。また、第2のパワートランジスタ群60の第
2のパワートランジスタ61および65はオフ状態であ
り、第2のパワートランジスタ63はPWM信号による
オンオフのスイッチング動作をしている。Here, FIG. 3 will be described in detail. In the first half of 141 in FIG. 3, the first power transistor 51 of the first power transistor group 50 is on, and the first power transistors 53 and 55 are off. The second power transistors 61 and 65 of the second power transistor group 60 are in the off state, and the second power transistor 63 is performing on / off switching operation by the PWM signal.
【0023】今、第2のパワートランジスタ63がオン
状態である時、モータに流れる電流は直流電源の正極側
から第1のパワートランジスタ51を介して駆動コイル
71に流れ、駆動コイル72と第2のパワートランジス
タ63を介して直流電源の負極側(アース接地)に流れ
る。When the second power transistor 63 is in the ON state, the current flowing to the motor flows from the positive side of the DC power supply to the drive coil 71 via the first power transistor 51, and the drive coil 72 and the second Flows through the power transistor 63 to the negative side (earth ground) of the DC power supply.
【0024】次に、第2のパワートランジスタ63がオ
フ状態になると、第2のパワートランジスタ63に流れ
ていた電流は整流用ダイオード54を介して直流電源の
正極側に回生される。このように図3の141の前半部
分は、第1のパワートランジスタ51がオン状態で第2
のパワートランジスタ63がPWM信号によるオンオフ
のスイッチング動作を行っている。Next, when the second power transistor 63 is turned off, the current flowing through the second power transistor 63 is regenerated to the positive side of the DC power supply via the rectifying diode 54. As described above, the first half of 141 in FIG.
Perform an on / off switching operation by the PWM signal.
【0025】次に、図3の141の後半部分は、第1の
パワートランジスタ群50の第1のパワートランジスタ
51はオン状態のままであり、第1のパワートランジス
タ53および55もオフ状態のままである。また、第2
のパワートランジスタ群60の第2のパワートランジス
タ61もオフ状態のままであり、第2のパワートランジ
スタ63はオフ状態となり、第2のパワートランジスタ
65がオフ状態からPWM信号によるオンオフのスイッ
チング動作に移行する。Next, in the latter half of 141 in FIG. 3, the first power transistor 51 of the first power transistor group 50 remains on, and the first power transistors 53 and 55 also remain off. It is. Also, the second
The second power transistor 61 of the power transistor group 60 also remains in the off state, the second power transistor 63 is in the off state, and the second power transistor 65 shifts from the off state to the on / off switching operation by the PWM signal. I do.
【0026】今、第2のパワートランジスタ65がオン
状態である時、モータに流れる電流は直流電源の正極側
から第1のパワートランジスタ51を介して駆動コイル
71に流れ、駆動コイル73と第2のパワートランジス
タ65を介して直流電源の負極側(アース接地)に流れ
る。Now, when the second power transistor 65 is on, the current flowing to the motor flows from the positive side of the DC power supply to the drive coil 71 via the first power transistor 51, and the drive coil 73 and the second Flows through the power transistor 65 to the negative side (earth ground) of the DC power supply.
【0027】次に、第2のパワートランジスタ65がオ
フ状態になると、第2のパワートランジスタ65に流れ
ていた電流は整流用ダイオード56を介して直流電源の
正極側に回生される。このように図3の141の後半部
分は、第1のパワートランジスタ51がオン状態で第2
のパワートランジスタ65がPWM信号によるオンオフ
のスイッチング動作を行っている。Next, when the second power transistor 65 is turned off, the current flowing through the second power transistor 65 is regenerated to the positive side of the DC power supply via the rectifying diode 56. As described above, the second half of 141 in FIG.
Perform the on / off switching operation by the PWM signal.
【0028】以上より、下側通電PWM信号UL2,V
L2,WL2は一定周期のPWM信号に同期しているの
で、通電切り替わりの始まりと終わりは常にPWM信号
の立ち上がりエッジに同期する。つまり、図3の141
においては、第2のパワートランジスタ63のPWM信
号によるオンオフのスイッチング動作からオフ状態への
切り替わりは必ずPWM信号がオフ状態になってから行
われ、また、第2のパワートランジスタ65のオフ状態
からPWM信号によるオンオフのスイッチング動作への
切り替わりは必ずPWM信号がオン状態になるのと同期
する。As described above, the lower energized PWM signals UL2, V
Since L2 and WL2 are synchronized with the PWM signal of a fixed period, the start and end of the energization switching are always synchronized with the rising edge of the PWM signal. That is, 141 in FIG.
In the above, the switching from the on / off switching operation of the second power transistor 63 by the PWM signal to the off state is always performed after the PWM signal is turned off, and the switching from the off state of the second power transistor 65 to the PWM signal is performed. The switching to the on / off switching operation by the signal is always synchronized with the turning on of the PWM signal.
【0029】従って、PWM信号がオン状態であるの
に、第2のパワートランジスタ63がPWM信号のオン
状態である最中にオフ状態に切り替わったり、第2のパ
ワートランジスタ65がPWM信号のオン状態である最
中にオフ状態からPWM信号によるオンオフのスイッチ
ング動作に移行するといった状態がなくなる。つまり、
PWM信号がオン状態である最中に通電切替が始まるこ
ともなく終わることもない。よって、下側通電PWM信
号がPWM信号に同期していない場合に比べてより安定
した動作を行うことができ、モータへの印可電圧のばら
つきがなくなり、モータの安定した運転が行える。Therefore, while the PWM signal is on, the second power transistor 63 switches to the off state while the PWM signal is on, or the second power transistor 65 turns on the PWM signal. In the meantime, there is no state in which the state shifts from the off state to the on / off switching operation by the PWM signal. That is,
The energization switching does not start or end while the PWM signal is on. Therefore, a more stable operation can be performed as compared with a case where the lower energized PWM signal is not synchronized with the PWM signal, and the applied voltage to the motor does not vary, so that the motor can be operated stably.
【0030】なお、ここまでは図3の141について説
明したが、他の142,143についても同様である。
さらに、今回は第2のパワートランジスタ群60がPW
M信号に応動してスイッチング動作する場合を説明した
が、逆に第1のパワートランジスタ群50がPWM信号
に応動してスイッチング動作する構成であっても同様で
ある。またさらに、第1のパワートランジスタ群50に
入力する上側通電信号もPWM信号に同期させるような
回路構成を含んでもよい。Although the description has been given of the case 141 in FIG. 3, the same applies to the other cases 142 and 143.
Further, this time, the second power transistor group 60
Although the case where the switching operation is performed in response to the M signal has been described, the same applies to the case where the first power transistor group 50 performs the switching operation in response to the PWM signal. Further, a circuit configuration may be included in which the upper energization signal input to the first power transistor group 50 is also synchronized with the PWM signal.
【0031】(実施の形態2)図4〜図8に本発明の実
施の形態2に係るブラシレスモータを示す。図4は全体
の基本構成図である。なお、第1のパワートランジスタ
群50および第2のパワートランジスタ群60、移動体
1および駆動コイル70、電力供給源である直流電源、
通電切替器10は前記実施の形態1と同じ構成なのでこ
こでの説明は省略する。(Embodiment 2) FIGS. 4 to 8 show a brushless motor according to Embodiment 2 of the present invention. FIG. 4 is an overall basic configuration diagram. Note that the first power transistor group 50 and the second power transistor group 60, the moving body 1 and the drive coil 70, a DC power source serving as a power supply source,
The energization switch 10 has the same configuration as in the first embodiment, and a description thereof will be omitted.
【0032】PWM信号発生器35は電流検出器5およ
びスイッチング制御器40および速度制御信号発生器4
5とで構成される。第2のパワートランジスタ群60と
電力供給源である直流電源の負極側(アース接地)との
間に電流検出器5を接続し、電流検出を行う。また、ス
イッチング制御器40において、一定周期のセット信号
を出力し、さらに、速度制御信号発生器45の指令信号
ECと電流検出器5の出力信号CSとを比較し、その比
較結果とセット信号から比較結果に応動したスイッチン
グ制御信号(PWM信号)を作成し出力する。このスイ
ッチング制御器40の構成ならびに動作については後述
する。The PWM signal generator 35 includes a current detector 5, a switching controller 40, and a speed control signal generator 4.
And 5. The current detector 5 is connected between the second power transistor group 60 and the negative electrode side (earth ground) of the DC power supply serving as a power supply source to perform current detection. Further, the switching controller 40 outputs a set signal of a fixed period, further compares the command signal EC of the speed control signal generator 45 with the output signal CS of the current detector 5, and compares the comparison result with the set signal. A switching control signal (PWM signal) corresponding to the comparison result is created and output. The configuration and operation of the switching controller 40 will be described later.
【0033】通電切替器10の出力信号である上側通電
信号UH1,VH1,WH1および下側通電信号UL
1,VL1,WL1は、上側通電制御器89および同期
器80Aで構成される通電制御器20に入力され、上側
通電制御器89は、上側通電信号UH1,VH1,WH
1をそのまま上側通電信号UH2,VH2,WH2とし
て出力し、第1のパワートランジスタ群50に入力す
る。また、下側通電信号UL1,VL1,WL1は同期
器80Aに入力され、同期器80Aにおいて、スイッチ
ング制御器40の出力信号であるセット信号に同期した
下側通電PWM信号UL2,VL2,WL2を出力し、
第2のパワートランジスタ群60に入力する。この同期
器80Aの構成ならびに動作についても後述する。The upper energization signals UH1, VH1, WH1 and the lower energization signal UL which are output signals of the energization switch 10
1, VL1 and WL1 are input to the energization controller 20 including the upper energization controller 89 and the synchronizer 80A, and the upper energization controller 89 outputs the upper energization signals UH1, VH1, and WH.
1 is output as it is as the upper energization signals UH2, VH2, WH2, and is input to the first power transistor group 50. The lower energization signals UL1, VL1, WL1 are input to the synchronizer 80A, and the synchronizer 80A outputs the lower energization PWM signals UL2, VL2, WL2 synchronized with the set signal which is the output signal of the switching controller 40. And
The signal is input to the second power transistor group 60. The configuration and operation of the synchronizer 80A will also be described later.
【0034】以上のような構成において、以下動作の説
明を行う。図5はスイッチング制御器40の構成図であ
る。速度制御信号発生器45の指令信号ECと電流検出
器5の出力信号CSとを比較器42にて比較する。この
比較器42は電流検出器5の出力信号CSが速度制御信
号発生器45の指令信号ECより大きくなるとリセット
信号を出力する。また、パルス信号発生回路41におい
て、一定周期のセット信号を出力し、リセット信号とと
もにRSフリップフロップ43に入力する。RSフリッ
プフロップ43では、セット信号で正極側電位にリセッ
ト信号で負極側電位となるスイッチング制御信号(PW
M信号)を出力する。このスイッチング制御器40の動
作を図6に示す。The operation of the above configuration will be described below. FIG. 5 is a configuration diagram of the switching controller 40. The comparator 42 compares the command signal EC of the speed control signal generator 45 with the output signal CS of the current detector 5. The comparator 42 outputs a reset signal when the output signal CS of the current detector 5 becomes larger than the command signal EC of the speed control signal generator 45. Further, the pulse signal generating circuit 41 outputs a set signal having a constant period, and inputs the set signal together with the reset signal to the RS flip-flop 43. In the RS flip-flop 43, a switching control signal (PW
M signal). FIG. 6 shows the operation of the switching controller 40.
【0035】次に、同期器80Aの構成図を図7に示
す。基本的には図2の同期器80と同じ構成である。違
う点は、スイッチング制御器40からの一定周期のセッ
ト信号をDフリップフロップ81A,82A,83Aの
CK端子に接続している点である。これにより、下側通
電PWM信号UL2,VL2,WL2はPWM信号の作
成に用いる一定周期のセット信号に同期する。つまり、
PWM信号に同期する。Next, FIG. 7 shows a configuration diagram of the synchronizer 80A. The configuration is basically the same as that of the synchronizer 80 in FIG. The difference is that the set signal of a fixed period from the switching controller 40 is connected to the CK terminals of the D flip-flops 81A, 82A, 83A. As a result, the lower energized PWM signals UL2, VL2, WL2 are synchronized with the set signal having a fixed period used for generating the PWM signal. That is,
Synchronizes with the PWM signal.
【0036】以上、通電制御器20の出力信号である上
側通電信号UH2,VH2,WH2およびる下側通電P
WM信号UL2,VL2,WL2により第1のパワート
ランジスタ群50および第2のパワートランジスタ群6
0のパワートランジスタがスイッチング動作し、駆動コ
イル70に電力を供給する。As described above, the upper energization signals UH2, VH2, WH2, which are the output signals of the energization controller 20, and the lower energization P
First power transistor group 50 and second power transistor group 6 according to WM signals UL2, VL2, WL2
The 0 power transistor performs a switching operation and supplies power to the drive coil 70.
【0037】ここで、図8は上側通電信号および下側通
電信号にオーバーラップ区間が存在している場合の実施
の形態2における各部の動作を説明するためのタイミン
グ図である。図8のA区間では、第1のパワートランジ
スタ群50の第1のパワートランジスタ51はオン状態
であり、第1のパワートランジスタ53および55はオ
フ状態である。また、第2のパワートランジスタ群60
の第2のパワートランジスタ61および65はオフ状態
であり、第2のパワートランジスタ63はPWM信号に
よるオンオフのスイッチング動作をしている。FIG. 8 is a timing chart for explaining the operation of each section in the second embodiment when the upper energization signal and the lower energization signal have an overlap section. In section A of FIG. 8, the first power transistor 51 of the first power transistor group 50 is on, and the first power transistors 53 and 55 are off. Also, the second power transistor group 60
The second power transistors 61 and 65 are in an off state, and the second power transistor 63 is performing an on / off switching operation by a PWM signal.
【0038】今、第2のパワートランジスタ63がオン
状態である時、モータに流れる電流は直流電源の正極側
から第1のパワートランジスタ51を介して駆動コイル
71に流れ、駆動コイル72を介して第2のパワートラ
ンジスタ63に、さらに電流検出器5を介して直流電源
の負極側(アース接地)に流れる。Now, when the second power transistor 63 is on, the current flowing to the motor flows from the positive side of the DC power supply to the drive coil 71 via the first power transistor 51 and to the drive coil 71 via the drive coil 72. The current further flows to the second power transistor 63 via the current detector 5 to the negative electrode side (earth ground) of the DC power supply.
【0039】次に、第2のパワートランジスタ63がオ
フ状態になると、第2のパワートランジスタ63に流れ
ていた電流は整流用ダイオード54を介して直流電源の
正極側に回生される。このように図8のA区間において
は、第1のパワートランジスタ51がオン状態で第2の
パワートランジスタ63がPWM信号によるオンオフの
スイッチング動作を行っている。Next, when the second power transistor 63 is turned off, the current flowing through the second power transistor 63 is regenerated to the positive side of the DC power supply via the rectifying diode 54. As described above, in the section A in FIG. 8, the first power transistor 51 is in the on state, and the second power transistor 63 is performing the on / off switching operation by the PWM signal.
【0040】次に、図8のB区間に移ると、第1のパワ
ートランジスタ群50の第1のパワートランジスタ51
はオン状態のままであり、第1のパワートランジスタ5
3および55もオフ状態のままである。また、第2のパ
ワートランジスタ群60の第2のパワートランジスタ6
1もオフ状態のままであり、第2のパワートランジスタ
63はPWM信号によるオンオフのスイッチング動作を
継続し、第2のパワートランジスタ65がオフ状態から
PWM信号によるオンオフのスイッチング動作に移行す
る。Next, moving to the section B in FIG. 8, the first power transistors 51 of the first power transistor group 50 will be described.
Remains in the on state, and the first power transistor 5
3 and 55 also remain off. Also, the second power transistor 6 of the second power transistor group 60
1 remains in the off state, the second power transistor 63 continues the on / off switching operation by the PWM signal, and the second power transistor 65 shifts from the off state to the on / off switching operation by the PWM signal.
【0041】今、第2のパワートランジスタ63および
65がオン状態である時、モータに流れる電流は直流電
源の正極側から第1のパワートランジスタ51を介して
駆動コイル71に流れ、一方は駆動コイル72を介して
第2のパワートランジスタ63に、もう一方は駆動コイ
ル73を介して第2のパワートランジスタ65に流れ、
さらに電流検出器5を介して直流電源の負極側(アース
接地)に流れる。When the second power transistors 63 and 65 are on, the current flowing to the motor flows from the positive side of the DC power supply to the drive coil 71 via the first power transistor 51, and one of the drive coils 72 to the second power transistor 63 via the drive coil 73, and the other to the second power transistor 65 via the drive coil 73;
Further, the current flows through the current detector 5 to the negative electrode side (earth ground) of the DC power supply.
【0042】次に、第2のパワートランジスタ63およ
び65がオフ状態になると、第2のパワートランジスタ
63および65に流れていた電流は整流用ダイオード5
4および56を介して直流電源の正極側に回生される。
このように図8のB区間においては、第1のパワートラ
ンジスタ51がオン状態で第2のパワートランジスタ6
3および65がPWM信号によるオンオフのスイッチン
グ動作を行っている。Next, when the second power transistors 63 and 65 are turned off, the current flowing through the second power transistors 63 and 65 is
The power is regenerated to the positive side of the DC power supply via 4 and 56.
As described above, in the section B of FIG. 8, the first power transistor 51 is in the ON state and the second power transistor 6 is in the ON state.
3 and 65 perform on / off switching operation by the PWM signal.
【0043】以上より、下側通電PWM信号UL2,V
L2,WL2はPWM信号の作成に用いる一定周期のセ
ット信号に同期しているので、通電切り替わりの始まり
と終わりは常にPWM信号の立ち上がりエッジに同期す
る。つまり、図8のA区間およびB区間においては、第
2のパワートランジスタ63のPWM信号によるオンオ
フのスイッチング動作からオフ状態への切り替わりは必
ずPWM信号がオフ状態になってから行われ、また、第
2のパワートランジスタ65のオフ状態からPWM信号
によるオンオフのスイッチング動作への切り替わりは必
ずPWM信号がオン状態になるのと同期する。As described above, the lower energized PWM signals UL2, V
Since L2 and WL2 are synchronized with the set signal of a fixed period used for generating the PWM signal, the start and end of the energization switching are always synchronized with the rising edge of the PWM signal. That is, in the sections A and B in FIG. 8, the switching from the on / off switching operation of the second power transistor 63 by the PWM signal to the off state is always performed after the PWM signal is turned off. The switching from the off state of the second power transistor 65 to the on / off switching operation by the PWM signal is always synchronized with the turning on of the PWM signal.
【0044】従って、PWM信号がオン状態であるの
に、第2のパワートランジスタ63がPWM信号のオン
状態である最中にオフ状態に切り替わったり、第2のパ
ワートランジスタ65がPWM信号のオン状態である最
中にオフ状態からPWM信号によるオンオフのスイッチ
ング動作に移行するといった状態がなくなる。つまり、
PWM信号がオン状態である最中に通電切替が始まるこ
ともなく終わることもない。よって、上側通電信号およ
び下側通電信号にオーバーラップ区間が含まれる場合に
おいても、下側通電PWM信号がPWM信号に同期して
いない場合に比べてより安定した動作を行うことがで
き、モータへの印可電圧のばらつきがなくなり、モータ
の安定した運転が行える。またさらに、安定した検出が
電流検出器5で行うことができ、より高精度な電流制御
も行える。Therefore, while the PWM signal is on, the second power transistor 63 is switched off while the PWM signal is on, or the second power transistor 65 is turned on when the PWM signal is on. In the meantime, there is no state in which the state shifts from the off state to the on / off switching operation by the PWM signal. That is,
The energization switching does not start or end while the PWM signal is on. Therefore, even when the upper energization signal and the lower energization signal include an overlap section, a more stable operation can be performed as compared with the case where the lower energization PWM signal is not synchronized with the PWM signal. And the motor can be operated stably. Furthermore, stable detection can be performed by the current detector 5, and more accurate current control can be performed.
【0045】なお、ここまでは区間Aと区間Bの場合に
ついて説明したが、他の区間Cと区間Dおよび区間Eと
区間Fにおいても同様である。さらに、今回は第2のパ
ワートランジスタ群60がPWM信号に応動してスイッ
チング動作する場合を説明したが、逆に第1のパワート
ランジスタ群50がPWM信号に応動してスイッチング
動作する構成であっても同様である。またさらに、第1
のパワートランジスタ群50に入力する上側通電信号も
PWM信号に同期させる(PWM信号の作成に用いる一
定周期のセット信号に同期させる)ような回路構成を含
んでもよい。The case of section A and section B has been described above, but the same applies to other sections C and D, and sections E and F. Further, this time, the case where the second power transistor group 60 performs the switching operation in response to the PWM signal has been described. On the contrary, the first power transistor group 50 performs the switching operation in response to the PWM signal. The same is true for Furthermore, the first
The upper energization signal input to the power transistor group 50 may be synchronized with the PWM signal (synchronized with a set signal having a constant cycle used for generating the PWM signal).
【0046】(実施の形態3)図9〜図14に本発明の
実施の形態3に係るブラシレスモータを示す。図9は全
体の基本構成図である。なお、第1のパワートランジス
タ群50および第2のパワートランジスタ群60、移動
体1および駆動コイル70、電力供給源である直流電
源、通電切替器10、および、電流検出器5と速度制御
信号発生器45とスイッチング制御器40とで構成され
るPWM信号発生器35は前記実施の形態2と同じ構成
なのでここでの説明は省略する。(Embodiment 3) FIGS. 9 to 14 show a brushless motor according to Embodiment 3 of the present invention. FIG. 9 is an overall basic configuration diagram. The first power transistor group 50 and the second power transistor group 60, the moving body 1 and the drive coil 70, the DC power source as the power supply source, the conduction switch 10, the current detector 5, and the speed control signal generation Since the PWM signal generator 35 composed of the switch 45 and the switching controller 40 has the same configuration as that of the second embodiment, the description is omitted here.
【0047】スイッチング制御器40の出力信号である
PWM信号は同期整流用信号発生器90に入力される。
この同期整流用信号発生器90では、PWM信号から下
側PWM信号PWMDと同期PWM信号PWMUを作成
し、それぞれ下側通電同期器110と上側通電同期器1
00に入力される。この同期整流用信号発生器90の構
成と動作については後述する。The PWM signal, which is the output signal of the switching controller 40, is input to the synchronous rectification signal generator 90.
In the synchronous rectifier signal generator 90, a lower PWM signal PWMD and a synchronous PWM signal PWMU are created from the PWM signal, and the lower energizing synchronizer 110 and the upper energizing synchronizer 1 are generated, respectively.
00 is input. The configuration and operation of the synchronous rectification signal generator 90 will be described later.
【0048】次に、通電切替器10の出力信号は上側通
電同期器100および下側通電同期器110を含んで構
成される通電制御器20に入力される。ここで、上側通
電信号UH1,VH1,WH1は上側通電同期器100
に入力され、下側通電信号UL1,VL1,WL1は下
側通電同期器110に入力される。上側通電同期器10
0および下側通電同期器110において、第1のパワー
トランジスタ群50および第2のパワートランジスタ群
60に入力する上側通電同期PWM信号UH2,VH
2,WH2と下側通電PWM信号UL2,VL2,WL
2を出力する。この時、下側通電PWM信号UL2,V
L2,WL2をPWM信号の作成に用いる一定周期のセ
ット信号に同期させる。この上側通電同期器100およ
び下側通電同期器110の構成と動作についても後述す
る。Next, the output signal of the energization switch 10 is input to the energization controller 20 including the upper energization synchronizer 100 and the lower energization synchronizer 110. Here, the upper energization signals UH1, VH1, WH1 are
, And the lower energization signals UL1, VL1, WL1 are input to the lower energization synchronizer 110. Upper conduction synchronizer 10
0 and the lower energization synchronizer 110, the upper energization synchronization PWM signals UH2, VH input to the first power transistor group 50 and the second power transistor group 60.
2, WH2 and lower energized PWM signals UL2, VL2, WL
2 is output. At this time, the lower energized PWM signals UL2, V
L2 and WL2 are synchronized with a set signal of a fixed period used for generating a PWM signal. The configurations and operations of the upper energizing synchronizer 100 and the lower energizing synchronizer 110 will also be described later.
【0049】以上のような構成において、以下動作の説
明を行う。図10は同期整流用信号発生器90の構成図
である。スイッチング制御器40の出力信号であるPW
M信号は遅延回路91により、ある一定時間Td遅延さ
せた信号D1を出力する。下側PWM信号PWMDはP
WM信号とD1信号とのAND出力(ANDゲート9
2)であり、同期PWM信号PWMUはPWM信号とD
1信号とのNOR出力(NORゲート93)である。こ
の同期整流用信号発生器90の動作を図11に示す。こ
こで示す一定時間Tdは上側パワートランジスタと下側
パワートランジスタが同時にオン状態となるのを防ぐた
めのデッドタイムである。The operation of the above configuration will be described below. FIG. 10 is a configuration diagram of the signal generator 90 for synchronous rectification. PW which is an output signal of the switching controller 40
The M signal is output by the delay circuit 91 as a signal D1 delayed by a certain time Td. The lower PWM signal PWMD is P
AND output of WM signal and D1 signal (AND gate 9
2), and the synchronous PWM signal PWMU is
NOR output with one signal (NOR gate 93). FIG. 11 shows the operation of the signal generator 90 for synchronous rectification. The certain time Td shown here is a dead time for preventing the upper power transistor and the lower power transistor from being simultaneously turned on.
【0050】図12は上側通電同期器100および下側
通電同期器110の構成図である。通電切替器10の出
力信号である下側通電信号UL1,VL1,WL1はそ
れぞれDフリップフロップ111,112,113のD
端子に入力され、それぞれのCK端子にはPWM信号の
作成に用いる一定周期のセット信号が入力される。これ
により、Dフリップフロップ111,112,113の
Q端子からは下側通電信号UL1,VL1,WL1を一
定周期のセット信号に同期させた信号UL1D,VL1
D,WL1Dが出力される。FIG. 12 is a configuration diagram of the upper energizing synchronizer 100 and the lower energizing synchronizer 110. The lower energization signals UL1, VL1 and WL1, which are the output signals of the energization switch 10, are output from the D flip-flops 111, 112 and 113, respectively.
The set signals having a constant period used for generating the PWM signal are input to the respective CK terminals. As a result, the signals UL1D, VL1 obtained by synchronizing the lower energization signals UL1, VL1, WL1 with the set signal having a fixed period are output from the Q terminals of the D flip-flops 111, 112, 113.
D and WL1D are output.
【0051】これらの信号UL1D,VL1D,WL1
Dと下側PWM信号PWMDはANDゲート115,1
16,117に入力され、下側通電PWM信号UL2,
VL2,WL2としてAND出力する。以上が下側通電
同期器110の構成である。次に、一定周期のセット信
号に同期した信号UL1D,VL1D,WL1Dは、ま
たANDゲート101,102,103の一方に入力さ
れる。ANDゲート101,102,103の他方には
同期整流用信号発生器90の出力信号である同期PWM
信号PWMUが入力され、これらのANDゲート10
1,102,103の出力信号はORゲート104,1
05,106の一方に入力される。These signals UL1D, VL1D, WL1
D and the lower PWM signal PWMD are AND gates 115, 1
16, 117, and the lower energized PWM signal UL2,
AND output as VL2 and WL2. The above is the configuration of the lower conduction synchronizer 110. Next, the signals UL1D, VL1D, WL1D synchronized with the set signal of a fixed cycle are input to one of the AND gates 101, 102, 103. The other of the AND gates 101, 102, and 103 has a synchronous PWM, which is an output signal of the signal generator 90 for synchronous rectification.
The signal PWMU is input, and these AND gates 10
The output signals of 1, 102 and 103 are OR gates 104 and 1
05 and 106.
【0052】ORゲート104,105,106の他方
にはそれぞれ通電切替器10の出力信号である上側通電
信号UH1,VH1,WH1が入力され、上側通電同期
PWM信号UH2,VH2,WH2としてOR出力す
る。以上が上側通電同期器100の構成である。この下
側通電同期器110および上側通電同期器100におけ
る動作を図13に示す。The other of the OR gates 104, 105, and 106 receives upper conduction signals UH1, VH1, and WH1, which are output signals of the conduction switch 10, respectively, and performs OR output as upper conduction synchronization PWM signals UH2, VH2, and WH2. . The above is the configuration of the upper conduction synchronizer 100. The operation of the lower energizing synchronizer 110 and the upper energizing synchronizer 100 are shown in FIG.
【0053】図13は上側通電信号および下側通電信号
にオーバーラップ区間が存在している場合の各部の動作
タイミング図である。UH2,VH2,WH2は上側通
電同期PWM信号であり、UL2,VL2,WL2は下
側通電PWM信号である。なお、図13における下側P
WM信号PWMDおよび同期PWM信号PWMUのパル
ス数は簡略化のため少なく書いている。FIG. 13 is an operation timing chart of each section when the upper energization signal and the lower energization signal have an overlap section. UH2, VH2, and WH2 are upper energization synchronous PWM signals, and UL2, VL2, and WL2 are lower energization PWM signals. The lower side P in FIG.
The number of pulses of the WM signal PWMD and the synchronous PWM signal PWMU are small for simplification.
【0054】今、図13の区間Aでは、第1のパワート
ランジスタ群50の第1のパワートランジスタ51はオ
ン状態であり、第1のパワートランジスタ53は同期P
WM信号PWMUによるオンオフのスイッチング動作を
し、第1のパワートランジスタ55はオフ状態である。
また、第2のパワートランジスタ群60の第2のパワー
トランジスタ61および65はオフ状態であり、第2の
パワートランジスタ63は下側PWM信号PWMDによ
るオンオフのスイッチング動作をしている。Now, in the section A of FIG. 13, the first power transistor 51 of the first power transistor group 50 is in the ON state, and the first power transistor 53
An on / off switching operation is performed by the WM signal PWMU, and the first power transistor 55 is off.
In addition, the second power transistors 61 and 65 of the second power transistor group 60 are off, and the second power transistor 63 is performing an on / off switching operation by the lower PWM signal PWMD.
【0055】今、第2のパワートランジスタ63がオン
状態である時、モータに流れる電流は直流電源の正極側
から第1のパワートランジスタ51を介して駆動コイル
71に流れ、駆動コイル72を介して第2のパワートラ
ンジスタ63に、さらに電流検出器5を介して直流電源
の負極側(アース接地)に流れる。Now, when the second power transistor 63 is on, the current flowing to the motor flows from the positive side of the DC power supply to the drive coil 71 via the first power transistor 51, and to the drive coil 71 via the drive coil 72. The current further flows to the second power transistor 63 via the current detector 5 to the negative electrode side (earth ground) of the DC power supply.
【0056】次に、第2のパワートランジスタ63がオ
フ状態になると、ある一定時間Tdの間は第2のパワー
トランジスタ63に流れていた電流は整流用ダイオード
54を介して直流電源の正極側に回生され、Td時間経
過後に第1のパワートランジスタ53が上側通電同期P
WM信号VH2によりオン状態になる。これにより、整
流用ダイオード54を流れていた電流は第1のパワート
ランジスタ53を流れて直流電源の正極側に回生される
(同期整流)。Next, when the second power transistor 63 is turned off, the current flowing through the second power transistor 63 for a certain period of time Td flows through the rectifying diode 54 to the positive side of the DC power supply. The first power transistor 53 is regenerated after the elapse of the time Td and the upper power supply synchronization P
It is turned on by the WM signal VH2. Thus, the current flowing through the rectifying diode 54 flows through the first power transistor 53 and is regenerated to the positive side of the DC power supply (synchronous rectification).
【0057】次に、第1のパワートランジスタ54がオ
フ状態になると、ある一定時間Tdの間は整流用ダイオ
ード54を流れて直流電源の正極側に回生される。この
一定時間Tdは上側第1のパワートランジスタ53と下
側第2のパワートランジスタ63が同時オン状態になる
のを防止のためのデッドタイムである。そして再び第2
のパワートランジスタ63がオン状態となる。Next, when the first power transistor 54 is turned off, it flows through the rectifying diode 54 for a certain time Td and is regenerated to the positive side of the DC power supply. The predetermined time Td is a dead time for preventing the upper first power transistor 53 and the lower second power transistor 63 from being simultaneously turned on. And again the second
Power transistor 63 is turned on.
【0058】図13のA区間においてはこの動作を繰り
返す。つまり、第1のパワートランジスタ51がオン状
態で第2のパワートランジスタ63が下側PWM信号P
WMDによるオンオフのスイッチング動作を行い、第2
のパワートランジスタ63がオフ状態の時は、ある一定
時間Tdだけデッドタイムを設け、第1のパワートラン
ジスタ53による同期整流を行っている。This operation is repeated in section A of FIG. That is, when the first power transistor 51 is turned on and the second power transistor 63 is turned on by the lower PWM signal P
Performs on / off switching operation by WMD,
When the power transistor 63 is off, a dead time is provided for a certain time Td, and the first power transistor 53 performs synchronous rectification.
【0059】次に、図13のB区間に移ると、第1のパ
ワートランジスタ群50の第1のパワートランジスタ5
1はオン状態のままであり、第1のパワートランジスタ
53も同期PWM信号PWMUによるオンオフのスイッ
チング動作をしたままで、第1のパワートランジスタ5
5がオフ状態から同期PWM信号PWMUによるスイッ
チング動作に移行する。また、第2のパワートランジス
タ群60の第2のパワートランジスタ61もオフ状態の
ままであり、第2のパワートランジスタ63は下側PW
M信号PWMDによるオンオフのスイッチング動作を継
続し、第2のパワートランジスタ65がオフ状態から下
側PWM信号PWMDによるオンオフのスイッチング動
作に移行する。Next, moving to the section B in FIG. 13, the first power transistors 5 of the first power transistor group 50 will be described.
1 remains in the on state, the first power transistor 53 also performs the on / off switching operation by the synchronous PWM signal PWMU, and the first power transistor 5
5 shifts from the OFF state to the switching operation by the synchronous PWM signal PWMU. Further, the second power transistor 61 of the second power transistor group 60 is also kept in the off state, and the second power transistor 63 is connected to the lower PW
The on / off switching operation by the M signal PWMD is continued, and the second power transistor 65 shifts from the off state to the on / off switching operation by the lower PWM signal PWMD.
【0060】今、第2のパワートランジスタ63および
65がオン状態である時、モータに流れる電流は直流電
源の正極側から第1のパワートランジスタ51を介して
駆動コイル71に流れ、一方は駆動コイル72を介して
第2のパワートランジスタ63に、もう一方は駆動コイ
ル73を介して第2のパワートランジスタ65に流れ、
さらに電流検出器5を介して直流電源の負極側(アース
接地)に流れる。When the second power transistors 63 and 65 are on, the current flowing to the motor flows from the positive side of the DC power supply to the drive coil 71 via the first power transistor 51, and one of the drive coils 72 to the second power transistor 63 via the drive coil 73, and the other to the second power transistor 65 via the drive coil 73;
Further, the current flows through the current detector 5 to the negative electrode side (earth ground) of the DC power supply.
【0061】次に、第2のパワートランジスタ63およ
び65がオフ状態になると、ある一定時間Tdの間は第
2のパワートランジスタ63および65に流れていた電
流は整流用ダイオード54および56を介して直流電源
の正極側に回生され、Td時間経過後に第2のパワート
ランジスタ63および65が上側通電同期PWM信号V
H2およびWH2によりオン状態になる。これにより、
整流用ダイオード54および56を流れていた電流は第
1のパワートランジスタ53および55を流れて直流電
源の正極側に回生される(同期整流)。Next, when the second power transistors 63 and 65 are turned off, the current flowing through the second power transistors 63 and 65 for a certain period of time Td passes through the rectifying diodes 54 and 56. The power is regenerated to the positive side of the DC power supply, and after the lapse of Td, the second power transistors 63 and 65 are turned on by the upper-side energization synchronous PWM signal
H2 and WH2 turn on. This allows
The current flowing through the rectifier diodes 54 and 56 flows through the first power transistors 53 and 55 and is regenerated to the positive side of the DC power supply (synchronous rectification).
【0062】次に、第2のパワートランジスタ63およ
び65がオフ状態になると、ある一定時間Tdの間は整
流用ダイオード54および56を流れて直流電源の正極
側に回生される。そして再び第2のパワートランジスタ
63および65がオン状態となる。図13のB区間にお
いてはこの動作を繰り返す。つまり、第1のパワートラ
ンジスタ51がオン状態で第2のパワートランジスタ6
3および65が下側PWM信号PWMDによるオンオフ
のスイッチング動作を行い、第2のパワートランジスタ
63および65がオフ状態の時は、ある一定時間Tdだ
けデッドタイムを設け、第1のパワートランジスタ53
および55による同期整流を行っている。Next, when the second power transistors 63 and 65 are turned off, they flow through the rectifying diodes 54 and 56 for a certain time Td and are regenerated to the positive side of the DC power supply. Then, the second power transistors 63 and 65 are turned on again. This operation is repeated in the section B in FIG. That is, when the first power transistor 51 is turned on and the second power transistor 6 is turned on.
3 and 65 perform an on / off switching operation by the lower PWM signal PWMD. When the second power transistors 63 and 65 are in the off state, a dead time is provided for a certain time Td, and the first power transistor 53 is provided.
And 55 perform synchronous rectification.
【0063】以上より、下側通電PWM信号UL2,V
L2,WL2はPWM信号の作成に用いる一定周期のセ
ット信号に同期しているので、通電切り替わりの始まり
と終わりは常にPWM信号の立ち上がりエッジに同期す
る。つまり、図13のA区間およびB区間においては、
第2のパワートランジスタ63の下側PWM信号PWM
Dによるオンオフのスイッチング動作からオフ状態への
切り替わりは必ず下側PWM信号PWMDがオフ状態の
時に行われ、また、第2のパワートランジスタ65のオ
フ状態から下側PWM信号PWMDによるオンオフのス
イッチング動作への切り替わりは必ず下側PWM信号P
WMDがオン状態になるのと同期する。As described above, the lower energized PWM signals UL2, V
Since L2 and WL2 are synchronized with the set signal of a fixed period used for generating the PWM signal, the start and end of the energization switching are always synchronized with the rising edge of the PWM signal. That is, in the section A and the section B in FIG.
Lower PWM signal PWM of second power transistor 63
Switching from the on / off switching operation by D to the off state is always performed when the lower PWM signal PWMD is in the off state, and from the off state of the second power transistor 65 to the on / off switching operation by the lower PWM signal PWMD. Is always switched to the lower PWM signal P
Synchronous with the WMD being turned on.
【0064】従って、下側PWM信号PWMDがオン状
態であるのに、第2のパワートランジスタ63が下側P
WM信号PWMDのオン状態である最中にオフ状態に切
り替わったり、第2のパワートランジスタ65が下側P
WM信号PWMDのオン状態である最中にオフ状態から
下側PWM信号PWMDによるオンオフのスイッチング
動作に移行するといった状態がなくなる。つまり、下側
PWM信号PWMDがオン状態である最中に通電切替が
始まることもなく終わることもない。Therefore, while the lower PWM signal PWMD is in the ON state, the second power transistor 63 is set to the lower P signal.
While the WM signal PWMD is in the on state, the WM signal is switched to the off state, or the second power transistor 65
There is no longer a state in which the state shifts from the off state to the on / off switching operation by the lower PWM signal PWMD while the WM signal PWMD is in the on state. That is, the energization switching does not start or end while the lower PWM signal PWMD is in the ON state.
【0065】また、下側通電PWM信号UL2,VL
2,WL2がPWM信号の作成に用いる一定周期のセッ
ト信号に同期しているということは、同期PWM信号P
WMUがオン状態時に通電切り替わりが始まることもな
く終わることもないということも示している。The lower energized PWM signals UL2 and VL
2 and WL2 are synchronized with the set signal of a fixed period used for generating the PWM signal, which means that the synchronized PWM signal P
This also indicates that the energization switching does not start or end when the WMU is in the ON state.
【0066】この様子を図14に示す。図14より下側
通電信号VL1をPWM信号の作成に用いる一定周期の
セット信号に同期させない、つまりPWM信号の立ち上
がりエッジに同期させない場合は、上側通電同期PWM
信号VH2Xが図中150および151のように同期P
WM信号PWMUがオン状態である、つまり同期整流中
である途中で始まったり、途中で終わったりする状態が
存在する。FIG. 14 shows this state. As shown in FIG. 14, when the lower energization signal VL1 is not synchronized with the set signal having a fixed period used for generating the PWM signal, that is, when it is not synchronized with the rising edge of the PWM signal, the upper energization synchronization PWM is used.
The signal VH2X is synchronized P as shown by 150 and 151 in the figure.
There is a state where the WM signal PWMU is in the ON state, that is, the state where the WM signal PWMMU starts or ends during the synchronous rectification.
【0067】これに対し、下側通電信号VL1を一定周
期のセット信号に同期させると(VL1D)、通電切り
替わり時は必ずPWM信号の立ち上がりエッジに同期す
るので、上側通電同期PWM信号VH2は図中152の
ように同期PWM信号PWMUの立ち上がりに同期し、
また、図中153のように同期整流が完全に終わった状
態が通電期間の終わりとなる。よって、同期PWM信号
PWMUがオン状態である最中に通電切り替わりが行わ
れ、図中150および151のように同期整流の途中か
らオン状態になったり、途中でオフ状態になったりする
ことはなくなる。On the other hand, if the lower energization signal VL1 is synchronized with the set signal having a constant period (VL1D), the energization switching is always synchronized with the rising edge of the PWM signal, so that the upper energization synchronization PWM signal VH2 is shown in FIG. In synchronization with the rising edge of the synchronous PWM signal PWMU as indicated by 152,
Further, the state in which the synchronous rectification is completely completed as indicated by 153 in the figure is the end of the energization period. Accordingly, the energization switching is performed while the synchronous PWM signal PWMU is in the ON state, and the ON / OFF state does not occur in the middle of the synchronous rectification or the OFF state in the middle as shown by 150 and 151 in the drawing. .
【0068】したがって、上側通電信号および下側通電
信号にオーバーラップ区間が存在し、さらに同期整流を
行う場合においても、下側通電信号UL1,VL1,W
L1を一定周期のセット信号に同期させない場合に比べ
てより安定した動作を行うことができ、モータへの印可
電圧のばらつきがなくなり、モータの安定した運転が行
える。またさらに、安定した検出が電流検出器5で行う
ことができ、より高精度な電流制御も行える。Therefore, even when there is an overlap section between the upper energization signal and the lower energization signal and synchronous rectification is performed, the lower energization signals UL1, VL1, W
A more stable operation can be performed as compared with a case where L1 is not synchronized with a set signal having a constant period, and a variation in the voltage applied to the motor is eliminated, so that a stable operation of the motor can be performed. Furthermore, stable detection can be performed by the current detector 5, and more accurate current control can be performed.
【0069】なお、ここまでは区間Aと区間Bの場合に
ついて説明したが、他の区間Cと区間Dおよび区間Eと
区間Fにおいても同様である。さらに、今回は第2のパ
ワートランジスタ群60が下側PWM信号PWMDに応
動してスイッチング動作する場合を説明したが、逆に第
1のパワートランジスタ群50が下側PWM信号PWM
Dに応動してスイッチング動作する構成であっても同様
である。またさらに、第1のパワートランジスタ群50
に入力する上側通電同期PWM信号もPWM信号に同期
させる(PWM信号の作成に用いる一定周期のセット信
号に同期させる)ような回路構成を含んでもよい。Although the description has been given of the case of the section A and the section B, the same applies to the other sections C and D and the sections E and F. Further, this time, the case where the second power transistor group 60 performs the switching operation in response to the lower PWM signal PWMD has been described. Conversely, the first power transistor group 50 performs the lower PWM signal PWM.
The same applies to a configuration that performs a switching operation in response to D. Furthermore, the first power transistor group 50
May be also synchronized with the PWM signal (synchronizing with the set signal of a fixed period used for generating the PWM signal).
【0070】(実施の形態4)図15に本発明の実施の
形態4にかかるブラシレスモータの全体の基本構成図を
示す。なお、前記実施の形態3と同じ構成なのでここで
の説明は省略する。例えば永久磁石を取り付けたロータ
である移動体1の位置検出をセンサを用いずに行うセン
サレス駆動の場合、モータの位置信号としてモータの端
子電圧から誘起電圧のゼロクロス点の検出を行う。ゼロ
クロス点の検出方法はどのような方法でもよく、たとえ
ば、上側パワートランジスタと下側パワートランジスタ
が非通電の状態で端子電圧とモータの中性点電位とを比
較する方法がある。通電切替器15において、位置の検
出ならびに検出した位置信号から上側通電信号UH1,
VH1,WH1および下側通電信号UL1,VL1,W
L1を作成する。それ以降の動作は実施の形態3と同じ
であり、また効果も同様に得られる。(Embodiment 4) FIG. 15 shows an overall basic configuration diagram of a brushless motor according to Embodiment 4 of the present invention. Since the configuration is the same as that of the third embodiment, the description is omitted here. For example, in the case of sensorless driving in which the position of the moving body 1, which is a rotor having a permanent magnet, is detected without using a sensor, a zero-cross point of an induced voltage is detected from a terminal voltage of the motor as a position signal of the motor. The method of detecting the zero-cross point may be any method. For example, there is a method of comparing the terminal voltage with the neutral point potential of the motor in a state where the upper power transistor and the lower power transistor are not energized. The energization switch 15 detects the position and outputs the upper energization signal UH1, based on the detected position signal.
VH1, WH1 and lower energization signals UL1, VL1, W
Create L1. Subsequent operations are the same as those of the third embodiment, and the same effects can be obtained.
【0071】なお、本実施の形態は同期整流を行う場合
についてであるが、実施の形態1および2の構成でセン
サレス駆動を行う場合についても同様の効果が得られる
ことは言うまでもない。Although the present embodiment relates to the case where synchronous rectification is performed, it goes without saying that the same effects can be obtained when sensorless driving is performed with the configurations of the first and second embodiments.
【0072】また、本実施の形態では、第2のパワート
ランジスタ群60が下側PWM信号PWMDに応動して
スイッチング動作する場合であるが、第1のパワートラ
ンジスタ群50が下側PWM信号PWMDに応動してス
イッチング動作する構成であったり、第1のパワートラ
ンジスタ群50に入力する上側通電同期PWM信号もP
WM信号に同期させる(PWM信号の作成に用いる一定
周期のセット信号に同期させる)ような回路構成を含ん
だ場合についても同様の効果が得られる。In the present embodiment, the second power transistor group 60 performs a switching operation in response to the lower PWM signal PWMD. However, the first power transistor group 50 performs the switching operation in response to the lower PWM signal PWMD. In response to the switching operation, the upper energization synchronous PWM signal input to the first power transistor group 50 is also switched to P.
Similar effects can be obtained when a circuit configuration that synchronizes with a WM signal (synchronizes with a set signal having a fixed period used for generating a PWM signal) is included.
【0073】[0073]
【発明の効果】本発明のブラシレスモータによれば、第
1のパワートランジスタ群および第2のパワートランジ
スタ群に入力する通電信号を、PWM信号またはPWM
信号を作成するのに用いるパルス信号に同期させるた
め、通電切替のタイミングがPWM信号に同期する。そ
のため、モータへの印可電圧のばらつきがなくなり、こ
の結果、モータの安定した運転が行える。また、電流検
出器を用いて電流制御を行う場合、通電切り替わり時の
電流検出器による電流検出の不安定がなくなり、より高
精度な電流制御が行えるようなる。According to the brushless motor of the present invention, the energization signal input to the first power transistor group and the second power transistor group is changed to a PWM signal or a PWM signal.
In order to synchronize with a pulse signal used to generate a signal, the timing of energization switching is synchronized with the PWM signal. Therefore, there is no variation in the applied voltage to the motor, and as a result, stable operation of the motor can be performed. Further, in the case where current control is performed using a current detector, instability of current detection by the current detector at the time of energization switching is eliminated, and more accurate current control can be performed.
【図1】本発明の実施の形態1によるブラシレスモータ
の構成例を示す基本構成図FIG. 1 is a basic configuration diagram showing a configuration example of a brushless motor according to a first embodiment of the present invention;
【図2】図1の同期器の回路構成図FIG. 2 is a circuit configuration diagram of the synchronizer of FIG. 1;
【図3】図2の同期器ならびに図1の実施の形態1にお
ける各部の動作を説明するためのタイミング図FIG. 3 is a timing chart for explaining the operation of each part in the synchronizer of FIG. 2 and the first embodiment of FIG. 1;
【図4】本発明の実施の形態2によるブラシレスモータ
の構成例を示す基本構成図FIG. 4 is a basic configuration diagram showing a configuration example of a brushless motor according to a second embodiment of the present invention;
【図5】図4のスイッチング制御器の回路構成図FIG. 5 is a circuit configuration diagram of the switching controller of FIG. 4;
【図6】図5のスイッチング制御器における各部の動作
を説明するためのタイミング図FIG. 6 is a timing chart for explaining the operation of each unit in the switching controller of FIG. 5;
【図7】図4の同期器の回路構成図FIG. 7 is a circuit configuration diagram of the synchronizer of FIG. 4;
【図8】図7の同期器ならびに図4の実施の形態2にお
ける各部の動作を説明するためのタイミング図8 is a timing chart for explaining the operation of each part in the synchronizer of FIG. 7 and the second embodiment of FIG. 4;
【図9】本発明の実施の形態3によるブラシレスモータ
の構成例を示す基本構成図FIG. 9 is a basic configuration diagram showing a configuration example of a brushless motor according to a third embodiment of the present invention;
【図10】図9の同期整流用信号発生器の回路構成図FIG. 10 is a circuit configuration diagram of the signal generator for synchronous rectification of FIG. 9;
【図11】図10の同期整流用信号発生器における各部
の動作を説明するためのタイミング図11 is a timing chart for explaining the operation of each unit in the signal generator for synchronous rectification of FIG.
【図12】図9の下側通電同期器および上側通電同期器
の回路構成図FIG. 12 is a circuit configuration diagram of the lower energizing synchronizer and the upper energizing synchronizer of FIG. 9;
【図13】図12の下側通電同期器および上側通電同期
器ならびに図9の実施の形態3における各部の動作を説
明するためのタイミング図13 is a timing chart for explaining the operation of the lower energizing synchronizer and the upper energizing synchronizer of FIG. 12, and the operation of each part in the third embodiment of FIG. 9;
【図14】図13の動作タイミングの拡大図FIG. 14 is an enlarged view of the operation timing of FIG. 13;
【図15】本発明の実施の形態4によるブラシレスモー
タの構成例を示す基本構成図FIG. 15 is a basic configuration diagram showing a configuration example of a brushless motor according to a fourth embodiment of the present invention.
【図16】従来のブラシレスモータの構成例を示す図FIG. 16 is a diagram showing a configuration example of a conventional brushless motor.
【図17】図16の従来のブラシレスモータにおける各
部の動作を説明するためのタイミング図FIG. 17 is a timing chart for explaining the operation of each unit in the conventional brushless motor of FIG.
1,3 移動体 5 電流検出器 10,15 通電切替器 20 通電制御器 30 PWM合成器 35 PWM信号発生器 40 スイッチング制御器 45 速度制御信号発生器 50 第1のパワートランジスタ群 51,53,55 第1のパワートランジスタ 60 第2のパワートランジスタ群 61,63,65 第2のパワートランジスタ 70,71,72,73 駆動コイル 80,80A 同期器 89 上側通電制御器 90 同期整流用信号発生器 100 上側通電同期器 110 下側通電同期器 1,3 moving body 5 current detector 10,15 energization switch 20 energization controller 30 PWM synthesizer 35 PWM signal generator 40 switching controller 45 speed control signal generator 50 first power transistor group 51,53,55 First power transistor 60 Second power transistor group 61, 63, 65 Second power transistor 70, 71, 72, 73 Driving coil 80, 80A Synchronizer 89 Upper conduction controller 90 Synchronous rectification signal generator 100 Upper Energizer 110 Lower energizer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西野 英樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5H007 AA06 BB06 CA01 CB05 CC03 DB01 DC02 EA13 FA06 5H560 BB04 BB07 BB12 DA13 DA14 DB13 DB14 DC12 EB01 RR10 TT04 TT06 TT07 UA02 UA06 XA02 XA03 XA12 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Hideki Nishino 1006 Kazuma Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. F-term (reference) 5H007 AA06 BB06 CA01 CB05 CC03 DB01 DC02 EA13 FA06 5H560 BB04 BB07 BB12 DA13 DA14 DB13 DB14 DC12 EB01 RR10 TT04 TT06 TT07 UA02 UA06 XA02 XA03 XA12
Claims (7)
給源となる直流電源手段と、前記直流電源手段の一方の
電極端子側と前記駆動コイルとの間に接続された第1の
パワートランジスタ群と、前記直流電源の他方の電極端
子側と前記駆動コイルとの間に接続された第2のパワー
トランジスタ群と、前記移動体の回転移動に応動した切
替信号を作成する切替手段と、PWM信号を出力するP
WM信号発生手段と、前記切替手段の出力信号から前記
第1のパワートランジスタ群の通電を制御する第1の通
電信号と前記第2のパワートランジスタ群の通電を制御
する第2の通電信号を作成する通電制御手段とを具備し
たブラシレスモータであって、 前記通電制御手段は、前記PWM信号発生手段の出力信
号に同期した第1の通電信号または第2の通電信号を作
成する同期手段を含んで構成されることを特徴とするブ
ラシレスモータ。1. A driving coil having a plurality of phases, a moving body, a DC power supply serving as a power supply, and a first power supply connected between one of the electrode terminals of the DC power supply and the driving coil. A power transistor group, a second power transistor group connected between the other electrode terminal side of the DC power supply and the drive coil, and switching means for generating a switching signal in response to the rotational movement of the moving body; , P that outputs a PWM signal
A first energizing signal for controlling energization of the first power transistor group and a second energizing signal for controlling energization of the second power transistor group are generated from an output signal of the WM signal generating means and the switching means. A brushless motor comprising: a power supply control unit that generates a first power supply signal or a second power supply signal synchronized with an output signal of the PWM signal generation unit. A brushless motor characterized by being constituted.
駆動コイルに流れる電流を検出する電流検出手段と、指
令信号を出力する指令信号発生手段と、PWM信号を作
成するスイッチング制御手段とを具備し、 前記スイッチング制御手段は、パルス信号を出力するパ
ルス信号発生手段を含んで構成され、 前記パルス信号発生手段の出力信号と、前記電流検出手
段の出力信号と前記指令信号発生手段の出力信号との比
較結果に基づいたPWM信号を作成することを特徴とす
る請求項1に記載のブラシレスモータ。2. The method according to claim 1, wherein the PWM signal generating means includes a current detecting means for detecting a current flowing through the driving coils of the plurality of phases, a command signal generating means for outputting a command signal, and a switching control means for generating a PWM signal. The switching control means includes a pulse signal generating means for outputting a pulse signal; an output signal of the pulse signal generating means, an output signal of the current detecting means, and an output signal of the command signal generating means 2. The brushless motor according to claim 1, wherein a PWM signal is generated based on a result of comparison with the brushless motor.
手段の出力信号に同期した第1の通電信号または第2の
通電信号を作成する同期手段を含んで構成されることを
特徴とする請求項2に記載のブラシレスモータ。3. The power supply control means according to claim 1, wherein said power supply control means includes a synchronization means for generating a first power supply signal or a second power supply signal synchronized with an output signal of said pulse signal generation means. Item 3. A brushless motor according to item 2.
とも1つの第1のパワートランジスタがPWM信号に応
動してスイッチング動作している時、前記第2のパワー
トランジスタ群の少なくとも1つの第2のパワートラン
ジスタが同期整流をするための同期PWM信号を作成す
る同期整流用信号発生手段を具備した請求項1から請求
項3のいずれかに記載のブラシレスモータ。4. When at least one first power transistor of said first power transistor group is performing a switching operation in response to a PWM signal, at least one second power of said second power transistor group is provided. The brushless motor according to any one of claims 1 to 3, further comprising: a synchronous rectification signal generating unit that generates a synchronous PWM signal for the transistor to perform synchronous rectification.
とも1つの第1のパワートランジスタがPWM信号に応
動してスイッチング動作している時、前記第2のパワー
トランジスタ群の通電を制御する第2の通電信号を前記
PWM発生手段の出力信号に同期させることを特徴とす
る請求項1から請求項4のいずれかに記載のブラシレス
モータ。5. A second power transistor for controlling conduction of said second power transistor group when at least one first power transistor of said first power transistor group is performing a switching operation in response to a PWM signal. The brushless motor according to any one of claims 1 to 4, wherein an energization signal is synchronized with an output signal of the PWM generation means.
を前記PWM発生手段の出力信号に同期させ、当該同期
させた信号により、前記第1のパワートランジスタ群を
時間的にオーバーラップして通電させることを特徴とす
る請求項1から請求項5のいずれかに記載のブラシレス
モータ。6. The energization control means synchronizes the first energization signal with an output signal of the PWM generation means, and causes the first power transistor group to temporally overlap with the synchronized signal. The brushless motor according to any one of claims 1 to 5, wherein the brushless motor is energized by a motor.
検出して検出結果に応動した切替信号を作成する手段を
含み、 前記通電制御手段は、前記切替手段の切替信号を用い
て、前記PWM発生手段の出力信号に同期させた前記第
1の通電信号または前記第2の通電信号を作成する手段
を含んでいることを特徴とする請求項1から請求項6の
いずれかに記載のブラシレスモータ。7. The switching means includes means for detecting a terminal voltage of a drive coil and generating a switching signal in response to the detection result, wherein the energization control means uses the switching signal of the switching means to generate the switching signal. The brushless apparatus according to any one of claims 1 to 6, further comprising means for generating the first energizing signal or the second energizing signal synchronized with an output signal of a PWM generating means. motor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000303344A JP2002119080A (en) | 2000-10-03 | 2000-10-03 | Brushless motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000303344A JP2002119080A (en) | 2000-10-03 | 2000-10-03 | Brushless motor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002119080A true JP2002119080A (en) | 2002-04-19 |
Family
ID=18784556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000303344A Pending JP2002119080A (en) | 2000-10-03 | 2000-10-03 | Brushless motor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002119080A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012080643A (en) * | 2010-09-30 | 2012-04-19 | On Semiconductor Trading Ltd | Driving control signal generation circuit |
JP2012138983A (en) * | 2010-12-24 | 2012-07-19 | Minebea Co Ltd | Driving control device for brushless motors |
CN107276461A (en) * | 2017-06-09 | 2017-10-20 | 常州机电职业技术学院 | Drive control device and method for low-speed heavy-load working condition of brushless direct current motor |
WO2019244743A1 (en) * | 2018-06-19 | 2019-12-26 | パナソニックIpマネジメント株式会社 | Motor drive device and refrigerator using same |
-
2000
- 2000-10-03 JP JP2000303344A patent/JP2002119080A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012080643A (en) * | 2010-09-30 | 2012-04-19 | On Semiconductor Trading Ltd | Driving control signal generation circuit |
JP2012138983A (en) * | 2010-12-24 | 2012-07-19 | Minebea Co Ltd | Driving control device for brushless motors |
CN107276461A (en) * | 2017-06-09 | 2017-10-20 | 常州机电职业技术学院 | Drive control device and method for low-speed heavy-load working condition of brushless direct current motor |
WO2019244743A1 (en) * | 2018-06-19 | 2019-12-26 | パナソニックIpマネジメント株式会社 | Motor drive device and refrigerator using same |
JPWO2019244743A1 (en) * | 2018-06-19 | 2021-06-24 | パナソニックIpマネジメント株式会社 | Motor drive device and refrigerator using it |
JP7308389B2 (en) | 2018-06-19 | 2023-07-14 | パナソニックIpマネジメント株式会社 | Motor drive device and refrigerator using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3965395B2 (en) | Motor drive device | |
US7466093B2 (en) | Motor drive unit and electric apparatus having a motor | |
KR100288770B1 (en) | Rectifier Circuit for Sensorless Three-Phase Bieldi Motors | |
JPH09117186A (en) | Dc brushless motor drive | |
JP2006109579A (en) | Motor drive unit and drive method | |
JP2007110778A (en) | Motor drive and driving method | |
CN112448623A (en) | Motor driving circuit and method | |
JPH11122979A (en) | Sensorless three-phase pldc motor drive circuit | |
US20170141707A1 (en) | Single phase brushless dc motor and method of adjusting output phase thereof | |
JP2002247888A (en) | Torque ripple reduction method for motor | |
JP3681094B2 (en) | Motor drive device | |
JP2002119080A (en) | Brushless motor | |
JP5405224B2 (en) | Motor driving device and method for determining relative position of rotor provided in motor | |
JPH077971A (en) | Phase current detector for motor | |
KR101496811B1 (en) | Circuit for detecting back-emf, apparatus and method for motor driving control using the same | |
JP2003116294A (en) | Synchronous operation unit | |
JP3305173B2 (en) | Control device for brushless motor | |
JP2005102350A (en) | Motor driving device | |
JP2738110B2 (en) | Driving device for brushless motor | |
JPH06225584A (en) | Driving gear for brushless motor | |
JP4136368B2 (en) | DC brushless motor parallel drive circuit | |
JP3352646B2 (en) | Motor drive | |
JP3331630B2 (en) | Sensorless motor driving method and device thereof | |
JPH11235083A (en) | Rotor position detection device of sensorless switched-reluctance motor and method thereof | |
JP3481751B2 (en) | Drive device for DC motor |