JP2002118363A - Multilayer printed wiring board and manufacturing method thereof - Google Patents
Multilayer printed wiring board and manufacturing method thereofInfo
- Publication number
- JP2002118363A JP2002118363A JP2000311447A JP2000311447A JP2002118363A JP 2002118363 A JP2002118363 A JP 2002118363A JP 2000311447 A JP2000311447 A JP 2000311447A JP 2000311447 A JP2000311447 A JP 2000311447A JP 2002118363 A JP2002118363 A JP 2002118363A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit pattern
- recognition mark
- transparent resin
- core substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、複数の基板を積
層し各基板の回路パターンを接続する場合に、外側の基
板を透過した認識マークの画像を基準にして異なる層の
回路パターンの位置決めを行う多層プリント配線板の製
造方法と、この方法で製作された多層プリント配線板と
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of positioning circuit patterns of different layers on the basis of an image of a recognition mark transmitted through an outer substrate when a plurality of substrates are stacked and circuit patterns of the respective substrates are connected. The present invention relates to a multilayer printed wiring board manufacturing method to be performed and a multilayer printed wiring board manufactured by this method.
【０００２】[0002]
【従来の技術】複数枚の基板を積層し、各基板の回路パ
ターンを接続する方法として、ビアホールを用いる方法
や、異方性導電フィルム（Anisotropic Conductive Fil
m, ACF）あるいは異方性導電ペーストを用いる方法が公
知である。2. Description of the Related Art As a method of laminating a plurality of substrates and connecting a circuit pattern of each substrate, a method using a via hole, an anisotropic conductive film (Anisotropic conductive film), and the like are used.
m, ACF) or a method using an anisotropic conductive paste is known.
【０００３】このような場合には各基板の回路パターン
の位置合わせを行うことが必要である。このために、内
層の基板（コア基板）に位置決め用の認識マークを回路
パターンと同じフォトエッチングの工程で同時に形成し
ておき、この基板に積層する他の基板（外層基板など）
を通してこの認識マークを外側から読取り、異なる層間
の回路パターンの位置合わせを行う方法がある。In such a case, it is necessary to align circuit patterns on each substrate. For this purpose, a recognition mark for positioning is simultaneously formed on the inner layer substrate (core substrate) in the same photoetching step as the circuit pattern, and another substrate (such as an outer layer substrate) laminated on this substrate
There is a method of reading this recognition mark from the outside through a through-hole and aligning circuit patterns between different layers.
【０００４】図５は層間接続にビヤホールを用いた従来
のビルドアップ基板の一例を示す断面図である。この図
において、符号１０はコア基板（内層基板）であり、第
１の基板１２と第２の基板１４とを積層したものであ
る。第１の基板１２の表面には公知のフォトエッチング
法などによって回路パターン１６が形成されている。例
えば第１の基板１２の回路パターン１６は、銅箔張り基
板に感光性樹脂フィルムを積層し、フォトマスクを介し
て露光して不用な樹脂を除去することにより形成するこ
とができる。FIG. 5 is a sectional view showing an example of a conventional build-up substrate using via holes for interlayer connection. In this drawing, reference numeral 10 denotes a core substrate (inner layer substrate), which is formed by laminating a first substrate 12 and a second substrate 14. A circuit pattern 16 is formed on the surface of the first substrate 12 by a known photo etching method or the like. For example, the circuit pattern 16 of the first substrate 12 can be formed by laminating a photosensitive resin film on a copper foil-clad substrate and exposing it through a photomask to remove unnecessary resin.
【０００５】第２の基板１４は、例えば樹脂付き銅箔
（樹脂コート銅箔、ＲＣＣ（商標）とも呼ばれる）を用
いて形成することができる。この場合、樹脂付き銅箔を
積層プレスまたはロールラミネータなどで第１の基板１
２上に接着した後、銅箔を全面エッチングにより銅箔を
除去する。この全面エッチングにより樹脂表面に凹凸を
形成して、めっき層の密着性を向上させる。なお図５に
は示していないが、必要に応じてビアホール孔をレーザ
ビーム加工法やフォトエッチング法によって加工した
後、銅めっきを施して回路パターン１８および位置決め
用の認識マーク２０を形成する。The second substrate 14 can be formed using, for example, a copper foil with resin (resin-coated copper foil, also called RCC (trademark)). In this case, the copper foil with resin is laminated on the first substrate 1 by a laminating press or a roll laminator.
After bonding on the copper foil 2, the copper foil is removed by etching the entire surface of the copper foil. This overall etching forms irregularities on the resin surface to improve the adhesion of the plating layer. Although not shown in FIG. 5, if necessary, the via hole is processed by a laser beam processing method or a photoetching method, and then plated with copper to form a circuit pattern 18 and a recognition mark 20 for positioning.
【０００６】このように形成されたコア基板１０に、さ
らにビルドアップ法により他の基板となる外層基板（ビ
ルド樹脂）２２が積層される。この外層基板２２は、樹
脂付き銅箔を積層した後、銅箔を全面エッチングによっ
て除去することによって形成できる。この外層基板２２
にはレーザビームによってビヤホール孔２４が加工され
る。An outer substrate (build resin) 22 serving as another substrate is further laminated on the core substrate 10 thus formed by a build-up method. The outer substrate 22 can be formed by laminating a resin-coated copper foil and then removing the copper foil by etching over the entire surface. This outer layer substrate 22
The via hole 24 is machined by a laser beam.
【０００７】このビヤホール孔２４の加工に際し、位置
決めの基準として認識マーク２０をＣＣＤカメラや顕微
鏡（図示せず）によって読取る。この読取りには、外層
基板２２を透過する光線、例えばＸ線を用いる。このよ
うに読取った認識マーク２０の位置を基準にして、ビヤ
ホール孔２４の加工位置を決めるものである。When processing the via hole 24, the recognition mark 20 is read by a CCD camera or a microscope (not shown) as a reference for positioning. For this reading, a light beam transmitted through the outer layer substrate 22, for example, X-ray is used. The processing position of the via hole 24 is determined based on the position of the recognition mark 20 thus read.
【０００８】図６は、層間接続に異方性導電フィルム
（ＡＣＦ）を用いた従来のフレキシブル・リジッド（フ
レックス・リジッド）配線板の一例を示す断面図であ
る。この図６で３０はコア基板となるリジッド基板３０
であり、このリジッド基板３０には、接続端子である電
極パターンとなる回路パターン３２および認識マーク３
４が同一面（上面）に形成されている。これらは例えば
ガラス基板に銅めっきを施し、フォトエッチングを用い
ることにより、同一手順で同時に形成することができ
る。FIG. 6 is a sectional view showing an example of a conventional flexible-rigid (flex-rigid) wiring board using an anisotropic conductive film (ACF) for interlayer connection. In FIG. 6, reference numeral 30 denotes a rigid substrate 30 serving as a core substrate.
The rigid substrate 30 includes a circuit pattern 32 serving as an electrode pattern serving as a connection terminal and a recognition mark 3.
4 are formed on the same surface (upper surface). These can be formed simultaneously in the same procedure, for example, by applying copper plating to a glass substrate and using photoetching.
【０００９】３６はフレキシブル基板であり、ここには
接続端子である電極パターンとなる回路パターン３８と
第２の認識マーク４０とが同一面（下面）に形成されて
いる。これら回路パターン３８と第２の認識マーク４０
は、前記リジッド基板３０の回路パターン３２および第
１の認識マーク３４に対向する位置に形成される。４２
はソルダーレジストである。Reference numeral 36 denotes a flexible substrate on which a circuit pattern 38 serving as an electrode pattern serving as a connection terminal and a second recognition mark 40 are formed on the same surface (lower surface). The circuit pattern 38 and the second recognition mark 40
Is formed at a position facing the circuit pattern 32 and the first recognition mark 34 of the rigid substrate 30. 42
Is a solder resist.
【００１０】フレキシブル基板３６は回路パターン３
８，３２間に異方性導電フィルム（ＡＣＦ）４４を挟ん
でリジッド基板３０に重ねられる。この時認識マーク４
０，３４の画像をフレキシブル基板３６を通してＣＣＤ
カメラなどで読取り、両基板３０，３６の位置合わせを
行う。そしてフレキシブル基板３６の上方に熱圧着ツー
ル（図示せず）を押圧する。この結果ＡＣＦ４４は回路
パターン３２，３８間で強く加圧され、両回路パターン
３２，３８の接合が行われるものである。The flexible substrate 36 is a circuit pattern 3
The anisotropic conductive film (ACF) 44 is interposed between the rigid substrate 30 and the rigid substrate 30. At this time recognition mark 4
0, 34 images through flexible substrate 36
The data is read by a camera or the like, and the two substrates 30 and 36 are aligned. Then, a thermocompression bonding tool (not shown) is pressed above the flexible substrate 36. As a result, the ACF 44 is strongly pressed between the circuit patterns 32 and 38, and the two circuit patterns 32 and 38 are joined.
【００１１】この場合に、両基板３０，３６の回路パタ
ーン３２，３８の位置合わせは、次のように行う。両認
識マーク３４，４０は同一形状かつ同一寸法であり、上
方から照射された光はフレキシブル基板３６を通り下の
ガラス基板３０に到達する。両マーク３４，４０に位置
ずれがあると下のマーク３４で反射された反射光が上の
マーク４０と共にＣＣＤカメラや顕微鏡で読取られる。In this case, the positioning of the circuit patterns 32, 38 on both substrates 30, 36 is performed as follows. The two recognition marks 34 and 40 have the same shape and the same dimensions, and light emitted from above reaches the glass substrate 30 below through the flexible substrate 36. If there is a misalignment between the marks 34, 40, the reflected light reflected by the lower mark 34 is read by a CCD camera or a microscope together with the upper mark 40.
【００１２】従って認識マーク３４，４０に位置ずれが
あれば、下の認識マーク３４による反射光の一部が上の
認識マーク４０の周囲に白いマークとして識別できるか
ら、この白いマークが消えるように両基板３０，３６を
位置合わせすればよいことになる。Therefore, if the recognition marks 34 and 40 are misaligned, a part of the light reflected by the lower recognition mark 34 can be identified as a white mark around the upper recognition mark 40, so that the white mark disappears. It suffices to align the two substrates 30, 36.
【００１３】[0013]
【発明が解決しようとする課題】図５に示したビヤホー
ルで層間接続を行うものでは、前記したように、コア基
板１０の認識マーク２０の画像を外層基板（ビルド樹
脂）２２を通して外側から読取る。ここに外層基板２２
の上面には、銅箔をエッチングにより除去した跡（レプ
リカ）や、銅めっきの密着性向上を目的とした粗面化処
理の跡が残る。このため、深さ３〜５μｍ程度の細かな
凹凸が残ることになる。In the case of the interlayer connection using the via holes shown in FIG. 5, the image of the recognition mark 20 of the core substrate 10 is read from the outside through the outer layer substrate (build resin) 22, as described above. Here, the outer substrate 22
On the upper surface of the substrate, traces of the copper foil removed by etching (replicas) and traces of the surface roughening treatment for improving the adhesion of the copper plating remain. For this reason, fine irregularities having a depth of about 3 to 5 μm remain.
【００１４】この細かな凹凸は、磨りガラスのように光
を乱反射させる。このためここを透過した光はカメラに
は白っぽく写ることになり、この状態では下のマーク３
４の画像をＣＣＤカメラなどで読取って画像処理して
も、認識精度が向上しない。この結果位置決め精度が低
下し、ビヤホール孔加工精度が低下するという問題があ
った。These fine irregularities cause light to be irregularly reflected like frosted glass. For this reason, the light transmitted here will appear whitish on the camera, and in this state, the lower mark 3
Even if the image No. 4 is read and image-processed by a CCD camera or the like, the recognition accuracy is not improved. As a result, there has been a problem that the positioning accuracy is reduced, and the via hole hole processing accuracy is reduced.
【００１５】また図６に示したフレキシブル・リジッド
配線板の場合には、下の第１の認識マーク３４の反射光
が上の第２の認識マーク４０の周囲で乱反射するため、
この下のマーク３４の視認性が悪くなり、位置決め精度
が低下するという問題が生じる。In the case of the flexible rigid wiring board shown in FIG. 6, the reflected light of the lower first recognition mark 34 is irregularly reflected around the upper second recognition mark 40.
There is a problem that the visibility of the lower mark 34 is deteriorated and the positioning accuracy is reduced.
【００１６】この問題を解決するためには、図７に示す
構造が考えられる。図７に示すものでは、フレキシブル
基板３６のマーク４０とその周囲をソレダーレジストな
どの平坦な膜４６で覆う。この膜４４の表面を平坦にす
ることにより、透過光の乱反射を防ぐものである。しか
しこの場合には膜４４がマーク４４の上に重なるため、
膜４４の表面が回路パターン３８よりも高くなる。この
高さの差ｄがあるため、回路パターン３２，３８が挟む
ＡＣＦ４４の圧力が不十分になる。通常熱圧着ツール４
８は認識マーク３４，４０も押圧するから、この膜４４
の厚さによって熱圧着ツール４８とガラス基板３０の間
隔が制限されるからである。To solve this problem, a structure shown in FIG. 7 can be considered. In FIG. 7, the mark 40 of the flexible substrate 36 and its surroundings are covered with a flat film 46 such as a solder resist. By making the surface of the film 44 flat, irregular reflection of transmitted light is prevented. However, in this case, since the film 44 overlaps the mark 44,
The surface of the film 44 is higher than the circuit pattern 38. Due to the height difference d, the pressure of the ACF 44 sandwiched between the circuit patterns 32 and 38 becomes insufficient. Normal thermocompression bonding tool 4
8 also presses the recognition marks 34 and 40.
This is because the distance between the thermocompression bonding tool 48 and the glass substrate 30 is limited by the thickness.
【００１７】そこでマーク３４，４０を回路パターン３
２，３８から十分に離し、熱圧着ツール４８がマーク３
４，４０を押圧しないようにすることが考えられる。し
かしこのようにすると、基板３０，３６の大型化を招く
だけでなく、マーク３４，４０と回路パターン３２，３
８が遠くなるため位置決め精度の低下を招く。Therefore, the marks 34 and 40 are added to the circuit pattern 3
2 and 38, the thermocompression bonding tool 48 is marked 3
It is conceivable not to press 4,40. However, this not only increases the size of the substrates 30, 36, but also causes the marks 34, 40 and the circuit patterns 32, 3
Since the distance 8 is long, the positioning accuracy is lowered.
【００１８】この発明はこのような事情に鑑みなされた
ものであり、認識マークを外層基板を通して読取る場合
に、認識マークの視認性を向上させて位置決め精度を向
上させることができる多層プリント配線板の製造方法を
提供することを第１の目的とする。またこの方法により
製造された多層プリント配線板を提供することを第２の
目的とする。The present invention has been made in view of such circumstances, and when a recognition mark is read through an outer layer substrate, a multi-layer printed wiring board which can improve the visibility of the recognition mark and improve the positioning accuracy. A first object is to provide a manufacturing method. A second object is to provide a multilayer printed wiring board manufactured by this method.
【００１９】[0019]
【発明の構成】この発明によれば第１の目的は、表面に
回路パターンおよび位置決め用認識マークを形成したコ
ア基板と、これに積層される他の基板の回路パターンと
を、前記認識マークを用いて位置決めする多層プリント
配線板の製造方法において、前記他の基板の回路パター
ン形成面には前記認識マークよりも広い領域に薄い透明
樹脂層を形成しておき、前記認識マークの画像を前記他
の基板および透明樹脂層を通して読取ることによって両
回路パターンの位置決めを行うことを特徴とする多層プ
リント配線板の製造方法、により達成される。According to the present invention, a first object of the present invention is to provide a core substrate having a circuit pattern and a positioning recognition mark formed on a surface thereof, and a circuit pattern of another substrate laminated on the core substrate. In the method of manufacturing a multilayer printed wiring board for positioning by using, a thin transparent resin layer is formed in a region wider than the recognition mark on a circuit pattern forming surface of the other substrate, and an image of the recognition mark is formed on the other substrate. And a method of manufacturing a multilayer printed wiring board, wherein both circuit patterns are positioned by reading through a substrate and a transparent resin layer.
【００２０】コア基板に積層する他の基板はビルドアッ
プ層とすることができ、この場合樹脂付き銅箔をコア基
板に積層した後、銅箔を全面エッチングで除去したもの
でよい。この場合層間接続はビヤホールで行う。ビヤホ
ールは隣接層間でだけでなく複数の層間をまたがって接
続するものであってもよい。ビヤホール孔はレーザで加
工するのがよい。透明樹脂は速乾性のシリコーン樹脂と
するのがよく、これを例えばディスペンサを用いて薄く
塗布する。The other substrate to be laminated on the core substrate can be a build-up layer. In this case, after the copper foil with resin is laminated on the core substrate, the copper foil may be removed by etching over the entire surface. In this case, the interlayer connection is made in a via hole. The via hole may be connected not only between adjacent layers but also across a plurality of layers. The via hole is preferably processed by laser. The transparent resin is preferably a quick-drying silicone resin, which is thinly applied using, for example, a dispenser.
【００２１】樹脂付き銅箔を用いてビルドアップ層を形
成する場合に、銅箔を全面エッチングにより全て除去す
るのに代え、ビヤホールのパターン等を残してエッチン
グし、残った銅箔をレーザ加工時のマスクパターンとし
て用いてもよい。When a build-up layer is formed using a copper foil with a resin, instead of removing the entire copper foil by etching, the copper foil is etched leaving a via hole pattern and the like, and the remaining copper foil is subjected to laser processing. May be used as a mask pattern.
【００２２】異なる層の回路パターンは異方性導電フィ
ルム（ＡＣＦ）で接合するものであってもよい。この場
合は、ソリッド基板をコア基板とし、他の基板としてフ
レキシブル基板を用いることができる。この場合にはコ
ア基板と他の基板との両方に認識マークを設け、両マー
クを他の基板を通して読取って位置決めを行う。両方に
付す認識マークは同一形状かつ同一寸法とすれば、両者
の位置ずれが確認し易い。The circuit patterns of different layers may be joined by an anisotropic conductive film (ACF). In this case, a solid substrate can be used as a core substrate and a flexible substrate can be used as another substrate. In this case, recognition marks are provided on both the core substrate and the other substrate, and both marks are read through the other substrate for positioning. If the recognition marks attached to both have the same shape and the same size, it is easy to confirm the positional deviation between them.
【００２３】異方性導電フィルムに代えて異方性導電ペ
ーストであってもよい。これらの場合には他の基板側の
認識マーク（第２の認識マーク）を囲むように透明樹脂
を薄く塗布する。この透明樹脂は速乾性のシリコーン樹
脂が望ましい。An anisotropic conductive paste may be used in place of the anisotropic conductive film. In these cases, a thin transparent resin is applied so as to surround the other substrate side recognition mark (second recognition mark). This transparent resin is desirably a quick-drying silicone resin.
【００２４】この発明によれば第２の目的は、表面に回
路パターンおよび位置決め用認識マークが共通手順で同
時に形成されたコア基板と、このコア基板に積層され前
記認識マークを基準にして表面に回路パターンが形成さ
れた他の基板と、他の基板に形成され両基板の回路パタ
ーンを接続するビアホールとを有する多層プリント配線
板において、前記他の基板の回路パターン形成面には前
記認識マークに対向しこの認識マークよりも広い領域に
薄く塗布された透明樹脂層が形成されていることを特徴
とする多層プリント配線板、により達成される。According to the present invention, a second object is to provide a core substrate on which a circuit pattern and a recognition mark for positioning are simultaneously formed on a surface by a common procedure and a core substrate laminated on the core substrate and having a surface on the basis of the recognition mark. In a multilayer printed wiring board having another substrate on which a circuit pattern is formed, and a via hole formed on the other substrate and connecting the circuit patterns of both substrates, the recognition mark is formed on the circuit pattern forming surface of the other substrate. This is achieved by a multilayer printed wiring board, characterized in that a transparent resin layer which is thinly applied is formed in a region opposed to and wider than the recognition mark.
【００２５】同一の目的は、表面に回路パターンおよび
位置決め用第１の認識マークが共通手順で同時に形成さ
れたコア基板と、このコア基板の回路パターンおよび第
１の認識マークに対向する回路パターンおよび第２の認
識マークが共通手順で同時に形成された他の基板とを備
え、両基板の回路パターンは前記第１および第２の認識
マークを基準にして位置決めされて接合された多層プリ
ント配線板において、前記他の基板の回路パターン形成
面には、前記第２の認識マークよりも広い領域に薄く塗
布された透明樹脂層が形成されていることを特徴とする
多層プリント配線板、によっても達成される。この場合
には透明樹脂層は第２の認識マークよりも薄くするのが
よい。The same object is to provide a core substrate on which a circuit pattern and a first recognition mark for positioning are simultaneously formed on the surface by a common procedure, a circuit pattern on the core substrate and a circuit pattern opposed to the first recognition mark. A second recognition mark is simultaneously formed in a common procedure with another substrate, and the circuit patterns of the two substrates are positioned and joined based on the first and second recognition marks in the multilayer printed wiring board. The present invention is also achieved by a multilayer printed wiring board, wherein a transparent resin layer applied thinly over a region wider than the second recognition mark is formed on a circuit pattern forming surface of the other substrate. You. In this case, the transparent resin layer is preferably thinner than the second recognition mark.
【００２６】[0026]
【実施態様】図１はこの発明の一実施態様を示す断面図
である。図２はその製造工程を示す図である。この実施
態様はビヤホールで層間接続を行うものであり、前記図
５に対応するものである。この図１においては、図５と
異なるのは透明樹脂層５０を設けた点である。FIG. 1 is a sectional view showing an embodiment of the present invention. FIG. 2 is a diagram showing the manufacturing process. In this embodiment, interlayer connection is performed by using via holes, and corresponds to FIG. 1 differs from FIG. 5 in that a transparent resin layer 50 is provided.
【００２７】この製造工程を図２に基づいて説明する。
まずコア基板１０を用意し（ステップＳ１００）、ここ
に回路パターン１８および認識マーク２０を同一手順で
同時に形成する（ステップＳ１０２）。このコア基板１
０に他の基板２２を積層する（ステップＳ１０４）。こ
の他の基板２２は、樹脂付き銅箔を積層してから、銅箔
を全面エッチングで除去することにより形成する（ステ
ップＳ１０６）。This manufacturing process will be described with reference to FIG.
First, the core substrate 10 is prepared (Step S100), and the circuit pattern 18 and the recognition mark 20 are simultaneously formed thereon in the same procedure (Step S102). This core substrate 1
The other substrate 22 is stacked on 0 (step S104). The other substrate 22 is formed by laminating a copper foil with resin and then removing the copper foil by etching on the entire surface (step S106).
【００２８】他の基板２２の上に、透明樹脂を薄く塗布
し、透明樹脂層５０を形成する（ステップＳ１０８）。
この透明樹脂層５０は、コア基板１０の認識マーク２０
およびその周囲を覆う。透明樹脂層５０は、例えば速乾
性のシリコーン樹脂をディスペンサで３〜５μｍの厚さ
に塗布することにより形成できる。On the other substrate 22, a thin transparent resin is applied to form a transparent resin layer 50 (step S108).
The transparent resin layer 50 is formed on the recognition mark 20 of the core substrate 10.
And the surrounding area. The transparent resin layer 50 can be formed, for example, by applying a quick-drying silicone resin to a thickness of 3 to 5 μm with a dispenser.
【００２９】次にＣＣＤカメラ５２により、この透明樹
脂層５０を通して認識マーク２０を読取り、位置を検出
する（ステップＳ１１０）。この検出した位置を基準に
してレーザ加工装置を加工位置に移動させ、ビヤホール
孔２４をレーザ加工する（ステップＳ１１２）。そして
このビヤホール孔２４内面を含め、他の基板２２の表面
に銅めっきを施すことにより回路パターン５４を形成す
る（ステップＳ１１４）。この結果内層回路パターン１
８と外層回路パターン５４とを接続するビヤホール５６
を有する多層プリント配線板が完成する（ステップＳ１
１６）。Next, the recognition mark 20 is read by the CCD camera 52 through the transparent resin layer 50, and the position is detected (step S110). The laser processing apparatus is moved to the processing position based on the detected position, and the via hole 24 is laser-processed (step S112). Then, the circuit pattern 54 is formed by applying copper plating to the surface of the other substrate 22 including the inner surface of the via hole 24 (step S114). As a result, the inner layer circuit pattern 1
Via hole 56 connecting outer layer circuit pattern 8 to outer layer circuit pattern 54
Is completed (step S1).
16).
【００３０】このように透明樹脂層５０を形成した後、
上方から認識マーク２０の画像をＣＣＤカメラなどで読
取る。透明樹脂層５０は他の基板２２の表面に残る細か
い凹凸を埋めて表面を平坦にするから、認識マーク２０
の画像が乱反射しない。このため認識マーク２０の視認
性が向上し、コア基板１０の回路パターン１６の位置決
め精度が向上する。After forming the transparent resin layer 50 in this manner,
The image of the recognition mark 20 is read from above by a CCD camera or the like. Since the transparent resin layer 50 fills the fine irregularities remaining on the surface of the other substrate 22 and flattens the surface, the recognition mark 20
Image does not reflect irregularly. Therefore, the visibility of the recognition mark 20 is improved, and the positioning accuracy of the circuit pattern 16 on the core substrate 10 is improved.
【００３１】[0031]
【他の実施態様】図３は他の実施態様を示す断面図、図
４はその製造工程を示す図である。この実施態様は異方
性導電フィルムを用いて層間接続を行うものであり、前
記図６，７に対応する。この図３で図６，７のものと異
なるのは、他の基板（フレキシブル基板）３６の認識マ
ーク４０の周囲に透明樹脂層６０を形成した点である。FIG. 3 is a sectional view showing another embodiment, and FIG. 4 is a view showing a manufacturing process thereof. In this embodiment, interlayer connection is performed using an anisotropic conductive film, and corresponds to FIGS. 3 is different from those of FIGS. 6 and 7 in that a transparent resin layer 60 is formed around the recognition mark 40 of another substrate (flexible substrate) 36.
【００３２】この製造工程を図４に基づいて説明する。
まずコア基板となるリジット基板（ガラス基板）３０を
用意する（ステップＳ１５０）。そしてこの表面に回路
パターン３２および第１の認識マーク３４を形成する
（ステップＳ１５２）。This manufacturing process will be described with reference to FIG.
First, a rigid substrate (glass substrate) 30 serving as a core substrate is prepared (step S150). Then, the circuit pattern 32 and the first recognition mark 34 are formed on this surface (step S152).
【００３３】一方、他の基板となるフレキシブル基板３
６を用意し（ステップＳ１５４）、ここに回路パターン
３８および第２の認識マーク４０を形成する（ステップ
Ｓ１５６）。そしてこの第２の認識マーク４０の周囲に
透明樹脂を薄く（３〜５μｍの厚さ）塗り、透明樹脂層
６０とする（ステップＳ１５８）。On the other hand, a flexible substrate 3 serving as another substrate
6 is prepared (step S154), and the circuit pattern 38 and the second recognition mark 40 are formed thereon (step S156). Then, a transparent resin is thinly applied (thickness of 3 to 5 μm) around the second recognition mark 40 to form a transparent resin layer 60 (step S158).
【００３４】そして異方性導電フィルム（ＡＣＦ）４４
を挟んでこのフレキシブル基板３６をリジッド基板３０
に積層するのであるが（ステップＳ１６０）、この時Ｃ
ＣＤカメラ６２でフレキシブル基板３６側からマーク４
０，３４の画像を読取り、位置合わせを行う（ステップ
Ｓ１６２）。このように位置合わせをして両基板３０，
３６を重ね、熱圧着する（ステップＳ１６４）。この結
果回路パターン３２と３８がＡＣＦで接合されてフレッ
クスリジッド基板６４が完成する（ステップＳ１６
６）。Anisotropic conductive film (ACF) 44
The flexible substrate 36 is sandwiched between the rigid substrate 30
(Step S160), but at this time, C
Mark 4 from the flexible substrate 36 side with the CD camera 62
The images 0 and 34 are read, and alignment is performed (step S162). After positioning in this way, both substrates 30,
36, and thermocompression-bonded (step S164). As a result, the circuit patterns 32 and 38 are joined by the ACF to complete the flex-rigid substrate 64 (step S16).
6).
【００３５】[0035]
【発明の効果】請求項１〜１０の発明によれば、他の基
板の回路パターン形成面に、認識マークより広い領域に
透明樹脂を薄く塗布しておくので、この認識マークを他
の基板を通して外側から読取る際に他の基板の回路パタ
ーン形成面の凹凸による乱反射を防止することができ、
認識マークを視認性よく読取ることが可能になる。この
ため基板の位置決め精度が向上する。請求項１１〜１３
の発明によれば、この方法により製造された多層プリン
ト配線板が得られる。According to the first to tenth aspects of the present invention, since the transparent resin is thinly applied to a region wider than the recognition mark on the circuit pattern forming surface of the other substrate, the recognition mark is passed through the other substrate. When reading from the outside, irregular reflection due to unevenness of the circuit pattern formation surface of the other substrate can be prevented,
The recognition mark can be read with good visibility. For this reason, the positioning accuracy of the substrate is improved. Claims 11 to 13
According to the invention, a multilayer printed wiring board manufactured by this method is obtained.
【図１】本発明の一実施態様を示す断面図FIG. 1 is a sectional view showing one embodiment of the present invention.
【図２】その製造工程を示す図FIG. 2 is a diagram showing the manufacturing process.
【図３】本発明の他の実施態様を示す断面図FIG. 3 is a cross-sectional view showing another embodiment of the present invention.
【図４】その製造工程を示す図FIG. 4 is a view showing the manufacturing process.
【図５】従来のビルドアップ基板の断面図FIG. 5 is a cross-sectional view of a conventional build-up board.
【図６】従来のフレックスリジッド配線板の断面図FIG. 6 is a sectional view of a conventional flex-rigid wiring board.
【図７】フレックスリジッド配線板（改良案）の断面図FIG. 7 is a sectional view of a flex-rigid wiring board (improved plan).
１０ コア基板 １８ 回路パターン ２０ 認識マーク ２２ 他の基板（ビルドアップ層） ２４ ビヤホール孔 ５０ 透明樹脂層 ５２ ＣＣＤカメラ ３０ コア基板（ガラス基板） ３２、３８ 回路パターン（電極パターン） ３４ 第１の認識マーク ３６ 他の基板（フレキシブル基板） ４０ 第２の基板（フレキシブル基板） ４４ ＡＣＦ ６０ 透明樹脂層 Reference Signs List 10 core substrate 18 circuit pattern 20 recognition mark 22 other substrate (build-up layer) 24 via hole 50 transparent resin layer 52 CCD camera 30 core substrate (glass substrate) 32, 38 circuit pattern (electrode pattern) 34 first recognition mark 36 Other substrate (flexible substrate) 40 Second substrate (flexible substrate) 44 ACF 60 Transparent resin layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/00 Ｐ Ｆターム(参考） 5E338 AA03 CC01 DD12 DD32 EE33 EE42 5E346 AA02 AA04 AA12 AA15 AA22 AA29 AA32 AA43 CC02 CC08 CC32 DD03 DD22 DD32 EE13 EE17 EE20 EE37 FF01 FF04 FF18 FF23 FF27 GG15 GG19 GG28 HH07 HH11 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H05K 3/00 H05K 3/00 PF term (Reference) 5E338 AA03 CC01 DD12 DD32 EE33 EE42 5E346 AA02 AA04 AA12 AA15 AA22 AA29 AA32 AA43 CC02 CC08 CC32 DD03 DD22 DD32 EE13 EE17 EE20 EE37 FF01 FF04 FF18 FF23 FF27 GG15 GG19 GG28 HH07 HH11
Claims (12)
識マークを形成したコア基板と、これに積層される他の
基板の回路パターンとを、前記認識マークを用いて位置
決めする多層プリント配線板の製造方法において、 前記他の基板の回路パターン形成面には前記認識マーク
よりも広い領域に薄い透明樹脂層を形成しておき、前記
認識マークの画像を前記他の基板および透明樹脂層を通
して読取ることによって両回路パターンの位置決めを行
うことを特徴とする多層プリント配線板の製造方法。1. A method of manufacturing a multilayer printed wiring board in which a core substrate having a circuit pattern and a recognition mark for positioning formed on a surface thereof and a circuit pattern of another substrate laminated thereon are positioned using the recognition mark. In the above, a thin transparent resin layer is formed in an area wider than the recognition mark on the circuit pattern forming surface of the other substrate, and an image of the recognition mark is read through the other substrate and the transparent resin layer to form a transparent resin layer. A method for manufacturing a multilayer printed wiring board, comprising positioning a circuit pattern.
面に積層された樹脂付き銅箔からなるビルドアップ層で
あり、このビルドアップ層の銅箔を除去した後、前記コ
ア基板に形成した認識マークを基準にしてこの他の基板
にビアホール孔が形成される請求項１の多層プリント配
線板の製造方法。2. The other substrate is a build-up layer made of a resin-coated copper foil laminated on a circuit pattern forming surface of a core substrate, and is formed on the core substrate after removing the copper foil of the build-up layer. 2. The method according to claim 1, wherein a via hole is formed in the other substrate with reference to the recognition mark.
を共通の手順によって形成する； （ｂ）コア基板の回路パターン形成面に樹脂付き銅箔を
積層する； （ｃ）樹脂付き銅箔の銅箔をエッチングによって除去す
ることによってビルドアップ層を形成する； （ｄ）ビルドアップ層表面のコア基板の認識マークより
広い領域に透明樹脂を薄く塗布する； （ｅ）透明樹脂層およびビルドアップ層を通してコア基
板の認識マークを読取って位置決めし、ビアホール孔加
工を行う； （ｆ）ビアホールメッキ処理を行う； 以上の各工程を有する多層プリント配線板の製造方法。3. The method according to claim 2, wherein (a) a circuit pattern and a recognition mark are formed on the surface of the core substrate by a common procedure; (b) a resin-coated copper foil is laminated on the circuit pattern forming surface of the core substrate. (C) forming a build-up layer by removing the copper foil of the resin-coated copper foil by etching; (d) applying a thin transparent resin to an area of the surface of the build-up layer wider than the recognition mark of the core substrate; (E) A recognition mark of the core substrate is read and positioned through the transparent resin layer and the build-up layer, and a via hole is formed; (f) A via hole plating process is performed; .
ール孔はレーザビームで加工される多層プリント配線板
の製造方法。4. The method for manufacturing a multilayer printed wiring board according to claim 3, wherein in step (e), the via hole is processed by a laser beam.
マークとを予め形成しておき、前記他の基板の回路パタ
ーン形成面には前記第２の認識マークより広い領域に透
明樹脂を薄く塗布しておき、前記コア基板および他の基
板の認識マークを前記他の基板を通して同時に読取り両
基板の回路パターンの位置決めを行いつつ両基板を積層
し、両回路パターンを接合する請求項１の多層プリント
配線板の製造方法。5. A circuit pattern and a second recognition mark are formed on another substrate in advance, and a transparent resin is applied to a region wider than the second recognition mark on a circuit pattern forming surface of the other substrate. 2. The circuit board according to claim 1, wherein the two substrates are laminated thinly while simultaneously reading the recognition marks of the core substrate and the other substrate through the other substrate and positioning the circuit patterns of the two substrates. A method for manufacturing a multilayer printed wiring board.
マークを共通の手順によって形成する； （ｂ）他の基板の同一面に、前記コア基板の回路パター
ンおよび第１の認識マークに対応する回路パターンおよ
び第２の認識マークを共通手順によって形成する； （ｃ）他の基板には、第２の認識マークを囲み第１の認
識マークよりも広い領域に透明樹脂を薄く塗布する； （ｄ）他の基板側から第２および第１の認識マークを重
ねて読取り、両基板の回路パターンの位置決めを行いつ
つ両基板を積層する； （ｅ）両回路パターンを接合する； 以上の各工程を有する多層プリント配線板の製造方法。6. The method according to claim 5, wherein (a) a circuit pattern and a first recognition mark are formed on a surface of the core substrate by a common procedure; and (b) the core substrate is formed on the same surface of another substrate. The circuit pattern and the second recognition mark corresponding to the first recognition mark and the second recognition mark are formed by a common procedure; (c) On the other substrate, the second recognition mark is surrounded by the second recognition mark and the second recognition mark is formed. A thin transparent resin is applied to a wide area; (d) The second and first recognition marks are read from another board side in a superimposed manner, and both boards are stacked while positioning the circuit pattern of both boards; (e) A method for manufacturing a multilayer printed wiring board having the above steps.
基板はフレキシブル基板である多層プリント配線板の製
造方法。7. The method according to claim 5, wherein the other substrate is a flexible substrate.
て、コア基板および他の基板の回路パターンは異方性導
電フィルムによって接合される多層プリント配線板の製
造方法。8. The method according to claim 5, wherein the circuit patterns of the core substrate and the other substrate are joined by an anisotropic conductive film.
形状かつほぼ同一寸法である請求項５の多層プリント配
線板の製造方法。9. The method according to claim 5, wherein the first and second recognition marks have substantially the same shape and substantially the same dimensions.
の認識マークが共通手順で同時に形成されたコア基板
と、このコア基板に積層され前記認識マークを基準にし
て表面に回路パターンが形成された他の基板と、他の基
板に形成され両基板の回路パターンを接続するビアホー
ルとを有する多層プリント配線板において、 前記他の基板の回路パターン形成面には前記認識マーク
に対向しこの認識マークよりも広い領域に薄く塗布され
た透明樹脂層が形成されていることを特徴とする多層プ
リント配線板。10. A core substrate on which a circuit pattern and a recognition mark for positioning are simultaneously formed on a surface by a common procedure, and another core substrate laminated on the core substrate and having a circuit pattern formed on the surface with reference to the recognition mark. In a multilayer printed wiring board having a substrate and a via hole formed on another substrate and connecting circuit patterns of the two substrates, a circuit pattern forming surface of the other substrate faces the recognition mark and is wider than the recognition mark. A multilayer printed wiring board, wherein a transparent resin layer thinly applied is formed in a region.
第１の認識マークが共通手順で同時に形成されたコア基
板と、このコア基板の回路パターンおよび第１の認識マ
ークに対向する回路パターンおよび第２の認識マークが
共通手順で同時に形成された他の基板とを備え、両基板
の回路パターンは前記第１および第２の認識マークを基
準にして位置決めされて接合された多層プリント配線板
において、 前記他の基板の回路パターン形成面には、前記第２の認
識マークよりも広い領域に薄く塗布された透明樹脂層が
形成されていることを特徴とする多層プリント配線板。11. A core substrate on a surface of which a circuit pattern and a first identification mark for positioning are simultaneously formed by a common procedure, a circuit pattern of the core substrate, a circuit pattern facing the first identification mark, and a second pattern. A multi-layer printed wiring board, wherein the circuit pattern of the two substrates is positioned and joined with reference to the first and second recognition marks, and the other substrate has recognition marks formed simultaneously in a common procedure. A multilayer printed wiring board, characterized in that a transparent resin layer applied thinly over an area wider than the second recognition mark is formed on a circuit pattern forming surface of the substrate.
薄い請求項１１の多層プリント配線板。12. The multilayer printed wiring board according to claim 11, wherein the transparent resin layer is thinner than the second recognition mark.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000311447A JP3870018B2 (en) | 2000-10-12 | 2000-10-12 | Multilayer printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000311447A JP3870018B2 (en) | 2000-10-12 | 2000-10-12 | Multilayer printed wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118363A true JP2002118363A (en) | 2002-04-19 |
| JP3870018B2 JP3870018B2 (en) | 2007-01-17 |
Family
ID=18791207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000311447A Expired - Fee Related JP3870018B2 (en) | 2000-10-12 | 2000-10-12 | Multilayer printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870018B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019267A (en) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | Wiring board and electronic equipment having the same |
| JP2009176926A (en) * | 2008-01-24 | 2009-08-06 | Fujikura Ltd | Through wiring substrate and manufacturing method thereof |
| CN105764234A (en) * | 2014-12-19 | 2016-07-13 | 富葵精密组件(深圳)有限公司 | Circuit board structure and manufacturing method thereof |
| JP6384647B1 (en) * | 2017-02-23 | 2018-09-05 | 株式会社村田製作所 | Electronic component, electronic device, and mounting method of electronic component |
| CN112055483A (en) * | 2020-08-04 | 2020-12-08 | 湖南维胜科技有限公司 | Flexible circuit board laminating machine |
| CN114466532A (en) * | 2021-12-31 | 2022-05-10 | 沪士电子股份有限公司 | Preparation method of odd-layer blind hole plate and odd-layer blind hole plate |
-
2000
- 2000-10-12 JP JP2000311447A patent/JP3870018B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019267A (en) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | Wiring board and electronic equipment having the same |
| JP2009176926A (en) * | 2008-01-24 | 2009-08-06 | Fujikura Ltd | Through wiring substrate and manufacturing method thereof |
| CN105764234A (en) * | 2014-12-19 | 2016-07-13 | 富葵精密组件(深圳)有限公司 | Circuit board structure and manufacturing method thereof |
| JP6384647B1 (en) * | 2017-02-23 | 2018-09-05 | 株式会社村田製作所 | Electronic component, electronic device, and mounting method of electronic component |
| CN112055483A (en) * | 2020-08-04 | 2020-12-08 | 湖南维胜科技有限公司 | Flexible circuit board laminating machine |
| CN114466532A (en) * | 2021-12-31 | 2022-05-10 | 沪士电子股份有限公司 | Preparation method of odd-layer blind hole plate and odd-layer blind hole plate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3870018B2 (en) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060101640A1 (en) | Method of fabricating rigid-flexible printed circuit board | |
| JP2001308548A (en) | Multilayer printed circuit board, manufacturing method thereof and bga semiconductor package formed utilizing the same | |
| JP2007123902A (en) | Method of manufacturing rigid flexible printed circuit board | |
| JPH1022645A (en) | Manufacture of printed wiring board with cavity | |
| KR100751470B1 (en) | Multilayer board and its manufacturing method | |
| JP2007019267A (en) | Wiring board and electronic equipment having the same | |
| JP5302920B2 (en) | Manufacturing method of multilayer wiring board | |
| CN109392257B (en) | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board | |
| JP6384647B1 (en) | Electronic component, electronic device, and mounting method of electronic component | |
| JP2002118363A (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2002033584A (en) | Manufacturing method for multilayer printed-wiring board | |
| TWI472273B (en) | Printed circuit board and method for manufacturing same | |
| JP2006100704A (en) | Rigid-flexible substrate and manufacturing method therefor | |
| JP4206545B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP5359757B2 (en) | Multi-layer printed wiring board position recognition mark | |
| TW200930205A (en) | Multilayer printed circuit board and method for manufacturing the same | |
| JP3254361B2 (en) | Manufacturing method of flexible printed wiring board | |
| TWI449147B (en) | Method for embedding electronic component into multi-layer substrate | |
| JPH08307057A (en) | Multilayer interconnection circuit board and its manufacture | |
| JP3988250B2 (en) | Multilayer circuit board manufacturing method | |
| JP2002217540A (en) | Method and apparatus for manufacturing multilayer wiring board | |
| JP2001119148A (en) | Multilayer board incorporating ic chips and production method therefor | |
| KR100305570B1 (en) | A printed circuit board and a method of manufacturing there of | |
| CN116249288B (en) | Manufacturing method of multilayer PCB groove for embedded chip structure | |
| JP2008244336A (en) | Manufacturing method of printed circuit board, and printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |