JP2002115051A

JP2002115051A - バイアススパッタリング装置

Info

Publication number: JP2002115051A
Application number: JP2000306881A
Authority: JP
Inventors: Masahiko Kobayashi; 正彦小林
Original assignee: Anelva Corp
Current assignee: Canon Anelva Corp
Priority date: 2000-10-05
Filing date: 2000-10-05
Publication date: 2002-04-19
Anticipated expiration: 2020-10-05
Also published as: JP4673478B2

Abstract

(57)【要約】【課題】基板にバイアス電圧を印加しながら導電膜を
作成するスパッタリングにおいて、スパッタリングを数
多く繰り返した場合でも、バイアス電圧が正常に基板９
に印加されるようにする。【解決手段】スパッタチャンバー１内にガス導入系２
によってアルゴン等のガスを導入し、基板ホルダー５で
基板９を保持しながら、導電材料より成るターゲット３
にスパッタ電源４が電圧を印加してスパッタ放電を生じ
させる。ターゲット３から放出されたスパッタ粒子が基
板９に到達して導電膜が作成される。基板９にはバイア
ス電源５２によってバイアス電圧が与えられる。基板ホ
ルダー５は、接地電位の部材として基板保持面の斜め後
方にホルダーシールド５３を有し、ホルダーシールド５
３の表面の堆積膜５０１と基板保持面の堆積膜５０４と
が連続しないようにする膜連続防止用凹部５４を有す
る。基板保持面は基板９よりも小さく、膜連続防止用凹
部５４へのパッタ粒子は基板保持面からはみ出した基板
９の周辺部分によって遮蔽される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願の発明は、ＬＳＩ（大規
模集積回路）等の製造の際に使用されるスパッタリング
装置に関する。

【０００２】

【従来の技術】スパッタリング装置は、対象物の表面に
薄膜を作成する装置として産業の各分野で盛んに使用さ
れている。特に、ＬＳＩを始めとする各種電子デバイス
の製造では、各種導電膜や絶縁膜の作成にスパッタリン
グ装置は多用されている。

【０００３】図７は、従来のスパッタリング装置の概略
構成を示す正面断面図である。図７に示す装置は、排気
系１１を備えたスパッタチャンバー１と、スパッタチャ
ンバー１内に所定のガスを導入するガス導入系２と、被
スパッタ面がスパッタチャンバー１内に露出するように
して設けられたターゲット３と、ターゲット３の被スパ
ッタ面を臨む空間に電界を設定してスパッタ放電を生じ
させるスパッタ電源４と、スパッタ放電によってターゲ
ット３から放出されたスパッタ粒子が到達するスパッタ
チャンバー１内の所定位置に基板９を保持する基板ホル
ダー５とから主に構成されている。ガス導入系２によっ
てアルゴン等のガスを導入してスパッタ電源４によって
スパッタ放電を生じさせると、ターゲット３がスパッタ
される。スパッタによってターゲット３から放出された
材料が基板９の表面に達し、薄膜が作成される。

【０００４】上記スパッタリング装置において、膜質を
改善したり膜応力を緩和したりする目的から、基板９に
バイアス電圧を印加する構成が採用される場合がある。
バイアス電圧の印加は、高周波とプラズマの相互により
生じる自己バイアス電圧による場合が多い。具体的に
は、基板ホルダー５の基板９を載置する部分５１を誘電
体製とし（以下、この部分を誘電体ブロックと呼ぶ）、
誘電体ブロック５１内にバイアス電極５２を設ける。そ
して、バイアス電極５２にバイアス電源６として高周波
電源を接続し、バイアス電極５２を介して基板９に高周
波電圧を印加する。

【０００５】前述したようにスパッタ放電を生じさせる
と、ターゲット３と基板９との間に放電によるプラズマ
が形成される。一方、基板９に高周波電圧が印加される
と、プラズマ中のイオンと電子が周期的に交互に基板９
に引き寄せられるが、電子はイオンに比べて移動度が極
めて高いので、基板９の電位変化は、高周波に負の直流
分の電圧を重畳したような変化となる。この負の直流分
の電圧が、自己バイアス電圧である。自己バイアス電圧
のような負のバイアス電圧を与えながらスパッタリング
を行うと、プラズマ中のイオンが基板９の表面に入射し
て表面を衝撃する。このため、作成される膜の比抵抗等
を改善したり、膜の応力を緩和したりするのが促進され
る作用がある。

【０００６】

【発明が解決しようとする課題】上述したような従来の
スパッタリング装置において、発明者の研究によると、
基板９の処理枚数が数百枚程度に達するまでスパッタリ
ングを繰り返すと、基板９に正常にバイアス電圧が印加
されなくなる問題が生ずることが判明した。バイアス電
圧の印加が正常でないことから、作成される膜の質や応
力が劣化し、製品不良の原因になることが判った。本願
の発明は、かかる課題を解決するためになされたもので
あり、スパッタリングを数多く繰り返した場合でも、バ
イアス電圧が正常に基板９に印加されるという技術的意
義を有する。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、本願の請求項１記載の発明は、排気系を有するスパ
ッタチャンバーと、被スパッタ面がスパッタチャンバー
内に露出するようにして設けられた導電材料より成るタ
ーゲットと、ターゲットの被スパッタ面を臨む空間に電
界を設定してスパッタ放電を生じさせるスパッタ電源
と、スパッタ放電によってターゲットから放出されたス
パッタ粒子が到達するスパッタチャンバー内の所定位置
に基板を保持する基板ホルダーと、基板にバイアス電圧
を印加するバイアス電源とを備え、基板にバイアス電圧
を印加しながらターゲットからのスパッタ粒子を基板の
表面に到達させて前記導電材料の薄膜を作成するバイア
ススパッタリング装置において、基板の表面側を前側、
裏面側を後ろ側としたとき、基板ホルダーは、基板保持
面の斜め後方に接地電位に維持された部材を有してお
り、さらに、基板ホルダーは、前記接地電位に維持され
た部材の表面に堆積する膜と、基板保持面に堆積する膜
とが連続しないようにする凹部である膜連続防止用凹部
を有しているという構成を有する。また、上記課題を解
決するため、請求項２記載の発明は、前記請求項１の構
成において、前記基板ホルダーは、金属製のホルダー本
体と、バイアス電極を内蔵した誘電体ブロックとより成
るものであって、前記基板保持面は誘電体ブロックの表
面であり、前記接地電位に維持された部材は、誘電体ブ
ロックの側方での放電を防止するホルダーシールドであ
るという構成を有する。また、上記課題を解決するた
め、請求項３記載の発明は、前記請求項１の構成におい
て、前記基板保持面の大きさは基板よりも小さく、前記
膜連続防止用凹部は、膜連続防止用凹部に到達しようと
するスパッタ粒子が前記基板保持面からはみ出した基板
の周辺部分によって遮蔽される位置に設けられていると
いう構成を有する。また、上記課題を解決するため、請
求項４記載の発明は、前記請求項１の構成において、前
記接地電位に維持された部材の表面に堆積する膜と基板
保持面に堆積する膜とが連続しようとする方向での前記
膜連続防止用凹部の幅は、０．５ｍｍ以上であるという
構成を有する。また、上記課題を解決するため、請求項
５記載の発明は、前記請求項１の構成において、前記接
地電位に維持された部材の表面から前記基板保持面まで
の沿面距離が５ｍｍ以上であるという構成を有する。ま
た、上記課題を解決するため、請求項６記載の発明は、
前記請求項１の構成において、前記膜連続防止用凹部の
開口の縁と基板との距離は、０．５ｍｍ以上であるとい
う構成を有する。

【０００８】

【発明の実施の形態】以下、本願発明の実施の形態（以
下、実施形態）について説明する。図１は、本願発明の
実施形態のスパッタリング装置の正面断面概略図であ
る。図１に示す装置も、図７に示す装置と同様、排気系
１１を備えたスパッタチャンバー１と、スパッタチャン
バー１内に所定のガスを導入するガス導入系２と、被ス
パッタ面がスパッタチャンバー１内に露出するようにし
て設けられたターゲット３と、ターゲット３の被スパッ
タ面を臨む空間に電界を設定してスパッタ放電を生じさ
せるスパッタ電源４と、スパッタ放電によってターゲッ
ト３から放出されたスパッタ粒子が到達するスパッタチ
ャンバー１内の所定位置に基板９を保持する基板ホルダ
ー５とから主に構成されている。

【０００９】スパッタチャンバー１は、気密な真空容器
であり、電気的には接地されている。排気系１１は、ス
パッタチャンバー１を１０^−５〜１０^−７Ｐａ程度まで
排気できるよう構成されている。スパッタチャンバー１
は、不図示のゲートバルブを介して不図示の搬送チャン
バーに気密に接続されている。ガス導入系２は、アルゴ
ン等のスパッタ放電用のガスを内部に所定の流量で導入
するようになっている。ガス導入系２は、スパッタ放電
用のガスを溜めた不図示のガスボンベ、スパッタチャン
バー１とガスボンベとをつなぐ配管に設けたバルブ２１
や流量調整器２２等から主に構成されている。

【００１０】ターゲット３は、基板９の表面に作成しよ
うとする薄膜の材料で形成されている。本実施形態で
は、アルミニウムや銅等の導電膜を作成するようになっ
ており、従ってターゲット３はこれらの材料より成る。
ターゲット３は、絶縁体３１を介してスパッタチャンバ
ー１上部の開口を気密に塞ぐようスパッタチャンバー１
に取り付けられている。スパッタ電源４は、所定の負の
直流電圧又は高周波電圧をターゲット３に印加するよう
構成されている。

【００１１】ターゲット３の被スパッタ面とは反対側の
面を臨む位置には、磁石機構７が設けられている。磁石
機構７は、中心磁石７１と、この中心磁石７１を取り囲
む周辺磁石７２と、中心磁石７１及び周辺磁石７２とを
繋ぐ板状のヨーク７３とから構成されている。磁石機構
７は、上記スパッタ放電をマグネトロン放電にして効率
のよいマグネトロンスパッタリングを行うために備えら
れている。即ち、磁石機構７により、ターゲット３の付
近に磁場が形成され、この磁場の作用により電子がマグ
ネトロン運動を行い、より密度の高いプラズマが形成さ
れる。この結果スパッタ放電の効率が高くなり、基板９
への成膜の効率も高くなる。

【００１２】基板ホルダー５は、スパッタチャンバー１
に気密に取り付けられている。基板ホルダー５は、台状
で上面に基板９が載置されるようになっている。基板ホ
ルダー５は、金属製のホルダー本体５０と、ホルダー本
体５０の上側に設けた誘電体ブロック５１とから主に構
成されている。誘電体ブロック５１内には、従来と同様
にバイアス電極５２が設けられている。そして、バイア
ス電極５２に高周波電圧を印加して基板９に自己バイア
ス電圧を与えるバイアス電源６が設けられている。

【００１３】ホルダー本体５０はステンレス等の金属製
であり、スパッタチャンバー１に短絡されているため、
接地されている。バイアス電極５２とバイアス電源６と
を結ぶ線路はホルダー本体５０を貫通しているが、不図
示の絶縁体で覆われており、線路とホルダー本体５０は
絶縁されている。尚、基板ホルダー５は、基板９を搬送
する不図示の搬送ロボットとの間の基板９の受け渡しの
ため、昇降ピンを備えたり、全体に昇降する構成とされ
たりする場合がある。また、基板ホルダー５には、基板
９を加熱したり冷却したりする構成が設けられることが
ある。さらに、基板９を静電吸着する機構が基板ホルダ
ー５に設けられることがあり、この場合は、バイアス電
極５２に静電吸着用の電圧を印加する構成が採用され
る。

【００１４】基板ホルダー５とターゲット３との間の空
間を取り囲むようにして、円筒状の防着シールド８１が
設けられている。防着シールド８１は、基板９の表面以
外の不必要な場所へのスパッタ粒子の付着を防止するも
のである。ターゲット３から放出されるスパッタ粒子
は、基板９の表面のみならず、スパッタチャンバー１内
の露出面にも薄膜が堆積することが避けられない。この
露出面への薄膜の堆積が重なると、内部応力や自重によ
り薄膜が剥離することがある。剥離した薄膜は、ある程
度の大きさの微粒子となって素スパッタチャンバー１内
を浮遊する。この微粒子が基板９に付着すると、作成さ
れる薄膜に微小な突起が形成される等の形状欠陥を生じ
させる場合がある。また、基板９の表面に予め微細回路
が形成されている場合、微粒子の付着により回路や短絡
等の重大な欠陥が生じる恐れがある。

【００１５】このような処理の品質を損なう微粒子は、
一般的に「パーティクル」と呼ばれる。パーティクルの
発生を防止するため、防着シールド８１が設けられてい
る。防着シールド８１にはスパッタ粒子が付着して薄膜
が堆積することが避けられないが、防着シールド８１に
は、表面に微細な凹凸を形成する等、薄膜の剥離を防止
する構成となっている。それでも、スパッタリングを数
多く繰り返すと、薄膜の剥離が避けられないため、所定
回数のスパッタリングの後、防着シールド８１は新品又
は薄膜が除去されたものと交換される。

【００１６】さて、本実施形態のスパッタリング装置
は、前述した課題を解決するため、基板ホルダー５の周
辺部の構成に工夫を加えている。以下、この点について
図１及び図２を使用して説明する。図２は、図１に示す
装置における基板ホルダー５の周辺部の構成を示す断面
概略図である。

【００１７】基板ホルダー５の構成において、ホルダー
本体５０及び誘電体ブロック５１はともに水平方向の断
面形状は円形である。ホルダー本体５０及び誘電体ブロ
ック５１は同軸であるが、誘電体ブロック５１は、ホル
ダー本体５０より少し径が小さくなっている。従って、
図１及び図２に示すように、基板ホルダー５は、周辺部
に段差が形成された状態となっている。

【００１８】そして、上記基板ホルダー５の段差部分を
覆うようにしてホルダーシールド５３が設けられてい
る。ホルダーシールド５３は金属製であり、ホルダー本
体５０に接触しているため、接地されている。尚、基板
ホルダー５に保持された基板９の表面（成膜される面）
を前側とし、裏面を後ろ側とすると、ホルダーシールド
５３は、図２に示すように、基板保持面の斜め後方に位
置する。

【００１９】ホルダーシールド５３は、基板ホルダー５
の周辺部での不要な放電を防止するためのものである。
即ち、基板ホルダー５のうち、ホルダー本体５０は接地
されているので、同様に接地電位であるスパッタチャン
バー１との器壁との間には大きな電界は形成されない
が、誘電体ブロック５１とスパッタチャンバー１との間
には、バイアス電源６もしくはスパッタ電源４による電
界が形成される。この結果、この部分で放電が生じるこ
とがある。放電が生じると、誘電体ブロック５１の表面
がスパッタされてパーティクルが放出されたり、誘電体
ブロック５１が損傷を受けたりすることがある。このよ
うなことが無いよう、接地されたホルダーシールド５３
によって誘電体ブロック５１の周面を覆っている。尚、
ホルダーシールド５３は、全体としては基板ホルダー５
と同軸の円環状の部材であり、ホルダー本体５０と誘電
体ブロック５１とによって形成される段差を覆ってい
る。

【００２０】また、図１及び図２に示すように、誘電体
ブロック５１の周囲を取り囲むようにして、ホルダー用
防着シールド８２が設けられている。ホルダー用防着シ
ールド８２も、同様に不要な場所へのスパッタ粒子の付
着を防止するものである。ホルダー用防着シールド８２
は、特に、基板ホルダー５の周辺部へのスパッタ粒子の
付着を防止するものである。

【００２１】図２から解るように、ホルダー用防着シー
ルド８２が無いと、ホルダーシールド５３の表面や外側
面、ホルダー本体５０の外側面等にスパッタ粒子が多く
付着し、膜が堆積する。これらの堆積膜が剥がれてパー
ティクルになると、基板ホルダー５上の基板９に近いた
め、基板９の表面を汚損し易い。そこで、ホルダー用防
着シールド８２によって膜堆積を抑制している。ホルダ
ー用防着シールド８２も、同様に堆積膜の剥離を抑制す
る構成が採られており、所定回数のスパッタリングの後
に交換される。

【００２２】尚、基板ホルダー５の周辺部への膜堆積を
抑制するためには、ホルダー用防着シールド８２の内側
の縁と基板９の周縁とは、なるべく接近していることが
好ましい。しかしながら、ホルダー用防着シールド８２
の内側の縁と基板９の周縁とが接近すると、スパッタリ
ングによる成膜を行った際、両者に堆積した膜が接触す
る癒着現象が生ずる。癒着現象が生ずると、スパッタリ
ング終了後に基板９を基板ホルダー５から取り去る際、
堆積した膜に剥離や破断が生じてパーティクルが発生し
易い。従って、ホルダー用防着シールド８２の内側の縁
と基板９の周縁とは、一回の成膜の際に癒着しない範囲
でなるべく接近していることが好ましい。この距離は、
２〜５ｍｍ程度である。

【００２３】さて、本実施形態の装置の大きな特徴点
は、基板９へのバイアス電圧の印加が常に正常に行える
よう、基板ホルダー５の周辺部に凹部５４を設けてい
る。この凹部５４は、基板ホルダー５の周辺部に存在す
る接地電位の部材（ここではホルダーシールド５３）と
基板ホルダー５の基板保持面との間に連続して膜が堆積
するのを防止するための凹部（以下、膜連続防止用凹
部）５４である。

【００２４】具体的に説明すると、ホルダーシールド５
３の内側面には、図２に示すように段差が形成されてい
る。このホルダーシールド５３の内側面の段差と、誘電
体ブロック５１の側面とによって、膜連続防止用凹部５
４が形成されている。膜連続防止用凹部５４を設けるこ
とは、以下に説明するような発明者の研究によってい
る。

【００２５】発明者は、前述したようなスパッタリング
処理を多数回繰り返した後に生じるバイアス電圧の不正
常化についての研究の過程で、スパッタリング処理を多
数回繰り返すと、基板９の裏面に異常放電の跡が見られ
るのを発見した。図３は、このスパッタリング処理を多
数回繰り返した後に生ずる異常放電の跡を示す概略図で
ある。図３に示すように、異常放電跡は、小さな丸いス
ポット状の変色箇所（以下、異常放電スポットと呼ぶ）
９１である。異常放電スポット９１の発生箇所は一定し
ていないが、図３に示すように、基板９の周縁から近い
部分に発生する場合が多い。

【００２６】発明者は、このような異常放電の発生は、
バイアス電圧が印加された基板９が部分的に地絡するこ
とにより発生することにより生ずるのではないか、と考
えた。そこで、基板９の裏面の異常放電スポット９１の
部分が接触していた誘電体ブロック５１の表面の箇所を
調べてみると、そこには薄膜の堆積が確認された。そし
て、その部分の薄膜と、ホルダーシールド５３とは、電
気的に導通していることが確認された。

【００２７】このような知見から、異常放電は、誘電体
ブロック５１の表面から側面、そしてホルダーシールド
５３にまたがって薄膜が堆積し、この薄膜を介して基板
９が地絡することにより生ずるものと考えられる。この
点について、図４を使用してさらに詳しく説明する。図
４は、異常放電の発生メカニズムについて説明する図で
ある。図４では、図２に示す実施形態と異なり、膜連続
防止用凹部５４が無い構成が示されている。

【００２８】前述したように、スパッタリング処理を繰
り返す過程で、薄膜は基板９の表面のみならず、ホルダ
ー用防着シールド８２の表面にも堆積する。また、ホル
ダー用防着シールド８２の内縁と基板９の周縁との間の
隙間から進入したスパッタ粒子により、図４（１）に示
すように、ホルダーシールド５３の表面にも薄膜５０１
が堆積する（以下、この薄膜５０１をシールド堆積膜と
呼ぶ）。

【００２９】そして、スパッタリング処理を繰り返す
と、シールド堆積膜５０１がさらに堆積する他、図４
（２）に示すように、誘電体ブロック５１の側面にも薄
膜５０２が堆積する（以下、この薄膜５０２を側面堆積
膜と呼ぶ）。また、微視的に見ると、図４（２）に示す
ように、基板保持面である誘電体ブロック５１の表面に
もターゲット３の材料と同じ材料の粒子５０３が付着し
ている。誘電体ブロック５１の表面はスパッタリング中
は基板９によって覆われているので、誘電体ブロック５
１の表面の粒子（以下、保持面付着粒子）５０３は、ス
パッタリング中に付着したスパッタ粒子であることは殆
どない。この保持面付着粒子５０３は、スパッタリング
後に基板９を基板ホルダー５から取り去った後にもスパ
ッタチャンバー１内に浮遊するスパッタ粒子や、スパッ
タチャンバー１内に存在するパーティクル等である。

【００３０】そして、さらにスパッタリング処理を繰り
返すと、図４（３）に示すように、シールド堆積膜５０
１が成長して膜が厚くなる他、側面堆積膜５０２が上方
に成長していく。同時に、図４（３）に示すように、誘
電体ブロック５１の表面には、保持面付着粒子５０３の
付着が重なり、徐々に薄膜５０４に成長する（以下、こ
の膜を保持面堆積膜と呼ぶ）。

【００３１】そして、さらにスパッタリング処理を繰り
返すと、図４（４）に示すように、ついには側面堆積膜
５０２と保持面堆積膜５０４とがつながってしまう。こ
れらの膜５０１，５０２，５０４は、基板９の表面に作
成される膜と同様に導電膜であるから、この結果、保持
面堆積膜５０４がホルダーシールド５３に短絡され、保
持面堆積膜５０４は接地電位になる。この状態で、基板
９が誘電体ブロック５１の表面に載置され、バイアス電
圧を印加しながらスパッタリングが開始されると、基板
９に対して全体にバイアス電圧が印加されるものの、基
板９の裏面のうち、ホルダーシールド５３に短絡された
保持面堆積膜５０４と接触した部分から急激にホルダー
シールド５３側に電流が流れて放電が生じる。この結
果、基板９全体も接地電位になってしまい、バイアス電
圧が解消されてしまう。

【００３２】図３に示すような異常放電スポット９１
は、このようなメカニズムにより部分的に電界が集中し
て大きな電流が流れた跡であると考えられる。そして、
異常放電は、保持面堆積膜５０４が誘電体ブロック５１
の側面の膜と完全につながった際に生じる場合だけでな
く、両者が部分的に接近し、その接近部分に絶縁破壊す
ることにより生じる沿面放電の場合もあると考えられ
る。いずれにしても、このような異常放電が生じると、
基板９が接地された状態になってしまうので、正常にバ
イアス電圧を与えることができなくなる。この結果、膜
質の改善や膜応力の緩和といった意図した作用が得られ
なくなる。

【００３３】本実施形態の構成は、このような知見に基
づき、図２に示すような膜連続防止用凹部５４を形成し
ている。図５は、膜連続防止用凹部５４の作用について
説明する図であり、本実施形態の構成において、図４
（４）に示す場合と同程度の回数のスパッタリング処理
を繰り返した場合の状態を示すものである。

【００３４】本実施形態の構成において、スパッタリン
グ処理を多数回繰り返すと、図４（４）に示す場合と同
様に、ホルダーシールド５３の表面等に厚く膜が堆積す
る。ここで、図４（４）に示すように保持面堆積膜５０
４が誘電体ブロック５１の表面に堆積していても、膜連
続防止用凹部５４があるため、この保持面堆積膜５０４
とシールド堆積膜５０１とが連続してしまうことはな
い。従って、異常放電が発生したりしてバイアス電圧が
不正常になることがない。尚、ホルダーシールド５３の
内縁面の段差は周状に３６０度延びており、従って、膜
連続防止用凹部５４も周状に３６０度延びている。

【００３５】膜連続防止用凹部５４の形状において、開
口の幅（図２にｗで示す）は、保持面堆積膜５０４とシ
ールド堆積膜５０１との分離を確保する上で重要であ
る。幅ｗは、充分に多い回数のスパッタリングを繰り返
しても保持面堆積膜５０４とシールド堆積膜との分離が
確保されるようにすることが好ましい。前述した通り、
実施形態のスパッタリング装置は、ホルダー用防着シー
ルド８２の交換等のような定期メンテナンスが所定回数
のスパッタリングの後に行われる。従って、「充分に多
い回数」とは、例えばこの定期メンテナンスまでの回数
（以下、メンテナンスインターバルと呼ぶ）であり、こ
れは、例えば２０００〜４０００回程度の回数である。
この程度の回数のスパッタリングを行っても膜が連続し
ないようにするには、幅ｗは０．５ｍｍ以上であること
が好ましい。

【００３６】また、膜連続防止用凹部５４の深さ（図２
にｄで示す）が浅くなると、膜連続防止用凹部５４が薄
膜で埋められてしまって膜が連続する恐れがある。上記
メンテナンスインターバル程度の回数のスパッタリング
を行っても膜が連続しないようにするためには、深さｄ
は、２ｍｍ以上であることが好ましい。

【００３７】次に、上記膜連続防止用凹部５４によるバ
イアス電圧正常化の効果を確認した実験の結果について
説明する。図６は、膜連続防止用凹部５４によるバイア
ス電圧正常化の効果を確認した実験の結果を示す図であ
る。図６には、図４に示すような膜連続防止用凹部５４
の無い構成と、膜連続防止用凹部５４のある実施形態の
構成において、スパッタリング処理を多数回繰り返し、
作成された薄膜の内部応力を測定した結果が示されてい
る。

【００３８】図６に結果を示す成膜実験は、以下の条件
により行われた。圧力：４ｍＴｏｒｒ（約０．５Ｐａ）スパッタ電源４：６００Ｖ，７ｋＷバイアス電源６：４００ｋｚ，２００Ｗ自己バイアス電圧：約１００Ｖ

【００３９】図６に示すように、膜連続防止用凹部５４
の無い構成では、−１８０ＭＰａ（メガパスカル）程度
の圧縮応力が、２００回を越える頃から引っ張り応力に
転じ、３５０回あたりで６００ＭＰａ弱の引っ張り応力
に達している。この結果、２００回を越える頃から、バ
イアス電圧の印加状況に変化があったことを示してお
り、成膜の再現性が大きく低下していることを示してい
る。

【００４０】一方、膜連続防止用凹部５４のある実施形
態に構成では、４０００回程度までスパッタリング処理
を繰り返しても、応力は−１８０ＭＰａで安定してい
る。これは、バイアス電力が常に安定にして正常に与え
られていることを示すものである。このように、本実施
形態の構成によれば、堆積膜によって基板９が地絡する
ことがないので、バイアス電圧が正常に安定して印加さ
れる。このため、膜応力や膜質が常に安定した再現性の
良い成膜が行える。

【００４１】また、上記膜連続防止用凹部５４は、ホル
ダーシールド５３から基板保持面までの沿面距離を長く
することにより膜連続化を防止するという作用も有して
いる。即ち、膜連続防止用凹部５４が無く、単なる平坦
面であると、ホルダー堆積膜５０１と保持面堆積５０４
とが連続するのに要するスパッタ粒子の到達量が少なく
て済む。一方、膜連続防止用凹部５４があると、スパッ
タ粒子の到達量が相当程度多くならなければ、ホルダー
堆積膜５０１と保持面堆積５０４とが連続しない。前述
したメンテナンスサイクルの回数までスパッタリングを
繰り返しても膜が連続しないようにするには、沿面距離
は、５ｍｍ程度以上であることが好ましい。図６に結果
を示す実験では、膜連続防止用凹部５４のある実施形態
の構成における沿面距離は１０ｍｍ程度である。尚、上
記説明から解るように、「沿面距離」とは、ホルダーシ
ールド５３のような接地電位にある部材と基板保持面と
の間の距離であって、部材の表面を辿った際の距離であ
る。

【００４２】また、本実施形態の構成では、図２に示す
ように、基板ホルダー５の基板保持面の大きさは、基板
９より少し小さいものとなっている。この構成は、接地
部との膜の連続をさらに抑制する技術的意義を有してい
る。即ち、基板保持面が基板９より小さいため、基板９
が、膜連続防止用凹部５４に到達しようとするスパッタ
粒子を遮蔽する状態となっている。このため、膜連続防
止用凹部５４への膜堆積が抑制され、膜連続防止の効果
がさらに高くされる。一方、基板保持面が基板９と同じ
か小さい大きさであると、基板９によるスパッタ粒子の
遮蔽効果が少なくなるので、膜が連続し易くなる。

【００４３】尚、膜連続防止用凹部５４からの基板９の
はみ出し長さ（図２にＬ１で示す）は、１ｍｍ〜３ｍｍ
程度であることが好ましい。１ｍｍより小さいと、上記
スパッタ粒子の遮蔽効果が不充分になる。また、３ｍｍ
より大きいと、基板保持面に接触しない部分が大きくな
るため、バイアス電圧の印加が不均一になったり不充分
になったりする問題がある。

【００４４】また、膜連続防止用凹部５４の開口の縁か
ら基板９までの距離（図２にＬ２で示す）は、０．５ｍ
ｍ以上とすることが好ましい。Ｌ２が０．５ｍｍより小
さくなると、図５に示すように膜連続防止用凹部５４の
開口の縁に膜５０１が堆積した場合、この膜５０１が基
板９の裏面に接触して基板９が地絡する恐れが出てくる
からである。

【００４５】また、基板保持面の周縁は、図２に示すよ
うに、面取りされている。これは、基板９の裏面の傷付
けを防止するとともに、沿面距離を長くする技術的意義
がある。つまり、図２に示すように面取りを行ってテー
パ面とすると、基板９に対して垂直な面である場合に比
べて、基板９の裏面からホルダーシールド５３までの沿
面距離が長くなる。このため、前述した膜連続化防止の
効果がさらに高く得られる。

【００４６】尚、膜連続防止用凹部５４の構成として
は、ホルダーシールド５３の内面に段差を設ける場合の
他、ホルダーシールド５３の内面の径を誘電体ブロック
５１の側面の径より大きくして両者の間に隙間を設ける
構成をあり得る。しかしながら、上記実施形態の構成で
は、ホルダーシールド５３の内面の径と誘電体ブロック
５１の側面の径とを精度良く適合させてホルダーシール
ド５３を誘電体ブロック５１に嵌め込み、これで位置決
めを行う構成を採っている。従って、両者の間に隙間を
設ける場合、ホルダーシールド５３をホルダー本体５０
に対して精度良く位置決めして固定することが必要にな
る。

【００４７】また、膜連続防止用凹部５４の構成として
は、円周状に延びる溝をホルダーシールド５３の表面に
設けても良い。この場合、円周の中心は、基板９や基板
ホルダー５の軸と同軸とされる。尚、上記実施形態で
は、バイアス電圧は高周波電源により与えられたが、直
流電源により与える構成でも良い。また、本願発明にお
いて、導電材料より成る薄膜は、通常の概念よりも広
く、シリコンやガリウム砒素等の半導体薄膜も含む概念
である。

【００４８】

【発明の効果】以上説明した通り、本願の請求項１記載
の発明によれば、膜連続防止用凹部が設けられているの
で、スパッタリングを多数回繰り返してもバイアス電圧
が正常に印加され、膜応力の緩和や膜質の改善といった
目的が充分に達成される。また、請求項２記載の発明に
よれば、接地電位に維持された部材がホルダーシールド
であるので、誘電体ブロックの側方での放電を防止しつ
つ上記効果を得ることができる。また、請求項３記載の
発明によれば、上記効果に加え、膜連続防止用凹部に入
射しようとするスパッタ粒子が基板によって遮蔽される
ので、膜連続防止の効果がさらに高く得られる。また、
請求項４記載の発明によれば、上記効果に加え、膜連続
防止用凹部に入射しようとするスパッタ粒子が基板によ
って遮蔽されるので、膜連続防止の効果がさらに高く得
られる。

【図面の簡単な説明】

【図１】本願発明の実施形態のスパッタリング装置の正
面断面概略図である。

【図２】図１に示す装置における基板ホルダー５の周辺
部の構成を示す断面概略図である。

【図３】スパッタリング処理を多数回繰り返した後に生
ずる異常放電の跡を示す概略図である。

【図４】異常放電の発生メカニズムについて説明する図
である。

【図５】膜連続防止用凹部５４の作用について説明する
図であり、本実施形態の構成において、図４（４）に示
す場合と同程度の回数のスパッタリング処理を繰り返し
た場合の状態を示すものである。

【図６】膜連続防止用凹部５４によるバイアス電圧正常
化の効果を確認した実験の結果を示す図である。

【図７】従来のスパッタリング装置の概略構成を示す正
面断面図である。

【符号の説明】

１スパッタチャンバー１１排気系２ガス導入系３ターゲット４スパッタ電源５基板ホルダー５０ホルダー本体５１誘電体ブロック５２バイアス電極５３ホルダーシールド５４膜連続防止用凹部５０１シールド堆積膜５０２側面堆積膜５０４保持面堆積膜６バイアス電源７磁石機構８１防着シールド８２ホルダー用防着シールド９基板

Claims

【特許請求の範囲】

【請求項１】排気系を有するスパッタチャンバーと、
被スパッタ面がスパッタチャンバー内に露出するように
して設けられた導電材料より成るターゲットと、ターゲ
ットの被スパッタ面を臨む空間に電界を設定してスパッ
タ放電を生じさせるスパッタ電源と、スパッタ放電によ
ってターゲットから放出されたスパッタ粒子が到達する
スパッタチャンバー内の所定位置に基板を保持する基板
ホルダーと、基板にバイアス電圧を印加するバイアス電
源とを備え、基板にバイアス電圧を印加しながらターゲ
ットからのスパッタ粒子を基板の表面に到達させて前記
導電材料の薄膜を作成するバイアススパッタリング装置
において、基板の表面側を前側、裏面側を後ろ側としたとき、基板
ホルダーは、基板保持面の斜め後方に接地電位に維持さ
れた部材を有しており、さらに、基板ホルダーは、前記接地電位に維持された部
材の表面に堆積する膜と、基板保持面に堆積する膜とが
連続しないようにする凹部である膜連続防止用凹部を有
していることを特徴とするバイアススパッタリング装
置。
【請求項２】前記基板ホルダーは、金属製のホルダー
本体と、バイアス電極を内蔵した誘電体ブロックとより
成るものであって、前記基板保持面は誘電体ブロックの
表面であり、前記接地電位に維持された部材は、誘電体
ブロックの側方での放電を防止するホルダーシールドで
あることを特徴とする請求項１記載のバイアススパッタ
リング装置。
【請求項３】前記基板保持面の大きさは基板よりも小
さく、前記膜連続防止用凹部は、膜連続防止用凹部に到
達しようとするスパッタ粒子が前記基板保持面からはみ
出した基板の周辺部分によって遮蔽される位置に設けら
れていることを特徴とする請求項１記載のバイアススパ
ッタリング装置。
【請求項４】前記接地電位に維持された部材の表面に
堆積する膜と基板保持面に堆積する膜とが連続しようと
する方向での前記膜連続防止用凹部の幅は、０．５ｍｍ
以上であることを特徴とする請求項１記載のバイアスス
パッタリング装置。
【請求項５】前記接地電位に維持された部材の表面か
ら前記基板保持面までの沿面距離が５ｍｍ以上であるこ
とを特徴とする請求項１記載のバイアススパッタリング
装置。
【請求項６】前記膜連続防止用凹部の開口の縁と基板
との距離は、０．５ｍｍ以上であることを特徴とする請
求項１記載のバイアススパッタリング装置。