JP2002110788A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002110788A JP2002110788A JP2000295235A JP2000295235A JP2002110788A JP 2002110788 A JP2002110788 A JP 2002110788A JP 2000295235 A JP2000295235 A JP 2000295235A JP 2000295235 A JP2000295235 A JP 2000295235A JP 2002110788 A JP2002110788 A JP 2002110788A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- dielectric constant
- film
- low dielectric
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】酸素を用いたフォトレジストパターンの剥離工
程における、低誘電率絶縁膜の誘電率の上昇を防止する
こと。 【解決手段】低誘電率絶縁膜であるメチルポリシロキサ
ン膜５上のフォトレジストパターン６を、酸素および窒
素を含むガスを用いたプラズマ処理により剥離する。
程における、低誘電率絶縁膜の誘電率の上昇を防止する
こと。 【解決手段】低誘電率絶縁膜であるメチルポリシロキサ
ン膜５上のフォトレジストパターン６を、酸素および窒
素を含むガスを用いたプラズマ処理により剥離する。
Description
【０００１】
【発明の属する技術分野】本発明は、低誘電率絶縁膜を
用いた半導体装置およびその製造方法に関する。
用いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化・高速化に伴い配
線間容量および層間容量の低減化が強く求められてい
る。これらの寄生容量を低減するために、金属配線の低
抵抗化技術および層間絶縁膜の低誘電率化技術の開発が
今後必須となっている。
線間容量および層間容量の低減化が強く求められてい
る。これらの寄生容量を低減するために、金属配線の低
抵抗化技術および層間絶縁膜の低誘電率化技術の開発が
今後必須となっている。
【０００３】ここでは、後者の層間絶縁膜の低誘電率化
技術について、その問題点を説明する。層間絶縁膜とし
ては、プラズマＣＶＤ法によるＳｉＯ2 膜やＦＳＧ膜が
知られている。しかし、これらの絶縁膜は、膜質の安定
性の観点からその低誘電率化には限界ある。具体的に
は、３．３程度までしか比誘電率（ｋ）を下げることが
できなかった。通常の熱酸化膜のｋ値は４．１である。
技術について、その問題点を説明する。層間絶縁膜とし
ては、プラズマＣＶＤ法によるＳｉＯ2 膜やＦＳＧ膜が
知られている。しかし、これらの絶縁膜は、膜質の安定
性の観点からその低誘電率化には限界ある。具体的に
は、３．３程度までしか比誘電率（ｋ）を下げることが
できなかった。通常の熱酸化膜のｋ値は４．１である。
【０００４】比誘電率を３．０以下に低減するために、
塗布法やＣＶＤ法による低誘電率絶縁膜が検討されてい
る。例えばメチルポリシロキサン膜が検討されている。
この種の低誘電率膜は、一般に炭素もしくは水素を主成
分として有し、その膜密度は熱酸化膜に比べて低い。し
かし、塗布等による低誘電率絶縁膜には以下のような問
題がある。
塗布法やＣＶＤ法による低誘電率絶縁膜が検討されてい
る。例えばメチルポリシロキサン膜が検討されている。
この種の低誘電率膜は、一般に炭素もしくは水素を主成
分として有し、その膜密度は熱酸化膜に比べて低い。し
かし、塗布等による低誘電率絶縁膜には以下のような問
題がある。
【０００５】図４は、上記問題を説明するための工程断
面図である。この問題は、フォトレジストパターンの剥
離工程で生じる。図４（ａ）は、フォトレジストパター
ン８１をマスクにして低誘電率絶縁膜であるメチルポリ
シロキサン膜８２をエッチングし、接続孔を形成した様
子を示している。なお、図において、８３はシリコン窒
化膜、８４は下層のメチルポリシロキサン膜をそれぞれ
示している。
面図である。この問題は、フォトレジストパターンの剥
離工程で生じる。図４（ａ）は、フォトレジストパター
ン８１をマスクにして低誘電率絶縁膜であるメチルポリ
シロキサン膜８２をエッチングし、接続孔を形成した様
子を示している。なお、図において、８３はシリコン窒
化膜、８４は下層のメチルポリシロキサン膜をそれぞれ
示している。
【０００６】この後、図４（ｂ）に示すように、酸素プ
ラズマ処理によりフォトレジストパターン８１を剥離す
る。このとき、プラズマ中の酸素ラジカル（Ｏ* ）によ
り、メチルポリシロキサン膜８２の露出している部分中
の炭素成分（ＣＨ3 ）が酸素に置き換わる。その結果、
メチルポリシロキサン膜８２の露出している部分に変質
層８５が形成され、メチルポリシロキサン膜８２の誘電
率が実質的に上昇するという問題が起こる。さらに、メ
チルポリシロキサン膜８２の吸湿性が高くなるという問
題も起こる。
ラズマ処理によりフォトレジストパターン８１を剥離す
る。このとき、プラズマ中の酸素ラジカル（Ｏ* ）によ
り、メチルポリシロキサン膜８２の露出している部分中
の炭素成分（ＣＨ3 ）が酸素に置き換わる。その結果、
メチルポリシロキサン膜８２の露出している部分に変質
層８５が形成され、メチルポリシロキサン膜８２の誘電
率が実質的に上昇するという問題が起こる。さらに、メ
チルポリシロキサン膜８２の吸湿性が高くなるという問
題も起こる。
【０００７】
【発明が解決しようとする課題】上述の如く、従来の塗
布法等による低誘電率絶縁膜は、その上に形成したフォ
トレジストパターンを酸素プラズマ処理により剥離する
工程で、誘電率や吸湿性等の特性が劣化するという問題
があった。
布法等による低誘電率絶縁膜は、その上に形成したフォ
トレジストパターンを酸素プラズマ処理により剥離する
工程で、誘電率や吸湿性等の特性が劣化するという問題
があった。
【０００８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、酸素を用いたフォトレ
ジストパターンの剥離工程で、低誘電率絶縁膜の特性劣
化を防止できる半導体装置およびその製造方法を提供す
ることにある。
ので、その目的とするところは、酸素を用いたフォトレ
ジストパターンの剥離工程で、低誘電率絶縁膜の特性劣
化を防止できる半導体装置およびその製造方法を提供す
ることにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置は、半導体基板と、前記半
導体基板上に形成され、接続孔を有する低誘電率絶縁膜
と、前記低誘電率絶縁膜の接続孔の側面上に選択的に形
成された保護膜と、前記低誘電率絶縁膜の接続孔内に形
成された導電性部材とを備えていることを特徴とする。
に、本発明に係る半導体装置は、半導体基板と、前記半
導体基板上に形成され、接続孔を有する低誘電率絶縁膜
と、前記低誘電率絶縁膜の接続孔の側面上に選択的に形
成された保護膜と、前記低誘電率絶縁膜の接続孔内に形
成された導電性部材とを備えていることを特徴とする。
【００１０】本発明において、低誘電率絶縁膜とは、従
来からあるＦＳＧ膜よりも誘電率が低い絶縁膜、すなわ
ち誘電率が３．５未満の絶縁膜である。配線間容量等の
低減化の観点からは誘電率は低い程良いが、膜質の安定
性を考慮すると、誘電率の下限は２．０（＝完全有機材
料のポリテトラフルオロエチレンの誘電率）である。
来からあるＦＳＧ膜よりも誘電率が低い絶縁膜、すなわ
ち誘電率が３．５未満の絶縁膜である。配線間容量等の
低減化の観点からは誘電率は低い程良いが、膜質の安定
性を考慮すると、誘電率の下限は２．０（＝完全有機材
料のポリテトラフルオロエチレンの誘電率）である。
【００１１】本発明に係る半導体装置の好ましい形態は
以下の通りである。
以下の通りである。
【００１２】（1） 前記保護膜の表面および前記低誘
電率絶縁膜の接続孔の底面を被覆するバリアメタル膜を
さらに有する。
電率絶縁膜の接続孔の底面を被覆するバリアメタル膜を
さらに有する。
【００１３】（2） 前記低誘電率絶縁膜の表面には前
記接続孔と一部が重なる配線溝が形成され、この配線溝
内にも前記導電性部材が形成されている。
記接続孔と一部が重なる配線溝が形成され、この配線溝
内にも前記導電性部材が形成されている。
【００１４】（3） 上記（２）において、前記導電性
部材はデュアルダマシン配線である。
部材はデュアルダマシン配線である。
【００１５】（4） 前記低誘電率絶縁膜はシロキサン
骨格を有する絶縁膜である。
骨格を有する絶縁膜である。
【００１６】（5） 前記シロキサン骨格を有する絶縁
膜は、有機成分を有するシリカガラス膜である。
膜は、有機成分を有するシリカガラス膜である。
【００１７】（6） 前記有機成分を有するシリカガラ
ス膜は、メチルポリシロキサンを主成分とする絶縁膜で
ある。
ス膜は、メチルポリシロキサンを主成分とする絶縁膜で
ある。
【００１８】また、本発明に係る半導体装置の製造方法
は、半導体基板上に低誘電率絶縁膜を形成する工程と、
前記低誘電率絶縁膜上にレジストパターンを形成する工
程と、前記レジストパターンをマスクにして前記低誘電
率絶縁膜をエッチングし、前記低誘電率絶縁膜に接続孔
を開口する工程と、窒素、硫黄およびアルコールの少な
くとも一つと、酸素とを含むガスを用いた処理により、
前記レジストパターンを剥離する工程と、前記接続孔内
に導電性部材を形成する工程とを有することを特徴とす
る。
は、半導体基板上に低誘電率絶縁膜を形成する工程と、
前記低誘電率絶縁膜上にレジストパターンを形成する工
程と、前記レジストパターンをマスクにして前記低誘電
率絶縁膜をエッチングし、前記低誘電率絶縁膜に接続孔
を開口する工程と、窒素、硫黄およびアルコールの少な
くとも一つと、酸素とを含むガスを用いた処理により、
前記レジストパターンを剥離する工程と、前記接続孔内
に導電性部材を形成する工程とを有することを特徴とす
る。
【００１９】本発明に係る半導体装置の製造方法の好ま
しい形態は以下の通りである。
しい形態は以下の通りである。
【００２０】（7） 前記ガスは、ＮＯ2 ガス、ＮＨ3
ガス、Ｎガス、Ｈ2 とＮ2 との混合ガス（Ｈ2 ：３vol
％以下）、ＳＯ2 ガスおよびＣＨ3 ＯＨガスの少なくと
も一つを含む。
ガス、Ｎガス、Ｈ2 とＮ2 との混合ガス（Ｈ2 ：３vol
％以下）、ＳＯ2 ガスおよびＣＨ3 ＯＨガスの少なくと
も一つを含む。
【００２１】（8） 前記処理はプラズマ処理であるこ
とを特徴とする請求項７に記載の半導体装置の製造方
法。
とを特徴とする請求項７に記載の半導体装置の製造方
法。
【００２２】（9） 保護膜を形成した後に(1)のバリア
メタル膜を形成する。
メタル膜を形成する。
【００２３】（10） (2)の配線溝を形成する。接続孔
と配線溝の形成順序はどちらが先でも良い。
と配線溝の形成順序はどちらが先でも良い。
【００２４】（11） 低誘電率絶縁膜として(4)〜(6)の
絶縁膜を使用する。
絶縁膜を使用する。
【００２５】本発明によれば、窒素、硫黄およびアルコ
ールの少なくとも一つと、酸素とを含むガスを用いた処
理によりレジストパターンを剥離するときに、接続孔の
側面である低誘電率絶縁膜の表面に保護膜を形成でき
る。この保護膜により低誘電率絶縁膜の酸素による変質
を防止でき、その結果として低誘電率絶縁膜の特性劣化
を防止できるようになる。
ールの少なくとも一つと、酸素とを含むガスを用いた処
理によりレジストパターンを剥離するときに、接続孔の
側面である低誘電率絶縁膜の表面に保護膜を形成でき
る。この保護膜により低誘電率絶縁膜の酸素による変質
を防止でき、その結果として低誘電率絶縁膜の特性劣化
を防止できるようになる。
【００２６】低誘電率絶縁膜は一般的に機械的強度が弱
いという欠点がある。しかし、本発明の場合、接続孔の
側面である低誘電率絶縁膜の表面に形成された保護膜
が、補強膜の役割を果たし、低誘電率絶縁膜の機械的強
度を高くすることができる。
いという欠点がある。しかし、本発明の場合、接続孔の
側面である低誘電率絶縁膜の表面に形成された保護膜
が、補強膜の役割を果たし、低誘電率絶縁膜の機械的強
度を高くすることができる。
【００２７】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
【００２８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。
の実施の形態（以下、実施形態という）を説明する。
【００２９】図１および図２は、一実施形態に係る多層
配線構造の形成方法を示す工程断面図である。なお、こ
こでは説明を簡単にするために、２層の多層配線構造の
場合について説明するが、実デバイス、実プロセスでは
５層、６層の多層配線構造となる。この場合においてい
わゆる上層配線に本発明を適用することが好ましい。
配線構造の形成方法を示す工程断面図である。なお、こ
こでは説明を簡単にするために、２層の多層配線構造の
場合について説明するが、実デバイス、実プロセスでは
５層、６層の多層配線構造となる。この場合においてい
わゆる上層配線に本発明を適用することが好ましい。
【００３０】図１（ａ）は第１層目の配線層を示してい
る。図中、１はＭＯＳトランジスタ等の素子（不図示）
が集積形成されたシリコン基板、２は層間絶縁膜、３は
層間絶縁膜２内に埋め込み形成された第１層目の金属配
線、４はシリコン窒化膜をそれぞれ示している。
る。図中、１はＭＯＳトランジスタ等の素子（不図示）
が集積形成されたシリコン基板、２は層間絶縁膜、３は
層間絶縁膜２内に埋め込み形成された第１層目の金属配
線、４はシリコン窒化膜をそれぞれ示している。
【００３１】第１層目の金属配線３は、例えば後述する
デュアルダマシンプロセスにより形成したＣｕ配線であ
る。Ｃｕ配線の場合、図には示していないがバリアメタ
ル膜を形成する必要がある。金属配線３は、Ａｌ配線で
も良い。Ａｌ配線は例えばいわゆる２ステップリフロー
により形成する。この場合、図には示していないがライ
ナー膜を形成する必要がある。さらに、金属配線３はい
わゆるシングルダマシン配線でも良い。
デュアルダマシンプロセスにより形成したＣｕ配線であ
る。Ｃｕ配線の場合、図には示していないがバリアメタ
ル膜を形成する必要がある。金属配線３は、Ａｌ配線で
も良い。Ａｌ配線は例えばいわゆる２ステップリフロー
により形成する。この場合、図には示していないがライ
ナー膜を形成する必要がある。さらに、金属配線３はい
わゆるシングルダマシン配線でも良い。
【００３２】次に図１（ｂ）に示すように、シリコン窒
化膜４上にメチルポリシロキサン膜５を形成し、続いて
配線溝形成のためのフォトレジストパターン６をメチル
ポリシロキサン膜５上に形成し、そしてフォトレジスト
パターン６をマスクにしてメチルポリシロキサン膜５を
ＲＩＥ（Reactive Ion Etching）法によりエッチング
し、配線溝を形成する。
化膜４上にメチルポリシロキサン膜５を形成し、続いて
配線溝形成のためのフォトレジストパターン６をメチル
ポリシロキサン膜５上に形成し、そしてフォトレジスト
パターン６をマスクにしてメチルポリシロキサン膜５を
ＲＩＥ（Reactive Ion Etching）法によりエッチング
し、配線溝を形成する。
【００３３】ここでは、レジストパターンとして、レジ
ストを光で露光、現像して得られるフォトレジストパタ
ーン６を用いたが、レジストを電子ビーム等のエネルギ
ー線で露光、現像して得られるレジストパターンを用い
ても良い。すなわち、酸素で剥離できるレジストパター
ンであれば、その形成方法は特に限定されない。
ストを光で露光、現像して得られるフォトレジストパタ
ーン６を用いたが、レジストを電子ビーム等のエネルギ
ー線で露光、現像して得られるレジストパターンを用い
ても良い。すなわち、酸素で剥離できるレジストパター
ンであれば、その形成方法は特に限定されない。
【００３４】次に図１（ｃ）に示すように、本発明のレ
ジスト剥離処理用のプラズマ処理を用いて、フォトレジ
ストパターン６を除去するとともに、配線溝の底面およ
び側面に保護膜７を形成する。以下、本発明の保護膜７
の詳細について説明する。
ジスト剥離処理用のプラズマ処理を用いて、フォトレジ
ストパターン６を除去するとともに、配線溝の底面およ
び側面に保護膜７を形成する。以下、本発明の保護膜７
の詳細について説明する。
【００３５】フォトレジストパターン６の剥離処理に用
いた装置は真空容器を備え、その内部にはシリコン基板
１を固定するための電極（固定電極）と、それに対向す
るように設置された電極（対向電極）が設けられてい
る。固定電極は静電チャック機能によりシリコン基板１
を固定する。シリコン基板１は温度制御機構により−３
０〜８０℃の範囲で所望の温度（基板温度）に設定でき
るようになっている。対向電極は整合器を介して高周波
電源と接続しており、１３．５６ＭＨｚの高周波電力を
印加できるようになっている。真空容器にはＯ2 、Ｎ2
（Ｈガス３％混合）およびＮＨ3 ガスを導入するための
ガス導入が設けられている。真空容器内の圧力は真空ポ
ンプにより１．０×１０-4Ｔｏｒｒ以下に設定できるよ
うになっている。
いた装置は真空容器を備え、その内部にはシリコン基板
１を固定するための電極（固定電極）と、それに対向す
るように設置された電極（対向電極）が設けられてい
る。固定電極は静電チャック機能によりシリコン基板１
を固定する。シリコン基板１は温度制御機構により−３
０〜８０℃の範囲で所望の温度（基板温度）に設定でき
るようになっている。対向電極は整合器を介して高周波
電源と接続しており、１３．５６ＭＨｚの高周波電力を
印加できるようになっている。真空容器にはＯ2 、Ｎ2
（Ｈガス３％混合）およびＮＨ3 ガスを導入するための
ガス導入が設けられている。真空容器内の圧力は真空ポ
ンプにより１．０×１０-4Ｔｏｒｒ以下に設定できるよ
うになっている。
【００３６】レジスト剥離条件は次の通りである。すな
わち、圧力：０．１Ｔｏｒｒ、高周波電力：５５０Ｗ、
Ｏ2 ／ＮＨ3 ＝５／１５０ｓｃｃｍ、基板温度：２０℃
である。この条件でのレジストパターン６の剥離速度
は、０．５μｍ／ｍｉｎであった。
わち、圧力：０．１Ｔｏｒｒ、高周波電力：５５０Ｗ、
Ｏ2 ／ＮＨ3 ＝５／１５０ｓｃｃｍ、基板温度：２０℃
である。この条件でのレジストパターン６の剥離速度
は、０．５μｍ／ｍｉｎであった。
【００３７】本実施形態のように、Ｏ2 ガスとＮＨ3 と
の混合ガスを用いたレジスト剥離処理用のプラズマ処理
の場合、酸素によるレジストパターン６の剥離が進行す
ると同時に、窒素による配線溝の底面および側面へのＳ
ｉ−ＮおよびＣ−Ｎの堆積が進行し、配線溝の底面およ
び側面にはＳｉ−ＮおよびＣ−Ｎを有する保護膜７が形
成される。保護膜７は、配線溝の底面、側面および上面
であるメチルポリシロキサン膜５を酸素から保護する。
したがって、酸素を用いたレジストパターン６の剥離工
程時における、配線溝の底面および側面の変質を防止で
き、メチルポリシロキサン膜５の誘電率や吸湿性の上昇
を防止できる。
の混合ガスを用いたレジスト剥離処理用のプラズマ処理
の場合、酸素によるレジストパターン６の剥離が進行す
ると同時に、窒素による配線溝の底面および側面へのＳ
ｉ−ＮおよびＣ−Ｎの堆積が進行し、配線溝の底面およ
び側面にはＳｉ−ＮおよびＣ−Ｎを有する保護膜７が形
成される。保護膜７は、配線溝の底面、側面および上面
であるメチルポリシロキサン膜５を酸素から保護する。
したがって、酸素を用いたレジストパターン６の剥離工
程時における、配線溝の底面および側面の変質を防止で
き、メチルポリシロキサン膜５の誘電率や吸湿性の上昇
を防止できる。
【００３８】次に図２（ｄ）に示すように、ヴィアホー
ル形成のためのフォトレジストパターン８を形成した
後、フォトレジストパターン８をマスクにしてメチルポ
リシロキサン膜５およびシリコン窒化膜４をＲＩＥ法に
よりエッチングし、金属配線３に達するヴィアホールを
形成する。なお、図中右側の配線溝は、別の断面におい
て下層の金属配線（不図示）に達するヴィアホールが形
成されることになる。なお、ヴィアホールを形成した後
に配線溝を形成しても良い。
ル形成のためのフォトレジストパターン８を形成した
後、フォトレジストパターン８をマスクにしてメチルポ
リシロキサン膜５およびシリコン窒化膜４をＲＩＥ法に
よりエッチングし、金属配線３に達するヴィアホールを
形成する。なお、図中右側の配線溝は、別の断面におい
て下層の金属配線（不図示）に達するヴィアホールが形
成されることになる。なお、ヴィアホールを形成した後
に配線溝を形成しても良い。
【００３９】次に図２（ｅ）に示すように、図１（ｃ）
の工程で述べた本発明のフォトレジスト剥離方法を用い
て、フォトレジストパターン６を剥離するとともに、ヴ
ィアホールの側面に保護膜７を形成する。この結果、配
線溝の側面および底面、ならびにヴィアホールの側面は
保護膜７で被覆されることになる。
の工程で述べた本発明のフォトレジスト剥離方法を用い
て、フォトレジストパターン６を剥離するとともに、ヴ
ィアホールの側面に保護膜７を形成する。この結果、配
線溝の側面および底面、ならびにヴィアホールの側面は
保護膜７で被覆されることになる。
【００４０】次に図２（ｆ）に示すように、バリアメタ
ル膜９（例えばＴｉＮ膜）を全面に形成した後、配線溝
およびヴィアホールの内部を埋め込むようにＣｕ膜９を
全面に形成する。Ｃｕ膜１０は例えばメッキ法により形
成する。この場合、シード層として薄いＣｕ膜を予め形
成しておく。シード層を形成しておくことで、より良好
な形状のＣｕ膜１０を形成することができる。
ル膜９（例えばＴｉＮ膜）を全面に形成した後、配線溝
およびヴィアホールの内部を埋め込むようにＣｕ膜９を
全面に形成する。Ｃｕ膜１０は例えばメッキ法により形
成する。この場合、シード層として薄いＣｕ膜を予め形
成しておく。シード層を形成しておくことで、より良好
な形状のＣｕ膜１０を形成することができる。
【００４１】最後に、配線溝外部の不要なＣｕ膜１０お
よびバリアメタル膜９をＣＭＰ（Chemical Mechanical
Polishing）法により上面の保護膜７とともに除去し、
図３に示す多層配線構造が完成する。
よびバリアメタル膜９をＣＭＰ（Chemical Mechanical
Polishing）法により上面の保護膜７とともに除去し、
図３に示す多層配線構造が完成する。
【００４２】以上述べたように本実施形態によれば、レ
ジストの剥離処理用ガスとして酸素および窒素を含むガ
スを用いることにより、レジストパターン６，８の剥離
工程時における、配線溝の底面および側面の変質ならび
にヴィアホールの側面の変質を保護膜７により防止で
き、メチルポリシロキサン膜５の誘電率の上昇等の特性
劣化を防止できる。
ジストの剥離処理用ガスとして酸素および窒素を含むガ
スを用いることにより、レジストパターン６，８の剥離
工程時における、配線溝の底面および側面の変質ならび
にヴィアホールの側面の変質を保護膜７により防止で
き、メチルポリシロキサン膜５の誘電率の上昇等の特性
劣化を防止できる。
【００４３】さらに、本実施形態の多層配線構造は、従
来の多層配線構造にはない保護膜７を有することによ
り、以下のような効果も得られる。
来の多層配線構造にはない保護膜７を有することによ
り、以下のような効果も得られる。
【００４４】メチルポリシロキサン膜５等の低誘電率絶
縁膜は一般に機械的強度が弱いという欠点を持ってい
る。しかし、本実施形態によれば、メチルポリシロキサ
ン膜５の表面である配線溝およびヴィアホールの側面が
保護膜７で被覆されているので、メチルポリシロキサン
膜５の機械的強度が補強されるという効果が得られる。
縁膜は一般に機械的強度が弱いという欠点を持ってい
る。しかし、本実施形態によれば、メチルポリシロキサ
ン膜５の表面である配線溝およびヴィアホールの側面が
保護膜７で被覆されているので、メチルポリシロキサン
膜５の機械的強度が補強されるという効果が得られる。
【００４５】さらに、保護膜７がＮを含むことにより、
特にバリアメタル膜９としてＴｉＮ膜等のＮを含むもの
を用いた場合、バリアメタル膜９とメチルポリシロキサ
ン膜５との密着性を改善することが可能となる。
特にバリアメタル膜９としてＴｉＮ膜等のＮを含むもの
を用いた場合、バリアメタル膜９とメチルポリシロキサ
ン膜５との密着性を改善することが可能となる。
【００４６】さらにまた、保護膜７の材種や膜厚等によ
っては、保護膜７自身をバリアメタル膜として使用する
ことが可能となる。その結果、バリアメタル膜９が不要
となり、工程数の削減化を図れるようになる。
っては、保護膜７自身をバリアメタル膜として使用する
ことが可能となる。その結果、バリアメタル膜９が不要
となり、工程数の削減化を図れるようになる。
【００４７】以上、本発明の実施形態について説明した
が、本発明はそれに限定されるものではない。例えば、
上記実施形態では、レジストの剥離処理用ガスとしてＯ
2 ガスとＮＨ3 との混合ガスを用いた場合について説明
したが、上記混合ガスにおいて、ＮＨ3 の代わりにＮＯ
2 ガス、Ｎ2 （Ｈ2 ：３％含有）ガス、ＳＯ2 ガスおよ
びＣＨ3 ＯＨガスから選ばれた少なくとも１種類のガス
を含んだガス系を用いても同様の効果が得られる。さら
に、これらの窒素を含むガス以外に、硫黄またはアルコ
ールを含むガスを用いても同様の効果が得られる。
が、本発明はそれに限定されるものではない。例えば、
上記実施形態では、レジストの剥離処理用ガスとしてＯ
2 ガスとＮＨ3 との混合ガスを用いた場合について説明
したが、上記混合ガスにおいて、ＮＨ3 の代わりにＮＯ
2 ガス、Ｎ2 （Ｈ2 ：３％含有）ガス、ＳＯ2 ガスおよ
びＣＨ3 ＯＨガスから選ばれた少なくとも１種類のガス
を含んだガス系を用いても同様の効果が得られる。さら
に、これらの窒素を含むガス以外に、硫黄またはアルコ
ールを含むガスを用いても同様の効果が得られる。
【００４８】また、上実施形態では、本発明をデュアル
ダマシン配線に供する層間絶縁膜に適用する場合につい
て説明したが、本発明はシングルダマシン配線やプラグ
に供する層間絶縁膜にも適用できる。
ダマシン配線に供する層間絶縁膜に適用する場合につい
て説明したが、本発明はシングルダマシン配線やプラグ
に供する層間絶縁膜にも適用できる。
【００４９】また、上実施形態では、低誘電率絶縁膜と
して、有機成分を含むシリカガラス膜であるメチルポリ
シロキサン膜を用いた例について説明したが、本発明は
他の有機成分を含むシリカガラス膜に対しても有効であ
る。さらに、本発明は、有機成分を含むシリカガラス膜
以外のシロキサン骨格を有する低誘電率絶縁膜に対して
も有効である。
して、有機成分を含むシリカガラス膜であるメチルポリ
シロキサン膜を用いた例について説明したが、本発明は
他の有機成分を含むシリカガラス膜に対しても有効であ
る。さらに、本発明は、有機成分を含むシリカガラス膜
以外のシロキサン骨格を有する低誘電率絶縁膜に対して
も有効である。
【００５０】また、上記実施形態には種々の段階の発明
が含まれており、開示される複数の構成要件における適
宜な組み合わせにより種々の発明が抽出され得る。例え
ば、実施形態に示される全構成要件から幾つかの構成要
件が削除されても、発明が解決しようとする課題の欄で
述べた課題を解決できる場合には、この構成要件が削除
された構成が発明として抽出され得る。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施できる。
が含まれており、開示される複数の構成要件における適
宜な組み合わせにより種々の発明が抽出され得る。例え
ば、実施形態に示される全構成要件から幾つかの構成要
件が削除されても、発明が解決しようとする課題の欄で
述べた課題を解決できる場合には、この構成要件が削除
された構成が発明として抽出され得る。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施できる。
【００５１】
【発明の効果】以上詳説したように本発明によれば、酸
素を用いたフォトレジストの剥離工程で、低誘電率絶縁
膜の特性劣化を防止できる半導体装置およびその製造方
法を実現できるようになる。
素を用いたフォトレジストの剥離工程で、低誘電率絶縁
膜の特性劣化を防止できる半導体装置およびその製造方
法を実現できるようになる。
【図１】本発明の一実施形態に係る多層配線構造の形成
方法を示す工程断面図
方法を示す工程断面図
【図２】図１に続く同多層配線の形成方法を示す工程断
面図
面図
【図３】本発明の一実施形態に係る多層配線構造を示す
断面図
断面図
【図４】従来の低誘電率絶縁膜の問題点を説明するため
の図
の図
１…シリコン基板 ２…層間絶縁膜 ３…金属配線 ４…シリコン窒化膜 ５…メチルポリシロキサン膜 ６…フォトレジストパターン ７…保護膜 ８…フォトレジストパターン ９…バリアメタル膜 １０…Ｃｕ膜（Ｃｕ配線）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大岩 徳久 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 大内 淳子 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 2H096 AA25 CA05 HA14 LA07 LA08 5F004 AA16 BA04 BD01 DA00 DA24 DA25 DB03 DB23 DB26 EB02 EB03 5F033 HH11 HH33 JJ01 JJ11 JJ33 KK08 KK11 MM01 MM02 MM12 MM13 NN06 NN07 PP27 QQ09 QQ13 QQ37 QQ48 QQ90 RR06 RR23 RR25 TT04 TT06 TT07 XX24 5F046 MA12 MA13
Claims (10)
- 【請求項１】半導体基板と、 前記半導体基板上に形成され、接続孔を有する低誘電率
絶縁膜と、 前記低誘電率絶縁膜の接続孔の側面上に選択的に形成さ
れた保護膜と、 前記低誘電率絶縁膜の接続孔内に形成された導電性部材
とを具備してなることを特徴とする半導体装置。 - 【請求項２】前記保護膜の表面および前記低誘電率絶縁
膜の接続孔の底面を被覆するバリアメタル膜をさらに有
することを特徴とする請求項１に記載の半導体装置。 - 【請求項３】前記低誘電率絶縁膜の表面には前記接続孔
と一部が重なる配線溝が形成され、この配線溝内にも前
記導電性部材が形成されていることを特徴とする請求項
１に記載の半導体装置。 - 【請求項４】前記導電性部材は、デュアルダマシン配線
であることを特徴とする請求項３に記載の半導体装置。 - 【請求項５】前記低誘電率絶縁膜は、シロキサン骨格を
有する絶縁膜であることを特徴とする請求項１に記載の
半導体装置。 - 【請求項６】前記シロキサン骨格を有する絶縁膜は、有
機成分を有するシリカガラス膜であることを特徴とする
請求項５に記載の半導体装置。 - 【請求項７】前記有機成分を有するシリカガラス膜は、
メチルポリシロキサンを主成分とする絶縁膜であること
を特徴とする請求項６に記載の半導体装置。 - 【請求項８】半導体基板上に低誘電率絶縁膜を形成する
工程と、 前記低誘電率絶縁膜上にレジストパターンを形成する工
程と、 前記レジストパターンをマスクにして前記低誘電率絶縁
膜をエッチングし、前記低誘電率絶縁膜に接続孔を開口
する工程と、 窒素、硫黄およびアルコールの少なくとも一つと、酸素
とを含むガスを用いた処理により、前記レジストパター
ンを剥離する工程と、 前記接続孔内に導電性部材を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項９】前記ガスは、ＮＯ2 ガス、ＮＨ3 ガス、Ｎ
ガス、Ｈ2 とＮ2 との混合ガス（Ｈ 2 ：３vol％以
下）、ＳＯ2 ガスおよびＣＨ3 ＯＨガスの少なくとも一
つを含むことを特徴とする請求項８に記載の半導体装置
の製造方法。 - 【請求項１０】前記処理は、プラズマ処理であることを
特徴とする請求項８に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295235A JP2002110788A (ja) | 2000-09-27 | 2000-09-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295235A JP2002110788A (ja) | 2000-09-27 | 2000-09-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110788A true JP2002110788A (ja) | 2002-04-12 |
Family
ID=18777693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295235A Pending JP2002110788A (ja) | 2000-09-27 | 2000-09-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110788A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083935A1 (fr) * | 2002-04-03 | 2003-10-09 | Nec Corporation | Dispositif a semiconducteur et son procede de production |
| WO2003091806A1 (fr) * | 2002-04-26 | 2003-11-06 | Tokyo Ohka Kogyo Co., Ltd. | Procede de retrait de photoresist |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| JP2006261440A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
2000
- 2000-09-27 JP JP2000295235A patent/JP2002110788A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083935A1 (fr) * | 2002-04-03 | 2003-10-09 | Nec Corporation | Dispositif a semiconducteur et son procede de production |
| US7482694B2 (en) | 2002-04-03 | 2009-01-27 | Nec Coporation | Semiconductor device and its manufacturing method |
| WO2003091806A1 (fr) * | 2002-04-26 | 2003-11-06 | Tokyo Ohka Kogyo Co., Ltd. | Procede de retrait de photoresist |
| US8354215B2 (en) | 2002-04-26 | 2013-01-15 | Tokyo Ohka Kogyo Co., Ltd. | Method for stripping photoresist |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| US7659626B2 (en) | 2004-06-03 | 2010-02-09 | Panasonic Corporation | Semiconductor device including a barrier metal film |
| JP2006261440A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100407542B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6951709B2 (en) | Method of fabricating a semiconductor multilevel interconnect structure | |
| EP0373360B1 (en) | Method and structure for providing improved insulation in VLSI and ULSI circuits | |
| US5916823A (en) | Method for making dual damascene contact | |
| US5494853A (en) | Method to solve holes in passivation by metal layout | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| JP2000174123A (ja) | 半導体装置及びその製造方法 | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JP3107047B2 (ja) | 半導体装置の製造方法 | |
| US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
| JP2001118842A (ja) | 半導体装置とその製造方法 | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| JP2002270769A (ja) | 半導体装置及びその製造方法 | |
| US6627554B1 (en) | Semiconductor device manufacturing method | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JP2002083868A (ja) | 半導体装置及びその製造方法 | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| JP2002110788A (ja) | 半導体装置およびその製造方法 | |
| US20010023990A1 (en) | Semiconductor device and method for fabricating same | |
| JP2000223490A (ja) | 半導体装置の製造方法 | |
| US7300879B2 (en) | Methods of fabricating metal wiring in semiconductor devices | |
| US6815222B2 (en) | Method for protecting capacitive elements during production of a semiconductor device | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040609 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20050630 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |