JP2002110702A

JP2002110702A - 化合物半導体装置の製造方法

Info

Publication number: JP2002110702A
Application number: JP2001229282A
Authority: JP
Inventors: Shuji Asai; 周二浅井; Yoichi Oikawa; 洋一及川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-08-28
Filing date: 2001-07-30
Publication date: 2002-04-12

Abstract

(57)【要約】【課題】絶縁膜をドライエッチングして化合物半導体
の結晶面を露出させるときに結晶成分と炭素の反応生成
物が生じることにより、良好なショットキー障壁が形成
されなくなることを改善し、これらの素子の生産性を高
めることができる化合物半導体装置の製造方法を提供す
る。【解決手段】半導体基板１の表面にチャネル層２，コ
ンタクト層３を設け、コンタクト層をパターニングし、
絶縁膜４を形成する。ゲート形成部に開口を有するフォ
トレジスト膜５をマスクに絶縁膜４をＲＩＥでエッチン
グして底部が薄く残るゲート開口６を形成する。レジス
ト膜を除去する。低損傷の条件のエッチング方法（ＥＣ
Ｒ等）により、ゲート開口６を貫通させる。湿式処理
で、結晶表面を清浄化する。ゲート電極７、ソース・ド
レイン電極８，９を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に化合物半導体のショットキー接合型電
界効果トランジスタ（ＭＥＳＦＥＴ）もしくはヘテロ接
合型電界効果トランジスタ（ＨＪＦＥＴ）ならびにこれ
らＦＥＴと同様に形成されるダイオード等の素子におけ
る電極の形成方法に関する。

【０００２】

【従来の技術】近年、０．５ＧＨｚ以上の高周波帯を利
用した携帯電話，携帯情報端末，衛星通信／放送受信器
等の普及が目覚ましい。このような装置には小型で低消
費電力であることが要望され、電力効率等の性能が優れ
た化合物半導体デバイスが使用されている。而して、大
量に生産する回路装置において設計通りの性能を発揮さ
せるには、装着される素子の特性が均一なことが必須の
要件となる。この素子の生産には、工程途中での人手に
よる特性調整では対応できず、高精度な加工装置による
統計的な工程管理、すなわち各工程の加工精度を高めて
いくことが必要であり、さらに特性のバラツキを小さく
抑えることのできるプロセスの採用が極めて重要であ
る。

【０００３】［従来例１］最も一般的なＭＥＳＦＥＴの
製造方法である、特開平６−４５２９３号公報の「ゲー
ト電極の形成方法」と題される製造方法において、従来
の技術として示された方法を従来例１としてまず説明す
る。図１２（ａ）〜（ｄ）はこのゲート電極の形成方法
を工程順に示した断面図である。

【０００４】図１２（ａ）に示すように、半絶縁性Ｇａ
Ａｓ基板である半導体基板１上に、エピタキシャル成長
法もしくはイオン注入法によりｎ形ＧａＡｓからなるチ
ャネル層（導電性半導体層）２を形成し、シリコン酸化
膜（ＳｉＯ2 ）からなる絶縁膜４をＣＶＤ法等で堆積し
た後、その上にゲート電極パターンに対応した開口を有
するフォトレジスト膜５を形成する。

【０００５】次に、図１２（ｂ）に示すように、このフ
ォトレジスト膜５をマスクに絶縁膜４に対して反応性イ
オンエッチング（ＲＩＥ：Reactive Ion Etching) 法に
よる異方性ドライエッチングを行ない、絶縁膜４にチャ
ネル層２の表面を露出させるゲート開口６を形成する。
このＲＩＥには、例えば、ＣＨＦ3 とＯ2 の混合ガスを
用いる。

【０００６】次に、図１２（ｃ）に示すように、マスク
として用いたフォトレジスト膜５を有機溶剤等で除去す
る。

【０００７】続いて、図１２（ｄ）に示すように、露出
した半導体層とショットキー接合を形成する金属膜をス
パッタもしくは電子銃等の蒸着法により堆積し、これを
フォトレジスト膜パターンをマスクとするイオンミリン
グ法もしくはＲＩＥ法によりドライ加工してゲート電極
７を形成する。また、この図１２（ｄ）には示されない
ないが、このゲート電極の両側に、チャネル層にオーム
性接触するソース電極とドレイン電極を設けることでＭ
ＥＳＦＥＴが形成される。

【０００８】ドライエッチングの一種であるＲＩＥはこ
の発明において重要な意味をもつため、以下にこの原理
について説明する。主に「超ＬＳＩ時代のプラズマ化
学」（工業調査会発行）の６章プラズマドライエッチン
グ、特に８６〜８７ページを参照する。

【０００９】低ガス圧での平行平板間のグロー放電にお
いて、陽極（アノード）付近はイオンと電子のプラズマ
発光状態にあるが、陰極（カソード）付近には陰極より
放出された２次電子が留まり陰極を負に帯電させる。こ
れはイオンシースと呼ばれ、これによって空間電荷によ
る大きな電界集中が生じる。エッチングの進行は、この
電界で陽イオンが加速され基板の膜に垂直に衝突する物
理的スパッタ効果、および表面に吸着したラジカルによ
る化学反応による。イオンシースによる電界で加速され
るため異方性エッチングになるが、加速されたイオンの
衝突により結晶基板中に損傷が生じる。単なる質量だけ
ではなく、イオン状態のエネルギーを有するため、衝突
で与えるエネルギーも大きい。

【００１０】イオンシースの電圧はモニターすることが
でき、自己バイアス電圧，基板電圧とも呼ばれる。イオ
ンシース電圧を高め異方性を強くするには、ガス圧を小
さくすること、電極間隔を狭くすること等で対応でき
る。一方これを逆にすれば自己バイアス電圧が小さくな
り、結晶基板の損傷を弱めることができる。しかし、異
方性が弱くなり等方的になる問題があった。また、安定
なグロー放電が生じるガス圧には範囲があるため、制御
できるイオンシース電圧にも範囲があった。

【００１１】ＲＩＥにより絶縁膜に開口を開設するに際
して、イオンシース電圧を高めた異方性が強い条件で半
導体結晶面を露出させると、イオン衝撃によりチャネル
結晶層が損傷を受け表面近傍のキャリアが不均一に減少
すること、この損傷は熱処理によっても完全に回復でき
ないこと、ＦＥＴ等の素子特性が不均一となり歩留りが
悪化することなどが問題となる。

【００１２】この対策として、我々は、検証実験とし
て、過去に絶縁膜を薄くするまで異方性の高い条件で行
ない、最後の絶縁膜開口をガス圧を高めてイオンシース
電圧を低めた条件で行なった。また、イオン注入やエピ
タキシャル成長で形成した導電性半導体層は精密に制御
できなかったため、半導体導電層を厚めに形成し、電流
値を測定しながら開口から半導体層をエッチングして削
ることで調整した。このとき損傷を受けた表面の半導体
層を削り取ることができた。しかし、これでは生産性や
素子特性の精度も悪く、短ゲート長化や薄層化で相互コ
ンダクタンスｇｍや遮断周波数ｆT 等の性能を上げるこ
とも難しかった。

【００１３】最近、平行平板形ＲＩＥとは異なる原理に
よる、マイクロ波を利用した低損傷な異方性ドライエッ
チング方法が各種提案されている。これらの例として、
月刊「セミコングクターワールド」，１９９６年３月号
の第１９〜２４頁，並びに前掲書７９〜８０ページを参
照する。これらは、高密度プラズマを発生させる原理に
より、電子サイクロトロン共鳴（ECR:Electron Cyclotr
on Resonance）法，ＩＣＰ（Inductive Coupled Plasm
a）法，ヘリコン（Helicon ）法等に分類される。これ
以後は、最初のＥＣＲ法について述べる。ＥＣＲ法は、
磁場中の電子にマイクロ波を加えてサイクロトロン共鳴
させ、平行平板型ＲＩＥ（以下、単にＲＩＥと記載した
場合は平行平板型のＲＩＥを指すものとする）に比べて
低いガス圧でも効率的に高密度プラズマを得ることがで
きる。このエッチングではＥＣＲ位置に基板を置くこと
でイオンの運動方向を揃えることができ、低いガス圧で
も平均自由行程を伸ばし異方性を強めることができる。
また、イオンシースが非常に小さい状態で、低損傷なエ
ッチングが可能である。

【００１４】一方、化合物半導体素子の進展に伴って量
産用のエピタキシャル成長装置も開発され、特にＭＯＣ
ＶＤで高不純物濃度の薄膜層でも高い精度で再現性良く
生産することが可能になった。そして、この高不純物濃
度薄膜層を用いた導電性半導体層に微細なゲート電極を
設け、ｇｍやｆT の高いＦＥＴを再現性よく生産するこ
とが課題になった。

【００１５】そこで、このＭＯＣＶＤで製造したエピタ
キシャル半導体基板を用いＥＣＲ法ドライエッチングを
用いることを試みた。すなわち、ＳｉＯ2 膜の開口時
に、損傷が生じないように１００ｎｍのＳｉＯ2 膜を残
すまで在来型ＲＩＥで行なった後、ＥＣＲ法によりエッ
チングを行った。ＥＣＲ法ドライエッチングはＳｉＯ2
上に重合性が強いポリマが生じないように、ＣＦ4 に３
％のＯ2 を混合したガスで圧力１ｍＴｏｒｒで行なっ
た。しかし、このエッチング後に開口内を観察すると、
図１３に示すように、チャネル層２であるＧａＡｓ結晶
表面に反応生成物１６が生じていた。オージェ分析の結
果、結晶成分のＧａとＡｓと炭素との反応生成物である
ことが判明した。

【００１６】この反応生成物は有機洗浄や希釈塩酸処理
では溶けずに残る。そして、このような反応生成物がゲ
ート用ショットキー性電極形成領域に残ると、ショット
キー性電極を形成して順方向バイアスを印加しても順方
向電流が流れない。したがって、この状態では良好なシ
ョットキー障壁が形成されず、ゲート作用が得られない
ことになる。この対策として、酸素プラズマの灰化処理
を加えると反応生成物の外に半導体結晶の酸化も進行
し、希釈塩酸で反応生成物を溶解除去すると、図１４に
示すように、チャネル層２の結晶表面に層の削れ１７が
発生して表面が荒れる。また、チャネル層が酸化され溶
けて薄くなると、ＦＥＴのしきい値電圧ＶT が浅くなり
またその均一性が損なわれる。このような反応生成物は
炭素を含まないＳＦ6 ガスを用いた場合にも生じる。別
の対策として、ＥＣＲ法ドライエッチングで混合する酸
素割合を１０％以上と多くすると反応生成物の生成は抑
制されるが、上記の酸素プラズマによる灰化処理の場合
と同様に、半導体結晶が酸化され、希釈塩酸処理でその
酸化物が溶解して削られる。また、一連の現象はＲＩＥ
でガス圧を高めイオンシース電圧を低くした条件で半導
体面を露出させる場合にも生じる。

【００１７】また、上記した結晶成分と炭素の反応生成
物が生成される現象は、上記のＧａＡｓ系結晶について
ばかりでなく、ＩｎＰ系結晶についても同様に生じるこ
とが確認されている。

【００１８】［従来例２］先の特開平６−４５２９３号
公報の「ゲート電極の形成方法」は、ＲＩＥによりゲー
ト形成領域を開口する際にチャネル層に損傷が及ばない
ように、ＳｉＯ2膜を３０ｎｍ以上残した後に湿式でエ
ッチングする従来例での、等方性の湿式エッチングによ
り開口が不均一に広がるという問題を解決するべくなさ
れた発明であって、エッチング性の異なる２種類の絶縁
膜を積層することを提案している。次に、この従来技術
を、従来例２としてその工程順の断面図である図１５
（ａ）〜（ｄ）を参照して説明する。

【００１９】図１５（ａ）に示すように、半導体基板１
上に形成されたチャネル層２上に、シリコン酸化膜（Ｓ
ｉＯ2 ）からなる第１絶縁膜１４とシリコン窒化膜（Ｓ
ｉＮx ）からなる第２絶縁膜１５を順次に堆積し、その
上に、ゲート形成領域に開口を有するフォトレジスト膜
５を形成する。

【００２０】次に、図１５（ｂ）に示すように、ＣＨＦ
3 とＯ2 の混合ガスを用いたＲＩＥにより上部のＳｉＮ
x 膜１５にゲート開口６を設ける。下層のＳｉＯ2 膜１
４はエッチング速度が下がるため残すことができる。

【００２１】次に、図１５（ｃ）に示すように、フッ化
アンモニウムを混合したバッファードフッ酸で下層のＳ
ｉＯ2 膜１４を湿式でエッチングし、チャネル層２の表
面を露出させる。上層のＳｉＮx 膜１５のエッチング速
度が小さいため開口の寸法を維持することができる。

【００２２】次に、図１５（ｄ）に示すように、フォト
レジスト膜５を除去し、ゲート電極７を形成する。この
方法では下層のＳｉＯ2 膜１４を５０ｎｍと薄く形成す
ることにより、チャネル層に損傷が及ばないようにする
とともに開口寸法のバラツキを抑制している。

【００２３】しかし、この形成方法では、図１６に示す
ように、湿式エッチングにより下層のＳｉＯ2 膜１４に
サイドエッチングが生じ、その結果、蒸着した電極金属
１８がサイドエッチング部で段切れを起こしてしまう。

【００２４】［従来例３］微細なゲート開口を得るとと
もに、ゲート開口部での蒸着金属の接続性を改善するた
めに傾斜した側面を用いる方法が知られている。その一
例が、例えば、「電界効果型半導体装置の製造方法」と
題される特開昭６３−１７４３７４号公報の従来の技術
として記載されている。これを、従来例３として、その
工程順の断面図である図１７（ａ）〜（ｄ）を参照して
説明する。

【００２５】図１７（ａ）に示すように、チャネル層２
上に形成された絶縁膜４にフォトレジスト膜５をマスク
として異方性ドライエッチングを施してゲート開口６を
形成する。

【００２６】次に、図１７（ｂ）に示すように、全面に
側壁膜形成用絶縁膜１３を堆積する。次に、図１７
（ｃ）に示すように、異方性ドライエッチングを行な
い、最初の絶縁膜開口に側壁絶縁膜１９を形成し、ゲー
ト開口６ａに細める。次に、図１７（ｄ）に示すよう
に、このゲート開口６ａにゲート電極７を設ける。

【００２７】絶縁膜の垂直な開口部上に他の絶縁膜を堆
積すると開口部の角は曲面となり、これを異方性ドライ
エッチングによりエッチバックすると、傾斜した曲面が
維持されて開口部上部に傾斜側面をもつ縮小された開口
を形成することができる。

【００２８】しかし、図１８に示すように、初期の開口
が０．４μｍと狭く０．６μｍと深い場合、厚さ０．３
μｍの側壁膜形成用絶縁膜１３を追加成長すると、上部
が影となって底部まで入らなくなり、側面が逆傾斜にな
る。これをエッチバックすると、図１９に示すように、
逆傾斜の側面が維持されて側壁絶縁膜１９が形成され
る。この場合、エッチングは完全な異方性でなく等方性
を含むため、底部でも横方向にエッチングされる。この
ような開口形状で電極金属１８を蒸着すると、図２０に
示すように、上部が影となり開口内部には蒸着金属がほ
とんど入らないため、側面の金属が薄くなり電極の直列
抵抗が大きくなる。

【００２９】

【発明が解決しようとする課題】従って、本発明の解決
しようとする課題は、第１に、絶縁膜をドライエッチン
グして化合物半導体の結晶面を露出させるときに結晶成
分と炭素の反応生成物が生じることにより、良好なショ
ットキー障壁が形成されなくなることである。また、こ
の対策として酸素プラズマ等を加えると、結晶も酸化さ
れて後の酸処理で結晶が溶けて削られるため、ＦＥＴの
しきい値電圧ＶT が浅くなりかつその均一性が損なわれ
ることである。

【００３０】第２の課題は、微細に形成した開口部へ電
極を形成するに際して、開口内に蒸着した電極金属が側
面に付着し難いため薄くなり、電極の直列抵抗が増大し
たり、あるいは断線したりすることである。

【００３１】本発明はこのような各課題を解決すべくな
されたものであって、その目的は、ＥＣＲ法等の低損傷
なドライエッチングの性能を引き出し、ＦＥＴのしきい
値電圧ＶT を始めとする特性を面内およびウェハ間で均
一化できるようにすること、微細な電極の抵抗が増大す
ることを抑制することができること、これらの素子の生
産性を高めることである。

【００３２】

【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、化合物半導体基板表面に素子半
導体層を形成する第１工程と、前記素子半導体層の上に
絶縁膜を形成する第２工程と、フォトレジストを塗布
し、露光、現像を行って前記素子半導体層の電極形成領
域上に開口を有するフォトレジスト膜を形成する第３工
程と、前記フォトレジスト膜をマスクにドライエッチン
グ法により前記絶縁膜を途中までエッチングして底部に
前記絶縁膜を残した開口を形成する第４工程と、前記フ
ォトレジスト膜を除去する第５工程と、ドライエッチン
グ法により前記絶縁膜を全面エッチングして前記素子半
導体層の前記開口内の表面を露出させる第６工程と、前
記開口内の表面に生じた反応物を湿式処理で除去する第
７工程と、前記絶縁膜に形成された前記開口を介して前
記素子半導体層と接触する電極を形成する第８工程とを
有することを特徴とする化合物半導体装置の製造方法が
得られる。

【００３３】本発明の前記半導体装置の製造方法におい
て、好ましくは、前記第７工程における湿式処理は、ア
ンモニア、弗化アンモニウム又は硫化アンモニウムのア
ルカリ水溶液を用いることである。

【００３４】また、本発明の前記化合物半導体装置の製
造方法において、より好ましくは、前記第７工程におけ
る湿式処理は、ＧａＡｓに対して燐酸又は塩酸の希釈液
を用い、ＩｎＰに対して燐酸又は硫酸の希釈液を用いる
ことである。

【００３５】また、本発明によれば、好ましくは、前記
第４工程は、異方性の高い条件でエッチングを行なって
前記絶縁膜に垂直な側壁面を有する開口を形成する第１
のエッチング段階と、前記第１のエッチング段階の後
に、前記フォトレジスト膜を横方向にエッチングすると
ともに前記絶縁膜に形成される開口の上部に傾斜を設け
る第２のエッチング段階とを有することである。

【００３６】ここで、本発明の前記化合物半導体装置の
製造方法において、前記第５工程と前記第６工程の間
に、側壁膜形成用絶縁膜を堆積し異方性エッチングを行
って前記絶縁膜に形成された開口の側面に側壁絶縁膜を
形成する第９工程を含むことである。

【００３７】さらに、本発明の前記化合物半導体装置の
製造方法において、より好ましくは、前記第７工程と前
記第８工程との間に、露出した前記素子半導体層をエッ
チングで掘り込む第１０工程を更に有することである。

【００３８】

【発明の実施の形態】本発明の実施の形態を述べる前
に、本発明の原理についてさらに詳細に説明する。

【００３９】まず、フオトレジスト膜パターンをマスク
にフッ素系ガスを用いたＥＣＲ法などのドライエッチン
グにより絶縁膜に開口を形成し、ＧａＡｓやＩｎＰ等の
化合物半導体の結晶面を露出する場合、化合物半導体成
分と炭素の反応生成物が結晶面を覆うことが問題となっ
たが、検討の結果、この炭素の供給源は主に上部に設け
たフォトレジスト膜であることが分かった。そして、結
晶面が露出し、フッ素ラジカルにより活性化された半導
体結晶がフッ素よりむしろ炭素と強く結合反応を起こす
ためと考えられる。また、結晶表面への損傷を少なくす
るため、イオンシース電圧を下げて物理的スパッタ効果
を弱めていることも、反応生成物を残らせる要因になっ
ている。

【００４０】そこで、本発明においては、炭素の供給源
のフォトレジスト膜を除去した後、絶縁膜の開口底部に
絶縁膜を残した状態で、炭素を含まないＳＦ6 やＮＦ3
等のフッ素系ガスでエッチバックし、化合物半導体の結
晶面を露出させる。

【００４１】炭素以外のＳ，Ｎ，Ｆ等の元素は化合物半
導体と強く反応せず、希釈酸処理で結晶を数ｎｍ溶かす
だけで簡単に除去することができる。ＧａＡｓに対して
は、塩酸は３６％の原液でも可能であるが、純水で希釈
した方が微細開口への染み込みが改善される。燐酸の原
液は８５％で粘度が非常に高いため１０％以下に希釈す
ることが望ましい。硫酸はＧａＡｓを溶かすため不適当
である。一方、ＩｎＰに対しては、塩酸は結晶を溶かす
ため、燐酸や硫酸を１０％以下に希釈した液を用いるこ
とが望ましい。また、化合物半導体全般に希釈したアル
カリ処理も可能で、そのためには、例えば、アンモニア
ＮＨ4 ＯＨ，フッ化アンモニウムＮＨ4Ｆ，硫化アンモ
ニウム（ＮＨ4 ）2 Ｓを用いることができる。

【００４２】なお、炭素を含むＣＦ4 等のガスに酸素Ｏ
2 を添加したものをエッチングガスとして用いること
は、炭素の反応生成物の生成は抑制されるが、化合物半
導体面が酸化され後の酸処理で溶けて削られるため、不
適当である。また、塩素を含むＣＣｌ2 Ｆ2 やＣＣｌ4
等の塩素系ガスは、化合物半導体のＧａＡｓやＩｎＰを
エッチングするためやはり不適当である。

【００４３】また、本発明の一実施の形態によれば、絶
縁膜開口の側面に傾斜を設けることができる。すなわ
ち、フォトレジスト膜をマスクに異方性の強いＲＩＥで
絶縁膜を約半分までエッチングした後、フォトレジスト
膜開口を横方向に後退させながら絶縁膜をエッチングす
ると、フォトレジストの後退した部分の絶縁膜がエッチ
ングされることにより、開口の側面に傾斜が形成され
る。

【００４４】フォトレジスト膜を横方向に後退させる方
法としては、フッ素系ガスに酸素を添加すること、フッ
素系ガスで圧力を高めること、塩素系ガスを用いるこ
と、若しくは、塩素系ガスにフッ素系ガスを混合したも
のを用いること等が可能である。絶縁膜の上部はフォト
レジストが後退することで傾斜が生じるが、始めのＲＩ
Ｅで付けられた溝は、上部のフォトレジストがなくなっ
ても、エッチングの異方性によりその形状が保たれて開
口下部に転写される。第１の酸素を添加する方法はエッ
チングガス圧を低く保つことができ、異方性を確保し易
く、最も安定している。第２のエッチングガス圧を高め
る方法は酸素を導入できない場合に有効である。

【００４５】従来技術で述べたように、エッチングに等
方性が増すため、横方向のエッチングが進行する。第３
の塩素系ガスはフォトレジストをエッチングし易く等方
的になり易い。このためフッ素系ガスを混合し、塩素の
効果を弱めることが有効である。

【００４６】上記のフォトレジスト膜をエッチング途中
から後退させる方法によれば、開口上部の側面に傾斜を
形成することが可能であるため、開口が微細化された場
合においても、開口側面を電極金属によって被覆するこ
とが可能になり、電極金属の断線事故や抵抗値増大を防
止することが可能になる。

【００４７】それでは、本発明の実施の形態について図
面を参照して説明する。

【００４８】（第１の実施の形態）図１は、本発明の第
１乃至第４の実施の形態に共通する製造途中段階での断
面図であり、図２は第１乃至第４の実施の形態を説明す
るためのこれらの実施の形態に共通するレイアウトパタ
ーン図である。図２のＡ−Ａ′線での断面図が図１であ
る。

【００４９】まず、図１に示すように、半絶縁性ｉ形Ｇ
ａＡｓからなる半導体基板１上に、ＭＯＣＶＤ法(Metal
Organic Chemical Vapor Deposition) もしくはＭＢＥ
法(Molecular Beam Epitaxy)により結晶層を成長させ
る。すなわち、バッファ層１１としてｉ形ＧａＡｓを厚
さ５００ｎｍに、チャネル層２としてキャリア濃度２．
０×１０18ｃｍ-3のｎ形Ａｌ0.3 Ｇａ0.7 Ａｓを厚さ４
０ｎｍに、コンタクト層３としてキャリア濃度４．０×
１０18ｃｍ-3のｎ形ＧａＡｓを厚さ１００ｎｍに順次成
長させる。なお、図１以外の図ではバッファ層１１を省
略する。

【００５０】チャネル層２の管理を次のように行う。チ
ャネル層までを成長させた状態でコンタクト層を成長さ
せずに成長装置から基板を取り出した後、直ちにアルミ
ニウムＡｌを蒸着し、所定の形状にパターニングしてシ
ョットキー電極を形成する。この電極に接近して、イン
ジウムＩｎを合金化したオーム性電極を形成し、印加電
圧と静電容量の関係（すなわち、Ｃ−Ｖ特性）からキャ
リア濃度の分布特性を求め、ドーピングされたキャリア
濃度を確認する。Ｃ−Ｖ特性でのチャネル層の管理仕様
は、印加電圧０Ｖにおけるドーピングされたキャリア濃
度およびその精度が２×１０18ｃｍ-3で±１０％であ
り、キャリア濃度１×１０16ｃｍ-3となるピンチオフ電
圧が−１．３±０．２０Ｖである。なお、ＦＥＴ作製後
には、そのしきい値電圧ＶT の精度が±０．１５Ｖであ
ることにより管理できるが、上記の管理方法は簡便な静
電容量の測定法を用いるために精度が低くなっている。
なお、各々の精度の±値は２σを使用した。σは標準偏
差である。

【００５１】さらに成長膜厚に関して、バッファ層をｉ
形ＧａＡｓとｉ形ＡｌＧａＡｓの繰り返し積層とし、Ｘ
線による測定で平均的な繰り返し膜厚を検査することが
できる。例えば、自転公転型のＭＯＣＶＤを用いて各層
２０ｎｍの１０回周期分成長させ、１周期（４０ｎｍ）
分の膜厚精度を±２ｎｍとすることができる。

【００５２】次に、このエピタキシャル成長半導体基板
に対しフォトリソグラフィ技術を利用して加工を加え半
導体装置を作製する。図２に示したレイアウト図を参照
してＦＥＴの形成過程を簡単に説明する。まず、素子分
離領域２１の逆パターンの活性領域を被覆するフォトレ
ジスト膜を設け、イオン注入により素子分離を行う。す
なわち、11Ｂ+ イオンを、加速エネルギー２００ｋｅ
Ｖ、注入ドース１×１０13ｃｍ-2の条件でイオン注入を
行って、素子分離領域２１に欠陥を生じさせ、高抵抗化
させる。次に、コンタクト領域２２上を覆うフォトレジ
スト膜を形成し、コンタクト層３を加工する（図１参
照）。次に、全面を覆う絶縁膜を設け、ゲート開口２３
の開口パターンのフォトレジスト膜を設け絶縁膜をエッ
チングしてゲート開口２３を形成する。次に、電極金属
を堆積し、ゲート電極２４のパターンに加工する。次
に、オーム性電極２５，２６のパターンに開口を有する
フォトレジスト膜を形成して絶縁膜を開口し、そのフォ
トレジスト膜を用いてオーム性金属をリフトオフしてソ
ース電極（２５）とドレイン電極（２６）を形成すれ
ば、ＦＥＴの形成工程が完了する。なお、ゲート開口２
３はソース側に近づけられている。

【００５３】次に、エピタキシャル成長基板の作製後の
本実施の形態の工程について、図１および図２のＡ−
Ａ′線での工程順の断面図である図３（ａ）〜（ｄ）を
参照して、より詳細に説明する。

【００５４】図１に示すように、図２に示すコンタクト
領域２２に対応するフォトレジスト膜１２を設け、コン
タクト層３をドライエッチングする。ＥＣＲ装置を用
い、ＢＣｌ3 を１５ｓｃｃｍとＳＦ6 を５ｓｃｃｍ（２
５％）と混合したガスで圧力１ｍＴｏｒｒで行なう。下
層のチャネル層２が露出したところでフッ化アルミニウ
ムＡｌＦx が表面を覆うためエッチングが停止する。こ
のＧａＡｓとＡｌＧａＡｓのエッチング選択比は１００
倍以上である。フォトレジスト膜１２を有機溶剤で除去
し、希釈塩酸に数分漬けるとフッ化された層が除去され
る。なお、有機洗浄は、超音波を加え、メチルエチルケ
トンで数回とイソプロパノ一ルの順で行ない、乾燥す
る。希釈塩酸は、３６％の濃塩酸と純水を１：１で混合
した２０℃の液である。

【００５５】このＧａＡｓのエッチング条件ではフォト
レジスト膜をマスクにするが、炭素の反応生成物は問題
になってない。ＧａＡｓとフォトレジストのエッチング
比が約５０倍と大きく、フオトレジストのエッチングが
少ないためと考えられる。また、ＧａＡｓのエッチング
速度が速いため、エッチング電力も小さくて済み、フォ
トレジストの硬化もなく、有機溶剤で簡単に除去でき
る。

【００５６】次に、図３（ａ）に示すように、絶縁膜４
としてシリコン酸化膜ＳｉＯ2 を厚さ７００ｎｍに堆積
し、図２のゲート開口２３に対応する開口を有するフォ
トレジスト膜５を設ける。厚さ約１μｍで、開口の横幅
１．０μｍである。ステッパの露光精度を上げるためフ
ォトレジスト膜５下には反射防止膜を挿入されている。
反射防止膜としてはＷＳｉ膜を用いることができる。こ
のフォトレジスト膜をマスクに、平行平板型のＲＩＥ装
置で絶縁膜膜４を残り膜厚が約１００ｎｍとなるまでエ
ッチングして底部に一部絶縁膜を残したゲート開口６を
形成する。条件は、ＣＦ4 と流量割合２０％のＨ2 との
混合ガスでガス圧が８０ｍＴｏｒｒ、イオンシース電圧
は７０Ｖである。

【００５７】次に、図３（ｂ）に示すように、酸素プラ
ズマでフォトレジスト膜５を灰化除去し有機洗浄を行
う。この後、図３（ｃ）に示すように、ＥＣＲ法ドライ
エッチングにより絶縁膜４を１５０ｎｍエッチングし、
ゲート開口６をチャネル層２にまで貫通させる。エッチ
ング条件は、ＳＦ6 ガスで圧力は１ｍＴｏｒｒ、イオン
シース電圧は２Ｖ以下、ＳｉＯ2 エッチング速度は３６
ｎｍ／分である。

【００５８】この後、有機洗浄と希釈塩酸処理を行いシ
ョットキー性金属１０としてＷＳｉx を厚さ２００ｎｍ
にスパッタ蒸着する。半導体基板をスパッタ・ターゲッ
トからある程度、例えば、１５ｃｍ以上離すことで、タ
ーゲット付近に存在する電子やイオンの影響を抑制でき
る。この後、水素雰囲気中で４００℃，３０分間の熱処
理を行ない、軽い損傷を回復させる。改めて低抵抗化の
ために膜厚３０ｎｍのＴｉと膜厚６００ｎｍのＡｕをス
パッタ蒸着する。

【００５９】次に、図３（ｄ）に示すように、図２のゲ
ート電極２４のパターンでイオンミリング加工してゲー
ト電極７を形成する。さらに、図２のオーム性電極２
５，２６のパターンで絶縁膜４をバッファードフッ酸で
開口し、オーム性金属であるＡｕＧｅＮｉを蒸着しリフ
トオフを行った後熱処理により合金化してソース電極８
とドレイン電極９を形成する。

【００６０】直径７６ｍｍ（３インチ）のウェハで約８
０枚試作した。得られたＦＥＴのしきい値電圧ＶT はＭ
ＯＣＶＤ成長バッチ間およびウェハ内を含めて−０．９
２±０．１５Ｖ（２σ）で、最大相互コンダクタンスｇ
ｍは平均で３６０ｍＳ／ｍｍであった。ＶT のウェハ面
内での標準偏差σは３０〜５０ｍＶであった。素子形成
後のＴＥＭ観察によると、チャネル層２の削れは、コン
タクト層３のエッチングで約３ｎｍ、絶縁膜４の開口形
成で約３ｎｍであった。初期の厚さ４０ｎｍに対して６
ｎｍが削られ、３４ｎｍが残っている。この膜厚付近の
ＶT ではチャネル厚１ｎｍの変化に対し約１００ｍＶの
ＶT が変化が対応するため、上記の測定結果より総合的
な厚さ精度は±１．５ｎｍであると推定できる。

【００６１】比較実験として、最初のＲＩＥでのＳｉＯ
2 残し膜厚を１００ｎｍから薄くしていくと、５０ｎｍ
以下になるとＶT が正側に変化して浅くなり、ウェハ面
内での均一性が低下した。ＳｉＯ2 膜を残さずに開口し
た場合にはチャネル層が損傷を受けキャリアが消滅して
しまうことにより、全くの不導通となる。この損傷は、
４００℃の熱処理では回復できなかった。

【００６２】よって、最初のＲＩＥでのＳｉＯ2 膜残し
膜厚は、損傷が現れ始める膜厚５０ｎｍ以上が必要とな
るが、ＲＩＥのエッチング精度を考慮して、本実施の形
態ではその２倍の１００ｎｍに設定した。

【００６３】第２の比較実験として、ＲＩＥでのＳｉＯ
2 残し膜厚を１００ｎｍとし、フォトレジスト膜を残し
たまま、残膜のエッチングをＥＣＲ法エッチングにより
行った。ＳｉＯ2 膜エッチング量を１５０〜３００ｎｍ
と変化させ、有機洗浄でフォトレジスト膜を除去した
後、希釈塩酸処理を行い、第１の実施の形態と同様に各
電極を形成した。ウェハ面内のゲート順方向の電圧電流
特性において、電流が流れ難く（不導通状態に近く）不
均一であった。ゲート電圧とドレイン電流の特性におい
ても、ゲートが正常に機能していないため、ドレイン電
流がほとんど変化しないものが多かった。また、ＳｉＯ
2 膜のエッチング量にはほとんど依存せず、ゲート電極
界面に炭素の反応生成物が残っているためである。

【００６４】また、第３の比較実験として、このＥＣＲ
法によるエッチング後に円筒型装置で酸素プラズマを加
え、有機洗浄でフォトレジスト膜を除去し、希釈塩酸処
理をして同様に各電極を形成した。１０分間の酸素プラ
ズマ処理により順方向バイアスでのゲート導通特性は改
善されるが、不導通のサンプルも残った。３０分の処理
を行った場合にはゲート不導通がなくなり、特性も均一
になった。しかし、しきい値電圧ＶT は−０．６±０．
２Ｖと浅くなり、ウェハ面内のσ値も４０〜８０ｍＶと
大きくなった。酸素プラズマで面内が不均一に酸化さ
れ、酸処理で溶けて削られているためと考えられる。

【００６５】第４の比較実験として、本実施の形態で
の、ＥＣＲ法によるＳｉＯ2 膜のオーバーエッチングの
影響を調べた。開口横幅１．０μｍの開口内でのエッチ
ング速度は平面での３６ｎｍ／分に比べて約５％小さ
い。開口内に残したＳｉＯ2 膜約１００ｎｍに対して平
面でのＳｉＯ2 膜エッチング量を１５０、２００、２５
０、３００ｎｍと変化させた。各々５枚のウェハを試作
したときの平均ＶT ／σ値は、−９３６／４２ｍＶ，−
９２８／３９ｍＶ，−８５１／４７ｍＶ，−６８３／６
２ｍＶとなった。ＥＣＲオーバーエッチングにより、チ
ャネル結晶層への損傷と、その後の酸処理による結晶削
れの両方の効果でＶT が浅く不均一になっていると考え
られる。低損傷と言われるＥＣＲ法を用いる場合におい
てもオーバーエッチングが大きければ悪影響が生じるた
め、オーバーエッチングは少なくすることが望ましい。

【００６６】（第２の実施の形態）第５の比較実験とし
て、絶縁膜４の最終エッチングをＥＣＲ法ではない平行
平板型ＲＩＥで行なった。条件は、ＳＦ6 ガスで１５０
ｍＴｏｒｒと高いガス圧にし、高周波電力をプラズマが
生じる最低に近づけ、イオンシース電圧を２０Ｖと下げ
た。ＳｉＯ2 膜のエッチング速度は４ｎｍ／分である。
平面でのＳｉＯ2 膜エッチング量を１５０、２００、２
５０ｎｍと変化させた。各々５枚のウェハを試作したと
きの平均ＶT ／σの値は、−９２７／４６ｍＶ，−７８
４／６５ｍＶ，−２５９／１４３ｍＶとなった。ＥＣＲ
法と比べ、ＳｉＯ2 膜オーバーエッチング量に対してＶ
T の浅くなり方が大きく、均一性も速く悪くなってい
る。これはＥＣＲ法の方が低損傷なためである。しか
し、ＲＩＥであってもイオンシース電を小さくし、オー
バーエッチングを少なくすれば、余裕度は少ないが、利
用可能である。

【００６７】（第３の実施の形態）従来例３として説明
した、側壁絶縁膜でゲート開口を細めると同時に開口上
部に傾斜を付ける方法を、本発明に適用した例を述べ
る。図４（ａ）〜（ｄ）は、本発明の第３の実施の形態
を説明するための工程断面図である。開口を有するフォ
トレジスト膜を設けるまでの工程は先の第１の実施の形
態と同様であり、図４（ａ）が図３（ｂ）に相当する。

【００６８】図４（ａ）に示すように、絶縁膜４として
シリコン酸化膜を厚さ７００ｎｍに堆積し、その上に横
幅１．０μｍの開口を有する厚さ１μｍのフォトレジス
ト膜５を設け、平行平板型のＲＩＥ装置により絶縁膜４
を残り膜厚が約１００ｎｍとなるまでエッチングして底
部に一部絶縁膜を残したゲート開口６を形成する。次
に、図４（ｂ）に示すように、フォトレジスト膜５を除
去し、側壁膜形成用絶縁膜１３としてＳｉＯ2 を厚さ３
００ｎｍに堆積する。

【００６９】次に、図４（ｃ）に示すように、ＲＩＥに
より絶縁膜４を約１００ｎｍ残すまで全面エッチングし
て側壁絶縁膜１９を形成する。続いて、ＥＣＲ法ドライ
エッチングにより絶縁膜４を２００ｎｍエッチングし、
ゲート開口６ａをチャネル層２に至るまで貫通させる。
このときゲート開口６ａは、側壁絶縁膜１９により狭め
られて形成される。このゲート開口底の横寸法がゲート
長となり、この場合は０．６μｍである。単純に平面厚
さと同等の厚さの側壁絶縁膜が形成されるならばゲート
長は０．４μｍになる筈であるが、この差は、側面の厚
さが平面より薄いこと、ＥＣＲ法エッチングで横方向に
もエッチングされることにより生じる。

【００７０】次に、図４（ｄ）に示すように、第１の実
施の形態と同様に各電極を形成してＦＥＴの作製工程が
完了する。

【００７１】側壁絶縁膜を利用することでゲート開口が
縮小され、同時にゲート開口の上部に側壁絶縁膜による
曲面が形成されゲート金属の埋め込み性が改善されい
る。得られたＦＥＴのしきい値電圧ＶT はＭＯＣＶＤ成
長バッチ間およびウェハ内を含めて−０．９８±０．１
５Ｖ（２σ）で、最大相互コンダクタンスｇｍは平均で
４２０ｍＳ／ｍｍであった。ＶT のウェハ面内での標準
偏差σは３０〜５０ｍＶであった。実施形態１の例に比
べてゲート長が１．０μｍから０．６μｍに短くなった
短チャネル効果でＶT が深くなると同時にｇｍが向上し
ている。

【００７２】（第４の実施の形態）微細電極の接続性を
側壁絶縁膜を用いずに改善した例について説明する。図
５（ａ）〜（ｄ）は、本発明の第４の実施の形態を説明
するための工程断面図である。

【００７３】絶縁膜を設けるまでは第１の実施の形態と
同様であり、図５（ａ）が図３（ｂ）に相当している。
図５（ａ）に示すように、絶縁膜４として厚さ７００ｎ
ｍのシリコン酸化膜を堆積した後、その上に開口幅が
０．４μｍと短い開口を有する厚さ約１μｍのフォトレ
ジスト膜５を設ける。このフォトレジスト膜５の下には
ステッパの露光精度を向上させるために反射防止膜が挿
入されている。このフォトレジスト膜をマスクとして、
ＲＩＥにより絶縁膜４を半分の約３００ｎｍ残すまでエ
ッチングしてゲート開口６を形成する。条件はＣＦ4 と
流量割合２０％のＨ2 とを用いガス圧８０ｍＴｏｒｒで
行なう。次に、図５（ｂ）に示すように、ＥＣＲ法ドラ
イエッチングで、ＣＦ4 １４ｓｃｃｍに酸素Ｏ2 ６ｓｃ
ｃｍ（３０％）を混合したガスで圧力１ｍＴｏｒｒでエ
ッチングを追加し、ゲート開口６内の絶縁膜４を約５０
ｎｍまで薄くする。このときフォトレジスト膜５はエッ
チングされてその開口は横方向に広がるが、これと同時
に絶縁膜４のゲート開口上部に傾斜が生じる。しかし最
初のＲＩＥで設けた開口形状は、上部にフォトレジスト
膜が無くなっても、エッチバックでそのまま開口下部に
転写される。ただしＥＣＲ法ドライエッチングは低損傷
条件で異方性が強くないため、底の横寸法は０．５μｍ
と広がる。そして傾斜が生じたゲート開口６の上部の横
寸法は約１．２μｍである。

【００７４】次に、図５（ｃ）に示すように、酸素プラ
ズマでフォトレジスト膜５を灰化除去し、有機洗浄を行
った後、ＳＦ6 ガスを用いたＥＣＲ法ドライエッチング
で絶縁膜４を１００ｎｍエッチングし、ゲート開口６か
らチャネル層２の表面を露出させる。次に、図５（ｄ）
に示すように、第１の実施の形態と同様に各電極を形成
してＦＥＴの作製工程が完了する。

【００７５】ゲート開口の上部にはフォトレジストの横
方向への後退により傾斜が生じており、これによりゲー
ト金属の埋め込み性が改善されている。また、ＲＩＥに
比ベて低損傷なＥＣＲ法でエッチングしているため、結
晶面が露出する直前まで薄くすることができる。むしろ
成膜の均一性、ＲＩＥおよびＥＣＲ法のエッチング均一
性から、結晶面が露出しないように残す膜厚を決めるこ
とができる。上記の実施の形態ではウェハ周辺で成膜が
薄く、エッチングも速いため、中央の残し膜厚を５０ｎ
ｍとした。このためフォトレジスト膜を除去した後のエ
ッチバック量を少なくすることができる。また、開口上
部が傾斜で広がっているため、開口底部のエッチング速
度もあまり下がらない。

【００７６】得られたＦＥＴのしきい値電圧ＶT はＭＯ
ＣＶＤ成長バッチ間およびウェハ内を含めて−１．０３
±O.１５Ｖ（２σ）で、最大相互コンダクタンスｇｍは
平均で４４０ｍＳ／ｍｍであった。ＶT のウェハ面内で
の標準偏差σは３０〜６０ｍＶであった。第１及び第３
の実施の形態の例に比較してゲート長が短くなっている
ため、短チャネル効果でＶT が深くなるが、均一性や再
現性自体は他の実施の形態の場合と変わらない。

【００７７】（第５の実施の形態）横方向への後退エッ
チングを、ＥＣＲ法ではなく、ＲＩＥでエッチングガス
圧を高めて行なう場合について説明する。条件は、ＣＦ
4 ガスで１５０ｍＴｏｒｒと高いガス圧にし、イオンシ
ース電圧を４０Ｖと下げた。ＳｉＯ2 膜のエッチング速
度は１８ｎｍ／分である。ゲート開口底面の絶縁膜４を
１００ｎｍ残すまで行う。この場合、底の横方向の寸法
は約０．６μｍと広がった。そして開口上部の開口寸法
は約１．２μｍであり、開口上部に傾斜が形成できた。

【００７８】（第６の実施の形態）フォトレジスト膜を
横方向へ後退エッチングするガスは、エッチングが半導
体結晶を露出させるものではないため、絶縁膜（ＳｉＯ
2 ）をエッチングできるもであればほぼ利用できる。フ
ッ素系ではＳＦ6 やＮＦ3 等が使用可能で、さらに酸素
を添加することができる。塩素系ガスは絶縁膜のエッチ
ング速度がフォトレジストのエッチング速度に近いか、
これよりも小さく、等方的なエッチングになり易いため
利用可能である。しかし、塩素の割合が高くなるとフォ
トレジストのエッチング管理が難しくなるため、これに
フッ素系ガス等を混合することで形状を調整することが
可能である。例えば、ＢＣｌ3 とＣＦ4 を１：２で混合
する等である。

【００７９】（第７の実施の形態）フォトレジスト膜開
口の横方向後退と側壁絶縁膜とにより微細電極への接続
性を改善した例について説明する。図６（ａ）〜（ｄ）
は、本発明の第７の実施の形態を説明するための工程断
面図である。

【００８０】絶縁膜に開口および上部に傾斜を設けるま
では第４の実施の形態と同様であり、図６（ａ）が図５
（ｂ）に相当している。図６（ａ）に示すように、絶縁
膜４として厚さ７００ｎｍのシリコン酸化膜を堆積し、
その上に開口幅０．４の開口を有する膜厚約１μｍのフ
ォトレジスト膜５を形成する。フォトレジスト膜５下に
はステッパの露光精度を向上させるために反射防止膜が
挿入されている。この後、ＲＩＥで絶縁膜４を半分の約
３００ｎｍ残すまでエッチングする。次に、ＣＦ4 と３
０％の酸素Ｏ2 とを含む混合ガスをエッチングガスとす
るＥＣＲ法ドライエッチングにより、開口底面の絶縁膜
４を約５０ｎｍにまで薄くすると同時に、絶縁膜４の開
口上部に傾斜が生じさせる。形成されたゲート開口６の
底の横寸法は０．５μｍと広がる。

【００８１】次に、図６（ｂ）に示すように、酸素プラ
ズマでフォトレジスト膜５を灰化除去し有機洗浄を行っ
た後、側壁膜形成用絶縁膜１３としてＳｉＯ2 を厚さ３
００ｎｍに堆積する。この成膜で、開口底部の横方向寸
法は、０．１μｍとなる。開口底部の絶縁膜厚さは平面
部より薄くなっている。

【００８２】次に、図６（ｃ）に示すように、ＣＦ4 ガ
スとＨ2 ガスを用いたＲＩＥにより開口底部のＳｉＯ2
膜を約１００ｎｍ残すまでエッチングする。平面部では
２００ｎｍエッチングされ、開口内は微細なためエッチ
ング速度が下がる。続いてＥＣＲ法ドライエッチングで
ＳＦ6 ガスを用いて絶縁膜４を平面部で２００ｎｍエッ
チングしてゲート開口６ａよりチャネル層２を露出させ
る。開口底部のゲート長としての横方向寸法は０．２μ
ｍとなる。

【００８３】次に、図６（ｄ）に示すように、第１の実
施の形態と同様に各電極を形成してＦＥＴの作製工程が
完了する。ゲート開口６ａの上部にはフォトレジストの
横方向への後退と側壁絶縁膜により傾斜が生じゲート金
属の埋め込み性が改善されている。

【００８４】得られたＦＥＴのしきい値電圧VTはＭＯＣ
ＶＤ成長バッチ間およびウェハ内を含めて−１．２０±
０．２０Ｖ（２σ）で、最大相互コンダクタンスｇｍは
平均で４８０ｍＳ／ｍｍであった。ＶT のウェハ面内の
標準偏差σは５０〜９ＯｍＶであった。他の実施の形態
の例に比べてゲート長が０．２μｍと短くなっているた
め、短チャネル効果でＶT が深くなり、均一性や再現性
は他の例に比べて少し悪くなっている。

【００８５】（第８の実施の形態）これまでの実施の形
態では素子半導体層を掘り込んだリセスの平坦な底面に
ゲートを設けた１段リセスゲート構造について説明し
た。この構造の特徴はＦＥＴのドレイン耐圧やゲート逆
耐圧等の耐圧を高くできることである。高出力用やサー
ジ耐圧が要求される場合に用いられる。本発明はこの１
段リセスゲート構造に限定されるものではない。これま
での実施の形態でゲート電極を形成する前の絶縁膜開口
から半導体素子層をさらに掘り込んだ２段リセス埋込ゲ
ート構造にも有効である。この製造方法としては、特開
平２−１０５５４０号公報の「半導体装置の製造方法」
と題されるものに開示されている。

【００８６】２段リセス埋込ゲート構造の特徴はゲート
を半導体層に埋め込むことにより半導体層の表面から伸
びる表面空乏層の影響を除けることである。１段リセス
ゲート構造においてゲート脇に伸びる表面空乏層は耐圧
を高める働きをする。この表面空乏層に関する半導体表
面の表面準位の電荷状態がＦＥＴ動作状況に伴って変動
するため、急峻なパルス増幅では波形が鈍ること、また
アナログ増幅度が低周波側で変動すること等の問題があ
った。なお、１段リセスゲート構造では高周波の帯域が
限定され、回路のバイアス状態を変化することがなけれ
ば問題ない。２段リセス埋込ゲート構造でゲートを半導
体層に埋め込むことにより、ゲート空乏層を表面空乏層
より深くしてチャネル電流の制御性としての増幅度を高
め、パルス増幅での応答や周波数依存性も改善され広帯
域化が可能になる。ただしこれらの効果と引き替えに、
ドレイン耐圧の低下，ゲート容量の増加による高周波特
性としての遮断周波数の低下，等がある。このため、Ｆ
ＥＴ要求性能に応じて第２リセスの深さや構造要素によ
り各々のＦＥＴ機能特性を調整することが設計である。

【００８７】本発明は、この第２リセスを設ける前の汚
染や結晶削れが少ないため、第２リセスを精度良く形成
することが可能である。図７（ａ）〜（ｃ）は、本発明
の第８の実施の形態を説明するための工程断面図であ
る。図７（ａ）は、第１の実施の形態の図３（ｃ）第３
の実施の形態の図４（ｃ）第４の実施の形態の図５
（ｃ）第７の実施の形態の図６（ｃ）に相当する。ただ
し、第１の実施の形態で述べたエピタキシャル半導体基
板の結晶層形成において、チャネル層２としてのｎ形Ａ
ｌ0.3 Ｇａ0.7 Ａｓの厚さを４０ｎｍではなく５０ｎｍ
と、第２リセス深さ相当分の１０ｎｍを厚くする。

【００８８】図７（ａ）ではフォトレジスト膜がない状
態でＳｉＯ2 膜４がエッチバックされ、ゲート開口６も
しくは６ａから露出したｎ形ＡｌＧａＡｓチャネル層２
は有機洗浄と希釈塩酸処理で浄化されている。なお、Ｓ
ｉＯ2 膜開口のゲート長は０．４μｍに設定した。

【００８９】図７（ｂ）に示すように湿式エッチングに
よりｎ形ＡｌＧａＡｓチャネル層２を約１０ｎｍ掘り込
み第２リセス２７を設ける。

【００９０】湿式エッチングとして２つの方法を述べ
る。第１の方法は、結晶酸化のＡ液と酸化層除去のＢ液
を繰り返すものである。Ａ液は過酸化水素水（３１ｗｔ
％）：水＝１：５０の希釈で温度２０℃である。Ｂ液は
塩酸（３６ｗｔ％）：水＝１：５の希釈で温度２０℃で
ある。液槽の温度は室温に近くして管理を高めてある。

【００９１】テフロン（登録商標）のケースに立てられ
たウェハを水洗１分間で湿らせた後、Ａ液に１分間漬け
て結晶表面を過酸化水素水で酸化（水酸化）させ、シャ
ワー水洗２分、Ｂ液に１分間潰けて結晶酸化層を希釈塩
酸で除去し、シャワー水洗２分の一連の工程で、２．３
ｎｍの結晶が削れ、この工程を４回繰り返すことで約１
０ｎｍが削れる。実際のエッチング速度の測定は、この
工程を十回以上繰り返し、試料断面を走査型電子顕微鏡
（ＳＥＭ）で観察して、掘り込み深さを測定し回数で割
って平均値を得た。

【００９２】第２の方法は、ウェハを回転させながら湿
式エッチングを行うものである。液はリン酸（８５ｗｔ
％）：過酸化水素水（３１ｗｔ％）：水＝４：１：２０
０で調合し、温度２０℃である。ウェハの裏面を真空チ
ャックで止めてウェハを水平に置き、ウェハに純水を盛
り上げて湿らせた後、ウェハを２０ｒｐｍの低速で回転
させると同時にウェハの中央に純水を１０秒間掛ける。
純水を止めと同時にエッチング液をウェハ中央に掛け、
２３秒間エッチングする。エッチング液を止めると同時
に純水を掛け、６０秒間で水洗する。純水を止め、ウェ
ハの回転数を２００ｒｐｍに上げて３０秒間で遠心乾燥
する。

【００９３】このような新鮮なエッチング液を用い、瞬
間的に液を切り替えることにより、エッチング量はかな
り管理できる。実際のエッチング速度の測定は、エッチ
ング時間を変化し試料断面をＳＥＭ観察し掘り込み深さ
を測定することによって得た。このエッチング速度は２
６ｎｍ／分である。

【００９４】図７（ｃ）に示すようにこれまでの実施の
形態と同様に、希釈塩酸処理を行ってショットキー性金
属１０としてＷＳｉをスパッタ蒸着することを始めとし
て各々の電極を形成する。ゲート電極７は第２リセス２
７に埋め込まれる。第２リセスは浅くサイドエッチング
が少なく、スパッタ蒸着で金属が回り込み埋め込まれ
る。また、第２リセスが深くなるとサイドエッチングの
生じ、従来例２（図１６）で述べたように金属が段切れ
を生じるようになる。このため我々の経験として第２リ
セスの深さは５０ｎｍ以下が望ましい。

【００９５】各々の第２リセス方法について直径７６ｍ
ｍのウェハ３０枚を試作した。第１の交互２液による方
法はウェハ５枚毎に時期をずらして行ない、ＦＥＴのゲ
ートしきい値電圧ＶT は−０．９６±０．１８Ｖ（２
σ）で、ウェハ面内のσ値は３０〜６０ｍＶあった。

【００９６】第２のウェハ回転による方法はウェハ１０
枚毎に時期をずらして行い、ＶT は−０．９８±０．２
１Ｖ（２σ）で、ウェハ面内のσ値は４０〜８０ｍＶ
で、ウェハ中央のＶT が浅くなる傾向があった。

【００９７】第１の方法は第２リセスを設けない場合の
実施例における面内σ値３０〜５０ｍＶに近く、湿式酸
化の律速を利用しているため、ＭＯＣＶＤエピタキシャ
ル基板の面内均一性がほぼ維持され、ウェハ面内がほぼ
均一にエッチングされている。

【００９８】第２の方法はウェハ中央にエッチング液を
掛けるため中央のエッチングが大きくなる傾向がある。
しかし本発明の効果である結晶表面の汚染物によるエッ
チングの低下や酸素プラズマ処理による結晶削れが抑制
されているため、第１，第３，及び第４の実施の形態等
のＶT 分布の±０．１５Ｖ（２σ）に比べて極端な増大
がなく、湿式エッチングがほぼ均一に行なわれ第２リセ
スが再現性良く形成されることが確認できる。

【００９９】（第９の実施の形態）本実施の形態では、
従来例３を説明するために引用した特開昭６３−１７４
３７４号公報の「電界効果型半導体装置の製造方法」に
おいて開示された開口形成工程に本発明の方法を適用す
る。この公報にて開示された方法の特徴は、絶縁膜開口
から結晶をサイドエッチしてリセスを形成し、このリセ
スの内側に側壁絶縁膜を形成した後、この側壁絶縁膜に
よって結晶側面から自己整合的に分離されたゲート電極
を形成することである。この製造方法において、最初の
絶縁膜の開口形成工程に本発明方法を適用する。図８
（ａ）〜（ｆ）は、本発明の第９の実施の形態を説明す
るための工程断面図である。

【０１００】用いるエピタキシャル成長基板は、第１の
実施の形態で述べたものと同一である。しかし、第１の
実施の形態で述べたフォトリソグラフィ法を用いたコン
タクト結晶層の加工は行なわない。一方、Ｂ+ イオン注
入による素子分離は行なう。

【０１０１】図８（ａ）に示すように、素子分離の行わ
れたエピタキシャル成長基板上に、絶縁膜４として膜厚
７００ｎｍのシリコン酸化膜を堆積し、その上に、開口
幅０．４μｍの開口を有する厚さ約１μｍのフォトレジ
スト膜５を形成する。このフォトレジスト膜５下には、
ステッパの露光精度を向上させるために反射防止膜が挿
入されている。この後、第４の実施の形態と同様に、絶
縁膜４に上部に傾斜部を有するゲート開口６を形成す
る。すなわち、ＣＦ4 とＨ2 を用いたＲＩＥにより途中
まで開口し、ＣＦ4 と３０％の酸素Ｏ2 からなる混合ガ
スを用いたＥＣＲ法ドライエッチングにより、開口底面
の絶縁膜４を約５０ｎｍにまで薄くすると同時にゲート
開口６の開口上部に傾斜を設ける。このとき開口底の横
寸法は０．５μｍと広がる。

【０１０２】次に、図８（ｂ）に示すように、酸素プラ
ズマでフォトレジスト膜５を灰化除去し、有機洗浄を行
った後、ＳＦ6 ガスを用いたＥＣＲ法ドライエッチング
で絶縁膜４を１００ｎｍエッチングし、ゲート開口６か
らコンタクト層３を露出させる。その後、有機洗浄と希
釈塩酸で半導体結晶表面を浄化する。

【０１０３】次に、図８（ｃ）に示すように、ＥＣＲ法
ドライエッチングでコンタクト層（ｎ形ＧａＡｓ層）３
をエッチングする。条件は、第１の実施の形態で説明し
た通り、ＢＣｌ3 に２５％のＳＦ6 を混合したガスを用
い圧力１ｍＴｏｒｒで行なう。下層のチャネル層２のＡ
ｌＧａＡｓが露出したところでフッ化アルミニウムＡｌ
Ｆx が表面を覆うためエッチングが停止する。有機洗浄
した後、希釈塩酸に数分漬けてフッ化された層を除去す
る。

【０１０４】次に、図８（ｄ）に示すように、側壁膜形
成用絶縁膜１３としてＳｉＯ2 を厚さ３００ｎｍに堆積
する。この成膜でコンタクト層の開口底部の横方向寸法
は０．１μｍとなる。開口底部の絶縁膜厚さは平面部よ
り薄くなっている。

【０１０５】次に、図８（ｅ）に示すように、ＣＦ4 ガ
スとＨ2 ガスとを用いたＲＩＥにより開口底部のＳｉＯ
2 膜を約１００ｎｍ残すまでエッチングする。酸素プラ
ズマと有機洗浄でポリマーや炭素等を浄化し、続いてＳ
Ｆ6 ガスを用いたＥＣＲ法ドライエッチングで絶縁膜４
を平面部で２００ｎｍエッチングしてゲート開口６ａか
らチャネル層２の表面を露出させる。開口底部のゲート
長としての横方向寸法は０．２μｍとなる。

【０１０６】次に、図８（ｆ）に示すように、第１の実
施の形態と同様に各電極を形成してＦＥＴの形成工程が
完了する。ゲート電極は側壁絶縁膜によりコンタクト領
域から自己整合的に分離され、細められる。また、ゲー
ト開口６ａの上部には横方向への後退と側壁により傾斜
が生じゲート金属の埋め込み性が改善されている。ゲー
ト開口６の形成された絶縁膜４をマスクとしたコンタク
ト層のエッチング工程〔図８（ｃ）〕で、反応生成物の
付着がないためエッチング不良が生じない。

【０１０７】得られたＦＥＴのしきい値電圧ＶT はＭＯ
ＣＶＤ成長バッチ間およびウェハ内を含めて−１．２０
±０．１５Ｖ（２σ）で、最大相互コングクタンスｇｍ
は平均で５３０ｍＳ／ｍｍであった。ＶT のウェハ面内
の標準偏差σは４０〜８０ｍＶであった。第７の実施の
形態の例に比べ均一性や再現性が僅かながら改善され、
ｇｍが向上している。側壁絶縁膜を用いた自己整合によ
りソース抵抗が低減された効果と考えられる。

【０１０８】なお、この実施の形態では、素子半導体層
の中間にエッチング停止層を設けることで、ドライエッ
チングによるリセス形成を行ったが、停止層を用いない
湿式エッチングじよることも可能である。

【０１０９】（第１０の実施の形態）前述の第９の実施
の形態で見られるように、異方性が弱い低損傷なドライ
エッチング条件での絶縁膜のエッチバックでは、開口が
横方向に広くなるという欠点がある。０．１μｍ近くの
微細なゲート電極を形成する場合、開口の広がりは最終
的なゲート長の精度を下げるため、途中の絶縁膜加工工
程の管理を高める必要が生じる。一方、前記第９の実施
の形態では素子半導体層のエッチング停止層を利用する
ため、絶縁膜に開口を形成する工程で露出した素子半導
体層の削れが許される。このため、本発明で従来技術の
欠点としてあげた良好なショットキー障壁が形成されな
いという欠点を解決する必要なく、微細電極の接続を解
決した方法を第９の実施の形態の改善として述べる。

【０１１０】図９（ａ）〜（ｄ）、図１０（ａ）〜
（ｃ）は本発明の第１０の実施の形態を説明するための
工程断面図である。

【０１１１】エピタキシャル成長基板およびＢ+ イオン
注入の素子分離は、第９の実施の形態と同じである。

【０１１２】図９（ａ）に示すように、素子分離の行わ
れたエピタキシャル成長基板上に、絶縁膜４として膜厚
４００ｎｍのシリコン酸化膜を堆積し、その上に開口幅
０．５０μｍの開口を有する厚さ約１μｍのフォトレジ
スト膜５を形成する。シリコン酸化膜４の厚さは、第９
の実施の形態では、７００ｎｍであったが、エッチバッ
クしない分だけここでは薄くされている。この後、ＣＦ
4 に流量割合２０％のＨ2 を混合したガスによるＲＩＥ
で、絶縁膜４を半分の１８０ｎｍ残すまでエッチングし
てゲート開口６を形成する。ゲート開口６の側面にポリ
マが付着するため、開口底部は０．４４μｍと細まる。

【０１１３】図９（ｂ）に示すように、ＣＦ4 に３０％
の酸素Ｏ2 を混合したガスで圧力１ｍＴｏｒｒによるＥ
ＣＲ法ドライエッチングにより、シリコン酸化膜を２７
０ｎｍエッチングする時間行い、絶縁膜４のゲート開口
６の底部にｎ形ＧａＡｓコンタクト層３を露出させる。
絶縁膜４の開口６での底部の寸法は０．５２μｍ、テー
パが付いた上部は０．９８μｍである。第９の実施の形
態でのエッチバックがなく、絶縁膜４の厚さが薄くなっ
て全体にエッチング量が少なくなった分だけ、開口底部
の横方向広がりが抑制され、初期のフォトれじすと膜幅
寸法とほぼ同じである。一方、エッチングガスに酸素を
含むため、露出したＧａＡｓ結晶面には炭素の体積はな
いが、極表面の数ｎｍが酸化される。

【０１１４】図９（ｃ）に示すように、残ったフォトレ
ジスト膜５を酸素プラズマで灰化除去し、有機洗浄と希
釈塩酸処理で浄化する。この酸素プラズマで酸化が進行
し、希釈塩酸処理で約１０ｎｍ近くのｎ形ＧａＡｓコン
タクト層３の結晶表面が削られる。しかし、このコンタ
クト層３の元の厚さは１００ｎｍで、まだ大半が残って
いる。

【０１１５】図９（ｄ）に示すように、ＢＣｌ3 に２５
％のＳＦ6 を混合したガスを用い圧力１ｍｔｏｒｒでＥ
ＣＲ法ドライエッチングを行い、コンタクト層３のｎ形
ＧａＡｓをエッチンググする。下層のチャネル層２のＡ
ｌＧａＡｓが露出したところでフッ化アルミニウムが生
じてエッチングが停止する。有機洗浄した後、希釈塩酸
処理でフッ化された層を除去する。この工程が前記第９
の実施の形態において図８（ｃ）に相当し、これ以後
は、第９の実施の形態と同じである。

【０１１６】次に、図１０（ａ）に示すように、側壁膜
形成用絶縁膜１３としてＳｉＯ2 を厚さ３００ｎｍ堆積
する。この成膜でコンタクト層３の開口内に新たに堆積
された開口底部の横方向寸法は０．１４μｍ、縦方向の
ＳｉＯ2 厚さは２２０ｎｍとなる。

【０１１７】図１０（ｂ）に示すように、ＣＦ4 に流量
割合２０％のＨ2 を混合したガスを用いたＲＩＥにより
平面部のＳｉＯ2 膜を１５０ｎｍエッチングすると開口
底部のＳｉＯ2 膜が約１００ｎｍ残る。酸素プラズマと
有機洗浄でポリマーや炭素等を除去して浄化し、続いて
ＳＦ6 ガスを用いたＥＣＲ法ドライエッチングで絶縁膜
４を平面部で２００ｎｍエッチングして新たなゲート開
口６ａからチャネル層２の表面を露出させる。開口底部
のゲート長としての横方向寸法は０．２２μｍとなる。

【０１１８】次に、図１０（ｃ）に示すように、第１の
実施の形態と同様に各電極を形成してＦＥＴの形成工程
が完了する。なお、ゲート金属をスパッタ蒸着する前処
理は有機洗浄と希釈塩酸処理である。

【０１１９】開口底部の横寸法は０．２２μｍでこの寸
法が縦に垂直に０．１６μｍ続き、開口が上部に向かっ
て緩やかに広がり最上部で約０．９μｍである。このテ
ーパ開口内にスパッタ蒸着されたＷＳｉ２００ｎｍとＡ
ｕ６００ｎｍのゲート金属は開口内に埋まる。微細ゲー
ト電極への接続は断線や括れることなく、良好に行われ
る。

【０１２０】第９及び第１０の実施の形態における製造
ロット間を含めたゲート長の精度（２σ）は±０．０２
６μｍと±０．０１４μｍであった。エッチバックを廃
し、初期の絶縁膜の厚さを薄くしたことで、開口底部の
横方向広がりが抑制され、ゲート長精度が高くなってい
る。

【０１２１】ゲート長を短くすると、ゲート容量が低減
し遮断周波数ｆT が向上するが、一方ゲー卜逆耐圧やド
レイン耐圧が低下し、素子信頼性も低下する。信頼性か
ら限界の最短ゲー卜長を設定すると、精度が悪い場合に
はその精度だけゲート長の設定中心を大きくする必要が
あり、高周波性能が低くなる。このためゲート長精度は
高いことが望まれる。なお、ゲート長０．２２μｍ、Ｖ
T 値が−１．１Ｖのこの素子における平均的な最大遮断
周波数ｆT は９０ＧＨｚ、ゲート逆耐圧は−７Ｖ、３端
子ドレイン耐圧は６Ｖであった。

【０１２２】絶縁膜開口の横方向への後退エッチング
は、第５の実施の形態で述べたように酸素を添加せずに
ガエッチングガス圧を高めて等方性を増しても可能であ
る。ただし平行平板型ＲＩＥでは結晶面を露出するた
め、第２の実施の形態で述べたように高周波電力を弱め
イオンシース電圧を下げ、損傷を少くする必要がある。
一方、第６の実施の形態で述べた塩素系ガスは化合物結
晶をエッチングするため、ここでの第１０の実施の形態
では利用できない。利用できるガスは化合物結晶をエッ
チングしないＣＦ4 ，ＳＦ6 ，ＮＦ3 等のフッ素系のみ
である。

【０１２３】（第１１の実施の形態）第１０の実施の形
態は１段リセスゲート構造で説明したが、第８の実施の
形態で述べたようにゲート電極を形成する前にチャネル
半導体層を掘り込み、２段リセス埋込ゲート構造にする
ことは可能である。図１１（ａ）〜（ｃ）は本発明の第
１１の実施の形態を説明するための工程断面図である。

【０１２４】用いるエピタキシャル基板は第８の実施の
形態と同じである。製造方法は第１０の実施の形態の図
９（ａ）〜（ｄ）および図１０（ｂ）まで同じで、この
図が図１０（ａ）に相当する。ＳＦ6 ガスを用いたＥＣ
Ｒ法ドライエッチングで絶縁膜４をエッチングして新た
なゲート開口６ａからチャネル層２のＡｌＧａＡｓ表面
を露出させて、この表面を有機洗浄と希釈塩酸処理で浄
化する。図１１（ｂ）に示すように、第８の実施の形態
で述べた湿式エッチングによりｎ形ＡｌＧａＡｓチャネ
ル層２を１０ｎｍ掘り込み第２リセス２７を設ける。図
１１（ｃ）に示すように、第１の実施の形態と同様に各
電極を形成してＦＥＴの形成工程が完了する。

【０１２５】本発明は第８の実施の形態と同様に、この
第２リセスを設ける前の汚染や結晶削れが少ないため、
第２リセスの深さを精度良く形成することが可能であ
る。また、ゲート長は第１０の実施の形態と同様に高い
精度が得られる。また、テーバ形成によりゲート開口が
上部に向かって緩やかに広がり、微細ゲート電極への接
続は断線や括れることなく良好におこなわれる。

【０１２６】以上の実施の形態では、比較例との効果を
比較するため、チャネル層が一様にドーピングされた導
電性半導体層で、かつバッファ層とのヘテロ接合界面に
高移動度の二次元電子ガスを有する単純なヘテロ接合型
電界効果トランジスタ（ＨＪＦＥＴ）について説明した
が、本発明はこれらの実施の形態に限定されるものでは
なく、他のタイプのＦＥＴやさらにはダイオードやホー
ル素子等の化合物半導体素子の製造工程における電極形
成工程に適用が可能なものである。また、低損傷のドラ
イエッチング法としてＥＣＲ法を用いる例について説明
したが、ＥＣＲ法に代え、ＩＣＰ法，ヘリコン法を用い
ても、同様の効果を得ることができる。

【０１２７】

【発明の効果】以上説明したように、本発明の化合物半
導体装置の製造方法は、フォトレジストマスクを用いて
薄く絶縁膜を残して絶縁膜に開口を開設し、フォトレジ
スト膜を除去した後、低損傷条件のエッチングを用いて
開口底面の絶縁膜を除去するものであるので、結晶表面
に半導体成分と炭素との反応生成物が形成されるのを防
止することができる。したがって、本発明によれば、反
応生成物が付着したことによる弊害、例えば良好なショ
ットキー障壁が形成されなくなる不都合を回避すること
が可能になる。そして、反応生成物の生成を防止するた
めにエッチングガスに酸素を添加したり酸素プラズマ処
理を追加したりする必要がなくなり、結晶表面の酸化に
よる膜減りや表面荒れを防止することができるので、Ｆ
ＥＴのしきい値電圧ＶT が浅くなりその均一性が損なわ
れるのを抑制することができ、製造歩留りを向上させる
ことができる。また、素子半導体層の開口内の表面を露
出させるドライエッチングで生じた反応生成物を湿式処
理で除去するので、結晶表面を清浄化できゲート電極金
属との接合性を良好にすることができる。

【０１２８】また、本発明の開口上部に傾斜を形成する
実施の形態によれば、蒸着した電極金属の埋め込み性を
改善して、電極の断線を防止し、また電極の抵抗増大を
抑制することができる。

【図面の簡単な説明】

【図１】本発明の第１乃至第７の実施の形態における初
期の製造工程段階での断面図である。

【図２】本発明の第１乃至第７の実施の形態における電
界効果トランジスタのレイアウト図（上面図）。図１，
図３〜図６は、この図のＡ−Ａ′線での断面図である。

【図３】本発明の第１の実施の形態を説明するための工
程断面図である。

【図４】本発明の第３の実施の形態を説明するための工
程断面図である。

【図５】本発明の第４の実施の形態を説明するための工
程断面図である。

【図６】本発明の第７の実施の形態を説明するための工
程断面図である。

【図７】本発明の第８の実施の形態を説明するための工
程断面図である。

【図８】本発明の第９の実施の形態を説明するための工
程断面図である。

【図９】本発明の第１０の実施の形態を説明するための
工程断面図である。

【図１０】本発明の第１０の実施の形態を説明するため
の工程断面図である。

【図１１】本発明の第１１の実施の形態を説明するため
の工程断面図である。

【図１２】従来例１の工程断面図である。

【図１３】従来例１の課題を説明するための断面図であ
る。

【図１４】従来例１の課題を説明するための断面図であ
る。

【図１５】従来例２の工程断面図である。

【図１６】従来例２の課題を説明するための断面図であ
る。

【図１７】従来例３の工程断面図である。

【図１８】従来例３の課題を説明するための断面図であ
る。

【図１９】従来例３の課題を説明するための断面図であ
る。

【図２０】従来例３の課題を説明するための断面図であ
る。

【符号の説明】

１半導体基板（ｉ形ＧａＡｓ）２チャネル層（ｎ形ＡｌＧａＡｓ）３コンタクト層（ｎ形ＧａＡｓ）４絶縁膜（ＳｉＯ2 ）５，１２フォトレジスト膜６，６ａゲート開口７ゲート電極８ソース電極９ドレイン電極１０ショットキー性金属（ＷＳｉx ）１１バッファ層（ｉ形ＧａＡｓ）１３側壁膜形成用絶縁膜（ＳｉＯ2 ）１４第１絶縁膜（ＳｉＯ2 ）１５第２絶縁膜（ＳｉＮx ）１６反応生成物１７層の削れ１８電極金属１９側壁絶縁膜２１素子分離領域２２コンタクト領域２３ゲート開口２４ゲート電極２５オーム性電極（ソース）２６オーム性電極（ドレイン）２７第２リセス

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F004 BA04 BA14 CA02 DA01 DA11 DA16 DA18 DA24 DA26 DA30 DB03 DB20 DB26 EA13 EA22 EA28 5F102 GB01 GC01 GD01 GJ05 GK05 GK08 GL04 GN05 GR04 GR10 GS01 GS04 GT02 GV07 HC01 HC10 HC11 HC16 HC18 HC19

Claims

【特許請求の範囲】

【請求項１】化合物半導体基板表面に素子半導体層を
形成する第１工程と、前記素子半導体層の上に絶縁膜を
形成する第２工程と、フォトレジストを塗布し、露光・
現像を行って前記素子半導体層の電極形成領域上に開口
を有するフォトレジスト膜を形成する第３工程と、前記
フォトレジスト膜をマスクにドライエッチング法により
前記絶縁膜を途中までエッチングして底部に前記絶縁膜
を残した開口を形成する第４工程と、前記フォトレジス
ト膜を除去する第５工程と、ドライエッチング法により
前記絶縁膜を全面エッチングして前記素子半導体層の前
記開口内の表面を露出させる第６工程と、前記開口内の
前記素子半導体層の表面に生じた反応物を湿式処理で除
去する第７工程と、前記絶縁膜に形成された前記開口を
介して前記素子半導体層と接触する電極を形成する第８
工程とを有することを特徴とする化合物半導体装置の製
造方法。
【請求項２】請求項１記載の化合物半導体装置の製造
方法において、前記第７工程における湿式処理は、アン
モニア、弗化アンモニウム又は硫化アンモニウムのアル
カリ水溶液を用いることを特徴とする化合物半導体装置
の製造方法。
【請求項３】請求項１記載の化合物半導体装置の製造
方法において、前記第７工程における湿式処理は、Ｇａ
Ａｓに対して燐酸又は塩酸の希釈液を用い、ＩｎＰに対
して燐酸又は硫酸の希釈液を用いることを特徴とする化
合物半導体装置の製造方法。
【請求項４】化合物半導体基板表面上に絶縁膜を形成
する第２工程と、前記絶縁膜上にフォトレジストを塗布
し露光・現像を行って開口を有するフォトレジスト膜を
形成する第３工程と、異方性の高い条件でドライエッチ
ングを行って前記絶縁膜の途中までに垂直な側壁面を有
する開口を形成する第１のエッチング段階と、垂直にド
ライエッチングすると同時に前記フォトレジスト膜を横
方向にドライエッチングして前記絶縁膜に形成される開
口の上部に傾斜を設ける第２のエッチング段階とから成
る第４工程を有することを特徴とする化合物半導体装置
の製造方法。
【請求項５】請求項４記載の化合物半導体装置の製造
方法において、前記第２のエッチング段階は、エッチン
グガスに酸素を添加すること、エッチング室のガス圧力
を高めること、塩素系ガスを用いること、及び塩素系ガ
スを含む混合ガスを用いることの中の何れかを用いて行
うことを特徴とする化合物半導体装置の製造方法。
【請求項６】請求項１記載の化合物半導体装置の製造
方法において、前記第４工程は、異方性の高い条件でド
ライエッチングを行って前記絶縁膜の途中までに垂直な
側壁面を有する開口を形成する第１のエッチング段階
と、垂直にドライエッチングすると同時に前記フォトレ
ジスト膜を横方向にドライエッチングして前記絶縁膜に
形成される開口の上部に傾斜を設ける第２のエッチング
段階とを有することを特徴とする化合物半導体装置の製
造方法。
【請求項７】請求項６記載の化合物半導体装置の製造
方法において、前記第２のエッチング段階は、エッチン
グガスに酸素を添加すること、エッチング室のガス圧力
を高めること、塩素系ガスを用いること、及び塩素系ガ
スを含む混合ガスを用いることの中の何れかを用いて行
うことを特徴とする化合物半導体装置の製造方法。
【請求項８】請求項１乃至３及び６乃至７の内のいず
れか一つに記載の化合物半導体装置の製造方法におい
て、前記第５工程と前記第６工程の間に、側壁膜形成用
絶縁膜を堆積し異方性エッチングを行って前記絶縁膜に
形成された開口の側面に側壁絶縁膜を形成する第９工程
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項９】請求項１乃至３及び６乃至８の内のいず
れか一つに記載の化合物半導体装置の製造方法におい
て、前記第６工程におけるドライエッチングが，ＥＣＲ
（Electron Cyclotron Resonance)法、ＩＣＰ (Induc
tive Coupled Plasma) 法，またはヘリコン(Helicon)
法を用いて行われることを特徴とする化合物半導体装置
の製造方法。
【請求項１０】請求項１乃至３及び６乃至８の内のい
ずれかに記載の化合物半導体装置の製造方法において、
前記第６工程におけるドライエッチングが、酸素を含ま
ないエッチングガスをを用いて行われることを特徴とす
る化合物半導体装置の製造方法。
【請求項１１】請求項１乃至３及び６乃至１０の内の
いずれか一つに記載の化合物半導体装置の製造方法にお
いて、前記第８工程において形成される電極がショット
キー接合電極であり、かつ、前記第１工程において形成
される素子半導体層が、チャネル層と、該チャネル層上
に設定されたショットキー接合電極形成領域を挟んで該
チャネル層上に形成された一対のコンタクト層とを含ん
でいることを特徴とする化合物半導体装置の製造方法。
【請求項１２】請求項１乃至３及び６乃至１１の内のい
ずれか一つに記載の化合物半導体装置の製造方法におい
て、前記第７工程と前記第８工程との間に、露出した前
記素子半導体層をエッチングで掘り込む第１０工程を更
に有すること特徴とする化合物半導体装置の製造方法。
【請求項１３】請求項１２記載の化合物半導体装置の製
造方法において、前記第１０工程におけるエッチングの
深さは、５０ｎｍ以下であることを特徴とする化合物半
導体装置の製造方法。