JP2002108313A

JP2002108313A - 半導体表示装置及び半導体表示装置の駆動方法

Info

Publication number: JP2002108313A
Application number: JP2001209869A
Authority: JP
Inventors: 正明 ▲ひろ▼木; Masaaki Hiroki; Eiji Sato; 英司佐藤; Shigeru Onotani; 茂小野谷; Noboru Inoue; 昇井上
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-14
Filing date: 2001-07-10
Publication date: 2002-04-10
Anticipated expiration: 2021-07-10
Also published as: JP5291851B2

Abstract

(57)【要約】【課題】観察者にチラツキや縦縞、横縞及び斜め縞が
視認されにくい、鮮明で高精細な画像の表示を行うこと
ができる半導体表示装置を提供する。【解決手段】半導体表示装置におけるフレーム変換部
が有するＲＡＭに外部から入力された映像信号を書き込
み、書き込まれた映像信号を順に２回ずつ読み出す。Ｒ
ＡＭに書き込んだ映像信号を１回読み出す期間が、ＲＡ
Ｍに映像信号を書き込む期間よりも短い。そして連続す
る２つの各フレーム期間において、各画素に入力される
表示信号の電位を対向電極の電位（対向電位）を基準と
して反転させ、連続する２つのフレーム期間において画
素部に同じ映像を表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶、ＥＬ（エレ
クトロルミネッセンス）等の表示媒体を用いた半導体表
示装置に好適な駆動方法及び、上記駆動方法を用いて表
示を行う半導体表示装置に関する。また前記半導体表示
装置を用いた電子機器に関する。

【０００２】

【従来の技術】近年、絶縁性基板上に半導体薄膜を用い
て形成された素子、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達している。その理由は、半
導体表示装置（代表的には、アクティブマトリクス型液
晶表示装置）の需要が高まってきたことによる。

【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数十〜数百万個もの画素にか
かる電荷を、トランジスタで構成された画素のスイッチ
ング素子（画素トランジスタ）により制御して、画像を
表示するものである。

【０００４】なお、本明細書中における画素とは、スイ
ッチング素子と、前記スイッチング素子に接続された画
素電極と、対向電極と、前記画素電極と対向電極の間に
設けられた受動素子（液晶、エレクトロルミネッセン
ス）とで主に構成されている。

【０００５】以下に図２６を用いて、アクティブマトリ
クス型液晶表示装置が有する液晶パネルの表示動作の代
表的な例を簡単に説明する。図２６（Ａ）は、液晶パネ
ルの上面図であり、図２６（Ｂ）は画素の配置を示した
図である。

【０００６】ソース信号線駆動回路７０１とソース信号
線Ｓ１〜Ｓ６とが接続されている。またゲート信号線駆
動回路７０２とゲート信号線Ｇ１〜Ｇ４とが接続されて
いる。そしてソース信号線Ｓ１〜Ｓ６とゲート信号線Ｇ
１〜Ｇ４とで囲まれている部分に画素７０３が複数設け
られている。画素７０３には画素ＴＦＴ７０４と画素電
極７０５とが設けられている。なおソース信号線とゲー
ト信号線の数はこの値に限定されない。

【０００７】ソース信号線駆動回路７０１にはパネルの
外部に設けられたＩＣ（図示せず）から映像信号が入力
されている。

【０００８】ソース信号線駆動回路７０１に入力された
映像信号はサンプリングされて、表示信号としてソース
信号線Ｓ１に入力される。またゲート信号線駆動回路７
０２からゲート信号線Ｇ１に入力される選択信号によっ
てゲート信号線Ｇ１が選択され、ゲート信号線Ｇ１にゲ
ート電極が接続された全ての画素ＴＦＴ７０４がオンの
状態になる。そしてソース信号線Ｓ１に入力された表示
信号が、画素ＴＦＴ７０４を介して画素（１、１）の画
素電極７０５に入力される。この入力された表示信号の
電位により液晶を駆動し、透過光量を制御して、画素
（１、１）に画像の一部（画素（１、１）に相当する画
像）が表示される。

【０００９】次に、画素（１、１）に画像が表示された
状態を保持容量（図示せず）等で保持したまま、次の瞬
間には、ソース信号線駆動回路７０１に入力された映像
信号がサンプリングされて、表示信号としてソース信号
線Ｓ２に入力される。なお保持容量とは、画素ＴＦＴ７
０４のゲート電極に入力された表示信号の電位を一定の
期間保持するための容量である。

【００１０】ゲート信号線Ｇ１は選択されたままであ
り、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差して
いる部分の画素（１、２）の画素ＴＦＴ７０４はオンの
状態である。そしてソース信号線Ｓ２に入力された表示
信号が、画素ＴＦＴ７０４を介して画素（１、２）の画
素電極７０５に入力される。この入力された表示信号の
電位により液晶を駆動し、透過光量を制御して、画素
（１、１）と同様に、画素（１、２）に画像の一部（画
素（１、２）に相当する画像）が表示される。

【００１１】このような表示動作を順次行い、ゲート信
号線Ｇ１に接続されている全ての画素（１、１）（１、
２）（１、３）（１、４）（１、５）（１、６）に画像
の一部を次々と表示する。この間、ゲート信号線Ｇ１に
入力されている選択信号によって、ゲート信号線Ｇ１は
選択され続けている。

【００１２】ゲート信号線Ｇ１に接続されている画素の
全てに表示信号が入力されると、ゲート信号線Ｇ１は選
択されなくなる。引き続いて、ゲート信号線Ｇ２に入力
される選択信号によって、ゲート信号線Ｇ２が選択され
る。そしてゲート信号線Ｇ２に接続されている全ての画
素（２、１）（２、２）（２、３）（２、４）（２、
５）（２、６）に画像の一部を次々と表示する。この
間、ゲート信号線Ｇ２は選択され続けている。

【００１３】上述した動作を全てのゲート信号線におい
て順次繰り返すことにより、画素部７０６に一つの画像
を表示する。この一つの画像が表示される期間を１フレ
ーム期間と呼ぶ。画素部７０６に一つの画像が表示され
る期間と、垂直帰線期間とを合わせて１フレーム期間と
しても良い。そして全ての画素は、再び各画素の画素Ｔ
ＦＴがオンの状態になるまで、画像が表示された状態を
保持容量（図示せず）等で保持している。

【００１４】

【発明が解決しようとする課題】通常スイッチング素子
としてＴＦＴ等を用いた液晶パネルでは、液晶の劣化を
防ぐために、各画素へ入力する信号の電位の極性を、対
向電極の電位（対向電位）を基準として反転（交流化駆
動）させる。交流化駆動の方法としては、フレーム反転
駆動、ソースライン反転駆動、ゲートライン反転駆動、
ドット反転駆動が挙げられる。以下に、各駆動方法につ
いて説明する。

【００１５】図２７（Ａ）にフレーム反転駆動において
各画素に入力される表示信号の極性のパターン（以下、
単に極性パターンと呼ぶ）を示す。なお、本明細書中の
極性パターンを示した図〔図２７、図６、図７、図８、
図９〕では、対向電位を基準として、画素に入力される
表示信号の電位が正である場合は「＋」で図示し、負で
ある場合は「−」で示している。また図２７に示した極
性パターンは、図２６（Ｂ）に示した画素の配置と対応
している。

【００１６】なお本明細書において、正の極性を有する
表示信号とは、対向電位よりも高い電位を有する表示信
号を意味する。また負の極性を有する表示信号とは、対
向電位よりも低い電位を有する表示信号を意味する。

【００１７】加えて走査方式には、１画面（１フレー
ム）において、奇数番目のゲート信号線と偶数番目のゲ
ート信号線とで２回（２フィールド）に分けて走査する
インターレス走査と、奇数番目と偶数番目のゲート信号
線を分け隔てなく順番に走査するノンインターレス走査
とがあるが、ここでは主にノンインターレス走査を用い
た例で説明する。

【００１８】フレーム反転駆動の特徴は、任意の１フレ
ーム期間内で、全ての画素に同一の極性の表示信号が入
力され（極性パターン）、そして次の１フレーム期間
では、全ての画素に入力される表示信号の極性を反転さ
せて表示を行っている（極性パターン）点である。即
ち、極性パターンのみに注目すると２種類の極性パター
ン（極性パターンと極性パターン）が、１フレーム
期間ごとに繰り返し表示される駆動方法である。なお本
明細書において、表示信号が画素に入力されるとは、表
示信号が画素ＴＦＴを介して画素電極に入力されること
を意味する。

【００１９】次にソースライン反転駆動について説明す
る。図２７（Ｂ）にソースライン反転駆動における画素
の極性パターンを示す。

【００２０】図２７（Ｂ）で示したように、ソースライ
ン反転駆動の特徴は、任意の１フレーム期間において、
同じソース信号線に接続されている全ての画素に同じ極
性の表示信号が入力されており、隣り合うソース信号線
に接続されている画素どうしで逆の極性の表示信号が入
力されていることである。なお本明細書において、ソー
ス信号線に接続されている画素とは、ソース信号線にそ
のソース領域又はドレイン領域が接続されている画素Ｔ
ＦＴを有する画素のことを示している。

【００２１】そして次の１フレーム期間において、各ソ
ース信号線には、直前のフレーム期間において入力され
た表示信号とは逆の極性を有する表示信号が入力され
る。よって、任意の１フレーム期間における極性パター
ンが極性パターンだったとすると、次の１フレーム期
間における極性パターンは極性パターンとなる。

【００２２】次に、ゲートライン反転駆動について説明
する。ゲートライン反転駆動における極性パターンを図
２７（Ｃ）に示す。

【００２３】図２７（Ｃ）で示したように、ゲートライ
ン反転駆動の特徴は、任意の１フレーム期間において、
同じゲート信号線に接続されている全ての画素に同じ極
性の表示信号が入力されており、隣り合うゲート信号線
に接続されている画素どうしで逆の極性の表示信号が入
力されていることである。なお本明細書において、ゲー
ト信号線に接続されている画素とは、ゲート信号線にそ
のゲート電極が接続されている画素ＴＦＴを有する画素
のことを示している。

【００２４】そして次の１フレーム期間において、各ゲ
ート信号線に接続された画素には、直前のフレーム期間
において入力された表示信号とは逆の極性を有する表示
信号が入力される。よって、任意の１フレーム期間にお
ける極性パターンが極性パターンだったとすると、次
の１フレーム期間における極性パターンは極性パターン
となる。

【００２５】即ち、上記ソースライン反転駆動と同様
に、２種類の極性パターン（極性パターンと極性パタ
ーン）が、１フレーム期間ごとに繰り返し表示される
駆動方法である。

【００２６】次にドット反転駆動について説明する。ド
ット反転駆動における極性パターンを図２７（Ｄ）に示
す。

【００２７】図２７（Ｄ）に示したように、ドット反転
駆動とは、画素に入力する表示信号の極性を隣接する全
ての画素どうしで反転させる方法である。そして任意の
１フレーム期間において、各画素に、直前の１フレーム
期間において入力された表示信号とは逆の極性を有する
表示信号が入力される。よって、任意の１フレーム期間
における極性パターンが極性パターンだったとする
と、次の１フレーム期間における極性パターンは極性パ
ターンとなる。つまり２種類の極性パターンが、１フ
レーム期間ごとに繰り返し表示される駆動方法である。

【００２８】上述した交流化駆動は、液晶の劣化を防ぐ
には有用な方法である。しかし上述した交流化駆動を用
いると、画面がちらついたり、縦縞、横縞または斜め縞
が視認されたりすることがあった。

【００２９】これは各画素において同じ階調表示を行お
うとしても、入力される表示信号の極性が正の時の表示
と負の時の表示とで、画面の明るさが微妙に異なってし
まうためだと考えられる。この現象について、以下、フ
レーム反転駆動を例にとって詳しく説明する。

【００３０】図２６に示したアクティブマトリクス型液
晶表示装置をフレーム反転駆動させたときのタイミング
チャートを図２８に示した。なお図２８は、アクティブ
マトリクス型液晶表示装置がノーマリーブラックなら白
表示、ノーマリーホワイトなら黒表示させた場合のタイ
ミングチャートである。１つのゲート信号線に選択信号
が入力されている期間を１ライン期間、全てのゲート信
号線に選択信号が入力されて１つの画像が表示されるま
での期間を１フレーム期間とする。

【００３１】ソース信号線Ｓ１に表示信号が、ゲート信
号線Ｇ１に選択信号がそれぞれ入力されると、ソース信
号線Ｓ１とゲート信号線Ｇ１との交差している部分に設
けられた画素（１、１）に、正の極性の表示信号が入力
される。そして画素（１、１）において、入力された表
示信号によって画素電極に与えられた電位は、理想的に
は保持容量等によって１フレーム期間中保持され続け
る。

【００３２】しかし実際には、１ライン期間が終了する
時、ゲート信号線Ｇ１の電位が画素ＴＦＴをオフさせる
電位にシフトすると、画素電極の電位もゲート信号線Ｇ
１の電位がシフトする方向にΔＶだけ引き込まれること
がある。この現象をフィールドスルーと呼び、またΔＶ
を突き抜け電圧と呼ぶ。

【００３３】突き抜け電圧ΔＶは以下に示す式で与えら
れる。

【００３４】

【式１】 ΔＶ＝Ｖ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓ）

【００３５】Ｖはゲート電極の電位の振幅、Ｃｇｄは画
素ＴＦＴのゲート電極とドレイン領域の間の容量、Ｃｌ
ｃは画素電極と対向電極の間の液晶の容量、Ｃｓは保持
容量の容量である。

【００３６】図２８に示すタイミングチャートにおい
て、画素（１，１）における実際の画素電極の電位を実
線で、フィールドスルーを考慮しない理想的な画素電極
の電位を点線で示す。第１フレーム期間において、正の
極性の表示信号が画素（１、１）に入力される。図２８
に示した第１フレーム期間の場合、第１ライン期間が終
了すると同時にゲート信号線の電位が負の方向に変化
し、そして画素（１，１）の画素電極の電位も、実際は
突き貫け電圧の分だけ負の方向に変化する。なお、図２
８では、第１フレーム期間における突き貫け電圧をΔＶ
１として示す。

【００３７】次に第２フレーム期間の第１ライン期間に
おいて、第１フレーム期間の第１ライン期間とは逆の極
性である負の極性の表示信号が、画素（１、１）に入力
される。そして第２フレーム期間における第１ライン期
間が終了する時、ゲート信号線Ｇ１の電位が負の方向に
変化する。そして同時に画素（１，１）の画素電極の電
位も、実際は突き貫け電圧の分だけ負の方向に変化す
る。なお、図２８では、第２フレーム期間における突き
貫け電圧をΔＶ２として示す。

【００３８】図２８において、第１フレーム期間の第１
ライン期間終了後における駆動電圧をＶ１、第２フレー
ム期間の第１ライン期間終了後における駆動電圧をＶ２
として示す。なお本明細書において駆動電圧とは、画素
電極の電位と対向電位との電位差を意味する。

【００３９】駆動電圧Ｖ１と駆動電圧Ｖ２は、ΔＶ１＋
ΔＶ２の電圧差を有することになる。このため第１フレ
ーム期間と第２フレーム期間とでは、画素（１，１）に
おける画面の明るさが異なる。

【００４０】そこで駆動電圧Ｖ１と駆動電圧Ｖ２の値が
同じになるように、対向電位の値を低くする方法も考え
られる。

【００４１】しかし、画素ＴＦＴのゲート電極とドレイ
ン領域の間の容量Ｃｇｄは、正の極性を有する表示信号
を画素に入力したときと、負の極性を有する表示信号を
画素に入力したときとでは、その値が異なる。さらに画
素電極と対向電極の間の液晶の容量Ｃｌｃも、画素に入
力される表示信号の電位によって変動する。そのため、
Ｃｇｄと、Ｃｌｃの値が各フレーム期間によって異なる
ために、突き貫け電圧ΔＶの値も各フレーム期間によっ
て異なる。よって、たとえ対向電位の値を変化させて
も、フレーム期間によって、画素（１，１）における駆
動電圧が異なってしまい、結果的に画面の明るさが異な
ってしまう。

【００４２】そしてこれは画素（１，１）に限らず全て
の画素において起こりうる現象で、画素に入力される表
示信号の極性によって、画素の明るさが異なりうる。

【００４３】よってフレーム反転駆動では、第１フレー
ム期間で表示された画像と第２フレーム期間で表示され
た画像の明るさが異なり、観察者にチラツキとして視認
されてしまう。特に、中間調表示において顕著にチラツ
キが確認された。

【００４４】ソースライン反転駆動、ゲートライン反転
駆動、ドット反転駆動の場合も同様に、正の極性の表示
信号が入力された画素と、負の極性の表示信号が入力さ
れた画素とでは、表示の明るさが異なる。

【００４５】そのため、ソースライン反転駆動では縦縞
が、ゲートライン反転駆動では横縞が画面に表示され
た。またドット反転駆動では、画面に表示される画像に
よって、縦縞、横縞または斜め縞が現れることがあっ
た。

【００４６】交流化駆動によって画面がちらついて見え
たり、縦縞、横縞または斜め縞が視認されたりするのを
防ぐためには、フレーム周波数を高くすることが有効だ
と考えられる。

【００４７】しかしフレーム周波数を高くするために
は、ＩＣに入力される映像信号の周波数を高くする必要
があった。映像信号の周波数を上げると、映像信号を生
成している電子機器のスペックを高くする必要があり、
コストが高くなってしまう。また映像信号を生成してい
る電子機器の駆動周波数が映像信号の周波数に対応しき
れなくなり、映像信号を生成している電子機器に負担が
かかり、動作が不可能か、または信頼性の上で難が出て
くる可能性があった。

【００４８】そこで本発明は上述したことに鑑み、観察
者にチラツキや縦縞、横縞及び斜め縞が視認されにく
く、鮮明で高精細な画像の表示ができる半導体表示装置
の駆動方法、及び該駆動方法を用いた半導体表示装置を
提供することを目的とする。

【００４９】

【課題を解決するための手段】本発明では、外部から半
導体表示装置に入力される映像信号の規定のフレーム周
波数を、該半導体表示装置が有するフレームレート変換
部において高くする。なお、本明細書においてフレーム
レート変換部（frame-rate conversion）とは、入力さ
れた信号の周波数を変えて出力する回路を意味する。そ
して連続する２つの各フレーム期間において、各画素に
入力される表示信号の電位を対向電極の電位（対向電
位）を基準として反転させ、連続する２つのフレーム期
間において画素部に同じ映像を表示する。

【００５０】上記構成によって、観察者にチラツキや縦
縞、横縞及び斜め縞が視認されにくい、鮮明で高精細な
画像の表示を行うことができる。

【００５１】また、本発明で特にフレーム反転を用いる
ことによって、隣接画素間にディスクリネーションと呼
ばれる現象縞が発生するのを抑え、表示画面全体の明る
さが低減されるのを防ぐことができる。ディスクリネー
ションとは、正の表示信号が入力された画素電極と負の
表示信号が入力された画素電極との間に電界が生じ、液
晶分子の配向が乱れる現象である。画素を高精細化する
と隣り合う画素の有する画素電極どうしの距離が短くな
ってくるため、画素電極間の電界が大きくなり、ディス
クリネーションによる見かけ上の開口率の低下が著しく
なる。そのため本発明で特にフレーム反転を用いること
は表示画面全体の明るさを低減させないという点で有効
である。

【００５２】本発明の半導体表示装置におけるフレーム
変換部は、１つまたは複数のＲＡＭを有している。そし
て外部から入力された映像信号を、該１つ、または複数
のＲＡＭのいずれか１つに書き込み、書き込まれた映像
信号を順に２回ずつ読み出してゆく。上記構成によっ
て、映像信号のＲＡＭへの書き込みと、ＲＡＭからの読
み出しとを同時に行うことができる。

【００５３】また本発明で重要なのは、ＲＡＭに書き込
んだ映像信号を１回読み出す期間が、ＲＡＭに映像信号
を書き込む期間よりも短いことである。上記構成によっ
て、ＲＡＭから読み出された後の映像信号の周波数を、
ＲＡＭに書き込まれる前の映像信号の周波数より高くす
ることができる。

【００５４】そしてさらに本発明で重要なのは、ＲＡＭ
から２回読み出された映像信号を用いて生成された２つ
の表示信号のうち、いずれか一方の表示信号の電位を、
対向電極の電位（対向電位）を基準として反転させ、極
性が反転している２つの表示信号を生成することであ
る。よって、連続する２つの各フレーム期間において、
各画素に入力される表示信号の電位は対向電極の電位
（対向電位）を基準として反転しているので、連続する
２つのフレーム期間において画素部に同じ映像が表示さ
れる。

【００５５】よって、ＩＣに入力される映像信号の周波
数を高くすることなくフレーム周波数を高くすることが
できるため、映像信号を生成している電子機器に負担を
かけることなく、観察者にチラツキや縦縞、横縞及び斜
め縞が視認されにくい、鮮明で高精細な画像の表示を行
うことができる。

【００５６】また、本発明で特にフレーム反転を用いる
ことによって、隣接画素間にディスクリネーションと呼
ばれる現象縞が発生するのを抑え、表示画面全体の明る
さが低減されるのを防ぐことができる。

【００５７】そして、各画素に入力される表示信号の電
位の時間的な平均が対向電位により近くなり、各フレー
ム期間において異なる表示信号を各画素に入力している
場合に比べて、液晶の劣化を防ぐのにより有効である。

【００５８】本発明は、フレーム反転駆動、ソースライ
ン反転駆動、ゲートライン反転駆動、ドット反転駆動等
のあらゆる交流化駆動に用いることができる。

【００５９】なお本発明では、複数のＲＡＭと、ソース
信号線駆動回路は、ＩＣ基板上に設けても、画素部が設
けられているアクティブマトリクス基板上に設けても良
い。またソース信号線駆動回路の一部をアクティブマト
リクス基板上に設け、残りをＩＣ基板上に設け、ＦＰＣ
等により接続していても良い。

【００６０】なお、本発明の半導体装置において、画素
に用いるトランジスタは単結晶シリコンを用いて形成さ
れたトランジスタであっても良いし、多結晶シリコンや
アモルファスシリコンを用いた薄膜トランジスタであっ
ても良い。また、有機半導体を用いたトランジスタであ
っても良い。

【００６１】以下に本発明の構成を示す。

【００６２】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、フレームレート変換部と
を有する半導体表示装置において、前記複数の画素ＴＦ
Ｔを介して前記複数の画素電極に表示信号が入力されて
おり、前記複数の画素電極に入力される全ての表示信号
は、各フレーム期間中、前記対向電極の電位を基準とし
て同じ極性を有しており、前記フレームレート変換部は
前記表示信号に同期して動作しており、隣接している任
意の２つのフレーム期間のうち、後に出現するフレーム
期間において前記複数の画素電極に入力される表示信号
は、先に出現するフレーム期間において前記複数の画素
電極に入力される表示信号の電位を前記対向電極の電位
を基準として反転させた信号であることを特徴とする半
導体表示装置が提供される。

【００６３】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、複数のソース信号線と、
フレームレート変換部とを有する半導体表示装置におい
て、前記複数のソース信号線に入力される表示信号は、
前記複数の画素ＴＦＴを介して前記複数の画素電極に入
力され、各フレーム期間中、前記複数のソース信号線の
隣り合うソース信号線には、前記対向電極の電位を基準
として互いに逆の極性を有する表示信号が入力されてお
り、かつ前記複数のソース信号線のそれぞれに入力され
る表示信号は、前記対向電極の電位を基準として常に同
じ極性を有しており、前記フレームレート変換部は前記
表示信号に同期して動作しており、隣接している任意の
２つのフレーム期間のうち、後に出現するフレーム期間
において前記複数の画素電極に入力される表示信号は、
先に出現するフレーム期間において前記複数の画素電極
に入力される表示信号の電位を前記対向電極の電位を基
準として反転させた信号であることを特徴とする半導体
表示装置が提供される。

【００６４】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、複数のソース信号線と、
フレームレート変換部とを有する半導体表示装置におい
て、前記複数のソース信号線に入力される表示信号は、
前記複数の画素ＴＦＴを介して前記複数の画素電極に入
力され、各ライン期間中、前記複数のソース信号線の全
てに入力される表示信号は、前記対向電極の電位を基準
として常に同じ極性を有しており、隣接しているライン
期間において、前記複数のソース信号線に入力される表
示信号の極性は、前記対向電極の電位を基準として互い
に反転しており、前記フレームレート変換部は前記表示
信号に同期して動作しており、隣接している任意の２つ
のフレーム期間のうち、後に出現するフレーム期間にお
いて前記複数の画素電極に入力される表示信号は、先に
出現するフレーム期間において前記複数の画素電極に入
力される表示信号の電位を前記対向電極の電位を基準と
して反転させた信号であることを特徴とする半導体表示
装置が提供される。

【００６５】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、複数のソース信号線と、
フレームレート変換部とを有する半導体表示装置におい
て、前記複数のソース信号線に入力される表示信号は、
前記複数の画素ＴＦＴを介して前記複数の画素電極に入
力され、各フレーム期間中、前記複数のソース信号線の
隣り合うソース信号線には、前記対向電極の電位を基準
として互いに逆の極性を有する表示信号が入力されてお
り、隣接しているライン期間において、前記複数のソー
ス信号線に入力される表示信号の極性は、前記対向電極
の電位を基準として互いに反転しており、前記フレーム
レート変換部は前記表示信号に同期して動作しており、
隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置が提供される。

【００６６】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、フレームレート変換部
とを有する半導体表示装置であって、前記複数の画素
は、画素ＴＦＴと、画素電極と、対向電極とをそれぞれ
有しており、前記フレームレート変換部は１つまたは複
数のＲＡＭを有しており、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つに映像信号が書き込ま
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つに書き込まれた映像信号は２回ずつ読み出さ
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つから２回ずつ読み出された映像信号は共にソー
ス信号線駆動回路に入力され、前記ソース信号線駆動回
路によって２つの表示信号が生成され、前期２つの表示
信号は互いに極性が反転しており、前記生成された２つ
の表示信号は前記画素ＴＦＴを介して前記画素電極に入
力され、前記１つのＲＡＭ、または前記複数のＲＡＭの
いずれか１つへの映像信号の書き込みと前記１つのＲＡ
Ｍ、または前記複数のＲＡＭのいずれか１つに映像信号
を書き込む期間は、前記書き込まれた映像信号が１回目
に読み出される期間及び２回目に読み出される期間より
も長いことを特徴とする半導体表示装置が提供される。

【００６７】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、フレームレート変換部
とを有する半導体表示装置であって、前記複数の画素
は、画素ＴＦＴと、画素電極と、対向電極とをそれぞれ
有しており、前記フレームレート変換部は１つまたは複
数のＲＡＭを有しており、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つに映像信号が書き込ま
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つに書き込まれた映像信号は２回ずつ読み出さ
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つから２回ずつ読み出された映像信号は、共にＤ
／Ａ変換回路においてアナログに変換されてからソース
信号線駆動回路に入力され、前記ソース信号線駆動回路
によって２つの表示信号が生成され、前期２つの表示信
号は互いに極性が反転しており、前記生成された２つの
表示信号は前記画素ＴＦＴを介して前記画素電極に入力
され、前記１つのＲＡＭ、または前記複数のＲＡＭのい
ずれか１つに映像信号を書き込む期間は、前記書き込ま
れた映像信号が１回目に読み出される期間及び２回目に
読み出される期間よりも長いことを特徴とする半導体表
示装置が提供される。

【００６８】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、フレームレート変換部
とを有する半導体表示装置であって、前記複数の画素
は、画素ＴＦＴと、画素電極と、対向電極とをそれぞれ
有しており、前記フレームレート変換部は１つまたは複
数のＲＡＭを有しており、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つに映像信号が書き込ま
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つに書き込まれた映像信号は２回ずつ読み出さ
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つから２回ずつ読み出された映像信号は共にソー
ス信号線駆動回路に入力され、前記ソース信号線駆動回
路によって２つの表示信号が生成され、前期２つの表示
信号は互いに極性が反転しており、前記生成された２つ
の表示信号は前記画素ＴＦＴを介して前記画素電極に入
力され、前記画素電極に入力される全ての表示信号は、
各フレーム期間中、前記対向電極の電位を基準として同
じ極性を有しており、前記１つのＲＡＭ、または前記複
数のＲＡＭのいずれか１つに映像信号を書き込む期間
は、前記書き込まれた映像信号が１回目に読み出される
期間及び２回目に読み出される期間よりも長いことを特
徴とする半導体表示装置が提供される。

【００６９】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、フレームレート変換部
とを有する半導体表示装置であって、前記複数の画素
は、画素ＴＦＴと、画素電極と、対向電極とをそれぞれ
有しており、前記フレームレート変換部は１つまたは複
数のＲＡＭを有しており、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つに映像信号が書き込ま
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つに書き込まれた映像信号は２回ずつ読み出さ
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つから２回ずつ読み出された映像信号は共にＤ／
Ａ変換回路においてアナログに変換されてからソース信
号線駆動回路に入力され、前記ソース信号線駆動回路に
よって２つの表示信号が生成され、前期２つの表示信号
は互いに極性が反転しており、前記生成された２つの表
示信号は前記画素ＴＦＴを介して前記画素電極に入力さ
れ、前記画素電極に入力される全ての表示信号は、各フ
レーム期間中、前記対向電極の電位を基準として同じ極
性を有しており、前記１つのＲＡＭ、または前記複数の
ＲＡＭのいずれか１つに映像信号を書き込む期間は、前
記書き込まれた映像信号が１回目に読み出される期間及
び２回目に読み出される期間よりも長いことを特徴とす
る半導体表示装置が提供される。

【００７０】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、複数のソース信号線
と、フレームレート変換部とを有する半導体表示装置で
あって、前記複数の画素は、画素ＴＦＴと、画素電極
と、対向電極とをそれぞれ有しており、前記フレームレ
ート変換部は１つまたは複数のＲＡＭを有しており、前
記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１
つに映像信号が書き込まれ、前記１つのＲＡＭ、または
前記複数のＲＡＭのいずれか１つに書き込まれた映像信
号は２回ずつ読み出され、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つから２回ずつ読み出され
た映像信号は共にソース信号線駆動回路に入力され、前
記ソース信号線駆動回路によって２つの表示信号が生成
され、前期２つの表示信号は互いに極性が反転してお
り、前記生成された２つの表示信号は前記複数のソース
信号線及び前記画素ＴＦＴを介して前記画素電極に入力
され、各フレーム期間中、前記複数のソース信号線の隣
り合うソース信号線には、前記対向電極の電位を基準と
して互いに逆の極性を有する表示信号が入力されてお
り、かつ前記複数のソース信号線のそれぞれに入力され
る表示信号は、前記対向電極の電位を基準として常に同
じ極性を有しており、前記１つのＲＡＭ、または前記複
数のＲＡＭのいずれか１つに映像信号を書き込む期間
は、前記書き込まれた映像信号が１回目に読み出される
期間及び２回目に読み出される期間よりも長いことを特
徴とする半導体表示装置が提供される。

【００７１】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、複数のソース信号線
と、フレームレート変換部とを有する半導体表示装置で
あって、前記複数の画素は、画素ＴＦＴと、画素電極
と、対向電極とをそれぞれ有しており、前記フレームレ
ート変換部は１つまたは複数のＲＡＭを有しており、前
記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１
つに映像信号が書き込まれ、前記１つのＲＡＭ、または
前記複数のＲＡＭのいずれか１つに書き込まれた映像信
号は２回ずつ読み出され、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つから２回ずつ読み出され
た映像信号は、共にＤ／Ａ変換回路においてアナログに
変換されてからソース信号線駆動回路に入力され、前記
ソース信号線駆動回路によって２つの表示信号が生成さ
れ、前期２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記複数のソース信号
線及び前記画素ＴＦＴを介して前記画素電極に入力さ
れ、各フレーム期間中、前記複数のソース信号線の隣り
合うソース信号線には、前記対向電極の電位を基準とし
て互いに逆の極性を有する表示信号が入力されており、
かつ前記複数のソース信号線のそれぞれに入力される表
示信号は、前記対向電極の電位を基準として常に同じ極
性を有しており、前記１つのＲＡＭ、または前記複数の
ＲＡＭのいずれか１つに映像信号を書き込む期間は、前
記書き込まれた映像信号が１回目に読み出される期間及
び２回目に読み出される期間よりも長いことを特徴とす
る半導体表示装置が提供される。

【００７２】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、複数のソース信号線
と、フレームレート変換部とを有する半導体表示装置で
あって、前記複数の画素は、画素ＴＦＴと、画素電極
と、対向電極とをそれぞれ有しており、前記フレームレ
ート変換部は１つまたは複数のＲＡＭを有しており、前
記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１
つに映像信号が書き込まれ、前記１つのＲＡＭ、または
前記複数のＲＡＭのいずれか１つに書き込まれた映像信
号は２回ずつ読み出され、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つから２回ずつ読み出され
た映像信号は共にソース信号線駆動回路に入力され、前
記ソース信号線駆動回路によって２つの表示信号が生成
され、前期２つの表示信号は互いに極性が反転してお
り、前記生成された２つの表示信号は前記画素ＴＦＴを
介して前記画素電極に入力され、各ライン期間中、前記
複数のソース信号線の全てに入力される表示信号は、前
記対向電極の電位を基準として常に同じ極性を有してお
り、隣接しているライン期間において、前記複数のソー
ス信号線に入力される表示信号の極性は、前記対向電極
の電位を基準として互いに反転しており、前記１つのＲ
ＡＭ、または前記複数のＲＡＭのいずれか１つに映像信
号を書き込む期間は、前記書き込まれた映像信号が１回
目に読み出される期間及び２回目に読み出される期間よ
りも長いことを特徴とする半導体表示装置が提供され
る。

【００７３】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、フレームレート変換部
とを有する半導体表示装置であって、前記複数の画素
は、画素ＴＦＴと、画素電極と、対向電極とをそれぞれ
有しており、前記フレームレート変換部は１つまたは複
数のＲＡＭを有しており、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つに映像信号が書き込ま
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つに書き込まれた映像信号は２回ずつ読み出さ
れ、前記１つのＲＡＭ、または前記複数のＲＡＭのいず
れか１つから２回ずつ読み出された映像信号は、共にＤ
／Ａ変換回路においてアナログに変換されてからソース
信号線駆動回路に入力され、前記ソース信号線駆動回路
によって２つの表示信号が生成され、前期２つの表示信
号は互いに極性が反転しており、前記生成された２つの
表示信号は前記画素ＴＦＴを介して前記画素電極に入力
され、各ライン期間中、前記複数のソース信号線の全て
に入力される表示信号は、前記対向電極の電位を基準と
して常に同じ極性を有しており、隣接しているライン期
間において、前記複数のソース信号線に入力される表示
信号の極性は、前記対向電極の電位を基準として互いに
反転しており、前記１つのＲＡＭ、または前記複数のＲ
ＡＭのいずれか１つに映像信号を書き込む期間は、前記
書き込まれた映像信号が１回目に読み出される期間及び
２回目に読み出される期間よりも長いことを特徴とする
半導体表示装置が提供される。

【００７４】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、複数のソース信号線
と、フレームレート変換部とを有する半導体表示装置で
あって、前記複数の画素は、画素ＴＦＴと、画素電極
と、対向電極とをそれぞれ有しており、前記フレームレ
ート変換部は１つまたは複数のＲＡＭを有しており、前
記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１
つに映像信号が書き込まれ、前記１つのＲＡＭ、または
前記複数のＲＡＭのいずれか１つに書き込まれた映像信
号は２回ずつ読み出され、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つから２回ずつ読み出され
た映像信号は共にソース信号線駆動回路に入力され、前
記ソース信号線駆動回路によって２つの表示信号が生成
され、前期２つの表示信号は互いに極性が反転してお
り、前記生成された２つの表示信号は前記画素ＴＦＴを
介して前記画素電極に入力され、各フレーム期間中、前
記複数のソース信号線の隣り合うソース信号線には、前
記対向電極の電位を基準として互いに逆の極性を有する
表示信号が入力されており、隣接しているライン期間に
おいて、前記複数のソース信号線に入力される表示信号
の極性は、前記対向電極の電位を基準として互いに反転
しており、前記１つのＲＡＭ、または前記複数のＲＡＭ
のいずれか１つに映像信号を書き込む期間は、前記書き
込まれた映像信号が１回目に読み出される期間及び２回
目に読み出される期間よりも長いことを特徴とする半導
体表示装置が提供される。

【００７５】本発明によって、複数の画素を有する画素
部と、ソース信号線駆動回路と、複数のソース信号線
と、フレームレート変換部とを有する半導体表示装置で
あって、前記複数の画素は、画素ＴＦＴと、画素電極
と、対向電極とをそれぞれ有しており、前記フレームレ
ート変換部は１つまたは複数のＲＡＭを有しており、前
記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１
つに映像信号が書き込まれ、前記１つのＲＡＭ、または
前記複数のＲＡＭのいずれか１つに書き込まれた映像信
号は２回ずつ読み出され、前記１つのＲＡＭ、または前
記複数のＲＡＭのいずれか１つから２回ずつ読み出され
た映像信号は、共にＤ／Ａ変換回路においてアナログに
変換されてからソース信号線駆動回路に入力され、前記
ソース信号線駆動回路によって２つの表示信号が生成さ
れ、前期２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記画素ＴＦＴを介し
て前記画素電極に入力され、各フレーム期間中、前記複
数のソース信号線の隣り合うソース信号線には、前記対
向電極の電位を基準として互いに逆の極性を有する表示
信号が入力されており、隣接しているライン期間におい
て、前記複数のソース信号線に入力される表示信号の極
性は、前記対向電極の電位を基準として互いに反転して
おり、前記１つのＲＡＭ、または前記複数のＲＡＭのい
ずれか１つに映像信号を書き込む期間は、前記書き込ま
れた映像信号が１回目に読み出される期間及び２回目に
読み出される期間よりも長いことを特徴とする半導体表
示装置が提供される。

【００７６】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、フレームレート変換部と
を有する半導体表示装置の駆動方法において、前記複数
の画素ＴＦＴを介して前記複数の画素電極に表示信号が
入力されており、前記フレームレート変換部は前記表示
信号に同期して動作しており、隣接している任意の２つ
のフレーム期間のうち、後に出現するフレーム期間にお
いて前記複数の画素電極に入力される表示信号は、先に
出現するフレーム期間において前記複数の画素電極に入
力される表示信号の極性を前記対向電極の電位を基準と
して反転させた信号であることを特徴とする半導体表示
装置の駆動方法が提供される。

【００７７】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、フレームレート変換部と
を有する半導体表示装置の駆動方法において、前記複数
の画素ＴＦＴを介して前記複数の画素電極に表示信号が
入力されており、前記複数の画素電極に入力される全て
の表示信号は、各フレーム期間中、前記対向電極の電位
を基準として同じ極性を有しており、前記フレームレー
ト変換部は前記表示信号に同期して動作しており、隣接
している任意の２つのフレーム期間のうち、後に出現す
るフレーム期間において前記複数の画素電極に入力され
る表示信号は、先に出現するフレーム期間において前記
複数の画素電極に入力される表示信号の電位を前記対向
電極の電位を基準として反転させた信号であることを特
徴とする半導体表示装置の駆動方法が提供される。

【００７８】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、複数のソース信号線と、
フレームレート変換部とを有する半導体表示装置の駆動
方法において、前記複数のソース信号線に入力される表
示信号は、前記複数の画素ＴＦＴを介して前記複数の画
素電極に入力され、各フレーム期間中、前記複数のソー
ス信号線の隣り合うソース信号線には、前記対向電極の
電位を基準として互いに逆の極性を有する表示信号が入
力されており、かつ前記複数のソース信号線のそれぞれ
に入力される表示信号は、前記対向電極の電位を基準と
して常に同じ極性を有しており、前記フレームレート変
換部は前記表示信号に同期して動作しており、隣接して
いる任意の２つのフレーム期間のうち、後に出現するフ
レーム期間において前記複数の画素電極に入力される表
示信号は、先に出現するフレーム期間において前記複数
の画素電極に入力される表示信号の電位を前記対向電極
の電位を基準として反転させた信号であることを特徴と
する半導体表示装置の駆動方法が提供される。

【００７９】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、複数のソース信号線と、
フレームレート変換部とを有する半導体表示装置の駆動
方法において、前記複数のソース信号線に入力される表
示信号は、前記複数の画素ＴＦＴを介して前記複数の画
素電極に入力され、各ライン期間中、前記複数のソース
信号線の全てに入力される表示信号は、前記対向電極の
電位を基準として常に同じ極性を有しており、隣接して
いるライン期間において、前記複数のソース信号線に入
力される表示信号の極性は、前記対向電極の電位を基準
として互いに反転しており、前記フレームレート変換部
は前記表示信号に同期して動作しており、隣接している
任意の２つのフレーム期間のうち、後に出現するフレー
ム期間において前記複数の画素電極に入力される表示信
号は、先に出現するフレーム期間において前記複数の画
素電極に入力される表示信号の電位を前記対向電極の電
位を基準として反転させた信号であることを特徴とする
半導体表示装置の駆動方法が提供される。

【００８０】本発明によって、複数の画素ＴＦＴと、複
数の画素電極と、対向電極と、複数のソース信号線と、
フレームレート変換部とを有する半導体表示装置の駆動
方法において、前記複数のソース信号線に入力される表
示信号は、前記複数の画素ＴＦＴを介して前記複数の画
素電極に入力され、各フレーム期間中、前記複数のソー
ス信号線の隣り合うソース信号線には、前記対向電極の
電位を基準として互いに逆の極性を有する表示信号が入
力されており、隣接しているライン期間において、前記
複数のソース信号線に入力される表示信号の極性は、前
記対向電極の電位を基準として互いに反転しており、前
記フレームレート変換部は前記表示信号に同期して動作
しており、隣接している任意の２つのフレーム期間のう
ち、後に出現するフレーム期間において前記複数の画素
電極に入力される表示信号は、先に出現するフレーム期
間において前記複数の画素電極に入力される表示信号の
電位を前記対向電極の電位を基準として反転させた信号
であることを特徴とする半導体表示装置の駆動方法が提
供される。

【００８１】本発明は、前記ＲＡＭがＳＤＲＡＭである
ことを特徴としていても良い。

【００８２】本発明は、前記半導体表示装置を用いたコ
ンピュータ、ビデオカメラ及びＤＶＤプレーヤーを含
む。

【００８３】

【発明の実施の形態】以下に、本発明の半導体表示装置
が有するフレームレート変換部について、図１を用いて
説明する。なお本実施の形態ではＲＡＭとしてＳＤＲＡ
Ｍ（Synchronous Dynamic Random Access Memory）
を用いる構成を示す。しかし本発明はＲＡＭに限定され
ず、高速のデータの書き込みや読み出しが可能であるな
らば、その他のＤＲＡＭ（Dynamic Random Access M
emory）や、ＳＲＡＭ（StaticRandom Access Memor
y）も用いることが可能である。

【００８４】フレームレート変換部１００は、制御部１
０１、フレーム周波数変換部１０２、アドレスジェネレ
ータ部１０６を有している。またフレーム周波数変換部
１０２は、第１のＳＤＲＡＭ（ＳＤＲＡＭ１）１０３、
第２のＳＤＲＡＭ（ＳＤＲＡＭ２）１０４、データフォ
ーマット部１０５を有している。また１０７はＤ／Ａ変
換回路であり、フレームレート変換部１００から出力さ
れる映像信号を、デジタルからアナログに変換する。

【００８５】なお本実施の形態ではフレーム周波数変換
部１０２がＳＤＲＡＭを２つ（第１のＳＤＲＡＭ１０
３、第２のＳＤＲＡＭ１０４）を有しているが、ＳＤＲ
ＡＭの数は２つに限定されず、いくつでも良い。本実施
の形態では説明を簡便にするためにＳＤＲＡＭの数が２
つの場合について説明する。

【００８６】Ｈｓｙｎｃ信号と、Ｖｓｙｎｃ信号と、Ｃ
ＬＫ信号が制御部１０１に入力される。Ｈｓｙｎｃ信号
と、Ｖｓｙｎｃ信号と、ＣＬＫ信号によって制御部１０
１から、アドレスジェネレータ部の駆動を制御するアド
レスジェネレータ制御信号（address generator contro
ll signal）と、第１のＳＤＲＡＭ１０３と第２のＳＤ
ＲＡＭ１０４の駆動を制御するＳＤＲＡＭ制御信号（RA
M CLK1, RAM CLK2）が出力される。

【００８７】アドレスジェネレータ部１０６は、制御部
１０１から入力されたアドレスジェネレータ制御信号に
よって駆動し、第１のＳＤＲＡＭ１０３と第２のＳＤＲ
ＡＭ１０４のメモリアドレスの番地を指定するカウンタ
値を決定する。例えばカウンタ値が０だと第１のＳＤＲ
ＡＭ１０３と第２のＳＤＲＡＭ１０４のメモリアドレス
の０番地が指定され、カウンタ値が１だと１番地が、カ
ウンタ値が２だと２番地が、カウンタ値がｑだとｑ番地
がそれぞれ指定される。

【００８８】カウンタ値の情報は第１カウンタ信号（ad
dress count signal 1）、第２カウンタ信号（address
count signal 2）として、アドレスジェネレータ部１０
６から第１のＳＤＲＡＭ１０３と第２のＳＤＲＡＭ１０
４にそれぞれ入力される。なお、第１カウンタ信号が有
するカウンタ値を第１カウンタ値、第２カウンタ信号が
有するカウンタ値を第２カウンタ値と呼ぶ。

【００８９】データフォーマット部１０５には、外部か
らデジタルの映像信号（Video Signal）が入力される。
またデータフォーマット部１０５は交流電源（AC Con
t）に接続されている。

【００９０】データフォーマット部１０５に入力された
デジタルの映像信号は、第１または第２のＳＤＲＡＭ１
０３、１０４の、第１または第２カウンタ信号によって
指定された番地に順に書き込まれる。デジタルの映像信
号は、複数のＳＤＲＡＭに同時に書き込まれるのではな
く、常に１つのＳＤＲＡＭだけに書き込まれる。

【００９１】データフォーマット部１０５において入力
されたデジタルの映像信号のビット数を増加させてか
ら、第１のＳＤＲＡＭ１０３または第２のＳＤＲＡＭ１
０４に書き込むようにしても良い。

【００９２】次に書き込まれた映像信号は、第１または
第２のＳＤＲＡＭ１０３、１０４の第１または第２カウ
ンタ信号によって指定された番地から順に読み出され
る。デジタルの映像信号は、複数のＳＤＲＡＭから同時
に読み出されるのではなく、常に１つのＳＤＲＡＭだけ
から読み出される。

【００９３】なお映像信号の読み出しは２回行われる。
そして１つのＳＤＲＡＭへの映像信号の書き込みと、他
の１つのＳＤＲＡＭからの映像信号の読み出しは並行し
て行われる。

【００９４】図２を用いて、図１におけるフレーム周波
数変換部１０２の動作を具体的に説明する。図２（Ａ）
において、第１のＳＤＲＡＭ１０３に映像信号が書き込
まれており、同時に第２のＳＤＲＡＭ１０４に書き込ま
れた映像信号が２回読み出されている。図２（Ｂ）にお
いて、第１のＳＤＲＡＭ１０３に書き込まれた映像信号
が２回読み出されており、同時に第２のＳＤＲＡＭ１０
４に映像信号が書き込まれている。

【００９５】なお、本実施の形態では、１画像分に相当
する映像信号しか書き込むことができないＳＤＲＡＭを
用いた例について示しているが、本発明はこれに限定さ
れない。１画像分以上に相当する映像信号を書き込むこ
とが可能なＲＡＭを用いるに構成にしても良い。２画像
分以上に相当する映像信号を書き込むことが可能なＲＡ
Ｍを用いれば、本発明において用いるＲＡＭは１つでも
良い。逆に１画像分以下に相当する映像信号しか書き込
むことができないＲＡＭを用いる場合、複数のＲＡＭを
用いることで１画像分に相当する映像信号を書き込むよ
うにしても良い。

【００９６】図３に、第１のＳＤＲＡＭ１０３と第２の
ＳＤＲＡＭ１０４における、映像信号の書き込みと読み
出しのタイミングを示す。書き込み期間ｐにおいて第１
のＳＤＲＡＭ１０３に映像信号が書き込まれる。そして
書き込み期間ｐにおいて第１のＳＤＲＡＭ１０３に書き
込まれた映像信号が、次に出現する第１読み出し期間ｐ
と第２読み出し期間ｐにおいて２回読み出される。

【００９７】また書き込み期間（ｐ−１）において第２
のＳＤＲＡＭ１０４に映像信号が書き込まれる。そして
書き込み期間（ｐ−１）において第２のＳＤＲＡＭ１０
４に書き込まれた映像信号は、次に出現する第１読み出
し期間（ｐ−１）と第２読み出し期間（ｐ−１）におい
て２回読み出される。

【００９８】そして書き込み期間ｐと、第１及び第２読
み出し期間（ｐ−１）は同時に出現している。つまり、
第１のＳＤＲＡＭ１０３に映像信号が書き込まれるのと
並行して、第２のＳＤＲＡＭ１０４から映像信号が２回
読み出されている。

【００９９】また書き込み期間（ｐ＋１）と、第１及び
第２読み出し期間ｐは同時に出現している。つまり、第
２のＳＤＲＡＭ１０４に映像信号が書き込まれるのと並
行して、第１のＳＤＲＡＭ１０３から映像信号が２回読
み出されている。

【０１００】第１及び第２読み出し期間ｐが終了する
と、書き込み期間（ｐ＋２）が出現し、再び第１のＳＤ
ＲＡＭ１０３に映像信号が書き込まれる。それと並行し
て、第１及び第２読み出し期間（ｐ＋１）が出現し、第
２のＳＤＲＡＭ１０４から映像信号が２回読み出され
る。

【０１０１】読み出された映像信号はデータフォーマッ
ト部１０５に入力される。そしてデータフォーマット部
１０５において、２回読み出された映像信号のうちどち
らか一方の映像信号が、アナログに変換された際に液晶
の対向電極の電位を基準として極性が反転するように、
データ処理される。そして、データ処理された映像信号
とデータ処理されなかった映像信号との２つの映像信号
が、データフォーマット部１０５から処理済の映像信号
（Processed video signal）として出力される。

【０１０２】データフォーマット部１０５から出力され
た２つの映像信号は、Ｄ／Ａ変換回路１０７に入力さ
れ、アナログに変換される。なお、Ｄ／Ａ変換回路１０
７には高低２つの電源電圧がコンスタントに与えられて
おり、Ｄ／Ａ変換回路１０７から、対向電極の電位を基
準として極性の反転した２つのアナログの映像信号が出
力される。アナログに変換された２つの映像信号は、順
にソース信号線駆動回路に入力される。

【０１０３】なお、データフォーマット部１０５におい
て、映像信号をシリアル−パラレル変換して、分割駆動
の分割数分だけ分割してから、Ｄ／Ａ変換回路１０７に
入力しても良い。

【０１０４】分割駆動とは、画像表示スピードを遅くす
ることなくソース信号線駆動回路の駆動周波数を抑える
ための駆動方法である。具体的には、ソース信号線をｍ
個のグループに分割し、１ライン期間中に、同時にｍ本
のソース信号線に表示信号を入力する駆動方法である。

【０１０５】図４に、本発明の駆動方法が用いられるア
クティブマトリクス型液晶表示装置の画素部の構成を示
す。図４（Ａ）は、画素部の回路図であり、図４（Ｂ）
は画素の配置を示した図である。

【０１０６】１１０は画素部を示している。ソース信号
線駆動回路に接続されたソース信号線Ｓ１〜Ｓｘと、ゲ
ート信号線駆動回路に接続されたゲート信号線Ｇ１〜Ｇ
ｙとが画素部１１０に設けられている。そして画素部１
１０において、ソース信号線Ｓ１〜Ｓｘとゲート信号線
Ｇ１〜Ｇｙとで囲まれている部分に画素１１１が設けら
れている。そして画素１１１には画素ＴＦＴ１１２と画
素電極１１３とが設けられている。

【０１０７】ゲート信号線駆動回路からゲート信号線Ｇ
１〜Ｇｙに選択信号が入力され、前記選択信号によって
前記画素ＴＦＴ１１２のスイッチングが制御されてい
る。なお本明細書においてＴＦＴのスイッチングを制御
するというのは、ＴＦＴをオンの状態にするかオフの状
態にするかを選択することを意味する。

【０１０８】ゲート信号線駆動回路からゲート信号線Ｇ
１に入力される選択信号によってゲート信号線Ｇ１が選
択され、ゲート信号線Ｇ１とソース信号線Ｓ１とが交差
している部分の画素（１、１）、（１、２）、…、
（１、ｘ）の画素ＴＦＴ１１２をオンの状態にする。

【０１０９】ソース信号線駆動回路に入力された極性の
反転した２つのアナログの映像信号は、ソース信号線駆
動回路内のシフトレジスタ等からのサンプリング信号に
従って順にサンプリングされ、それぞれ表示信号として
ソース信号線Ｓ１〜Ｓｘに入力される。

【０１１０】そしてソース信号線Ｓ１〜Ｓｘに入力され
た表示信号が、画素ＴＦＴ１１２を介して画素（１、
１）、（１、２）、…、（１、ｘ）の画素電極１１３に
入力される。この入力された表示信号の電位により液晶
を駆動し、透過光量を制御して、画素（１、１）、
（１、２）、…、（１、ｘ）に画像の一部（画素（１、
１）、（１、２）、…、（１、ｘ）に相当する画像）が
表示される。

【０１１１】ゲート信号線Ｇ１に接続されている画素の
全てに表示信号が入力されると、ゲート信号線Ｇ１は選
択されなくなる。引き続いて、画素（１、１）、（１、
２）、…、（１、ｘ）に画像が表示された状態を保持容
量（図示せず）等で保持したまま、ゲート信号線Ｇ２に
入力される選択信号によって、ゲート信号線Ｇ２が選択
される。なお保持容量とは、画素ＴＦＴ１１２のゲート
電極に入力された表示信号の電位を一定の期間保持する
ための容量である。そしてゲート信号線Ｇ２に接続され
ている全ての画素（２、１）（２、２）、…、（２、
ｘ）に、同様に画像の一部を次々と表示する。この間、
ゲート信号線Ｇ２は選択され続けている。

【０１１２】上述した動作を全てのゲート信号線におい
て順次繰り返すことにより、画素部１１０に一つの画像
を表示する。この一つの画像が表示される期間を１フレ
ーム期間と呼ぶ。画素部１１０に一つの画像が表示され
る期間と、垂直帰線期間とを合わせて１フレーム期間と
しても良い。そして全ての画素は、再び各画素の画素Ｔ
ＦＴがオンの状態になるまで、画像が表示された状態を
保持容量（図示せず）等で保持している。

【０１１３】なお２つの映像信号はその極性が反転して
おり、サンプリングされて各ソース信号線に入力された
表示信号もその極性が反転している。図４に示したアク
ティブマトリクス型液晶表示装置において、ゲート信号
線とソース信号線に入力される選択信号と表示信号のタ
イミングチャートを図５に示す。

【０１１４】ライン期間は、１つのゲート信号線が選択
されている期間を示しており、全てのライン期間（Ｌ１
〜Ｌｙ）が出現するまでの期間が１フレーム期間に相当
する。または全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰
線期間とを合わせて１フレーム期間としても良い。本発
明のアクティブマトリクス型液晶表示装置の場合、同じ
画像を表示する前半のフレーム期間（previous frame）
と、後半のフレーム期間（following frame）とを有し
ている。

【０１１５】前半のフレーム期間は、第１読み出し期間
においてＳＤＲＡＭから読み出された映像信号に基づい
て画像が表示されている。そして後半のフレーム期間
は、第２読み出し期間においてＳＤＲＡＭから読み出さ
れた映像信号に基づいて画像が表示されている。したが
って、前半のフレーム期間と後半のフレーム期間とで
は、表示される画像は同じだが、各ソース信号線に入力
される表示信号の極性が反転している。

【０１１６】図６に、フレーム反転駆動を行ったとき
の、各画素の画素電極に入力される表示信号の極性を示
す。図６において、第１、第３、第５のフレーム期間が
前半のフレーム期間に相当し、第２、第４のフレーム期
間が後半のフレーム期間に相当する。

【０１１７】全てのフレーム期間において、全ての画素
の画素電極に入力される表示信号の極性は同じである。
そして前半のフレーム期間と、後半のフレーム期間とで
は、各画素に入力される表示信号の極性が反転してい
る。

【０１１８】第１のフレーム期間と第２のフレーム期間
とでは、表示される画像は同じである。また第３のフレ
ーム期間と第４のフレーム期間とでは、表示される画像
が同じである。なお第６のフレーム期間については図示
しなかったが、第５のフレーム期間と第６のフレーム期
間とでは、表示される画像は同じである。

【０１１９】次に図７に、ソースライン反転駆動を行っ
たときの、各画素の画素電極に入力される表示信号の極
性を示す。図７において、第１、第３、第５のフレーム
期間が前半のフレーム期間に相当し、第２、第４のフレ
ーム期間が後半のフレーム期間に相当する。

【０１２０】全てのフレーム期間において、各ソース信
号線に接続されている画素の画素電極に入力される表示
信号の極性は、全て同じである。また隣り合うソース信
号線に接続されている画素の画素電極に入力される表示
信号の極性は、反転している。そして前半のフレーム期
間と、後半のフレーム期間とでは、各画素に入力される
表示信号の極性が反転している。

【０１２１】第１のフレーム期間と第２のフレーム期間
とでは、表示される画像は同じである。また第３のフレ
ーム期間と第４のフレーム期間とでは、表示される画像
が同じである。なお第６のフレーム期間については図示
しなかったが、第５のフレーム期間と第６のフレーム期
間とでは、表示される画像は同じである。

【０１２２】次に図８に、ゲートライン反転駆動を行っ
たときの、各画素の画素電極に入力される表示信号の極
性を示す。図８において、第１、第３、第５のフレーム
期間が前半のフレーム期間に相当し、第２、第４のフレ
ーム期間が後半のフレーム期間に相当する。

【０１２３】全てのフレーム期間において、各ゲート信
号線に接続されている画素の画素電極に入力される表示
信号の極性は、全て同じである。また隣り合うゲート信
号線に接続されている画素の画素電極に入力される表示
信号の極性は、反転している。そして前半のフレーム期
間と、後半のフレーム期間とでは、各画素に入力される
表示信号の極性が反転している。

【０１２４】第１のフレーム期間と第２のフレーム期間
とでは、表示される画像は同じである。また第３のフレ
ーム期間と第４のフレーム期間とでは、表示される画像
が同じである。なお第６のフレーム期間については図示
しなかったが、第５のフレーム期間と第６のフレーム期
間とでは、表示される画像は同じである。

【０１２５】次に図９に、ドット反転駆動を行ったとき
の、各画素の画素電極に入力される表示信号の極性を示
す。図９において、第１、第３、第５のフレーム期間が
前半のフレーム期間に相当し、第２、第４のフレーム期
間が後半のフレーム期間に相当する。

【０１２６】全てのフレーム期間において、隣り合う画
素の画素電極に入力される表示信号の極性は、全て反転
している。そして前半のフレーム期間と、後半のフレー
ム期間とでは、各画素に入力される表示信号の極性が反
転している。

【０１２７】第１のフレーム期間と第２のフレーム期間
とでは、表示される画像は同じである。また第３のフレ
ーム期間と第４のフレーム期間とでは、表示される画像
が同じである。なお第６のフレーム期間については図示
しなかったが、第５のフレーム期間と第６のフレーム期
間とでは、表示される画像は同じである。

【０１２８】本発明は上記構成によって、ＳＤＲＡＭか
ら読み出された後の映像信号の周波数を、ＳＤＲＡＭに
書き込まれる前の映像信号の周波数より高くすることが
できる。よって、外部から入力される映像信号の周波数
を高くすることなく、アクティブマトリクス型液晶表示
装置の内部においてフレーム周波数を高くすることがで
きるため、映像信号を生成している電子機器に負担をか
けることなく、観察者にチラツキや縦縞、横縞及び斜め
縞が視認されにくい、鮮明で高精細な画像の表示を行う
ことができる。

【０１２９】そしてさらに本発明で重要なのは、ＳＤＲ
ＡＭから２回読み出された映像信号のうち、いずれか一
方の映像信号の電位を、対向電極の電位（対向電位）を
基準として反転させソース信号線駆動回路に入力するこ
とである。よって、連続する２つの各フレーム期間にお
いて、各画素に入力される表示信号の電位は対向電極の
電位（対向電位）を基準として反転しており、画素部に
同じ映像が表示される。上記構成により、各画素に入力
される表示信号の電位の時間的な平均が対向電位により
近くなり、各フレーム期間において異なる表示信号を各
画素に入力している場合に比べて、液晶の劣化を防ぐの
により有効であり、観察者にチラツキや縦縞、横縞及び
斜め縞が視認されにくい。

【０１３０】また、本発明で特にフレーム反転を用いる
ことによって、隣接画素間にディスクリネーションと呼
ばれる現象縞が発生するのを抑え、表示画面全体の明る
さが低減されるのを防ぐことができる。

【０１３１】なお上述した駆動方法は、ノンインターレ
ス走査を用いた例で説明しているが、本発明の走査方式
はこれに限定されない。走査方式はインターレス走査で
あっても良い。

【０１３２】また、本実施の形態では、Ｄ／Ａ変換回路
に高低２つの電源電圧をコンスタントに与えることで、
Ｄ／Ａ変換回路から極性の反転した２つのアナログの映
像信号が出力されるようにし、そのいずれか一方をアナ
ログスイッチ等により選択している。しかし、映像信号
の極性を反転する方法は、これに限定されず、公知の方
法を用いることができる。例えば、Ｄ／Ａ変換回路に入
力する前に、互いに反転した極性を、２つのデジタルの
映像信号に情報として含ませるようにしても良い。ま
た、Ｄ／Ａ変換回路に与える電源電圧の高さを制御する
ことで、Ｄ／Ａ変換回路から連続して出力される２つの
アナログの映像信号の極性を、互いに反転させるように
しても良い。

【０１３３】

【実施例】以下に、本発明の実施例について説明する。

【０１３４】（実施例１）本実施例では、図１の第１の
ＳＤＲＡＭ１０３と第２のＳＤＲＡＭ１０４における映
像信号の書き込みと読み出しのタイミングについて、図
３とは異なる例について説明する。

【０１３５】本実施例では、第１及び第２の読み出し期
間が、書き込み期間よりも短い。そして第１及び第２の
読み出し期間が終了した後、次の書き込み期間が開始さ
れる前に、映像信号の書き込みも読み出しも行わないブ
ランク期間を設けている。

【０１３６】図１０に、第１のＳＤＲＡＭ１０３と第２
のＳＤＲＡＭ１０４における、映像信号の書き込みと読
み出しのタイミングを示す。書き込み期間ｐにおいて第
１のＳＤＲＡＭ１０３に映像信号が書き込まれる。そし
て書き込み期間ｐにおいて第１のＳＤＲＡＭ１０３に書
き込まれた映像信号が、第１読み出し期間ｐと第２読み
出し期間ｐにおいて２回読み出される。

【０１３７】また書き込み期間（ｐ−１）において第２
のＳＤＲＡＭ１０４に映像信号が書き込まれる。そして
書き込み期間（ｐ−１）において第２のＳＤＲＡＭ１０
４に書き込まれた映像信号は、第１読み出し期間（ｐ−
１）と第２読み出し期間（ｐ−１）において２回読み出
される。

【０１３８】そして書き込み期間ｐと、第１及び第２読
み出し期間（ｐ−１）は同時に出現している。つまり、
第１のＳＤＲＡＭ１０３に映像信号が書き込まれるのと
並行して、第２のＳＤＲＡＭ１０４から映像信号が２回
読み出されている。

【０１３９】また書き込み期間（ｐ＋１）と、第１及び
第２読み出し期間ｐは同時に出現している。つまり、第
２のＳＤＲＡＭ１０４に映像信号が書き込まれるのと並
行して、第１のＳＤＲＡＭ１０３から映像信号が２回読
み出されている。

【０１４０】そして第１及び第２読み出し期間ｐが終了
すると、ブランク期間が出現する。ブランク期間は映像
信号の書き込みも読み出しも行わない期間である。ブラ
ンク期間が終了すると、書き込み期間（ｐ＋２）が出現
し、再び第１のＳＤＲＡＭ１０３に映像信号が書き込ま
れる。それと並行して、第１及び第２読み出し期間（ｐ
＋１）が出現し、第２のＳＤＲＡＭ１０４から映像信号
が２回読み出される。

【０１４１】ブランク期間の長さは、書き込み期間か
ら、第１及び第２の読み出し期間を差し引いた長さより
も長いことが必要である。ブランク期間は画像がちらつ
かない程度であれば、いくつ設けても良い。ブランク期
間を設けることで、２つ以上のＳＤＲＡＭに映像信号が
書きこまれることがなく、また２つ以上のＳＤＲＡＭか
ら映像信号が読み出されることがない。

【０１４２】なおブランク期間は、書き込み期間と第１
読み出し期間との間に設けても良いし、第２読み出し期
間と書き込み期間の間に設けても良い。また第１読み出
し期間と第２読み出し期間の間に設けても良い。

【０１４３】２回読み出された映像信号はデータフォー
マット部１０５に入力される。

【０１４４】（実施例２）本実施例では、図１の第１の
ＳＤＲＡＭ１０３と第２のＳＤＲＡＭ１０４における映
像信号の書き込みと読み出しのタイミングについて、図
３、図１０とは異なる例について説明する。

【０１４５】本実施例では、第１及び第２の読み出し期
間が、書き込み期間よりも長い。そして書き込み期間が
終了した後、次の第１の読み出し期間が開始される前
に、映像信号の書き込みも読み出しも行わないブランク
期間を設けている。

【０１４６】図１１に、第１のＳＤＲＡＭ１０３と第２
のＳＤＲＡＭ１０４における、映像信号の書き込みと読
み出しのタイミングを示す。書き込み期間ｐにおいて第
１のＳＤＲＡＭ１０３に映像信号が書き込まれる。書き
こみ期間ｐが終了するとブランク期間が出現する。ブラ
ンク期間は映像信号の書き込みも読み出しも行わない期
間である。

【０１４７】ブランク期間終了後、書き込み期間ｐにお
いて第１のＳＤＲＡＭ１０３に書き込まれた映像信号
が、第１読み出し期間ｐと第２読み出し期間ｐにおいて
２回読み出される。

【０１４８】また書き込み期間（ｐ−１）において第２
のＳＤＲＡＭ１０４に映像信号が書き込まれる。書きこ
み期間（ｐ−１）が終了するとブランク期間が出現す
る。ブランク期間終了後、書き込み期間（ｐ−１）にお
いて第２のＳＤＲＡＭ１０４に書き込まれた映像信号
は、第１読み出し期間（ｐ−１）と第２読み出し期間
（ｐ−１）において２回読み出される。

【０１４９】そして書き込み期間ｐと、第１及び第２読
み出し期間（ｐ−１）は同時に出現している。つまり、
第１のＳＤＲＡＭ１０３に映像信号が書き込まれるのと
並行して、第２のＳＤＲＡＭ１０４から映像信号が２回
読み出されている。

【０１５０】また書き込み期間（ｐ＋１）と、第１及び
第２読み出し期間ｐは同時に出現している。つまり、第
２のＳＤＲＡＭ１０４に映像信号が書き込まれるのと並
行して、第１のＳＤＲＡＭ１０３から映像信号が２回読
み出されている。

【０１５１】そして第１及び第２読み出し期間ｐが終了
すると、書き込み期間（ｐ＋２）が出現し、再び第１の
ＳＤＲＡＭ１０３に映像信号が書き込まれる。それと並
行して、第１及び第２読み出し期間（ｐ＋１）が出現
し、第２のＳＤＲＡＭ１０４から映像信号が２回読み出
される。

【０１５２】ブランク期間の長さは、第１の読み出し期
間と第２の読み出し期間を足した長さから、書き込み期
間を差し引いた長さよりも長いことが必要である。ブラ
ンク期間は画像がちらつかない程度であれば、いくつ設
けても良い。ブランク期間を設けることで、２つ以上の
ＳＤＲＡＭに映像信号が書きこまれることがなく、また
２つ以上のＳＤＲＡＭから映像信号が読み出されること
がない。

【０１５３】なおブランク期間は、書き込み期間と第１
読み出し期間との間に設けても良いし、第２読み出し期
間と書き込み期間の間に設けても良い。また第１読み出
し期間と第２読み出し期間の間に設けても良い。

【０１５４】２回読み出された映像信号はデータフォー
マット部１０５に入力される。

【０１５５】なお本実施例は、実施例１と自由に組み合
わせることが可能である。

【０１５６】（実施例３）本実施例では、本発明の半導
体表示装置が有するフレームレート変換部の、図１とは
異なる例について、図１２を用いて説明する。

【０１５７】本実施例において、フレームレート変換部
はＳＤＲＡＭを３つ有している。

【０１５８】フレームレート変換部２００は、制御部２
０１、フレーム周波数変換部２０２、アドレスジェネレ
ータ部２０６を有している。またフレーム周波数変換部
２０２は、第１のＳＤＲＡＭ（ＳＤＲＡＭ１）２０３、
第２のＳＤＲＡＭ（ＳＤＲＡＭ２）２０４、第３のＳＤ
ＲＡＭ（ＳＤＲＡＭ３）２０７、データフォーマット部
２０５を有している。また２０８はＤ／Ａ変換回路であ
り、フレームレート変換部２００から出力される映像信
号をデジタルからアナログに変換する。

【０１５９】なお本実施例ではフレーム周波数変換部２
０２がＳＤＲＡＭを３つ（第１のＳＤＲＡＭ２０３、第
２のＳＤＲＡＭ２０４、第３のＳＤＲＡＭ２０７）を有
しているが、ＳＤＲＡＭの数は３つに限定されない。

【０１６０】Ｈｓｙｎｃ信号と、Ｖｓｙｎｃ信号と、Ｃ
ＬＫ信号が制御部２０１に入力される。Ｈｓｙｎｃ信号
と、Ｖｓｙｎｃ信号と、ＣＬＫ信号によって制御部２０
１から、アドレスジェネレータ部の駆動を制御するアド
レスジェネレータ制御信号（address generator contro
ll signal）と、第１のＳＤＲＡＭ２０３と第２のＳＤ
ＲＡＭ２０４と第３のＳＤＲＡＭ２０７の駆動を制御す
るＳＤＲＡＭ制御信号（RAM CLK1, RAM CLK2, RAM CLK
3）が出力される。

【０１６１】アドレスジェネレータ部２０６は、制御部
２０１から入力されたアドレスジェネレータ制御信号に
よって駆動し、第１のＳＤＲＡＭ２０３と第２のＳＤＲ
ＡＭ２０４と第３のＳＤＲＡＭ２０７のメモリアドレス
の番地を指定するカウンタ値を決定する。例えばカウン
タ値が０だと第１のＳＤＲＡＭ２０３と第２のＳＤＲＡ
Ｍ２０４と第３のＳＤＲＡＭ２０７のメモリアドレスは
０番地が指定され、カウンタ値が１だと１番地が、カウ
ンタ値が２だと２番地が、カウンタ値がｑだとｑ番地が
それぞれ指定される。カウンタ値の情報は第１カウンタ
信号（addresscount signal 1）、第２カウンタ信号（a
ddress count signal 2）、第３カウンタ信号（address
count signal 3）として、アドレスジェネレータ部２
０６から第１のＳＤＲＡＭ２０３と第２のＳＤＲＡＭ２
０４と第３のＳＤＲＡＭ２０７にそれぞれ入力される。

【０１６２】なお、第１カウンタ信号が有するカウンタ
値を第１カウンタ値、第２カウンタ信号が有するカウン
タ値を第２カウンタ値、第３カウンタ信号が有するカウ
ンタ値を第３カウンタ値と呼ぶ。

【０１６３】データフォーマット部２０５には、デジタ
ルの映像信号（Video Signal）が入力される。またデー
タフォーマット部２０５は交流電源（AC Cont）に接続
されている。

【０１６４】データフォーマット部２０５に入力された
デジタルの映像信号は、第１のＳＤＲＡＭ２０３、第２
のＳＤＲＡＭ２０４または第３のＳＤＲＡＭ２０７の指
定された番地に順に書き込まれる。デジタルの映像信号
は、複数のＳＤＲＡＭに同時に書き込まれるのではな
く、常に１つのＳＤＲＡＭだけに書き込まれる。

【０１６５】またデータフォーマット部２０５におい
て、入力されたデジタルの映像信号のビット数を増加さ
せてから、第１のＳＤＲＡＭ２０３、第２のＳＤＲＡＭ
２０４または第３のＳＤＲＡＭ２０７に書き込むように
しても良い。

【０１６６】次に書き込まれた映像信号は、第１のＳＤ
ＲＡＭ２０３、第２のＳＤＲＡＭ２０４または第３のＳ
ＤＲＡＭ２０７の指定された番地から順に読み出され
る。デジタルの映像信号は、複数のＳＤＲＡＭから同時
に読み出されるのではなく、常に１つのＳＤＲＡＭだけ
から読み出される。

【０１６７】なお映像信号の読み出しは２回行われる。
そして１つのＳＤＲＡＭへの映像信号の書き込みと、他
の１つのＳＤＲＡＭからの映像信号の読み出しは並行し
て行われる。

【０１６８】図１３に、第１のＳＤＲＡＭ２０３と第２
のＳＤＲＡＭ２０４と第３のＳＤＲＡＭ２０７におけ
る、映像信号の書き込みと読み出しのタイミングを示
す。

【０１６９】書き込み期間ｐにおいて第１のＳＤＲＡＭ
２０３に映像信号が書き込まれる。そして書き込み期間
ｐにおいて第１のＳＤＲＡＭ２０３に書き込まれた映像
信号が、第１読み出し期間ｐと第２読み出し期間ｐにお
いて２回読み出される。

【０１７０】また書き込み期間（ｐ−１）において第２
のＳＤＲＡＭ２０４に映像信号が書き込まれる。そして
書き込み期間（ｐ−１）において第２のＳＤＲＡＭ２０
４に書き込まれた映像信号は、第１読み出し期間（ｐ−
１）と第２読み出し期間（ｐ−１）において２回読み出
される。

【０１７１】また書き込み期間（ｐ＋１）において第３
のＳＤＲＡＭ２０７に映像信号が書き込まれる。そして
書き込み期間（ｐ＋１）において第３のＳＤＲＡＭ２０
７に書き込まれた映像信号は、第１読み出し期間（ｐ＋
１）と第２読み出し期間（ｐ＋１）において２回読み出
される。

【０１７２】そして書き込み期間ｐと、第１及び第２読
み出し期間（ｐ−１）は同時に出現している。つまり、
第１のＳＤＲＡＭ２０３に映像信号が書き込まれるのと
並行して、第２のＳＤＲＡＭ２０４から映像信号が２回
読み出されている。

【０１７３】また書き込み期間（ｐ＋１）と、第１及び
第２読み出し期間ｐは同時に出現している。つまり、第
３のＳＤＲＡＭ２０７に映像信号が書き込まれるのと並
行して、第１のＳＤＲＡＭ２０３から映像信号が２回読
み出されている。

【０１７４】また書き込み期間（ｐ＋２）と、第１及び
第２読み出し期間（ｐ＋１）は同時に出現している。つ
まり、第２のＳＤＲＡＭ２０４に映像信号が書き込まれ
るのと並行して、第３のＳＤＲＡＭ２０７から映像信号
が２回読み出されている。

【０１７５】第１及び第２読み出し期間ｐが終了すると
ブランク期間が出現する。第１のＳＤＲＡＭ２０３のブ
ランク期間中、第２のＳＤＲＡＭ２０４は書き込み期間
（ｐ＋２）中であり、第３のＳＤＲＡＭ２０７は第１及
び第２読み出し期間（ｐ＋１）中である。

【０１７６】第１及び第２読み出し期間（ｐ−１）が終
了するとブランク期間が出現する。第２のＳＤＲＡＭ２
０４のブランク期間中、第３のＳＤＲＡＭ２０７は書き
込み期間（ｐ＋１）中であり、第１のＳＤＲＡＭ２０３
は第１及び第２読み出し期間ｐ中である。

【０１７７】第１及び第２読み出し期間（ｐ＋１）が終
了するとブランク期間が出現する。第３のＳＤＲＡＭ２
０７のブランク期間中、第１のＳＤＲＡＭ２０３は書き
込み期間（ｐ＋３）中であり、第２のＳＤＲＡＭ２０４
は第１及び第２読み出し期間（ｐ＋２）中である。

【０１７８】第１のＳＤＲＡＭ２０３、第２のＳＤＲＡ
Ｍ２０４、第３のＳＤＲＡＭ２０７において、ブランク
期間が終了すると、それぞれ次の書きこみ期間が開始さ
れる。

【０１７９】２回読み出された映像信号はデータフォー
マット部２０５に入力される。そしてデータフォーマッ
ト部２０５において、２回読み出された映像信号のうち
どちらか一方の映像信号は、アナログに変換された際に
液晶の対向電極の電位を基準として極性が反転するよう
に、データ処理される。そして、データ処理された映像
信号とデータ処理されなかった映像信号との２つの映像
信号が、データフォーマット部２０５から出力される。

【０１８０】データフォーマット部２０５から出力され
た２つの映像信号は、Ｄ／Ａ変換回路２０８に入力さ
れ、アナログに変換される。アナログに変換された２つ
の映像信号は、対向電極の電位を基準として極性が反転
している。アナログに変換された２つの映像信号は、順
にソース信号線駆動回路に入力される。

【０１８１】なお、データフォーマット部２０５におい
て、映像信号をシリアル−パラレル変換して、分割駆動
の分割数分だけ分割してから、Ｄ／Ａ変換回路２０８に
入力しても良い。

【０１８２】本発明の駆動方法が用いられるアクティブ
マトリクス型液晶表示装置の構造と、画素部に入力され
る表示信号の極性については、図４〜図９に示したもの
と同じであるので、本実施例では説明を省略する。

【０１８３】なお、本実施例では、図１２の第１のＳＤ
ＲＡＭ２０３と第２のＳＤＲＡＭ２０４と第３のＳＤＲ
ＡＭ２０７における映像信号の書き込みと読み出しは、
図１３に示したタイミングで行われるとは限らない。第
１及び第２の読み出し期間が、書き込み期間よりも長い
くても良いし、短くても良い。ただし、２つ以上のＳＤ
ＲＡＭに映像信号が書きこまれたり、また２つ以上のＳ
ＤＲＡＭから映像信号が読み出されたりすることがない
ように、ブランク期間の長さを調整することが重要であ
る。

【０１８４】またブランク期間は、書き込み期間と第１
読み出し期間との間に設けても良いし、第２読み出し期
間と書き込み期間の間に設けても良い。また第１読み出
し期間と第２読み出し期間の間に設けても良い。

【０１８５】２回読み出された映像信号はデータフォー
マット部２０５に入力される。

【０１８６】（実施例４）本実施例では、アナログ方式
で駆動する本発明の半導体表示装置の詳しい構成につい
て説明する。図１４にアナログ方式で駆動する本発明の
半導体表示装置の一例を、ブロック図で示す。

【０１８７】３０１はソース信号線駆動回路、３０２は
ゲート信号線駆動回路、３０３は画素部を示している。
本実施例ではソース信号線駆動回路とゲート信号線駆動
回路とを１つづつ設けたが、本発明はこの構成に限定さ
れない。ソース信号線駆動回路を２つ設けても良いし、
ゲート信号線駆動回路を２つ設けても良い。

【０１８８】ソース信号線駆動回路３０１は、シフトレ
ジスタ３０１＿１、レベルシフト３０１＿２、サンプリ
ング回路３０１＿３を有している。なおレベルシフト３
０１＿２は必要に応じて用いればよく、必ずしも用いな
くとも良い。また本実施例においてレベルシフト３０１
＿２はシフトレジスタ３０１＿１とサンプリング回路３
０１＿３との間に設ける構成としたが、本発明はこの構
成に限定されない。シフトレジスタ３０１＿１の中にレ
ベルシフト３０１＿２が組み込まれている構成にしても
良い。

【０１８９】画素部３０３では、ソース信号線駆動回路
３０１に接続されたソース信号線３０４と、ゲート信号
線駆動回路３０２に接続されたゲート信号線３０６とが
交差している。そのソース信号線３０４とゲート信号線
３０６とに囲まれた領域に、画素３０５の薄膜トランジ
スタ（画素ＴＦＴ）３０７と、対向電極と画素電極の間
に液晶を挟んだ液晶セル３０８と、保持容量３０９とが
設けられている。なお本実施例では保持容量３０９を設
けた構成を示すが、保持容量３０９は必ずしも設ける必
要はない。

【０１９０】またゲート信号線駆動回路３０２は、シフ
トレジスタ、バッファ（いずれも図示せず）を有してい
る。また、レベルシフトを有していても良い。

【０１９１】パネル制御信号であるソース用のクロック
信号（Ｓ−ＣＬＫ）、ソース用のスタートパルス信号
（Ｓ−ＳＰ）がシフトレジスタ３０１＿１に入力され
る。シフトレジスタ３０１＿１から表示信号をサンプリ
ングするためのサンプリング信号が出力される。出力さ
れたサンプリング信号はレベルシフト３０１＿２に入力
され、その電位の振幅が大きくなって出力される。

【０１９２】レベルシフト３０１＿２から出力されたサ
ンプリング信号は、サンプリング回路３０１＿３に入力
される。そして同時に、映像信号線（図示せず）を介し
て映像信号がサンプリング回路３０１＿３に入力され
る。

【０１９３】サンプリング回路３０１＿３において、入
力された映像信号がサンプリング信号によってそれぞれ
サンプリングされ、表示信号としてソース信号線３０４
に入力される。

【０１９４】画素ＴＦＴ３０７は、ゲート信号線駆動回
路３０２からゲート信号線３０６を介して入力される選
択信号によってオンの状態になる。サンプリングされて
ソース信号線３０４に入力された表示信号は、オンの状
態の画素ＴＦＴ３０７を介して所定の画素３０５の画素
電極に入力される。

【０１９５】この入力された表示信号の電位により液晶
が駆動し、透過光量を制御して、画素３０５に画像の一
部（各画素に相当する画像）が表示される。

【０１９６】なお本実施例は、実施例１〜３と自由に組
み合わせることが可能である。

【０１９７】（実施例５）本実施例では、実施例４で示
したソース信号線駆動回路３０１の詳しい回路構成につ
いて説明する。なお実施例４で示したソース信号線駆動
回路は、本実施例で示す構成に限定されない。

【０１９８】図１５に本実施例のソース信号線駆動回路
の回路図を示す。３０１＿１はシフトレジスタ、３０１
＿２はレベルシフト、３０１＿３はサンプリング回路を
示している。

【０１９９】ソース用のクロック信号Ｓ−ＣＬＫ、ソー
ス用のスタートパルス信号Ｓ−ＳＰ、駆動方向切り替え
信号ＳＬ／Ｒは、それぞれ図に示した配線からシフトレ
ジスタ３０１＿１に入力される。映像信号は映像信号線
３１０を介してサンプリング回路３０１＿３に入力され
る。本実施例では４分割で分割駆動した場合の例を示
す。よって、映像信号線３１０は４本存在する。しかし
本実施例はこの構成に限定されず、分割数は任意に定め
ることができる。

【０２００】各映像信号３１０に入力された映像信号
は、サンプリング回路３０１＿３において、レベルシフ
ト３０１＿２から入力されるサンプリング信号によって
サンプリングされる。具体的には、映像信号はサンプリ
ング回路３０１＿３が有するアナログスイッチ３１１に
おいてサンプリングされ、それぞれ対応するソース信号
線３０４＿１〜３０４＿４に同時に入力される。

【０２０１】上記動作を繰り返すことによって、全ての
ソース信号線に表示信号が入力される。

【０２０２】図１６（Ａ）にアナログスイッチ３１１の
等価回路図を示す。アナログスイッチ３１１はｎチャネ
ル型ＴＦＴとｐチャネル型ＴＦＴとを有している。映像
信号が図に示す配線からＶｉｎとして入力される。そし
てレベルシフト３０１＿２から出力されたサンプリング
信号と該サンプリング信号とは逆の極性を有する信号
が、それぞれＩＮまたはＩＮｂから入力される。このサ
ンプリング信号によって映像信号がサンプリングされ、
表示信号としてＶｏｕｔから出力される。

【０２０３】図１６（Ｂ）にレベルシフト３０１＿２の
等価回路図を示す。シフトレジスタ３０１＿１から出力
されたサンプリング信号と該サンプリング信号とは逆の
極性を有する信号が、それぞれＶｉｎまたはＶｉｎｂか
ら入力される。また、Ｖｄｄｈはプラスの電圧、Ｖｓｓ
はマイナスの電圧の印加を示している。レベルシフト３
０１＿２は、Ｖｉｎに入力された信号を高電圧化し反転
させた信号が、Ｖｏｕｔｂから出力されるように設計さ
れている。つまり、ＶｉｎにＨｉが入力されるとＶｏｕ
ｔｂからＶｓｓ相当の信号が、Ｌｏが入力されるとＶｏ
ｕｔｂからＶｄｄｈ相当の信号が出力される。

【０２０４】なお本実施例は、実施例１〜４と自由に組
み合わせることが可能である。

【０２０５】（実施例６）以下に、本発明の半導体表示
装置が有するフレームレート変換部について、図１７を
用いて説明する。

【０２０６】図１７に示すフレームレート変換部１００
は図１に示したものと同じであるので、詳しい動作や構
成についての説明は、実施の形態を参照する。ただし、
本実施例では、フレームレート変換部１００から出力さ
れた映像信号は、Ｄ／Ａ変換回路に入力せずに、デジタ
ルのままソース信号線駆動回路に入力している。

【０２０７】なおＳＤＲＡＭの数は２つに限定されず、
２つ以上であればいくつでも良い。

【０２０８】本実施例で用いるデジタル方式で駆動する
半導体表示装置について、図１８を用いて説明する。

【０２０９】図１８にデジタル方式で駆動する本発明の
半導体表示装置のブロック図を示す。ここでは、４ビッ
トのデジタル駆動方式の半導体表示装置を例にとってい
る。なお本実施例で用いられるデジタル駆動方式の半導
体表示装置は図１８に示した構造に限定されない。デジ
タルの映像信号を用いて表示を行うことができれば、半
導体表示装置がどのような構造を有していても良い。

【０２１０】デジタル駆動方式の半導体表示装置は、図
１８に示すように、ソース信号線駆動回路４１２、ゲー
ト信号線駆動回路４０９及び画素部４１３が設けられて
いる。

【０２１１】ソース信号線駆動回路４１２は、シフトレ
ジスタ４０１、ラッチ１（ＬＡＴ１）４０３、ラッチ２
（ＬＡＴ２）４０４及びＤ／Ａ変換回路４０６が設けら
れている。そしてフレームレート変換部１００からデジ
タルの映像信号がアドレス線４０２（ａ〜ｄ）に入力さ
れている。

【０２１２】アドレス線４０２（ａ〜ｄ）はラッチ１
（ＬＡＴ１）４０３に接続されている。またラッチパル
ス線４０５がラッチ２（ＬＡＴ２）４０４に接続されて
いる。また階調電圧線４０７がＤ／Ａ変換回路４０６に
接続されている。

【０２１３】なお本実施例では、ラッチ１４０３およ
びラッチ２４０４（ＬＡＴ１およびＬＡＴ２）は、そ
れぞれ４個のラッチが便宜上一まとめに示されている。

【０２１４】そしてソース信号線駆動回路４１２のＤ／
Ａ変換回路４０６に接続されたソース信号線４０８と、
ゲート信号線駆動回路４０９に接続されたゲート信号線
４１０が画素部４１３に設けられている。

【０２１５】画素部４１３において、ソース信号線４０
８と、ゲート信号線４１０とが交差した部分に画素４１
５が設けられており、画素４１５は画素ＴＦＴ４１１及
び液晶セル４１４を有している。

【０２１６】シフトレジスタ４０１からのタイミング信
号により、アドレス線４０２（ａ〜ｄ）に供給されたデ
ジタルの映像信号が、全てのＬＡＴ１４０３に順次書
き込まれる。なお、本明細書において、全てのＬＡＴ１
４０３をＬＡＴ１群と総称する。

【０２１７】ＬＡＴ１群へのデジタルの映像信号の書き
込みが一通り終了するまでの期間は、１ライン期間と呼
ばれる。すなわち、一番左側のＬＡＴ１へのデジタルの
映像信号の書き込みが開始されてから、一番右側のＬＡ
Ｔ１へのデジタルの映像信号の書き込みが終了する時点
までの期間が１ライン期間である。なお、ＬＡＴ１群へ
のデジタルの映像信号の書き込みが一通り終了するまで
の期間と、水平帰線期間とを合わせて、１つのライン期
間としても良い。

【０２１８】ＬＡＴ１群に対するデジタルの映像信号の
書き込みが終了した後、ＬＡＴ１群に書き込まれたデジ
タルの映像信号は、ラッチパルス線４０５に入力される
ラッチシグナルによって、全てのＬＡＴ２４０４に一
斉に伝送され、書き込まれる。なお、本明細書におい
て、全てのＬＡＴ２をＬＡＴ２群と総称する。

【０２１９】デジタルの映像信号をＬＡＴ２群に伝送し
た後、２順目のライン期間が開始される。よって、シフ
トレジスタ４０１からのタイミング信号により、再びＬ
ＡＴ１群に、アドレス線４０２（ａ〜ｄ）に供給される
デジタルの映像信号の書き込みが順次行なわれる。

【０２２０】この２順目の１ライン期間の開始に合わせ
て、ＬＡＴ２群に書き込まれたデジタルの映像信号がＤ
／Ａ変換回路４０６に一斉に入力される。そして入力さ
れたデジタルの映像信号がＤ／Ａ変換回路４０６に一斉
に入力される。そして入力されたデジタルの映像信号
は、Ｄ／Ａ変換回路４０６において、そのデジタルの映
像信号の有する画像情報に応じた電圧を有するアナログ
の表示信号に変換され、ソース信号線４０８に入力され
る。

【０２２１】ゲート信号線駆動回路４０９から出力され
る選択信号によって、対応する画素ＴＦＴ４１１のスイ
ッチングが行われ、ソース信号線４０８に入力されるア
ナログの表示信号によって液晶分子が駆動される。

【０２２２】本実施例ではアドレス線４０２に入力され
る映像信号の値を各フレーム期間ごとに変化させること
で、Ｄ／Ａ変換回路４０６から出力されるアナログの表
示信号の極性を変化させている。

【０２２３】なお本実施例は、実施例１〜３と自由に組
み合わせることが可能である。

【０２２４】（実施例７）本発明の半導体表示装置の１
つである液晶表示装置の作成方法の一例について、図１
９〜図２２を用いて説明する。ここでは、画素部の画素
ＴＦＴおよび保持容量と、画素部の周辺に設けられるソ
ース信号線駆動回路及びゲート信号線駆動回路のＴＦＴ
を同時に作製する方法について、工程に従って詳細に説
明する。

【０２２５】図１９（Ａ）において、基板５０１にはコ
ーニング社の＃７０５９ガラスや＃１７３７ガラスなど
に代表されるバリウムホウケイ酸ガラスやアルミノホウ
ケイ酸ガラスなどのガラス基板や石英基板などを用い
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板５０１のＴＦＴを形成する表面
に、基板５０１からの不純物拡散を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜５０２を形成する。例えば、
プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製さ
れる酸化窒化シリコン膜５０２ａを１０〜２００nm（好
ましくは５０〜１００nm）、同様にＳｉＨ₄、Ｎ₂Ｏから
作製される酸化窒化水素化シリコン膜５０２ｂを５０〜
２００nm（好ましくは１００〜１５０nm）の厚さに積層
して形成する。ここでは下地膜５０２を２層構造として
示したが、前記絶縁膜の単層膜または２層以上積層させ
て形成しても良い。

【０２２６】酸化窒化シリコン膜５０２ａは平行平板型
のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコ
ン膜５０２ａは、ＳｉＨ₄を１０SCCM、ＮＨ₃を１００SC
CM、Ｎ₂Ｏを２０SCCMとして反応室に導入し、基板温度
３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm
²、放電周波数６０MHzとした。一方、酸化窒化水素化シ
リコン膜５０２ｂは、ＳｉＨ₄を５SCCM、Ｎ₂Ｏを１２０
SCCM、Ｈ₂を１２５SCCMとして反応室に導入し、基板温
度４００℃、反応圧力２０Pa、放電電力密度０．４１W/
cm²、放電周波数６０MHzの条件下で形成した。これらの
膜は、基板温度を変化させ、反応ガスの切り替えのみで
連続して形成することができる。

【０２２７】このようにして作製した酸化窒化シリコン
膜５０２ａは、密度が９．２８×１０²²/cm³であり、フ
ッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフ
ッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。

【０２２８】次に、２５〜８０nm（好ましくは３０〜６
０nm）の厚さで非晶質構造を有する非晶質半導体層５０
３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形
成する。非晶質構造を有する半導体膜には、非晶質半導
体層や微結晶半導体膜があり、非晶質シリコンゲルマニ
ウム膜などの非晶質構造を有する化合物半導体膜を適用
しても良い。プラズマＣＶＤ法で非晶質半導体層５０３
ａとして非晶質シリコン膜を形成する場合には、下地膜
５０２と非晶質半導体層５０３ａとは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜５０２ａと酸化窒化水素化シリコン膜５０２ｂ
をプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ₄、Ｎ₂Ｏ、Ｈ₂からＳｉＨ₄とＨ₂或いはＳｉＨ₄のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜５０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。

【０２２９】そして、結晶化の工程を行い非晶質半導体
層５０３ａから結晶質半導体層５０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層５０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行
い含有する水素量を５atom％以下にしてから結晶化させ
ると膜表面の荒れを防ぐことができるので良い。

【０２３０】また、プラズマＣＶＤ法で非晶質シリコン
膜の形成工程において、反応ガスにＳｉＨ₄とアルゴン
（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃
として形成すると、非晶質シリコン膜の含有水素濃度を
５atomic%以下にすることもできる。このような場合に
おいて水素を放出させるための熱処理は不要となる。

【０２３１】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発振型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３００Ｈｚとし、レーザーエ
ネルギー密度を１００〜５００mJ/cm²(代表的には３０
０〜４００mJ/cm²)とする。そして線状ビームを基板全
面に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を５０〜９０％として行う。この
ようにして図１９（Ｂ）に示すように結晶質半導体層５
０３ｂを得ることができる。

【０２３２】そして、結晶質半導体層５０３ｂ上に第１
のフォトマスク（ＰＭ１）を用い、フォトリソグラフィ
ーの技術を用いてレジストパターンを形成し、ドライエ
ッチングによって結晶質半導体層を島状に分割し、図１
９（Ｃ）に示すように島状半導体層５０４〜５０８を形
成する。結晶質シリコン膜のドライエッチングにはＣＦ
₄とＯ₂の混合ガスを用いる。

【０２３３】このような島状半導体層に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０¹⁶〜５×１０¹⁷atoms/cm³程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法（或いはイオンシャワードー
ピング法）を用いることができるが、大面積基板を処理
するにはイオンドープ法が適している。イオンドープ法
ではジボラン（Ｂ₂Ｈ₆）をソースガスとして用いホウ素
（Ｂ）を添加する。このような不純物元素の注入は必ず
しも必要でなく省略しても差し支えないが、特にｎチャ
ネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるた
めに好適に用いる手法である。

【０２３４】ゲート絶縁膜５０９はプラズマＣＶＤ法ま
たはスパッタ法を用い、膜厚を４０〜１５０nmとしてシ
リコンを含む絶縁膜で形成する。本実施例では、１２０
nmの厚さで酸化窒化シリコン膜から形成する。また、Ｓ
ｉＨ₄とＮ₂ＯにＯ₂を添加させて作製された酸化窒化シ
リコン膜は、膜中の固定電荷密度が低減されているので
この用途に対して好ましい材料となる。また、ＳｉＨ₄
とＮ₂ＯとＨ₂とから作製する酸化窒化シリコン膜はゲー
ト絶縁膜の界面欠陥密度を低減できるので好ましい。勿
論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限
定されるものでなく、他のシリコンを含む絶縁膜を単層
または積層構造として用いても良い。例えば、酸化シリ
コン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯ
Ｓ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反
応圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電
させて形成することができる。このようにして作製され
た酸化シリコン膜は、その後４００〜５００℃の熱アニ
ールによりゲート絶縁膜として良好な特性を得ることが
できる。（図１９（Ｃ））

【０２３５】そして、図１９（Ｄ）に示すように、第１
の形状のゲート絶縁膜５０９上にゲート電極を形成する
ための耐熱性導電層５１１を２００〜４００nm（好まし
くは２５０〜３５０nm）の厚さで形成する。耐熱性導電
層５１１は単層で形成しても良いし、必要に応じて二層
あるいは三層といった複数の層から成る積層構造として
も良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた
元素、または前記元素を成分とする合金か、前記元素を
組み合わせた合金膜が含まれる。これらの耐熱性導電層
はスパッタ法やＣＶＤ法で形成されるものであり、低抵
抗化を図るために含有する不純物濃度を低減させること
が好ましく、特に酸素濃度に関しては３０ｐｐｍ以下と
すると良い。本実施例ではＷ膜を３００nmの厚さで形成
する。Ｗ膜はＷをターゲットとしてスパッタ法で形成し
ても良いし、６フッ化タングステン（ＷＦ₆）を用いて
熱ＣＶＤ法で形成することもできる。いずれにしてもゲ
ート電極として使用するためには低抵抗化を図る必要が
あり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望
ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を
図ることができるが、Ｗ中に酸素などの不純物元素が多
い場合には結晶化が阻害され高抵抗化する。このことよ
り、スパッタ法による場合、純度９９．９９９９％また
は９９．９９％のＷターゲットを用い、さらに成膜時に
気相中からの不純物の混入がないように十分配慮してＷ
膜を形成することにより、抵抗率９〜２０μΩｃｍを実
現することができる。

【０２３６】一方、耐熱性導電層５１１にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩcm程度で
ありゲート電極に使用することができるが、β相のＴａ
膜の抵抗率は１８０μΩcm程度でありゲート電極とする
には不向きであった。ＴａＮ膜はα相に近い結晶構造を
持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相の
Ｔａ膜が容易に得られる。また、図示しないが、耐熱性
導電層５１１の下に２〜２０nm程度の厚さでリン（Ｐ）
をドープしたシリコン膜を形成しておくことは有効であ
る。これにより、その上に形成される導電膜の密着性向
上と酸化防止を図ると同時に、耐熱性導電層５１１が微
量に含有するアルカリ金属元素が第１の形状のゲート絶
縁膜５０９に拡散するのを防ぐことができる。いずれに
しても、耐熱性導電層５１１は抵抗率を１０〜５０μΩ
cmの範囲ですることが好ましい。

【０２３７】次に、第２のフォトマスク（ＰＭ２）を用
い、フォトリソグラフィーの技術を使用してレジストに
よるマスク５１２〜５１７を形成する。そして、第１の
エッチング処理を行う。本実施例ではＩＣＰエッチング
装置を用い、エッチング用ガスにＣｌ₂とＣＦ₄を用い、
１Paの圧力で３．２W/cm²のＲＦ（13.56MHz）電力を投
入してプラズマを形成して行う。基板側（試料ステー
ジ）にも２２４mW/cm²のＲＦ（13.56MHz）電力を投入
し、これにより実質的に負の自己バイアス電圧が印加さ
れる。この条件でＷ膜のエッチング速度は約１００nm/m
inである。第１のエッチング処理はこのエッチング速度
を基にＷ膜がちょうどエッチングされる時間を推定し、
それよりもエッチング時間を２０％増加させた時間をエ
ッチング時間とした。

【０２３８】第１のエッチング処理により第１のテーパ
ー形状を有する導電層５１８〜５２３が形成される。導
電層５１８〜５２３のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（第１の形状のゲ
ート絶縁膜５０９）の選択比は２〜４（代表的には３）
であるので、オーバーエッチング処理により、酸化窒化
シリコン膜が露出した面は２０〜５０nm程度エッチング
され第１のテーパー形状を有する導電層５１８〜５２３
の端部近傍にテーパー形状が形成された第２の形状のゲ
ート絶縁膜５８０が形成される。

【０２３９】そして、第１のドーピング処理を行い一導
電型の不純物元素を島状半導体層に添加する。ここで
は、ｎ型を付与する不純物元素添加の工程を行う。第１
の形状の導電層を形成したマスク５１２〜５１７をその
まま残し、第１のテーパー形状を有する導電層５１８〜
５２３をマスクとして自己整合的にｎ型を付与する不純
物元素をイオンドープ法で添加する。ｎ型を付与する不
純物元素をゲート電極の端部におけるテーパー部と第２
の形状のゲート絶縁膜５８０とを通して、その下に位置
する半導体層に達するように添加するためにドーズ量を
１×１０¹³〜５×１０¹⁴atoms/cm²とし、加速電圧を８
０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元
素として１５族に属する元素、典型的にはリン（Ｐ）ま
たは砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用
いた。このようなイオンドープ法により第１の不純物領
域５２４〜５２８には１×１０²⁰〜１×１０²¹atomic/c
m³の濃度範囲でｎ型を付与する不純物元素が添加され、
テーパー部の下方に形成される第２の不純物領域（Ａ）
５２９〜５３３には同領域内で必ずしも均一ではないが
１×１０¹⁷〜１×１０²⁰atomic/cm³の濃度範囲でｎ型を
付与する不純物元素が添加される。（図２０（Ａ））

【０２４０】この工程において、第２の不純物領域
（Ａ）５２９〜５３３において、少なくとも第１の形状
の導電層５１８〜５２３と重なった部分に含まれるｎ型
を付与する不純物元素の濃度変化は、テーパー部の膜厚
変化を反映する。即ち、第２の不純物領域（Ａ）５２９
〜５３３へ添加されるリン（Ｐ）の濃度は、第１の形状
の導電層５１８〜５２３に重なる領域において、該導電
層の端部から内側に向かって徐々に濃度が低くなる。こ
れはテーパー部の膜厚の差によって、半導体層に達する
リン（Ｐ）の濃度が変化するためである。

【０２４１】次に、図２０（Ｂ）に示すように第２のエ
ッチング処理を行う。エッチング処理も同様にＩＣＰエ
ッチング装置により行い、エッチングガスにＣＦ₄とＣ
ｌ₂の混合ガスを用い、ＲＦ電力３．２W/cm²(13.56MH
z)、バイアス電力４５mW/cm²(13.56MHz)、圧力１．０Ｐ
ａでエッチングを行う。この条件で形成される第２の形
状を有する導電層５４０〜５４５が形成される。その端
部にはテーパー部が形成され、該端部から内側にむかっ
て徐々に厚さが増加するテーパー形状となる。第１のエ
ッチング処理と比較して基板側に印加するバイアス電力
を低くした分等方性エッチングの割合が多くなり、テー
パー部の角度は３０〜６０°となる。マスク５１２〜５
１７はエッチングされて端部が削れ、マスク５３４〜５
３９となる。また、第２の形状のゲート絶縁膜５８０の
表面が４０nm程度エッチングされ、新たに第３の形状の
ゲート絶縁膜５７０が形成される。

【０２４２】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０¹³/cm²のドーズ量で行い、第２の
形状を有する導電層５４０〜５４５と重なる領域の不純
物濃度を１×１０¹⁶〜１×１０¹⁸atoms/cm³となるよう
にする。このようにして、第２の不純物領域（Ｂ）５４
６〜５５０を形成する。

【０２４３】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層５０４、５０６に一導電型とは逆の導電型の
不純物領域５５６、５５７を形成する。この場合も第２
の形状の導電層５４０、５４２をマスクとしてｐ型を付
与する不純物元素を添加し、自己整合的に不純物領域を
形成する。このとき、ｎチャネル型ＴＦＴを形成する島
状半導体層５０５、５０７、５０８は、第３のフォトマ
スク（ＰＭ３）を用いてレジストのマスク５５１〜５５
３を形成し全面を被覆しておく。ここで形成される不純
物領域５５６、５５７はジボラン（Ｂ₂Ｈ₆）を用いたイ
オンドープ法で形成する。不純物領域５５６、５５７の
ｐ型を付与する不純物元素の濃度は、２×１０²⁰〜２×
１０²¹atoms/cm³となるようにする。

【０２４４】しかしながら、この不純物領域５５６、５
５７は詳細にはｎ型を付与する不純物元素を含有する３
つの領域に分けて見ることができる。第３の不純物領域
５５６ａ、５５７ａは１×１０²⁰〜１×１０²¹atoms/cm
³の濃度でｎ型を付与する不純物元素を含み、第４の不
純物領域（Ａ）５５６ｂ、５５７ｂは１×１０¹⁷〜１×
１０²⁰atoms／cm³の濃度でｎ型を付与する不純物元素を
含み、第４の不純物領域（Ｂ）５５６ｃ、５５７ｃは１
×１０¹⁶〜５×１０¹⁸atoms/cm³の濃度でｎ型を付与す
る不純物元素を含んでいる。しかし、これらの不純物領
域５５６ｂ、５５６ｃ、５５７ｂ、５５７ｃのｐ型を付
与する不純物元素の濃度を１×１０¹⁹atoms／cm³以上と
なるようにし、第３の不純物領域５５６ａ、５５７ａに
おいては、ｐ型を付与する不純物元素の濃度をｎ型を付
与する不純物元素の濃度の１．５から３倍となるように
することにより、第３の不純物領域でｐチャネル型ＴＦ
Ｔのソース領域およびドレイン領域として機能するため
に何ら問題は生じない。また、第４の不純物領域（Ｂ）
５５６ｃ、５５７ｃは一部が第２のテーパー形状を有す
る導電層５４０または５４２と一部が重なって形成され
る。

【０２４５】その後、図２１（Ａ）に示すように、第２
の形状を有する導電層５４０〜５４５およびゲート絶縁
膜５７０上に第１の層間絶縁膜５５８を形成する。第１
の層間絶縁膜５５８は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁
膜５５８は無機絶縁物材料から形成する。第１の層間絶
縁膜５５８の膜厚は１００〜２００nmとする。第１の層
間絶縁膜５５８として酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反
応圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電
させて形成することができる。また、第１の層間絶縁膜
５５８として酸化窒化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製され
る酸化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作製
される酸化窒化シリコン膜で形成すれば良い。この場合
の作製条件は反応圧力２０〜２００Pa、基板温度３００
〜４００℃とし、高周波（６０MHz）電力密度０．１〜
１．０W/cm²で形成することができる。また、第１の層
間絶縁膜５５８としてＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作製さ
れる酸化窒化水素化シリコン膜を適用しても良い。窒化
シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃
から作製することが可能である。

【０２４６】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板５０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい。

【０２４７】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、島状半導体層
を水素化する工程を行う。この工程は熱的に励起された
水素により島状半導体層にある１０¹⁶〜１０¹⁸/cm³のダ
ングリングボンドを終端する工程である。水素化の他の
手段として、プラズマ水素化（プラズマにより励起され
た水素を用いる）を行っても良い。いずれにしても、島
状半導体層５０４〜５０８中の欠陥密度を１０ ¹⁶/cm³以
下とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良い。

【０２４８】そして、有機絶縁物材料からなる第２の層
間絶縁膜５５９を１．０〜２．０μｍの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで３００℃で焼成して形成する。
また、アクリルを用いる場合には、２液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで８０℃で６０秒の
予備加熱を行い、さらにクリーンオーブンで２５０℃で
６０分焼成して形成することができる。

【０２４９】このように、第２の層間絶縁膜５５９を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜５５８として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。

【０２５０】その後、第４のフォトマスク（ＰＭ４）を
用い、所定のパターンのレジストマスクを形成し、それ
ぞれの島状半導体層に形成されソース領域またはドレイ
ン領域とする不純物領域に達するコンタクトホールを形
成する。コンタクトホールはドライエッチング法で形成
する。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの
混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜
５５９をまずエッチングし、その後、続いてエッチング
ガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜５５８をエッ
チングする。さらに、島状半導体層との選択比を高める
ために、エッチングガスをＣＨＦ₃に切り替えて第３の
形状のゲート絶縁膜５７０をエッチングすることにより
コンタクトホールを形成することができる。

【０２５１】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によ
りレジストマスクパターンを形成し、エッチングによっ
てソース線５６０〜５６４とドレイン線５６５〜５６８
を形成する。画素電極５６９はドレイン線と一緒に形成
される。画素電極５７１は隣の画素に帰属する画素電極
を表している。図示していないが、本実施例ではこの配
線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半
導体層のソースまたはドレイン領域を形成する不純物領
域とコンタクトを形成し、そのＴｉ膜上に重ねてアルミ
ニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さ
らにその上に透明導電膜を８０〜１２０nmの厚さで形成
した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉ
ｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料で
あり、さらに可視光の透過率や導電率を高めるためにガ
リウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）な
どを好適に用いることができる。

【０２５２】こうして５枚のフォトマスクにより、同一
の基板上に、駆動回路（ソース信号線駆動回路及びゲー
ト信号線駆動回路）のＴＦＴと、画素部の画素ＴＦＴと
を有した基板を完成させることができる。駆動回路には
第１のｐチャネル型ＴＦＴ６００、第１のｎチャネル型
ＴＦＴ６０１、第２のｐチャネル型ＴＦＴ６０２、第２
のｎチャネル型ＴＦＴ６０３、画素部には画素ＴＦＴ６
０４、保持容量６０５が形成されている。本明細書では
便宜上このような基板をアクティブマトリクス基板と呼
ぶ。

【０２５３】第１のｐチャネル型ＴＦＴ６００には、第
２のテーパー形状を有する導電層がゲート電極６２０と
しての機能を有し、島状半導体層５０４にチャネル形成
領域６０６、ソース領域またはドレイン領域として機能
する第３の不純物領域６０７ａ、ゲート電極６２０と重
ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）
６０７ｂ、一部がゲート電極６２０と重なるＬＤＤ領域
を形成する第４の不純物領域（Ｂ）６０７ｃを有する構
造となっている。

【０２５４】第１のｎチャネル型ＴＦＴ６０１には、第
２のテーパー形状を有する導電層がゲート電極６２１と
しての機能を有し、島状半導体層５０５にチャネル形成
領域６０８、ソース領域またはドレイン領域として機能
する第１の不純物領域６０９ａ、ゲート電極６２１と重
ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）
６０９ｂ、一部がゲート電極６２１と重なるＬＤＤ領域
を形成する第２の不純物領域（Ｂ）６０９ｃを有する構
造となっている。チャネル長２〜７μｍに対して、第２
の不純物領域（Ｂ）６０９ｃがゲート電極６２１と重な
る部分の長さは０．１〜０．３μｍとする。このＬovの
長さはゲート電極６２１の厚さとテーパー部の角度から
制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤ
Ｄ領域を形成することにより、ドレイン領域近傍に発生
する高電界を緩和して、ホットキャリアの発生を防ぎ、
ＴＦＴの劣化を防止することができる。

【０２５５】駆動回路の第２のｐチャネル型ＴＦＴ６０
２は同様に、第２のテーパー形状を有する導電層がゲー
ト電極６２２としての機能を有し、島状半導体層５０６
にチャネル形成領域６１０、ソース領域またはドレイン
領域として機能する第３の不純物領域６１１ａ、ゲート
電極６２２と重ならないＬＤＤ領域を形成する第４の不
純物領域（Ａ）６１１ｂ、一部がゲート電極６２２と重
なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）６１
１ｃを有する構造となっている。

【０２５６】駆動回路の第２のｎチャネル型ＴＦＴ６０
３には、第２のテーパー形状を有する導電層がゲート電
極６２３としての機能を有し、島状半導体層５０７にチ
ャネル形成領域６１２、ソース領域またはドレイン領域
として機能する第１の不純物領域６１３ａ、ゲート電極
６２３と重ならないＬＤＤ領域を形成する第２の不純物
領域（Ａ）６１３ｂ、一部がゲート電極６２３と重なる
ＬＤＤ領域を形成する第２の不純物領域（Ｂ）６１３ｃ
を有する構造となっている。第２のｎチャネル型ＴＦＴ
６０１と同様に第２の不純物領域（Ｂ）６１３ｃがゲー
ト電極６２３と重なる部分の長さは０．１〜０．３μｍ
とする。

【０２５７】駆動回路はシフトレジスタ、バッファ等の
ロジック回路やアナログスイッチで形成されるサンプリ
ング回路などを有している。図２１（Ｂ）ではこれらを
形成するＴＦＴを一対のソース・ドレイン間に一つのゲ
ート電極を設けたシングルゲートの構造で示したが、複
数のゲート電極を一対のソース・ドレイン間に設けたマ
ルチゲート構造としても差し支えない。

【０２５８】画素ＴＦＴ６０４には、第２のテーパー形
状を有する導電層がゲート電極６２４としての機能を有
し、島状半導体層５０８にチャネル形成領域６１４ａ、
６１４ｂ、ソース領域またはドレイン領域として機能す
る第１の不純物領域６１５ａ、６１６、６１７ａ、ゲー
ト電極６２４と重ならないＬＤＤ領域を形成する第２の
不純物領域（Ａ）６１５ｂ、一部がゲート電極６２４と
重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）６
１５ｃを有する構造となっている。第２の不純物領域
（Ｂ）６１３ｃがゲート電極６２４と重なる部分の長さ
は０．１〜０．３μｍとする。また、第１の不純物領域
６１７から延在し、第２の不純物領域（Ａ）６１９ｂ、
第２の不純物領域（Ｂ）６１９ｃ、導電型を決定する不
純物元素が添加されていない領域６１８を有する半導体
層と、第３の形状を有するゲート絶縁膜と同層で形成さ
れる絶縁層と、第２のテーパー形状を有する導電層から
形成される容量配線６２５から保持容量６０５が形成さ
れている。

【０２５９】画素ＴＦＴ６０４のゲート電極６２４はゲ
ート絶縁膜５７０を介してその下の島状半導体層５０８
と交差し、さらに複数の島状半導体層に跨って延在して
ゲート信号線を兼ねている。保持容量６０５は、画素Ｔ
ＦＴ６０４のドレイン領域６１７ａから延在する半導体
層とゲート絶縁膜５７０を介して容量配線６２５が重な
る領域で形成されている。この構成において半導体層６
１８には、価電子制御を目的とした不純物元素は添加さ
れていない。

【０２６０】以上の様な構成は、画素ＴＦＴおよび駆動
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体表示装置の動作性能と信頼性を
向上させることを可能としている。さらにゲート電極
を、耐熱性を有する導電性材料で形成することによりＬ
ＤＤ領域やソース領域およびドレイン領域の活性化を容
易としている。さらに、ゲート電極にゲート絶縁膜を介
して重なるＬＤＤ領域を形成する際に、導電型を制御す
る目的で添加した不純物元素に濃度勾配を持たせてＬＤ
Ｄ領域を形成することで、特にドレイン領域近傍におけ
る電界緩和効果が高まることが期待できる。

【０２６１】アクティブマトリクス型の液晶表示装置の
場合、第１のｐチャネル型ＴＦＴ６００と第１のｎチャ
ネル型ＴＦＴ６０１は高速動作を重視するシフトレジス
タ、バッファ、レベルシフトなどを形成するのに用い
る。図２１（Ｂ）ではこれらの回路をロジック回路部と
して表している。第１のｎチャネル型ＴＦＴ６０１の第
２の不純物領域（Ｂ）６０９ｃはホットキャリア対策を
重視した構造となっている。さらに、耐圧を高め動作を
安定化させるために、ロジック回路部のＴＦＴを一対の
ソース・ドレイン間に２つのゲート電極を設けたダブル
ゲート構造にしても良い。ダブルゲート構造のＴＦＴは
本実施例の工程を用いて同様に作製できる。

【０２６２】また、アナログスイッチで構成するサンプ
リング回路には、ロジック回路部と同様な構成の第２の
ｐチャネル型ＴＦＴ６０２と第２のｎチャネル型ＴＦＴ
６０３を適用することができる。サンプリング回路はホ
ットキャリア対策と低オフ電流動作が重視されるので、
サンプリング回路部の第２のｐチャネル型ＴＦＴ６０２
を、一対のソース領域・ドレイン領域間に３つのゲート
電極を設けたトリプルゲート構造にしても良く、このよ
うなＴＦＴは本実施例の工程を用いて同様に作製でき
る。チャネル長は３〜７μｍとして、ゲート電極と重な
るＬＤＤ領域をＬovとしてそのチャネル長方向の長さは
０．１〜０．３μｍとする。

【０２６３】このように、ＴＦＴのゲート電極の構成を
シングルゲート構造とするか、複数のゲート電極を一対
のソース・ドレイン間に設けたマルチゲート構造とする
かは、回路の特性に応じて実施者が適宣選択すれば良
い。

【０２６４】次に、図２２（Ａ）に示すように、図２１
（Ｂ）の状態のアクティブマトリクス基板に柱状スペー
サから成るスペーサを形成する。スペーサは数μｍの粒
子を散布して設ける方法でも良いが、ここでは基板全面
に樹脂膜を形成した後これをパターニングして形成する
方法を採用した。このようなスペーサの材料に限定はな
いが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナ
ーで塗布した後、露光と現像処理によって所定のパター
ンに形成する。さらにクリーンオーブンなどを用いて、
１５０〜２００℃で加熱して硬化させる。このようにし
て作製されるスペーサは露光と現像処理の条件によって
形状を異ならせることができるが、好ましくは、スペー
サの形状は柱状で頂部が平坦な形状となるようにする
と、対向側の基板を合わせたときに液晶パネルとしての
機械的な強度を確保することができる。形状は円錐状、
角錐状など特別の限定はないが、例えば円錐状としたと
きに具体的には、高さを１．２〜５μｍとし、平均半径
を５〜７μｍ、平均半径と底部の半径との比を１対１．
５とする。このとき側面のテーパー角は±１５°以下と
する。

【０２６５】スペーサの配置は任意に決定すれば良い
が、好ましくは、図２２（Ａ）で示すように、画素部に
おいては画素電極５６９のコンタクト部６３１と重ねて
その部分を覆うように柱状スペーサ６５６を形成すると
良い。コンタクト部６３１は平坦性が損なわれこの部分
では液晶がうまく配向しなくなるので、このようにして
コンタクト部６３１にスペーサ用の樹脂を充填する形で
柱状スペーサ６５６を形成することでスペーサ６５６近
傍の電界に乱れによる液晶分子の配向の乱れを防止する
ことができる。また、駆動回路のＴＦＴ上にもスペーサ
６５５ａ〜６５５ｅを形成しておく。このスペーサは駆
動回路部の全面に渡って形成しても良いし、図２２
（Ａ）で示すようにソース線およびドレイン線を覆うよ
うにして設けても良い。

【０２６６】その後、配向膜６５７を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用いる。配向
膜を形成した後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って配向するようにした。画素
部に設けた柱状スペーサ６５６の端部からラビング方向
に対してラビングされない領域が２μｍ以下となるよう
にした。また、ラビング処理では静電気の発生がしばし
ば問題となるが、駆動回路のＴＦＴ上に形成したスペー
サ６５５ａ〜６５５ｅにより静電気からＴＦＴを保護す
る効果を得ることができる。また図には示さないが、配
向膜６５７を先に形成してから、スペーサ６５６、６５
５ａ〜６５５ｅを形成した構成としても良い。

【０２６７】対向側の対向基板６５１には、遮光膜６５
２、透明導電膜６５３および配向膜６５４を形成する。
遮光膜６５２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜
３００nmの厚さで形成する。そして、画素部と駆動回路
が形成されたアクティブマトリクス基板と対向基板とを
シール剤６５８で貼り合わせる。シール剤６５８にはフ
ィラー（図示せず）が混入されていて、このフィラーと
スペーサ６５６、６５５ａ〜６５５ｅによって均一な間
隔を持って２枚の基板が貼り合わせられる。その後、両
基板の間に液晶材料６５９を注入する。液晶材料には公
知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他
に、電場に対して透過率が連続的に変化する電気光学応
答性を示す、無しきい値反強誘電性混合液晶を用いるこ
ともできる。この無しきい値反強誘電性混合液晶には、
Ｖ字型の電気光学応答特性を示すものもある。このよう
にして図２２（Ｂ）に示すアクティブマトリクス型液晶
表示装置が完成する。

【０２６８】本実施例で示した作製方法を用いて形成さ
れたＴＦＴは、半導体層の結晶性が高いため、応答速度
の速さが要求される本発明の半導体表示装置に用いるこ
とは極めて有効である。

【０２６９】本発明の半導体表示装置の作製方法は、本
実施例において説明した作製方法に限定されない。本発
明の半導体表示装置は公知の方法を用いて作成すること
が可能である。

【０２７０】なお本実施例は、実施例１〜５と自由に組
み合わせることが可能である。

【０２７１】（実施例８）本発明は様々な液晶パネルに
用いることができる。即ち、それら液晶パネル（アクテ
ィブマトリクス型液晶ディスプレイ）を表示媒体として
組み込んだ半導体表示装置（電子機器）全てに本発明を
実施できる。

【０２７２】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、ゲーム機、カーナビゲーション、パー
ソナルコンピュータ、携帯情報端末（モバイルコンピュ
ータ、携帯電話または電子書籍等）などが挙げられる。
それらの一例を図２３に示す。

【０２７３】図２３（Ａ）はディスプレイであり、筐体
２００１、支持台２００２、表示部２００３等を含む。
本発明は表示部２００３に適用することができる。

【０２７４】図２３（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本発明を表示部２１０２に適用するこ
とができる。

【０２７５】図２３（Ｃ）は頭部取り付け型のディスプ
レイの一部（右片側）であり、本体２２０１、信号ケー
ブル２２０２、頭部固定バンド２２０３、スクリーン部
２２０４、光学系２２０５、表示部２２０６等を含む。
本発明は表示部２２０６に適用できる。

【０２７６】図２３（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２３０
１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３
０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等
を含む。表示部（ａ）２３０４は主として画像情報を表
示し、表示部（ｂ）２３０５は主として文字情報を表示
するが、本発明の半導体表示装置はこれら表示部（ａ）
２３０４、（ｂ）２３０５に用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。

【０２７７】図２３（Ｅ）はパーソナルコンピュータで
あり、本体２４０１、映像入力部２４０２、表示部２４
０３、キーボード２４０４で構成される。本発明を映像
入力部２４０２、表示部２４０３に適用することができ
る。

【０２７８】図２３（Ｆ）はゴーグル型ディスプレイで
あり、本体２５０１、表示部２５０２、アーム部２５０
３で構成される。本発明は表示部２５０２に適用するこ
とができる。

【０２７９】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜７のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。

【０２８０】（実施例９）本発明はプロジェクター（リ
ア型またはフロント型）に適用することができる。それ
らの一例を図２４及び図２５に示す。

【０２８１】図２４（Ａ）はフロント型プロジェクター
であり、光源光学系及び表示装置７６０１、スクリーン
７６０２で構成される。本発明は表示装置７６０１に適
用することができる。

【０２８２】図２４（Ｂ）はリア型プロジェクターであ
り、本体７７０１、光源光学系及び表示装置７７０２、
ミラー７７０３、ミラー７７０４、スクリーン７７０５
で構成される。本発明は表示装置７７０２に適用するこ
とができる。

【０２８３】なお、図２４（Ｃ）は、図２４（Ａ）及び
図２４（Ｂ）中における光源光学系及び表示装置７６０
１、７７０２の構造の一例を示した図である。光源光学
系及び表示装置７６０１、７７０２は、光源光学系７８
０１、ミラー７８０２、７８０４〜７８０６、ダイクロ
イックミラー７８０３、光学系７８０７、表示装置７８
０８、位相差板７８０９、投射光学系７８１０で構成さ
れる。投射光学系７８１０は、投射レンズを備えた複数
の光学レンズで構成される。この構成は、表示装置７８
０８を三つ使用しているため三板式と呼ばれている。ま
た、図２４（Ｃ）中において矢印で示した光路に実施者
が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、ＩＲフィルム等を設
けてもよい。

【０２８４】また、図２４（Ｄ）は、図２４（Ｃ）中に
おける光源光学系７８０１の構造の一例を示した図であ
る。本実施例では、光源光学系７８０１は、リフレクタ
ー７８１１、光源７８１２、レンズアレイ７８１３、７
８１４、偏光変換素子７８１５、集光レンズ７８１６で
構成される。なお、図２４（Ｄ）に示した光源光学系は
一例であって、この構成に限定されない。例えば、光源
光学系に実施者が適宜、光学レンズや、偏光機能を有す
るフィルムや、位相差を調節するフィルム、ＩＲフィル
ム等を設けてもよい。

【０２８５】図２４（Ｃ）は三板式の例を示したが、図
２５（Ａ）は単板式の一例を示した図である。図２５
（Ａ）に示した光源光学系及び表示装置は、光源光学系
７９０１、表示装置７９０２、投射光学系７９０３、位
相差板７９０４で構成される。投射光学系７９０３は、
投射レンズを備えた複数の光学レンズで構成される。図
２５（Ａ）に示した光源光学系及び表示装置は図２４
（Ａ）及び図２４（Ｂ）中における光源光学系及び表示
装置７６０１、７７０２に適用できる。また、光源光学
系７９０１は図２４（Ｄ）に示した光源光学系を用いれ
ばよい。なお、表示装置７９０２にはカラーフィルター
（図示しない）が設けられており、表示映像をカラー化
している。

【０２８６】また、図２５（Ｂ）に示した光源光学系及
び表示装置は、図２５（Ａ）の応用例であり、カラーフ
ィルターを設ける代わりに、ＲＧＢの回転カラーフィル
ター円板７９０５を用いて表示映像をカラー化してい
る。図２５（Ｂ）に示した光源光学系及び表示装置は図
２４（Ａ）及び図２４（Ｂ）中における光源光学系及び
表示装置７６０１、７７０２に適用できる。

【０２８７】また、図２５（Ｃ）に示した光源光学系及
び表示装置は、カラーフィルターレス単板式と呼ばれて
いる。この方式は、表示装置７９１６にマイクロレンズ
アレイ７９１５を設け、ダイクロイックミラー（緑）７
９１２、ダイクロイックミラー（赤）７９１３、ダイク
ロイックミラー（青）７９１４を用いて表示映像をカラ
ー化している。投射光学系７９１７は、投射レンズを備
えた複数の光学レンズで構成される。図２５（Ｃ）に示
した光源光学系及び表示装置は図２４（Ａ）及び図２４
（Ｂ）中における光源光学系及び表示装置７６０１、７
７０２に適用できる。また、光源光学系７９１１として
は、光源の他に結合レンズ、コリメータレンズを用いた
光学系を用いればよい。

【０２８８】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜７のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。

【０２８９】

【発明の効果】本発明は上記構成によって、ＩＣに入力
される映像信号の周波数を高くすることなくフレーム周
波数を高くすることができるため、映像信号を生成して
いる電子機器に負担をかけることなく、観察者にチラツ
キや縦縞、横縞及び斜め縞が視認されにくい、鮮明で高
精細な画像の表示を行うことができる。

【０２９０】また、本発明で特にフレーム反転を用いる
ことによって、隣接画素間にディスクリネーションと呼
ばれる現象縞が発生するのを抑え、表示画面全体の明る
さが低減されるのを防ぐことができる。

【０２９１】さらに、連続する２つの各フレーム期間に
おいて、各画素に入力される表示信号の電位は対向電極
の電位（対向電位）を基準として反転しているので、画
素部に同じ映像が表示される。上記構成により、各画素
に入力される表示信号の電位の時間的な平均が対向電位
により近くなり、各フレーム期間において異なる表示信
号を各画素に入力している場合に比べて、液晶の劣化を
防ぐのにより有効である。

【図面の簡単な説明】

【図１】本発明の半導体表示装置が有するフレームレ
ート変換部のブロック図。

【図２】フレーム周波数変換部のブロック図。

【図３】ＳＤＲＡＭの映像信号の書き込みと読み出し
のタイミングを示す図。

【図４】本発明の半導体表示装置の画素部及び駆動回
路の図と画素のパターン図。

【図５】画素部における選択信号と表示信号のタイミ
ングチャート。

【図６】フレーム反転駆動時の画素部に入力される表
示信号の極性を示すパターン図。

【図７】ソースライン反転駆動時の画素部に入力され
る表示信号の極性を示すパターン図。

【図８】ゲートライン反転駆動時の画素部に入力され
る表示信号の極性を示すパターン図。

【図９】ドット反転駆動時の画素部に入力される表示
信号の極性を示すパターン図。

【図１０】ＳＤＲＡＭの映像信号の書き込みと読み出
しのタイミングを示す図。

【図１１】ＳＤＲＡＭの映像信号の書き込みと読み出
しのタイミングを示す図。

【図１２】本発明の半導体表示装置が有するフレーム
レート変換部のブロック図。

【図１３】ＳＤＲＡＭの映像信号の書き込みと読み出
しのタイミングを示す図。

【図１４】本発明のアナログ駆動の半導体表示装置の
画素部及び駆動回路の図。

【図１５】ソース信号線駆動回路の回路図。

【図１６】アナログスイッチとレベルシフトの回路
図。

【図１７】本発明の半導体表示装置が有するフレーム
レート変換部のブロック図。

【図１８】本発明のデジタル駆動の半導体表示装置の
画素部及び駆動回路の図。

【図１９】半導体表示装置の作製行程を示す図。

【図２０】半導体表示装置の作製行程を示す図。

【図２１】半導体表示装置の作製行程を示す図。

【図２２】半導体表示装置の作製行程を示す図。

【図２３】本発明を適用した電子機器の図。

【図２４】本発明を適用したプロジェクターの図。

【図２５】本発明を適用したプロジェクターの図。

【図２６】アクティブマトリクス型液晶表示装置の上
面図、及び画素の配置を示す図。

【図２７】交流化駆動における極性パターンを示す
図。

【図２８】従来のフレーム反転駆動のタイミングチャ
ート図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６３１Ｇ０９Ｇ 3/20 ６３１Ｂ６５０６５０Ｊ６８０６８０Ｖ (72)発明者井上昇神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内Ｆターム(参考） 2H092 JA24 NA01 PA06 2H093 NA16 NA33 NC13 NC24 NC34 ND10 5C006 AC07 AC24 AC28 AF04 AF05 AF44 BB16 BC16 BF02 EC11 EC13 FA23 5C080 AA10 BB05 DD01 DD06 EE32 FF11 JJ01 JJ02 JJ03 JJ04 JJ06 KK02 KK43

Claims

【特許請求の範囲】

【請求項１】複数のスイッチング素子と、複数の画素電
極と、対向電極と、フレームレート変換部とを有する半
導体表示装置において、前記複数のスイッチング素子を介して前記複数の画素電
極に表示信号が入力されており、前記複数の画素電極に入力される全ての表示信号は、各
フレーム期間中、前記対向電極の電位を基準として同じ
極性を有しており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置。
【請求項２】複数のスイッチング素子と、複数の画素電
極と、対向電極と、複数のソース信号線と、フレームレ
ート変換部とを有する半導体表示装置において、前記複数のソース信号線に入力される表示信号は、前記
複数のスイッチング素子を介して前記複数の画素電極に
入力され、各フレーム期間中、前記複数のソース信号線の隣り合う
ソース信号線には、前記対向電極の電位を基準として互
いに逆の極性を有する表示信号が入力されており、かつ
前記複数のソース信号線のそれぞれに入力される表示信
号は、前記対向電極の電位を基準として常に同じ極性を
有しており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置。
【請求項３】複数のスイッチング素子と、複数の画素電
極と、対向電極と、複数のソース信号線と、フレームレ
ート変換部とを有する半導体表示装置において、前記複数のソース信号線に入力される表示信号は、前記
複数のスイッチング素子を介して前記複数の画素電極に
入力され、各ライン期間中、前記複数のソース信号線の全てに入力
される表示信号は、前記対向電極の電位を基準として常
に同じ極性を有しており、隣接しているライン期間において、前記複数のソース信
号線に入力される表示信号の極性は、前記対向電極の電
位を基準として互いに反転しており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置。
【請求項４】複数のスイッチング素子と、複数の画素電
極と、対向電極と、複数のソース信号線と、フレームレ
ート変換部とを有する半導体表示装置において、前記複数のソース信号線に入力される表示信号は、前記
複数のスイッチング素子を介して前記複数の画素電極に
入力され、各フレーム期間中、前記複数のソース信号線の隣り合う
ソース信号線には、前記対向電極の電位を基準として互
いに逆の極性を有する表示信号が入力されており、隣接しているライン期間において、前記複数のソース信
号線に入力される表示信号の極性は、前記対向電極の電
位を基準として互いに反転しており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置。
【請求項５】複数の画素を有する画素部と、ソース信号
線駆動回路と、フレームレート変換部とを有する半導体
表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は共にソース信
号線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記スイッチング素子
を介して前記画素電極に入力され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つへの映像信号の書き込みと前記１つのＲＡＭ、また
は前記複数のＲＡＭのいずれか１つに映像信号を書き込
む期間は、前記書き込まれた映像信号が１回目に読み出
される期間及び２回目に読み出される期間よりも長いこ
とを特徴とする半導体表示装置。
【請求項６】複数の画素を有する画素部と、ソース信号
線駆動回路と、フレームレート変換部とを有する半導体
表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は、共にＤ／Ａ
変換回路においてアナログに変換されてからソース信号
線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記スイッチング素子
を介して前記画素電極に入力され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項７】複数の画素を有する画素部と、ソース信号
線駆動回路と、フレームレート変換部とを有する半導体
表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は共にソース信
号線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記スイッチング素子
を介して前記画素電極に入力され、前記画素電極に入力される全ての表示信号は、各フレー
ム期間中、前記対向電極の電位を基準として同じ極性を
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項８】複数の画素を有する画素部と、ソース信号
線駆動回路と、フレームレート変換部とを有する半導体
表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は共にＤ／Ａ変
換回路においてアナログに変換されてからソース信号線
駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記スイッチング素子
を介して前記画素電極に入力され、前記画素電極に入力される全ての表示信号は、各フレー
ム期間中、前記対向電極の電位を基準として同じ極性を
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項９】複数の画素を有する画素部と、ソース信号
線駆動回路と、複数のソース信号線と、フレームレート
変換部とを有する半導体表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は共にソース信
号線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記複数のソース信号
線及び前記スイッチング素子を介して前記画素電極に入
力され、各フレーム期間中、前記複数のソース信号線の隣り合う
ソース信号線には、前記対向電極の電位を基準として互
いに逆の極性を有する表示信号が入力されており、かつ
前記複数のソース信号線のそれぞれに入力される表示信
号は、前記対向電極の電位を基準として常に同じ極性を
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項１０】複数の画素を有する画素部と、ソース信
号線駆動回路と、複数のソース信号線と、フレームレー
ト変換部とを有する半導体表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は、共にＤ／Ａ
変換回路においてアナログに変換されてからソース信号
線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記複数のソース信号
線及び前記スイッチング素子を介して前記画素電極に入
力され、各フレーム期間中、前記複数のソース信号線の隣り合う
ソース信号線には、前記対向電極の電位を基準として互
いに逆の極性を有する表示信号が入力されており、かつ
前記複数のソース信号線のそれぞれに入力される表示信
号は、前記対向電極の電位を基準として常に同じ極性を
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項１１】複数の画素を有する画素部と、ソース信
号線駆動回路と、複数のソース信号線と、フレームレー
ト変換部とを有する半導体表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は共にソース信
号線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記複数のソース信号
線及び前記スイッチング素子を介して前記画素電極に入
力され、各ライン期間中、前記複数のソース信号線の全てに入力
される表示信号は、前記対向電極の電位を基準として常
に同じ極性を有しており、隣接しているライン期間において、前記複数のソース信
号線に入力される表示信号の極性は、前記対向電極の電
位を基準として互いに反転しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項１２】複数の画素を有する画素部と、ソース信
号線駆動回路と、フレームレート変換部とを有する半導
体表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は、共にＤ／Ａ
変換回路においてアナログに変換されてからソース信号
線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記スイッチング素子
を介して前記画素電極に入力され、各ライン期間中、前記複数のソース信号線の全てに入力
される表示信号は、前記対向電極の電位を基準として常
に同じ極性を有しており、隣接しているライン期間において、前記複数のソース信
号線に入力される表示信号の極性は、前記対向電極の電
位を基準として互いに反転しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項１３】複数の画素を有する画素部と、ソース信
号線駆動回路と、複数のソース信号線と、フレームレー
ト変換部とを有する半導体表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は共にソース信
号線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記スイッチング素子
を介して前記画素電極に入力され、各フレーム期間中、前記複数のソース信号線の隣り合う
ソース信号線には、前記対向電極の電位を基準として互
いに逆の極性を有する表示信号が入力されており、隣接しているライン期間において、前記複数のソース信
号線に入力される表示信号の極性は、前記対向電極の電
位を基準として互いに反転しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項１４】複数の画素を有する画素部と、ソース信
号線駆動回路と、複数のソース信号線と、フレームレー
ト変換部とを有する半導体表示装置であって、前記複数の画素は、スイッチング素子と、画素電極と、
対向電極とをそれぞれ有しており、前記フレームレート変換部は１つまたは複数のＲＡＭを
有しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号が書き込まれ、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに書き込まれた映像信号は２回ずつ読み出され、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つから２回ずつ読み出された映像信号は、共にＤ／Ａ
変換回路においてアナログに変換されてからソース信号
線駆動回路に入力され、前記ソース信号線駆動回路によって２つの表示信号が生
成され、前記２つの表示信号は互いに極性が反転しており、前記生成された２つの表示信号は前記スイッチング素子
を介して前記画素電極に入力され、各フレーム期間中、前記複数のソース信号線の隣り合う
ソース信号線には、前記対向電極の電位を基準として互
いに逆の極性を有する表示信号が入力されており、隣接しているライン期間において、前記複数のソース信
号線に入力される表示信号の極性は、前記対向電極の電
位を基準として互いに反転しており、前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか
１つに映像信号を書き込む期間は、前記書き込まれた映
像信号が１回目に読み出される期間及び２回目に読み出
される期間よりも長いことを特徴とする半導体表示装
置。
【請求項１５】請求項５乃至請求項１４のいずれか１項
において、前記ＲＡＭはＳＲＡＭ、ＤＲＡＭまたはＳＤ
ＲＡＭであることを特徴とする半導体表示装置。
【請求項１６】請求項１乃至請求項１５のいずれか１項
において、前記スイッチング素子は、単結晶シリコンを
用いて形成されたトランジスタ、多結晶シリコンを用い
て形成された薄膜トランジスタまたはアモルファスシリ
コンを用いて形成された薄膜トランジスタであることを
特徴とする半導体表示装置。
【請求項１７】請求項１乃至請求項１６のいずれか１項
に記載の前記半導体表示装置を用いたコンピュータ。
【請求項１８】請求項１乃至請求項１６のいずれか１項
に記載の前記半導体表示装置を用いたビデオカメラ。
【請求項１９】請求項１乃至請求項１６のいずれか１項
に記載の前記半導体表示装置を用いたＤＶＤプレーヤ
ー。
【請求項２０】複数のスイッチング素子と、複数の画素
電極と、対向電極と、フレームレート変換部とを有する
半導体表示装置の駆動方法において、前記複数のスイッチング素子を介して前記複数の画素電
極に表示信号が入力されており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の極性を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置の駆動方法。
【請求項２１】複数のスイッチング素子と、複数の画素
電極と、対向電極と、フレームレート変換部とを有する
半導体表示装置の駆動方法において、前記複数のスイッチング素子を介して前記複数の画素電
極に表示信号が入力されており、前記複数の画素電極に入力される全ての表示信号は、各
フレーム期間中、前記対向電極の電位を基準として同じ
極性を有しており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置の駆動方法。
【請求項２２】複数のスイッチング素子と、複数の画素
電極と、対向電極と、複数のソース信号線と、フレーム
レート変換部とを有する半導体表示装置の駆動方法にお
いて、前記複数のソース信号線に入力される表示信号
は、前記複数のスイッチング素子を介して前記複数の画
素電極に入力され、各フレーム期間中、前記複数のソース信号線の隣り合う
ソース信号線には、前記対向電極の電位を基準として互
いに逆の極性を有する表示信号が入力されており、かつ
前記複数のソース信号線のそれぞれに入力される表示信
号は、前記対向電極の電位を基準として常に同じ極性を
有しており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置の駆動方法。
【請求項２３】複数のスイッチング素子と、複数の画素
電極と、対向電極と、複数のソース信号線と、フレーム
レート変換部とを有する半導体表示装置の駆動方法にお
いて、前記複数のソース信号線に入力される表示信号は、前記
複数のスイッチング素子を介して前記複数の画素電極に
入力され、各ライン期間中、前記複数のソース信号線の全てに入力
される表示信号は、前記対向電極の電位を基準として常
に同じ極性を有しており、隣接しているライン期間において、前記複数のソース信
号線に入力される表示信号の極性は、前記対向電極の電
位を基準として互いに反転しており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置の駆動方法。
【請求項２４】複数のスイッチング素子と、複数の画素
電極と、対向電極と、複数のソース信号線と、フレーム
レート変換部とを有する半導体表示装置の駆動方法にお
いて、前記複数のソース信号線に入力される表示信号は、前記
複数のスイッチング素子を介して前記複数の画素電極に
入力され、各フレーム期間中、前記複数のソース信号線の隣り合う
ソース信号線には、前記対向電極の電位を基準として互
いに逆の極性を有する表示信号が入力されており、隣接しているライン期間において、前記複数のソース信
号線に入力される表示信号の極性は、前記対向電極の電
位を基準として互いに反転しており、前記フレームレート変換部は前記表示信号に同期して動
作しており、隣接している任意の２つのフレーム期間のうち、後に出
現するフレーム期間において前記複数の画素電極に入力
される表示信号は、先に出現するフレーム期間において
前記複数の画素電極に入力される表示信号の電位を前記
対向電極の電位を基準として反転させた信号であること
を特徴とする半導体表示装置の駆動方法。