JP2002094496A - クロック生成方法およびクロック生成装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 周波数の異なる複数のマスタークロックを選
択的に分周する場合に、マスタークロックの切り換えの
前後で分周クロックの周波数が一定となるようにする。 【解決手段】 カウンタ２１は、セレクタ３からクロッ
クＭＣＡが選択されるときには１／１４７分周回路とし
て機能させ、セレクタ３からクロックＭＣＢが選択され
るときには１／１６０分周回路として機能させて、最上
位ビット出力として１５３．６ｋＨｚの分周クロックＲ
ＥＦを得ＰＬＬ６に供給して２７ＭＨｚのクロックＶＣ
Ｌを得る。ＣＤやビデオＣＤの再生時には低レベル、Ｄ
ＶＤの再生時には高レベルとなる切換信号ＳＥＬをＤフ
リップフロップ２４でラッチして、切換信号ＳＥＬのレ
ベルが変化した直後のカウンタ２１の出力ＣＮＴが１２
７に達した時点でレベルが変化する切換信号ＳＥＬＤを
得、セレクタ３，２６，２７を切り換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＤＶＤ（Ｄｉｇ
ｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｃ，Ｄｉｇｉｔａｌ Ｖ
ｅｒｓａｔｉｌｅ Ｄｉｓｃ）プレーヤなどのデジタル
電子機器に用いるクロック生成方法およびクロック生成
装置に関する。

【０００２】

【従来の技術】ＤＶＤプレーヤには、ＤＶＤだけでな
く、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）やビデオＣＤも
再生できるものがある。しかし、音声サンプリング周波
数は、ＤＶＤでは４８ｋＨｚであるのに対し、ＣＤやビ
デオＣＤでは４４．１ｋＨｚであるとともに、ＤＶＤや
ビデオＣＤのビデオ処理用には、オーディオ処理用のク
ロックに同期した２７ＭＨｚのクロックを必要とする。

【０００３】そこで、ＣＤやビデオＣＤを再生できるＤ
ＶＤプレーヤでは、例えば、ＤＶＤの再生時には、４８
ｋＨｚの５１２倍の２４．５７６ＭＨｚのマスタークロ
ックを、ＣＤやビデオＣＤの再生時には、４４．１ｋＨ
ｚの５１２倍の２２．５７９２ＭＨｚのマスタークロッ
クを、それぞれオーディオ処理部に供給するとともに、
ＤＶＤの再生時には、上記の２４．５７６ＭＨｚのマス
タークロックを１／１６０に分周し、ＣＤやビデオＣＤ
の再生時には、上記の２２．５７９２ＭＨｚのマスター
クロックを１／１４７に分周して、それぞれ１５３．６
ｋＨｚの分周クロックを生成し、この分周クロックから
ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）によっ
て２７ＭＨｚのクロックを生成して、ビデオ処理部に供
給する。

【０００４】図５は、従来の、このようなクロック生成
装置の一例を示す。このクロック生成装置では、水晶発
振器１から、２２．５７９２ＭＨｚのマスタークロック
ＭＣＡが得られ、水晶発振器２から、２４．５７６ＭＨ
ｚのマスタークロックＭＣＢが得られて、それぞれセレ
クタ３に供給され、セレクタ３が、コントローラ４から
の切換信号ＳＥＬによって切り換えられる。

【０００５】切換信号ＳＥＬは、例えば、ＣＤやビデオ
ＣＤの再生時には低レベル、ＤＶＤの再生時には高レベ
ルとされて、セレクタ３から、ＣＤやビデオＣＤの再生
時には２２．５７９２ＭＨｚのマスタークロックＭＣＡ
が、ＤＶＤの再生時には２４．５７６ＭＨｚのマスター
クロックＭＣＢが、それぞれ選択され、その選択された
マスタークロックＡＣＬが、オーディオ処理部５に供給
される。

【０００６】一方、水晶発振器１からの２２．５７９２
ＭＨｚのマスタークロックＭＣＡが、カウンタ１１のク
ロック端子に供給され、水晶発振器２からの２４．５７
６ＭＨｚのマスタークロックＭＣＢが、カウンタ１２の
クロック端子に供給される。カウンタ１１は、１／１４
７分周回路として機能し、カウンタ１２は、１／１６０
分周回路として機能するもので、カウンタ１１からは、
１５３．６ｋＨｚの分周クロックＣＮＡが得られ、カウ
ンタ１２からも、１５３．６ｋＨｚの分周クロックＣＮ
Ｂが得られる。

【０００７】これら分周クロックＣＮＡおよびＣＮＢ
が、それぞれセレクタ１３に供給され、セレクタ１３
が、コントローラ４からの切換信号ＳＥＬによってセレ
クタ３と同様に切り換えられて、セレクタ１３から、Ｃ
ＤやビデオＣＤの再生時には、分周クロックＣＮＡが選
択され、ＤＶＤの再生時には、分周クロックＣＮＢが選
択される。

【０００８】このセレクタ１３から選択された１５３．
６ｋＨｚの分周クロックは、リファレンスクロックＲＥ
ＦとしてＰＬＬ６に供給されて、ＰＬＬ６から、リファ
レンスクロックＲＥＦに同期した、すなわちオーディオ
処理部５に供給されるクロックＡＣＬに同期した２７Ｍ
ＨｚのクロックＶＣＬが得られ、このクロックＶＣＬが
ビデオ処理部７に供給される。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た従来のクロック生成装置では、セレクタ１３の切り換
え時点の前後において、セレクタ１３からＰＬＬ６に入
力されるリファレンスクロックＲＥＦの周波数が１５
３．６ｋＨｚに対して変化し、そのため、セレクタ１３
の切り換え時点の直後において、ＰＬＬ６からビデオ処
理部７に供給されるクロックＶＣＬの周波数が２７ＭＨ
ｚに対して変化してしまう。

【００１０】例えば、２２．５７９２ＭＨｚのマスター
クロックＭＣＡがカウンタ１１で分周されて得られる１
５３．６ｋＨｚの分周クロックＣＮＡと、２４．５７６
ＭＨｚのマスタークロックＭＣＢがカウンタ１２で分周
されて得られる１５３．６ｋＨｚの分周クロックＣＮＢ
が、切換信号ＳＥＬが低レベルから高レベルに変化する
時点ｔ１の前後において、図６（Ａ）に示すような位相
関係にある場合には、時点ｔ１の直前から直後にかけて
の期間において、リファレンスクロックＲＥＦの周期
が、１５３．６ｋＨｚに対応する正常な周期より短くな
る。

【００１１】そのため、ＰＬＬ６では、時点ｔ１後の時
点ｔ２で、リファレンスクロックＲＥＦの周期が短くな
った（周波数が高くなった）ことを検出すると、それに
合わせるように出力のクロックＶＣＬの周波数ｆｖを２
７ＭＨｚより高くし、時点ｔ２後の時点ｔ３で、リファ
レンスクロックＲＥＦの周期（周波数）が正常に戻った
ことを検出すると、それに合わせるように出力のクロッ
クＶＣＬの周波数ｆｖを２７ＭＨｚに戻す、という位相
同期が行われる。したがって、時点ｔ２後のある期間に
おいて、ビデオ処理部７に供給されるクロックＶＣＬの
周波数ｆｖが正常な２７ＭＨｚより高くなる。

【００１２】分周クロックＣＮＡと分周クロックＣＮＢ
が、切換信号ＳＥＬが低レベルから高レベルに変化する
時点ｔ１の前後において、図６（Ｂ）に示すような位相
関係にある場合には、時点ｔ１の直前から直後にかけて
の期間において、リファレンスクロックＲＥＦの周期
が、１５３．６ｋＨｚに対応する正常な周期より長くな
る。

【００１３】そのため、ＰＬＬ６では、時点ｔ１後の時
点ｔ２で、リファレンスクロックＲＥＦの周期が長くな
った（周波数が低くなった）ことを検出すると、それに
合わせるように出力のクロックＶＣＬの周波数を２７Ｍ
Ｈｚより低くし、時点ｔ２後の時点ｔ３で、リファレン
スクロックＲＥＦの周期（周波数）が正常に戻ったこと
を検出すると、それに合わせるように出力のクロックＶ
ＣＬの周波数を２７ＭＨｚに戻す、という位相同期が行
われる。したがって、図６（Ｂ）では省略したが、時点
ｔ２後のある期間において、ビデオ処理部７に供給され
るクロックＶＣＬの周波数が正常な２７ＭＨｚより低く
なる。

【００１４】図６の場合とは逆に、切換信号ＳＥＬが高
レベルから低レベルに変化する場合にも、同様に、その
変化する時点の前後において、リファレンスクロックＲ
ＥＦの周期が、１５３．６ｋＨｚに対応する正常な周期
より短くまたは長くなり、その後のある期間において、
ビデオ処理部７に供給されるクロックＶＣＬの周波数が
正常な２７ＭＨｚより高くまたは低くなる。

【００１５】そして、このように切換信号ＳＥＬのレベ
ルが変化した直後において、ビデオ処理部７に供給され
るクロックＶＣＬの周波数が２７ＭＨｚに対して変化す
ると、ＣＤやビデオＣＤの再生からＤＶＤの再生に切り
換えられる場合には、ディスプレイ上に表示されるＤＶ
Ｄの再生画像が乱れ、逆にＤＶＤの再生からＣＤやビデ
オＣＤの再生に切り換えられる場合には、ＣＤ再生用に
プレーヤ内の記憶素子に記憶された画像データによって
ディスプレイ上に背景画として表示される静止画やグラ
フィックス画像、またはディスプレイ上に表示されるビ
デオＣＤの再生画像が乱れてしまう。

【００１６】そこで、この発明は、周波数の異なる複数
のマスタークロックを切り換えて、ある用途に用いられ
るマスタークロックを選択するとともに、その選択に合
わせて複数のマスタークロックを選択的に分周して、別
の用途に用いられる分周クロックを生成する場合におい
て、マスタークロックの切り換えの前後において分周ク
ロックの周波数が一定となって、分周クロックの用途に
おいて安定な動作が行われるようにしたものである。

【００１７】

【課題を解決するための手段】この発明の第１のクロッ
ク生成方法では、周波数の異なる複数のマスタークロッ
クを、その分周用のカウンタの出力が所定値に達した時
点で切り換えて、一つのマスタークロックを選択し、そ
の選択したマスタークロックを、前記カウンタで分周し
て、分周クロックを生成するとともに、選択するマスタ
ークロックの周波数にかかわらず、前記分周クロックの
周波数が一定となるように、前記カウンタの出力を、前
記所定値を挟む、選択するマスタークロックの周波数に
応じた２つの値の間で変化させる。

【００１８】この発明の第２のクロック生成方法では、
周波数の異なる複数のマスタークロックを切り換えて、
一つのマスタークロックを選択し、前記複数のマスター
クロックを、それぞれに対応するカウンタで、それぞれ
分周して、複数の分周クロックを生成し、その複数の分
周クロックを、前記マスタークロックの切り換えタイミ
ングで切り換えて、一つの分周クロックを選択するとと
もに、前記それぞれのカウンタの出力が所定値に達した
時、前記それぞれのカウンタに同時に、前記複数の分周
クロックの周波数が同一となる値をロードする。

【００１９】上記の第１のクロック生成方法では、カウ
ンタによって生成される分周クロックに同期して、その
立ち上がりエッジまたは立ち下がりエッジの時点でマス
タークロックが切り換えられるので、マスタークロック
の切り換え時点の前後において、分周クロックの周波数
および周期が変化することがない。

【００２０】上記の第２のクロック生成方法では、それ
ぞれのカウンタによって生成される複数の分周クロック
の位相が一致するので、マスタークロックの切り換え時
点の前後において、選択後の分周クロックの周波数およ
び周期が変化することがない。

【００２１】

【発明の実施の形態】〔第１の実施形態〕図１は、この
発明のクロック生成装置の第１の例を示し、上述したＣ
ＤやビデオＣＤも再生できるＤＶＤプレーヤに搭載され
るクロック生成装置の場合である。

【００２２】この例では、水晶発振器１からの２２．５
７９２ＭＨｚ（＝５１２×４４．１ｋＨｚ）のマスター
クロックＭＣＡ、および水晶発振器２からの２４．５７
６ＭＨｚ（＝５１２×４８ｋＨｚ）のマスタークロック
ＭＣＢが、それぞれセレクタ３に供給され、セレクタ３
が後述のように切り換えられて、セレクタ３から、２
２．５７９２ＭＨｚのマスタークロックＭＣＡまたは２
４．５７６ＭＨｚのマスタークロックＭＣＢが選択さ
れ、その選択されたマスタークロックＡＣＬが、オーデ
ィオ処理部５に供給される。

【００２３】また、この例では、セレクタ３から選択さ
れた２２．５７９２ＭＨｚまたは２４．５７６ＭＨｚの
マスタークロックＡＣＬが、カウンタ２１のクロック端
子に供給される。カウンタ２１は、８ビット構成で、後
述のように、セレクタ３から２２．５７９２ＭＨｚのマ
スタークロックＭＣＡが選択されるときには、１／１４
７分周回路として機能し、セレクタ３から２４．５７６
ＭＨｚのマスタークロックＭＣＢが選択されるときに
は、１／１６０分周回路として機能して、最上位ビット
出力ＣＮＴ〔７〕として、１５３．６ｋＨｚの分周クロ
ック、すなわちリファレンスクロックＲＥＦが得られ
る。

【００２４】このリファレンスクロックＲＥＦが、ＰＬ
Ｌ６に供給されて、ＰＬＬ６から、リファレンスクロッ
クＲＥＦに同期した、すなわちオーディオ処理部５に供
給されるクロックＡＣＬに同期した２７ＭＨｚのクロッ
クＶＣＬが得られ、このクロックＶＣＬがビデオ処理部
７に供給される。

【００２５】さらに、この例では、一致検出回路２３に
おいて、カウンタ２１の出力ＣＮＴが固定データＤｓの
１２７の値と比較されて、出力ＣＮＴが１２７に達した
時、一致検出回路２３から一致検出パルスＳＥＮが得ら
れる。

【００２６】この一致検出パルスＳＥＮが、Ｄフリップ
フロップ２４のイネーブル端子に供給され、コントロー
ラ４からの切換信号ＳＥＬが、Ｄフリップフロップ２４
のデータ端子に供給され、セレクタ３からの２２．５７
９２ＭＨｚまたは２４．５７６ＭＨｚのマスタークロッ
クＡＣＬが、Ｄフリップフロップ２４のクロック端子に
供給される。

【００２７】コントローラ４からの切換信号ＳＥＬは、
例えば、ＣＤやビデオＣＤの再生時には低レベル、ＤＶ
Ｄの再生時には高レベルとされるもので、Ｄフリップフ
ロップ２４では、この切換信号ＳＥＬの、一致検出パル
スＳＥＮのパルス幅の期間中のマスタークロックＡＣＬ
の立ち上がりエッジでのレベルが読み取られる。

【００２８】したがって、Ｄフリップフロップ２４の出
力の切換信号ＳＥＬＤとして、カウンタ２１の出力ＣＮ
Ｔに同期した、図２に示すように、コントローラ４から
の切換信号ＳＥＬが低レベルから高レベルに変化する時
点ｔａの直後の、カウンタ２１の出力ＣＮＴが１２７に
達した時点ｔｂで、低レベルから高レベルに変化し、図
２には示していないが、コントローラ４からの切換信号
ＳＥＬが高レベルから低レベルに変化する時点の直後
の、カウンタ２１の出力ＣＮＴが１２７に達した時点
で、高レベルから低レベルに変化する信号が得られる。

【００２９】そして、この例では、このＤフリップフロ
ップ２４の出力の切換信号ＳＥＬＤによって、セレクタ
３が切り換えられて、切換信号ＳＥＬＤが低レベルのと
きには、セレクタ３から２２．５７９２ＭＨｚのマスタ
ークロックＭＣＡが選択され、切換信号ＳＥＬＤが高レ
ベルのときには、セレクタ３から２４．５７６ＭＨｚの
マスタークロックＭＣＢが選択される。

【００３０】さらに、この例では、一致検出回路２５に
おいて、カウンタ２１の出力ＣＮＴが、セレクタ２６か
ら選択される固定データＤａの２０１の値または固定デ
ータＤｂの２０７の値と比較されて、出力ＣＮＴが２０
１または２０７に達した時、一致検出回路２５から一致
検出パルスＬＥＮが得られ、これがカウンタ２１のロー
ドイネーブル端子に供給されるとともに、セレクタ２７
から選択される固定データＤｃの５５の値または固定デ
ータＤｄの４８の値が、カウンタ２１のロードデータ端
子に供給され、Ｄフリップフロップ２４の出力の切換信
号ＳＥＬＤによって、切換信号ＳＥＬＤが低レベルのと
きには、セレクタ２６および２７からデータＤａおよび
Ｄｃが選択され、切換信号ＳＥＬＤが高レベルのときに
は、セレクタ２６および２７からデータＤｂおよびＤｄ
が選択される。

【００３１】したがって、図２に示すように、切換信号
ＳＥＬＤが低レベルのときには、カウンタ２１は、出力
ＣＮＴが２０１に達すると、出力ＣＮＴが５５にロード
されて、出力ＣＮＴが５５から２０１に向けて、セレク
タ３から選択されたマスタークロックＡＣＬ、すなわち
２２．５７９２ＭＨｚ（＝５１２×４４．１ｋＨｚ）の
マスタークロックＭＣＡの１クロックごとに増加して、
１／１４７分周回路として機能するとともに、出力ＣＮ
Ｔが１２８から２０１までのマスタークロックＭＣＡの
７４クロックの期間では、最上位ビット出力ＣＮＴ
〔７〕が高レベルとなり、出力ＣＮＴが５５から１２７
までのマスタークロックＭＣＡの７３クロックの期間で
は、最上位ビット出力ＣＮＴ〔７〕が低レベルとなっ
て、リファレンスクロックＲＥＦとして、デューティ比
がほぼ５０％の１５３．６ｋＨｚの分周クロックが得ら
れる。

【００３２】一方、切換信号ＳＥＬＤが高レベルのとき
には、カウンタ２１は、出力ＣＮＴが２０７に達する
と、出力ＣＮＴが４８にロードされて、出力ＣＮＴが４
８から２０７に向けて、セレクタ３から選択されたマス
タークロックＡＣＬ、すなわち２４．５７６ＭＨｚ（＝
５１２×４８ｋＨｚ）のマスタークロックＭＣＢの１ク
ロックごとに増加して、１／１６０分周回路として機能
するとともに、出力ＣＮＴが１２８から２０７までのマ
スタークロックＭＣＢの８０クロックの期間では、最上
位ビット出力ＣＮＴ〔７〕が高レベルとなり、出力ＣＮ
Ｔが４８から１２７までのマスタークロックＭＣＢの８
０クロックの期間では、最上位ビット出力ＣＮＴ〔７〕
が低レベルとなって、リファレンスクロックＲＥＦとし
て、デューティ比が５０％の１５３．６ｋＨｚの分周ク
ロックが得られる。

【００３３】しかも、切換信号ＳＥＬＤは、コントロー
ラ４からの切換信号ＳＥＬが低レベルから高レベルに変
化する時点ｔａの直後の、カウンタ２１の出力ＣＮＴが
１２７に達した時点ｔｂ、すなわちリファレンスクロッ
クＲＥＦの立ち上がりエッジで、低レベルから高レベル
に変化し、あるいは、コントローラ４からの切換信号Ｓ
ＥＬが高レベルから低レベルに変化する時点の直後の、
カウンタ２１の出力ＣＮＴが１２７に達した時点、すな
わちリファレンスクロックＲＥＦの立ち上がりエッジ
で、高レベルから低レベルに変化する。

【００３４】したがって、セレクタ３，２６，２７の切
り換え時点の前後において、カウンタ２１からＰＬＬ６
に入力されるリファレンスクロックＲＥＦの周波数が１
５３．６ｋＨｚに対して変化せず、セレクタ３，２６，
２７の切り換え時点の直後において、ＰＬＬ６からビデ
オ処理部７に供給されるクロックＶＣＬの周波数が２７
ＭＨｚに対して変化しない。

【００３５】したがって、ＣＤやビデオＣＤの再生から
ＤＶＤの再生に切り換えられる場合に、ディスプレイ上
に表示されるＤＶＤの再生画像が乱れることがなく、逆
にＤＶＤの再生からＣＤやビデオＣＤの再生に切り換え
られる場合に、ＣＤ再生用にプレーヤ内の記憶素子に記
憶された画像データによってディスプレイ上に背景画と
して表示される静止画やグラフィックス画像、またはデ
ィスプレイ上に表示されるビデオＣＤの再生画像が乱れ
ることがない。

【００３６】図１の例は、リファレンスクロックＲＥＦ
のデューティ比が５０％（ほぼ５０％）となるようにデ
ータＤａ，Ｄｂ，Ｄｃ，Ｄｄの値を設定した場合である
が、例えば、ＰＬＬ６がリファレンスクロックＲＥＦの
立ち上がりエッジによって動作する場合、その立ち上が
りエッジの周期が一定であれば、立ち下がりエッジの周
期は一定である必要はなく、リファレンスクロックＲＥ
Ｆのデューティ比は５０％である必要はない。

【００３７】したがって、例えば、データＤａ，Ｄｃの
値は２０１，５５とし、データＤｂ，Ｄｄの値を２０
１，４２として、切換信号ＳＥＬＤが低レベルのときに
は、上記の例と同じであるが、切換信号ＳＥＬＤが高レ
ベルのときには、出力ＣＮＴが１２８から２０１までの
マスタークロックＭＣＢの７４クロックの期間でリファ
レンスクロックＲＥＦが高レベルとなり、出力ＣＮＴが
４２から１２７までのマスタークロックＭＣＢの８６ク
ロックの期間でリファレンスクロックＲＥＦが低レベル
となるようにしてもよい。

【００３８】また、例えば、データＤｂ，Ｄｄの値は２
０７，４８とし、データＤａ，Ｄｃの値を２０７，６１
として、切換信号ＳＥＬＤが高レベルのときには、上記
の例と同じであるが、切換信号ＳＥＬＤが低レベルのと
きには、出力ＣＮＴが１２８から２０７までのマスター
クロックＭＣＡの８０クロックの期間でリファレンスク
ロックＲＥＦが高レベルとなり、出力ＣＮＴが６１から
１２７までのマスタークロックＭＣＡの６７クロックの
期間でリファレンスクロックＲＥＦが低レベルとなるよ
うにしてもよい。

【００３９】〔第２の実施形態〕図３は、この発明のク
ロック生成装置の第２の例を示し、第１の例と同様にＣ
ＤやビデオＣＤも再生できるＤＶＤプレーヤに搭載され
るクロック生成装置の場合である。

【００４０】この例では、水晶発振器１からの２２．５
７９２ＭＨｚ（＝５１２×４４．１ｋＨｚ）のマスター
クロックＭＣＡ、および水晶発振器２からの２４．５７
６ＭＨｚ（＝５１２×４８ｋＨｚ）のマスタークロック
ＭＣＢが、それぞれセレクタ３に供給され、セレクタ３
が、コントローラ４からの切換信号ＳＥＬによって切り
換えられる。

【００４１】切換信号ＳＥＬは、例えば、ＣＤやビデオ
ＣＤの再生時には低レベル、ＤＶＤの再生時には高レベ
ルとされて、セレクタ３から、ＣＤやビデオＣＤの再生
時には２２．５７９２ＭＨｚのマスタークロックＭＣＡ
が、ＤＶＤの再生時には２４．５７６ＭＨｚのマスター
クロックＭＣＢが、それぞれ選択され、その選択された
マスタークロックＡＣＬが、オーディオ処理部５に供給
される。

【００４２】一方、水晶発振器１からの２２．５７９２
ＭＨｚのマスタークロックＭＣＡが、カウンタ３１のク
ロック端子に供給され、水晶発振器２からの２４．５７
６ＭＨｚのマスタークロックＭＣＢが、カウンタ３２の
クロック端子に供給される。カウンタ３１および３２
は、それぞれ８ビット構成で、後述のように、カウンタ
３１は、１／１４７分周回路として機能し、カウンタ３
２は、１／１６０分周回路として機能して、カウンタ３
１の最上位ビット出力ＣＮＴＡ〔７〕、およびカウンタ
３２の最上位ビット出力ＣＮＴＢ〔７〕として、それぞ
れ１５３．６ｋＨｚの分周クロックが得られる。

【００４３】これらカウンタ３１および３２の最上位ビ
ット出力ＣＮＴＡ〔７〕およびＣＮＴＢ〔７〕が、それ
ぞれセレクタ３３に供給され、セレクタ３３が、コント
ローラ４からの切換信号ＳＥＬによってセレクタ３と同
様に切り換えられて、セレクタ３３から、ＣＤやビデオ
ＣＤの再生時には、カウンタ３１の最上位ビット出力Ｃ
ＮＴＡ〔７〕が選択され、ＤＶＤの再生時には、カウン
タ３２の最上位ビット出力ＣＮＴＢ〔７〕が選択され
る。

【００４４】このセレクタ３３から選択された１５３．
６ｋＨｚの分周クロックが、リファレンスクロックＲＥ
ＦとしてＰＬＬ６に供給されて、ＰＬＬ６から、リファ
レンスクロックＲＥＦに同期した、すなわちオーディオ
処理部５に供給されるクロックＡＣＬに同期した２７Ｍ
ＨｚのクロックＶＣＬが得られ、このクロックＶＣＬが
ビデオ処理部７に供給される。

【００４５】さらに、この例では、一致検出回路３５に
おいて、カウンタ３１の出力ＣＮＴＡが、固定データＤ
ａの２０１の値と比較されて、出力ＣＮＴＡが２０１に
達した時、一致検出回路３５から一致検出パルスＲＳＡ
が得られるとともに、一致検出回路３６において、カウ
ンタ３２の出力ＣＮＴＢが、固定データＤｂの２０７の
値と比較されて、出力ＣＮＴＢが２０７に達した時、一
致検出回路３６から一致検出パルスＲＳＢが得られる。

【００４６】これら一致検出パルスＲＳＡおよびＲＳＢ
は、それぞれセレクタ３７に供給され、セレクタ３７
が、コントローラ４からの切換信号ＳＥＬによってセレ
クタ３および３３と同様に切り換えられて、セレクタ３
７から、ＣＤやビデオＣＤの再生時には、一致検出パル
スＲＳＡが選択され、ＤＶＤの再生時には、一致検出パ
ルスＲＳＢが選択される。

【００４７】このセレクタ３７から選択された一致検出
パルスＲＳＡまたはＲＳＢは、カウンタ３１および３２
のロードイネーブル端子に共通に供給される。また、固
定データＤｃの５５の値が、カウンタ３１のロードデー
タ端子に供給され、固定データＤｄの４８の値が、カウ
ンタ３２のロードデータ端子に供給される。

【００４８】したがって、図４に示すように、カウンタ
３１については、その出力ＣＮＴＡが２０１に達し、ま
たはカウンタ３２の出力ＣＮＴＢが２０７に達すると、
一致検出パルスＲＳＡまたはＲＳＢによって、カウンタ
３１の出力ＣＮＴＡが５５にロードされて、出力ＣＮＴ
Ａが５５から２０１に向けて、２２．５７９２ＭＨｚ
（＝５１２×４４．１ｋＨｚ）のマスタークロックＭＣ
Ａの１クロックごとに増加して、１／１４７分周回路と
して機能するとともに、出力ＣＮＴＡが１２８から２０
１までのマスタークロックＭＣＡの７４クロックの期間
では、最上位ビット出力ＣＮＴＡ〔７〕が高レベルとな
り、出力ＣＮＴＡが５５から１２７までのマスタークロ
ックＭＣＡの７３クロックの期間では、最上位ビット出
力ＣＮＴＡ〔７〕が低レベルとなって、最上位ビット出
力ＣＮＴＡ〔７〕として、デューティ比がほぼ５０％の
１５３．６ｋＨｚの分周クロックが得られる。

【００４９】一方、カウンタ３２については、その出力
ＣＮＴＢが２０７に達し、またはカウンタ３１の出力Ｃ
ＮＴＡが２０１に達すると、一致検出パルスＲＳＢまた
はＲＳＡによって、カウンタ３２の出力ＣＮＴＢが４８
にロードされて、出力ＣＮＴＢが４８から２０７に向け
て、２４．５７６ＭＨｚ（＝５１２×４８ｋＨｚ）のマ
スタークロックＭＣＢの１クロックごとに増加して、１
／１６０分周回路として機能するとともに、出力ＣＮＴ
Ｂが１２８から２０７までのマスタークロックＭＣＢの
８０クロックの期間では、最上位ビット出力ＣＮＴＢ
〔７〕が高レベルとなり、出力ＣＮＴＢが４８から１２
７までのマスタークロックＭＣＢの８０クロックの期間
では、最上位ビット出力ＣＮＴＢ〔７〕が低レベルとな
って、最上位ビット出力ＣＮＴＢ〔７〕として、デュー
ティ比が５０％の１５３．６ｋＨｚの分周クロックが得
られる。

【００５０】すなわち、カウンタ３１の最上位ビット出
力ＣＮＴＡ〔７〕と、カウンタ３２の最上位ビット出力
ＣＮＴＢ〔７〕は、周波数が同じ１５３．６ｋＨｚとな
るだけでなく、位相が一致したものとなる。

【００５１】そして、上述したように、切換信号ＳＥＬ
が低レベルのＣＤやビデオＣＤの再生時には、カウンタ
３１の最上位ビット出力ＣＮＴＡ〔７〕が、セレクタ３
３から選択されてリファレンスクロックＲＥＦとされ、
切換信号ＳＥＬが高レベルのＤＶＤの再生時には、カウ
ンタ３２の最上位ビット出力ＣＮＴＢ〔７〕が、セレク
タ３３から選択されてリファレンスクロックＲＥＦとさ
れる。

【００５２】したがって、セレクタ３，３３，３７の切
り換え時点の前後において、セレクタ３３からＰＬＬ６
に入力されるリファレンスクロックＲＥＦの周波数が１
５３．６ｋＨｚに対して変化せず、セレクタ３，３３，
３７の切り換え時点の直後において、ＰＬＬ６からビデ
オ処理部７に供給されるクロックＶＣＬの周波数が２７
ＭＨｚに対して変化しない。

【００５３】したがって、ＣＤやビデオＣＤの再生から
ＤＶＤの再生に切り換えられる場合に、ディスプレイ上
に表示されるＤＶＤの再生画像が乱れることがなく、逆
にＤＶＤの再生からＣＤやビデオＣＤの再生に切り換え
られる場合に、ＣＤ再生用にプレーヤ内の記憶素子に記
憶された画像データによってディスプレイ上に背景画と
して表示される静止画やグラフィックス画像、またはデ
ィスプレイ上に表示されるビデオＣＤの再生画像が乱れ
ることがない。

【００５４】図３の例は、リファレンスクロックＲＥＦ
のデューティ比が５０％（ほぼ５０％）となるようにデ
ータＤａ，Ｄｂ，Ｄｃ，Ｄｄの値を設定した場合である
が、図１の例につき上述したように、リファレンスクロ
ックＲＥＦのデューティ比は５０％である必要はなく、
例えば、データＤａ，Ｄｃの値は２０１，５５として、
データＤｂ，Ｄｄの値を２０１，４２とし、または、デ
ータＤｂ，Ｄｄの値は２０７，４８として、データＤ
ａ，Ｄｃの値を２０７，６１としてもよい。

【００５５】〔他の実施形態〕上述した各例は、この発
明をＣＤやビデオＣＤも再生できるＤＶＤプレーヤに適
用した場合であるが、この発明は、これに限らず、周波
数の異なる複数のマスタークロックを切り換えて、ある
用途に用いられるマスタークロックを選択するととも
に、その選択に合わせて複数のマスタークロックを選択
的に分周して、別の用途に用いられる分周クロックを生
成する場合に、適用することができる。

【００５６】

【発明の効果】上述したように、この発明によれば、マ
スタークロックの切り換えの前後において分周クロック
の周波数が一定となって、分周クロックの用途において
安定な動作が行われ、ＣＤやビデオＣＤも再生できるＤ
ＶＤプレーヤに適用する場合には、ＣＤやビデオＣＤの
再生からＤＶＤの再生に切り換えられるとき、およびＤ
ＶＤの再生からＣＤやビデオＣＤの再生に切り換えられ
るときに、ディスプレイ上に表示される画像が乱れるこ
とがない。

【図面の簡単な説明】

【図１】この発明のクロック生成装置の第１の例を示す
図である。

【図２】図１のクロック生成装置の動作の説明に供する
図である。

【図３】この発明のクロック生成装置の第２の例を示す
図である。

【図４】図３のクロック生成装置の動作の説明に供する
図である。

【図５】従来のクロック生成装置の一例を示す図であ
る。

【図６】図５のクロック生成装置の動作の説明に供する
図である。

【符号の説明】

主要部については図中に全て記述したので、ここでは省
略する。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B079 BA02 BA03 BB04 BB05 BC03 CC12 DD02 DD03 DD08 5D044 AB07 BC03 CC06 FG21 GK12 GM17 5J106 AA05 BB04 CC15 CC52 DD23 DD42 FF01 GG03 HH10 JJ07 KK12 5K047 AA11 CC11 DD01 DD02 MM46 MM55 MM56

Claims (8)

【特許請求の範囲】
1. 【請求項１】周波数の異なる複数のマスタークロック
   を、その分周用のカウンタの出力が所定値に達した時点
   で切り換えて、一つのマスタークロックを選択し、その
   選択したマスタークロックを、前記カウンタで分周し
   て、分周クロックを生成するとともに、 選択するマスタークロックの周波数にかかわらず、前記
   分周クロックの周波数が一定となるように、前記カウン
   タの出力を、前記所定値を挟む、選択するマスタークロ
   ックの周波数に応じた２つの値の間で変化させるクロッ
   ク生成方法。
2. 【請求項２】周波数の異なる複数のマスタークロックを
   切り換えて、一つのマスタークロックを選択するマスタ
   ークロック選択手段と、 その選択されたマスタークロックを分周して、分周クロ
   ックを生成するカウンタと、 制御部から指示された切り換えタイミングの後の、前記
   カウンタの出力が所定値に達した時点で、前記マスター
   クロック選択手段によるマスタークロックの選択を切り
   換える選択切換手段と、 前記マスタークロック選択手段によって選択されるマス
   タークロックの周波数にかかわらず、前記分周クロック
   の周波数が一定となるように、前記カウンタの出力を、
   前記所定値を挟む、前記マスタークロック選択手段によ
   って選択されるマスタークロックの周波数に応じた２つ
   の値の間で変化させる制御手段と、 を備えるクロック生成装置。
3. 【請求項３】請求項２のクロック生成装置が搭載された
   デジタル電子機器。
4. 【請求項４】請求項３のデジタル電子機器において、 前記分周クロックに同期した、その分周クロックの周波
   数より高い周波数のクロックを生成する位相同期ループ
   を備えるデジタル電子機器。
5. 【請求項５】周波数の異なる複数のマスタークロックを
   切り換えて、一つのマスタークロックを選択し、前記複
   数のマスタークロックを、それぞれに対応するカウンタ
   で、それぞれ分周して、複数の分周クロックを生成し、
   その複数の分周クロックを、前記マスタークロックの切
   り換えタイミングで切り換えて、一つの分周クロックを
   選択するとともに、 前記それぞれのカウンタの出力が所定値に達した時、前
   記それぞれのカウンタに同時に、前記複数の分周クロッ
   クの周波数が同一となる値をロードするクロック生成方
   法。
6. 【請求項６】周波数の異なる複数のマスタークロックを
   切り換えて、一つのマスタークロックを選択するマスタ
   ークロック選択手段と、 前記複数のマスタークロックを、それぞれ分周して、複
   数の分周クロックを生成する複数のカウンタと、 その複数の分周クロックを、前記マスタークロックの切
   り換えタイミングで切り換えて、一つの分周クロックを
   選択する分周クロック選択手段と、 前記それぞれのカウンタの出力が所定値に達した時、前
   記それぞれのカウンタに同時に、前記複数の分周クロッ
   クの周波数が同一となる値をロードする制御手段と、 を備えるクロック生成装置。
7. 【請求項７】請求項６のクロック生成装置が搭載された
   デジタル電子機器。
8. 【請求項８】請求項７のデジタル電子機器において、 前記分周クロック選択手段によって選択された分周クロ
   ックに同期した、その分周クロックの周波数より高い周
   波数のクロックを生成する位相同期ループを備えるデジ
   タル電子機器。