JP2002057553A - ディジタルフィルタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 部品点数を削減することができるディジタル
フィルタ装置を提供することが課題である。 【解決手段】 加算器２と、この加算器２に接続される
フィードバックループ６と、このフィードバックループ
６上に配設されるＦＩＲフィルタ３とを具備したフィル
ターモジュール４を複数個設置する。そして、出力選択
スイッチ５を切り換えることにより、出力信号を取り出
すＦＩＲフィルタ３を選択することができる。また、出
力選択スイッチ５により選択されていないＦＩＲフィル
タ３にＦＩＲフィルタの係数データを供給することによ
り、フィルタの係数を書き換える処理を行う。このよう
な構成により、係数の書き換え処理が可能となり、且
つ、連続したフィルタ出力を得ることができる。また、
加算器２、ＦＩＲフィルタ３、フィードバックループ６
がモジュール化されるので、当該ディジタルフィルタ装
置１を構成する部品点数を削減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のディジタル
フィルタの出力信号を択一的に取り出して出力可能なバ
ンク切り換え機能を有するディジタルフィルタ装置に関
する。

【０００２】

【従来の技術】例えば、通信システムに用いられるエコ
ーキャンセラやゴーストキャンセラは、入力されるディ
ジタル信号に対して、フィードバックループを有するデ
ィジタルフィルタ装置が搭載されている。

【０００３】図３は、このような用途として用いられる
ディジタルフィルタ装置の構成を示すブロック図であ
り、同図に示すように、このディジタルフィルタ装置２
１は、加算器２２と、該加算器２２の出力信号をフィー
ドバックさせるためのフィードバックループ２４と、こ
のフィードバックループ２４上に配置されるＦＩＲフィ
ルタ２３と、加算器２２の前段、及びＦＩＲフィルタ２
３の前段に配設される遅延用のラッチ２６，２７と、を
具備しており、該ＦＩＲフィルタ２３の出力は、加算器
２２に供給されるように構成されている。

【０００４】また、周知のようにＦＩＲフィルタ２３に
は、各種の係数が設定されており、ＦＩＲフィルタ係数
の信号線２５より供給される係数データに基づいて、係
数を適宜変更することにより、周波数のカットオフ特性
等のＦＩＲフィルタ２３の特性を所望する特性に変更す
ることができる。ここで、エコーキャンセラやゴースト
キャンセラとして用いられるＦＩＲフィルタ２３では、
ＦＩＲの特性を種々変更する必要があり、この場合に
は、ＦＩＲフィルタ２３に設定されている係数をリアル
タイムで書き換える操作が必要となる。

【０００５】しかし、ＦＩＲフィルタ２３は、係数を書
き換えた直後は正確な出力を得ることができず、該ＦＩ
Ｒフィルタ２３の全てのタップに新たなデータが入力さ
れた後（即ち、係数が書き換えられてから、ＦＩＲフィ
ルタ２３のタップ数だけクロック信号が入力された
後）、正常な出力となる。従って、ＦＩＲフィルタ２３
の係数の書き換えが必要な場合には、ディジタルフィル
タ装置２１を連続的に動作させることができない。

【０００６】そこで、このような問題を解決するため
に、従来より、バンク切り換え機能を具備したディジタ
ルフィルタ装置が提案され、実用に供されている。

【０００７】図４は、従来におけるバンク切り換え機能
を有するディジタルフィルタ装置３１の構成を示すブロ
ック図であり、同図に示すように、このディジタルフィ
ルタ装置３１は、加算器３２と、該加算器３２の出力信
号をフィードバックさせるための２系統のフィードバッ
クループ３４ａ，３４ｂと、を有している。更に、各フ
ィードバックループ３４ａ，３４ｂ上には、ＦＩＲフィ
ルタ３３ａ，３３ｂが配設され、該ＦＩＲフィルタ３３
ａ，３３ｂの出力信号は、切り換え出力選択スイッチ３
５を介して加算器３２にフィードバックされるように構
成されている。

【０００８】また、ＦＩＲフィルタ３３ａ，３３ｂの前
段には、ラッチ３８ａ，３８ｂが配設され、加算器３２
の入力側には、ラッチ３９，４０が配設されている。

【０００９】更に、外部より供給されるＦＩＲ係数デー
タを伝送するための信号線３６は、係数選択スイッチ３
７を介してＦＩＲフィルタ３３ａ，３３ｂに接続される
ようになっている。そして、外部より与えられる切り換
え信号に同期させて、２つのスイッチ（出力選択スイッ
チ３５，係数選択スイッチ３７）を連動して切り換えれ
ば、一方のＦＩＲフィルタの出力を選択しているとき
に、他方のＦＩＲフィルタの係数を書き換える操作を行
うことができる。

【００１０】このような構成により、ＦＩＲフィルタへ
の係数の書き込み作業を行い、且つ、ＦＩＲフィルタに
よる出力信号を連続的に得ることができる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記し
た従来のディジタルフィルタ装置３１では、バンク切り
換えを行うことにより連続したフィルタ出力を得ること
ができるものの、加算器３２と２つのＦＩＲフィルタ３
３ａ，３３ｂ、及び２つのスイッチ（出力選択スイッチ
３５、係数選択スイッチ３７）が必要となり構成部品の
点数が多いという欠点がある。

【００１２】また、各フィードバックループ３４ａ，３
４ｂ上にラッチ３８ａ，３８ｂが設置され、且つ、加算
器３２の前段にはラッチ４０が設置されるので、フィー
ドバックループ上に合計２個のラッチが存在することに
なり、遅延時間が長くなるという問題があった。

【００１３】この発明はこのような従来の課題を解決す
るためになされたものであり、その目的とするところ
は、部品点数を削減することができ、且つ、フィードバ
ックループ上での遅延時間を短縮化することのできるデ
ィジタルフィルタ装置を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本願請求項１に記載の発明は、演算器と、該演算器
出力端に接続されるフィードバックループと、該フィー
ドバックループ上に配置され、その出力端が前記演算器
に接続されるディジタルフィルタと、を備えたフィルタ
モジュールを複数個有し、前記各フィルタモジュールの
うち、選択された一つのフィルタモジュールに搭載され
る演算器の出力端と、該フィルタモジュールのフィード
バックループとを接続し、且つ、前記ディジタルフィル
タに設定される係数を書き換えるための係数データ信号
を前記選択された一つのフィルタモジュールとは異なる
他のフィルタモジュールに供給すべき切り換え操作する
切換手段を具備し、前記選択された一つのフィルタモジ
ュールの出力信号を、当該ディジタルフィルタ装置の出
力信号とすることが特徴である。

【００１５】請求項２に記載の発明は、演算器と、該演
算器出力端に接続されるフィードバックループと、該フ
ィードバックループ上に配置され、その出力端が前記演
算器に接続されるディジタルフィルタと、を備えたフィ
ルタモジュールを２個有し、前記各フィルタモジュール
のうち、選択された一方のフィルタモジュールに搭載さ
れる演算器の出力端と、該フィルタモジュールのフィー
ドバックループとを接続し、且つ、前記ディジタルフィ
ルタに設定される係数を書き換えるための係数データ信
号を前記一方のフィルタモジュールとは異なる他方のフ
ィルタモジュールに供給すべき切り換え操作する切換手
段を具備し、前記一方のフィルタモジュールの出力信号
を、当該ディジタルフィルタ装置の出力信号とすること
を特徴とする。

【００１６】請求項３に記載の発明は、前記ディジタル
フィルタは、ＦＩＲフィルタ、ＩＩＲフィルタまたはラ
ティス形フィルタのうちのいずれかであることを特徴と
する。請求項４に記載の発明は、前記演算器は、加算
器、或いは乗算器のいずれかであることを特徴とする。

【００１７】上述の如く構成された本発明では、演算
器、ディジタルフィルタ、及びフィードバックループと
で形成されるフィルタモジュールが複数個設置され、こ
のうち、選択された一つのフィルタモジュールにより、
入力信号がフィルタ処理されて出力される。また、選択
された一つのフィルタモジュールとは異なるフィルタモ
ジュールでは、ディジタルフィルタの係数を書き換える
処理が行われる。従って、ディジタルフィルタの係数を
適宜書き換えることができると共に、連続したフィルタ
出力を得ることができる。

【００１８】また、演算器、ディジタルフィルタ、及び
フィードバックループがモジュール化されるので、部品
点数を削減することができ、実装作業などの手間を軽減
することができる。更に、フィードバックループ上ので
遅延時間を短縮化することができる。

【００１９】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明が適用されたディジ
タルフィルタ装置の一実施形態の構成を示すブロック図
である。同図に示すように、このディジタルフィルタ装
置１は、２個のフィルタモジュール４ａ，４ｂを具備し
ており、各フィルタモジュール４ａ，４ｂは、それぞ
れ、加算器２ａ，２ｂと、ＦＩＲフィルタ３ａ，３ｂ
と、加算器２ａ，２ｂの前段に配設されたラッチ９ａ，
９ｂと、ＦＩＲフィルタ３ａ，３ｂの前段に配設された
ラッチ１０ａ，１０ｂと、を具備している。更に、この
ディジタルフィルタ装置１は、出力選択スイッチ５と、
係数選択スイッチ７を有している。

【００２０】ラッチ９ａ，９ｂ，１０ａ，１０ｂは、Ｄ
フリップフロップで構成され、入力される信号を１クロ
ック分遅延させる。なお、高速処理を要しない場合に
は、各ラッチ９ａ，９ｂ，１０ａ，１０ｂを設置しなく
ても良い。

【００２１】各加算器２ａ，２ｂには、ラッチ９ａ，９
ｂを介してそれぞれ入力データが供給されている。ま
た、加算器２ａ，２ｂの出力は出力選択スイッチ５の接
点５ａ，５ｂに接続され、この出力選択スイッチ５の共
通接点５ｃは、３系統に分岐されている。このうち、１
つ目の分岐線は、フィードバックループ６ａ、及びラッ
チ１０ａを介してＦＩＲフィルタ３ａに接続され、２つ
目の分岐線は、フィードバックループ６ｂ、及びラッチ
１０ｂを介してＦＩＲフィルタ３ｂに接続され、更に、
３つ目の分岐線は当該ディジタルフィルタ装置１の出力
線とされている。

【００２２】また、各ＦＩＲフィルタ３ａ，３ｂは、そ
れぞれ係数選択スイッチ７の接点７ａ，７ｂに接続さ
れ、該係数選択スイッチ７の共通接点７ｃには、ＦＩＲ
フィルタの係数データを伝送する信号線８が接続され
る。そして、この係数選択スイッチ７と、出力選択スイ
ッチ５は、互いに連動して切り換え操作されるようにな
っており、出力選択スイッチ５により、一方のフィルタ
モジュール４ａの出力信号が選択されているときには、
係数選択スイッチ７は、信号線８を他方のフィルタモジ
ュール４ｂのＦＩＲフィルタ３ｂ側に接続するように動
作する。

【００２３】次に、上記のように構成されたディジタル
フィルタ装置１の動作について説明する。互いに連動し
て動作する出力選択スイッチ５、及び係数選択スイッチ
７に、切り換え信号が与えられ、接点５ａと５ｃ、接点
７ｂと７ｃとが接続された状態とされた場合には、フィ
ルタモジュール４ａが動作するので、加算器２ａに供給
された入力データは、出力選択スイッチ５、フィードバ
ックループ６ａ、ラッチ１０ａを介してＦＩＲフィルタ
３ａに与えられ、更に、このＦＩＲフィルタ３ａの出力
は加算器２ａにフィードバックされる。そして、出力選
択スイッチ５の共通接点５ｃにて得られる信号が、当該
ディジタルフィルタ装置１の出力信号とされる。

【００２４】また、ＦＩＲ係数データは、信号線８及び
係数選択スイッチ７を介してＦＩＲフィルタ３ｂに供給
されるので、該ＦＩＲフィルタ３ｂでは、フィルタ係数
の書き換え処理が行われる。この間、ＦＩＲフィルタ３
ｂは、信号を出力しない。

【００２５】次いで、切り換え信号により、出力選択ス
イッチ５、及び、係数選択スイッチ７の接続が切り換え
られると、今度は接点５ｂと５ｃ、接点７ａと７ｃとが
接続されることになり、入力データはフィルタモジュー
ル４ｂ側のＦＩＲフィルタ３ｂによりフィルタ処理され
て出力される。そして、この間、ＦＩＲフィルタ３ａの
係数は、書き換え処理が行われる。

【００２６】そして、このようなバンク切り換え操作を
行うことにより、一方のＦＩＲフィルタを使用している
ときには他方のＦＩＲフィルタの係数の書き換えを行う
ことができるので、常に連続したフィルタ出力を得るこ
とができる。

【００２７】また、加算器２（２ａ，２ｂ）と、ＦＩＲ
フィルタ３（３ａ，３ｂ）とにより、フィルタモジュー
ル４（４ａ，４ｂ）が形成され、２つのフィルタモジュ
ール４ａ，４ｂと互いに連動して動作する出力選択スイ
ッチ５、及び係数選択スイッチ７とにより、ディジタル
フィルタ装置１が構成されるので、従来と比較して部品
点数を削減することができる。

【００２８】即ち、従来技術の図４に示したディジタル
フィルタ装置３１では、２つのＦＩＲフィルタ３３ａ，
３３ｂ、及び加算器３２がそれぞれ別個のモジュールと
して形成されるので、合計３つのモジュールが必要とな
るが、本実施形態に係るディジタルフィルタ装置１で
は、２つのフィルタモジュール４ａ，４ｂを必要とする
のみであり、部品点数を削減することができる。これに
より、モジュールを実装する際の作業の能率を向上させ
ることができる。

【００２９】また、モジュールの個数を減らすことによ
り、フィードバックループ６ａ，６ｂ上での遅延量（加
算器２ａ，２ｂから出力された信号がフィードバックさ
れ、再度加算器２ａ，２ｂに入力されるまでの遅延時
間）を短縮化することができる。つまり、一般的に使用
されるモジュールは、他のモジュールとの間のタイミン
グを補償するため、多くの場合には、信号の入力端にラ
ッチ（Ｄ型フリップフロップ）が搭載される。このた
め、モジュール数が多くなると、その分フィードバック
ループ上での遅延量が大きくなり、反対に、モジュール
数が少なくなると、その分フィードバックループ上での
遅延量が小さくなる。本実施形態では、モジュール数の
個数を減らすことにより、遅延時間を短縮することがで
きる。

【００３０】具体的には、図１のフィルタ装置１では、
フィードバックループ６ａ，６ｂ上には１個のラッチ１
０ａ，１０ｂのみが配置されており、これに対し、図４
に示した従来のフィルタ装置３１では、フィードバック
ループ上に２個のラッチ３８ａ（または３８ｂ）、４０
の２個のラッチが配置されるので、図１に示すフィルタ
装置１では遅延時間を短くできる。なお、モジュールに
ラッチを使用しない構成のものについては、上記の効果
（フィードバックループでの遅延時間を短縮する効果）
は達成されない。

【００３１】また、図４に示した従来のフィルタ装置３
１では、出力選択スイッチ３５の後段に加算器３２が配
置されるので、出力選択スイッチ３５を切り換えた後、
加算器３２の処理による遅延が発生するのに対し、本実
施形態では、図１に示すように、加算器２ａ，２ｂの後
段に出力選択スイッチ５が設置されるので、該出力選択
スイッチ５を切り換えた後に、加算器２ａ，２ｂの処理
による遅延が発生しない。

【００３２】また、本実施形態に係るディジタルフィル
タ装置１では、加算器２（２ａ，２ｂ）と、ＦＩＲフィ
ルタ３（３ａ，３ｂ）とがモジュール化されるので、図
２に示すように、各フィルタモジュール４ａ，４ｂを分
離し、それぞれ別個のディジタルフィルタ装置１１ａ，
１１ｂとして使用することも可能となる。これは、ＦＩ
Ｒフィルタ３（３ａ，３ｂ）への係数の書き換え作業を
行わないディジタルフィルタとして使用する場合等に有
効である。

【００３３】なお、上記した実施形態では、加算器２
（２ａ，２ｂ）と、ＦＩＲフィルタ３（３ａ，３ｂ）と
を具備したフィルタモジュール４（４ａ，４ｂ）を２個
設置し、これらの出力を切り換えて使用する例について
説明したが、本発明はこれに限定されるものではなく、
３以上のフィルタモジュール４を設置し、バンク切り換
えにより、３以上のフィルターモジュール４の出力信号
を択一的に取り出すような構成とすることも可能であ
る。

【００３４】また、本実施形態では、ディジタルフィル
タとしてＦＩＲフィルタ３（３ａ，３ｂ）を用いる例に
ついて説明したが、本発明はこれに限定されるものでは
なく、ＩＩＲフィルタやラティス形フィルタ等、他のデ
ィジタルフィルタを用いることも可能である。更に、本
実施形態では、ＦＩＲフィルタ３（３ａ，３ｂ）の前段
に配置される演算器として、加算器２（２ａ，２ｂ）を
使用する例について記載したが、本発明はこれに限定さ
れるものではなく、乗算器等、他の演算器を用いること
も可能である。

【００３５】

【発明の効果】以上説明したように、本発明に係るディ
ジタルフィルタ装置によれば、演算器、ディジタルフィ
ルタ、及びディジタルフィルタの出力を演算器にフィー
ドバックするフィードバックループを具備したフィルタ
モジュールを複数個配置し、これらを接続してディジタ
ルフィルタ装置を構成しているので、従来のディジタル
フィルタ装置と比較して部品点数を削減することができ
る。その結果、部品を実装する際等にかかる手間を軽減
することができる。

【００３６】また、モジュール数を低減することができ
るので、フィードバックループでの遅延時間を短縮化す
ることができる。更に、フィルタモジュールどうしを分
離することにより、別個のフィルターモジュールとして
使用することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るディジタルフィルタ
装置の構成を示すブロック図である。

【図２】本発明の一実施形態に係るディジタルフィルタ
装置を構成する２つのフィルタモジュールを分離して構
成した例を示す説明図である。

【図３】従来におけるディジタルフィルタ装置の構成を
示すブロック図である。

【図４】従来における、バンク切り換え機能を有するデ
ィジタルフィルタ装置の構成を示すブロック図である。

【符号の説明】

１ ディジタルフィルタ装置 ２（２ａ，２ｂ） 加算器（演算器） ３（３ａ，３ｂ） ＦＩＲフィルタ（ディジタルフィル
タ） ４（４ａ，４ｂ） フィルタモジュール ５ 出力選択スイッチ ６（６ａ，６ｂ） フィードバックループ ７ 係数選択スイッチ ８ 信号線 ９（９ａ，９ｂ） ラッチ １０（１０ａ，１０ｂ） ラッチ １１ａ，１１ｂ ディジタルフィルタ装置

Claims (4)

【特許請求の範囲】
1. 【請求項１】 演算器と、該演算器出力端に接続される
   フィードバックループと、該フィードバックループ上に
   配置され、その出力端が前記演算器に接続されるディジ
   タルフィルタと、を備えたフィルタモジュールを複数個
   有し、 前記各フィルタモジュールのうち、選択された一つのフ
   ィルタモジュールに搭載される演算器の出力端と、該フ
   ィルタモジュールのフィードバックループとを接続し、
   且つ、前記ディジタルフィルタに設定される係数を書き
   換えるための係数データ信号を前記選択された一つのフ
   ィルタモジュールとは異なる他のフィルタモジュールに
   供給すべき切り換え操作する切換手段を具備し、 前記選択された一つのフィルタモジュールの出力信号
   を、当該ディジタルフィルタ装置の出力信号とすること
   を特徴とするディジタルフィルタ装置。
2. 【請求項２】 演算器と、該演算器出力端に接続される
   フィードバックループと、該フィードバックループ上に
   配置され、その出力端が前記演算器に接続されるディジ
   タルフィルタと、を備えたフィルタモジュールを２個有
   し、 前記各フィルタモジュールのうち、選択された一方のフ
   ィルタモジュールに搭載される演算器の出力端と、該フ
   ィルタモジュールのフィードバックループとを接続し、
   且つ、前記ディジタルフィルタに設定される係数を書き
   換えるための係数データ信号を前記一方のフィルタモジ
   ュールとは異なる他方のフィルタモジュールに供給すべ
   き切り換え操作する切換手段を具備し、 前記一方のフィルタモジュールの出力信号を、当該ディ
   ジタルフィルタ装置の出力信号とすることを特徴とする
   ディジタルフィルタ装置。
3. 【請求項３】 前記ディジタルフィルタは、ＦＩＲフィ
   ルタ、ＩＩＲフィルタまたはラティス形フィルタのうち
   のいずれかであることを特徴とする請求項１または請求
   項２のいずれかに記載のディジタルフィルタ装置。
4. 【請求項４】 前記演算器は、加算器、或いは乗算器の
   いずれかであることを特徴とする請求項１〜請求項３の
   いずれか１項に記載のディジタルフィルタ装置。