JP2002049015A - 変調制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、変調された光信号を出射する外部
変調器に好適な動作点を設定しつつ変調信号を与える変
調制御回路に関し、広範なビットレートによる高品質の
変調を可能とすることを目的とする。 【解決手段】 変調信号に重畳される第一のパイロット
信号またはこの変調信号に重畳された第一のパイロット
信号と、その変調信号に応じて外部変調器１１が出射す
る光信号から抽出した第二のパイロット信号との位相差
を検出する位相差検出手段１２と、検出された位相差を
外部変調器１１に帰還し、その外部変調器１１の動作点
をこの位相差が抑圧される動作点に保つ制御手段１３と
を備えた変調制御回路において、帰還を実現する帰還路
に配置され、かつ変調信号の成分の内、この変調信号の
波形に伴う波形の乱れに応じてその帰還路の通過域に分
布し得る成分を抑圧する濾波手段１４を備えて構成され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、変調された光信号
を出射する外部変調器に好適な動作点を設定しつつ変調
信号を与える変調制御回路に関する。

【０００２】

【従来の技術】近年、波長選択性が先鋭であって発振波
長の自在な調整が可能であるＤＦＢレーザ等の光源が実
用化され、かつ光伝送系には、光ファイバに特有の分散
特性と非線形効果とに起因するスペクトルの変化を抑制
する技術が適用されている。

【０００３】また、このような光伝送系の幹線系では、
マルチメディアやＢ−ＩＳＤＮ等のサービスの需要の増
大に対して安価に柔軟な適応が可能な波長分割多重伝方
式が積極的に適用されつつある。したがって、このよう
な幹線系のノード装置の送信部には、上記の光源が直接
変調されたときに、変調電流や温度に応じて光学的な屈
折率が変化することに起因する発振スペクトルの広がり
を回避するために、例えば、ＬＮ(LiNbO₃) 外部変調器
が適用されている。

【０００４】図６は、ＬＮ外部変調器が搭載された送信
部の構成例を示す図である。図において、光源６０の出
射口は光ファイバ６１-1を介してＬＮ外部変調器６２の
入射口に接続され、そのＬＮ外部変調器６２の出射口は
光ファイバ６１-2を介して光伝送路の後続する伝送区間
に接続される。変調器駆動部６３の第一および第二の入
力には伝送情報の列を示すデータ信号とその伝送情報に
同期したクロック信号とがそれぞれ入力され、この変調
器駆動部６３の出力はバイアスティー回路６４を介して
ＬＮ外部変調器６２の一方の変調入力に接続される。Ｌ
Ｎ外部変調器６２の他方の変調入力は、縦続接続された
抵抗器６５およびコンデンサ７４を介して接地される。
ＬＮ外部変調器６２のモニタ端子は縦続接続された抵抗
器６６および電池７５を介して接地され、かつ帯域フィ
ルタ６７を介して位相比較器６８の一方の入力に接続さ
れる。位相比較器６８の他方の入力と変調器駆動部６３
の第三の入力とにはパイロット信号発生器６９の出力が
接続され、その位相比較器６８の出力は低域フィルタ７
０を介してバイアスティー回路６４のバイアス端子に接
続される。

【０００５】また、ＬＮ外部変調器６２は、下記の構成
要素からなる。 ・ 入射口と出射口との間に並列に形成された２つの光
導波路７１-1、７１-2 ・ この出射口に光学的に粗結合し、かつカソードが接
地されると共に、アノードが上述したモニタ端子に接続
されたフォトダイオード７２ ・ 上述した第一および第二の入力の間に流れる電流に
応じて光導波路７１-1、７１-2の光導波路長の差を可変
する光導波路長可変部７３ このような構成の送信部では、パイロット信号発生器６
９は、定常的にパイロット信号（ここでは、簡単のた
め、周波数が１キロヘルツである正弦波信号であると仮
定する。）を生成する。変調器駆動部６３は、上述した
データ信号として与えられるビット列をクロック信号に
同期してサンプリングすることによって、ＮＲＺ信号を
生成し、そのＮＲＺ信号を上述したパイロット信号の瞬
時値に応じて振幅変調することによって、変調信号を生
成する。

【０００６】一方、ＬＮ外部変調器６２では、光源６０
によって発振され、かつ光ファイバ６１-1を介して与え
られるレーザ光は、一旦光導波路７１-1、７１-2に分波
され、かつ合成された後に、光ファイバ６１-2を介して
光伝送路の後続する伝送区間に出射される。また、光導
波路７１-1、７１-2の光導波路長の差は、バイアスティ
ー回路６４を介して変調器駆動部６３によって与えられ
る変調信号の瞬時値に対して、その瞬時値の正弦に相当
する周期関数として与えられる。

【０００７】すなわち、光ファイバ６１-2を介して上述
した後続する伝送区間に出射されるレーザ光（以下、簡
単のため、単に「出射光」という。）の輝度は、図７
(a) に示すようにＬＮ外部変調器６２（光導波路長可変
部７３）の動作点が適正に設定された状態では、既述の
変調信号に含まれるＮＲＺ信号の論理値が「１」と
「０」とである期間において、互いに反対の位相で振幅
変調される。

【０００８】しかし、例えば、図７(b)、(c) に示すよう
に、ＬＮ外部変調器６２（光導波路長可変部７３）の動
作点が上述した適正な値に設定されていない状態では、
出射光の輝度は、その動作点のオフセット分に応じた位
相を有し、かつ既述のパイロット信号が重畳された時間
関数として与えられる。フォトダイオード７２はこのよ
うな出射光の輝度を瞬時値として示すモニタ信号を出力
し、帯域フィルタ６７は、そのモニタ信号に含まれる成
分の内、上述したパイロット信号の成分を抽出する。

【０００９】位相比較器６８は、そのパイロット信号
と、パイロット信号発生部６９によって生成されたパイ
ロット信号との位相を比較し、両者の差分を瞬時値とし
て示す誤差信号を生成する。低域フィルタ７０は、これ
らのパイロット信号の周波数以下に通過域を有し、かつ
バイアスティー回路６４を介してＬＮ外部変調器に、上
述した誤差信号の成分の内、この通過域を介して得られ
た成分を（負）帰還する。

【００１０】すなわち、温度その他の動作環境が変動し
ても、ＬＮ外部変調器６２（光導波路長可変部７３）の
動作点が安定に適正に維持されるので、伝送品質が高く
維持される。

【００１１】

【発明が解決しようとする課題】ところで、上述した従
来例では、データ信号は、多くの光伝送系では、秘匿性
の確保等を目的として適用されたＰＮ系列と伝送情報を
示すビット列との積として与えられる。

【００１２】したがって、変調信号の周波数スペクトル
は、例えば、このＰＮ系列の生成に適用されたシフトレ
ジスタの段数がｎであり、かつクロック信号の周期（伝
送情報のビットレートの逆数）がＴである場合には、図
８(a) に示すように、包落線成分が周波数ｆに対して下
式(1) で示される関数Ｅ(f) として与えられ、かつ周波
数軸に沿って下式(2) で示される間隔Δで生じる線スペ
クトルとして与えられる。

【００１３】Ｅ(f)＝(sinπｆＴ／πｆＴ)² ・・・(1) Δ＝１／(２ⁿ−１)・Ｔ ・・・(2) すなわち、間隔Δは、伝送情報のビットレート（クロッ
ク信号の周波数）が小さいほど小さな値となる。

【００１４】したがって、そのビットレートが例えば、
１０ギガビット／秒と大きい場合には、上述した線スペ
クトルの成分の内、周波数軸上でパイロット信号の成分
に最も近い成分（以下、単に「特定成分」という。）
は、図８(b) に示すように、帯域通過フィルタ６７の通
過域に位置する可能性は極めて少なく、これらの周波数
スペクトルの成分の周波数軸上における差の成分が低域
フィルタ７０の通過域に位置する可能性も少ない。

【００１５】しかし、例えば、このビットレートが１５
５メガビット／秒と小さい場合には、図９(a)、(b) に示
すように、同様の線スペクトルの成分の内、上述した特
定成分は帯域通過フィルタ６７の通過域に位置し、その
「特定成分とパイロット信号との周波数の差分の成分」
も低域フィルタ７０の通過域に位置する可能性が高い。

【００１６】したがって、ＬＮ外部変調器６２のモニタ
端子と第一の入力との間に帯域通過フィルタ６７、位相
比較器６８、低域フィルタ７０およびバイアスティー回
路６４によって形成されたフィードバック制御系は、上
述したビットレートとパイロット信号（正弦波信号）の
周波数との組み合わせによっては、そのＬＮ外部変調器
６２の動作点を必ずしも適正な動作点に維持することは
できず、かつ温度その他の動作環境について制約が生
じ、あるいは所望の高い伝送品質を安定に得ることがで
きない可能性があった。

【００１７】なお、このような適正な動作点は、例え
ば、上述したビットレートとパイロット信号の周波数と
が好適な組み合わせに設定されることによって安定に得
ることが可能である。しかし、パイロット信号の周波数
については、下記の通り、技術的な制約があるために、
実際には好適な値に設定することが困難である場合があ
った。

【００１８】・ 商用電源による誘導雑音が回避され、
かつ上述したフィードバック制御系の応答性が実用的な
値となるためには、その商用電源の周波数（５０ヘルツ
あるいは６０ヘルツ）より１桁以上高い周波数であるこ
とが望ましい。 ・ 表面実装による高密度実装が要求される場合には、
このような実装が可能である小型の部品でハードウエア
が構成され得る程度に高い周波数でなければならない。

【００１９】・ 変調信号に含まれる最小の周波数の成
分とその変調信号の波形に伴ない得るサグその他の波形
の乱れとに対して所望の伝送品質が得られるためには、
数十キロヘルツより一桁程度小さい周波数が望ましい。
さらに、上述したビットレートについては、特に、波長
多重伝送方式が適用された光伝送系では、近年、「ビッ
トセレクト」や「ビットフリー」のように、例えば、１
５５．５２メガビット／秒ないし９．９５３２８ギガビ
ット／秒に亘る広範な伝送速度に柔軟に適応可能である
ことが強く要求されるために、技術的には可能であって
も、実際には変更は困難であった。

【００２０】また、上述した適正な動作点を安定に得る
他の方法としては、例えば、下記の方法がある。 ・ 帯域フィルタ６７と低域フィルタ７０との双方もし
くは何れか一方の通過帯域幅を可能な限り狭く設定す
る。 ・ これらのフィルタの通過域と阻止域との境界におけ
る特性を急峻化すると共に、パイロット信号とクロック
信号との周波数の精度および安定性を高める。

【００２１】しかし、このような方法は、帯域フィルタ
６７や低域フィルタ７０の回路規模が増加すると共に、
パイロット信号とクロック信号との生成に際して周波数
の基準となる発振器として、物理的なサイズが大きく、
かつ環境変動に対して安定であって高価な高安定水晶発
振器等が搭載されなければならないために、実現が困難
であった。

【００２２】すなわち、従来例では、既述の線スペクト
ルの内、周波数軸上でパイロット信号に最も近い成分と
そのパイロット信号との差の周波数で振動する雑音が誤
差信号に重畳するために、ＬＮ外部変調器６２によって
出射される光信号の消光比が劣化して伝送品質が低下
し、かつ所望の広帯域に亘る伝送が実現されない可能性
があった。

【００２３】本発明は、ハードウエアの基本的な構成と
規模とに大幅な変更が伴うことなく、広範なビットレー
トによる高品質の変調を可能とする変調制御回路を提供
することを目的とする。

【００２４】

【課題を解決するための手段】図１は、本発明の原理ブ
ロック図である。

【００２５】請求項１に記載の発明では、位相差検出手
段１２は、変調信号に重畳される第一のパイロット信号
またはこの変調信号に重畳された第一のパイロット信号
と、その変調信号に応じて外部変調器１１が出射する光
信号から抽出した第二のパイロット信号との位相差を検
出する。制御手段１３は、位相差検出手段１２によって
検出された位相差を外部変調器１１に帰還し（例えば、
位相差を平均化処理する。）、その外部変調器１１の動
作点をこの位相差が抑圧される動作点に保つ。濾波手段
１４は、上述した帰還を実現する帰還路に配置され、か
つ変調信号の成分の内、この変調信号の波形に伴う波形
の乱れに応じてその帰還路の通過域に分布し得る成分を
抑圧する。

【００２６】すなわち、変調信号の周波数スペクトルの
分布が如何なるものであっても、濾波手段１４がその周
波数スペクトルの分布に適応した阻止域や減衰極を有す
る限り、外部変調器１１には上述した帰還路を介して高
いＳＮ比で位相差が帰還される。したがって、外部変調
器１１の動作点は、濾波手段１４および制御手段１３が
連係することによって行われるフィードバック制御の下
で安定に好適な動作点に維持される。

【００２７】請求項２に記載の発明では、位相差検出手
段１２は、変調信号に重畳される第一のパイロット信号
またはこの変調信号に重畳された第一のパイロット信号
と、その変調信号に応じて外部変調器１１が出射する光
信号から抽出した第二のパイロット信号との位相差を検
出する。標準動作点設定手段１５は、外部変調器１１の
動作点を標準的な動作点に設定する。制御手段１３Ａ
は、位相差検出手段１２によって検出された位相差と上
述した標準的な動作点に相当する標準的な位相差との差
分を外部変調器１１に帰還することによって、その外部
変調器１１の動作点をこの位相差が抑圧される動作点に
保つ。濾波手段１４は、上述した帰還を実現する帰還路
に配置され、かつ変調信号の成分の内、この変調信号の
波形に伴う波形の乱れに応じてその帰還路の通過域に分
布し得る成分を抑圧する。制御手段１３Ａは、始動時に
定常的な稼働を開始する時点まで、前記外部変調器１１
に対する前記差分の帰還を差し控える。

【００２８】すなわち、外部変調器１１の動作点は、始
動直後には標準動作点設定手段１５によって設定され、
かつ定常的に稼働している期間には、変調信号の周波数
スペクトルの分布が如何なるものであっても、制御手段
１３Ａと濾波手段１４とが連係することによって高いＳ
Ｎ比で行われる帰還の下で、好適な動作点に維持され
る。

【００２９】したがって、濾波手段１４によって行われ
る濾波処理の過程が定常状態に移行するために所要する
時間が長い場合であっても、外部変調器１１は、速やか
に始動し、かつ好適な動作点で安定に作動する。請求項
３に記載の発明では、位相差検出手段は、変調信号に重
畳された第一のパイロット信号を抽出し、この第一のパ
イロット信号と、その変調信号に応じて外部変調器が出
射する光信号から抽出した第二のパイロット信号との位
相差を検出する。制御手段は、この検出された位相差を
上述した外部変調器に帰還し、その外部変調器の動作点
をこの位相差が抑圧される動作点に保つ。

【００３０】このような第一のパイロット信号の位相
は、変調信号に実際に重畳されているパイロット信号の
位相とほぼ同じ値に保たれるので、その変調信号にこの
パイロット信号を重畳させる手段の特性が変動し、ある
いはその特性に偏差を伴う場合であっても、誤差を伴う
ことはない。したがって、外部変調器１１の動作点は、
精度高く、かつ安定に好適な動作点に維持される。

【００３１】請求項４に記載の発明では、初期動作点設
定手段１６は、始動時に制御手段１３が定常的な稼働を
開始する時点まで、その制御手段１３によって帰還され
るべき位相差に代わる標準的な位相差を外部変調器１１
に与える。制御手段１３は、始動時に定常的な稼働を開
始する時点まで、制御手段１３に対する位相差の帰還を
差し控える。

【００３２】すなわち、外部変調器１１の動作点は、始
動直後には標準動作点設定手段１６によって設定され、
かつ定常的に稼働している期間には、変調信号の周波数
スペクトルの分布が如何なるものであっても、制御手段
１３と濾波手段１４とが連係することによって高いＳＮ
比で行われる帰還の下で、好適な動作点に維持される。

【００３３】したがって、濾波手段１４によって行われ
る濾波処理の過程が定常状態に達するために所要する時
間が長い場合であっても、外部変調器１１は、速やかに
始動し、かつ好適な動作点で安定に作動する。請求項５
に記載の発明では、パイロット信号生成手段１７は、伝
送情報の列に同期した第一のパイロット信号を生成す
る。変調器駆動手段１８は、その伝送情報の列と所定の
ビット列とを乗じ、両者の積にパイロット信号生成手段
１７によって生成された第一のパイロット信号を重畳す
ることによって変調信号を生成し、その変調信号を位相
差検出手段１２と外部変調器１１とに与える。

【００３４】すなわち、伝送情報とその伝送情報に同期
すべきクロック信号との位相が異なる値に変動し、ある
いはこの伝送情報のビットレートが変動する場合であっ
ても、外部変調器１１の動作点は好適な動作点に安定に
維持される。請求項１、２に記載の発明の第一の下位概
念の発明では、濾波手段１４は、変調信号の占有帯域の
最小の周波数未満の値に遮断周波数が設定され、かつ通
過域をその遮断周波数より低域に有する。

【００３５】すなわち、濾波手段１４は、帰還路の通過
域の内、変調信号の成分が分布する周波数に先鋭な減衰
極を有することなく形成される。したがって、濾波手段
１４を構成するハードウエアとソフトウエアとの双方あ
るいは何れか一方について、構成の簡略化と規模の縮小
化とが図られる。請求項１、２に記載の発明の第二の下
位概念の発明では、濾波手段１４は、変調信号の論理値
が一定の値に保たれ得る期間の長さが最大である状態で
帰還路の通過域に分布し得る成分を抑圧する。

【００３６】すなわち、伝送情報の列のビットレートが
著しく低い値となり、あるいはその伝送情報の列として
与えられるビットパターンが多様に変化し得る場合であ
っても、外部変調器１１の動作点は安定に好適な動作点
に保たれる。請求項１、２に記載の発明の第三の下位概
念の発明では、濾波手段１４は、外部変調器１１の動作
点が変動し得る最大の速度に対して帰還路を介する帰還
が追従できる程度に広い通過域を有する。

【００３７】すなわち、外部変調器１１の動作点は、電
源電圧、温度その他の環境が変化しても、安定に好適な
動作点に保たれる。請求項１、２に記載の発明の第四の
下位概念の発明では、濾波手段１４は、非巡回型のディ
ジタルフィルタとして構成される。すなわち、濾波手段
１４によって行われる濾波処理の過程では、リカーシブ
な演算が何ら行われないので、濾波特性が安定に確保さ
れ、かつ始動時の過渡的な応答は演算対象の値が如何な
るものであっても所定の時間内に速やかに収束する。

【００３８】したがって、外部変調器１１の動作点は、
濾波手段１４が備えられてもハードウエアの規模の増加
と構成の複雑化とが伴うことなく、好適な動作点に安定
に維持される。請求項１ないし請求項４に記載の発明の
第一の下位概念の発明では、制御手段１３、１３Ａは、
始動時に所定の期間に亘って帰還路の時定数を短く設定
する。

【００３９】すなわち、外部変調器１１の動作点は、始
動後速やかに過渡的な動作点から定常的な動作点に収束
する。したがって、定常時に濾波手段１４によって達成
されるべき濾波特性が如何なるものであっても、始動時
の応答の高速化が図られる。請求項１ないし請求項４に
記載の発明の第二の下位概念の発明では、濾波手段１４
は、ディジタル領域で濾波処理を行う。制御手段１３、
１３Ａは、始動時に所定の期間に亘ってその濾波処理の
基準となる時系列のインターバルを短く設定する。

【００４０】すなわち、外部変調器１１の動作点は、始
動後には、濾波手段１４によって行われるべき濾波処理
の演算手順や演算対象に何ら変更が伴うことなく、定常
的な動作点に速やかに収束する。したがって、ハードウ
エアやソフトウエアの構成が複雑化することなく、始動
時の応答の高速化が図られる。

【００４１】請求項１ないし請求項４に記載の発明の第
三の下位概念の発明では、濾波手段１４は、ディジタル
領域で濾波処理を行う。制御手段１３、１３Ａは、始動
時に所定の期間に亘ってその濾波処理の演算対象の数と
この演算対象の精度との双方または何れか一方を小さく
設定する。すなわち、外部変調器１１の動作点は、始動
後には、濾波処理の基準となる時系列のインターバルが
何ら変更されることなく、定常的な動作点に速やかに収
束する。

【００４２】したがって、濾波手段１４が蓄積論理に基
づいて上述した濾波処理を行う場合には、基本的なハー
ドウエアの構成に変更が伴うことなく、始動時の応答の
高速化が図られる。

【００４３】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細に説明する。

【００４４】図２は、本発明の第一ないし第五の実施形
態を示す図である。図において、図６に示すものと機能
および構成が同じものについては、同じ符号を付与して
示し、ここでは、その説明を省略する。本実施形態と図
６に示す従来例との構成の相違点は、低域フィルタ７０
の後段に縦続接続されたＡ／Ｄ変換器２１、演算回路２
２およびＤ／Ａ変換器２３が付加された点にある。

【００４５】以下、図２を参照して本発明の第一の実施
形態の動作を説明する。Ａ／Ｄ変換器２１は、低域フィ
ルタ７０を介して与えられる誤差信号に対してサンプリ
ング定理が成立する周波数でその誤差信号の瞬時値をサ
ンプリングし、その瞬時値の列を時系列の順に示すディ
ジタル信号を生成する。演算回路２２は、時系列ｔの順
にこのディジタル信号として与えられる瞬時値ｘ_t と、
後述する係数λ（＜１）とに対して、下記の漸化式で示
される積分（指数平滑）処理を実時間で行うことによっ
て、既述の通り誤差信号に重畳され得る「特定成分とパ
イロット信号との周波数の差分の成分」を所望のレベル
に亘って抑圧する。

【００４６】ｙ_t＝λｘ_t＋(１−λ)ｙ_t-1 ここに、係数λは、『変調信号の波形に許容されるべき
最大のサグが伴う状態であっても、上述した積分処理の
下で実現される低域濾波器の時定数がその変調信号の占
有帯域の最小の周波数の逆数より大きな値となる値』に
予め設定される。

【００４７】また、Ｄ／Ａ変換器２３は、このような積
分処理の結果として与えられるディジタル信号をアナロ
グ信号に変換する。すなわち、バイアスティー回路６４
を介してＬＮ外部変調器６２に帰還される誤差信号のＳ
Ｎ比は、従来例より確実に改善される。したがって、本
実施形態によれば、ビットレートが低い場合であって
も、ＬＮ外部変調器６２は、構成要素の特性の偏差と環
境の変化とに柔軟に適応しつつ好適な動作点で安定に作
動する。

【００４８】以下、本発明の第二の実施形態について説
明する。本実施形態と上述した第一の実施形態との構成
の相違点は、図２に破線で示すように、縦続接続された
帯域フィルタ２４、減衰器２５および遅延回路２６を介
して位相比較器６８の他方の入力に、パイロット信号発
生器６９の出力に代わって変調器駆動部６３の出力が接
続された点にある。

【００４９】以下、図２を参照して本発明の第二の実施
形態の動作を説明する。帯域フィルタ２４は、周波数領
域で急峻な選択特性を有し、変調器駆動部６３によって
生成された変調信号の成分の内、その変調信号に重畳さ
れた既述のパイロット信号の成分をその選択特性に基づ
いて抽出する。減衰器２５は、このようにして抽出され
たパイロット信号のレベルを遅延回路２６を介して位相
比較器６８に与えられるべき好適なレベルに調整する。

【００５０】遅延回路２６の遅延時間Ｄは、変調器駆動
部６３の出力端からバイアスティー回路６４およびＬＮ
外部変調器６２を介して帯域フィルタ６７の出力端に至
る区間の総合的な伝搬遅延時間Ｄd と、帯域フィルタ２
４の伝搬遅延時間Ｄf と、減衰器２５の伝搬遅延時間Ｄ
a とに対して下式で示される値に予め設定される。Ｄ＝
Ｄd−Ｄf−Ｄaすなわち、帯域フィルタ６７を介して与
えられるモニタ信号の位相の誤差の検出の基準として位
相比較器６８に与えられるモニタ信号の位相は、バイア
スティー６４、ＬＮ外部変調器６２および帯域フィルタ
６７の特性の偏差が補償される位相に設定される。

【００５１】このように本実施形態によれば、構成要素
の特性にの差が確度高く補償されるので、ＬＮ外部変調
器６２は好適な動作点で確度高く安定に作動することが
できる。なお、本実施形態では、Ａ／Ｄ変換器２１、演
算回路２２、Ｄ／Ａ変換器２３を介さずに低域フィルタ
７０の出力をバイアスティ回路６４に与えることもでき
る。

【００５２】以下、本発明の第三の実施形態について説
明する。本実施形態と既述の第一および第二の実施形態
との構成の相違点は、図２に太い破線で示すように、Ｄ
／Ａ変換器２３の出力と共にバイアスティー回路６４の
バイアス端子に出力が接続された初期値回路２７が備え
られた点にある。以下、図２を参照して本発明の第三の
実施形態の動作を説明する。

【００５３】演算回路２２は、始動直後の所定の期間に
は、既述の積分処理を行うが、その積分処理の結果につ
いてはこの期間に限って出力を見合わせる。一方、初期
値回路２７は、バイアスティー回路６４を介してＬＮ外
部変調器６２に与えられるべき誤差信号の標準的な値が
予め実測値あるいは設計値として与えられ、上述した期
間に限って、その標準的な値の電圧をＤ／Ａ変換器２３
に代わってバイアスティー回路６４に与える。

【００５４】すなわち、低いビットレートに適応するた
めに演算回路２２によって行われる積分処理の時定数が
著しく長い場合であっても、ＬＮ外部変調器６２は、始
動直後から速やかに、上述した標準的な値として設定さ
れた望ましい動作点で作動することができる。このよう
に本実施形態によれば、ビットレートが低い場合であっ
ても始動が迅速に行われ、かつ保守および運用にかかわ
る作業の効率が高く確保される。

【００５５】本実施形態では、初期値回路２７がＤ／Ａ
変換器２３に代わってバイアスティー回路６４に誤差信
号を与える期間と、演算回路２２が積分処理の結果の出
力を見合わせる期間との長さが同じ値に設定され、これ
らの初期値回路２７と演算回路２２とがそれぞれ自立的
にこのような期間を識別している。しかし、本発明は、
このような構成に限定されず、例えば、下記の構成の何
れかが適用されてもよい。

【００５６】(1) 演算回路２２は、積分処理の結果が定
常値に達したか否かの判別を行い、その判別の結果が真
となったときに、図２に一点鎖線の矢印で示すように、
初期値回路２７に、「Ｄ／Ａ変換器２３に代わってバイ
アスティー回路６４に誤差信号を与える動作」の中断を
要求する。 (2) 上記の期間が経過した後には、初期値回路２７は始
動直後と同様にしてバイアスティ回路６４に誤差信号の
標準的な瞬時値を与え続け、かつ演算回路２２は、積分
処理の結果とその標準的な瞬時値との差分を出力すると
共に、両者の和がバイアスティー回路６４を介してＬＮ
外部変調器６２に帰還される。

【００５７】以下、本発明の第四の実施形態について説
明する。本実施形態と既述の演算回路２２に代えて演算
回路２２Ａが備えられた点にある。以下、図２を参照し
て本発明の第四の実施形態の動作を説明する。演算回路
２２Ａは、始動直後には、予め決められた期間に限っ
て、既述の漸化式に基づく積分処理を定常時より大幅に
短い周期で反復する。

【００５８】すなわち、積分処理の下で得られる時定数
は始動直後における上記の期間に限って短縮されるの
で、その積分処理の結果はこの期間内にほぼ定常状態に
おける値に等しい値に収束する。したがって、本実施形
態によれば、所望のビットレートが低いことに起因して
演算回路２２Ａによって行われるべき積分処理の時定数
が著しく長い場合であっても、ハードウエアの構成が大
幅に変更されることなく、始動の高速化が図られる。

【００５９】なお、本実施形態では、演算回路２２Ａ
は、上述した期間に限って、定常時より大幅に短い周期
で積分処理を反復している。しかし、本発明は、このよ
うな構成に限定されず、例えば、演算回路２２Ａが所望
の精度で積分処理の結果が定常値に達したことを識別し
たときに、自立的に積分処理が行われるべき周期を定常
時の値に更新することによって、さらに、始動の効率化
が図られてもよい。

【００６０】また、本実施形態では、Ａ／Ｄ変換器２１
とＤ／Ａ変換器２３との双方に与えられるべきクロック
信号の周期が一定に保たれている。しかし、このような
期間には、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双
方もしくは何れか一方に与えられるクロック信号の周期
が短く設定され、そのクロック信号に同期して演算回路
２２Ａが積分処理を行うことによって、さらに、始動の
効率化と定常的な稼働状態への円滑な移行とが図られて
もよい。

【００６１】以下、本発明の第五の実施形態について説
明する。本実施形態と既述の演算回路２２Ａに代えて演
算回路２２Ｂが備えられた点にある。以下、図２を参照
して本発明の第五の実施形態の動作を説明する。演算回
路２２Ｂは、始動直後には、予め決められた期間に限っ
て、既述の漸化式に基づく積分処理を下記の何れかの形
態で行う。

【００６２】・ 演算対象である係数λ、最新の瞬時値
ｘ_t 、先行して得られた積分値ｙ_t の全てあるいは一部
の語長を短く設定する。 ・ 係数λを小さな値に設定する。 ・ 積分処理に適用されるべき漸化式の項数を少なく設
定する。（定常状態において、時系列の順に先行して得
られた複数の積分結果ｙ_t-1、ｙ_t-2、…の項の積 和を
とる演算として積分処理が行われる場合に限る。） すなわち、演算回路２２Ｂによって行われる積分処理の
下で得られる時定数は、始動直後における上記の期間に
限って短縮されるので、その積分処理の結果はこの期間
内にほぼ定常状態における値に等しい値に収束する。

【００６３】したがって、本実施形態によれば、所望の
ビットレートが低いことに起因して演算回路２２Ｂによ
って行われるべき積分処理の時定数が著しく長い場合で
あっても、ハードウエアの構成が大幅に変更されること
なく、始動の高速化が図られる。なお、本実施形態で
は、演算回路２２Ｂは、上述した期間に限って、既述の
形態によって積分処理を行っている。

【００６４】しかし、本発明は、このような構成に限定
されず、例えば、演算回路２２Ｂが所望の精度で積分処
理の結果が定常値に達したことを識別したときに、自立
的に積分処理の形態を定常時の形態に更新することによ
って、さらに、始動の効率化が図られてもよい。また、
本実施形態では、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３
との双方に与えられるべきクロック信号の周期が一定に
保たれている。

【００６５】しかし、このような期間には、Ａ／Ｄ変換
器２１とＤ／Ａ変換器２３との双方もしくは何れか一方
に与えられるクロック信号の周期が短く設定され、その
クロック信号に同期して演算回路２２Ｂが積分処理を行
うことによって、さらに、始動の効率化と定常的な稼働
状態への円滑な移行とが図られてもよい。図３は、本発
明の第六の実施形態を示す図である。

【００６６】図において、図２に示すものと機能および
構成が同じものについては、同じ符号を付与して示し、
ここでは、その説明を省略する。本実施形態と既述の第
一の実施形態との構成の相違点は、バイアスティー回路
６４のバイアス端子に初期値回路３１の出力が直結さ
れ、その初期値回路３１の制御入力に直結された出力を
有する演算回路２２Ｃが演算回路２２に代えて備えら
れ、位相比較器６８の他方の入力に帯域通過フィルタ３
２の出力が直結され、その帯域通過フィルタ３２の前段
に配置され、かつパイロット信号発生器６９の出力が一
方の入力に直結された乗算器３３が配置され、その乗算
器３３の他方の入力に縦続接続された減衰器３４および
遅延回路３５を介してデータ信号が与えられる点にあ
る。

【００６７】以下、図３を参照して本実施形態の動作を
説明する。減衰器３４は、データ信号のレベルを所定の
レベルに調整する。遅延回路３５は、後述するように帯
域フィルタ３２を介して位相比較器６８に与えられるべ
き正弦波信号の位相が好適な値となる遅延をそのデータ
信号に与える。

【００６８】乗算器３３は、遅延回路３５によって上述
した遅延が図られたデータ信号とパイロット信号発生器
６９によって生成された正弦波信号との積をとることに
よって、疑似変調信号を生成する。帯域通過フィルタ３
２は、この疑似変調信号の成分の内、上述した正弦波信
号の成分を抽出して位相比較器６８に与える。

【００６９】このような正弦波信号は、変調器駆動部６
３によって生成された変調信号に重畳するパイロット信
号とは、「クロック信号ではなく、データ信号に同期し
ている点」で異なる。すなわち、帯域フィルタ６７によ
って与えられるパイロット信号の位相の誤差の基準とし
て位相比較器６８に与えられる正弦波信号は、クロック
信号ではなくデータ信号に同期する。

【００７０】したがって、本実施形態によれば、クロッ
ク信号とデータ信号との間の位相差が変動する状態であ
っても、誤差信号が確度高く得られ、ＬＮ外部変調器６
２の動作点が安定に維持される。

【００７１】以下、本実施形態の他の構成について説明
する。本実施形態と図３に示す実施形態との構成の相違
点は、減衰器３４および遅延回路３５に代えて縦続接続
された位相同期発振器４１および分周回路４２が備えら
れ、乗算器３３、帯域フィルタ３２およびパイロット信
号発生器６９は備えられず、この分周回路４２の出力が
変調器駆動部６３の第三の入力および位相比較器６８の
他方の入力に直結された点にある。

【００７２】本実施形態では、位相同期発振器４１は、
データ信号に同期し、かつ周波数が既述の正弦波信号の
周波数の整数倍である基準信号（ディジタル信号とアナ
ログ信号との何れであってもよい。）を生成する。分周
回路４２は、この基準信号を分周することによって、図
３に示す帯域フィルタ３２の出力端に得られる正弦波信
号と同様に、データ信号に同期した正弦波信号を生成す
ると共に、その正弦波信号を変調器駆動部６３および位
相比較器６８に与える。

【００７３】したがって、本実施形態によれば、図３に
示す実施形態と同様に、クロック信号とデータ信号との
間の位相差が変動する状態であっても、誤差信号が確度
高く得られ、ＬＮ外部変調器の動作点が安定に維持され
る。なお、本実施形態では、位相同期発振器４１の後段
に分周回路４２が備えられている。

【００７４】しかし、本発明はこのような構成に限定さ
れず、位相同期発振器に設定された合成比の下で上述し
た正弦波信号が直接生成される場合には、分周回路４２
が備えられなくてもよい。さらに、クロック信号とデー
タ信号との間の位相差の変動が許容される程度に小さい
場合には、例えば、データ信号に代えて、クロック信号
が位相同期発振器４１の入力に与えられてもよい。

【００７５】また、位相比較器６８がディジタル領域に
おいて位相差を識別する場合には、図５に示すように、
位相同期発振器４１（および分周器４２）に代えて分周
器５１が備えられてもよい。さらに、上述した各実施形
態では、演算回路２２、２２Ａ〜２２Ｃは、既述の漸化
式で示されるように、指数平滑法に基づいて一次の積分
処理を行っている。

【００７６】しかし、本発明では、このような指数平滑
法に限定されず、既述の時定数や周波数特性が得られる
ならば、例えば、移動平均法に基づいて積分処理が行わ
れてもよい。また、このような積分処理の過程で演算対
象となるべき、項の数および各項に乗じられるべき重み
（係数）の値については、同様に既述の時定数や周波数
特性が得られる限り、如何なる値であってもよい。

【００７７】さらに、上述した各実施形態では、専用の
ディジタル回路として構成された演算回路２２、２２Ａ
〜２２Ｃによって既述の積分処理が行われている。しか
し、このような積分処理については、所望の精度で安定
にＬＮ外部変調器６２の動作点が維持されるならば、そ
の積分処理の一部もしくは全てはアナログ演算回路によ
って実現され、またはＤＳＰその他のプロセッサが所定
のプログラムを実行することによって蓄積論理として実
現されてもよい。

【００７８】また、上述した各実施形態では、光伝送系
のノード装置に備えられた送信部に本願発明が適用され
ている。しかし、本発明は、このような送信部に限定さ
れず、例えば、所望の変調信号に応じて精度よく変調処
理を行うことが要求される伝送系の試験や評価に供され
る測定器にも、同様に適用が可能である。

【００７９】さらに、上述した各実施形態では、ＬＮ外
部変調器６２の好適な動作点を安定に維持する変調制御
回路に本願発明が適用されている。しかし、本発明は、
このようなＬＮ外部変調器６２に限定されず、ＬＮ外部
変調器６２と同様に、変調信号の瞬時値に応じて出射さ
れる光信号の輝度がその瞬時値の周期関数として与えら
れるならば、如何なる外部変調器にも適用可能である。

【００８０】また、上述した各実施形態では、演算回路
２２、２２Ａ〜２２Ｃは、既述の積分処理を行うことに
よって低域フィルタとして作動している。しかし、本発
明では、演算回路２２、２２Ａ〜２２Ｃによって行われ
るべき処理は、このような積分処理に限定されず、例え
ば、図９(c) に点線で示すように、低域フィルタ７０の
通過域において、周波数軸上で誤差信号の近傍に位置す
る雑音の周波数に先鋭な減衰極を有するノッチフィルタ
を実現する濾波処理であってもよい。

【００８１】さらに、本発明は、上述した実施形態に限
定されるものではなく、本発明の範囲において、多様な
形態による実施形態が可能であり、かつ構成装置の一部
もしくは全てに如何なる改良が施されてもよい。以下、
上述した各実施形態に開示された発明の構成を階層的・
多面的に整理し、かつ付記項として順次列記する。

【００８２】（付記１） 変調信号に重畳される第一の
パイロット信号またはこの変調信号に重畳された第一の
パイロット信号と、その変調信号に応じて外部変調器１
１が出射する光信号から抽出した第二のパイロット信号
との位相差を検出する位相差検出手段１２と、前記位相
差検出手段１２によって検出された位相差を前記外部変
調器１１に帰還し、その外部変調器１１の動作点をこの
位相差が抑圧される動作点に保つ制御手段１３とを備え
た変調制御回路において、前記帰還を実現する帰還路に
配置され、かつ前記変調信号の成分の内、この変調信号
の波形に伴う波形の乱れに応じてその帰還路の通過域に
分布し得る成分を抑圧する濾波手段１４を備えたことを
特徴とする変調制御回路。

【００８３】（付記２） 変調信号に重畳される第一の
パイロット信号またはこの変調信号に重畳された第一の
パイロット信号と、その変調信号に応じて外部変調器１
１が出射する光信号から抽出された第二のパイロット信
号との位相差を検出する位相差検出手段１２と、前記外
部変調器１１の動作点を標準的な動作点に設定する標準
動作点設定手段１５と、前記位相差検出手段１２によっ
て検出された位相差と前記標準的な動作点に相当する標
準的な位相差との差分を前記外部変調器１１に帰還し、
その外部変調器１１の動作点をこの位相差が抑圧される
動作点に保つ制御手段１３Ａと、前記帰還を実現する帰
還路に配置され、かつ前記変調信号の成分の内、この変
調信号の波形に伴う波形の乱れに応じてその帰還路の通
過域に分布し得る成分を抑圧する濾波手段１４を備え、
前記制御手段１３Ａは、始動時に定常的な稼働を開始す
る時点まで、前記外部変調器１１に対する前記差分の帰
還を差し控えることを特徴とする変調制御回路。

【００８４】（付記３） 付記１または付記２に記載の
変調制御回路において、濾波手段１４は、変調信号の占
有帯域の最小の周波数未満の値に遮断周波数が設定さ
れ、かつ通過域をその遮断周波数より低域に有すること
を特徴とする変調制御回路。

【００８５】（付記４） 付記１ないし付記３の何れか
１項に記載の変調制御回路において、濾波手段１４は、
変調信号の論理値が一定の値に保たれ得る期間の長さが
最大である状態で帰還路の通過域に分布し得る成分を抑
圧することを特徴とする変調制御回路。

【００８６】（付記５） 付記１ないし付記４の何れか
１項に記載の変調制御回路において、濾波手段１４は、
外部変調器１１の動作点が変動し得る最大の速度に対し
て帰還路を介する帰還が追従できる程度に広い通過域を
有することを特徴とする変調制御回路。

【００８７】（付記６） 付記１ないし付記５の何れか
１項に記載の変調制御回路において、濾波手段１４は、
非巡回型のディジタルフィルタとして構成されたことを
特徴とする変調制御回路。 （付記７） 変調信号に重畳された第一のパイロット信
号を抽出し、この第一のパイロット信号と、その変調信
号に応じて外部変調器１１が出射する光信号から抽出し
た第二のパイロット信号との位相差を検出する位相差検
出手段１２Ａと、前記位相差検出手段１２Ａによって検
出された位相差を前記外部変調器１１に帰還し、その外
部変調器の動作点をこの位相差が抑圧される動作点に保
つ制御手段１３Ｂとを備えたことを特徴とする変調制御
回路。

【００８８】（付記８） 付記１、付記３〜付記６の何
れか１項に記載の変調制御回路において、始動時に制御
手段１３が定常的な稼働を開始する時点まで、その制御
手段１３によって帰還されるべき位相差に代わる標準的
な位相差を外部変調器１１に与える初期動作点設定手段
１６を備え、前記制御手段１３は、前記始動時に前記定
常的な稼働を開始する時点まで、前記外部変調器１１に
対する位相差の帰還を差し控えることを特徴とする変調
制御回路。

【００８９】（付記９） 付記１ないし付記６および付
記８の何れか１項に記載の変調制御回路において、制御
手段１３、１３Ａは、始動時に所定の期間に亘って帰還
路の時定数を短く設定することを特徴とする変調制御回
路。

【００９０】（付記１０） 付記９に記載の変調制御回
路において、濾波手段１４は、ディジタル領域で濾波処
理を行い、制御手段１３、１３Ａは、始動時に所定の期
間に亘って前記濾波処理の基準となる時系列のインター
バルを短く設定することを特徴とする変調制御回路。

【００９１】（付記１１） 付記９に記載の変調制御回
路において、濾波手段１４は、ディジタル領域で濾波処
理を行い、制御手段１３、１３Ａは、始動時に所定の期
間に亘って前記濾波処理の演算対象の数とその演算対象
の精度との双方または何れか一方を小さく設定すること
を特徴とする変調制御回路。

【００９２】（付記１２） 付記１ないし付記６および
付記８ないし付記１１の何れか１項に記載の変調制御回
路において、伝送情報の列に同期した第一のパイロット
信号を生成するパイロット信号生成手段１７と、その伝
送情報の列と所定のビット列とを乗じ、両者の積る前記
パイロット信号生成手段１７によって生成された第一の
パイロット信号を重畳するして変調信号を生成し、その
変調信号を位相差検出手段１２と外部変調器１１とに与
える変調器駆動手段１８とを備えたことを特徴とする変
調制御回路。

【００９３】

【発明の効果】上述したように請求項１に記載の発明で
は、外部変調器の動作点は、フィードバック制御の下で
安定に好適な動作点に維持される。また、請求項２、４
に記載の発明では、濾波手段が始動時に定常状態に移行
するために所要する時間が長い場合であっても、外部変
調器は、速やかに始動し、かつ好適な動作点で安定に作
動する。

【００９４】さらに、請求項３に記載の発明では、外部
変調器の動作点は、精度高く、かつ安定に好適な動作点
に維持される。また、請求項５に記載の発明では、伝送
情報とその伝送情報に同期すべきクロック信号との位相
が異なる値に変動し、あるいはこの伝送情報のビットレ
ートが変動する場合であっても、外部変調器の動作点は
好適な動作点に安定に維持される。

【００９５】さらに、請求項１、２に記載の発明の第一
の下位概念の発明では、濾波手段を構成するハードウエ
アとソフトウエアとの双方あるいは何れか一方につい
て、構成の簡略化と規模の縮小化とが図られる。また、
請求項１、２に記載の発明の第二の下位概念の発明で
は、伝送情報の列のビットレートが著しく低い値とな
り、あるいはその伝送情報の列として与えられるビット
パターンが多様に変化し得る場合であっても、外部変調
器の動作点は安定に好適な動作点に保たれる。

【００９６】さらに、請求項１、２に記載の発明の第三
の下位概念の発明では、外部変調器の動作点は、電源電
圧、温度その他の環境が変化しても、安定に好適な動作
点に保たれる。

【００９７】また、請求項１、２に記載の発明の第四の
下位概念の発明では、外部変調器の動作点は、濾波手段
が備えられてもハードウエアの規模の増加と構成の複雑
化とが伴うことなく、好適な動作点に安定に維持され
る。さらに、請求項１ないし請求項４に記載の発明の第
一の下位概念の発明では、定常時に濾波手段によって達
成されるべき濾波特性が如何なるものであっても、始動
時の応答の高速化が図られる。

【００９８】また、請求項１ないし請求項４に記載の発
明の第二の下位概念の発明では、ハードウエアやソフト
ウエアの構成が複雑化することなく、始動時の応答の高
速化が図られる。さらに、請求項１ないし請求項４に記
載の発明の第三の下位概念の発明では、濾波手段が蓄積
論理に基づいて濾波処理を行う場合には、基本的なハー
ドウエアの構成に変更が伴うことなく、始動時の応答の
高速化が図られる。

【００９９】したがって、これらの発明が適用された光
伝送系や計測機器では、外部変調器の利点が損なわれる
ことなく、特性および性能が高められ、かつ安定に保た
れる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の第一ないし第五の実施形態を示す図で
ある。

【図３】本発明の第六の実施形態を示す図である。

【図４】本発明の第六の実施形態の他の構成を示す図
(1) である。

【図５】本発明の第六の実施形態の他の構成を示す図
(2) である。

【図６】ＬＮ外部変調器が搭載された送信部の構成例を
示す図である。

【図７】ＬＮ外部変調器の動作点に対する応答を示す図
である。

【図８】従来例の課題を説明する図(1) である。

【図９】従来例の課題を説明する図(2) である。

【符号の説明】

１１ 外部変調器 １２，１２Ａ 位相差検出手段 １３，１３Ａ，１３Ｂ 制御手段 １４ 濾波手段 １５ 標準動作点設定手段 １６ 初期動作点設定手段 １７ パイロット信号生成手段 １８ 変調駆動手段 ２１ Ａ／Ｄ変換器 ２２，２２Ａ，２２Ｂ，２２Ｃ 演算回路 ２３ Ｄ／Ａ変換器 ２４，３２，６７ 帯域フィルタ ２５，３４ 減衰器 ２６，３５ 遅延回路 ２７，３１ 初期値回路 ３３ 乗算器 ４１ 位相同期発振器 ４２，５１ 分周回路 ６０ 光源 ６１ 光ファイバ ６２ ＬＮ外部変調器 ６３ 変調器駆動部 ６４ バイアスティー回路 ６５，６６ 抵抗器 ６８ 位相比較器 ６９ パイロット信号発生器 ７０ 低域フィルタ ７１ 光導波路 ７２ フォトダイオード ７３ 光導波路長可変部 ７４ コンデンサ ７５ 電池

フロントページの続き (72)発明者 佐野 進一郎 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 永瀬 典生 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 大塚 友行 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H079 AA02 AA12 BA01 CA04 DA03 EA05 FA01 HA11

Claims (5)

【特許請求の範囲】
1. 【請求項１】 変調信号に重畳される第一のパイロット
   信号またはこの変調信号に重畳された第一のパイロット
   信号と、その変調信号に応じて外部変調器が出射する光
   信号から抽出した第二のパイロット信号との位相差を検
   出する位相差検出手段と、 前記位相差検出手段によって検出された位相差を前記外
   部変調器に帰還し、その外部変調器の動作点をこの位相
   差が抑圧される動作点に保つ制御手段とを備えた変調制
   御回路において、 前記帰還を実現する帰還路に配置され、かつ前記変調信
   号の成分の内、この変調信号の波形に伴う波形の乱れに
   応じてその帰還路の通過域に分布し得る成分を抑圧する
   濾波手段を備えたことを特徴とする変調制御回路。
2. 【請求項２】 変調信号に重畳される第一のパイロット
   信号またはこの変調信号に重畳された第一のパイロット
   信号と、その変調信号に応じて外部変調器が出射する光
   信号から抽出した第二のパイロット信号との位相差を検
   出する位相差検出手段と、 前記外部変調器の動作点を標準的な動作点に設定する標
   準動作点設定手段と、 前記位相差検出手段によって検出された位相差と前記標
   準的な動作点に相当する標準的な位相差との差分を前記
   外部変調器に帰還し、その外部変調器の動作点をこの位
   相差が抑圧される動作点に保つ制御手段と、 前記帰還を実現する帰還路に配置され、かつ前記変調信
   号の成分の内、この変調信号の波形に伴う波形の乱れに
   応じてその帰還路の通過域に分布し得る成分を抑圧する
   濾波手段を備え、 前記制御手段は、 始動時に定常的な稼働を開始する時点まで、前記外部変
   調器に対する前記差分の帰還を差し控えることを特徴と
   する変調制御回路。
3. 【請求項３】 変調信号に重畳された第一のパイロット
   信号を抽出し、この第一のパイロット信号と、その変調
   信号に応じて外部変調器が出射する光信号から抽出した
   第二のパイロット信号との位相差を検出する位相差検出
   手段と、 前記位相差検出手段によって検出された位相差を前記外
   部変調器に帰還し、その外部変調器の動作点をこの位相
   差が抑圧される動作点に保つ制御手段とを備えたことを
   特徴とする変調制御回路。
4. 【請求項４】 請求項１に記載の変調制御回路におい
   て、 始動時に制御手段が定常的な稼働を開始する時点まで、
   その制御手段によって帰還されるべき位相差に代わる標
   準的な位相差を外部変調器に与える初期動作点設定手段
   を備え、 前記制御手段は、 前記始動時に前記定常的な稼働を開始する時点まで、前
   記外部変調器に対する位相差の帰還を差し控えることを
   特徴とする変調制御回路。
5. 【請求項５】 請求項１に記載の変調制御回路におい
   て、 伝送情報の列に同期した第一のパイロット信号を生成す
   るパイロット信号生成手段と、 その伝送情報の列と所定のビット列とを乗じ、両者の積
   に前記パイロット信号生成手段によって生成された第一
   のパイロット信号を重畳して変調信号を生成し、その変
   調信号を位相差検出手段と外部変調器とに与える変調器
   駆動手段とを備えたことを特徴とする変調制御回路。