JP2002046630A - Control device of motor-driven power steering - Google Patents
Control device of motor-driven power steeringInfo
- Publication number
- JP2002046630A JP2002046630A JP2000221127A JP2000221127A JP2002046630A JP 2002046630 A JP2002046630 A JP 2002046630A JP 2000221127 A JP2000221127 A JP 2000221127A JP 2000221127 A JP2000221127 A JP 2000221127A JP 2002046630 A JP2002046630 A JP 2002046630A
- Authority
- JP
- Japan
- Prior art keywords
- value
- motor current
- current
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Steering Mechanism (AREA)
- Control Of Direct Current Motors (AREA)
- Steering Control In Accordance With Driving Conditions (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、操舵ハンドルの回
動操作に対してアシスト力を付与する電動モータの電流
の大きさをデジタル量に変換し、このデジタル量に応じ
て前記電動モータの電流を制御する電動パワーステアリ
ングの制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention converts the magnitude of the electric current of an electric motor for applying an assist force to the turning operation of a steering wheel into a digital quantity, and converts the current of the electric motor according to the digital quantity. The present invention relates to a control device for an electric power steering for controlling the power steering.
【0002】[0002]
【従来の技術】この種の電動パワーステアリングの制御
装置は、例えば特公平6−247324号公報に開示さ
れているように、電動モータに流れるモータ電流の大き
さを検出し、検出したモータ電流値に応じて前記電動モ
ータの制御を行うようになっている。このような制御
は、一般には、デジタル量を扱うマイクロコンピュータ
によりなされるので、前記モータ電流の大きさはアナロ
グ−デジタルコンバータ(以下、ADCという。)によ
りデジタル量に変換される。2. Description of the Related Art An electric power steering control device of this kind detects a magnitude of a motor current flowing through an electric motor and detects the detected motor current value as disclosed in, for example, Japanese Patent Publication No. 6-247324. The control of the electric motor is performed according to. Since such control is generally performed by a microcomputer that handles digital quantities, the magnitude of the motor current is converted into a digital quantity by an analog-to-digital converter (hereinafter, referred to as ADC).
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来の技術においては、モータ電流の最大値(制御上電動
モータに流され得る電流の最大値)をデジタル量に変換
できるようにADCのLSB(Least Significant bi
t)が決定されているため、例えば、モータ電流の制御
を微細に行うことが必要とされるステアリングホイール
の中立点近傍において、前記デジタル量の精度が不足
し、操舵フィーリングの悪化を招くという問題がある。However, in the above-mentioned prior art, the LSB (Least) of the ADC is converted so that the maximum value of the motor current (the maximum value of the current that can be passed to the electric motor for control) can be converted into a digital value. Significant bi
Since t) is determined, for example, near the neutral point of the steering wheel where it is necessary to finely control the motor current, the accuracy of the digital amount is insufficient, and the steering feeling is deteriorated. There's a problem.
【0004】[0004]
【本発明の概要】本発明は、上記課題に対処するために
なされたものであり、その特徴の一つは、操舵アシスト
力を発生する電動モータに流れるモータ電流の大きさを
デジタル量に変換するアナログ−デジタル変換手段と、
前記変換されたモータ電流のデジタル量に応じて前記モ
ータ電流を制御する電流制御手段とを備えた電動パワー
ステアリングの制御装置において、前記アナログ−デジ
タル変換手段は、前記モータ電流の大きさをLSBが第
1の電流の大きさのデジタル量に変換する第1変換手段
と、前記モータ電流の大きさをLSBが前記第1の電流
の大きさよりも小さい第2の電流の大きさのデジタル量
に変換する第2変換手段とを備えたことにある。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and one of its features is that the magnitude of a motor current flowing through an electric motor that generates a steering assist force is converted into a digital amount. Analog-digital conversion means,
A current control unit that controls the motor current in accordance with the digital amount of the converted motor current, wherein the analog-to-digital conversion unit determines that the magnitude of the motor current is LSB. First converting means for converting the magnitude of the first current into a digital quantity, and converting the magnitude of the motor current into a digital quantity of a second current having an LSB smaller than the magnitude of the first current. And a second converting means.
【0005】この場合において、前記第1変換手段は、
前記モータ電流に応じたアナログ電圧を第1の電圧に変
換する第1電圧変換手段と同第1電圧変換手段に接続さ
れたアナログ−デジタルコンバータとから構成され、前
記第2変換手段は、前記モータ電流に応じたアナログ電
圧を前記第1の電圧よりも大きな第2の電圧に変換する
第2電圧変換手段と同第2電圧変換手段に接続されたア
ナログ−デジタルコンバータとから構成されることが好
適である。なお、上記第1,第2電圧変換手段の「変
換」には、全く変換を行わない場合が含まれ得る。In this case, the first conversion means includes:
The first voltage conversion means for converting an analog voltage according to the motor current into a first voltage, and an analog-digital converter connected to the first voltage conversion means, wherein the second conversion means It is preferable that the second voltage converting means for converting an analog voltage corresponding to the current into a second voltage larger than the first voltage, and an analog-digital converter connected to the second voltage converting means. It is. The "conversion" of the first and second voltage conversion means may include a case where no conversion is performed.
【0006】この特徴によれば、モータ電流が小さい場
合等には、LSBが相対的に小さいデジタル量に変換さ
れた同モータ電流の大きさを同モータ電流の制御に用い
ることが可能となる。このため、bit数の大きいアナ
ログ−デジタルコンバータを使用しない場合であって
も、モータ電流をより微細に制御することが可能とな
る。According to this feature, when the motor current is small, the magnitude of the motor current whose LSB is converted into a relatively small digital amount can be used for controlling the motor current. Therefore, even when an analog-to-digital converter having a large number of bits is not used, the motor current can be more finely controlled.
【0007】また、前記制御装置の構成を簡素化するた
めに、前記第1電圧変換手段は、前記モータ電流に応じ
たアナログ電圧を第1の増幅率で増幅する第1増幅回路
を含み、前記第2電圧変換手段は、前記モータ電流に応
じたアナログ電圧を前記第1の増幅率よりも大きい第2
の増幅率で増幅する第2増幅回路を含んでなるように構
成することもできる。Further, in order to simplify the configuration of the control device, the first voltage conversion means includes a first amplifier circuit for amplifying an analog voltage corresponding to the motor current at a first amplification factor. The second voltage converting means converts an analog voltage corresponding to the motor current to a second voltage larger than the first amplification factor.
It can also be configured to include a second amplifier circuit that amplifies at an amplification factor of.
【0008】また、前記制御装置の構成を簡素化するた
め、及び、同制御装置の製造コストを低減するために、
前記第1電圧変換手段、及び前記第2電圧変換手段は、
前記モータ電流に応じたアナログの電圧を分割する抵抗
分割回路を含んでなるように構成することもできる。In order to simplify the configuration of the control device and to reduce the manufacturing cost of the control device,
The first voltage conversion means and the second voltage conversion means,
It may be configured to include a resistance dividing circuit that divides an analog voltage according to the motor current.
【0009】さらに、マイクロコンピュータからなるこ
とが一般的である前記電流制御手段が同一ビット数のア
ナログ−デジタル変換値を扱うことができるようにする
ため、前記第1変換手段のアナログ−デジタルコンバー
タの扱うデジタル値のビット数と前記第2変換手段のア
ナログ−デジタルコンバータの扱うデジタル値のビット
数とは同一ビット数とすることが好適である。Further, in order for the current control means, which is generally comprised of a microcomputer, to be able to handle analog-to-digital conversion values of the same number of bits, an analog-to-digital converter of the first conversion means is provided. It is preferable that the number of bits of the digital value to be handled is the same as the number of bits of the digital value handled by the analog-to-digital converter of the second conversion means.
【0010】上記のように、前記第1変換手段のアナロ
グ−デジタルコンバータの扱うデジタル値のビット数と
前記第2変換手段のアナログ−デジタルコンバータの扱
うデジタル値のビット数とを同一ビット数とすれば、前
記第1変換手段の一部と前記第2変換手段の一部を構成
するアナログ−デジタルコンバータを単一のもの(一つ
のチップ)とすることも可能となり、装置のコストを一
層低減することが可能となる。As described above, the number of bits of the digital value handled by the analog-to-digital converter of the first conversion means and the number of bits of the digital value handled by the analog-to-digital converter of the second conversion means are the same. For example, it is possible to use a single analog-to-digital converter (one chip) which constitutes a part of the first conversion means and a part of the second conversion means, thereby further reducing the cost of the apparatus. It becomes possible.
【0011】本発明の他の特徴は、上記第1,第2変換
手段を備えた電動パワーステアリングの制御装置におい
て、前記電動パワーステアリングの操舵状態を検出する
操舵状態検出手段と、前記検出された操舵状態に基づい
て、前記モータ電流の制御に用いるデジタル量を前記第
1変換手段及び前記第2変換手段により変換されたデジ
タル量の何れかとするデジタル量選択手段とを備えたこ
とにある。Another feature of the present invention is that in the electric power steering control device provided with the first and second converting means, a steering state detecting means for detecting a steering state of the electric power steering; There is provided a digital quantity selecting means for setting a digital quantity used for controlling the motor current to one of the digital quantities converted by the first converting means and the second converting means based on a steering state.
【0012】これによれば、特に、操舵を行っていない
場合(保舵中)や緩やかに操舵を行っている場合等であ
って、操舵アシスト力の変動が操舵フィーリングの悪化
を招き易い状態を操舵状態検出手段により検出すること
ができ、そのような状態においてはより精度の高い第2
変換手段のデジタル量をモータ電流の制御に使用するこ
とができるので、操舵フィーリングの悪化を防止するこ
とが可能となる。According to this, particularly when steering is not performed (during steering) or when steering is performed gently, a change in the steering assist force is likely to cause deterioration of the steering feeling. Can be detected by the steering state detecting means, and in such a state, the more accurate second
Since the digital amount of the conversion means can be used for controlling the motor current, it is possible to prevent the steering feeling from deteriorating.
【0013】また、上記何れかの特徴を有する電動パワ
ーステアリングの制御装置において、前記第1変換手段
及び前記第2変換手段により変換された両デジタル量を
用いて同第1変換手段及び同第2変換手段の異常状態を
検出する異常状態検出手段を備えることが好適である。Further, in the control apparatus for an electric power steering having any of the above-mentioned features, the first conversion means and the second conversion means use the digital amounts converted by the first conversion means and the second conversion means. It is preferable to include an abnormal state detecting means for detecting an abnormal state of the conversion means.
【0014】これによれば、モータ電流の制御に用いる
デジタル量が異常な値となっていることを検出すること
ができるため、操舵アシスト力の急激な変化を抑制する
等の異常処置をとることが可能となる。According to this, it is possible to detect that the digital amount used for controlling the motor current has an abnormal value, so that an abnormal measure such as suppressing a rapid change in the steering assist force is taken. Becomes possible.
【0015】[0015]
【発明の実施の形態】以下、本発明の第1実施形態につ
いて図面を参照しつつ説明すると、図1は本発明による
電動パワーステアリングの制御装置を車両に適用したシ
ステムの概略をブロック図により示している。この電動
パワーステアリングの制御装置は、電気制御装置10と
直流電動モータ20とを備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram schematically showing a system in which a control device for an electric power steering according to the present invention is applied to a vehicle. ing. The electric power steering control device includes an electric control device 10 and a DC electric motor 20.
【0016】電動モータ20は、操舵ハンドル(ステア
リングホイール)21の回動操作による前輪FWL,F
WRの操舵に対してアシスト力(アシストトルク)を付
与するもので、減速機構22を介して操舵軸23にトル
ク伝達可能に取付けられていて、その回転に応じてラッ
クバー24を軸線方向に駆動し、同ラックバー24にタ
イロッドを介して連結されている前輪FWL,FWRを
操舵する。前記操舵軸23には操舵トルクセンサ31が
組みつけられていて、同操舵トルクセンサ31は操舵軸
23に作用する操舵トルクを検出して同トルクを表すア
ナログの電圧値VTMを発生する。電気制御装置10に
は、車速センサ32、エンジン回転数センサ33、及び
モータ20に流れる電流(モータ電流)を検出する電流
検出センサ(図示省略)が電流検出回路(図示省略)を
介して接続されている。車速センサ32は車両の速度が
大きいほど短い間隔でパルスを発生し、エンジン回転数
センサ33はエンジン回転速度が大きいほど短い間隔で
パルスを発生するようになっている。The electric motor 20 is driven by a turning operation of a steering wheel (steering wheel) 21 to drive the front wheels FWL, FWL.
The WR steering is provided with an assist force (assist torque) for steering, and is attached to a steering shaft 23 via a speed reduction mechanism 22 so as to be capable of transmitting torque. The rack bar 24 is driven in the axial direction according to the rotation. Then, the front wheels FWL and FWR connected to the rack bar 24 via tie rods are steered. A steering torque sensor 31 is mounted on the steering shaft 23. The steering torque sensor 31 detects a steering torque acting on the steering shaft 23 and generates an analog voltage value VTM representing the torque. A vehicle speed sensor 32, an engine speed sensor 33, and a current detection sensor (not shown) for detecting a current (motor current) flowing through the motor 20 are connected to the electric control device 10 via a current detection circuit (not shown). ing. The vehicle speed sensor 32 generates pulses at shorter intervals as the vehicle speed increases, and the engine speed sensor 33 generates pulses at shorter intervals as the engine speed increases.
【0017】次に、図1に示した電気制御装置10の詳
細について図2を参照しつつ説明する。電気制御装置1
0は、マイクロコンピュータ40と、モータ駆動回路5
0と、電流検出回路(ダイナミックレンジ規定回路)6
0とから構成されている。Next, details of the electric control device 10 shown in FIG. 1 will be described with reference to FIG. Electric control device 1
0 is the microcomputer 40 and the motor drive circuit 5
0, current detection circuit (dynamic range defining circuit) 6
0.
【0018】マイクロコンピュータ40は、CPU41
と、入力インターフェース42と、ADC(アナログ−
デジタルコンバータ)43と、出力インターフェース4
4と、ROM及びRAMからなるメモリ45とを含んで
構成されている。入力インターフェース42は、バスを
介してCPU41に接続されるとともに、車速センサ3
2と、エンジン回転数センサ33とが接続されている。The microcomputer 40 includes a CPU 41
, An input interface 42, and an ADC (analog-
Digital converter) 43 and output interface 4
4 and a memory 45 including a ROM and a RAM. The input interface 42 is connected to the CPU 41 via a bus, and is connected to the vehicle speed sensor 3.
2 and the engine speed sensor 33 are connected.
【0019】ADC43は、バスを介してCPU41と
接続されるとともに、前述の操舵トルクセンサ31、及
び電流検出回路60と接続されていて、同操舵トルクセ
ンサ31から供給されるアナログの電圧値VTM、及び電
流検出回路60から供給されるモータ電流に応じたアナ
ログの電圧値VIM1,VIM2を10bitのデジタル値ADTM,AD
1,AD2にそれぞれ変換し、同デジタル値ADTM,AD1,AD2を
CPU41に供給するようになっている。The ADC 43 is connected to the CPU 41 via a bus, and is also connected to the steering torque sensor 31 and the current detection circuit 60. The ADC 43 has an analog voltage value VTM supplied from the steering torque sensor 31, And the analog voltage values VIM1 and VIM2 corresponding to the motor current supplied from the current detection circuit 60 are converted into 10-bit digital values ADTM and AD
1 and AD2, and the same digital values ADTM, AD1 and AD2 are supplied to the CPU 41.
【0020】出力インターフェース44は、バスを介し
てCPU41に接続されるとともに、モータ駆動回路5
0に接続されていて、CPU41からの指令に基づき同
モータ駆動回路50に対して指令信号を送出するように
なっている。また、出力インターフェース44は、リレ
ー71に接続されていて、同リレー71を開閉制御する
ようになっている。メモリ45は、ROM及びRAMか
らなり、バスを介してCPU41に接続されていて、C
PU41が実行する後述のプログラム(ルーチン)、及
びマップ等の制御用のデータを記憶するとともに、前記
プログラムの実行に必要なデータを一時的に記憶するよ
うになっている。The output interface 44 is connected to the CPU 41 via a bus, and is connected to the motor drive circuit 5.
0, and sends a command signal to the motor drive circuit 50 based on a command from the CPU 41. The output interface 44 is connected to the relay 71, and controls opening and closing of the relay 71. The memory 45 includes a ROM and a RAM, and is connected to the CPU 41 via a bus.
In addition to storing programs (routines) to be described later, which are executed by the PU 41, and control data such as maps, data necessary for executing the programs is temporarily stored.
【0021】モータ駆動回路50は、ゲートが出力イン
ターフェース44にそれぞれ接続されたMOSFETか
らなる4個のスイッチング素子51〜54と、2つのシ
ャント抵抗55,56と、コンデンサ57とを備えてい
る。抵抗55の一端は車両に搭載されたバッテリ70の
正極にリレー71を介して接続され、同抵抗55の他端
はスイッチング素子51,52の各ドレインに接続され
るとともに、コンデンサ57を介して接地されている。
スイッチング素子51,52のソースは、スイッチング
素子53,54のドレインにそれぞれ接続され、同スイ
ッチング素子53,54のソースは抵抗56を介して接
地されている。また、スイッチング素子51と53との
間は電動モータ20の一側に接続され、スイッチング素
子52と54との間は電動モータ20の他側に接続され
ている。なお、スイッチング素子51〜54の各々に
は、各ソースから各ドレインへの方向を順方向とする寄
生ダイオードが存在している。The motor drive circuit 50 includes four switching elements 51 to 54 each composed of a MOSFET whose gate is connected to the output interface 44, two shunt resistors 55 and 56, and a capacitor 57. One end of the resistor 55 is connected to a positive electrode of a battery 70 mounted on the vehicle via a relay 71, and the other end of the resistor 55 is connected to respective drains of the switching elements 51 and 52 and grounded via a capacitor 57. Have been.
The sources of the switching elements 51 and 52 are connected to the drains of the switching elements 53 and 54, respectively, and the sources of the switching elements 53 and 54 are grounded via a resistor 56. The switching elements 51 and 53 are connected to one side of the electric motor 20, and the switching elements 52 and 54 are connected to the other side of the electric motor 20. Note that each of the switching elements 51 to 54 has a parasitic diode whose forward direction is from each source to each drain.
【0022】以上により、図示しないイグニッションキ
ースイッチングが「オフ」から「オン」に変更されたこ
とが確認される、或いは、エンジン回転数センサ33か
ら得られるエンジン回転数に基づいて車両のエンジン始
動が確認される等の所定条件が成立すると、マイクロコ
ンピュータ40からの指令によりリレー71が「オン」
(閉成)され、モータ駆動回路50(即ち、電動モータ
20)がバッテリ70から電源の供給を受け得る状態と
なる。スイッチング素子51,54は、スイッチング素
子52,53が非導通状態(「オフ」)に維持されてい
るときに、同時に導通状態(「オン」)とされるようにな
っていて、このとき、電動モータ20に所定の方向の電
流が流れて同モータ20は右回転する。スイッチング素
子52,53は、スイッチング素子51,54が非導通
状態に維持されているときに、同時に導通状態とされる
ようになっていて、このとき、電動モータ20に前記所
定の方向と反対方向の電流が流れて同モータ20は左回
転する。From the above, it is confirmed that the ignition key switching (not shown) has been changed from "off" to "on", or the engine start of the vehicle is started based on the engine speed obtained from the engine speed sensor 33. When a predetermined condition such as confirmation is satisfied, the relay 71 is turned on by a command from the microcomputer 40.
(Closed), and the motor drive circuit 50 (i.e., the electric motor 20) is ready to receive power from the battery 70. The switching elements 51 and 54 are simultaneously turned on (“on”) when the switching elements 52 and 53 are kept off (“off”). A current in a predetermined direction flows through the motor 20, and the motor 20 rotates clockwise. The switching elements 52 and 53 are simultaneously turned on when the switching elements 51 and 54 are kept in a non-conductive state. At this time, the electric motor 20 is turned on in a direction opposite to the predetermined direction. And the motor 20 rotates to the left.
【0023】電流検出回路60は、その入力側がモータ
電流センサとして機能する抵抗56の両端に接続される
とともに、出力側がADC43に接続されている。この
電流検出回路60は、図3に示したように、第1ピーク
ホールド回路61と第2ピークホールド回路62とから
構成されている。第1,第2ピークホールド回路61,
62は、共に抵抗56の両端電圧(シャント電圧)VUD
のピーク値をホールドするとともに、ホールドしたアナ
ログ電圧(即ち、電動モータ20に流れるモータ電流の
大きさに応じたアナログ量)を互いに異なる増幅率で増
幅し、同増幅したアナログ電圧VP1,VP2をADC43の
入力チャンネルCH1,CH2にそれぞれ出力するようになっ
ている。The input side of the current detection circuit 60 is connected to both ends of a resistor 56 functioning as a motor current sensor, and the output side is connected to the ADC 43. As shown in FIG. 3, the current detection circuit 60 includes a first peak hold circuit 61 and a second peak hold circuit 62. First and second peak hold circuits 61,
62 is a voltage (shunt voltage) VUD across the resistor 56
And amplifies the held analog voltage (that is, the analog amount corresponding to the magnitude of the motor current flowing through the electric motor 20) with different amplification factors, and converts the amplified analog voltages VP1 and VP2 to the ADC 43. Are output to the input channels CH1 and CH2, respectively.
【0024】より具体的には、第1ピークホールド回路
61は、コンパレータ61a,オペアンプ61b、ダイ
オード61c、抵抗値がR1である抵抗61d、抵抗値
がR2である抵抗61e、コンデンサ61f、及び図示
しない定電圧源に一端が接続された抵抗61gとから構
成されている。コンパレータ61aの非反転入力端子
(+入力端子)は抵抗56の上流側(点U)と接続さ
れ、同コンパレータ61aの反転入力端子(−入力端
子)は抵抗61eを介して抵抗56下流側(点D)に接
続されている。コンパレータ61aの出力端子は抵抗6
1gの他端、及びダイオード61cのアノードに接続さ
れている。ダイオード61cのカソード(点P1)は、
抵抗61dを介してコンパレータ61aの反転入力端子
に接続されるとともに、コンデンサ61fを介して接地
されている。また、ダイオード61cのカソードは、オ
ペアンプ61bの非反転入力端子にも接続されている。
オペアンプ61bは、その出力端子が反転入力端子に接
続されてボルテージフォロアとして機能するものであっ
て、同出力端子はADC43の入力チャンネルCH1に接
続されている。More specifically, the first peak hold circuit 61 includes a comparator 61a, an operational amplifier 61b, a diode 61c, a resistor 61d having a resistance value of R1, a resistor 61e having a resistance value of R2, a capacitor 61f, and a not shown. And a resistor 61g having one end connected to the constant voltage source. The non-inverting input terminal (+ input terminal) of the comparator 61a is connected to the upstream side (point U) of the resistor 56, and the inverting input terminal (−input terminal) of the comparator 61a is connected to the downstream side of the resistor 56 (point D). The output terminal of the comparator 61a is a resistor 6
1g and the anode of the diode 61c. The cathode (point P1) of the diode 61c is
It is connected to the inverting input terminal of the comparator 61a via the resistor 61d and is grounded via the capacitor 61f. The cathode of the diode 61c is also connected to the non-inverting input terminal of the operational amplifier 61b.
The operational amplifier 61b has an output terminal connected to the inverting input terminal and functions as a voltage follower, and the output terminal is connected to the input channel CH1 of the ADC 43.
【0025】第2ピークホールド回路62は、第1ピー
クホールド回路61と同様な構成を有しており、コンパ
レータ62a,オペアンプ62b、ダイオード62c、
抵抗値がR3である抵抗62d、抵抗値がR4である抵
抗62e、コンデンサ62f、及び図示しない定電圧源
に一端が接続された抵抗62gとから構成されている。
コンパレータ62aの非反転入力端子は抵抗56の上流
側(点U)と接続され、同コンパレータ62aの反転入
力端子は抵抗62eを介して抵抗56下流側(点D)に
接続されている。コンパレータ62aの出力端子は抵抗
62gの他端、及びダイオード62cのアノードに接続
されている。ダイオード62cのカソード(点P2)
は、抵抗62dを介してコンパレータ62aの反転入力
端子に接続されるとともに、コンデンサ62fを介して
接地されている。また、ダイオード62cのカソード
は、オペアンプ62bの非反転入力端子にも接続されて
いる。オペアンプ62bは、その出力端子が反転入力端
子に接続されてボルテージフォロアとして機能するもの
であって、同出力端子はADC43の入力チャンネルCH
2に接続されている。なお、前述した操舵トルクセンサ
31は、ADC43の入力チャンネルCH3に接続されて
いる。The second peak hold circuit 62 has the same configuration as the first peak hold circuit 61, and includes a comparator 62a, an operational amplifier 62b, a diode 62c,
It is composed of a resistor 62d having a resistance value of R3, a resistor 62e having a resistance value of R4, a capacitor 62f, and a resistor 62g having one end connected to a constant voltage source (not shown).
The non-inverting input terminal of the comparator 62a is connected to the upstream side of the resistor 56 (point U), and the inverting input terminal of the comparator 62a is connected to the downstream side of the resistor 56 (point D) via the resistor 62e. The output terminal of the comparator 62a is connected to the other end of the resistor 62g and the anode of the diode 62c. Cathode of diode 62c (point P2)
Is connected to the inverting input terminal of the comparator 62a via a resistor 62d and is grounded via a capacitor 62f. The cathode of the diode 62c is also connected to the non-inverting input terminal of the operational amplifier 62b. The operational amplifier 62b has an output terminal connected to the inverting input terminal and functions as a voltage follower. The output terminal is connected to the input channel CH of the ADC 43.
Connected to two. The steering torque sensor 31 is connected to the input channel CH3 of the ADC 43.
【0026】次に、上記のように構成したパワーステア
リングの制御装置の作動について電流検出回路60から
説明する。上述したように、スイッチング素子51,5
4、及びスイッチング素子52,53は、それぞれ同時
に所定時間だけ「オン」される。図4は、スイッチング
素子51,54(スイッチング素子52,53)が駆動
制御されている場合における、モータ電流IMと抵抗56
の両端電圧VUDの波形を示している。両端電圧VUDは、ス
イッチング素子51,54が「オフ」から「オン」に変更さ
れたときに負の値から正の値に急激に変化し、その後モ
ータ電流IMの増大にしたがって緩やかに増大する。ま
た、両端電圧VUDは、スイッチング素子51,54が「オ
ン」から「オフ」に変更されたときに正の値から負の値に
急激に変化し、その後、緩やかに増大する。このため、
両端電圧VUDからモータ電流IMを検出しようとする場合
には、検出タイミングによっては同一のモータ電流IMに
対して異なる両端電圧VUDが得られてしまう。そこで、
上記実施形態においては、電流検出回路60において第
1,第2ピークホールド回路61,62を採用し、両端
電圧VUDが最大(極大)となっている値(即ち、ピーク
値)をホールドするようになっている。Next, the operation of the power steering control device configured as described above will be described from the current detection circuit 60. As described above, the switching elements 51 and 5
4, and the switching elements 52 and 53 are simultaneously turned on for a predetermined time. FIG. 4 shows the motor current IM and the resistance 56 when the switching elements 51 and 54 (the switching elements 52 and 53) are drive-controlled.
2 shows a waveform of the voltage VUD between both ends. The voltage VUD between both ends changes abruptly from a negative value to a positive value when the switching elements 51 and 54 are changed from “OFF” to “ON”, and thereafter gradually increases as the motor current IM increases. Further, the voltage VUD between both ends rapidly changes from a positive value to a negative value when the switching elements 51 and 54 are changed from “ON” to “OFF”, and thereafter gradually increases. For this reason,
When trying to detect the motor current IM from the both-ends voltage VUD, different end-to-end voltages VUD are obtained for the same motor current IM depending on the detection timing. Therefore,
In the above embodiment, the current detection circuit 60 employs the first and second peak hold circuits 61 and 62 so as to hold a value (that is, a peak value) in which the voltage VUD between both ends is maximum (maximum). Has become.
【0027】ここで、第1ピークホールド回路61の作
動について説明すると、抵抗56に電流が流れることに
より、コンパレータ61aの非反転入力端子の電位(点
Uの電位)が上昇する。このコンパレータ61aの非反
転入力端子の電位が、同コンパレータ61aの反転入力
端子の電位より高くなると、コンパレータ61aが「オ
フ」してダイオード61cが「オン」となる。これによ
り、抵抗61gとダイオード61cを介してコンデンサ
61fに電流が流れ、同コンデンサ61fが充電され
る。この充電により、コンパレータ61aの反転入力端
子の電位が同コンパレータの非反転入力端子の電位より
も高くなると、コンパレータ61aが「オン」してダイ
オード61cが「オフ」となり、コンデンサ61fの充
電が停止するとともに、コンデンサ61fの放電が抵抗
61d,61eを介して行われる。このとき、点P1の
電位VP1は、両端電圧VUDのピーク値をVUDMとして、下記
数1により表わされる。オペアンプ61bは、点P1の
信号を低インピーダンスに変換してADC43のチャン
ネルCH1に出力する。なお、抵抗値R1,R2、コンデ
ンサ61fの容量等の第1ピークホールド回路61の素
子の各値は、アナログ電圧VP1の最大値(モータ電流が
制御上取り得る最大値となったときのアナログ電圧VP
1)が、ADC43のアナログ−デジタル変換し得る電
圧の最大値と等しくなるように選択されている。Here, the operation of the first peak hold circuit 61 will be described. When a current flows through the resistor 56, the potential of the non-inverting input terminal of the comparator 61a (the potential at the point U) increases. When the potential of the non-inverting input terminal of the comparator 61a becomes higher than the potential of the inverting input terminal of the comparator 61a, the comparator 61a is turned off and the diode 61c is turned on. As a result, a current flows to the capacitor 61f via the resistor 61g and the diode 61c, and the capacitor 61f is charged. As a result of this charging, when the potential of the inverting input terminal of the comparator 61a becomes higher than the potential of the non-inverting input terminal of the comparator 61a, the comparator 61a is turned on and the diode 61c is turned off, and the charging of the capacitor 61f stops. At the same time, discharging of the capacitor 61f is performed via the resistors 61d and 61e. At this time, the potential VP1 at the point P1 is represented by the following equation 1 with the peak value of the voltage VUD between both terminals being VUDM. The operational amplifier 61b converts the signal at the point P1 into low impedance and outputs the signal to the channel CH1 of the ADC 43. The values of the elements of the first peak hold circuit 61 such as the resistance values R1 and R2 and the capacitance of the capacitor 61f are the maximum value of the analog voltage VP1 (the analog voltage when the motor current becomes the maximum value that can be controlled). VP
1) is selected to be equal to the maximum value of the analog-to-digital conversion voltage of the ADC 43.
【0028】[0028]
【数1】VP1=VUDM・(1+R1/R2)[Equation 1] VP1 = VUDM · (1 + R1 / R2)
【0029】また、第2ピークホールド回路62は、第
1ピークホールド回路61と同様に作用する。従って、
ダイオード62cとオペアンプ62bの非反転入力端子
間の電位(即ち、点P2の電位)VP2は、下記数2にて
表わされ、この電位VP2がADC43のチャンネルCH2に
与えられる。The second peak hold circuit 62 operates similarly to the first peak hold circuit 61. Therefore,
The potential VP2 between the non-inverting input terminal of the diode 62c and the non-inverting input terminal of the operational amplifier 62b (that is, the potential at the point P2) is represented by the following equation 2, and this potential VP2 is given to the channel CH2 of the ADC 43.
【0030】[0030]
【数2】VP2=VUDM・(1+R3/R4)[Equation 2] VP2 = VUDM · (1 + R3 / R4)
【0031】上記実施形態においては、抵抗値R2と抵
抗値R4は等しく(R2=R4)なるように設定されて
いる。また、抵抗値R3は、抵抗値R1の10倍の値
(10R1)と抵抗値R2の9倍の値(9R2)の和
(10・R1+9・R2)に設定されている。この結
果、電位VP1と電位VP2との間には、下記数3の関係が成
立している。なお、抵抗値R1は抵抗値R2の12倍
(R1=12・R2)に設定されている。In the above embodiment, the resistance value R2 and the resistance value R4 are set to be equal (R2 = R4). The resistance value R3 is set to the sum (10 · R1 + 9 · R2) of a value (10R1) ten times the resistance value R1 and a value (9R2) nine times the resistance value R2. As a result, the following relationship is established between the potential VP1 and the potential VP2. Note that the resistance value R1 is set to be 12 times the resistance value R2 (R1 = 12 · R2).
【0032】[0032]
【数3】VP2=10・VP1[Equation 3] VP2 = 10 · VP1
【0033】次に、電動モータ20のモータ電流の制御
について、CPU41が所定時間の経過毎に実行するル
ーチン(プログラム)を示した図5及び図6を参照しな
がら説明する。この図5,図6のルーチンは、モータ電
流を制御する電流制御手段を構成している。なお、図6
のルーチンは図5のルーチンに比べて、極めて短時間の
経過毎に実行される。Next, the control of the motor current of the electric motor 20 will be described with reference to FIGS. 5 and 6, which show a routine (program) executed by the CPU 41 every time a predetermined time elapses. 5 and 6 constitute a current control means for controlling the motor current. FIG.
The routine is executed every elapse of a very short time as compared with the routine of FIG.
【0034】先ず、運転者が図示しないイグニッション
スイッチを「オフ」から「オン」へと変更すると、CP
U41は図示しないイニシャルルーチンを実行し、後述
する前回の駆動電流値ICNTOLDの値を「0」に設定する
等の処理を行い、その後、所定のタイミングにて図5の
ステップ500から同図5のルーチンの処理を開始して
ステップ505に進む。そして、CPU41はステップ
505にて、図6に示したAD変換ルーチンによりデジ
タル値(デジタル量)に変換されている操舵トルクセン
サ31のデジタル出力値(以下、アナログ−デジタル変
換されたデジタル値を「AD値」という。)TMADを取りこ
む。First, when the driver changes an ignition switch (not shown) from “OFF” to “ON”, the CP
U41 executes an initial routine (not shown), performs processing such as setting the value of the previous drive current value ICNTOLD to "0", which will be described later, and thereafter, at a predetermined timing from step 500 in FIG. The processing of the routine is started, and the routine proceeds to step 505. Then, in step 505, the CPU 41 converts the digital output value of the steering torque sensor 31 (hereinafter, the digital value obtained by analog-digital conversion) into the digital value (digital amount) by the AD conversion routine shown in FIG. AD value.) Take in TMAD.
【0035】ここで、CPU41が所定時間の経過毎に
繰り返し実行する図6のAD変換ルーチンについて説明
すると、CPU41は所定のタイミングとなるとステッ
プ600から処理を開始し、ステップ610にて変数n
の値を「1」だけインクリメントする。なお、変数nの
値は図示しない前記イニシャルルーチンにて、当初は
「0」に設定されている。次に、ステップ620にて変
数nの値が「4」と等しいか否かを判定し、「Yes」
と判定される場合にはステップ630にて変数nの値を
「1」に設定し、ステップ640に進む。一方、ステッ
プ620にて「No」と判定される場合には、ステップ
640に直接進む。そして、ステップ640にてADC
43のチャンネルCH1〜CH3のうち、変数nにより指定さ
れるチャンネルCHnをAD変換し、ステップ695にて
本ルーチンを一旦終了する。Here, the A / D conversion routine of FIG. 6 which is repeatedly executed by the CPU 41 every time a predetermined time elapses will be described. When the predetermined timing comes, the CPU 41 starts the processing from step 600, and in step 610 the variable n
Is incremented by “1”. The value of the variable n is initially set to “0” in the initial routine (not shown). Next, in step 620, it is determined whether or not the value of the variable n is equal to “4”, and “Yes”
If it is determined in step 630, the value of the variable n is set to “1” in step 630, and the process proceeds to step 640. On the other hand, if “No” is determined in step 620, the process directly proceeds to step 640. Then, at step 640, the ADC
Of the 43 channels CH1 to CH3, the channel CHn specified by the variable n is AD-converted, and the routine is temporarily ended in step 695.
【0036】以上により、CH1〜CH3が順次且つ繰り返し
選択され、同CH1〜CH3に入力されているアナログ電圧VP
1,VP2,VTMがAD値に順次変換されて行く。即ち、本実施
形態の場合においては、第1ピークホールド回路61
(オペアンプ61b)の出力電圧VP1がAD値AD1に変換さ
れ、次いで所定時間後に第2ピークホールド回路62
(オペアンプ62b)の出力電圧VP2がAD値AD2に変換さ
れ、その時点から所定時間が経過すると操舵トルクセン
サ31の出力電圧VTMがAD値TMADに変換され、以降は、
この変換が繰り返される。As described above, CH1 to CH3 are sequentially and repeatedly selected, and the analog voltage VP input to CH1 to CH3 is selected.
1, VP2 and VTM are sequentially converted to AD values. That is, in the case of the present embodiment, the first peak hold circuit 61
The output voltage VP1 of the (operational amplifier 61b) is converted into an AD value AD1, and after a predetermined time, the second peak hold circuit 62
The output voltage VP2 of the (operational amplifier 62b) is converted into an AD value AD2, and after a lapse of a predetermined time from that point, the output voltage VTM of the steering torque sensor 31 is converted into an AD value TMAD.
This conversion is repeated.
【0037】再び、図5を参照すると、CPU41は上
記ステップ505に操舵トルクセンサ31の出力のAD値
TMADを取り込んだ後ステップ510に進み、同ステップ
510にて車速センサ32の出力から車速Vを取りこ
む。なお、車速Vは、所定時間の経過毎に実行される図
示しない車速演算ルーチンにより、同演算ルーチンのイ
ンターバル内に発生した車速センサ32のパルス数を基
に演算されている。次いで、CPU41はステップ51
5に進み、目標電流値ITを、上記操舵トルク値TMAD
と、車速Vと、同ステップ515に示されたメモリ45
内に記憶されている目標電流値マップとから求める。Referring again to FIG. 5, the CPU 41 determines in step 505 the AD value of the output of the steering torque sensor 31.
After the TMAD is fetched, the process proceeds to step 510, where the vehicle speed V is fetched from the output of the vehicle speed sensor 32. The vehicle speed V is calculated by a vehicle speed calculation routine (not shown) executed every time a predetermined time elapses, based on the number of pulses of the vehicle speed sensor 32 generated within an interval of the calculation routine. Next, the CPU 41 proceeds to step 51.
5, the target current value IT is changed to the steering torque value TMAD.
, The vehicle speed V, and the memory 45 shown in step 515
From the target current value map stored in the table.
【0038】次に、CPU41はステップ520に進
み、その時点にて既にAD値に変換されている第1ピーク
ホールド回路61の出力電圧VP1のAD値AD1が「100」
より大きいか否かを判定する。本実施形態においては、
モータ電流の最大値は100Aとされている。このた
め、AD値AD1のLSBは約0.1A(正確には、100A/
1023)であるので、ステップ520の意味するとこ
ろは、モータ電流値が10A(正確には、10A/1.
023)以上か否かを判定していることになる。Next, the CPU 41 proceeds to step 520, at which point the AD value AD1 of the output voltage VP1 of the first peak hold circuit 61, which has already been converted to the AD value, is "100".
It is determined whether it is greater than. In the present embodiment,
The maximum value of the motor current is set to 100A. Therefore, the LSB of the AD value AD1 is about 0.1 A (accurately, 100 A /
1023), the meaning of step 520 is that the motor current value is 10A (accurately, 10A / 1.
023) That is, it is determined whether or not this is the case.
【0039】上述したように、第2ピークホールド回路
62の出力電圧VP2は、第1ピークホールド回路の出力
電圧VP1の10倍である。このため、モータ電流値が1
0A以上である場合には、第2ピークホールド回路62
の出力電圧VP2のAD値AD2はオーバーフローしているか
ら、CPU41はステップ520にて「Yes」と判定
してステップ525に進み、AD値AD1を10倍した値を
モータ電流値IM(デジタル量)に設定する。AD値AD1を
10倍するのは、後述する制御において使用されるモー
タ電流値IMのLSBをAD値AD2のLSBと同一にするためであ
る。As described above, the output voltage VP2 of the second peak hold circuit 62 is ten times the output voltage VP1 of the first peak hold circuit. Therefore, when the motor current value is 1
If it is 0 A or more, the second peak hold circuit 62
Since the AD value AD2 of the output voltage VP2 has overflown, the CPU 41 determines “Yes” in step 520, and proceeds to step 525, in which the value obtained by multiplying the AD value AD1 by 10 is used as the motor current value IM (digital amount). Set to. The reason for multiplying the AD value AD1 by 10 is to make the LSB of the motor current value IM used in the control described later be the same as the LSB of the AD value AD2.
【0040】一方、モータ電流値が10Aより小さい場
合には、第2ピークホールド回路62の出力電圧VP2のA
D値AD2はオーバーフローしていない。このため、CPU
41はステップ520にて「No」と判定してステップ
530に進み、AD値AD2をモータ電流IMに設定する。On the other hand, when the motor current value is smaller than 10 A, the output voltage VP2 of the second peak hold circuit 62
The D value AD2 does not overflow. Therefore, CPU
41 determines "No" in step 520 and proceeds to step 530 to set the AD value AD2 to the motor current IM.
【0041】次いで、CPU41はステップ535に進
み、本ルーチンを前回実行した際に演算された前回の駆
動電流値ICNTOLD(ステップ555,560参照)が0
以上であるか否かを判定し、同判定が「Yes」である
場合には、ステップ540にて、符号付きモータ電流SG
NIMに上記モータ電流IMをそのまま設定する。一方、ス
テップ535にて「No」と判定される場合には、ステ
ップ545にて、符号付きモータ電流SGNIMに上記モー
タ電流IMの符号を反転した値、即ち−IMを設定する。上
記ステップ535〜545は、前回の駆動電流値ICNTOL
Dに基づいてモータ20に流れる電流の方向を決定し、
モータ電流値を符号付きの値とするためのステップであ
る。Next, the CPU 41 proceeds to step 535, where the previous drive current value ICNTOLD (see steps 555 and 560) calculated when the routine was last executed is 0.
It is determined whether or not the above is true. If the determination is “Yes”, at step 540, the signed motor current SG
Set the above motor current IM as it is in NIM. On the other hand, if “No” is determined in step 535, a value obtained by inverting the sign of the motor current IM, that is, −IM, is set in step 545 in the signed motor current SGNIM. The above steps 535 to 545 are based on the previous drive current value ICNTOL.
The direction of the current flowing through the motor 20 is determined based on D,
This is a step for setting the motor current value to a value with a sign.
【0042】次に、CPU41はステップ550,55
5に進み、モータ電流IMの比例積分制御(PI制御)を実
行する。具体的には、ステップ550にて、目標電流値
ITと符号付きモータ電流SGNIMとの差の積分値ISを
演算する。即ち、αを0〜1の任意の値として、(1−
α)・IS+α・(IT−SGNIM)を計算し、その計算
結果を今回の積分値ISとする。次いで、CPU41は
ステップ555に進み、今回の駆動電流値ICNTの演算を
行う。具体的には、k1,k2を任意の正の定数として、比
例分k1・(IT−SGNIM)と積分分k2・ISの和を今回
の駆動電流値ICNTとする。次いで、CPU41は、ステ
ップ560にて今回の駆動電流値ICNTを前回の駆動電流
値ICNTOLDとして設定する。Next, the CPU 41 determines in steps 550 and 55
Proceed to 5 to execute proportional integral control (PI control) of the motor current IM. Specifically, in step 550, the integral value IS of the difference between the target current value IT and the signed motor current SGNIM is calculated. That is, assuming that α is an arbitrary value of 0 to 1, (1-
α) · IS + α · (IT−SGNIM) is calculated, and the calculation result is set as the current integrated value IS. Next, the CPU 41 proceeds to step 555 to calculate the current drive current value ICNT. Specifically, the sum of the proportional component k1 · (IT−SGNIM) and the integral component k2 · IS is set as the current drive current value ICNT, where k1 and k2 are arbitrary positive constants. Next, in step 560, the CPU 41 sets the current drive current value ICNT as the previous drive current value ICNTOLD.
【0043】その後、CPU41はステップ565に進
み、上記ステップ555にて求めた駆動電流値ICNTに基
づいてPWM制御を実行し、スイッチング素子51〜5
4のうち「オン」にすべきスイッチング素子を決定する
とともに、その「オン」時間(即ち、デューティ)を決
定する。そして、ステップ570にて、上記決定された
「オン」すべきスイッチング素子に対し、同素子を上記
決定されたデューティに基づく時間だけ「オン」とする
ように指令信号を出力し、ステップ595に進んで本ル
ーチンを一旦終了する。また、以降においては、CPU
41は所定の時間が経過する毎にステップ500から本
ルーチンの処理を開始する。これにより、モータ20に
流れる電流が操舵トルクTM,車速V等に応じた値にPI
制御されて行く。Thereafter, the CPU 41 proceeds to step 565, executes PWM control based on the drive current value ICNT obtained in step 555, and executes switching control.
4, the switching element to be turned on is determined, and the "on" time (that is, duty) is determined. Then, in step 570, a command signal is output to the determined switching element to be turned "on" so that the switching element is turned "on" for a time based on the determined duty, and the process proceeds to step 595. Ends this routine once. In the following, the CPU
41 starts the processing of this routine from step 500 every time a predetermined time elapses. As a result, the current flowing through the motor 20 is set to a value corresponding to the steering torque TM, the vehicle speed V, or the like.
Going controlled.
【0044】以上、説明したように、第1実施形態によ
れば、電流検出回路60の第1,第2ピークホールド回
路61,62により、ADC43のチャンネルCH1,CH2
に、モータ電流に応じたアナログ電圧VP1と、モータ電
流IMに応じたアナログ電圧であって前記アナログ電圧VP
1の10倍の大きさを有する電圧であるアナログ電圧VP2
が与えられ、これらの値がモータ電流を表わすAD値AD
1,AD2にそれぞれアナログ−デジタル変換される。即
ち、実際のモータ電流とAD値AD1,AD2は図7に示したよ
うに対応し、従って、AD値AD1のLSBは、AD値AD2のLSBの
10倍である。As described above, according to the first embodiment, the channels CH1 and CH2 of the ADC 43 are controlled by the first and second peak hold circuits 61 and 62 of the current detection circuit 60.
The analog voltage VP1 corresponding to the motor current and the analog voltage VP corresponding to the motor current IM,
Analog voltage VP2, which is 10 times the voltage of 1
And these values represent the AD value AD representing the motor current.
1 and AD2 are converted from analog to digital. That is, the actual motor current and the AD values AD1 and AD2 correspond as shown in FIG. 7, and therefore, the LSB of the AD value AD1 is 10 times the LSB of the AD value AD2.
【0045】このように、第1ピークホールド回路61
とADC43は、モータ電流を「LSBが第1の電流の大
きさのデジタル量」に変換する第1変換手段を構成し、
第2ピークホールド回路62とADC43は、同モータ
電流を「LSBが第1の電流の大きさよりも小さい第2の
電流の大きさのデジタル量」に変換する第2変換手段を
構成している。また、第1,第2ピークホールド回路6
1,62は、モータ電流に応じたアナログ電圧を第1,
第2の電圧にそれぞれ変換する第1,第2電圧変換手段
を構成している。更に、第1,第2ピークホールド回路
61,62は、互いに異なる第1,第2増幅率でそれぞ
れ増幅する第1,第2増幅回路を構成している。As described above, the first peak hold circuit 61
And the ADC 43 constitute first conversion means for converting the motor current into “LSB is a digital amount of the magnitude of the first current”.
The second peak hold circuit 62 and the ADC 43 constitute a second conversion unit that converts the motor current into a “digital amount of a second current whose LSB is smaller than the first current”. The first and second peak hold circuits 6
1, 62 are analog voltages corresponding to the motor current,
It constitutes first and second voltage conversion means for respectively converting to the second voltage. Furthermore, the first and second peak hold circuits 61 and 62 constitute first and second amplifier circuits that amplify respectively at first and second amplification factors different from each other.
【0046】そして、CPU41は、モータ電流がAD値
AD2により表わされ得る最大値(約10A)より小さい
と判定される場合には、モータ電流のPI制御に使用す
るモータ電流IMのAD値としてAD値AD2を採用する。他
方、モータ電流IMが、AD値AD2により表わされ得る最大
値より大きいと判定される場合には、モータ電流の制御
に使用するモータ電流IMのAD値としてAD値AD1を採用す
る。Then, the CPU 41 determines that the motor current is the AD value.
When it is determined that the value is smaller than the maximum value (about 10 A) that can be represented by AD2, the AD value AD2 is adopted as the AD value of the motor current IM used for the PI control of the motor current. On the other hand, when it is determined that the motor current IM is larger than the maximum value that can be represented by the AD value AD2, the AD value AD1 is adopted as the AD value of the motor current IM used for controlling the motor current.
【0047】この結果、特に、ハンドル21が中立付近
にあって、電動モータ20に実際に流れているモータ電
流が小さく、且つ電動モータ20に流すべきモータ電流
(モータトルク)を繊細に制御しなければならない運転
状態においても、高い精度のモータ電流IMのAD値AD2を
モータ電流の制御に使用できるので、運転フィーリング
の悪化を招くことが防止され得る。また、上記第1実施
形態においては、AD値AD1及びAD値AD2はともに10bit
であり、必要以上に大きなデータを扱うことができるA
DCを採用する必要がないので、装置のコストダウンが
図られる。更に、上記第1実施形態においては、AD値AD
1及びAD値AD2は同一のADC43によりアナログ−デジ
タル変換されるので、個別のADCを採用する場合に比
べて一層のコストダウンが図られる。As a result, especially when the handle 21 is near neutral, the motor current actually flowing to the electric motor 20 is small, and the motor current (motor torque) to be passed to the electric motor 20 must be delicately controlled. Even in the required operating state, the highly accurate AD value AD2 of the motor current IM can be used for controlling the motor current, so that it is possible to prevent the driving feeling from being deteriorated. In the first embodiment, the AD value AD1 and the AD value AD2 are both 10 bits.
A that can handle unnecessarily large data
Since it is not necessary to employ DC, the cost of the apparatus can be reduced. Further, in the first embodiment, the AD value AD
Since 1 and the AD value AD2 are subjected to analog-to-digital conversion by the same ADC 43, the cost can be further reduced as compared with the case where individual ADCs are employed.
【0048】次に、本発明による電動パワーステアリン
グの制御装置の第2実施形態について説明する。第2実
施形態は、第1実施形態の電流検出回路60を図8に示
した電流検出回路80に置換した点においてのみ同第1
実施形態と異なっている。従って、以下、電流検出回路
80についてのみ説明を加える。Next, a description will be given of a second embodiment of the electric power steering control device according to the present invention. The second embodiment differs from the first embodiment only in that the current detection circuit 60 of the first embodiment is replaced with the current detection circuit 80 shown in FIG.
This is different from the embodiment. Therefore, only the current detection circuit 80 will be described below.
【0049】図8に示した電流検出回路80は、一つの
ピークホールド回路81と、第1増幅回路82と、第2
増幅回路83とから構成されている。ピークホールド回
路81は、抵抗56の両端電圧のピーク値をホールドす
るとともに、このホールドしたアナログ電圧を第1,第
2増幅回路82,83に出力する。第1,第2増幅回路
82,83は、入力されたアナログ電圧を互いに異なる
増幅率で増幅し、同増幅したアナログ電圧VP31,VP32を
ADCの入力チャンネルCH1,CH2にそれぞれ出力するよ
うになっている。The current detection circuit 80 shown in FIG. 8 includes one peak hold circuit 81, a first amplification circuit 82,
And an amplifier circuit 83. The peak hold circuit 81 holds the peak value of the voltage across the resistor 56 and outputs the held analog voltage to the first and second amplifier circuits 82 and 83. The first and second amplifier circuits 82 and 83 amplify the input analog voltages at different amplification factors and output the amplified analog voltages VP31 and VP32 to the input channels CH1 and CH2 of the ADC, respectively. I have.
【0050】より具体的には、ピークホールド回路81
は、コンパレータ81a、ダイオード81b、抵抗値が
R5である抵抗81c、抵抗値がR6である抵抗81
d、コンデンサ81e、及び図示しない定電圧源に一端
が接続された抵抗81fとから構成されている。コンパ
レータ81aの非反転入力端子は抵抗56の上流側(点
U)に接続され、同コンパレータ81aの反転入力端子
は抵抗81dを介して抵抗56の下流側(点D)に接続
されている。コンパレータ81aの出力端子は、抵抗8
1fの他端、及びダイオード81bのアノードと接続さ
れている。ダイオード81bのカソードは、抵抗81c
を介してコンパレータ81aの反転入力端子と接続され
るとともに、コンデンサ81eを介して接地されてい
る。More specifically, the peak hold circuit 81
Are a comparator 81a, a diode 81b, a resistor 81c having a resistance value of R5, and a resistor 81c having a resistance value of R6.
d, a capacitor 81e, and a resistor 81f having one end connected to a constant voltage source (not shown). The non-inverting input terminal of the comparator 81a is connected to the upstream side (point U) of the resistor 56, and the inverting input terminal of the comparator 81a is connected to the downstream side (point D) of the resistor 56 via the resistor 81d. The output terminal of the comparator 81a is a resistor 8
1f and the anode of the diode 81b. The cathode of the diode 81b is connected to a resistor 81c.
Is connected to the inverting input terminal of the comparator 81a via the capacitor 81e, and is grounded via the capacitor 81e.
【0051】第1増幅回路82は、オペアンプ82a、
抵抗値がR7である抵抗82b、及び抵抗値がR8であ
る抵抗82cとから構成されている。オペアンプ82a
の非反転入力端子は、ピークホールド回路81のダイオ
ード81bのカソード(点P3)と接続されている。ま
た、オペアンプ82aの反転入力端子は、抵抗82bを
介して接地されるとともに、抵抗82cを介して同オペ
アンプ82aの出力端子と接続されている。オペアンプ
82aの出力端子は、ADC43の入力チャンネルCH1
に接続されている。The first amplifier circuit 82 includes an operational amplifier 82a,
A resistor 82b having a resistance value of R7 and a resistor 82c having a resistance value of R8 are provided. Operational amplifier 82a
Is connected to the cathode (point P3) of the diode 81b of the peak hold circuit 81. The inverting input terminal of the operational amplifier 82a is grounded via a resistor 82b, and is connected to the output terminal of the operational amplifier 82a via a resistor 82c. The output terminal of the operational amplifier 82a is connected to the input channel CH1 of the ADC 43.
It is connected to the.
【0052】第2増幅回路83は、第1増幅回路82と
同様の回路構成を有していて、オペアンプ83a、抵抗
値がR9である抵抗83b、及び抵抗値がR10である
抵抗83cとから構成されている。オペアンプ83aの
非反転入力端子は、ピークホールド回路81のダイオー
ド81bのカソード(点P3)と接続されている。ま
た、オペアンプ83aの反転入力端子は、抵抗83bを
介して接地されるとともに、抵抗83cを介して同オペ
アンプ83aの出力端子と接続されている。オペアンプ
83aの出力端子は、ADC43の入力チャンネルCH2
に接続されている。The second amplifier circuit 83 has the same circuit configuration as the first amplifier circuit 82, and includes an operational amplifier 83a, a resistor 83b having a resistance value of R9, and a resistor 83c having a resistance value of R10. Have been. The non-inverting input terminal of the operational amplifier 83a is connected to the cathode (point P3) of the diode 81b of the peak hold circuit 81. The inverting input terminal of the operational amplifier 83a is grounded via a resistor 83b, and is connected to the output terminal of the operational amplifier 83a via a resistor 83c. The output terminal of the operational amplifier 83a is connected to the input channel CH2 of the ADC 43.
It is connected to the.
【0053】次に、第2実施形態の作動について説明す
ると、ピークホールド回路81は、第1実施形態の第
1,第2ピークホールド回路61,62と同様に機能
し、抵抗56の両端電圧VUDのピーク値をホールドし
(ホールドして抵抗81c,81d等で決まる所定の増
幅率で増幅し)、そのホールドされた電圧を点P3に出
力する。第1,第2増幅回路82,83は、このホール
ドされた電圧(点P3の電位)VP3を下記数4及び数5
にて示される電圧VP31,VP32に変換(増幅)して、それ
ぞれADC43のチャンネルCH1,CH2に出力する。な
お、抵抗値R5〜R8は、アナログ電圧VP31の最大値と
ADC43のアナログ−デジタル変換し得る電圧の最大
値とが等しくなるように選択されている。Next, the operation of the second embodiment will be described. The peak hold circuit 81 functions in the same manner as the first and second peak hold circuits 61 and 62 of the first embodiment. Is held (amplified at a predetermined amplification rate determined by resistors 81c, 81d, etc.), and the held voltage is output to point P3. The first and second amplifying circuits 82 and 83 calculate the held voltage (potential at the point P3) VP3 by the following equations (4) and (5).
Are converted (amplified) into voltages VP31 and VP32 indicated by, and output to channels CH1 and CH2 of the ADC 43, respectively. The resistance values R5 to R8 are selected so that the maximum value of the analog voltage VP31 and the maximum value of the ADC 43 that can be converted from analog to digital are equal.
【0054】[0054]
【数4】VP31=VP3・(1+R8/R7)## EQU4 ## VP31 = VP3. (1 + R8 / R7)
【0055】[0055]
【数5】VP32=VP3・(1+R10/R9)VP32 = VP3 · (1 + R10 / R9)
【0056】上記第2実施形態においては、抵抗値R7
と抵抗値R9は等しく(R7=R9)なるように設定さ
れている。また、抵抗値R10は、抵抗値R8の10倍
の値(10・R8)と抵抗値R7の9倍の値(9・R
7)の和(10・R8+9・R7)に設定されている。
この結果、電位VP31と電位VP32との間には、下記数6の
関係が成立している。In the second embodiment, the resistance value R7
And the resistance value R9 are set to be equal (R7 = R9). The resistance value R10 is 10 times the resistance value R8 (10 · R8) and 9 times the resistance value R7 (9 · R
7) (10 · R8 + 9 · R7).
As a result, the following relationship is established between the potential VP31 and the potential VP32.
【0057】[0057]
【数6】VP32=10・VP31[Equation 6] VP32 = 10 · VP31
【0058】この結果、電流検出回路80の第1,第2
増幅回路82,83により、ADC43のチャンネルCH
1,CH2には、電動モータ20に実際に流れているモータ
電流に応じたアナログ電圧VP31と、同モータ電流に応じ
たアナログ電圧であって前記アナログ電圧VP31の10倍
の大きさを有する電圧であるアナログ電圧VP32が与えら
れる。As a result, the first and second current detection circuits 80
The channel CH of the ADC 43 is set by the amplifier circuits 82 and 83.
1, CH2 includes an analog voltage VP31 corresponding to the motor current actually flowing through the electric motor 20 and an analog voltage corresponding to the motor current, which is ten times as large as the analog voltage VP31. A certain analog voltage VP32 is provided.
【0059】一方、第2実施形態においても、CPU4
1は、第1実施形態と同様に図5,図6に示したルーチ
ンを実行する。この結果、アナログ電圧VP31,VP32が実
際のモータ電流を表わすAD値AD1,AD2にそれぞれアナロ
グ−デジタル変換される。即ち、この場合においても、
実際のモータ電流とAD値AD1,AD2とは、図7に示したよ
うに対応している。従って、AD値AD1のLSBは、AD値AD2
のLSBの10倍である。On the other hand, also in the second embodiment, the CPU 4
1 executes the routine shown in FIGS. 5 and 6 as in the first embodiment. As a result, the analog voltages VP31 and VP32 are converted from analog to digital into AD values AD1 and AD2 representing the actual motor current, respectively. That is, even in this case,
The actual motor current and the AD values AD1 and AD2 correspond as shown in FIG. Therefore, the LSB of the AD value AD1 is the AD value AD2
10 times the LSB of
【0060】このように、ピークホールド回路81、第
1増幅回路82、及びADC43は、モータ電流を「LS
Bが第1の電流の大きさのデジタル量」に変換する第1
変換手段を構成し、ピークホールド回路81、第2増幅
回路83、及びADC43は、同モータ電流を「LSBが
第1の電流の大きさよりも小さい第2の電流の大きさの
デジタル量」に変換する第2変換手段を構成している。
また、第1,第2増幅回路82,83は、モータ電流に
応じたアナログ電圧を第1,第2の電圧にそれぞれ変換
する第1,第2電圧変換手段の一部又は全部を構成して
いる。As described above, the peak hold circuit 81, the first amplifier circuit 82, and the ADC 43 reduce the motor current by “LS”.
B is converted to a digital quantity of the magnitude of the first current.
The conversion means is configured, and the peak hold circuit 81, the second amplification circuit 83, and the ADC 43 convert the motor current into a "digital amount of the second current whose LSB is smaller than the first current". This constitutes a second conversion means.
Further, the first and second amplifier circuits 82 and 83 constitute part or all of first and second voltage converting means for converting an analog voltage corresponding to the motor current into first and second voltages, respectively. I have.
【0061】そして、CPU41は、モータ電流がAD値
AD2により表わされ得る最大値より小さいと判定される
場合には、モータ電流のPI制御に使用するモータ電流
IMのAD値としてAD値AD2を採用する。他方、モータ電流
が、AD値AD2により表わされ得る最大値より大きいと
判定される場合には、モータ電流のPI制御に使用する
モータ電流IMのAD値としてAD値AD1を採用する。Then, the CPU 41 determines that the motor current is the AD value.
If determined to be smaller than the maximum value that can be represented by AD2, the motor current used for PI control of the motor current
The AD value AD2 is adopted as the IM AD value. On the other hand, when it is determined that the motor current is larger than the maximum value that can be represented by the AD value AD2, the AD value AD1 is adopted as the AD value of the motor current IM used for PI control of the motor current.
【0062】この結果、特に、ハンドル21が中立付近
にあって、電動モータ20に実際に流れているモータ電
流が小さく、且つ電動モータ20に流すべきモータ電流
(モータトルク)を繊細に制御しなければならない運転
状態においても、高い精度のモータ電流IMのAD値AD2を
モータ電流の制御に使用できるので、運転フィーリング
の悪化を招くことが防止され得る。また、上記第2実施
形態においても、AD値AD1及びAD値AD2はともに10bit
であり、必要以上に大きなデータを扱うことができるA
DCを採用する必要がないので、装置のコストダウンが
図られる。更に、上記第2実施形態においては、AD値AD
1及びAD値AD2は同一のADC43によりアナログ−デジ
タル変換されるので、個別のADCを採用する場合に比
べて一層のコストダウンが図られる。また、第2実施形
態においては、オペアンプの数が3個であり、第1実施
形態のオペアンプ数よりも少ないので、さらにコストダ
ウンが図られる。As a result, especially when the steering wheel 21 is near neutral, the motor current actually flowing to the electric motor 20 is small, and the motor current (motor torque) to be passed to the electric motor 20 must be delicately controlled. Even in the required operating state, the highly accurate AD value AD2 of the motor current IM can be used for controlling the motor current, so that it is possible to prevent the driving feeling from being deteriorated. In the second embodiment, the AD value AD1 and the AD value AD2 are both 10 bits.
A that can handle unnecessarily large data
Since it is not necessary to employ DC, the cost of the apparatus can be reduced. Further, in the second embodiment, the AD value AD
Since 1 and the AD value AD2 are subjected to analog-to-digital conversion by the same ADC 43, the cost can be further reduced as compared with the case where individual ADCs are employed. In the second embodiment, the number of operational amplifiers is three, which is smaller than the number of operational amplifiers in the first embodiment, so that the cost can be further reduced.
【0063】次に、本発明による電動パワーステアリン
グの制御装置の第3実施形態について説明する。第3実
施形態は、第1実施形態の電流検出回路60を図9に示
した電流検出回路90に置換した点においてのみ同第1
実施形態と異なっている。従って、以下、電流検出回路
90についてのみ説明を加える。Next, a description will be given of a third embodiment of the electric power steering control device according to the present invention. The third embodiment differs from the first embodiment only in that the current detection circuit 60 of the first embodiment is replaced with the current detection circuit 90 shown in FIG.
This is different from the embodiment. Therefore, only the current detection circuit 90 will be described below.
【0064】図9に示した電流検出回路90は、一つの
ピークホールド回路91と、インピーダンス変換回路9
2と、抵抗分割回路93とから構成されている。ピーク
ホールド回路91は、第2実施形態のピークホールド回
路81と同一であるので説明を省略する。但し、抵抗8
1c,81dの抵抗値R5,R6と、コンデンサ81e
の容量等は、ピークホールド回路81とは異なる適当な
値に選択されている。The current detection circuit 90 shown in FIG. 9 has one peak hold circuit 91 and the impedance conversion circuit 9
2 and a resistance dividing circuit 93. Since the peak hold circuit 91 is the same as the peak hold circuit 81 of the second embodiment, the description is omitted. However, resistance 8
The resistance values R5 and R6 of 1c and 81d and the capacitor 81e
Is selected to be an appropriate value different from that of the peak hold circuit 81.
【0065】インピーダンス変換回路92は、オペアン
プ92aからなっている。オペアンプ92aの非反転入
力端子はピークホールド回路81のダイオード81bの
カソード(点P4)と接続され、反転入力端子はその出
力端子と接続されている。これにより、インピーダンス
変換回路92は、点P4の信号を低インピーダンスに変
換して、オペアンプアンプ92aの出力端子から出力す
る。The impedance conversion circuit 92 comprises an operational amplifier 92a. The non-inverting input terminal of the operational amplifier 92a is connected to the cathode (point P4) of the diode 81b of the peak hold circuit 81, and the inverting input terminal is connected to its output terminal. Accordingly, the impedance conversion circuit 92 converts the signal at the point P4 into a low impedance and outputs the signal from the output terminal of the operational amplifier amplifier 92a.
【0066】抵抗分割回路93は、抵抗値がR11であ
る抵抗93aと、抵抗値がR12である抵抗93bとか
らなっている。抵抗93aの一端はオペアンプ92aの
出力端子に接続され、同抵抗93aの他端は抵抗93b
の一端と接続されている。また、抵抗93bの他端は接
地されている。そして、抵抗93aの前記一端(即ち、
オペアンプ92aの出力端子である点P5)はADC4
3の入力チャンネルCH2に接続され、抵抗93aの前記
他端(抵抗93aと抵抗93bとの接続点P6)はAD
C43の入力チャンネルCH1に接続されている。The resistance dividing circuit 93 includes a resistor 93a having a resistance value of R11 and a resistor 93b having a resistance value of R12. One end of the resistor 93a is connected to the output terminal of the operational amplifier 92a, and the other end of the resistor 93a is connected to the resistor 93b.
Is connected to one end. The other end of the resistor 93b is grounded. Then, the one end of the resistor 93a (ie,
The point P5), which is the output terminal of the operational amplifier 92a, is
3, the other end of the resistor 93a (the connection point P6 between the resistor 93a and the resistor 93b) is connected to the input channel CH2.
It is connected to the input channel CH1 of C43.
【0067】次に、第3実施形態の作動について説明す
ると、ピークホールド回路91は、第2実施形態のピー
クホールド回路81と同様に機能し、抵抗56の両端電
圧VUDのピーク値をホールドして点P4に出力する。そ
して、インピーダンス変換回路92は、点P4の信号の
インピーダンスを変換して出力する。抵抗分割回路93
は、点P4の電位VP4を、下記数7及び数8にて示され
る電圧VP5,電圧VP6に変換してチャンネルCH2,CH1にそ
れぞれ与える。なお、上記抵抗値R5,R6等は、アナ
ログ電圧VP6の最大値とADC43のアナログ−デジタ
ル変換し得る電圧の最大値とが等しくなるように選択さ
れている。Next, the operation of the third embodiment will be described. The peak hold circuit 91 functions similarly to the peak hold circuit 81 of the second embodiment, and holds the peak value of the voltage VUD across the resistor 56. Output to point P4. Then, the impedance conversion circuit 92 converts and outputs the impedance of the signal at the point P4. Resistance divider circuit 93
Converts the potential VP4 at the point P4 into voltages VP5 and VP6 expressed by the following equations 7 and 8, and applies the voltages to the channels CH2 and CH1, respectively. The resistance values R5, R6, and the like are selected such that the maximum value of the analog voltage VP6 is equal to the maximum value of the analog-to-digital conversion voltage of the ADC 43.
【0068】[0068]
【数7】VP5=VP4[Equation 7] VP5 = VP4
【0069】[0069]
【数8】VP6=VP4・R12/(R11+R12)=VP5
・R12/(R11+R12)VP6 = VP4 · R12 / (R11 + R12) = VP5
・ R12 / (R11 + R12)
【0070】この第3実施形態においては、抵抗値R1
1は抵抗値R12の9倍(R11=9・R12)となる
ように設定されている。この結果、電位VP5と電位VP6と
の間には、下記数9の関係が成立している。In the third embodiment, the resistance value R1
1 is set to be nine times the resistance value R12 (R11 = 9 · R12). As a result, the following equation 9 is established between the potential VP5 and the potential VP6.
【0071】[0071]
【数9】VP5=10・VP6[Equation 9] VP5 = 10 · VP6
【0072】この結果、電流検出回路90の抵抗分割回
路93により、ADC43のチャンネルCH1,CH2には、
電動モータ20に実際に流れているモータ電流に応じた
アナログ電圧VP6と、同モータ電流に応じたアナログ電
圧であって前記アナログ電圧VP6の10倍の大きさを有
する電圧であるアナログ電圧VP5が与えられる。As a result, the resistance division circuit 93 of the current detection circuit 90 supplies the channels CH1 and CH2 of the ADC 43 to the channels CH1 and CH2.
An analog voltage VP6 corresponding to the motor current actually flowing through the electric motor 20 and an analog voltage VP5 which is an analog voltage corresponding to the motor current and having a magnitude ten times the analog voltage VP6 are provided. Can be
【0073】一方、第3実施形態においても、CPU4
1は、第1実施形態と同様に図5,図6に示したルーチ
ンを実行する。この結果、アナログ電圧VP5,VP6が実際
のモータ電流を表わすAD値AD2,AD1にそれぞれアナログ
−デジタル変換される。即ち、この場合においても、実
際のモータ電流とAD値AD1,AD2とは、図7に示したよう
に対応している。従って、AD値AD1のLSBは、AD値AD2のL
SBの10倍である。On the other hand, also in the third embodiment, the CPU 4
1 executes the routine shown in FIGS. 5 and 6 as in the first embodiment. As a result, the analog voltages VP5 and VP6 are converted from analog to digital into AD values AD2 and AD1, respectively, representing the actual motor current. That is, also in this case, the actual motor current and the AD values AD1 and AD2 correspond as shown in FIG. Therefore, the LSB of the AD value AD1 is the LSB of the AD value AD2.
It is 10 times of SB.
【0074】このように、ピークホールド回路91、イ
ンピーダンス変換回路92、抵抗分割回路93、及びA
DC43は、モータ電流を「LSBが第1の電流の大きさ
のデジタル量」に変換する第1変換手段を構成し、同時
に、これらは同モータ電流を「LSBが第1の電流の大き
さよりも小さい第2の電流の大きさのデジタル量」に変
換する第2変換手段をも構成している。また、抵抗分割
回路93は、モータ電流に応じたアナログ電圧を第1,
第2の電圧にそれぞれ変換する第1,第2電圧変換手段
の全部又は一部を構成している。As described above, the peak hold circuit 91, the impedance conversion circuit 92, the resistance division circuit 93, and A
The DC 43 constitutes first conversion means for converting the motor current into “LSB is a digital amount of the magnitude of the first current”, and at the same time, they convert the motor current into “LSB is smaller than the magnitude of the first current”. It also constitutes a second conversion means for converting into a "digital amount having a small second current magnitude". The resistance dividing circuit 93 converts the analog voltage corresponding to the motor current into the first
It constitutes all or a part of the first and second voltage converting means for respectively converting to the second voltage.
【0075】そして、CPU41は、モータ電流がAD値
AD2により表わされ得る最大値より小さいと判定される
場合には、モータ電流のPI制御に使用するモータ電流
IMのAD値としてAD値AD2を採用する。他方、モータ電流
が、AD値AD2により表わされ得る最大値より大きいと
判定される場合には、モータ電流のPI制御に使用する
同モータ電流IMのAD値としてAD値AD1を採用する。Then, the CPU 41 determines that the motor current is the AD value.
If determined to be smaller than the maximum value that can be represented by AD2, the motor current used for PI control of the motor current
The AD value AD2 is adopted as the IM AD value. On the other hand, when it is determined that the motor current is larger than the maximum value that can be represented by the AD value AD2, the AD value AD1 is adopted as the AD value of the motor current IM used for PI control of the motor current.
【0076】この結果、特に、ハンドル21が中立付近
にあって、電動モータ20に実際に流れているモータ電
流が小さく、且つ電動モータ20に流すべきモータ電流
(モータトルク)を繊細に制御しなければならない運転
状態においても、高い精度のモータ電流IMのAD値AD2を
モータ電流の制御に使用できるので、運転フィーリング
の悪化を招くことが防止され得る。また、上記第3実施
形態においても、AD値AD1及びAD値AD2はともに10bit
であり、必要以上に大きなデータを扱うことができるA
DCを採用する必要がないので、装置のコストダウンが
図られる。更に、上記第3実施形態においては、AD値AD
1及びAD値AD2は同一のADC43によりアナログ−デ
ジタル変換されるので、個別のADCを採用する場合に
比べて一層のコストダウンが図られる。また、第3実施
形態は、オペアンプの数が1個と少なく、且つ廉価な抵
抗分割回路93が採用されているので、さらにコストダ
ウンが図られる。As a result, especially when the handle 21 is near neutral, the motor current actually flowing to the electric motor 20 is small, and the motor current (motor torque) to be passed to the electric motor 20 must be delicately controlled. Even in the required operating state, the highly accurate AD value AD2 of the motor current IM can be used for controlling the motor current, so that it is possible to prevent the driving feeling from being deteriorated. In the third embodiment, the AD value AD1 and the AD value AD2 are both 10 bits.
A that can handle unnecessarily large data
Since it is not necessary to employ DC, the cost of the apparatus can be reduced. Further, in the third embodiment, the AD value AD
Since 1 and the AD value AD2 are converted from analog to digital by the same ADC 43, the cost can be further reduced as compared with the case where individual ADCs are employed. In the third embodiment, the number of operational amplifiers is as small as one, and the inexpensive resistance dividing circuit 93 is employed, so that the cost can be further reduced.
【0077】次に、本発明による電動パワーステアリン
グの制御装置の第4実施形態について説明する。第4実
施形態は、モータ電流の大きさを、LSBが第1の電流の
大きさのAD値AD1と、LSBが前記第1の電流の大きさより
小さい第2の電流の大きさのAD値AD2とに変換する点に
おいて上記第1実施形態と同様である。一方、第4実施
形態は、AD値AD2が操舵角速度STωの絶対値が小さい場
合(操舵角STが所定値近傍にて安定している場合)にお
いてモータ電流の制御に採用されるとともに、その採用
されるAD値AD2が前記操舵角速度STωの絶対値が小さい
場合においてAD値AD1により示されるモータ電流IKを中
心とした所定範囲内にあるモータ電流のAD値となるよう
に構成される点で、第1実施形態と相違している。従っ
て、以下、図10〜図15を参照しながら前記相違点を
中心に説明を加えるが、第1実施形態と同一構成部分に
ついては同一参照符号を付してその詳細説明を省略す
る。Next, a description will be given of a fourth embodiment of the electric power steering control apparatus according to the present invention. In the fourth embodiment, the magnitude of the motor current is represented by an AD value AD1 with LSB being the magnitude of the first current, and an AD value AD2 with the magnitude of the second current being LSB smaller than the magnitude of the first current. This is the same as the first embodiment in that it is converted into On the other hand, the fourth embodiment is employed for controlling the motor current when the AD value AD2 has a small absolute value of the steering angular velocity STω (when the steering angle ST is stable near a predetermined value), and is employed. AD value AD2 is configured to be the AD value of the motor current within a predetermined range around the motor current IK indicated by the AD value AD1 when the absolute value of the steering angular velocity STω is small, This is different from the first embodiment. Therefore, hereinafter, the description will be given focusing on the difference with reference to FIGS. 10 to 15, but the same components as those in the first embodiment will be denoted by the same reference numerals, and detailed description thereof will be omitted.
【0078】第4実施形態においては、図10に示した
ように、操舵ハンドル21の操舵角を検出する操舵角セ
ンサ34が追加される。この操舵角センサ34は操舵軸
23に組み付けられていて、図11に示したように、電
気制御装置10´の入力インターフェース42に接続さ
れ、同インターフェース42を介してCPU41に対し
前記検出した操舵角に応じた信号ST(操舵角ST)を供給
するようになっている。In the fourth embodiment, as shown in FIG. 10, a steering angle sensor 34 for detecting the steering angle of the steering wheel 21 is added. The steering angle sensor 34 is mounted on the steering shaft 23 and, as shown in FIG. 11, is connected to an input interface 42 of the electric control device 10 ′, and outputs the detected steering angle to the CPU 41 via the interface 42. Is supplied in accordance with the signal ST (steering angle ST).
【0079】電気制御装置10´は、第1実施形態の電
気制御装置10のマイクロコンピュータ40及び電流検
出回路60を、それぞれマイクロコンピュータ40´及
び電流検出回路100に置換した点のみにおいて同電気
制御装置10と相違している。前記マイクロコンピュー
タ40´は、マイクロコンピュータ40が有する構成で
あるCPU41、入力インターフェース42、ADC4
3、及び出力インターフェース44を備え、更に、CP
U41に対してバスを介して接続されるとともに電流検
出回路100に接続されたデジタル−アナログコンバー
タ46(以下、DAC46という。)を備えている。The electric control device 10 'differs from the electric control device 10 of the first embodiment only in that the microcomputer 40 and the current detection circuit 60 are replaced with a microcomputer 40' and a current detection circuit 100, respectively. It is different from 10. The microcomputer 40 ′ includes a CPU 41, an input interface 42, and an ADC 4 which are components of the microcomputer 40.
3 and an output interface 44.
A digital-analog converter 46 (hereinafter referred to as DAC 46) is connected to U41 via a bus and connected to the current detection circuit 100.
【0080】電流検出回路100は、図12に詳細を示
したように、第1ピークホールド回路101と、第2ピ
ークホールド回路102と、バイアス電圧回路103と
を備えている。第1ピークホールド回路101は、抵抗
値が値Rxである抵抗56の両端電圧VUDのピーク値VUD
Mをホールドするとともに、ホールドしたアナログ電圧
(即ち、電動モータ20に流れるモータ電流の大きさに
応じたアナログ量)VUDMを所定の増幅率(第1の増幅
率)で増幅し、同増幅したアナログ電圧VP10をADC4
3の入力チャンネルCH1に出力するようになっている。As shown in detail in FIG. 12, the current detection circuit 100 includes a first peak hold circuit 101, a second peak hold circuit 102, and a bias voltage circuit 103. The first peak hold circuit 101 includes a peak value VUD of a voltage VUD across the resistor 56 having a resistance value of Rx.
While holding M, the held analog voltage (that is, an analog amount corresponding to the magnitude of the motor current flowing through the electric motor 20) VUDM is amplified at a predetermined amplification factor (first amplification factor), and the amplified analog voltage is amplified. Voltage VP10 to ADC4
3 is output to the input channel CH1.
【0081】より具体的に述べると、第1ピークホール
ド回路101は、コンパレータ101a,オペアンプ1
01b、ダイオード101c、抵抗値がR21である抵
抗101d、抵抗値がR22である抵抗101e、コン
デンサ101f、及び図示しない定電圧源に一端が接続
された抵抗101gとから構成されている。これらの接
続関係は、第1実施形態の第1ピークホールド回路61
の対応する素子の接続関係と同一である。従って、第1
ピークホールド回路101の作動は、第1ピークホール
ド回路61と同様であり、図12において点P10として
示したダイオード101cの出力側(カソード側)の電
位、即ち、ボルテージフォロワとして機能するオペアン
プ101bの出力電圧VP10は、下記数10により表わさ
れる。More specifically, the first peak hold circuit 101 includes a comparator 101a and an operational amplifier 1
01b, a diode 101c, a resistor 101d having a resistance value of R21, a resistor 101e having a resistance value of R22, a capacitor 101f, and a resistor 101g having one end connected to a constant voltage source (not shown). These connection relationships are based on the first peak hold circuit 61 of the first embodiment.
Is the same as the connection relationship of the corresponding elements. Therefore, the first
The operation of the peak hold circuit 101 is the same as that of the first peak hold circuit 61. The potential of the output side (cathode side) of the diode 101c shown as a point P10 in FIG. 12, that is, the output of the operational amplifier 101b functioning as a voltage follower. Voltage VP10 is represented by the following equation (10).
【0082】[0082]
【数10】VP10=VUDM・(1+R21/R22)VP10 = VUDM · (1 + R21 / R22)
【0083】第2ピークホールド回路102は、抵抗5
6の両端電圧VUDを所定のオフセット電圧Voffだけオフ
セットした電圧(VUD−Voff)のピーク値をホールドす
るとともに、ホールドしたアナログ電圧(VUDM−Voff)
を第1ピークホールド回路101の第1の増幅率よりも
大きい第2の増幅率で増幅し、同増幅した電圧VP20をA
DC43の入力チャンネルCH2に出力するようになって
いる。The second peak hold circuit 102 includes a resistor 5
6 holds the peak value of the voltage (VUD-Voff) obtained by offsetting the voltage VUD at both ends by a predetermined offset voltage Voff, and holds the held analog voltage (VUDM-Voff).
At a second amplification factor larger than the first amplification factor of the first peak hold circuit 101, and the amplified voltage VP20 is
The signal is output to the input channel CH2 of the DC 43.
【0084】より具体的には、第2ピークホールド回路
102は、コンパレータ102a,オペアンプ102
b、ダイオード102c、抵抗値がR23である抵抗1
02d、抵抗値がR24である抵抗102e、コンデン
サ102f、図示しない定電圧源に一端が接続された抵
抗102g、及び抵抗値が値Rdである抵抗102hか
ら構成されている。これらの接続関係は、コンパレータ
102aの非反転入力端子が抵抗102hを介して抵抗
56の上流側(点U)と接続されている点を除き、第1
実施形態の第2ピークホールド回路62の対応する素子
の接続関係と同一である。More specifically, the second peak hold circuit 102 includes a comparator 102a and an operational amplifier 102
b, diode 102c, resistor 1 having a resistance value of R23
02d, a resistor 102e having a resistance value of R24, a capacitor 102f, a resistor 102g having one end connected to a constant voltage source (not shown), and a resistor 102h having a resistance value of Rd. These connection relationships are the same as those of the first embodiment except that the non-inverting input terminal of the comparator 102a is connected to the upstream side (point U) of the resistor 56 via the resistor 102h.
This is the same as the connection relationship of the corresponding elements of the second peak hold circuit 62 of the embodiment.
【0085】バイアス電圧回路103は、前記コンパレ
ータ102aに対して前記バイアス電圧Voffを印加する
ためのものであって、3つの抵抗103a,103b,
103cから構成されている。これらの抵抗103a,
103b,103cの抵抗値は、それぞれ値Ra,R
b,及びRcである。抵抗103aの一端はDAC46
の出力チャンネルCHに接続され、同抵抗103aの他端
は抵抗103bの一端に接続されている。抵抗103b
の他端は接地されている。抵抗103cの一端は抵抗1
03aと抵抗103bとの接続点P30に接続され、同抵
抗103cの他端は前記抵抗102hと前記コンパレー
タ102aの非反転入力端子との間に接続されている。The bias voltage circuit 103 is for applying the bias voltage Voff to the comparator 102a, and includes three resistors 103a, 103b,
103c. These resistors 103a,
The resistance values of 103b and 103c are values Ra and R, respectively.
b and Rc. One end of the resistor 103a is connected to the DAC 46.
, And the other end of the resistor 103a is connected to one end of the resistor 103b. Resistance 103b
Is grounded. One end of the resistor 103c is a resistor 1
The other end of the resistor 103c is connected between the resistor 102h and the non-inverting input terminal of the comparator 102a.
【0086】上記第2ピークホールド回路102の作動
は、基本的には第2ピークホールド回路62と同様であ
るが、上記バイアス電圧回路103によってオペアンプ
であるコンパレータ102aの非反転入力端子にバイア
ス電圧Voffが印加されることから、図12において点P2
0として示したダイオード102cの出力側の電位、即
ち、ボルテージフォロワとして機能するオペアンプ10
2bの出力電圧VP20は、下記数11により表わされる。The operation of the second peak hold circuit 102 is basically the same as that of the second peak hold circuit 62, except that the bias voltage circuit 103 applies a bias voltage Voff to a non-inverting input terminal of a comparator 102a which is an operational amplifier. Is applied, the point P2 in FIG.
The potential on the output side of the diode 102c shown as 0, that is, the operational amplifier 10 functioning as a voltage follower
The output voltage VP20 of 2b is represented by the following equation (11).
【0087】[0087]
【数11】 VP20=(VUDM+Voff)・(1+R23/R24)VP20 = (VUDM + Voff) · (1 + R23 / R24)
【0088】また、バイアス電圧Voffは、DAC46の
出力チャンネルCHの電圧をVDAとするとき、下記数12
により表される。なお、この実施形態では、抵抗値Rx
は2.5mΩ、抵抗値Rcは100kΩ、及び抵抗値Rdは5k
Ωとしている。従って、抵抗値Rxは抵抗値Rc,Rdに
対して十分に小さく、これに基づいて数12が導かれて
いる。この数12から、DAC46の出力チャンネルCH
の電圧VDAを変化させることで、バイアス電圧Voffを変
化させ得ることが理解される。When the voltage of the output channel CH of the DAC 46 is VDA, the bias voltage Voff is expressed by the following equation (12).
Is represented by In this embodiment, the resistance value Rx
Is 2.5 mΩ, resistance Rc is 100 kΩ, and resistance Rd is 5 k
Ω. Therefore, the resistance value Rx is sufficiently smaller than the resistance values Rc and Rd, and the equation 12 is derived based on this. From this equation 12, the output channel CH of the DAC 46 is obtained.
It can be understood that the bias voltage Voff can be changed by changing the voltage VDA.
【0089】[0089]
【数12】Voff=(Rb/(Ra+Rb))・VDA・(Rd
/(Rc+Rd))Voff = (Rb / (Ra + Rb)) · VDA · (Rd
/ (Rc + Rd))
【0090】この実施形態では、抵抗値Raは1200Ω、
抵抗値Rbは300Ωとしているので、上記数12に具体
的数値を代入すると、同数12は下記数13に書換えら
れる。In this embodiment, the resistance value Ra is 1200Ω,
Since the resistance value Rb is set to 300Ω, when a specific numerical value is substituted into the above equation 12, the same equation 12 is rewritten into the following equation 13.
【0091】[0091]
【数13】Voff=VDA/105[Expression 13] Voff = VDA / 105
【0092】更に、抵抗値R22と抵抗値R24とは等
しく設定され、抵抗値R23は抵抗値R21の10倍の
値と抵抗値R22の9倍の値との和(10・R21+9・
R22)に設定されている。この結果、電位VP10と電位
VP20との間には、下記数14の関係が成立している。Further, the resistance value R22 and the resistance value R24 are set to be equal, and the resistance value R23 is the sum of the value of 10 times the resistance value R21 and the value of 9 times the resistance value R22 (10 · R21 + 9 ·
R22). As a result, the potential VP10 and the potential
The following equation (14) is established with the VP20.
【0093】[0093]
【数14】 VP20=10・VP10+10・Voff(1+R21/R22)VP20 = 10 · VP10 + 10 · Voff (1 + R21 / R22)
【0094】一方、この実施形態では、R21=5.5k
Ω、R22=R24=5kΩ、及びR23=100kΩとし
てある。数10、及び数11に対しこれらの数値を代入
すると、下記数15、及び数16にそれぞれ書き換えら
れる。On the other hand, in this embodiment, R21 = 5.5 k
Ω, R22 = R24 = 5 kΩ, and R23 = 100 kΩ. By substituting these numerical values into Equations 10 and 11, they can be rewritten as Equations 15 and 16, respectively.
【0095】[0095]
【数15】VP10=2.1・VUDM[Equation 15] VP10 = 2.1 · VUDM
【0096】[0096]
【数16】VP20=21・(VUDM+Voff)[Equation 16] VP20 = 21 · (VUDM + Voff)
【0097】他方、数13及び数14(又は数13、数
15、及び数16)より、数17が得られる。On the other hand, from Expression 13 and Expression 14 (or Expression 13, Expression 15, and Expression 16), Expression 17 is obtained.
【0098】[0098]
【数17】VP20=10・VP10+21・Voff=10・VP10+(21
/100)・VDA[Equation 17] VP20 = 10 · VP10 + 21 · Voff = 10 · VP10 + (21
/ 100) · VDA
【0099】以上から、電圧VP10,VP20を同一ADC4
3にてAD値AD1,AD2に変換した場合、AD値AD2は、そのL
SBがAD値AD1のLSBの1/10であり、0.21・VDAだけオ
フセットされた値となることが理解される。図15は、
このようなAD値AD1,AD2の関係を示している。As described above, the voltages VP10 and VP20 are set to the same ADC4
When converted to AD values AD1 and AD2 at 3, the AD value AD2 becomes L
It is understood that SB is 1/10 of the LSB of the AD value AD1, and is a value offset by 0.21 · VDA. FIG.
The relationship between such AD values AD1 and AD2 is shown.
【0100】次に、上記第4実施形態の作動について説
明する。第4実施形態のCPU41は、図6、図13、
及び図14にフローチャートにて示したプログラム(ル
ーチン)を実行する。図13に示したルーチンは図5の
ルーチンに代わるものであり、図5と同一ステップには
同一符号が付されている。図14に示したルーチンは、
図6及び図13のルーチンに比べて極めて短い時間の経
過毎にCPU41により実行される時間割込みルーチン
である。Next, the operation of the fourth embodiment will be described. The CPU 41 of the fourth embodiment is similar to that of FIGS.
And the program (routine) shown in the flowchart in FIG. 14 is executed. The routine shown in FIG. 13 replaces the routine of FIG. 5, and the same steps as those in FIG. 5 are denoted by the same reference numerals. The routine shown in FIG.
This is a time interruption routine that is executed by the CPU 41 every time a very short time elapses compared to the routines of FIGS.
【0101】CPU41は、図13に示したルーチンの
実行を所定時間の経過毎にステップ1300から開始
し、ステップ505に進んで操舵トルクセンサ31の出
力のAD値TMADを取りこみ、続くステップ510にて車速
センサ32の出力に基づいて車速Vを取りこむ。次い
で、CPU41はステップ515に進み、目標電流値I
Tを、上記操舵トルク値TMADと、車速Vと、同ステップ
515に示されたメモリ45内に記憶されている目標電
流値マップとから求める。The CPU 41 starts the execution of the routine shown in FIG. 13 every time a predetermined time elapses from step 1300, proceeds to step 505, takes in the AD value TMAD of the output of the steering torque sensor 31, and proceeds to step 510. The vehicle speed V is obtained based on the output of the vehicle speed sensor 32. Next, the CPU 41 proceeds to step 515, where the target current value I
T is determined from the steering torque value TMAD, the vehicle speed V, and the target current value map stored in the memory 45 shown in step 515.
【0102】次に、CPU41はステップ1305に進
んで、AD値選択フラグFの値が「1」か否かを判定す
る。AD値選択フラグFの値は、イグニッションスイッチ
が「オフ」から「オン」へと変更されたとき等の始動時
に実行されるイニシャルルーチン(図示省略)にて
「0」に設定されるとともに、図14に示した時間割込
みルーチンの実行により変更される。Next, the CPU 41 proceeds to step 1305 to determine whether or not the value of the AD value selection flag F is "1". The value of the AD value selection flag F is set to “0” in an initial routine (not shown) that is executed at the time of starting when the ignition switch is changed from “off” to “on”. It is changed by execution of the time interrupt routine shown in FIG.
【0103】ここで、図14に示したルーチンについて
説明すると、CPU41は図14に示したルーチンによ
り、操舵角速度STωの絶対値が所定値Kより小さい状態
が所定の基準時間以上継続した場合(即ち、保舵されて
いる、又は操舵が比較的緩慢になされている場合)にAD
値選択フラグFの値を「1」に変更し、その他の場合に
同フラグFの値を「0」に変更する。また、AD値選択フ
ラグFの値を「1」に変更したときのモータ電流値から
所定の電流値を減じた値に相当するオフセット電圧Voff
をDAC46とバイアス電圧回路103とを介して第2
ピークホールド回路102のコンパレータ102aに印
加する。Here, the routine shown in FIG. 14 will be described. The CPU 41 determines that the absolute value of the steering angular velocity STω is smaller than the predetermined value K for a predetermined reference time or more by the routine shown in FIG. When the steering is held or the steering is relatively slow)
The value of the value selection flag F is changed to “1”, and in other cases, the value of the flag F is changed to “0”. Further, an offset voltage Voff corresponding to a value obtained by subtracting a predetermined current value from the motor current value when the value of the AD value selection flag F is changed to “1”.
Through the DAC 46 and the bias voltage circuit 103.
This is applied to the comparator 102a of the peak hold circuit 102.
【0104】具体的に述べると、CPU41は所定のタ
イミングにてステップ1400から処理を開始し、ステ
ップ1405に進んで現在の操舵角STから前回の操舵角
STOLD(本ルーチンの実行間隔時間である所定時間前の
操舵角ST)を減算することにより操舵角速度STωを求め
る。次いで、CPU41はステップ1410に進み、操
舵角速度STωの絶対値が正の所定値Kより小さいか否か
を判定する。More specifically, the CPU 41 starts processing from step 1400 at a predetermined timing, proceeds to step 1405, and changes the current steering angle ST to the previous steering angle.
The steering angular velocity STω is obtained by subtracting STOLD (the steering angle ST a predetermined time before the execution interval time of this routine). Next, the CPU 41 proceeds to step 1410, and determines whether or not the absolute value of the steering angular velocity STω is smaller than a positive predetermined value K.
【0105】いま、操舵中であり操舵角速度STωの絶対
値が所定値Kより大きいとして説明を続けると、CPU
41はステップ1410にて「No」と判定してステッ
プ1415に進み、同ステップ1415にてカウンタCN
Tの値を「0」にクリアし、ステップ1420に進んでA
D値選択フラグFの値を「0」に設定する。次いで、C
PU41はステップ1425に進んで次回の本ルーチン
の実行における操舵角速度STωの演算のために、現在の
操舵角STを前回の操舵角STOLDとして格納し、ステップ
1495に進んで本ルーチンを一旦終了する。このよう
に、操舵中であり操舵角速度STωの絶対値が所定値Kよ
り大きい場合にはAD値選択フラグFの値は「0」に設定
される。Now, assuming that the steering is being performed and the absolute value of the steering angular velocity STω is larger than the predetermined value K,
41 is determined as “No” in step 1410, and proceeds to step 1415. In step 1415, the counter CN
The value of T is cleared to "0", and the routine proceeds to step 1420, where A
The value of the D value selection flag F is set to “0”. Then C
The PU 41 proceeds to step 1425 to store the current steering angle ST as the previous steering angle STOLD for calculating the steering angular velocity STω in the next execution of the present routine, and proceeds to step 1495 to terminate the present routine once. Thus, when the steering is being performed and the absolute value of the steering angular velocity STω is larger than the predetermined value K, the value of the AD value selection flag F is set to “0”.
【0106】次に、操舵中の状態から、保舵、又は操舵
が緩慢になされる状態に移行した場合について説明す
る。CPU41は所定のタイミングにおいてステップ1
410を実行し、この場合には操舵角速度STωの絶対値
が所定値Kより小さいので、同ステップ1410にて
「Yes」と判定してステップ1430に進み、カウン
タCNTの値を「1」だけ増大する。次に、CPU41は
ステップ1435に進み、カウンタCNTの値が所定値CNT
K(上記所定の基準時間に相当)よりも大きいか否かを
判定する。現時点においては、先のステップ1415に
てカウンタCNTの値が「0」に設定されていた直後であ
るので、同カウンタCNTの値は所定値CNTKよりも小さ
い。従って、CPU41はステップ1435にて「N
o」と判定して上記ステップ1420に進んでAD値選択
フラグFの値を「0」に設定し、ステップ1425に進
んで現在の操舵角STを前回の操舵角STOLDとして格納
し、その後ステップ1495に進んで本ルーチンを一旦
終了する。Next, a case will be described in which the state is shifted from a state during steering to a state in which steering is maintained or steering is performed slowly. The CPU 41 executes Step 1 at a predetermined timing.
Step 410 is executed. In this case, since the absolute value of the steering angular velocity STω is smaller than the predetermined value K, “Yes” is determined in step 1410 and the process proceeds to step 1430 to increase the value of the counter CNT by “1”. I do. Next, the CPU 41 proceeds to step 1435, in which the value of the counter CNT is
It is determined whether it is greater than K (corresponding to the predetermined reference time). At this time, the value of the counter CNT is smaller than the predetermined value CNTK since it is immediately after the value of the counter CNT has been set to “0” in the previous step 1415. Accordingly, the CPU 41 determines in step 1435 that “N
o ", the flow advances to step 1420 to set the value of the AD value selection flag F to" 0 ", and the flow advances to step 1425 to store the current steering angle ST as the previous steering angle STOLD. To end this routine once.
【0107】このような運転状態が継続すると、ステッ
プ1430が繰り返し実行されるため、カウンタCNTの
値が次第に増大する。この結果、所定の時間が経過する
と、カウンタCNTの値が所定値CNTKよりも大きくなるた
め、CPU41はステップ1435にて「Yes」と判
定してステップ1440に進む。If such an operation state continues, step 1430 is repeatedly executed, so that the value of the counter CNT gradually increases. As a result, when the predetermined time has elapsed, the value of the counter CNT becomes larger than the predetermined value CNTK. Therefore, the CPU 41 determines “Yes” in step 1435 and proceeds to step 1440.
【0108】CPU41は、このステップ1440にて
AD値AD1の値が「50」より大きいか否かを判定する。
このとき、AD値AD1の値が「50」より小さければ、C
PU41はステップ1440にて「No」と判定し、前
記ステップ1420及びステップ1425を実行した
後、ステップ1495にて本ルーチンを一旦終了する。The CPU 41 determines in this step 1440
It is determined whether the value of the AD value AD1 is greater than “50”.
At this time, if the value of the AD value AD1 is smaller than “50”, C
The PU 41 determines “No” in the step 1440, executes the steps 1420 and 1425, and thereafter ends the present routine in a step 1495.
【0109】一方、ステップ1440の実行時におい
て、AD値AD1の値が「50」より大きい場合には、CP
U41は同ステップ1440にて「Yes」と判定し、
ステップ1445に進んで上述のオフセット電圧Voffを
変更するため、DAC46のチャンネルCHから出力され
るDA値VDAを値k・(AD1−50)(mV)に設定する。な
お、上記の各抵抗値によれば、上記値kは26.25であ
る。On the other hand, when the value of the AD value AD1 is larger than “50” at the time of execution of step 1440, the CP
U41 determines “Yes” in the same step 1440,
In step 1445, the DA value VDA output from the channel CH of the DAC 46 is set to a value k · (AD1-50) (mV) in order to change the offset voltage Voff. In addition, according to each of the above-described resistance values, the value k is 26.25.
【0110】ここで、上記DA値VDA(=26.25・(AD1−5
0))について説明を加える。いま、上記カウンタCNTの
値が所定値CNTKよりも大きくなった時点のモータ電流値
がIK(A)であるとし、値IK−5(A)に相当する値だ
けコンパレータ102aの入力電圧をオフセットするこ
とを検討すると、コンパレータ102aの非反転入力端
子の電位Voffを下記数18のように定めれば良い。Here, the DA value VDA (= 26.25 · (AD1−5
0)) will be explained. Now, it is assumed that the motor current value at the time when the value of the counter CNT becomes larger than the predetermined value CNTK is IK (A), and the input voltage of the comparator 102a is offset by a value corresponding to the value IK-5 (A). Considering this, the potential Voff of the non-inverting input terminal of the comparator 102a may be determined as in the following Expression 18.
【0111】[0111]
【数18】Voff(mV)=Rx・(IK−5)=2.5(m
Ω)・(IK−5)(A)Voff (mV) = Rx · (IK−5) = 2.5 (m
Ω) ・ (IK-5) (A)
【0112】一方、ADC43は第1実施形態にて説明
したように、10bitであるので、電流値IKとAD値AD
1の間には下記数19の関係が成立する。On the other hand, since the ADC 43 has 10 bits as described in the first embodiment, the current value IK and the AD value AD
The following equation (19) holds between 1:
【0113】[0113]
【数19】IK(A)=AD1・(100/1023)≒AD1/10[Equation 19] IK (A) = AD1 · (100/1023) ≒ AD1 / 10
【0114】従って、数18、数19、及び上記数13
から、下記数20が得られる。Therefore, Equations (18), (19) and (13)
Gives the following equation (20).
【0115】[0115]
【数20】VDA=26.25(AD1−50)(mV)VDA = 26.25 (AD1-50) (mV)
【0116】以上のことから、上記ステップ1445,
1450の実行により、値IK−5(A)に相当する値だ
けコンパレータ102aにオフセット電圧が印加される
ことになる。次いで、CPU41はステップ1455に
進んでAD値選択フラグFの値を「1」に設定し、上記ス
テップ1425を実行した後にステップ1495に進ん
で本ルーチンを一旦終了する。この結果、図6に示した
AD変換割込みルーチンの実行により、AD値AD2がAD値AD1
のLSBの1/10の大きさのLSBを有する値であって、IK
−5(A)だけオフセットされた値(図15参照)とし
てAD変換される。From the above, the above steps 1445,
By executing 1450, the offset voltage is applied to the comparator 102a by a value corresponding to the value IK-5 (A). Next, the CPU 41 proceeds to step 1455, sets the value of the AD value selection flag F to “1”, executes step 1425, and then proceeds to step 1495 to temporarily end this routine. As a result, as shown in FIG.
Execution of the AD conversion interrupt routine causes AD value AD2 to change to AD value AD1.
A value having an LSB that is 1/10 of the LSB of
AD conversion is performed as a value offset by -5 (A) (see FIG. 15).
【0117】再び、図13を参照すると、CPU41は
ステップ1305にて上記図14のルーチンにより決定
されたAD値選択フラグFの値が「1」か否かを判定し、
同フラグFの値が「1」の場合にはステップ1310に
進み、同ステップ1310にてAD値AD2を同AD値AD2とAD
値AD1と図15に示した関係を記憶する関数fとにより
モータ電流値に変換し、この変換値f(AD2)をモータ
電流の制御に採用するモータ電流IMとして格納する。ま
た、ステップ1305の実行時においてAD値選択フラグ
Fの値が「1」でない場合には、CPU41はステップ
1315に進んでAD値AD1を10倍し、この値をモータ
電流値IMとして格納する。AD値AD1を10倍するのは、
モータ電流値IMのLSBをAD値AD2のLSBと同一にするため
である。以降、CPU41は、第1実施形態にて説明し
たステップ535〜570までの処理を実行し、ステッ
プ1395にて本ルーチンを一旦終了する。これによ
り、AD値AD1又はAD値AD2に応じてモータ電流が制御され
る。Referring again to FIG. 13, at step 1305, the CPU 41 determines whether or not the value of the AD value selection flag F determined by the routine of FIG. 14 is "1".
If the value of the flag F is "1", the process proceeds to step 1310, where the AD value AD2 is changed to the same AD value AD2 and AD
The value AD1 and a function f storing the relationship shown in FIG. 15 are converted into a motor current value, and the converted value f (AD2) is stored as a motor current IM used for controlling the motor current. If the value of the AD value selection flag F is not "1" at the time of execution of step 1305, the CPU 41 proceeds to step 1315, multiplies the AD value AD1 by 10, and stores this value as the motor current value IM. To multiply the AD value AD1 by 10 is
This is to make the LSB of the motor current value IM equal to the LSB of the AD value AD2. Thereafter, the CPU 41 executes the processing of steps 535 to 570 described in the first embodiment, and ends this routine once in step 1395. Thus, the motor current is controlled according to the AD value AD1 or AD value AD2.
【0118】以上説明したように、第4実施形態によれ
ば、操舵角速度STωの絶対値が所定値Kより小さい状態
が所定時間以上継続したとき、その時点のモータ電流値
IKから所定電流だけ小さい値(この例では、5(A))
に相当するオフセット電圧Voffがコンパレータ102a
に印加される。そして、LSBが小さく精度の高いAD値AD2
がモータ電流の制御に使用される。As described above, according to the fourth embodiment, when the state where the absolute value of the steering angular velocity STω is smaller than the predetermined value K has continued for a predetermined time or more, the motor current value at that time
A value smaller than IK by a predetermined current (5 (A) in this example)
Offset voltage Voff corresponding to the comparator 102a
Is applied to And AD value AD2 with small LSB and high accuracy
Are used to control the motor current.
【0119】この結果、特に、ハンドル21が緩やかに
回転操作されていて操舵トルクの変動が感じられやすい
ため、流すべきモータ電流(モータトルク,アシスト
力)を繊細に制御しなければならない運転状態におい
て、高い精度のAD値AD2を同モータ電流の制御に使用で
きる。従って、このような運転状態における運転フィー
リングの悪化を防止することができる。また、上記第4
実施形態においても、AD値AD1及びAD値AD2はともに10
bitであり、必要以上に大きなデータを扱うことができ
るADCを採用する必要がないので、装置のコストダウ
ンが図られる。As a result, in particular, since the steering wheel 21 is gently operated to rotate and the steering torque tends to fluctuate, the motor current (motor torque, assist force) to be passed must be delicately controlled. The highly accurate AD value AD2 can be used for controlling the motor current. Accordingly, it is possible to prevent the driving feeling from deteriorating in such an operating state. In addition, the fourth
Also in the embodiment, the AD value AD1 and the AD value AD2 are both 10
Since there is no need to employ an ADC that can handle data larger than necessary, the cost of the device can be reduced.
【0120】なお、上記第4実施形態においては、操舵
角センサ34及び図14のステップ1405,1425
が操舵状態検出手段を構成し、図14のステップ141
0〜1420及びステップ1430〜1455と、図1
3のステップ1305〜1315とが、AD値AD1とAD値A
D2の何れかをモータ電流の制御に使用する値として選択
・決定するデジタル量選択手段となっている。In the fourth embodiment, the steering angle sensor 34 and steps 1405 and 1425 in FIG.
Constitutes a steering state detecting means, and corresponds to step 141 in FIG.
0 to 1420 and steps 1430 to 1455, and FIG.
Steps 1305 to 1315 of 3 correspond to the AD value AD1 and the AD value A
This is a digital amount selecting means for selecting and determining any one of D2 as a value used for controlling the motor current.
【0121】更に、上記第4実施形態では、操舵角セン
サ34を用いて操舵角速度STωを検出したが、モータ電
流IMの微分値又はモータ回転角センサ等からモータ回転
角速度を求め、これから操舵角速度STωを求めるように
構成してもよい。加えて、上記操舵状態検出手段が検出
する操舵状態を示す値としては、操舵角速度STωの他に
操舵角ST、操舵角速度STωの時間微分値、及び操舵角速
度STωと操舵角STとから定まる値(例えば、操舵角速度
STωが小さいほど大きく、操舵角STが小さいほど大きく
なる値)等であってもよい。Further, in the fourth embodiment, the steering angular velocity STω is detected by using the steering angle sensor 34. However, the motor rotational angular velocity is obtained from the differential value of the motor current IM or the motor rotational angle sensor and the like, and the steering angular velocity STω May be obtained. In addition, as the value indicating the steering state detected by the steering state detecting means, in addition to the steering angular velocity STω, a steering angle ST, a time differential value of the steering angular velocity STω, and a value determined from the steering angular velocity STω and the steering angle ST ( For example, the steering angular velocity
The value may be larger as STω is smaller and larger as steering angle ST is smaller.
【0122】次に、本発明による電動パワーステアリン
グの制御装置の第5実施形態について説明する。第5実
施形態は、上記AD値AD1,AD2の値が異常となったか否か
を判定し、異常と判定されたときにモータ電流制御の異
常処理を行うものであって、CPU41が第1〜第3実
施形態の各CPU41が実行する図5及び図6のルーチ
ンに加えて同図5のルーチンに挿入される図16に示し
たルーチンを実行するようになっている点においてのみ
同第1〜第3の各実施形態と異なっている。従って、以
下、図16を主に参照しながら説明を加える。Next, a description will be given of a fifth embodiment of the electric power steering control device according to the present invention. In the fifth embodiment, it is determined whether or not the values of the AD values AD1 and AD2 have become abnormal. When the values are determined to be abnormal, the motor current control abnormality processing is performed. 5 and FIG. 6 executed by each CPU 41 of the third embodiment, and only the first to first routines shown in FIG. 16 inserted into the routine of FIG. 5 are executed. This is different from the third embodiment. Therefore, an explanation will be given below mainly with reference to FIG.
【0123】先ず、AD値AD1及びAD値AD2が正常である場
合から説明を開始する。前述したように、CPU41
は、所定時間の経過毎に図5に示したルーチンの実行を
ステップ500から開始し、ステップ505,510,
515を実行して目標電流値ITを演算した後、図16に
示したステップ1605に進む。First, the description starts with the case where the AD values AD1 and AD2 are normal. As described above, the CPU 41
Starts the execution of the routine shown in FIG. 5 from step 500 every time a predetermined time elapses.
After executing 515 to calculate the target current value IT, the process proceeds to step 1605 shown in FIG.
【0124】CPU41は、ステップ1605において
異常フラグFIJOの値が「0」か否かを判定する。異常フ
ラグFIJOの値は、図示しないイニシャルルーチンにおい
て「0」に設定されている。従って、CPU41は、イ
ニシャルルーチン後において初めて同ステップ1605
を実行するとき、同ステップ1605にて「Yes」と
判定してステップ1610に進み、同ステップ1610
にてAD値AD1の値を10倍し、AD値AD10として格納す
る。これは、AD値AD1のLSBをAD値AD2のLSBと一致
させるためである。At step 1605, the CPU 41 determines whether or not the value of the abnormality flag FIJO is "0". The value of the abnormality flag FIJO is set to “0” in an initial routine (not shown). Therefore, the CPU 41 determines in step 1605 for the first time after the initial routine.
Is executed, "Yes" is determined in step 1605, and the process proceeds to step 1610, where
The value of the AD value AD1 is multiplied by 10 and stored as the AD value AD10. This is to make the LSB of the AD value AD1 coincide with the LSB of the AD value AD2.
【0125】次いで、CPU41は、ステップ1615
にてAD値AD10が判定値K1より大きく、且つAD値AD2が前
記判定値K1より小さい判定値K2より小さいか否かを判定
する。前記判定値K1と前記判定値K2との差は、正常であ
るAD値AD10,AD2の差としてはあり得ない大きさに設定
してある。現段階においては、AD値AD10,AD2はともに
正常であるので、上記条件は成立しない。従って、CP
U41はステップ1615にて「No」と判定してステ
ップ1620に進む。Next, the CPU 41 determines in step 1615
It is determined whether or not the AD value AD10 is larger than the judgment value K1 and the AD value AD2 is smaller than the judgment value K2 which is smaller than the judgment value K1. The difference between the determination value K1 and the determination value K2 is set to a value that cannot be a difference between the normal AD values AD10 and AD2. At this stage, since the AD values AD10 and AD2 are both normal, the above condition is not satisfied. Therefore, CP
U41 determines "No" in step 1615, and proceeds to step 1620.
【0126】CPU41は、ステップ1620にてAD値
AD10が前記判定値K2より小さく、且つAD値AD2が前記判
定値K1よりも大きいか否かを判定する。この条件も、AD
値AD10,AD2が正常な値であれば成立しない条件であ
る。従って、CPU41はステップ1620にて「N
o」と判定し、図5のステップ520以降に進み、通常
のモータ電流制御を行う。The CPU 41 determines in step 1620 that the AD value
It is determined whether AD10 is smaller than the judgment value K2 and whether the AD value AD2 is larger than the judgment value K1. This condition is also
If the values AD10 and AD2 are normal values, the condition is not satisfied. Therefore, the CPU 41 determines in step 1620 that “N
o ", the routine proceeds to step 520 and the subsequent steps in FIG. 5, and normal motor current control is performed.
【0127】次に、AD値AD1又はAD値AD2が異常値となっ
た場合について説明すると、この場合には、ステップ1
615又はステップ1620の何れかの条件が成立する
ため、CPU41は同ステップ1615又はステップ1
620の何れかにおいて「Yes」と判定してステップ
1625に進み、同ステップ1625にて異常フラグFI
JOの値を「1」に設定する。Next, the case where the AD value AD1 or AD value AD2 becomes an abnormal value will be described.
Since either condition of 615 or step 1620 is satisfied, the CPU 41 proceeds to step 1615 or step 1
620, the determination is “Yes” and the process proceeds to step 1625, where the abnormality flag FI
Set the value of JO to "1".
【0128】次いで、CPU41は異常処理のためのス
テップ1630〜1640を実行する。即ち、CPU4
1は、ステップ1630にて今回の(その時点の)駆動
電流ICNTから所定の正の値βを減じ、これを新たな駆動
電流値ICNTとして設定し、続くステップ1635にて駆
動電流値ICNTが「0」に近い遮断電流値I1より小さいか
否かを判定する。現段階、即ち、ステップ1630にて
初めて正の値βが減じられた段階では、通常は駆動電流
値ICNTは遮断電流値I1より大きいので、CPU41はス
テップ1635にて「No」と判定し、図5のステップ
565以降に進む。これにより、上記正の値βが減ぜら
れた駆動電流値ICNTに応じた電流がモータ22に通電さ
れる。Next, CPU 41 executes steps 1630 to 1640 for abnormality processing. That is, CPU4
1 subtracts a predetermined positive value β from the current (current) drive current ICNT in step 1630 and sets this as a new drive current value ICNT. In the subsequent step 1635, the drive current value ICNT is “ It is determined whether or not the value is smaller than a breaking current value I1 close to “0”. At the present stage, that is, at the stage where the positive value β is first reduced in step 1630, the driving current value ICNT is usually larger than the cutoff current value I1, so the CPU 41 determines “No” in step 1635, The process proceeds to Step 565 of Step 5 and subsequent steps. Thereby, a current corresponding to the drive current value ICNT from which the positive value β has been reduced is supplied to the motor 22.
【0129】その後、CPU41は、所定時間の経過後
にステップ1605を実行する。このとき、異常フラグ
FIJOの値は「1」となっているので、CPU41はステ
ップ1605にて「No」と判定しステップ1630に
直接進む。そして、同ステップ1630にてその時点の
駆動電流ICNTから所定の正の値βを減じ、これを新たな
駆動電流値ICNTとする。次いで、CPU41は上記ステ
ップ1635を実行し、駆動電流値ICNTが遮断電流値I1
よりも大きければステップ565以降に進み、駆動電流
値ICNTが遮断電流値I1よりも小さければステップ164
0にて同駆動電流値ICNTの値を「0」に設定した後にス
テップ565以降に進む。Thereafter, the CPU 41 executes step 1605 after a predetermined time has elapsed. At this time, the abnormal flag
Since the value of FIJO is “1”, the CPU 41 determines “No” in step 1605 and proceeds directly to step 1630. Then, in step 1630, a predetermined positive value β is subtracted from the drive current ICNT at that time, and this is set as a new drive current value ICNT. Next, the CPU 41 executes the above-mentioned step 1635, and the drive current value ICNT is changed to the cutoff current value I1.
If the drive current value ICNT is smaller than the cutoff current value I1, the process proceeds to step 565 and the subsequent steps.
After setting the value of the drive current value ICNT to “0” at 0, the process proceeds to step 565 and thereafter.
【0130】これにより、駆動電流値ICNTは、異常フラ
グFIJOの値が「0」から「1」に変化したとき(即ち、
AD値AD1,AD2に異常が認められたとき)の値から所定時
間の経過毎に正の値βずつ減少され、遮断電流値I1より
も小さくなった以降は「0」とされる。Thus, the drive current value ICNT is changed when the value of the abnormality flag FIJO changes from “0” to “1” (ie,
The value is reduced by a positive value β every time a predetermined time elapses from the value of AD values AD1 and AD2 when abnormality is recognized), and becomes “0” after the value becomes smaller than the cutoff current value I1.
【0131】以上説明したように、第5実施形態によれ
ば、AD値AD1,AD2を用いて同AD値AD1,AD2が異常である
か否かを判定し、異常が認められたときは駆動電流値IC
NTを「0」に向けて徐々に低下させ、アシスト力を緩や
かに低下させる。このため、AD値AD1,AD2が異常となっ
た場合であっても、アシスト力の急変を回避することが
できる。As described above, according to the fifth embodiment, it is determined whether or not the AD values AD1 and AD2 are abnormal by using the AD values AD1 and AD2. Current value IC
NT is gradually reduced toward “0”, and the assist force is gradually reduced. Therefore, even if the AD values AD1 and AD2 become abnormal, it is possible to avoid a sudden change in the assist force.
【0132】なお、上記のステップ1605〜1620
はAD値AD1,AD2の両デジタル量を用いて上述した第1変
換手段及び第2変換手段の異常状態を検出する異常状態
検出手段を構成し、またステップ1630〜1640
は、異常状態が検出されたときに異常処理を行う異常処
理手段を構成している。Note that the above steps 1605 to 1620
Constitutes an abnormal state detecting means for detecting an abnormal state of the first converting means and the second converting means by using both digital values of the AD values AD1 and AD2, and in steps 1630 to 1640.
Constitutes abnormality processing means for performing abnormality processing when an abnormal state is detected.
【0133】また、上記第5実施形態は、第4実施形態
にも適用可能である。この場合においては、図16のス
テップ1610とステップ1615との間に、AD値AD2
を上記関数fによりAD値AD1と同じスケールを有する値
に変換するステップを設ける。また、CPU41がステ
ップ1635にて「No」と判定した後、又はステップ
1640を実行した後には図13のステップ565へ、
ステップ1620にて「No」と判定した場合には図1
3のステップ1305に進むように構成しておく。The fifth embodiment is also applicable to the fourth embodiment. In this case, between step 1610 and step 1615 in FIG.
Is converted to a value having the same scale as the AD value AD1 by the function f. Further, after the CPU 41 determines “No” in the step 1635 or executes the step 1640, the process proceeds to the step 565 in FIG.
If "No" is determined in step 1620,
It is configured to proceed to step 1305 of No. 3.
【0134】以上、説明したように、本発明の各実施形
態によれば、精度の高いモータ電流のAD値を限られたbi
t数のADCにより得て、必要に応じ同AD値をモータ電
流の制御に使用することができる。この結果、操舵フィ
ーリングの悪化を防止することが可能となる。As described above, according to each of the embodiments of the present invention, the AD value of the motor current with high accuracy is limited to a limited bi value.
Obtained by t number of ADCs, the same AD value can be used for motor current control as needed. As a result, it is possible to prevent the steering feeling from deteriorating.
【0135】なお、本発明は上記実施形態に限定される
ことはなく、本発明の範囲内において種々の変形例を採
用することができる。例えば、上記各実施形態において
は、ADCは1個であったが、図17に示したように、
ADCを複数採用し(ADC43a,43b参照)、上
記ADC43が有している入力チャンネルCH1,CH2をA
DC43a,43bにそれぞれ持たせ、上記電流検出回
路60,80,90,100の二つの出力端子をADC
43a,43bのそれぞれに接続するように構成しても
よい。また、上記各実施形態においては、PI制御によ
りモータ電流の制御を行っていたが、PID制御、P制
御等により同モータ電流の制御を行うこともできる。ま
た、モータ電流IMの符号については、電動モータ20の
両端電圧をそれぞれ検出し、検出した両端電圧からモー
タ電流IMの方向を決定してもよい。更に、上記各実施形
態においては、第1,第2変換手段の二つの変換手段の
みを採用していたが、必要に応じて第1,第2変換手段
により得られるデジタル量のLSBとは異なるLSBを
有するモータ電流のAD値を得る第3変換手段、またはそ
れ以上の数の変換手段を採用することもできる。Note that the present invention is not limited to the above embodiment, and various modifications can be adopted within the scope of the present invention. For example, in each of the above embodiments, there is one ADC, but as shown in FIG.
A plurality of ADCs are employed (see ADCs 43a and 43b), and the input channels CH1 and CH2 of the ADC 43 are set to A.
DC 43a, 43b, respectively, and two output terminals of the current detection circuits 60, 80, 90, 100 are ADC
It may be configured to connect to each of 43a and 43b. In the above embodiments, the motor current is controlled by the PI control. However, the motor current can be controlled by the PID control, the P control, or the like. As for the sign of the motor current IM, the voltage across the electric motor 20 may be detected, and the direction of the motor current IM may be determined from the detected voltage across the motor. Furthermore, in each of the above embodiments, only the two conversion means, the first and second conversion means, are employed, but the LSB of the digital amount obtained by the first and second conversion means may be different if necessary. Third conversion means for obtaining the AD value of the motor current having the LSB, or more conversion means may be employed.
【図1】 本発明の第1実施形態に係る電動パワーステ
アリングの制御装置を車両に適用した概略システム図で
ある。FIG. 1 is a schematic system diagram in which a control device for an electric power steering according to a first embodiment of the present invention is applied to a vehicle.
【図2】 図1に示した電動パワーステアリングの制御
装置の電気回路図である。FIG. 2 is an electric circuit diagram of the electric power steering control device shown in FIG.
【図3】 図2に示した電流検出回路の概略図である。FIG. 3 is a schematic diagram of the current detection circuit shown in FIG.
【図4】 スイッチング素子、モータ電流、及びシャン
ト電圧の各波形を示したタイムチャートである。FIG. 4 is a time chart showing waveforms of a switching element, a motor current, and a shunt voltage.
【図5】 図2に示したCPUが実行するプログラムを
示すフローチャートである。FIG. 5 is a flowchart showing a program executed by a CPU shown in FIG. 2;
【図6】 図2に示したCPUが実行するプログラムを
示すフローチャートである。FIG. 6 is a flowchart showing a program executed by a CPU shown in FIG. 2;
【図7】 モータ電流とAD値との関係を示した図であ
る。FIG. 7 is a diagram showing a relationship between a motor current and an AD value.
【図8】 本発明の第2実施形態に係る電流検出回路の
概略図である。FIG. 8 is a schematic diagram of a current detection circuit according to a second embodiment of the present invention.
【図9】 本発明の第3実施形態に係る電流検出回路の
概略図である。FIG. 9 is a schematic diagram of a current detection circuit according to a third embodiment of the present invention.
【図10】 本発明の第4実施形態に係る電動パワース
テアリングの制御装置を車両に適用した概略システム図
である。FIG. 10 is a schematic system diagram in which a control device for an electric power steering according to a fourth embodiment of the present invention is applied to a vehicle.
【図11】 図10に示した電動パワーステアリングの
制御装置の電気回路図である。11 is an electric circuit diagram of the electric power steering control device shown in FIG.
【図12】 図11に示した電流検出回路の概略図であ
る。12 is a schematic diagram of the current detection circuit shown in FIG.
【図13】 図11に示したCPUが実行するプログラ
ムを示すフローチャートである。FIG. 13 is a flowchart showing a program executed by the CPU shown in FIG. 11;
【図14】 図11に示したCPUが実行するプログラ
ムを示すフローチャートである。FIG. 14 is a flowchart showing a program executed by the CPU shown in FIG. 11;
【図15】 モータ電流とAD値との関係を示した図で
ある。FIG. 15 is a diagram showing a relationship between a motor current and an AD value.
【図16】 本発明の第5実施形態に係るCPUが実行
するプログラムを示すフローチャートである。FIG. 16 is a flowchart illustrating a program executed by a CPU according to a fifth embodiment of the present invention.
【図17】 本発明の各実施形態の変形例に係る電流検
出回路とアナログ−デジタルコンバータとの接続関係を
示す概略図である。FIG. 17 is a schematic diagram showing a connection relationship between a current detection circuit and an analog-digital converter according to a modification of each embodiment of the present invention.
10…電気制御装置、20…直流電動モータ、21…ハ
ンドル、22…減速機構、23…操舵軸、24…ラック
バー、31…操舵トルクセンサ、32…車速センサ、4
0…マイクロコンピュータ、41…CPU、42…入力
インターフェース、43…アナログ−デジタルコンバー
タ(ADC)、44…出力インターフェース、45…メ
モリ、50…モータ駆動回路、51〜54…スイッチン
グ素子、55…抵抗、56…抵抗(シャント抵抗)、6
0…電流検出回路、61…第1ピークホールド回路、6
2…第2ピークホールド回路。DESCRIPTION OF SYMBOLS 10 ... Electric control apparatus, 20 ... DC electric motor, 21 ... Handle, 22 ... Deceleration mechanism, 23 ... Steering axis, 24 ... Rack bar, 31 ... Steering torque sensor, 32 ... Vehicle speed sensor, 4
0 ... microcomputer, 41 ... CPU, 42 ... input interface, 43 ... analog-digital converter (ADC), 44 ... output interface, 45 ... memory, 50 ... motor drive circuit, 51-54 ... switching element, 55 ... resistance, 56 ... resistance (shunt resistance), 6
0: current detection circuit, 61: first peak hold circuit, 6
2. Second peak hold circuit.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) B62D 119:00 B62D 119:00 127:00 127:00 (72)発明者 土田 克実 愛知県豊田市トヨタ町1番地 トヨタ自動 車株式会社内 Fターム(参考) 3D032 CC08 DA15 DA23 DA49 DA64 DD17 EA01 EC23 GG01 3D033 CA03 CA13 CA16 CA20 CA21 CA31 5H571 AA03 BB09 CC02 EE02 EE03 GG04 GG07 GG08 HA09 HC01 HD01 JJ03 JJ14 JJ16 JJ17 LL22 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) B62D 119: 00 B62D 119: 00 127: 00 127: 00 (72) Inventor Katsumi Tsuchida Toyota-cho Toyota-cho, Aichi Prefecture No. 1 Toyota Motor Corporation F-term (reference) 3D032 CC08 DA15 DA23 DA49 DA64 DD17 EA01 EC23 GG01 3D033 CA03 CA13 CA16 CA20 CA21 CA31 5H571 AA03 BB09 CC02 EE02 EE03 GG04 GG07 GG08 HA09 HC01 HD01 JJ03 JJ17 JJ16 JJ16 JJ16 JJ16
Claims (7)
れるモータ電流の大きさをデジタル量に変換するアナロ
グ−デジタル変換手段と、 前記変換されたモータ電流のデジタル量に応じて前記モ
ータ電流を制御する電流制御手段とを備えた電動パワー
ステアリングの制御装置において、 前記アナログ−デジタル変換手段は、 前記モータ電流の大きさをLSBが第1の電流の大きさ
のデジタル量に変換する第1変換手段と、 前記モータ電流の大きさをLSBが前記第1の電流の大
きさよりも小さい第2の電流の大きさのデジタル量に変
換する第2変換手段とを備えたことを特徴とする電動パ
ワーステアリングの制御装置。An analog-to-digital converter for converting a magnitude of a motor current flowing through an electric motor for generating a steering assist force into a digital amount; and controlling the motor current in accordance with the digital amount of the converted motor current. An analog-to-digital conversion means, wherein the analog-to-digital conversion means converts the magnitude of the motor current into a digital amount of a magnitude of a first current by an LSB. And an electric power steering device comprising: a second converting means for converting the magnitude of the motor current into a digital amount having a magnitude of a second current whose LSB is smaller than the magnitude of the first current. Control device.
の制御装置において、 前記第1変換手段は、前記モータ電流に応じたアナログ
電圧を第1の電圧に変換する第1電圧変換手段と同第1
電圧変換手段に接続されたアナログ−デジタルコンバー
タとから構成され、 前記第2変換手段は、前記モータ電流に応じたアナログ
電圧を前記第1の電圧よりも大きな第2の電圧に変換す
る第2電圧変換手段と同第2電圧変換手段に接続された
アナログ−デジタルコンバータとから構成されたことを
特徴とする電動パワーステアリングの制御装置。2. The electric power steering control device according to claim 1, wherein the first converting means is configured to convert an analog voltage corresponding to the motor current into a first voltage. 1
An analog-to-digital converter connected to voltage conversion means, wherein the second conversion means converts an analog voltage corresponding to the motor current to a second voltage larger than the first voltage. A controller for an electric power steering, comprising: a converter and an analog-digital converter connected to the second voltage converter.
の制御装置において、 前記第1電圧変換手段は、前記モータ電流に応じたアナ
ログ電圧を第1の増幅率で増幅する第1増幅回路を含
み、 前記第2電圧変換手段は、前記モータ電流に応じたアナ
ログ電圧を前記第1の増幅率よりも大きい第2の増幅率
で増幅する第2増幅回路を含んでなることを特徴とする
電動パワーステアリングの制御装置。3. The electric power steering control device according to claim 2, wherein said first voltage conversion means includes a first amplifier circuit for amplifying an analog voltage corresponding to said motor current at a first amplification factor. Wherein the second voltage converting means includes a second amplifier circuit for amplifying an analog voltage corresponding to the motor current at a second amplification factor larger than the first amplification factor. Steering control device.
の制御装置において、 前記第1電圧変換手段、及び前記第2電圧変換手段は、
前記モータ電流に応じたアナログの電圧を分割する抵抗
分割回路を含んで構成されたことを特徴とする電動パワ
ーステアリングの制御装置。4. The control device for an electric power steering according to claim 2, wherein the first voltage conversion means and the second voltage conversion means include:
A control device for an electric power steering, comprising a resistance dividing circuit for dividing an analog voltage corresponding to the motor current.
の電動パワーステアリングの制御装置において、 前記第1変換手段のアナログ−デジタルコンバータの扱
うデジタル値のビット数と前記第2変換手段のアナログ
−デジタルコンバータの扱うデジタル値のビット数とは
同一ビット数である電動パワーステアリングの制御装
置。5. The electric power steering control device according to claim 2, wherein the number of bits of a digital value handled by an analog-to-digital converter of the first conversion means and the second conversion. The electric power steering control device, wherein the number of bits of the digital value handled by the analog-to-digital converter is the same.
の制御装置において、 前記電動パワーステアリングの操舵状態を検出する操舵
状態検出手段と、 前記検出された操舵状態に基づいて、前記モータ電流の
制御に用いるデジタル量を前記第1変換手段及び前記第
2変換手段により変換されたデジタル量の何れかとする
デジタル量選択手段とを備えたことを特徴とする電動パ
ワーステアリングの制御装置。6. The electric power steering control device according to claim 1, wherein: a steering state detecting means for detecting a steering state of the electric power steering; and controlling the motor current based on the detected steering state. And a digital quantity selecting means for setting the digital quantity used in the first and second conversion means to be one of the digital quantities converted by the first and second conversion means.
の電動パワーステアリングの制御装置において、 前記第1変換手段及び前記第2変換手段により変換され
た両デジタル量を用いて同第1変換手段及び同第2変換
手段の異常状態を検出する異常状態検出手段を備えたこ
とを特徴とする電動パワーステアリングの制御装置。7. The electric power steering control device according to claim 1, wherein the control unit uses the two digital quantities converted by the first conversion unit and the second conversion unit. A control device for an electric power steering, comprising an abnormal state detecting means for detecting an abnormal state of the first converting means and the second converting means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000221127A JP3508702B2 (en) | 2000-05-25 | 2000-07-21 | Control device for electric power steering |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-155501 | 2000-05-25 | ||
JP2000155501 | 2000-05-25 | ||
JP2000221127A JP3508702B2 (en) | 2000-05-25 | 2000-07-21 | Control device for electric power steering |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002046630A true JP2002046630A (en) | 2002-02-12 |
JP3508702B2 JP3508702B2 (en) | 2004-03-22 |
Family
ID=26592639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000221127A Expired - Fee Related JP3508702B2 (en) | 2000-05-25 | 2000-07-21 | Control device for electric power steering |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3508702B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004210233A (en) * | 2003-01-08 | 2004-07-29 | Koyo Seiko Co Ltd | Electric power steering device |
JP2006266738A (en) * | 2005-03-22 | 2006-10-05 | Denso Corp | Sensitivity switching type sensor circuit and electronic circuit using the sensitivity switching type sensor circuit |
JP2009012667A (en) * | 2007-07-06 | 2009-01-22 | Jtekt Corp | Steering control device |
DE102008036491A1 (en) | 2007-08-09 | 2009-02-12 | Kayaba Industry Co., Ltd. | Electric power steering |
JP2012218658A (en) * | 2011-04-13 | 2012-11-12 | Toyota Motor Corp | Electric power steering device |
JP2014183609A (en) * | 2013-03-18 | 2014-09-29 | Mitsutoyo Corp | Control apparatus, control method, and control program |
EP1772954A3 (en) * | 2005-10-04 | 2017-11-22 | Delphi Technologies, Inc. | Position detection and external driver multiplexing system for DC motors |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4622643B2 (en) * | 2005-04-13 | 2011-02-02 | 日本精工株式会社 | Control device for electric power steering device |
-
2000
- 2000-07-21 JP JP2000221127A patent/JP3508702B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004210233A (en) * | 2003-01-08 | 2004-07-29 | Koyo Seiko Co Ltd | Electric power steering device |
US7366599B2 (en) | 2003-01-08 | 2008-04-29 | Jtekt Corporation | Electric power steering apparatus |
JP2006266738A (en) * | 2005-03-22 | 2006-10-05 | Denso Corp | Sensitivity switching type sensor circuit and electronic circuit using the sensitivity switching type sensor circuit |
EP1772954A3 (en) * | 2005-10-04 | 2017-11-22 | Delphi Technologies, Inc. | Position detection and external driver multiplexing system for DC motors |
JP2009012667A (en) * | 2007-07-06 | 2009-01-22 | Jtekt Corp | Steering control device |
DE102008036491A1 (en) | 2007-08-09 | 2009-02-12 | Kayaba Industry Co., Ltd. | Electric power steering |
US7942232B2 (en) | 2007-08-09 | 2011-05-17 | Kayaba Industry Co., Ltd. | Electric power steering apparatus |
JP2012218658A (en) * | 2011-04-13 | 2012-11-12 | Toyota Motor Corp | Electric power steering device |
JP2014183609A (en) * | 2013-03-18 | 2014-09-29 | Mitsutoyo Corp | Control apparatus, control method, and control program |
US9548689B2 (en) | 2013-03-18 | 2017-01-17 | Mitutoyo Corporation | Control apparatus, control method, and computer readable medium |
Also Published As
Publication number | Publication date |
---|---|
JP3508702B2 (en) | 2004-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7207412B2 (en) | Motor-driven power steering system | |
JP3493806B2 (en) | Control device for electric power steering device | |
JP3508702B2 (en) | Control device for electric power steering | |
EP2309231A2 (en) | Rotational angle detection device and electric power steering system | |
JP2001122143A (en) | Electric power steering device for vehicle | |
EP2301822A2 (en) | Electric power steering system | |
JP2914480B2 (en) | Electric power steering device | |
JP2006001375A (en) | Electric power steering control device, and method for regulating drive current offset in the same | |
JP4858006B2 (en) | Electric power steering control device | |
JPH1059203A (en) | Control unit of motor-driven power steering device | |
US20130013153A1 (en) | Analog/digital conversion circuit, semiconductor device, and electric power steering controlling unit | |
JP2005088861A (en) | Power steering device | |
JP7000274B2 (en) | Strain detectors and components for man-powered vehicles | |
JP2006158119A (en) | Power steering control device, method and program | |
JP5375184B2 (en) | Torque detection device and electric power steering device | |
JP2021010222A (en) | Current direction determination apparatus | |
JP2004066999A (en) | Electric power steering device | |
JP2007189538A (en) | A/d conversion processing circuit | |
JP2001122144A (en) | Electric power steering device for vehicle | |
JP2817475B2 (en) | Electric power steering system for vehicles | |
JP2011107062A (en) | Rotation angle detecting device | |
EP1712447B1 (en) | Control apparatus of electric power steering apparatus | |
JP2006290146A (en) | Control device of electric power steering device | |
JPH08108856A (en) | Motor-driven power steering device | |
JP3019245B2 (en) | Electric power steering device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |