JP2002043711A - 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法 - Google Patents

回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法

Info

Publication number
JP2002043711A
JP2002043711A JP2000230573A JP2000230573A JP2002043711A JP 2002043711 A JP2002043711 A JP 2002043711A JP 2000230573 A JP2000230573 A JP 2000230573A JP 2000230573 A JP2000230573 A JP 2000230573A JP 2002043711 A JP2002043711 A JP 2002043711A
Authority
JP
Japan
Prior art keywords
circuit board
solder
soldering
electronic component
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000230573A
Other languages
English (en)
Inventor
Shunichi Haga
俊一 羽賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000230573A priority Critical patent/JP2002043711A/ja
Publication of JP2002043711A publication Critical patent/JP2002043711A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 電子部品の電極構造や形状を変更することな
く、電子部品の電極はんだと回路基板のはんだ付けラン
ドにより構成されるはんだ接合部のはんだ未溶融不良
を、感度高く、比較的容易に非破壊な方法で検査するこ
とを可能とした回路基板、電子機器及び回路基板と電子
部品のはんだ付け接合の検査方法を提供する。 【解決手段】 BGA7の複数のはんだ電極のうち少な
くとも1つのはんだ電極8に対応した位置に、電気的に
独立した少なくとも2つ以上のはんだ付けランド20
1、202を設け、各々のはんだ付けランド201、2
02と探針用ランド501、502とを配線401、4
02で接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品を搭載す
る回路基板、該回路基板が組み込まれる電子機器及び回
路基板と電子部品のはんだ付け接合の検査方法に関し、
特に、はんだの接合不良を非破壊で検査する場合に好適
な回路基板、電子機器及び回路基板と電子部品のはんだ
付け接合の検査方法に関する。
【0002】
【従来の技術】電子機器の小型、軽量、多機能化の流れ
の中で、電子部品と回路基板のはんだ付けに関して、回
路基板に搭載される電子部品としては、狭ピッチ多ピン
化に対応すべく、BGA(Ball Grid Array:表面実装
型パッケージの一種)、CSP(Chip Scale Package)
等のボール状の電極を有する電子部品が多く利用される
ようになってきている。これらの電子部品のはんだ接合
部は微細であり、回路基板にスクリーン印刷等の方法に
より塗布されたはんだペーストとを一括にリフロー加熱
することにより、電子部品の電極とはんだペーストが合
金化され、はんだ接合部が形成されるのが一般的であ
る。
【0003】図7、図8は従来から一般的に用いられて
いる多数のボール状はんだ電極を有するBGAと回路基
板とのはんだ接合部を表す図で、図7はBGAと回路基
板のはんだ接合前を表す断面図であり、図8はBGAと
回路基板のはんだ接合後を表す断面図である。また、図
9はBGAと回路基板のはんだ接合部がはんだ未溶融に
よる接合不良である場合を表す断面図である。
【0004】上記図7〜図9において、1は回路基板、
2は回路基板1上のはんだ付けランド、3は回路基板1
上のはんだ付けランド2に供給されたはんだペースト、
4は回路基板1上より引き出された配線、5は探針用の
ランド、6は探針、7は回路基板1に搭載されるBG
A、8はBGA7のはんだ電極、9はBGA7のはんだ
電極8と溶融したはんだペースト3との接合界面、10
はBGA7のレジスト、11は回路基板1上のレジスト
である。
【0005】BGA7のボール形状のはんだ電極8に対
して、回路基板1上のはんだ付けランド2の形状は、円
形の形状をしているのが一般的である。
【0006】BGAと回路基板のはんだ接合部の不良の
検査方法としては、目視または顕微鏡によるはんだ接合
部形状の外観を検査する方法と、例えば特開平10−3
11807号公報に示されるようなX線による透過画像
を観察する非破壊検査方法と、はんだ接合周辺を樹脂で
封止し研磨して断面を観察する破壊検査方法がある。
【0007】上記の特開平10−311807号公報に
記載の非破壊検査方法は、予め基準となる正常接合状態
のボール接合材のろう接部のX線照射によるX線透過画
像の等濃度断面形状を求める一方、被検査体にX線を照
射して接合後のボール接合材のろう接部のX線透過画像
の等濃度断面形状を抽出し、この抽出された被検査体の
等濃度断面形状を前記基準となる等濃度断面形状と比較
し、その等濃度断面形状の変化の差異よりボール接合材
のろう接接合状態の良否を判別するものである。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た従来のBGAのはんだ電極に対応した回路基板上のは
んだ付けランドでは、BGAと回路基板と対向した位置
に電極があるため、BGAの電極と回路基板とにより構
成されるBGA内側のはんだ接合部は、QFP(Quad F
lat Package:表面実装型パッケージの一種である四角
形平面パッケージ)、SOP(Small Outline Packag
e:表面実装型パッケージの一種)などの電極構造を有
する電子部品のはんだ接合部と異なり、電極間のはんだ
接合状態(形状)を目視或いは顕微鏡等による外観検査
により確認できない。このため、上記図9に示すよう
な、はんだの未溶融によるはんだ接合部の未はんだ不良
を外観検査で検出することができないという問題があっ
た。
【0009】また、これらはんだ接合部の不良を検査す
るためには、上記特開平10−311807号公報に示
されるようなX線透過装置による検査方法もあるが、接
合部の形状、ボイド等は比較的観察しやすいが、接合部
のはんだが十分濡れていないような適正な合金が形成さ
れていないような場合、検出が困難であり、またX線透
過装置がかなり高価なため、従来の検査方法に比べてコ
ストアップとなるという欠点があった。
【0010】本発明は、上述した点に鑑みなされたもの
であり、電子部品の電極構造や形状を変更することな
く、電子部品の電極はんだと回路基板のはんだ付けラン
ドにより構成されるはんだ接合部のはんだ未溶融不良
を、感度高く、比較的容易に非破壊な方法で検査するこ
とを可能とした回路基板、電子機器及び回路基板と電子
部品のはんだ付け接合の検査方法を提供することを目的
とする。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明は、複数の電極を有する電子部
品が搭載可能な回路基板であって、前記電子部品の前記
複数の電極のうち少なくとも1つの電極に対応した位置
に、電気的に独立した少なくとも2つ以上のはんだ付け
ランドを設け、前記各々のはんだ付けランドと探針用ラ
ンドとを配線で接続してなることを特徴とする。
【0012】上記目的を達成するため、請求項2記載の
発明は、前記電子部品の前記複数の電極のうち少なくと
も1つの電極に対応した位置に設けられた前記はんだ付
けランドの形状が、円をスリット状の隙間により2分割
された形状であることを特徴とする。
【0013】上記目的を達成するため、請求項3記載の
発明は、前記電子部品の前記複数の電極のうち少なくと
も1つの電極に対応した位置に設けられた前記はんだ付
けランドの形状が、円をスリット状の隙間により3分割
された形状であることを特徴とする。
【0014】上記目的を達成するため、請求項4記載の
発明は、前記電子部品の前記複数の電極のうち少なくと
も1つの電極に対応した位置に設けられた前記はんだ付
けランドの形状が、円をスリット状の隙間により4分割
された形状であることを特徴とする。
【0015】上記目的を達成するため、請求項5記載の
発明は、前記分割された隣接するはんだ付けランドの間
隔が、0.01mmから0.35mmの範囲に設定され
ることを特徴とする。
【0016】上記目的を達成するため、請求項6記載の
発明は、複数の電極を有する電子部品が搭載可能な回路
基板が装着される電子機器であって、前記回路基板にお
ける前記電子部品の前記複数の電極のうち少なくとも1
つの電極に対応した位置に、電気的に独立した少なくと
も2つ以上のはんだ付けランドを設け、前記各々のはん
だ付けランドと探針用ランドとを配線で接続してなるこ
とを特徴とする。
【0017】上記目的を達成するため、請求項7記載の
発明は、前記回路基板における前記電子部品の前記複数
の電極のうち少なくとも1つの電極に対応した位置に設
けられた前記はんだ付けランドの形状が、円をスリット
状の隙間により2分割された形状であることを特徴とす
る。
【0018】上記目的を達成するため、請求項8記載の
発明は、前記回路基板における前記電子部品の前記複数
の電極のうち少なくとも1つの電極に対応した位置に設
けられた前記はんだ付けランドの形状が、円をスリット
状の隙間により3分割された形状であることを特徴とす
る。
【0019】上記目的を達成するため、請求項9記載の
発明は、前記回路基板における前記電子部品の前記複数
の電極のうち少なくとも1つの電極に対応した位置に設
けられた前記はんだ付けランドの形状が、円をスリット
状の隙間により4分割された形状であることを特徴とす
る。
【0020】上記目的を達成するため、請求項10記載
の発明は、前記回路基板における前記分割された隣接す
るはんだ付けランドの間隔が、0.01mmから0.3
5mmの範囲に設定されることを特徴とする。
【0021】上記目的を達成するため、請求項11記載
の発明は、複数の電極を有する電子部品が搭載可能な回
路基板と電子部品のはんだ付け接合の検査方法であっ
て、前記回路基板における前記電子部品の前記複数の電
極のうち少なくとも1つの電極に対応した位置に設けら
れ、且つ電気的に独立した少なくとも2つ以上のはんだ
付けランドから、探針用ランドまでの配線を介して、前
記電子部品の前記少なくとも1つ以上の電極と、前記回
路基板の前記少なくとも2つ以上のはんだ付けランドと
の接合部の良否を検査することを特徴とする。
【0022】上記目的を達成するため、請求項12記載
の発明は、前記回路基板の前記少なくとも2つ以上のは
んだ付けランドに対応して各々設けられた前記探針用ラ
ンドに接触させた探針間の電気抵抗測定に基づき、前記
接合部の良否を検査することを特徴とする。
【0023】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0024】[第1の実施の形態]図1は本発明の第1
の実施の形態に係る回路基板の構成を示す説明図、図2
は図1の要部を拡大した説明図、図3はBGA形状の電
子部品と回路基板のはんだ接合部の検査方法を示す説明
図である。図1、図2及び図3を参照しながら本発明の
第1の実施の形態を説明する。本発明の第1の実施の形
態に係る回路基板1は、はんだ付けランド(銅箔ラン
ド)2、201、202、はんだペースト3、301、
302、配線4、401、402、探針用ランド5、5
01、502を備えている。
【0025】上記構成を詳述すると、図1、図2及び図
3において、回路基板1上には、はんだ付けランド2、
201、202が形成されると共に、はんだ付けランド
2、201、202には、はんだペースト3、301、
302が供給される。上記はんだ付けランド201、2
02は、電気的に独立している。配線4、401、40
2は、回路基板1上より引き出された状態で設けられて
いる。探針6、601、602は、探針用ランド5、5
01、502に接触させられるものであり、電気抵抗の
測定に用いる。BGA7は、はんだ電極8を介して回路
基板1に搭載される電子部品である。図中9、901、
902はBGA7の電極と溶融したはんだペースト3の
接合界面、10はBGA7のレジスト、11は回路基板
1上のレジストである。
【0026】上記構成において、図3に示すように、回
路基板1上のはんだ付けランド201、202に、はん
だペースト301、302を供給する。次に、BGA7
のボール状のはんだ電極8が、対向する回路基板1上の
はんだ付けランド201、202の位置になるよう、B
GA7を回路基板1上に搭載する。この状態のBGA7
が搭載された回路基板1をリフロー加熱することによ
り、BGA7のボール状のはんだ電極8と、はんだ付け
ランド201、202上に供給されたはんだペースト3
01、302が溶融し、回路基板1上のはんだ付けラン
ド201とBGA7のはんだ電極8のはんだ接合部が形
成される一方、はんだ付けランド202とBGA7のは
んだ電極8のはんだ接合部が形成される。
【0027】これらのはんだ接合部は、回路基板1上の
はんだ付けランド201、202から引き出された配線
401、402を介して回路基板1上に設けてある、探
針用ランド501、502に接触させた探針601と探
針602間での電気抵抗測定を行うことで、配線40
1、402の抵抗、及びBGA7のはんだ電極8とはん
だ付けランド201上のはんだペースト301の接合界
面901でのはんだ接合抵抗と、BGA7のはんだ電極
8の内部抵抗、はんだペースト302とはんだ接合界面
902でのはんだ接合抵抗、を含んだ抵抗の測定が可能
となる。
【0028】リフロー加熱工程でのリフロー温度がはん
だの融点に対して十分高くない(融点+5〜10度C以
下)場合、リフロー温度が十分高い場合に比較して数Ω
以上高い抵抗値を示した。その後、これらはんだ接合部
の断面観察により、それぞれの場合の測定抵抗値とはん
だ未溶融不良の対応を確認できた。
【0029】即ち、リフロー温度がはんだの融点に対し
て十分高くない場合、BGA7のはんだ電極8とはんだ
付けランド201上のはんだペースト301とのはんだ
接合界面付近と、BGA7のはんだ電極8とはんだ付け
ランド201上のはんだペースト302とのはんだ接合
界面付近が、十分に溶融していないことが確認され、リ
フロー温度が十分高い場合は、良好なはんだ接合状態で
あることが確認できた。
【0030】従って、はんだの溶融不足によるBGA7
のはんだ電極8と、回路基板1上のはんだ付けランド2
01、202上のはんだペースト301、302との接
合状態を非破壊にて確実に検出できた。
【0031】尚、上記抵抗値の測定方法としては、測定
された抵抗が微小な場合を考慮すると、4端子対測定法
による測定が望ましい。また、分割された隣接するはん
だ付けランド2の間隔は、本第1の実施の形態並びに後
述の第2〜第3の実施の形態において、0.01mmか
ら0.35mmの範囲が適用範囲である。但し、回路基
板1上のはんだ付けランド間の隙間が小さいと、はんだ
供給法にもよるが、はんだ付けランド間のはんだブリッ
ジが発生しやすく、本発明の測定検査ができない可能性
が出てくる。また、隙間が大きいと、はんだ接合形状が
変わったり、はんだ接合強度が低下する。
【0032】以上説明したように、本発明の第1の実施
の形態によれば、回路基板1とBGA7のはんだ接合部
のはんだ未溶融状態を、BGA7のはんだ電極8に対応
した2つ以上の隣接したはんだ付けランド201、20
2より引き出された配線401、402を介し、探針用
ランド501、502に接触させた探針601、602
を通して、抵抗を測定することにより、BGA7のはん
だ電極8と、回路基板1上に設けられたはんだ付けられ
た201、202上のはんだとのはんだ接合のはんだ未
溶融不良を検出できる。
【0033】即ち、電子部品の電極と回路基板上の電極
より構成されるはんだ接合部において、電子部品の1電
極に対応して2個以上の(2分割された)はんだ付けラ
ンドを設け、隣接するランド間の抵抗を測定すること
で、電子部品の電極構造や形状を変更することなく、電
子部品の電極はんだと回路基板のはんだ付けランドによ
り構成されるはんだ接合部のはんだ未溶融不良を、感度
高く、比較的容易に非破壊な方法で検査することができ
る。従って、信頼性の高いはんだ接合部を有する電子回
路装置を提供することができる。
【0034】[第2の実施の形態]図4は本発明の第2
の実施の形態に係る回路基板におけるBGAのはんだ接
合のはんだ付けランドを示す説明図である。第2の実施
の形態は、図4において、上記第1の実施の形態とは、
はんだ付けランド2の形状が異なり、BGAのはんだ電
極に対応したはんだ付けランド2が3分割されている点
が異なる。尚、図中3ははんだペースト、4は配線、5
は探針用ランドを示す。
【0035】上記構成に示すように、はんだ付けランド
2が3分割されているため、隣接するはんだ付けランド
2より引き出された配線4及び探針用ランド5を介し
て、上記第1の実施の形態より小さいはんだ接合状態を
検出できるので、同一寸法のBGA電極で比較した場
合、BGAのはんだ電極とはんだ付けランド2のはんだ
接合部の未溶融状態を感度良く検出できた。
【0036】また、第2の実施の形態では、上記第1の
実施の形態と同様に、隣接するはんだ付けランド間の間
隔は0.1mm程度と狭く、回路基板上のランドの分割
のための領域は、φ0.75mmのBGAのはんだ電極
に対応したはんだ付けランド領域に対して十分小さいた
め、従来の形状のはんだ付けランドでのはんだ接合形状
と大きく変わらない。
【0037】以上説明したように、本発明の第2の実施
の形態によれば、BGAのはんだ電極に対応したはんだ
付けランド2の形状が円形であり、はんだ付けランド2
は少ない面積のスリット状の隙間にて隣接しているた
め、はんだ接合部のフィレット形状を大きく変えること
なく、且つ、はんだ接合部の強度が低下することなく、
BGAのはんだ電極とはんだ付けランド2上のはんだと
のはんだ接合の未はんだ未溶融不良を検出できる。
【0038】また、BGAのはんだ電極に対応した回路
基板上のはんだ付けランド2の分割数を増やすことによ
り(3分割)、より小さいはんだ接合部の未はんだ不良
を検出できるので、はんだ接合の不良の検出感度が高く
なる。
【0039】即ち、電子部品の電極と回路基板上の電極
より構成されるはんだ接合部において、電子部品の1電
極に対応して2個以上の(3分割された)はんだ付けラ
ンドを設け、隣接するランド間の抵抗を測定すること
で、電子部品の電極構造や形状を変更することなく、電
子部品の電極はんだと回路基板のはんだ付けランドによ
り構成されるはんだ接合部のはんだ未溶融不良を、感度
高く、比較的容易に非破壊な方法で検査することができ
る。従って、信頼性の高いはんだ接合部を有する電子回
路装置を提供することができる。
【0040】[第3の実施の形態]図5は本発明の第3
の実施の形態に係る回路基板におけるBGAのはんだ接
合のはんだ付けランドを示す説明図である。第3の実施
の形態は、図5において、上記第1の実施の形態とは、
はんだ付けランド2の形状が異なり、BGAのはんだ電
極に対応したはんだ付けランド2が4分割されている点
が異なる。尚、図中3ははんだペースト、4は配線、5
は探針用ランドを示す。
【0041】上記構成に示すように、はんだ付けランド
2が4分割されているため、隣接するはんだ付けランド
2より引き出された配線4及び探針用ランド5を介し
て、上記第1の実施の形態より小さいはんだ接合状態を
検出できるので、同一寸法のBGA電極で比較した場
合、BGAのはんだ電極とはんだ付けランド2のはんだ
接合部の未溶融状態を感度良く検出できた。
【0042】以上説明したように、本発明の第3の実施
の形態によれば、BGAのはんだ電極に対応したはんだ
付けランド2の形状が円形であり、はんだ付けランド2
は少ない面積のスリット状の隙間にて隣接しているた
め、はんだ接合部のフィレット形状を大きく変えること
なく、且つ、はんだ接合部の強度が低下することなく、
BGAのはんだ電極とはんだ付けランド2上のはんだと
のはんだ接合の未はんだ未溶融不良を検出できる。
【0043】また、BGAのはんだ電極に対応した回路
基板上のはんだ付けランド2の分割数を増やすことによ
り(4分割)、より小さいはんだ接合部の未はんだ不良
を検出できるので、はんだ接合の不良の検出感度が高く
なる。
【0044】即ち、電子部品の電極と回路基板上の電極
より構成されるはんだ接合部において、電子部品の1電
極に対応して2個以上の(4分割された)はんだ付けラ
ンドを設け、隣接するランド間の抵抗を測定すること
で、電子部品の電極構造や形状を変更することなく、電
子部品の電極はんだと回路基板のはんだ付けランドによ
り構成されるはんだ接合部のはんだ未溶融不良を、感度
高く、比較的容易に非破壊な方法で検査することができ
る。従って、信頼性の高いはんだ接合部を有する電子回
路装置を提供することができる。
【0045】[第4の実施の形態]図6は本発明の第4
の実施の形態に係る回路基板におけるBGAのはんだ接
合のはんだ付けランドを示す説明図である。第4の実施
の形態は、図6において、上記第1の実施の形態とは、
はんだ付けランド2の分割領域が異なり、曲線状のスリ
ット領域20によりはんだ付けランド2が2分割された
形状をしている点が異なる。尚、図中3ははんだペース
ト、4は配線、5は探針用ランドを示す。
【0046】上記構成に示すように、はんだ付けランド
2が曲線状のスリット領域20により2分割されている
ために、はんだ付けランド2にはんだをスクリーン印刷
法で供給する際、円形状或いは楕円形状のはんだを供給
でき、印刷方向の違いによる、はんだ供給量のバラツキ
を抑えることができるなど、はんだ付けランド2に対す
るはんだ供給法の自由度が高くなる。
【0047】以上説明したように、本発明の第4の実施
の形態によれば、BGAのはんだ電極に対応したはんだ
付けランド2の形状が円形であり、はんだ付けランド2
は少ない面積のスリット状の隙間にて隣接しているた
め、はんだ接合部のフィレット形状を大きく変えること
なく、且つ、はんだ接合部の強度が低下することなく、
BGAのはんだ電極とはんだ付けランド2上のはんだと
のはんだ接合の未はんだ未溶融不良を検出できる。
【0048】即ち、電子部品の電極と回路基板上の電極
より構成されるはんだ接合部において、電子部品の1電
極に対応して2個以上の(2分割された)はんだ付けラ
ンドを設け、隣接するランド間の抵抗を測定すること
で、電子部品の電極構造や形状を変更することなく、電
子部品の電極はんだと回路基板のはんだ付けランドによ
り構成されるはんだ接合部のはんだ未溶融不良を、感度
高く、比較的容易に非破壊な方法で検査することができ
る。従って、信頼性の高いはんだ接合部を有する電子回
路装置を提供することができる。
【0049】[他の実施の形態]上述した本発明の第1
〜第4の実施の形態においては、回路基板単体の場合を
例に上げたが、本発明は回路基板単体に限定されるもの
ではなく、本発明の回路基板を搭載した電子機器にも適
用可能である。
【0050】また、上述した本発明の第1〜第4の実施
の形態においては、回路基板単体の場合を例に上げた
が、本発明は回路基板単体に限定されるものではなく、
本発明の回路基板を装着した電子機器を複数接続したシ
ステムにも適用可能である。
【0051】
【発明の効果】以上説明したように、請求項1〜5記載
の回路基板によれば、電子部品の電極と回路基板上の電
極より構成されるはんだ接合部において、電子部品の1
電極に対応して2個以上のはんだ付けランドを設け、隣
接するランド間の抵抗を測定することで、電子部品の電
極構造や形状を変更することなく、電子部品の電極はん
だと回路基板のはんだ付けランドにより構成されるはん
だ接合部のはんだ未溶融不良を、感度高く、比較的容易
に非破壊な方法で検査することができる。従って、信頼
性の高いはんだ接合部を有する電子回路装置を提供する
ことができる。
【0052】また、請求項6〜10記載の電子機器によ
れば、電子機器に本発明の回路基板を組み込むことで、
上記と同様に、電子部品の電極はんだと回路基板のはん
だ付けランドにより構成されるはんだ接合部のはんだ未
溶融不良を、感度高く、比較的容易に非破壊な方法で検
査することができ、信頼性の高いはんだ接合部を有する
電子回路装置を提供することができる。
【0053】また、請求項11〜12記載の回路基板と
電子部品のはんだ付け接合の検査方法によれば、上記と
同様に、電子部品の電極はんだと回路基板のはんだ付け
ランドにより構成されるはんだ接合部のはんだ未溶融不
良を、感度高く、比較的容易に非破壊な方法で検査する
ことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る回路基板の構
成を示す説明図である。
【図2】本発明の第1の実施の形態に係る回路基板の要
部を拡大した説明図である。
【図3】本発明の第1の実施の形態に係るはんだ接合部
の検査方法を示す断面図である。
【図4】本発明の第2の実施の形態に係る回路基板の要
部を示す概略図である。
【図5】本発明の第3の実施の形態に係る回路基板の要
部を示す概略図である。
【図6】本発明の第4の実施の形態に係る回路基板の要
部を示す概略図である。
【図7】従来例に係るBGAと回路基板のはんだ接合前
の状態を示す断面図である。
【図8】従来例に係るBGAと回路基板のはんだ接合後
の状態を示す断面図である。
【図9】従来例に係るBGAと回路基板のはんだ接合部
のはんだ未溶融による接合不良を示す断面図である。
【符号の説明】
1 回路基板 2、201、202 はんだ付けランド 4、401、402 配線 5、501、502 探針用ランド 6、601、602 探針 7 BGA 8 はんだ電極

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 複数の電極を有する電子部品が搭載可能
    な回路基板であって、 前記電子部品の前記複数の電極のうち少なくとも1つの
    電極に対応した位置に、電気的に独立した少なくとも2
    つ以上のはんだ付けランドを設け、前記各々のはんだ付
    けランドと探針用ランドとを配線で接続してなることを
    特徴とする回路基板。
  2. 【請求項2】 前記電子部品の前記複数の電極のうち少
    なくとも1つの電極に対応した位置に設けられた前記は
    んだ付けランドの形状が、円をスリット状の隙間により
    2分割された形状であることを特徴とする請求項1記載
    の回路基板。
  3. 【請求項3】 前記電子部品の前記複数の電極のうち少
    なくとも1つの電極に対応した位置に設けられた前記は
    んだ付けランドの形状が、円をスリット状の隙間により
    3分割された形状であることを特徴とする請求項1記載
    の回路基板。
  4. 【請求項4】 前記電子部品の前記複数の電極のうち少
    なくとも1つの電極に対応した位置に設けられた前記は
    んだ付けランドの形状が、円をスリット状の隙間により
    4分割された形状であることを特徴とする請求項1記載
    の回路基板。
  5. 【請求項5】 前記分割された隣接するはんだ付けラン
    ドの間隔が、0.01mmから0.35mmの範囲に設
    定されることを特徴とする請求項2乃至4の何れかに記
    載の回路基板。
  6. 【請求項6】 複数の電極を有する電子部品が搭載可能
    な回路基板が装着される電子機器であって、 前記回路基板における前記電子部品の前記複数の電極の
    うち少なくとも1つの電極に対応した位置に、電気的に
    独立した少なくとも2つ以上のはんだ付けランドを設
    け、前記各々のはんだ付けランドと探針用ランドとを配
    線で接続してなることを特徴とする電子機器。
  7. 【請求項7】 前記回路基板における前記電子部品の前
    記複数の電極のうち少なくとも1つの電極に対応した位
    置に設けられた前記はんだ付けランドの形状が、円をス
    リット状の隙間により2分割された形状であることを特
    徴とする請求項6記載の電子機器。
  8. 【請求項8】 前記回路基板における前記電子部品の前
    記複数の電極のうち少なくとも1つの電極に対応した位
    置に設けられた前記はんだ付けランドの形状が、円をス
    リット状の隙間により3分割された形状であることを特
    徴とする請求項6記載の電子機器。
  9. 【請求項9】 前記回路基板における前記電子部品の前
    記複数の電極のうち少なくとも1つの電極に対応した位
    置に設けられた前記はんだ付けランドの形状が、円をス
    リット状の隙間により4分割された形状であることを特
    徴とする請求項6記載の電子機器。
  10. 【請求項10】 前記回路基板における前記分割された
    隣接するはんだ付けランドの間隔が、0.01mmから
    0.35mmの範囲に設定されることを特徴とする請求
    項7乃至9の何れかに記載の電子機器。
  11. 【請求項11】 複数の電極を有する電子部品が搭載可
    能な回路基板と電子部品のはんだ付け接合の検査方法で
    あって、 前記回路基板における前記電子部品の前記複数の電極の
    うち少なくとも1つの電極に対応した位置に設けられ、
    且つ電気的に独立した少なくとも2つ以上のはんだ付け
    ランドから、探針用ランドまでの配線を介して、前記電
    子部品の前記少なくとも1つ以上の電極と、前記回路基
    板の前記少なくとも2つ以上のはんだ付けランドとの接
    合部の良否を検査することを特徴とする回路基板と電子
    部品のはんだ付け接合の検査方法。
  12. 【請求項12】 前記回路基板の前記少なくとも2つ以
    上のはんだ付けランドに対応して各々設けられた前記探
    針用ランドに接触させた探針間の電気抵抗測定に基づ
    き、前記接合部の良否を検査することを特徴とする請求
    項11記載の回路基板と電子部品のはんだ付け接合の検
    査方法。
JP2000230573A 2000-07-31 2000-07-31 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法 Pending JP2002043711A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000230573A JP2002043711A (ja) 2000-07-31 2000-07-31 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000230573A JP2002043711A (ja) 2000-07-31 2000-07-31 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法

Publications (1)

Publication Number Publication Date
JP2002043711A true JP2002043711A (ja) 2002-02-08

Family

ID=18723515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000230573A Pending JP2002043711A (ja) 2000-07-31 2000-07-31 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法

Country Status (1)

Country Link
JP (1) JP2002043711A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028213A (ja) * 2006-07-24 2008-02-07 Nichicon Corp 回路基板及びその検査方法
JP2009170570A (ja) * 2008-01-15 2009-07-30 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2011142160A (ja) * 2010-01-06 2011-07-21 Yazaki Corp 配線基板、電子部品実装基板、及び、電子部品実装基板の半田付け確認方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028213A (ja) * 2006-07-24 2008-02-07 Nichicon Corp 回路基板及びその検査方法
JP2009170570A (ja) * 2008-01-15 2009-07-30 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2011142160A (ja) * 2010-01-06 2011-07-21 Yazaki Corp 配線基板、電子部品実装基板、及び、電子部品実装基板の半田付け確認方法

Similar Documents

Publication Publication Date Title
JP3310499B2 (ja) 半導体装置
US6940168B2 (en) Enhanced pad design for substrate
JP2002524854A (ja) 電子構成素子を支持基板に結合するための方法ならびにこのような結合を検査するための方法
JP2001068836A (ja) プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JPH07221151A (ja) 部品間の接合部を検査する方法および装置
JP3459765B2 (ja) 実装検査システム
JP2007212372A (ja) プリント配線板の電気検査方法
JP2002043711A (ja) 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JPH11121648A (ja) 電子部品実装体およびこれを構成する基板
JP2006165325A (ja) Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法
JP2003004794A (ja) 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法
JP2006005163A (ja) 半導体装置及びその実装検査方法
JP5258497B2 (ja) プリント配線板のはんだ接合検査用配線構造
JP2007266501A (ja) 半導体装置の実装方法及び実装基板
JP2002289745A (ja) 半導体装置及び配線基板
JP3722325B2 (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JP2007178370A (ja) はんだ接合検査方法および集積回路部品製造方法
JPH10335796A (ja) 回路基板と電子回路装置、及びその製造方法、及びその接合部の検査方法
TWI246751B (en) IC package, inspection method of IC package mounting body, repairing method of IC package mounting body, and inspection pin for IC package mounting body
JPH10335900A (ja) 電子部品の実装検査装置
JP5495303B2 (ja) 半導体モジュール及び半導体モジュールの検査方法
JPH1126931A (ja) 電子部品実装基板およびその接続検査方法
JP3635882B2 (ja) 電子部品実装基板
JP2003273506A (ja) 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070626