JP2002033330A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2002033330A JP2002033330A JP2001135737A JP2001135737A JP2002033330A JP 2002033330 A JP2002033330 A JP 2002033330A JP 2001135737 A JP2001135737 A JP 2001135737A JP 2001135737 A JP2001135737 A JP 2001135737A JP 2002033330 A JP2002033330 A JP 2002033330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- base insulating
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
体膜を作製し、さらにその結晶質半導体膜をTFTのチ
ャネル形成領域に用いることにより、高速動作の可能な
TFTを実現させることを目的とする。 【解決手段】屈折率の異なる複数の下地絶縁膜のうち、
少なくとも一層の下地絶縁膜に段差を設けて膜厚に段階
をつける。基板の裏面側(または、基板の表面側及び裏
面側の両側)からレーザビームを照射することによっ
て、半導体膜に対するレーザビームの実効的な強度分布
を形成し、下地絶縁膜の段差形状および膜厚分布に対応
した温度勾配を前記半導体膜に発生させる。これらを利
用して、ラテラル成長の発生場所と方向を制御し、大粒
径の結晶粒を得ることができる。
Description
(以下、TFTと言う)で構成された回路を有する半導
体装置の作製方法に関する。例えば、液晶表示装置に代
表される電気光学装置、及び電気光学装置を部品として
搭載した電気機器の構成に関する。また、前記装置の作
製方法に関する。なお、本明細書中において半導体装置
とは、半導体特性を利用することで機能し得る装置全般
を指し、上記電気光学装置及び電気機器もその範疇にあ
るとする。
た非晶質半導体膜に対し、レーザアニールを施して、結
晶化させたり、結晶性を向上させる技術が広く研究され
ている。上記非晶質半導体膜には珪素がよく用いられ
る。
成石英ガラス基板と比較し、安価で加工性に富んでお
り、大面積基板を容易に作製できる利点を持っている。
これが上記研究の行われる理由である。また、結晶化に
好んでレーザが使用されるのは、ガラス基板の融点が低
いからである。レーザは基板の温度を余り上昇させず
に、非晶質半導体膜のみ高いエネルギーを与えることが
出来る。
るため、多結晶半導体膜とも呼ばれる。レーザアニール
を施して形成された結晶質半導体膜は、高い移動度を有
するため、この結晶質半導体膜を用いて薄膜トランジス
タ(TFT)を形成し、例えば、1枚のガラス基板上
に、画素部用と駆動回路用のTFTを作製する、モノリ
シック型の液晶電気光学装置等に盛んに利用されてい
る。
パルスレーザビームを、被照射面において、数cm角の
四角いスポットや、長さ10cm以上の線状となるよう
に光学系にて加工し、レーザビームを走査させて(ある
いはレーザビームの照射位置を被照射面に対し相対的に
移動させて)、レーザアニールを行う方法が生産性が高
く工業的に優れているため、好んで使用されている。
走査が必要なスポット状のレーザビームを用いた場合と
は異なり、線状ビームの長尺方向に直角な方向だけの走
査で被照射面全体にレーザ照射を行なうことが出来るた
め、生産性が高い。長尺方向に直角な方向に走査するの
は、それが最も効率の良い走査方向であるからである。
この高い生産性により、現在レーザアニール法にはパル
ス発振エキシマレーザビームを適当な光学系で加工した
線状ビームを使用することが、TFTを用いる液晶表示
装置の製造技術の主流になりつつある。その技術は1枚
のガラス基板上に画素部を形成するTFT(画素TF
T)と、画素部の周辺に設けられる駆動回路のTFTを
形成したモノシリック型の液晶表示装置を可能とした。
晶質半導体膜は複数の結晶粒が集合して形成され、その
結晶粒の位置と大きさはランダムなものであった。ガラ
ス基板上に作製されるTFTは素子分離のために、前記
結晶質半導体を島状のパターニングにより分離して形成
している。その場合において、結晶粒の位置や大きさを
指定して形成する事はできなかった。結晶粒内と比較し
て、結晶粒の界面(結晶粒界)は非晶質構造や結晶欠陥
などに起因する再結合中心や捕獲中心が無数に存在して
いる。この捕獲中心にキャリアがトラップされると、結
晶粒界のポテンシャルが上昇し、キャリアに対して障壁
となるため、キャリアの電流輸送特性を低下することが
知られている。チャネル形成領域の半導体膜の結晶性
は、TFTの電気的特性に重大な影響を及ぼすが、結晶
粒界の影響を排除して単結晶の半導体膜で前記チャネル
形成領域を形成することはほとんど不可能であった。
アニール法において、位置制御され、しかも大粒径の結
晶粒を形成する様々な試みがなされている。ここではま
ず、半導体膜にレーザビームを照射した後の前記半導体
膜の固化過程について説明する。
液体半導体膜中に固相核生成が発生するまでにはある程
度の時間が掛かり、完全溶融領域において無数の均一
(あるいは不均一)核生成が発生し、結晶成長すること
で、前記液体半導体膜の固化過程は終了する。この場合
に得られる結晶粒の位置と大きさはランダムなものとな
る。
導体膜が完全溶融することなく、固相半導体領域が部分
的に残存している場合には、レーザビームの照射後、直
ちに前記固相半導体領域から結晶成長が始まる。既に述
べたように、完全溶融領域において核生成が発生するに
はある程度時間が掛かる。そのため、完全溶融領域にお
いて核生成が発生するまでの間に、前記半導体膜の膜面
に対する平行方向(以下、ラテラル方向と呼ぶ)に結晶
成長の先端である固液界面(固相半導体領域と完全溶融
領域との界面を指し、ここでは結晶核の成長の先端に相
当する。)が移動することで、結晶粒は膜厚の数十倍も
の長さに成長する。このような成長は、完全溶融領域に
おいて無数の均一(あるいは不均一)核生成が発生し、
結晶成長することで終了する。以下、この現象をスーパ
ーラテラル成長と言う。
も、前記スーパーラテラル成長が実現するレーザビーム
のエネルギー領域は存在する。しかし、前記エネルギー
領域は非常に狭く、また、大粒径の結晶粒の得られる位
置については制御できなかった。さらに、大粒径の結晶
粒以外の領域は無数の核生成が発生した微結晶領域、も
しくは非晶質領域であった。
融するレーザビームのエネルギー領域でラテラル方向の
温度勾配を制御する(ラテラル方向への熱流を生じさせ
る)ことが出来れば、結晶粒の成長位置および成長方向
を制御することが出来る。この方法を実現するために様
々な試みがなされている。
-LCD '98.,p153-p156,1998」では、基板と下地の酸化珪
素膜との間に高融点金属膜を形成し、前記高融点金属膜
の上方に非晶質珪素膜を形成し、エキシマレーザのレー
ザビームを基板の表面側(本明細書中では膜が形成され
ている面と定義する)と裏面側(本明細書中では膜が形
成されている面と反対側の面と定義する)の両側から照
射するレーザアニール法についての報告がある。基板の
表面側から照射されるレーザビームは、珪素膜に吸収さ
れて熱に変わる。一方、基板の裏面側から照射されるレ
ーザビームは前記高融点金属膜に吸収されて熱に変わ
り、前記高融点金属膜を高温で加熱する。加熱された前
記高融点金属膜と珪素膜の間の前記酸化珪素膜が、熱の
蓄積層として働くため、溶融している珪素膜の冷却速度
を遅くする事ができる。ここでは、高融点金属膜を任意
の場所に形成することにより、任意の場所に最大で直径
6.4μmの結晶粒を得ることができることが報告され
ている。
は、任意の場所にスーパーラテラル成長を実現させるこ
との出来るSequential Lateral Solidification method
(以下、SLS法と言う。)を示した。SLS法は、1
ショット毎にスリット状のマスクをスーパーラテラル成
長が行なわれる距離程度(約0.75μm)ずらして、
結晶化を行なうものである。
1−351060号に、下地に段差を設けて、結晶粒の
大粒径化を行なう方法について述べている。ここで前記
方法について説明する。
合の第1のサンプルを示す。前記第1のサンプルは合成
石英ガラス基板上に窒化酸化珪素膜(A−type)を
形成し、前記窒化酸化珪素膜(A−type)上に膜厚
55nmの非晶質珪素膜を形成している。下地絶縁膜で
ある窒化酸化珪素膜(A−type)には段差を設け
て、膜厚が薄い部分と厚い部分を持つ。ここで、本明細
書中では窒化酸化珪素膜(A−type)は組成比がS
i=32%、O=59%、N=7%、H=2%である酸
化窒化珪素膜であり、窒化酸化珪素膜(B−type)
は組成比がSi=32%、O=27%、N=24%、H
=17%である酸化窒化珪素膜であるとする。このよう
な第1のサンプルに対し、基板の表面側からレーザビー
ムを照射して、非晶質珪素膜を結晶化する場合の熱伝導
解析シミュレーションを行なった。その結果を図1
(B)に示す。但し、計算を行なう際に用いた条件とし
て、レーザビームの波長を308nm、照射エネルギー
を400mJ/cm2、パルス幅(レーザビームの出力
時間)を30nsとし、真空中でレーザビームを照射す
るものとした。その他、計算の際に用いたパラメータに
ついては表1に示す。
下地絶縁膜が熱容量として働くことで温度勾配が発生す
るからである。図1(A)のB領域は、熱の逃げる場所
として、直下の下地絶縁膜と横方向に存在する下地
絶縁膜の両方があるため、他の場所と比較して早く冷却
する。逆にC領域は、B領域からC領域直下の下地絶縁
膜に逃げてくる熱があるため、温度が下がりにくくなっ
ている。したがって、B領域とC領域、または、B領域
とA領域とでは温度勾配が生じる。温度勾配が生じるこ
とによって、温度の低いB領域から結晶成長が始まり、
温度の高いC領域またはA領域へと固液界面が移動する
ので、大粒径の結晶粒を得ることができる。
TFTで使われている構造、すなわちガラス基板上に下
地絶縁膜を形成し、前記下地絶縁膜上に半導体膜を形成
する構造と同じ構造であるが、特願平11−35106
0号では下地絶縁膜に対して所望の位置にエッチングを
行なって段差を設けている。このようなサンプルに対
し、基板の表面側からレーザビームを照射すると、前記
下地絶縁膜の段差の形状に対応して半導体膜内部に温度
分布が発生し、ラテラル成長の発生場所、方向を制御す
ることができる。
半導体膜を活性層としてトップゲート型のTFTを作製
することは構造的には可能である。しかしながら、半導
体膜と高融点金属膜との間に設けられた酸化珪素膜によ
り寄生容量が発生するので、消費電力が増加し、TFT
の高速動作を実現することは困難となる。一方、高融点
金属膜をゲート電極とすることにより、ボトムゲート型
または逆スタガ型のTFTに対しては有効に適用でき得
ると考えられる。しかし、基板上に酸化珪素膜を形成
し、前記酸化珪素膜上に高融点金属膜を形成し、前記高
融点金属膜上に非晶質珪素膜を形成する構造において、
非晶質珪素膜の膜厚を除いて考えたとしても、高融点金
属膜と酸化珪素膜の膜厚は、結晶化工程において適した
膜厚と、TFT素子としての電気的特性において適した
膜厚とは必ずしも一致しないので、結晶化工程における
最適設計と素子構造の最適設計とを両方同時に満足する
ことができない。
基板の全面に形成すると、透過型の液晶表示装置を作製
することは不可能になってしまう。高融点金属材料とし
て使用されるクロム(Cr)膜やチタン(Ti)膜は内
部応力が高いので、ガラス基板との密着性に問題が生じ
る可能性が高い。さらに、内部応力の影響はこの上層に
形成する半導体膜へも及び、形成された結晶質半導体膜
に歪みを与える力として作用する可能性が高い。
ある閾値電圧(以下、Vthと記す。)を所定の範囲内に
制御するためには、チャネル形成領域の荷電子制御のほ
かに、活性層に密接して絶縁膜で形成する下地膜やゲー
ト絶縁膜の荷電欠陥密度を低減させることや、その内部
応力のバランスを考慮する必要がある。このような要求
に対して、酸化珪素膜や酸化窒化珪素膜などの珪素を構
成元素として含む材料が適していた。したがって、基板
と下地膜との間に高融点金属膜を設けることは、そのバ
ランスを崩してしまうことが懸念される。
的な位置決めの技術にミクロン単位での精密な制御が必
要であり、通常のレーザ照射装置と比較して複雑な装置
になってしまう。さらに、大面積領域を有する液晶ディ
スプレイに適用されるTFTの作製に用いるにはスルー
プットに問題がある。
ための技術であり、結晶粒の位置とその大きさを制御し
た結晶質半導体膜を作製し、さらに前記結晶質半導体膜
をTFTのチャネル形成領域に用いることにより、高速
動作が可能なTFTを実現する。さらにそのようなTF
Tを透過型の液晶表示装置やエレクトロルミネッセンス
材料を用いた表示装置などのさまざまな半導体装置に適
用できる技術を提供することを目的とする。
窒化珪素膜を形成し、前記窒化珪素膜上に窒化酸化珪素
膜(A−type)を形成し、前記窒化酸化珪素膜(A
−type)上に膜厚55nmの非晶質珪素膜を形成す
る第2のサンプルを用いて、シミュレーションを行な
う。前記第2のサンプルに対し、基板の裏面側からレー
ザビームを照射し、非晶質珪素膜に対する前記レーザビ
ームの反射率の計算を行なった結果を図2〜図3に示
す。図2(a)は窒化珪素膜の膜厚を50nmに固定し
た場合の窒化酸化珪素膜(A−type)膜厚依存の計
算結果を示し、図2(b)は窒化酸化珪素膜(A−ty
pe)膜厚を100nmに固定した場合の窒化珪素膜の
膜厚依存の計算結果を示している。計算を行なう際、レ
ーザビームの波長は308nmとし、その他のパラメー
タについては表1に示したものを用いた。
エネルギーであっても窒化酸化珪素膜(A−type)
の膜厚を変化させることによって、非晶質珪素膜に対す
る反射率が周期的に変化していることが分かる。また、
図2(b)より、同じレーザビームの照射エネルギーで
あっても窒化珪素膜の膜厚を変化させることによって、
非晶質珪素膜に対する反射率が周期的に変化しているこ
とが分かる。
ザビームの波長を532nmにして計算した結果を図3
に示す。図3(a)は窒化珪素膜の膜厚を50nmに固
定した場合の窒化酸化珪素膜(A−type)の膜厚依
存の計算結果を示し、図3(b)は窒化酸化珪素膜(A
−type)の膜厚を100nmに固定した場合の窒化
珪素膜の膜厚依存の計算結果を示している。また、計算
を行なう際に用いたパラメータについては表2に示す。
エネルギーであっても窒化酸化珪素膜(A−type)
の膜厚を変化させることによって、非晶質珪素膜に対す
る反射率が周期的に変化していることが分かる。また、
図3(b)より、窒化珪素膜の膜厚を変化させることに
よって、非晶質珪素膜に対する反射率が周期的に変化し
ていることが分かる。
照射する場合、屈折率の異なる複数の下地絶縁膜のう
ち、少なくとも1層の下地絶縁膜の膜厚を変化させるこ
とによって、前記非晶質珪素膜に対する前記レーザビー
ムの実効的な照射強度を変化させることが出来ることが
わかる。さらに、前記非晶質珪素膜に対する反射率の周
期的な変化はレーザビームの波長を変えても現れること
が分かる。但し、反射率の変化の周期はレーザビームの
波長、下地絶縁膜の膜厚等によって異なる。
化珪素膜を形成し、前記下層窒化酸化珪素膜上に膜厚1
00nmの窒化酸化珪素膜(A−type)を形成し、
前記窒化酸化珪素膜(A−type)上に膜厚55nm
の非晶質珪素膜を形成する第3のサンプルを用いて、シ
ミュレーションを行なう。なお、下層窒化酸化珪素膜と
は、窒化酸化珪素膜(A−type)や窒化酸化珪素膜
(B−type)と差別化するために用いており、この
シミュレーションにおいて下層窒化酸化珪素膜の組成比
を変えることで、前記下層窒化酸化珪素膜の屈折率を変
えている。このような第3のサンプルに対し、基板の裏
面側から波長308nmのレーザビームを照射したとき
の非晶質珪素膜に対する反射率を図10(a)に示す。
図10(a)より、前記下層窒化酸化珪素膜の屈折率の
変化に伴って、非晶質珪素膜に対する反射率も変化して
いることがわかる。
nmの窒化酸化珪素膜(A−type)を形成し、前記
窒化酸化珪素膜(A−type)上に膜厚55nmの非
晶質珪素膜を形成する第4のサンプルに、波長308n
mのレーザビームを照射したときの非晶質半導体膜に対
する反射率は、図2(b)の窒化珪素膜の膜厚が0nm
の場合を読み取れば、42.5%であることが分かる。
つまり、下層窒化酸化珪素膜の組成比における窒素の割
合を増やして、前記下層窒化酸化珪素膜の膜質を窒化酸
化珪素膜(A−type)に近付けると、非晶質珪素膜
に対するレーザビームの反射率は、下地絶縁膜を下層窒
化酸化珪素膜と窒化酸化珪素膜(A−type)の積層
にした場合と、窒化酸化珪素膜(A−type)のみの
場合と同程度になる。つまり、屈折率が近い下地絶縁膜
を積層にして、前記下地絶縁膜のうちの1層に段差を設
けて膜厚に段階をつけても、半導体膜におけるレーザビ
ームの強度分布が生じず、積層にした意味があまりない
ことがわかる。
のレーザビームを基板の裏面側から照射し、下層窒化酸
化珪素膜の組成比を変えることで、前記下層窒化酸化珪
素膜の屈折率を変化させ、非晶質珪素膜に対する反射率
を変化させている。その結果を図10(b)に示す。一
方、前記第4のサンプルに波長532nmのレーザビー
ムを照射したときの非晶質半導体膜に対する反射率は、
図3(b)の窒化珪素膜膜厚が0nmのところから読み
取れば、10%であることが分かる。波長532nmの
レーザビームの場合でも、下層窒化酸化珪素膜の組成比
を変化させて、前記下層窒化酸化珪素膜の膜質を窒化酸
化珪素膜(A−type)に近付けると、非晶質珪素膜
に対する反射率は下地絶縁膜を下層窒化酸化珪素膜と窒
化酸化珪素膜(A−type)の積層にした場合と、窒
化酸化珪素膜(A−type)のみの場合と同程度にな
る。つまり、波長532nmのレーザビームを用いた場
合でも、屈折率が近い下地絶縁膜を積層にして、前記下
地絶縁膜のうちの1層に段差を設けて膜厚に段階をつけ
ても、非晶質珪素膜においてレーザビームの実効的な強
度分布が生じず、積層にした意味があまりないことがわ
かる。
ype)、コーニング社製1737基板、および合成石
英ガラス基板は波長532nmに対する屈折率が同程度
になっている。そこで、基板として1737ガラス基板
や合成石英ガラス基板を用い、前記基板上に段差を設け
て膜厚に段階をつけた窒化酸化珪素膜(A−type)
を形成し、前記窒化酸化珪素膜(A−type)上に非
晶質珪素膜を形成し、前記基板の裏面側からレーザビー
ムを照射する。しかしながら、前記窒化酸化珪素膜(A
−type)に設けた段差よりも前記基板の表面の凹凸
の方が粗いため、前記基板の裏面側からレーザビームを
照射しても、前記非晶質珪素膜において実効的なレーザ
ビームの強度分布がほとんど生じない。つまり、用いる
レーザビームの波長に対して、基板上に成膜する下地絶
縁膜は、前記基板と同程度の屈折率では意味がなく、前
記基板とは屈折率の異なるものにする必要があることが
わかる。
率が変化するのは、積層した複数の下地絶縁膜の薄膜の
干渉効果によるものであり、積層した複数の下地絶縁膜
の膜厚と屈折率の組み合わせで、任意のレーザビームの
強度分布を得ることができる。以上のことから、本発明
は、複数の下地絶縁膜を用い、かつ、前記複数の下地絶
縁膜のうち少なくとも1層は段差を設けて膜厚に段階を
付けることによって、大粒径で、しかも位置制御された
結晶粒を有する結晶質半導体膜を形成することを可能と
する。但し、複数の下地絶縁膜は屈折率の異なる少なく
とも2種類の絶縁膜を用いるものとし、レーザビームの
照射は基板の裏面側から、または基板の表面側と裏面側
の両側から行なうものとする。
を用いて説明する。図4(a)において基板1001に
はバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラ
スなどの無アルカリガラス基板や合成石英ガラス基板を
用いる。例えば、コーニング社製の7059ガラスや1
737ガラスなどを好適に用いることが出来る。
1002を公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜(組成比Si
=32%、O=27%、N=24%、H=17%)など
で形成する。本実施形態では、プラズマCVD法を用
い、窒化珪素膜を50nm形成する。
屈折率の異なる第2の下地絶縁膜1003を公知の手段
(LPCVD法、プラズマCVD法等)により酸化珪素
膜、酸化窒化珪素膜などで形成する。本実施形態では、
プラズマCVD法を用い、酸化窒化珪素膜(組成比Si
=32%、O=59%、N=7%、H=2%)を130
〜150nm形成する。
ォトリソグラフィーの技術を用いレジストマスクを形成
し、不要な部分をエッチングして、膜厚が130〜15
0nmの部分と78〜98nmの部分を有する第3の下
地絶縁膜1004を得る(図4(b))。前記エッチン
グにはフッ素系のガスを用いたドライエッチング法を用
いても良いし、フッ素系の水溶液を用いたウエットエッ
チング法を用いても良い。前記ウエットエッチング法を
選択する場合には、例えば、フッ化水素アンモニウム
(NH4HF2)を7.13%とフッ化アンモニウム(N
H4F)を15.4%含む混合液(ステラケミファ社
製、商品名LAL500)でエッチングしても良い。
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%程度に相当する膜厚が130〜150nmで
あり、前記非晶質珪素膜に対する最小値22.7%程度
に相当する膜厚が78〜98nmとなっている。既に述
べたように、前記非晶質珪素膜に対する反射率は周期性
を持っているので、前記非晶質珪素膜に対する反射率の
最大値程度と最小値程度に相当する膜厚であれば、前述
の膜厚に限らない。但し、前記第3の下地絶縁膜100
4の2段階の膜厚の差は、この後に形成される非晶質半
導体膜の膜厚より小さい方が望ましい。また、第2の下
地絶縁膜1004の段差における側壁の角度は、基板1
001に対して、5°以上85°未満(好ましくは30
°〜60°)となるようにテーパー状にエッチングして
この上に積層させる膜のステップカバレージを確保する
のが望ましい。
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに、段差を持つ第3の下地絶縁膜1004に沿って形
成する。本実施形態では非晶質珪素膜を55nmの膜厚
で形成する。但し、前記非晶質半導体膜としては、非晶
質半導体膜や微結晶半導体膜があり、非晶質珪素ゲルマ
ニウム膜などの非晶質構造を有する化合物半導体膜を適
用しても良い。
射する結晶化工程を説明する図であり、図4(d)では
基板の表面側と裏面側の両側からレーザビームを照射す
る結晶化工程を説明する図である。本発明においては、
いずれかの方法を用いることとする。レーザアニール法
による結晶化は、まず非晶質半導体膜が含有する水素を
放出させておくことが望ましく、400〜500℃で窒
素雰囲気に1時間程度曝して、含有する水素量を5atom
%以下にしておくと良い。これにより、膜の耐レーザ性
が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
図4(c)または(d)のいずれかの照射方法で前記非
晶質半導体膜の結晶化を行なう。既に述べたように、第
3の下地絶縁膜1004の膜厚が2段階になっているた
め、裏面側からレーザビームが照射されると、前記非晶
質半導体膜1005に対する前記レーザビームの反射率
は領域Aでは22.7%程度、領域Bでは62.5%程
度になっており、レーザビームの実効的な強度が異なっ
ている。
3の下地絶縁膜1004における段差端(領域Aと領域
Bの境界)は、熱の逃げる場所として、直下の下地絶
縁膜と横方向に存在する下地絶縁膜の両方があるた
め、他の場所と比較して早く冷める。そのため、最初に
温度の下がる前記第2の下地絶縁膜における段差端上の
半導体膜から固相化が始まり、結晶核1006が発生す
る。この結晶核が結晶成長の中心となり、温度が高く溶
融状態の領域Aまたは領域Bに向かって結晶成長が進行
する。但し、領域Aの方が領域Bよりレーザビームの吸
収率が高いため、結晶核は1007で示す方向へ成長す
るので、領域Aの半導体膜にはより大粒径の結晶粒が形
成される。このようにして、大粒径で、位置制御された
結晶粒を持つ結晶質半導体膜を形成することができる。
(図4(e))
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
説明する。図5(a)において基板1001にはバリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの
無アルカリガラス基板や合成石英ガラス基板を用いる。
例えば、コーニング社製の7059ガラスや1737ガ
ラスなどを好適に用いることが出来る。
1009を公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜(組成比Si
=32%、O=27%、N=24%、H=17%)など
で形成する。本実施形態では、プラズマCVD法を用
い、窒化珪素膜を55〜85nm形成する。
後フォトリソグラフィーの技術を用いレジストマスクを
形成し、不要な部分をエッチングして、膜厚が55〜8
5nmの部分と25〜45nmの部分を有する第2の下
地絶縁膜1010を得る(図5(b))。前記エッチン
グにはフッ素系のガスを用いたドライエッチング法を用
いても良いし、フッ素系の水溶液を用いたウエットエッ
チング法を用いても良い。前記ウエットエッチング法を
選択する場合には、例えば、フッ化水素アンモニウム
(NH4HF2)を7.13%とフッ化アンモニウム(N
H4F)を15.4%含む混合液(ステラケミファ社
製、商品名LAL500)でエッチングしても良い。
屈折率の異なる第3の下地絶縁膜1011を公知の手段
(LPCVD法、またはプラズマCVD法等)により酸
化珪素膜、酸化窒化珪素膜などで形成する。本実施形態
では、プラズマCVD法を用い、酸化窒化珪素膜(組成
比Si=32%、O=59%、N=7%、H=2%)を
100nm形成する。
膜厚にしているのは、半導体膜に対するレーザビームの
実効的な強度分布を形成するためである。図2(b)に
おいて周期的に現れる非晶質珪素膜に対する反射率の最
大値42.5%程度に相当する膜厚が55〜85nmで
あり、前記非晶質珪素膜に対する最小値20%程度に相
当する膜厚が25〜45nmとなっている。既に述べた
ように、前記非晶質珪素膜に対する反射率は周期性を持
っているので、前記非晶質珪素膜に対する反射率の最大
値程度と最小値程度に相当する膜厚であれば、前述の膜
厚に限らない。但し、前記第2の下地絶縁膜1010の
2段階の膜厚の差は、この後に形成される非晶質半導体
膜の膜厚より小さい方が望ましい。また、第2の下地絶
縁膜1010の段差における側壁の角度は、基板100
1に対して、5°以上85°未満(好ましくは30°〜
60°)となるようにテーパー状にエッチングしてこの
上に積層させる膜のステップカバレージを確保するのが
望ましい。
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに第3の下地絶縁膜1011に沿って形成する。本実
施形態では、非晶質珪素膜を55nm形成する。但し、
前記非晶質半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質珪素ゲルマニウム膜などの非晶
質構造を有する化合物半導体膜を適用しても良い。
射する結晶化工程を説明する図であり、図5(d)では
基板の表面側と裏面側の両側からレーザビームを照射す
る結晶化工程を説明する図である。本発明においては、
いずれかの方法を用いることとする。レーザアニール法
による結晶化は、まず非晶質半導体膜が含有する水素を
放出させておくことが望ましく、400〜500℃で窒
素雰囲気に1時間程度曝して、含有する水素量を5atom
%以下にしておくと良い。これにより、膜の耐レーザ性
が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
図5(c)または(d)のいずれかの照射方法で非晶質
半導体膜の結晶化を行なう。既に述べたように、第2の
下地絶縁膜1010の膜厚が2段階になっているため、
裏面側からレーザビームが照射されると、前記非晶質半
導体膜1012に対する前記レーザビームの反射率は領
域Aでは20%程度、領域Bでは42.5%程度になっ
ており、レーザビームの実効的な強度が異なっている。
2の下地絶縁膜1010における段差端(領域Aと領域
Bの境界)は、熱の逃げる場所として、直下の下地絶
縁膜と横方向に存在する下地絶縁膜の両方があるた
め、他の場所と比較して早く冷める。そのため、最初に
温度の下がる前記第2の下地絶縁膜における段差端上の
半導体膜から固相化が始まり、結晶核1006が発生す
る。この結晶核が結晶成長の中心となり、温度が高く溶
融状態の領域Aまたは領域Bに向かって結晶成長が進行
する。但し、領域Aの方が領域Bよりレーザビームの吸
収率が高いため、結晶核は1007で示す方向へ成長す
るので、領域Aの半導体膜にはより大粒径の結晶粒が形
成される。このようにして、大粒径で、位置制御された
結晶粒を持つ結晶質半導体膜を形成することができる。
(図5(e))
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
説明する。図6(a)において基板1001にはバリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの
無アルカリガラス基板や合成石英ガラス基板を用いる。
例えば、コーニング社製の7059ガラスや1737ガ
ラスなどを好適に用いることが出来る。
1016を公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜(組成比Si
=32%、O=27%、N=24%、H=17%)など
で形成する。本実施形態では、プラズマCVD法を用
い、窒化珪素膜を50nm形成する。
屈折率の異なる第2の下地絶縁膜1017を公知の手段
(LPCVD法、またはプラズマCVD法等)により酸
化珪素膜、酸化窒化珪素膜などで形成する。本実施形態
では、プラズマCVD法を用い、酸化窒化珪素膜(組成
比Si=32%、O=59%、N=7%、H=2%)を
78〜98nm形成する。
ォトリソグラフィーの技術を用いレジストマスクを形成
し、不要な部分をエッチングして、膜厚が25〜45n
mの部分と78〜98nmの部分を有する第3の下地絶
縁膜1018を得る(図6(b))。前記エッチングに
はフッ素系のガスを用いたドライエッチング法を用いて
も良いし、フッ素系の水溶液を用いたウエットエッチン
グ法を用いても良い。前記ウエットエッチング法を選択
する場合には、例えば、フッ化水素アンモニウム(NH
4HF2)を7.13%とフッ化アンモニウム(NH
4F)を15.4%含む混合液(ステラケミファ社製、
商品名LAL500)でエッチングしても良い。
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%程度に相当する膜厚が25〜45nmであ
り、前記非晶質珪素膜に対する最小値22.7%程度に
相当する膜厚が78〜98nmとなっている。既に述べ
たように、前記非晶質珪素膜に対する反射率は周期性を
持っているので、前記非晶質珪素膜に対する反射率の最
大値程度と最小値程度に相当する膜厚であれば、前述の
膜厚に限らない。但し、前記第3の下地絶縁膜1018
の2段階の膜厚の差は、この後に形成される非晶質半導
体膜の膜厚より小さい方が望ましい。また、第3の下地
絶縁膜1018の段差における側壁の角度は、基板10
01に対して、5°以上85°未満(好ましくは30°
〜60°)となるようにテーパー状にエッチングしてこ
の上に積層させる膜のステップカバレージを確保するの
が望ましい。
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに、段差を持つ第3の下地絶縁膜1018に沿って形
成する。本実施形態では非晶質珪素膜を55nm形成す
る。但し、前記非晶質半導体膜としては、非晶質半導体
膜や微結晶半導体膜があり、非晶質珪素ゲルマニウム膜
などの非晶質構造を有する化合物半導体膜を適用しても
良い。
射する結晶化工程を説明する図であり、図6(d)では
基板の表面側と裏面側の両側からレーザビームを照射す
る結晶化工程を説明する図である。本発明においては、
いずれかの方法を用いることとする。レーザアニール法
による結晶化は、まず非晶質半導体膜が含有する水素を
放出させておくことが望ましく、400〜500℃で窒
素雰囲気に1時間程度曝して、含有する水素量を5atom
%以下にしておくと良い。これにより、膜の耐レーザ性
が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
図6(c)または(d)のいずれかの照射方法で前記非
晶質半導体膜の結晶化を行なう。既に述べたように、第
3の下地絶縁膜1018の膜厚が2段階になっているた
め、裏面側からレーザビームが照射されると、前記非晶
質半導体膜1019対する前記レーザビームの反射率は
領域Aでは22.7%程度、領域Bでは62.5%程度
になっており、レーザビームの実効的な強度が異なって
いる。
3の下地絶縁膜1018における段差端(領域Aと領域
Bの境界)は、熱の逃げる場所として、直下の下地絶
縁膜と横方向に存在する下地絶縁膜の両方があるた
め、他の場所と比較して早く冷める。そのため、最初に
温度の下がる前記第3の下地絶縁膜における段差端上の
半導体膜から固相化が始まり、結晶核1006が発生す
る。この結晶核が結晶成長の中心となり、温度が高く溶
融状態の領域Aまたは領域Bに向かって結晶成長が進行
する。但し、領域Aの方が領域Bよりレーザビームの吸
収率が高いため、結晶核は1007で示す方向へ成長す
るので、領域Aの半導体膜にはより大粒径の結晶粒が形
成される。このようにして、大粒径で、位置制御された
結晶粒を持つ結晶質半導体膜を形成することができる。
(図6(e))
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
ション結果について図7〜8を用いて説明する。
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなど
の無アルカリガラス基板や合成石英ガラス基板を用い
る。本実施例では合成石英ガラス基板を用いている。
1023を公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜などで形成す
る。本実施例では、プラズマCVD法を用い、窒化珪素
膜を50nm形成した。
1の下地絶縁膜と屈折率の異なる第2の下地絶縁膜10
24を公知の手段(LPCVD法、またはプラズマCV
D法等)により酸化窒化珪素膜などで形成する。本実施
例では、プラズマCVD法を用い、酸化窒化珪素膜(組
成比Si=32%、O=59%、N=7%、H=2%)
を140nm形成した。
後フォトリソグラフィーの技術を用いレジストマスクを
形成し、不要な部分をエッチングして、膜厚が140n
mの部分と88nmの部分を有する第3の下地絶縁膜1
025を得る(図7(b))。前記エッチングにはフッ
素系のガスを用いたドライエッチング法を用いても良い
し、フッ素系の水溶液を用いたウエットエッチング法を
用いても良い。前記ウエットエッチング法を選択する場
合には、例えば、フッ化水素アンモニウム(NH 4H
F2)を7.13%とフッ化アンモニウム(NH4F)を
15.4%含む混合液(ステラケミファ社製、商品名L
AL500)でエッチングしても良い。
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%に相当する膜厚が140nmであり、前記非
晶質珪素膜に対する最小値22.7%に相当する膜厚が
88nmとなっている。既に述べたように、前記非晶質
珪素膜に対する反射率は周期性を持っているので、前記
非晶質珪素膜に対する反射率の最大値程度と最小値程度
に相当する膜厚であれば、前述の膜厚に限らない。但
し、前記第3の下地絶縁膜1025の2段階の膜厚の差
は、この後に形成される半導体膜の膜厚より小さい方が
望ましい。また、第3の下地絶縁膜1025の段差にお
ける側壁の角度は、基板1001に対して、5°以上8
5°未満(好ましくは30°〜60°)となるようにテ
ーパー状にエッチングしてこの上に積層させる膜のステ
ップカバレージを確保する。
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに段差を持つ第3の下地絶縁膜1025に沿って形成
する。本実施例では、プラズマCVD法を用い、非晶質
珪素膜を50nm形成する。前記非晶質半導体膜として
は、非晶質半導体膜や微結晶半導体膜があり、非晶質珪
素ゲルマニウム膜などの非晶質構造を有する化合物半導
体膜を適用しても良い。
射する結晶化工程を説明する図である。本発明において
は、基板の裏面側からの照射、または基板の表面側と裏
面側の両側からの照射のいずれかの方法を用いるが、本
実施例では、基板の裏面側から照射した。レーザアニー
ル法による結晶化は、まず非晶質半導体膜が含有する水
素を放出させておくことが望ましく、400〜500℃
で窒素雰囲気に1時間程度曝して、含有する水素量を5
atom%以下にしておくと良い。これにより、膜の耐レー
ザ性が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
nm、パルス幅30ns)を用いて、図7(c)の照射
方法で非晶質珪素膜の結晶化を行なった。既に述べたよ
うに、第3の下地絶縁膜1025の膜厚が2段階になっ
ているため、裏面側からレーザビームが照射されると、
非晶質珪素膜に対する前記レーザビームの反射率は領域
Aでは22.7%程度、領域Bでは62.5%程度にな
っており、レーザビームの実効的な強度が異なってい
る。
025における段差端(領域Aと領域Bの境界)は、熱
の逃げる場所として、直下の下地絶縁膜と横方向に
存在する下地絶縁膜の両方があるため、他の場所と比較
して早く冷める。そのため、最初に温度の下がる前記第
3の下地絶縁膜1025における段差端から固相化が始
まり、結晶核1006が発生する。この結晶核が結晶成
長の中心となり、温度が高く溶融状態の領域Aまたは領
域Bに向かって結晶成長が進行する。但し、領域Aの方
が領域Bよりレーザビームの吸収率が高いため、結晶核
は1007で示す方向へ成長するので、領域Aの半導体
膜にはより大粒径の結晶粒が形成される。このようにし
て、大粒径で、位置制御された結晶粒を持つ結晶質半導
体膜を形成することができる。
酸化珪素膜(A−type)を形成し、前記窒化酸化珪
素膜(A−type)に膜厚55nmの非晶質珪素膜を
形成したサンプルに対して、シミュレーションを行い、
固相化開始時間の比較を図8に示す。但し、窒化酸化珪
素膜(A−type)の膜厚は本実施例で既に示したよ
うに、88nmと140nmの2段階の膜厚を持つ。図
8は下地段差端(図7(c)の領域Aと領域Bの境界)
から領域Aへの距離と固相開始時間との関係を示してい
る。図8から、例え段差を有する下地膜を用いても、下
地膜が1層である場合より、本発明の構成での結晶化
は、レーザビームの照射後の半導体膜の固相化がゆっく
り進むので、大粒形の結晶粒を得ることができることが
わかる。
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
い、非晶質珪素膜を熱処理によって部分的に結晶化させ
たのち、レーザアニールを行なう方法について説明す
る。図9(a)において基板1001にはバリウムホウ
ケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アル
カリガラス基板や合成石英ガラス基板を用いる。本実施
例では合成石英ガラス基板を用いている。
1028を公知の手段(LPCVD法、またはプラズマ
CVD法等)により窒化珪素膜、酸化窒化珪素膜などで
形成する。本実施例では、プラズマCVD法を用い、窒
化珪素膜を50nm形成した。
屈折率の異なる第2の下地絶縁膜1029を公知の手段
(LPCVD法、プラズマCVD法等)により酸化窒化
珪素膜などで形成する。本実施例では、プラズマCVD
法を用い、酸化窒化珪素膜(組成比Si=32%、O=
59%、N=7%、H=2%)を140nm形成した。
後フォトリソグラフィーの技術を用いレジストマスクを
形成し、不要な部分をエッチングして、膜厚が140n
mの部分と88nmの部分を有する第3の下地絶縁膜1
030を得る(図9(b))。前記エッチングにはフッ
素系のガスを用いたドライエッチング法を用いても良い
し、フッ素系の水溶液を用いたウエットエッチング法を
用いても良い。前記ウエットエッチング法を選択する場
合には、例えば、フッ化水素アンモニウム(NH4H
F2)を7.13%とフッ化アンモニウム(NH4F)を
15.4%含む混合液(ステラケミファ社製、商品名L
AL500)でエッチングしても良い。
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%に相当する膜厚が140nmであり、前記非
晶質珪素膜に対する最小値22.7%に相当する膜厚が
88nmとなっている。既に述べたように、前記非晶質
珪素膜に対する反射率は周期性を持っているので、前記
非晶質珪素膜に対する反射率の最大値程度と最小値程度
に相当する膜厚であれば、前述の膜厚に限らない。但
し、前記第3の下地絶縁膜1030の2段階の膜厚の差
は、この後に形成される半導体膜の膜厚より小さい方が
望ましい。また、第3の下地絶縁膜1030の段差にお
ける側壁の角度は、基板1001に対して、5°以上8
5°未満(好ましくは30°〜60°)となるようにテ
ーパー状にエッチングしてこの上に積層させる膜のステ
ップカバレージを確保する。
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに段差を持つ第3の下地絶縁膜1030に沿って形成
する。本実施例では、プラズマCVD法を用い、非晶質
珪素膜を50nm形成する。前記非晶質半導体膜として
は、非晶質半導体膜や微結晶半導体膜があり、非晶質珪
素ゲルマニウム膜などの非晶質構造を有する化合物半導
体膜を適用しても良い。
載されている方法により、前記非晶質珪素膜を部分的に
結晶化させる。ここで、前記方法を簡単に説明する。ま
ず、非晶質半導体膜にニッケルまたは、パラジウム、ま
たは鉛等の元素を微量に添加する。添加の方法は、プラ
ズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液
塗布法等を利用すればよい。前記添加の後、例えば55
0℃の窒素雰囲気に4時間、非晶質半導体膜を置くと、
電気的特性の良好な結晶質半導体膜が得られる。結晶化
に最適な加熱温度や加熱時間等は、前記元素の添加量
や、非晶質半導体膜の状態による。例えば、前記溶液塗
布法を適用し、溶液に酢酸ニッケル溶液を用いるなら、
重量換算で濃度10ppmのものを5ml、スピンコー
ト法により膜上全面に塗布して金属含有層1032を形
成する。(図9(b))次に、基板に対し、温度500
℃の窒素雰囲気に1時間、更に連続的に、温度550℃
の窒素雰囲気に4時間の加熱を行って、部分的に結晶化
した第1の結晶質珪素膜1033を得る。(図9
(c))
射する結晶化工程を説明する図である。本発明において
は、基板の裏面側からの照射、または基板の表面側と裏
面側の両側からの照射のいずれかの方法を用いるが、本
実施例では、基板の裏面側から照射した。レーザアニー
ル法による結晶化は、まず非晶質半導体膜が含有する水
素を放出させておくことが望ましく、400〜500℃
で窒素雰囲気に1時間程度曝して、含有する水素量を5
atom%以下にしておくと良い。これにより、膜の耐レー
ザ性が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
nm、パルス幅30ns)を用いて、図9(d)の照射
方法で非晶質珪素膜の結晶化を行なった。既に述べたよ
うに、第3の下地絶縁膜1030の膜厚が2段階になっ
ているため、裏面側からレーザビームが照射されると、
前記レーザビームの反射率は領域Aでは22.7%程
度、領域Bでは62.5%程度になっており、前記第1
の結晶質珪素膜1033に対するレーザビームの実効的
な強度が異なっている。
030における段差端(領域Aと領域Bの境界)は、熱
の逃げる場所として、直下の下地絶縁膜と横方向に
存在する下地絶縁膜の両方があるため、他の場所と比較
して早く冷める。そのため、最初に温度の下がる前記第
3の下地絶縁膜1030における段差端から半導体膜の
固相化が始まり、結晶核1006が発生する。この結晶
核が結晶成長の中心となり、温度が高く溶融状態の領域
Aまたは領域Bに向かって結晶成長が進行する。但し、
領域Aの方が領域Bよりレーザビームの吸収率が高いた
め、結晶核は1007で示す方向へ成長するので、領域
Aの半導体膜にはより大粒径の結晶粒が形成される。こ
のようにして、大粒径で、位置制御された結晶粒を持つ
結晶質半導体膜を形成することができる。
導体膜は、3〜100%の水素を含む雰囲気中で300
〜450℃の加熱処理、あるいは、プラズマによって生
成された水素を含む雰囲気中で200〜450℃の加熱
処理によって、残留する欠陥を中和することができる。
このようにして作製された結晶質半導体膜の領域Aをチ
ャネル形成領域として、TFTを作製することにより、
前記TFTの電気的特性を向上させることができる。
部と、画素部の周辺に設ける駆動回路のTFT(nチャ
ネル型TFT及びpチャネル型TFT)を同時に作製す
る方法について詳細に図11〜図13を用いて説明す
る。
リウムホウケイ酸ガラスやアルミノホウケイ酸ガラスな
どの無アルカリガラス基板や合成石英ガラス基板を用い
る。本実施例では合成石英ガラス基板を用いている。
100aを公知の手段(LPCVD法、プラズマCVD
法等)により窒化珪素膜、酸化窒化珪素膜などで形成す
る。本実施例では、プラズマCVD法を用い、窒化珪素
膜を50nm形成した。
異なる第2の下地絶縁膜100bを公知の手段(LPC
VD法、プラズマCVD法等)により酸化窒化珪素膜な
どで形成する。本実施例では、プラズマCVD法を用
い、酸化窒化珪素膜(組成比Si=32%、O=59
%、N=7%、H=2%)を140nm形成した。
リソグラフィーの技術を用いレジストマスクを形成し、
不要な部分をエッチングして、膜厚が140nmの部分
と88nmの部分を有する第3の下地絶縁膜100cを
得る(図11(B))。前記エッチングにはフッ素系の
ガスを用いたドライエッチング法を用いても良いし、フ
ッ素系の水溶液を用いたウエットエッチング法を用いて
も良い。前記ウエットエッチング法を選択する場合に
は、例えば、フッ化水素アンモニウム(NH4HF2)を
7.13%とフッ化アンモニウム(NH4F)を15.
4%含む混合液(ステラケミファ社製、商品名LAL5
00)でエッチングしても良い。
膜厚にするのは、半導体膜に対するレーザビームの実効
的な強度分布を形成するためである。図2(a)におい
て周期的に現れる非晶質珪素膜に対する反射率の最大値
62.5%に相当する膜厚が140nmであり、前記非
晶質珪素膜に対する最小値22.7%に相当する膜厚が
88nmとなっている。既に述べたように、前記非晶質
珪素膜に対する反射率は周期性を持っているので、前記
非晶質珪素膜に対する反射率の最大値程度と最小値程度
に相当する膜厚であれば、前述の膜厚に限らない。但
し、前記第3の下地絶縁膜100bの2段階の膜厚の差
は、この後に形成される半導体膜の膜厚より小さい方が
望ましい。また、第3の下地絶縁膜100bの段差にお
ける側壁の角度は、基板1001に対して、5°以上8
5°未満(好ましくは30°〜60°)となるようにテ
ーパー状にエッチングしてこの上に積層させる膜のステ
ップカバレージを確保する。
を、プラズマCVD法やスパッタ法などの公知の方法で
25〜200nm(好ましくは30〜100nm)の厚
さに段差を持つ第3の下地絶縁膜100cに沿って形成
する。本実施例では、プラズマCVD法を用い、非晶質
珪素膜を50nm形成する。前記非晶質半導体膜として
は、非晶質半導体膜や微結晶半導体膜があり、非晶質珪
素ゲルマニウム膜などの非晶質構造を有する化合物半導
体膜を適用しても良い。
照射する結晶化工程を説明する図である。本発明におい
ては、基板の裏面側からの照射、または基板の表面側と
裏面側の両側からの照射のいずれかの方法を用いるが、
本実施例では、基板の裏面側から照射した。レーザアニ
ール法による結晶化は、まず非晶質半導体膜が含有する
水素を放出させておくことが望ましく、400〜500
℃で窒素雰囲気に1時間程度曝して、含有する水素量を
5atom%以下にしておくと良い。これにより、膜の耐レ
ーザ性が著しく向上する。
振器について説明する。エキシマレーザは大出力で、現
状で300Hz程度の高繰り返しのパルスを発振出来る
ため、良く用いられている。また、パルス発振のエキシ
マレーザだけでなく、連続発振のエキシマレーザや、A
rレーザ、YAGレーザ、YVO4レーザ、YLFレー
ザ等も用いることが出来る。
nm、パルス幅30ns)を用いて、図11(C)の照
射方法で非晶質珪素膜の結晶化を行なった。既に述べた
ように、第3の下地絶縁膜100cの膜厚が2段階にな
っているため、裏面側からレーザビームが照射される
と、非晶質半導体膜に対する前記レーザビームの反射率
は領域Aでは62.5%程度、領域Bでは22.7%程
度になっており、レーザビームの実効的な強度が異なっ
ている。
における段差端は、熱の逃げる場所として、直下の下
地絶縁膜と横方向に存在する下地絶縁膜の両方がある
ため、他の場所と比較して早く冷める。そのため、最初
に温度の下がる前記第3の下地絶縁膜100cにおける
段差端上の半導体膜から固相化が始まり、結晶の核が発
生する。この核が結晶成長の中心となり、温度が高く溶
融状態の領域に向かって結晶成長が進行する。このよう
にして、大粒径で、位置制御された結晶粒を持つ結晶質
半導体膜を形成することができる。
膜をフォトリソグラフィー法を用いたパターニング処理
によって、半導体層102〜106を形成した。
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
ート絶縁膜107を形成する。ゲート絶縁膜107はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300
〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することが
できる。このようにして作製される酸化珪素膜は、その
後400〜500℃の熱アニールによりゲート絶縁膜と
して良好な電気的特性を得ることができる。
ト絶縁膜107上に膜厚20〜100nmの第1の導電
膜108と、膜厚100〜400nmの第2の導電膜1
09とを積層形成する。本実施例では、膜厚30nmの
TaN膜からなる第1の導電膜408と、膜厚370n
mのW膜からなる第2の導電膜109を積層形成した。
TaN膜はスパッタ法で形成し、Taのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、W膜
は、Wのターゲットを用いたスパッタ法で形成した。そ
の他に6フッ化タングステン(WF6)を用いる熱CV
D法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
W膜の抵抗率は20μΩcm以下にすることが望まし
い。W膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、W膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のW(純度99.9999%)のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してW膜を形成
することにより、抵抗率9〜20μΩcmを実現するこ
とができた。
をTaN、第2の導電膜109をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、AgP
dCu合金を用いてもよい。また、第1の導電膜をタン
タル(Ta)膜で形成し、第2の導電膜をW膜とする組
み合わせ、第1の導電膜を窒化チタン(TiN)膜で形
成し、第2の導電膜をW膜とする組み合わせ、第1の導
電膜を窒化タンタル(TaN)膜で形成し、第2の導電
膜をAl膜とする組み合わせ、第1の導電膜を窒化タン
タル(TaN)膜で形成し、第2の導電膜をCu膜とす
る組み合わせとしてもよい。
ジストからなるマスク110〜115を形成し、電極及
び配線を形成するための第1のエッチング処理を行な
う。第1のエッチング処理では第1及び第2のエッチン
グ条件で行なう。本実施例では第1のエッチング条件と
して、ICP(Inductively Coupled Plasma:誘導結合
型プラズマ)エッチング法を用い、エッチング用ガスに
CF4とCl2とO2とを用い、それぞれのガス流量比を
25/25/10(sccm)とし、1Paの圧力でコ
イル型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成してエッチングを行った。ここで
は、松下電器産業(株)製のICPを用いたドライエッ
チング装置(Model E645−□ICP)を用いた。
基板側(試料ステージ)にも150WのRF(13.56MH
z)電力を投入し、実質的に負の自己バイアス電圧を印
加する。この第1のエッチング条件によりW膜をエッチ
ングして第1の導電層の端部をテーパー形状とする。
115を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30/30(sccm)とし、1Paの圧力で
コイル型の電極に500WのRF(13.56MHz)電力を投
入してプラズマを生成して約30秒程度のエッチングを
行った。基板側(試料ステージ)にも20WのRF(1
3.56MHz)電力を投入し、実質的に負の自己バイアス電
圧を印加する。CF4とCl2を混合した第2のエッチン
グ条件ではW膜及びTaN膜とも同程度にエッチングさ
れる。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、10〜20%程度の割合でエッチ
ング時間を増加させると良い。
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層117〜122(第1の導
電層117a〜122aと第2の導電層117b〜12
2b)を形成する。116はゲート絶縁膜であり、第1
の形状の導電層117〜122で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成さ
れる。
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を添加する。(図12(A))ドーピ
ング処理はイオンドープ法、若しくはイオン注入法で行
なえば良い。イオンドープ法の条件はドーズ量を1×1
013〜5×1015atoms/cm2とし、加速電圧を
60〜100keVとして行なう。本実施例ではドーズ
量を1.5×1015atoms/cm2とし、加速電圧
を80keVとして行った。n型を付与する不純物元素
として15族に属する元素、典型的にはリン(P)また
は砒素(As)を用いるが、ここではリン(P)を用い
た。この場合、導電層117〜121がn型を付与する
不純物元素に対するマスクとなり、自己整合的に高濃度
不純物領域123〜127が形成される。高濃度不純物
領域123〜127には1×10 20〜1×1021ato
ms/cm3の濃度範囲でn型を付与する不純物元素を
添加する。
ずに第2のエッチング処理を行なう。ここでは、エッチ
ングガスにCF4とCl2とO2とを用い、W膜を選択的
にエッチングする。この時、第2のエッチング処理によ
り第1の導電層128b〜133bを形成する。一方、
第2の導電層117a〜122aは、ほとんどエッチン
グされず、第2の導電層128a〜133aを形成す
る。次いで、第2のドーピング処理を行って図12
(B)の状態を得る。ドーピングは第2の導電層117
a〜122aを不純物元素に対するマスクとして用い、
第1の導電層のテーパー部下方の半導体層に不純物元素
が添加されるようにドーピングする。こうして、第1の
導電層と重なる不純物領域134〜138を形成する。
この不純物領域へ添加されたリン(P)の濃度は、第1
の導電層のテーパー部の膜厚に従って緩やかな濃度勾配
を有している。なお、第1の導電層のテーパー部と重な
る半導体層において、第1の導電層のテーパー部の端部
から内側に向かって若干、不純物濃度が低くなっている
ものの、ほぼ同程度の濃度である。また、第1の不純物
領域123〜127にも不純物元素が添加され、不純物
領域139〜143を形成する。
ずに第3のエッチング処理を行なう。この第3のエッチ
ング処理では第1の導電層のテーパー部を部分的にエッ
チングして、半導体層と重なる領域を縮小するために行
われる。第3のエッチングは、エッチングガスにCHF
3を用い、反応性イオンエッチング法(RIE法)を用
いて行なう。第3のエッチングにより、第1の導電層1
44〜149が形成される。この時、同時に絶縁膜11
6もエッチングされて、絶縁膜150a〜150e、1
51が形成される。
電層144〜148と重ならない不純物領域(LDD領
域)134a〜138aが形成される。なお、不純物領
域(GOLD領域)134b〜138bは、第1の導電
層144〜148と重なったままである。
の導電層144〜148と重なる不純物領域(GOLD
領域)134b〜138bにおける不純物濃度と、第1
の導電層144〜148と重ならない不純物領域(LD
D領域)134a〜138aにおける不純物濃度との差
を小さくすることができ、信頼性を向上させることがで
きる。
た後、新たにレジストからなるマスク152〜154を
形成して第3のドーピング処理を行なう。この第3のド
ーピング処理により、pチャネル型TFTの活性層とな
る半導体層に前記一導電型とは逆の導電型を付与する不
純物元素が添加された不純物領域155〜160を形成
する。第2の導電層128a〜132aを不純物元素に
対するマスクとして用い、p型を付与する不純物元素を
添加して自己整合的に不純物領域を形成する。本実施例
では、不純物領域155〜160はジボラン(B2H6)
を用いたイオンドープ法で形成する。この第3のドーピ
ング処理の際には、nチャネル型TFTを形成する半導
体層はレジストからなるマスク152〜154で覆われ
ている。第1のドーピング処理及び第2のドーピング処
理によって、不純物領域155〜160にはそれぞれ異
なる濃度でリンが添加されているが、そのいずれの領域
においてもp型を付与する不純物元素の濃度を2×10
20〜2×1021atoms/cm3となるようにドーピング処理
することにより、pチャネル型TFTのソース領域およ
びドレイン領域として機能するために何ら問題は生じな
い。本実施例では、pチャネル型TFTの活性層となる
半導体層の一部が露呈しているため、不純物元素(ボロ
ン)を添加しやすい利点を有している。
純物領域が形成される。
154を除去して第1の層間絶縁膜161を形成する。
この第1の層間絶縁膜161としては、プラズマCVD
法またはスパッタ法を用い、厚さを100〜200nm
として珪素を含む絶縁膜で形成する。本実施例では、プ
ラズマCVD法により膜厚150nmの酸化窒化珪素膜
を形成した。勿論、第1の層間絶縁膜161は酸化窒化
珪素膜に限定されるものでなく、他の珪素を含む絶縁膜
を単層または積層構造として用いても良い。
ぞれの半導体層に添加された不純物元素を活性化処理す
る工程を行なう。この活性化工程はファーネスアニール
炉を用いる熱アニール法で行なう。熱アニール法として
は、酸素濃度が1ppm以下、好ましくは0.1ppm
以下の窒素雰囲気中で400〜700℃、代表的には5
00〜550℃で行なえばよく、本実施例では550
℃、4時間の熱処理で活性化処理を行った。なお、熱ア
ニール法の他に、レーザアニール法、またはラピッドサ
ーマルアニール法(RTA法)を適用することができ
る。
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域139、141、142、1
55、158にゲッタリングされ、主にチャネル形成領
域となる半導体層中のニッケル濃度が低減される。この
ようにして作製したチャネル形成領域を有するTFTは
オフ電流値が下がり、結晶性が良いことから高い電界効
果移動度が得られ、良好な電気的特性を達成することが
できる。
性化処理を行っても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜(珪素を主成分とする絶縁膜、例えば窒化
珪素膜)を形成した後で活性化処理を行なうことが好ま
しい。
中で、300〜550℃で1〜12時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約3%の含む窒素雰囲気中で410℃、1時間の熱
処理を行った。この工程は層間絶縁膜に含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化(プラズ
マにより励起された水素を用いる)を行っても良い。
を用いる場合には、上記水素化を行った後、エキシマレ
ーザやYAGレーザ等のレーザビームを照射することが
望ましい。
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜162を形成する。本実施例では、膜厚1.6μm
のアクリル樹脂膜を形成したが、粘度が10〜1000
cp、好ましくは40〜200cpのものを用い、表面
に凸凹が形成されるものを用いた。また、第2の層間絶
縁膜162として表面が平坦化する膜を用いてもよい。
に凸凹が形成される第2の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、TFTの形成と同じフォトマスクで行なう
ことができるため、工程数の増加なく形成することがで
きる。なお、この凸部は配線及びTFT部以外の画素部
領域の基板上に適宜設ければよい。こうして、凸部を覆
う絶縁膜の表面に形成された凸凹に沿って画素電極の表
面に凸凹が形成される。
とそれぞれ電気的に接続する配線163〜167を形成
する。なお、これらの配線は、膜厚50nmのTi膜
と、膜厚500nmの合金膜(AlとTiとの合金膜)
との積層膜をパターニングして形成する。
0、ゲート配線169、接続電極168を形成する。
(図13(C))この接続電極168によりソース配線
(143bと149の積層)は、画素TFTと電気的な
接続が形成される。また、ゲート配線169は、画素T
FTのゲート電極と電気的な接続が形成される。また、
画素電極170は、画素TFTのドレイン領域と電気的
な接続が形成され、さらに保持容量を形成する一方の電
極として機能する半導体層158と電気的な接続が形成
される。また、画素電極170としては、AlまたはA
gを主成分とする膜、またはそれらの積層膜等の反射性
の優れた材料を用いることが望ましい。
1とpチャネル型TFT502からなるCMOS回路、
及びnチャネル型TFT503を有する駆動回路506
と、画素TFT504、保持容量505とを有する画素
部507を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
1はチャネル形成領域171、ゲート電極の一部を構成
する第1の導電層144と重なる低濃度不純物領域13
4b(GOLD領域)、ゲート電極の外側に形成される
低濃度不純物領域134a(LDD領域)とソース領域
またはドレイン領域として機能する高濃度不純物領域1
39を有している。このnチャネル型TFT501と電
極166で接続してCMOS回路を形成するpチャネル
型TFT502にはチャネル形成領域172、ゲート電
極と重なる不純物領域157、ゲート電極の外側に形成
される不純物領域156、ソース領域またはドレイン領
域として機能する高濃度不純物領域155を有してい
る。また、nチャネル型TFT503にはチャネル形成
領域173、ゲート電極の一部を構成する第1の導電層
146と重なる低濃度不純物領域136b(GOLD領
域)、ゲート電極の外側に形成される低濃度不純物領域
137a(LDD領域)とソース領域またはドレイン領
域として機能する高濃度不純物領域141を有してい
る。
成領域174、ゲート電極の一部を構成する第1の導電
層147と重なる低濃度不純物領域137b(GOLD
領域)、ゲート電極の外側に形成される低濃度不純物領
域137a(LDD領域)とソース領域またはドレイン
領域として機能する高濃度不純物領域142を有してい
る。また、保持容量505の一方の電極として機能する
半導体層158〜160には、それぞれp型を付与する
不純物元素が添加されている。保持容量505は、絶縁
膜151を誘電体として、電極(148と132bの積
層)と、半導体層158〜160とで形成している。
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。
基板の画素部の上面図を図14に示す。なお、図11〜
図13に対応する部分には同じ符号を用いている。図1
3中の鎖線A−A’は図14中の鎖線A―A’で切断し
た断面図に対応している。また、図13中の鎖線B−
B’は図14中の鎖線B―B’で切断した断面図に対応
している。
ティブマトリクス基板の作製に必要なフォトマスクの数
を5枚とすることができる。その結果、工程を短縮し、
製造コストの低減及び歩留まりの向上に寄与することが
できる。
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図15
を用いる。
態のアクティブマトリクス基板を得た後、図13(c)
のアクティブマトリクス基板上、少なくとも画素電極1
70上に配向膜470を形成しラビング処理を行なう。
なお、本実施例では配向膜470を形成する前に、アク
リル樹脂膜等の有機樹脂膜をパターニングすることによ
って基板間隔を保持するための柱状のスペーサ(図示し
ない)を所望の位置に形成した。また、柱状のスペーサ
に代えて、球状のスペーサを基板全面に散布してもよ
い。
で、対向基板471上に着色層472、473、平坦化
膜474を形成する。赤色の着色層472と青色の着色
層473とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
ている。従って、実施例3の画素部の上面図を示す図1
4では、少なくともゲート配線169と画素電極170
の間隙と、ゲート配線169と接続電極168の間隙
と、接続電極168と画素電極170の間隙を遮光する
必要がある。本実施例では、それらの遮光すべき位置に
着色層の積層からなる遮光部が重なるように各着色層を
配置して、対向基板を貼り合わせた。
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。
らなる対向電極475を少なくとも画素部に形成し、対
向基板の全面に配向膜476を形成し、ラビング処理を
施した。
クティブマトリクス基板と対向基板とをシール材477
で貼り合わせる。シール材477にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料478を注入し、封止剤(図示せ
ず)によって完全に封止する。液晶材料478には公知
の液晶材料を用いれば良い。このようにして図15に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板(図示
しない)を貼りつけた。そして、公知の技術を用いてF
PCを貼りつけた。
ルは各種電子機器の表示部として用いることができる。
CMOS回路や画素部は様々な電気光学装置(アクティ
ブマトリクス型液晶ディスプレイ、アクティブマトリク
ス型ECディスプレイ、アクティブマトリクス型ELデ
ィスプレイ)に用いることが出来る。即ち、それら電気
光学装置を表示部に組み込んだ電子機器全てに本発明を
実施出来る。
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末(モバイルコン
ピュータ、携帯電話または電子書籍等)などが挙げられ
る。それらの一例を図16、図17及び図18に示す。
あり、本体3001、画像入力部3002、表示部30
03、キーボード3004等を含む。本発明を画像入力
部3002、表示部3003やその他の信号制御回路に
適用することが出来る。
3101、表示部3102、音声入力部3103、操作
スイッチ3104、バッテリー3105、受像部310
6等を含む。本発明を表示部3102やその他の信号制
御回路に適用することが出来る。
ービルコンピュータ)であり、本体3201、カメラ部
3202、受像部3203、操作スイッチ3204、表
示部3205等を含む。本発明は表示部3205やその
他の信号制御回路に適用出来る。
あり、本体3301、表示部3302、アーム部330
3等を含む。本発明は表示部3302やその他の信号制
御回路に適用することが出来る。
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体3401、表示部3402、スピーカ部340
3、記録媒体3404、操作スイッチ3405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことが出来る。本発明は表示部3402やそ
の他の信号制御回路に適用することが出来る。
体3501、表示部3502、接眼部3503、操作ス
イッチ3504、受像部(図示しない)等を含む。本願
発明を表示部3502やその他の信号制御回路に適用す
ることが出来る。
であり、投射装置3601、スクリーン3602等を含
む。本発明は投射装置3601の一部を構成する液晶表
示装置3808やその他の信号制御回路に適用すること
が出来る。
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704等を含む。本発明は投射装置3
702の一部を構成する液晶表示装置3808やその他
の信号制御回路に適用することが出来る。
図17(B)中における投射装置3601、3702の
構造の一例を示した図である。投射装置3601、37
02は、光源光学系3801、ミラー3802、380
4〜3806、ダイクロイックミラー3803、プリズ
ム3807、液晶表示装置3808、位相差板380
9、投射光学系3810で構成される。投射光学系38
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図17(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー3811、光源3812、レンズアレイ3813、3
814、偏光変換素子3815、集光レンズ3816で
構成される。なお、図17(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置での適用例は図示していな
い。
01、音声出力部3902、音声入力部3903、表示
部3904、操作スイッチ3905、アンテナ3906
等を含む。本願発明を音声出力部3902、音声入力部
3903、表示部3904やその他の信号制御回路に適
用することが出来る。
り、本体4001、表示部4002、4003、記憶媒
体4004、操作スイッチ4005、アンテナ4006
等を含む。本発明は表示部4002、4003やその他
の信号回路に適用することが出来る。
4101、支持台4102、表示部4103等を含む。
本発明は表示部4103に適用することが出来る。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例1〜4のどのよ
うな組み合わせからなる構成を用いても実現することが
出来る
下に示すような基本的有意性を得ることが出来る。 (a)従来のTFTの作製プロセスに完全に適合した、
簡単な構造である。 (b)下地絶縁膜の膜厚と屈折率は、簡単に、かつ精密
に制御することが可能である。そのため、レーザビーム
の強度分布も、精密に位置制御しやすい。 (c)スリットなどの位置決めのために、レーザ照射装
置に特別なミクロンオーダーでの精密な位置決め技術は
不要であり、通常のレーザ照射装置をそのまま利用でき
る。 (d)以上の利点を満たした上で、位置制御した大粒径
の結晶粒を作製できる方法である。
号で開示した発明の一例を示す図。 (B)(A)の各点における温度履歴を示す図。
膜(A−type)の膜厚を変化させて、第2のサンプ
ルに対し、基板の裏面側から波長308nmのレーザビ
ームを照射したときの非晶質珪素膜に対する反射率と吸
収率を示す図。 (b)窒化酸化珪素膜(A−type)の膜厚を固定し
窒化珪素膜の膜厚を変化させて、第2のサンプルに対
し、基板の裏面側から波長308nmのレーザビームを
照射したときの非晶質珪素膜に対する反射率と吸収率を
示す図。
素膜(A−type)の膜厚を変化させて、第2のサン
プルに対し、基板の裏面側から波長532nmのレーザ
ビームを照射したときの非晶質珪素膜に対する反射率と
吸収率を示す図。 (b)窒化酸化珪素膜(A−type)の膜厚を固定し
窒化珪素膜の膜厚を変化させて、第2のサンプルに対
し、基板の裏面側から波長532nmのレーザビームを
照射したときの非晶質珪素膜に対する反射率と吸収率を
示す図。
の照射の例を示す図。
の照射の例を示す図。
の照射の例を示す図。
の照射の例を示す図。
060号で開示した発明の一例における固相結晶化開始
時間の比較を示す図。
の照射の例を示す図。
せ、第3のサンプルに対し、基板の裏面側から波長30
8nmのレーザビームを照射したときの非晶質珪素膜に
対する反射率と吸収率を示す図。 (b)下層窒化酸化珪素膜の屈折率を変化させ、第3の
サンプルに対し、、基板の裏面側から波長532nmの
レーザビームを照射したときの非晶質珪素膜に対する反
射率と吸収率を示す図。
を示す断面図。
を示す断面図。
を示す断面図。
製工程を示す断面図。
Claims (12)
- 【請求項1】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成する工程と、前記
第1の下地絶縁膜上に前記第1の下地絶縁膜とは屈折率
の異なる第2の下地絶縁膜を形成する工程と、前記第2
の下地絶縁膜を部分的にエッチングして複数の凹部を形
成する工程と、前記複数の凹部が形成された前記第2の
下地絶縁膜上に非晶質半導体膜を形成する工程と、前記
非晶質半導体膜にレーザビームを前記基板の裏面側また
は前記基板の表面側と裏面側の両側から照射して結晶質
半導体膜を形成する工程と、前記凹部上に形成された前
記結晶質半導体膜をチャネル形成領域としてTFTを形
成する工程と、を有することを特徴とする半導体装置の
作製方法。 - 【請求項2】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成する工程と、前記
第1の下地絶縁膜上に前記第1の下地絶縁膜とは屈折率
の異なる第2の下地絶縁膜を形成する工程と、前記第2
の下地絶縁膜を部分的にエッチングして複数の凸部を形
成する工程と、前記複数の凸部が形成された前記第2の
下地絶縁膜上に非晶質半導体膜を形成する工程と、前記
非晶質半導体膜にレーザビームを前記基板の裏面側また
は前記基板の表面側と裏面側の両側から照射して結晶質
半導体膜を形成する工程と、前記凸部上に形成された前
記結晶質半導体膜をチャネル形成領域としてTFTを形
成する工程と、を有することを特徴とする半導体装置の
作製方法。 - 【請求項3】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成する工程と、前記
第1の下地絶縁膜を部分的にエッチングして複数の凹部
を形成する工程と、前記複数の凹部が形成された前記第
1の下地絶縁膜上に前記第1の下地絶縁膜とは屈折率の
異なる第2の下地絶縁膜を形成する工程と、前記第2の
下地絶縁膜上に非晶質半導体膜を形成する工程と、前記
非晶質半導体膜にレーザビームを前記基板の裏面側また
は前記基板の表面側と裏面側の両側から照射して結晶質
半導体膜を形成する工程と、前記凹部上に形成された前
記結晶質半導体膜をチャネル形成領域としてTFTを形
成する工程と、を有することを特徴とする半導体装置の
作製方法。 - 【請求項4】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成する工程と、前記
第1の下地絶縁膜を部分的にエッチングして複数の凸部
を形成する工程と、前記複数の凸部が形成された前記第
1の下地絶縁膜上に前記第1の下地絶縁膜とは屈折率の
異なる第2の下地絶縁膜を形成する工程と、前記第2の
下地絶縁膜上に非晶質半導体膜を形成する工程と、前記
非晶質半導体膜にレーザビームを前記基板の裏面側また
は前記基板の表面側と裏面側の両側から照射して結晶質
半導体膜を形成する工程と、前記凸部上に形成された前
記結晶質半導体膜をチャネル形成領域としてTFTを形
成する工程と、を有することを特徴とする半導体装置の
作製方法。 - 【請求項5】 請求項1乃至4のいずれか一項におい
て、前記半導体装置は、液晶表示装置またはEL表示装
置であることを特徴とする半導体装置の作製方法。 - 【請求項6】 請求項1乃至4のいずれか一項におい
て、前記半導体装置は、携帯電話、ビデオカメラ、デジ
タルカメラ、プロジェクター、ゴーグル型ディスプレ
イ、パーソナルコンピュータ、DVDプレーヤー、電子
書籍、または携帯型情報端末であることを特徴とする半
導体装置の作製方法。 - 【請求項7】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成させ、前記第1の
下地絶縁膜上に前記第1の下地絶縁膜とは屈折率が異な
り、かつ複数の凹部を有する第2の下地絶縁膜を形成さ
せ、前記第2の下地絶縁膜上に非晶質半導体膜を形成さ
せ、前記非晶質半導体膜にレーザビームを照射して結晶
質半導体膜を形成させ、前記凹部上の前記結晶質半導体
膜をTFTのチャネル形成領域としたことを特徴とする
半導体装置。 - 【請求項8】 透光性を有する基板上に前記基板とは屈
折率の異なる第1の下地絶縁膜を形成させ、前記第1の
下地絶縁膜上に前記第1の下地絶縁膜とは屈折率が異な
り、かつ複数の凸部を有する第2の下地絶縁膜を形成さ
せ、前記第2の下地絶縁膜上に非晶質半導体膜を形成さ
せ、前記非晶質半導体膜にレーザビームを照射して結晶
質半導体膜を形成させ、前記凸部上の前記結晶質半導体
膜をTFTのチャネル形成領域としたことを特徴とする
半導体装置。 - 【請求項9】 透光性を有する基板上に前記基板とは屈
折率が異なり、かつ複数の凹部を有する第1の下地絶縁
膜を形成させ、前記第1の下地絶縁膜上に前記第1の下
地絶縁膜とは屈折率が異なる第2の下地絶縁膜を形成さ
せ、前記第2の下地絶縁膜上に非晶質半導体膜を形成さ
せ、前記非晶質半導体膜にレーザビームを照射して結晶
質半導体膜を形成させ、前記凹部上の前記結晶質半導体
膜をTFTのチャネル形成領域としたことを特徴とする
半導体装置。 - 【請求項10】 透光性を有する基板上に前記基板とは
屈折率が異なり、かつ複数の凸部を有する第1の下地絶
縁膜を形成させ、前記第1の下地絶縁膜上に前記第1の
下地絶縁膜とは屈折率が異なる第2の下地絶縁膜を形成
させ、前記第2の下地絶縁膜上に非晶質半導体膜を形成
させ、前記非晶質半導体膜にレーザビームを照射して結
晶質半導体膜を形成させ、前記凸部上の前記結晶質半導
体膜をTFTのチャネル形成領域としたことを特徴とす
る半導体装置。 - 【請求項11】 請求項7乃至10のいずれか一項に於
いて、前記半導体装置は、液晶表示装置またはEL表示
装置であることを特徴とする半導体装置。 - 【請求項12】 請求項7乃至10のいずれか一項に於
いて、前記半導体装置は、携帯電話、ビデオカメラ、デ
ジタルカメラ、プロジェクター、ゴーグル型ディスプレ
イ、パーソナルコンピュータ、DVDプレーヤー、電子
書籍、または携帯型情報端末であることを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001135737A JP4683761B2 (ja) | 2000-05-12 | 2001-05-07 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-139844 | 2000-05-12 | ||
JP2000139844 | 2000-05-12 | ||
JP2001135737A JP4683761B2 (ja) | 2000-05-12 | 2001-05-07 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002033330A true JP2002033330A (ja) | 2002-01-31 |
JP2002033330A5 JP2002033330A5 (ja) | 2008-05-22 |
JP4683761B2 JP4683761B2 (ja) | 2011-05-18 |
Family
ID=26591758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001135737A Expired - Fee Related JP4683761B2 (ja) | 2000-05-12 | 2001-05-07 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4683761B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003257864A (ja) * | 2001-12-28 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の生産システム |
JP2003297751A (ja) * | 2002-01-28 | 2003-10-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
JP2003330388A (ja) * | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2004006726A (ja) * | 2002-03-26 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置及び半導体表示装置の作製方法 |
JP2004088084A (ja) * | 2002-06-25 | 2004-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US7238965B2 (en) | 2003-04-17 | 2007-07-03 | Samsung Sdi Co., Ltd. | Thin film transistor and method for fabricating the same with step formed at certain layer |
JP2008153262A (ja) * | 2006-12-14 | 2008-07-03 | Mitsubishi Electric Corp | 薄膜半導体素子およびその製造方法 |
US7615384B2 (en) | 2002-03-26 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of manufacturing the same |
US7705357B2 (en) | 2002-03-05 | 2010-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel region in recess |
US7737506B2 (en) | 2002-01-28 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7749818B2 (en) | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7795734B2 (en) | 2002-01-28 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7863621B2 (en) | 2005-09-07 | 2011-01-04 | Samsung Mobile Display Co., Ltd. | Thin film transistor |
JP2011151382A (ja) * | 2009-12-21 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタとその作製方法 |
WO2013080248A1 (ja) * | 2011-11-29 | 2013-06-06 | パナソニック株式会社 | 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイ及び表示装置 |
JP2022070880A (ja) * | 2011-10-21 | 2022-05-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6331108A (ja) * | 1986-07-25 | 1988-02-09 | Citizen Watch Co Ltd | Soi素子の製造方法 |
JPH03286519A (ja) * | 1990-04-02 | 1991-12-17 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH07249779A (ja) * | 1994-03-11 | 1995-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH08293464A (ja) * | 1995-04-20 | 1996-11-05 | Sharp Corp | 半導体基板及び半導体装置の製造方法 |
JP2001127305A (ja) * | 1999-08-18 | 2001-05-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
2001
- 2001-05-07 JP JP2001135737A patent/JP4683761B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6331108A (ja) * | 1986-07-25 | 1988-02-09 | Citizen Watch Co Ltd | Soi素子の製造方法 |
JPH03286519A (ja) * | 1990-04-02 | 1991-12-17 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH07249779A (ja) * | 1994-03-11 | 1995-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH08293464A (ja) * | 1995-04-20 | 1996-11-05 | Sharp Corp | 半導体基板及び半導体装置の製造方法 |
JP2001127305A (ja) * | 1999-08-18 | 2001-05-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003257864A (ja) * | 2001-12-28 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の生産システム |
JP4627135B2 (ja) * | 2001-12-28 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置の生産方法 |
JP2003297751A (ja) * | 2002-01-28 | 2003-10-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US7795734B2 (en) | 2002-01-28 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7749818B2 (en) | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7737506B2 (en) | 2002-01-28 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7705357B2 (en) | 2002-03-05 | 2010-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel region in recess |
KR100979926B1 (ko) | 2002-03-05 | 2010-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체소자 및 그것을 사용한 반도체장치 |
US7615384B2 (en) | 2002-03-26 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of manufacturing the same |
JP2004006726A (ja) * | 2002-03-26 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置及び半導体表示装置の作製方法 |
US7453101B2 (en) | 2002-05-15 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with organic compound layer |
JP2003330388A (ja) * | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2004088084A (ja) * | 2002-06-25 | 2004-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP4503246B2 (ja) * | 2002-06-25 | 2010-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7674659B2 (en) | 2003-04-17 | 2010-03-09 | Samsung Mobile Display Co., Ltd. | Method for fabricating a thin film transistor |
US7238965B2 (en) | 2003-04-17 | 2007-07-03 | Samsung Sdi Co., Ltd. | Thin film transistor and method for fabricating the same with step formed at certain layer |
US7863621B2 (en) | 2005-09-07 | 2011-01-04 | Samsung Mobile Display Co., Ltd. | Thin film transistor |
JP2008153262A (ja) * | 2006-12-14 | 2008-07-03 | Mitsubishi Electric Corp | 薄膜半導体素子およびその製造方法 |
JP2011151382A (ja) * | 2009-12-21 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタとその作製方法 |
JP2022070880A (ja) * | 2011-10-21 | 2022-05-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2013080248A1 (ja) * | 2011-11-29 | 2013-06-06 | パナソニック株式会社 | 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイ及び表示装置 |
US8530900B2 (en) | 2011-11-29 | 2013-09-10 | Panasonic Corporation | Method for selectively forming crystalline silicon layer regions above gate electrodes |
Also Published As
Publication number | Publication date |
---|---|
JP4683761B2 (ja) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7510915B2 (en) | Semiconductor device and method of fabricating thereof | |
JP6709873B2 (ja) | 表示パネル、電子機器 | |
US6489222B2 (en) | Method of manufacturing a semiconductor device | |
US7498212B2 (en) | Laser annealing method and semiconductor device fabricating method | |
TWI272666B (en) | Semiconductor device and method of manufacturing the same | |
US7078321B2 (en) | Semiconductor device and method of manufacturing the same | |
US7759181B2 (en) | Method of manufacturing a semiconductor device | |
TWI390811B (zh) | 雷射照射方法及結晶系半導體膜的製造方法 | |
JP2003051446A (ja) | 半導体装置の作製方法 | |
US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
JP4683761B2 (ja) | 半導体装置の作製方法 | |
JP4780860B2 (ja) | 半導体装置の作製方法 | |
US7141823B2 (en) | Thin film transistor semiconductor device | |
JP2002057344A (ja) | 半導体装置の作製方法 | |
JP4397599B2 (ja) | 半導体装置の作製方法 | |
JP4986337B2 (ja) | 半導体装置の作製方法 | |
JP4683691B2 (ja) | 半導体装置の作製方法 | |
JP2003257864A (ja) | 半導体装置及び半導体装置の生産システム | |
JP2002353237A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |