JP2002031666A - Semiconductor device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To avoid an abnormal temperature rise at a burn-in test time without damaging the performance at a normal operation time and without complicating the design by suppressing power consumption. SOLUTION: In a state with a burn-in control signal inputted through a burn-in control terminal 16 at the burn-in test time, when any of temperature monitor circuits 12 detects a temperature exceeding a reference and outputs a temperature detection signal, an interface control circuit 14 supplies an output prohibition signal to an interface circuit 10. As a result, an output of the interface circuit 10 becomes a high impedance, and the power supply to a load of each interface circuit 10 is stopped. The power consumption at the interface circuits 10 is considerably reduced, so that the abnormal temperature rise of the semiconductor device 2 can be suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、バーンイン試験を
行う際に温度制御が可能な半導体装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device capable of controlling a temperature when performing a burn-in test.

【０００２】[0002]

【従来の技術】ＬＳＩなどの半導体装置は、製造後に、
潜在的な不良品を排除するため、バーンイン試験が行わ
れる。すなわち、製造直後の半導体装置を定格以上の厳
しい条件下、たとえば高温や高バイアス条件下で一定時
間動作させ、正しく動作しない半導体装置は、初期動作
不良を起こす可能性があるとして除去される。2. Description of the Related Art Semiconductor devices such as LSIs are manufactured after manufacturing.
Burn-in tests are performed to eliminate potential rejects. That is, the semiconductor device immediately after manufacture is operated under a severe condition exceeding the rating, for example, under a high temperature or a high bias condition for a certain period of time, and a semiconductor device that does not operate properly is removed because it may cause an initial operation failure.

【０００３】高温条件下のバーンイン試験における半導
体装置の温度Ｔｊは、炉の温度Ｔａ、半導体装置の消費
電力の直流成分による温度ΔＴｊＤＣ、ならびに動作周
波数に依存する消費電力による温度ΔＴｊＡＣにより決
まる。ところで、近年の半導体装置における高集積化お
よび高速化の結果、上記ΔＴｊＡＣによる半導体装置の
温度上昇が非常に大きくなり、バーンイン試験時にΔＴ
ｊＡＣの影響で半導体装置が異常に発熱し、そのまま放
置すると半導体装置のパッケージが溶け出したり、発火
する事態も招きかねない状態になる。A temperature Tj of a semiconductor device in a burn-in test under a high temperature condition is determined by a furnace temperature Ta, a temperature ΔTjDC due to a DC component of power consumption of the semiconductor device, and a temperature ΔTjAC due to power consumption depending on an operation frequency. By the way, as a result of recent high integration and high speed of the semiconductor device, the temperature rise of the semiconductor device due to the above-mentioned ΔTjAC becomes extremely large, and ΔTjAC becomes large during the burn-in test.
The semiconductor device generates abnormal heat under the influence of jAC, and if left unattended, the package of the semiconductor device may melt or ignite.

【０００４】そこで、バーンイン試験時に、冷却ガスを
半導体装置に噴射して上述のような異常発熱を抑えた
り、あるいは炉の温度Ｔａを低く設定するといった手法
が提案されている。しかし、冷却ガスの噴射や、炉の温
度Ｔａが適切でなかった場合には、半導体装置の温度が
十分に上昇せず、バーンイン試験が正しく行われないこ
とも起こ得る。そのため、冷却ガスの噴射量、または上
記Ｔａの最適値は、各半導体装置ごとに、あるいは半導
体装置の製造条件ごとに、計算を行って設定する必要が
あり、バーンイン試験を実施する上で効率が低下する原
因となる。[0004] Therefore, there has been proposed a method of injecting a cooling gas into the semiconductor device during the burn-in test to suppress the above-mentioned abnormal heat generation, or setting the furnace temperature Ta low. However, if the cooling gas is injected or the furnace temperature Ta is not appropriate, the temperature of the semiconductor device does not rise sufficiently, and the burn-in test may not be performed properly. Therefore, it is necessary to calculate and set the injection amount of the cooling gas or the optimum value of Ta for each semiconductor device or for each manufacturing condition of the semiconductor device. It may cause a decrease.

【０００５】このような問題を解決すべく、たとえば、
特開平６−２７３４９３号公報には、半導体チップの主
面を複数のブロックに分割し、各ブロックごとに電源供
給をオン・オフできる構成として、温度が異常に上昇し
た場合には電源を遮断して消費電力を抑え、温度上昇を
防止する手法が開示されている。図９はこの従来の温度
制御機能を備えた半導体装置を示す模式平面図である。
図９に示したように、半導体装置の半導体チップ１０２
の主面１０４は、マトリクス状に配列された多数のブロ
ック１０６に分割され、各ブロック１０６ごとに温度検
出器１０８と制御回路１１０が設けられている。そし
て、各ブロック１０６では、温度検出器１０８が検出し
た温度が基準を超えた場合には、制御回路１１０はブロ
ック１０６内に設けられた内部回路に供給する電源を遮
断し、その結果、消費電力が抑えられて温度の異常上昇
が防止される。To solve such a problem, for example,
Japanese Patent Application Laid-Open No. 6-273493 discloses a configuration in which a main surface of a semiconductor chip is divided into a plurality of blocks, and power supply is turned on / off for each block. A method for suppressing power consumption and preventing a rise in temperature is disclosed. FIG. 9 is a schematic plan view showing this conventional semiconductor device having a temperature control function.
As shown in FIG. 9, the semiconductor chip 102 of the semiconductor device
Is divided into a number of blocks arranged in a matrix, and a temperature detector and a control circuit 110 are provided for each block. Then, in each block 106, when the temperature detected by the temperature detector 108 exceeds the reference, the control circuit 110 cuts off the power supply to the internal circuit provided in the block 106, and as a result, And an abnormal rise in temperature is prevented.

【０００６】[0006]

【発明が解決しようとする課題】しかし、このような従
来技術では、通常動作時に各ブロック１０６内の内部回
路にはかならず制御回路１１０を通じて電力が供給され
るため、制御回路１１０を通さず直接内部回路に電源が
供給される場合に比べ、各内部回路に対する電源のイン
ピーダンスは高くなってしまう。そのため、内部回路が
例えばＣＭＯＳインバータ回路であったとすると、同イ
ンバータ回路を構成するＰＭＯＳがオン・オフする際
に、ＰＭＯＳの負荷に対する充放電が遅くなり、スイッ
チングスピードが低下する結果となる。また、制御回路
１１０が介在する結果、実際に内部回路に供給される電
源電圧は、本来の電源電圧より若干低下したものとなる
ため、内部回路を設計する際には、このような電圧降下
を考慮する必要があり、設計が複雑化する。However, in such a conventional technique, power is always supplied to the internal circuits in each block 106 through the control circuit 110 during normal operation. The impedance of the power supply for each internal circuit is higher than when power is supplied to the circuit. Therefore, assuming that the internal circuit is, for example, a CMOS inverter circuit, when the PMOS constituting the inverter circuit is turned on / off, charging / discharging of the load of the PMOS becomes slow, resulting in a reduction in switching speed. In addition, as a result of the interposition of the control circuit 110, the power supply voltage actually supplied to the internal circuit is slightly lower than the original power supply voltage. This must be taken into account, which complicates the design.

【０００７】本発明はこのような問題を解決するために
なされたもので、その目的は、通常動作時の性能を損な
わず、かつ設計の複雑化も招くことなく、バーンイン試
験時の異常な温度上昇を、消費電力を抑えることで回避
できる半導体装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to provide an abnormal temperature during a burn-in test without impairing the performance during normal operation and without complicating the design. It is an object of the present invention to provide a semiconductor device capable of avoiding an increase by suppressing power consumption.

【０００８】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するため、内部で生成された信号を高出力で外部に出
力するとともに、出力禁止信号が与えられたとき出力が
ハイインピーダンスとなる多数のインターフェース回路
と、温度制御回路とを半導体チップ上に備えた半導体装
置であって、前記温度制御回路は、前記半導体チップ上
に間隔をおいて配置され、検出した温度が基準温度を超
えた場合に温度検出信号を出力する複数の温度モニター
回路と、外部からバーンイン制御端子を通じてバーンイ
ン制御信号が入力され、かつ、いずれかの前記温度モニ
ター回路が前記温度検出信号を出力したとき前記インタ
ーフェース回路に前記出力禁止信号を供給するインター
フェース制御回路とを備えたことを特徴とする。According to the present invention, in order to achieve the above object, an internally generated signal is output to the outside at a high output, and the output becomes high impedance when an output inhibit signal is given. A semiconductor device comprising a large number of interface circuits and a temperature control circuit on a semiconductor chip, wherein the temperature control circuit is arranged at intervals on the semiconductor chip, and a detected temperature exceeds a reference temperature. A plurality of temperature monitor circuits that output a temperature detection signal in the case, a burn-in control signal is input from the outside through a burn-in control terminal, and the interface circuit is provided when any one of the temperature monitor circuits outputs the temperature detection signal. An interface control circuit for supplying the output inhibition signal.

【０００９】本発明の半導体装置では、インターフェー
ス制御回路は、バーンイン試験時にバーンイン制御端子
を通じてバーンイン制御信号が入力されている状態で、
いずれかの温度モニター回路が基準を超える温度を検出
して温度検出信号を出力したとき、インターフェース回
路に出力禁止信号を供給する。その結果、インターフェ
ース回路の出力はハイインピーダンスとなり、各インタ
ーフェース回路の負荷に対する電力供給が停止すること
から、インターフェース回路における消費電力はきわめ
て少なくなり、その結果、半導体装置の異常な温度上昇
が抑えられる。そして、本発明の半導体装置では、従来
のように半導体装置を構成する本来の回路に対し制御回
路などを介して電源が供給される構成ではないため、ス
イッチングスピードの低下や、電源電圧の低下に伴う設
計の複雑化の問題は発生しない。[0009] In the semiconductor device of the present invention, the interface control circuit operates in a state where the burn-in control signal is input through the burn-in control terminal during the burn-in test.
When any of the temperature monitor circuits detects a temperature exceeding the reference and outputs a temperature detection signal, it supplies an output inhibition signal to the interface circuit. As a result, the output of the interface circuit becomes high impedance, and power supply to the load of each interface circuit is stopped. Therefore, power consumption in the interface circuit is extremely reduced, and as a result, an abnormal rise in temperature of the semiconductor device is suppressed. In the semiconductor device of the present invention, power is not supplied to an original circuit constituting the semiconductor device through a control circuit or the like as in the conventional case. The accompanying problem of design complexity does not occur.

【００１０】[0010]

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による半導体
装置の一例を示す模式平面図、図２は図１の半導体装置
を構成する温度モニター回路を示す回路図である。図１
に示した半導体装置２を構成する半導体チップ４の主面
５は内部素子領域６と外部素子領域８とに分けられ、内
部素子領域６には半導体装置２としての本来の機能を実
現する各種の内部回路が形成され、外部素子領域８に
は、上記内部回路で生成された信号を半導体装置２の外
部に出力したり、あるいは外部から上記内部回路に信号
を供給するためのインターフェースに係わる回路が形成
されている。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a schematic plan view showing an example of the semiconductor device according to the present invention, and FIG. 2 is a circuit diagram showing a temperature monitor circuit constituting the semiconductor device of FIG. Figure 1
The main surface 5 of the semiconductor chip 4 constituting the semiconductor device 2 shown in FIG. 1 is divided into an internal element region 6 and an external element region 8, and the internal element region 6 includes various types of elements that realize the original function of the semiconductor device 2. An internal circuit is formed, and a circuit related to an interface for outputting a signal generated by the internal circuit to the outside of the semiconductor device 2 or supplying a signal from the outside to the internal circuit is formed in the external element region 8. Is formed.

【００１１】本実施の形態例の半導体装置２は、高出力
で外部に信号を出力するとともに、出力禁止信号が与え
られたとき出力がハイインピーダンスとなる３−ｓｔａ
ｔｅ構成の多数のインターフェース回路１０備え、これ
らのインターフェース回路１０は外部素子領域８に配置
されている。なお、図１では、図面が必要以上に複雑に
なることを避けるため、４つのインターフェース回路１
０のみが示されている。一方、半導体装置２の内部素子
領域６には、相互に間隔をおいて配置され、検出した温
度が基準温度（本実施の形態例では一例として１２５°
Ｃ）を超えた場合に温度検出信号を出力する複数の温度
モニター回路１２が配置されている。The semiconductor device 2 according to the present embodiment outputs a signal to the outside at a high output, and the output becomes high impedance when an output inhibit signal is given.
A large number of interface circuits 10 having a te configuration are provided, and these interface circuits 10 are arranged in the external element region 8. In FIG. 1, four interface circuits 1 are used to prevent the drawing from becoming unnecessarily complicated.
Only 0s are shown. On the other hand, in the internal element region 6 of the semiconductor device 2, the detected temperature is set to be equal to the reference temperature (for example, 125 ° C. in the present embodiment).
A plurality of temperature monitoring circuits 12 that output a temperature detection signal when the temperature exceeds C) are arranged.

【００１２】また、本実施の形態例では、内部素子領域
６と外部素子領域８との境界部に、インターフェース制
御回路１４が各インターフェース回路１０ごとに配置さ
れている。このインターフェース制御回路１４は、バー
ンイン制御端子１６を通じてバーンイン制御信号が半導
体装置２の外部から入力され、かつ、いずれかの温度モ
ニター回路１２が温度検出信号を出力したときインター
フェース回路１０に出力禁止信号を供給する。In this embodiment, an interface control circuit 14 is arranged for each interface circuit 10 at the boundary between the internal element region 6 and the external element region 8. The interface control circuit 14 outputs an output inhibition signal to the interface circuit 10 when a burn-in control signal is input from outside the semiconductor device 2 through the burn-in control terminal 16 and any one of the temperature monitor circuits 12 outputs a temperature detection signal. Supply.

【００１３】そして、温度モニター回路１２の出力は、
図１に示したようにすべてワイヤードＯＲ接続されてい
る。また、温度モニター回路１２は、図２に示したよう
に、温度センサー１８と、温度センサー１８が出力する
電圧を基準電圧と比較する比較回路２０とにより構成さ
れている。温度センサー１８は、トランジスタ２２およ
び抵抗２６、２８により構成され、トランジスタ２２の
コレクタは電源ＶＣＣに接続され、ベースは抵抗２６を
通じて電源ＶＣＣに、エミッタは抵抗２８を通じてグラ
ンドに接続されている。図３はトランジスタ２２のベー
ス・エミッタ間の順方向降下電圧およびエミッタ電圧の
温度変化を示すグラフである。図中、横軸は温度を表
し、縦軸は電圧を表している。そして、直線３０はベー
ス・エミッタ間の順方向降下電圧、直線３２はエミッタ
電圧を示している。図３の直線３０で示したように、ト
ランジスタ２２のベース・エミッター間の順方向降下電
圧は温度が上昇すると低下するという特性を有し、した
がって温度が上昇すると、温度センサー１８の出力であ
るトランジスタ２２のエミッタ電圧は、直線３２で示し
たように、上昇する。The output of the temperature monitor circuit 12 is
As shown in FIG. 1, all are wired OR connected. Further, as shown in FIG. 2, the temperature monitor circuit 12 includes a temperature sensor 18 and a comparison circuit 20 that compares a voltage output from the temperature sensor 18 with a reference voltage. The temperature sensor 18 includes a transistor 22 and resistors 26 and 28. The collector of the transistor 22 is connected to the power supply VCC, the base is connected to the power supply VCC through the resistor 26, and the emitter is connected to the ground through the resistor 28. FIG. 3 is a graph showing a temperature change of the forward voltage drop between the base and the emitter of the transistor 22 and the emitter voltage. In the figure, the horizontal axis represents temperature, and the vertical axis represents voltage. A straight line 30 indicates a forward drop voltage between the base and the emitter, and a straight line 32 indicates the emitter voltage. As shown by the straight line 30 in FIG. 3, the forward voltage drop between the base and the emitter of the transistor 22 has a characteristic that it decreases when the temperature rises, and therefore, when the temperature rises, the transistor which is the output of the temperature sensor 18 The emitter voltage at 22 rises, as shown by line 32.

【００１４】一方、比較回路２０は、トランジスタ３
４、３６、３８、定電流源４０、ならびに抵抗４２、４
４により構成され、ＥＣＬバッファ回路の構造となって
いる。トランジスタ３４のベースはトランジスタ２２の
エミッタに接続され、コレクタは抵抗４２を通じて電源
ＶＣＣに接続されている。また、トランジスタ３４、３
６のエミッタはともに定電流源４０の一方の端子に接続
され、定電流源４０のもう一方の端子はグランド接続さ
れている。トランジスタ３６のコレクタは抵抗４４を通
じてＶＣＣに接続されるとともにトランジスタ３８のベ
ースに接続され、トランジスタ３８のコレクタは電源Ｖ
ＣＣに、エミッタは出力端子４６に接続されている。そ
して、トランジスタ３６のベースには、基準温度１２５
°Ｃに対応する基準電圧Ｖｒが印加されている。On the other hand, the comparison circuit 20 includes the transistor 3
4, 36, 38, constant current source 40, and resistors 42, 4
4 and has the structure of an ECL buffer circuit. The base of the transistor 34 is connected to the emitter of the transistor 22, and the collector is connected to the power supply VCC through the resistor 42. In addition, transistors 34, 3
The emitters 6 are both connected to one terminal of a constant current source 40, and the other terminal of the constant current source 40 is grounded. The collector of transistor 36 is connected to VCC through resistor 44 and to the base of transistor 38, and the collector of transistor 38 is connected to power supply V
At CC, the emitter is connected to output terminal 46. The reference temperature 125
A reference voltage Vr corresponding to ° C is applied.

【００１５】基準電圧Ｖｒは、半導体装置２の外部から
供給してもよく、また半導体装置２内部で発生してトラ
ンジスタ３６に供給してもよい。また、半導体装置２内
部で発生する場合は、ＥＣＬ−１００Ｋレベルの電圧発
生回路を用いれば、温度に対して安定な電圧が得られ、
好都合である。The reference voltage Vr may be supplied from outside the semiconductor device 2, or may be generated inside the semiconductor device 2 and supplied to the transistor 36. In addition, when the voltage is generated inside the semiconductor device 2, a voltage stable with respect to temperature can be obtained by using a voltage generation circuit of an ECL-100K level.
It is convenient.

【００１６】各インターフェース制御回路１４は、図１
に示したように、本実施の形態例では２入力のＮＡＮＤ
回路４８により構成されている。ＮＡＮＤ回路４８の一
方の入力端子はすべてバーンイン制御端子１６に接続さ
れ、もう一方１の入力端子は、すべて温度モニター回路
１２の出力端子に接続されている。Each interface control circuit 14 corresponds to FIG.
As shown in FIG. 1, in the present embodiment, a two-input NAND
It is constituted by a circuit 48. One input terminal of the NAND circuit 48 is all connected to the burn-in control terminal 16, and the other input terminal is all connected to the output terminal of the temperature monitor circuit 12.

【００１７】次に、このように構成された半導体装置２
の動作について説明する。図４は比較回路２０の出力の
温度による変化を示すグラフ、図５の（Ａ）ないし
（Ｃ）は、それぞれ温度モニター回路１２、ＮＡＮＤ回
路４８、ならびにインターフェース回路１０の各出力の
温度による変化を示すグラフである。本実施の形態例の
半導体装置２に対してバーンイン試験を行う場合には、
まずバーンイン制御端子１６を通じバーンイン制御信号
としてハイレベルの信号を入力する。これによりＮＡＮ
Ｄ回路４８の一方の入力端子はすべてハイレベルとなっ
て、各インターフェース回路１０の出力を制御可能な状
態となる。Next, the semiconductor device 2 thus configured
Will be described. FIG. 4 is a graph showing a change in the output of the comparison circuit 20 with temperature, and FIGS. 5A to 5C show changes in the temperature of each output of the temperature monitor circuit 12, the NAND circuit 48, and the interface circuit 10, respectively. It is a graph shown. When performing a burn-in test on the semiconductor device 2 of the present embodiment,
First, a high-level signal is input as a burn-in control signal through the burn-in control terminal 16. With this, NAN
All the one input terminals of the D circuit 48 become high level, and the output of each interface circuit 10 can be controlled.

【００１８】半導体装置２の温度が１２５°Ｃ以下の場
合には、どの温度センサー１８においても、トランジス
タ２２のエミッタ電圧は、比較回路２０のトランジスタ
３６のベースに与えられた基準電圧Ｖｒより低く、した
がって、トランジスタ３６のコレクタ電圧も低電圧であ
り、トランジスタ３８はオフ状態であるため、比較回路
２０の出力端子４６はローレベルとなっている。その結
果、ＮＡＮＤ回路４８のもう一方の入力端子はすべてロ
ーレベルとなる。よって、各インターフェース回路１０
には、出力禁止信号としてのローレベルの信号が対応す
るＮＡＮＤ回路４８から供給されず、各インターフェー
ス回路１０は通常通りに動作して、外部に接続された負
荷をドライブする。When the temperature of the semiconductor device 2 is 125 ° C. or lower, the emitter voltage of the transistor 22 is lower than the reference voltage Vr applied to the base of the transistor 36 of the comparison circuit 20 in any of the temperature sensors 18. Accordingly, the collector voltage of the transistor 36 is also low, and the transistor 38 is off, so that the output terminal 46 of the comparison circuit 20 is at low level. As a result, all the other input terminals of the NAND circuit 48 are at the low level. Therefore, each interface circuit 10
Is not supplied from the corresponding NAND circuit 48 as an output prohibition signal, and each interface circuit 10 operates as usual to drive a load connected to the outside.

【００１９】一方、半導体装置２の異常発熱により半導
体装置２の温度が局部的に、あるいは全体的に１２５°
Ｃを超えると、いずれかの温度センサー１８において、
トランジスタ２２のエミッタ電圧が、比較回路２０のト
ランジスタ３６のベースに与えられた基準電圧Ｖｒより
高くなり、トランジスタ３６のコレクタ電圧も高電圧と
なって、トランジスタ３８はオン状態となり、比較回路
２０の出力、すなわち温度モニター回路１２のワイヤー
ドＯＲ出力は、それぞれ図４および図５の（Ａ）に示し
たようにハイレベルとなる。そのため、各ＮＡＮＤ回路
４８の２つの入力端子はともにハイレベルとなり、各イ
ンターフェース回路１０には、図５の（Ｂ）に示したよ
うに、出力禁止信号としてのローレベルの信号が対応す
るＮＡＮＤ回路４８から供給される。その結果、すべて
のインターフェース回路１０は、図５の（Ｃ）に示した
ように、それぞれの出力をハイインピーダンスとして、
外部に接続された負荷のドライブを停止する。これによ
りインターフェース回路１０による消費電力は大幅に低
下し、インターフェース回路１０における発熱が減少し
て、半導体装置２の温度が低下し、異常発熱が解消され
る。On the other hand, due to abnormal heat generation of the semiconductor device 2, the temperature of the semiconductor device 2 is locally or entirely 125 °.
When the temperature exceeds C, in one of the temperature sensors 18,
The emitter voltage of the transistor 22 becomes higher than the reference voltage Vr applied to the base of the transistor 36 of the comparison circuit 20, the collector voltage of the transistor 36 becomes high, and the transistor 38 is turned on. That is, the wired OR output of the temperature monitor circuit 12 becomes a high level as shown in FIGS. Therefore, the two input terminals of each NAND circuit 48 are both at a high level, and each interface circuit 10 is provided with a corresponding NAND circuit corresponding to a low-level signal as an output inhibition signal, as shown in FIG. Supplied from 48. As a result, as shown in FIG. 5C, all the interface circuits 10 set their outputs to high impedance and
Stop driving of externally connected load. As a result, power consumption by the interface circuit 10 is significantly reduced, heat generation in the interface circuit 10 is reduced, the temperature of the semiconductor device 2 is reduced, and abnormal heat generation is eliminated.

【００２０】また、本実施の形態例では、従来のように
半導体装置２を構成する本来の回路に対し制御回路など
を介して電源が供給される構成ではないため、スイッチ
ングスピードの低下や、電源電圧の低下に伴う設計の複
雑化の問題は発生しない。Further, in the present embodiment, since the power is not supplied to the original circuit constituting the semiconductor device 2 through a control circuit or the like as in the prior art, the switching speed is reduced and the power supply is not supplied. The problem of design complication due to the voltage drop does not occur.

【００２１】次に、本発明の第２の実施の形態例につい
て説明する。図６は温度モニター回路の他の例を示す回
路図、図７は図６の温度モニター回路を構成するリング
オシレータの遅延時間の温度特性を示すグラフ、図８の
（Ａ）ないし（Ｅ）は、図６の温度モニター回路の動作
を示すタイミングチャートである。Next, a second embodiment of the present invention will be described. FIG. 6 is a circuit diagram showing another example of the temperature monitor circuit, FIG. 7 is a graph showing the temperature characteristics of the delay time of the ring oscillator constituting the temperature monitor circuit of FIG. 6, and FIGS. 7 is a timing chart showing the operation of the temperature monitor circuit of FIG.

【００２２】第２の実施の形態例は、図６に示したよう
な構成の温度モニター回路を用いる点で上記実施の形態
例と異なっている。図６の温度モニター回路５０は、温
度により発振周波数が変化する発振回路５２と、発振回
路５２の発振周波数を基準周波数と比較する周波数比較
回路５４とにより構成されている。そして、発振回路５
２は、図６に示したように、複数のゲート回路を含むリ
ングオシレータにより構成されている。発振回路５２
は、直列接続された複数のインバータ回路５６を含み、
最後のインバータ回路５６の出力は、ＮＡＮＤ回路５８
を通じて最初のインバータ回路５６に帰還している。入
力端子６０はバッファ回路６２の入力端子に接続され、
バッファ回路６２の出力端子はＮＡＮＤ回路５８のもう
一方の入力端子に接続されている。The second embodiment differs from the above-described embodiment in that a temperature monitor circuit having a configuration as shown in FIG. 6 is used. The temperature monitor circuit 50 in FIG. 6 includes an oscillation circuit 52 whose oscillation frequency changes according to the temperature, and a frequency comparison circuit 54 that compares the oscillation frequency of the oscillation circuit 52 with a reference frequency. And the oscillation circuit 5
2, is configured by a ring oscillator including a plurality of gate circuits, as shown in FIG. Oscillation circuit 52
Includes a plurality of inverter circuits 56 connected in series,
The output of the last inverter circuit 56 is a NAND circuit 58
Through to the first inverter circuit 56. The input terminal 60 is connected to the input terminal of the buffer circuit 62,
The output terminal of the buffer circuit 62 is connected to the other input terminal of the NAND circuit 58.

【００２３】また、最終段のインバータ回路５６の出力
端子は、分周器となる３段のフリップフロップ回路６４
の最初のフリップフロップ回路６４のクロック端子Ｃに
接続されている。各フリップフロップ回路６４の出力端
子ＱＢは、それぞれ自身の入力端子Ｄに接続され、また
次段のフリップフロップ回路６４のクロック入力端子Ｃ
に接続されている。The output terminal of the final-stage inverter circuit 56 is connected to a three-stage flip-flop circuit 64 serving as a frequency divider.
Is connected to the clock terminal C of the first flip-flop circuit 64. The output terminal QB of each flip-flop circuit 64 is connected to its own input terminal D, and the clock input terminal C of the next-stage flip-flop circuit 64
It is connected to the.

【００２４】そして、最終段のフリップフロップ回路６
４の出力端子はバッファ回路６６の入力端子に接続さ
れ、バッファ回路６６の出力端子が発振回路５２の出力
端子となっている。一方、周波数比較回路５４は、フリ
ップフロップ回路６８から成り、そのクロック入力端子
Ｃはバッファ回路６６の出力端子に接続されている。ま
た、フリップフロップ回路６８のデータ入力端子Ｄは入
力端子７０に接続され、出力端子Ｑは出力端子７２に接
続されている。The final stage flip-flop circuit 6
4 is connected to the input terminal of the buffer circuit 66, and the output terminal of the buffer circuit 66 is the output terminal of the oscillation circuit 52. On the other hand, the frequency comparison circuit 54 includes a flip-flop circuit 68, and its clock input terminal C is connected to the output terminal of the buffer circuit 66. The data input terminal D of the flip-flop circuit 68 is connected to the input terminal 70, and the output terminal Q is connected to the output terminal 72.

【００２５】このような構成において、入力端子６０よ
りトリガ信号を入力すると、リングオシレータにより構
成された発振回路５２は発振を開始し、一定の周波数で
発振するが、温度が上昇すると、直列接続されたインバ
ータ回路５６における信号伝達遅延時間が、図７に示し
たように長くなるため、発振回路５２の発振周波数は低
くなる。図８の（Ｂ）は温度が低い場合の発振回路５２
の出力波形を示し、（Ｄ）は温度が高い場合の発振回路
５２の出力波形を示している。In such a configuration, when a trigger signal is input from the input terminal 60, the oscillation circuit 52 constituted by the ring oscillator starts oscillating and oscillates at a constant frequency. Since the signal transmission delay time in the inverter circuit 56 becomes longer as shown in FIG. 7, the oscillation frequency of the oscillation circuit 52 becomes lower. FIG. 8B shows an oscillation circuit 52 when the temperature is low.
(D) shows the output waveform of the oscillation circuit 52 when the temperature is high.

【００２６】したがって、周波数比較回路５４の入力端
子７０に、例えば図８の（Ａ）に示したようなクロック
信号を入力しておくと、温度が低い場合には、発振回路
５２の出力信号の立ち上がりで、入力端子７０のクロッ
ク信号がフリップフロップ回路６８に保持されるため、
温度が低く発振回路５２の発振周波数が高い場合には、
フリップフロップ回路６８が出力端子７２を通じて出力
する信号は、図８の（Ｃ）のように、ローレベルとな
り、一方、温度が高く発振回路５２の発振周波数が低い
場合には、出力信号は、図８の（Ｅ）のように、ハイレ
ベルとなる。Therefore, when a clock signal such as that shown in FIG. 8A is input to the input terminal 70 of the frequency comparison circuit 54, if the temperature is low, the output signal of the oscillation circuit 52 is At the rising edge, the clock signal of the input terminal 70 is held in the flip-flop circuit 68,
When the temperature is low and the oscillation frequency of the oscillation circuit 52 is high,
The signal output from the flip-flop circuit 68 through the output terminal 72 is at a low level as shown in FIG. 8C. On the other hand, when the temperature is high and the oscillation frequency of the oscillation circuit 52 is low, the output signal is As shown in (E) of FIG.

【００２７】そのため、入力端子７０に入力するクロッ
ク信号の周期を適切に設定することで、例えば温度が１
２５°Ｃ以下か否かに応じて出力端子７２の信号レベル
はローレベルまたはハイレベルに変化する。よって、こ
のような温度モニター回路５０を、上記温度モニター回
路１２の代わりに用いることが可能である。For this reason, by appropriately setting the cycle of the clock signal input to the input terminal 70, for example, when the temperature becomes 1
The signal level of the output terminal 72 changes to low level or high level depending on whether the temperature is 25 ° C. or less. Therefore, such a temperature monitor circuit 50 can be used in place of the temperature monitor circuit 12.

【００２８】[0028]

【発明の効果】以上説明したように本発明の半導体装置
では、インターフェース制御回路は、バーンイン試験時
にバーンイン制御端子を通じてバーンイン制御信号が入
力されている状態で、いずれかの温度モニター回路が基
準を超える温度を検出して温度検出信号を出力したと
き、インターフェース回路に出力禁止信号を供給する。
その結果、インターフェース回路の出力はハイインピー
ダンスとなり、各インターフェース回路の負荷に対する
電力供給が停止することから、インターフェース回路に
おける消費電力はきわめて少なくなり、その結果、半導
体装置の異常な温度上昇が抑えられる。そして、本発明
の半導体装置では、従来のように半導体装置を構成する
本来の回路に対し制御回路などを介して電源が供給され
る構成ではないため、スイッチングスピードの低下や、
電源電圧の低下に伴う設計の複雑化の問題は発生しな
い。As described above, in the semiconductor device of the present invention, in the interface control circuit, when a burn-in control signal is input through the burn-in control terminal during the burn-in test, one of the temperature monitor circuits exceeds the reference. When a temperature is detected and a temperature detection signal is output, an output inhibition signal is supplied to the interface circuit.
As a result, the output of the interface circuit becomes high impedance, and power supply to the load of each interface circuit is stopped. Therefore, power consumption in the interface circuit is extremely reduced, and as a result, an abnormal rise in temperature of the semiconductor device is suppressed. In the semiconductor device of the present invention, power is not supplied to the original circuit constituting the semiconductor device through a control circuit or the like as in the conventional case, so that the switching speed decreases,
The problem of complication of the design due to the decrease in the power supply voltage does not occur.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明による半導体装置の一例を示す模式平面
図である。FIG. 1 is a schematic plan view showing an example of a semiconductor device according to the present invention.

【図２】図１の半導体装置を構成する温度モニター回路
を示す回路図である。FIG. 2 is a circuit diagram showing a temperature monitor circuit constituting the semiconductor device of FIG. 1;

【図３】トランジスタのベース・エミッタ間の順方向降
下電圧およびエミッタ電圧の温度変化を示すグラフであ
る。FIG. 3 is a graph showing a temperature change of a forward drop voltage between a base and an emitter and an emitter voltage of a transistor.

【図４】比較回路の出力の温度による変化を示すグラフ
である。FIG. 4 is a graph showing a change in the output of the comparison circuit with temperature.

【図５】（Ａ）ないし（Ｃ）は、それぞれ温度モニター
回路、ＮＡＮＤ回路、ならびにインターフェース回路の
各出力の温度による変化を示すグラフである。FIGS. 5A to 5C are graphs showing changes of respective outputs of a temperature monitor circuit, a NAND circuit, and an interface circuit with temperature.

【図６】温度モニター回路の他の例を示す回路図であ
る。FIG. 6 is a circuit diagram showing another example of the temperature monitor circuit.

【図７】図６の温度モニター回路を構成するリングオシ
レータの遅延時間の温度特性を示すグラフである。FIG. 7 is a graph showing a temperature characteristic of a delay time of a ring oscillator included in the temperature monitor circuit of FIG. 6;

【図８】（Ａ）ないし（Ｅ）は、図６の温度モニター回
路の動作を示すタイミングチャートである。FIGS. 8A to 8E are timing charts showing the operation of the temperature monitor circuit of FIG. 6;

【図９】従来の温度制御機能を備えた半導体装置を示す
模式平面図である。FIG. 9 is a schematic plan view showing a conventional semiconductor device having a temperature control function.

【符号の説明】[Explanation of symbols]

２……半導体装置、４……半導体チップ、６……内部素
子領域、８……外部素子領域、１０……インターフェー
ス回路、１２……温度モニター回路、１４……インター
フェース制御回路、１６……バーンイン制御端子、１８
……温度センサー、２０……比較回路、２２……トラン
ジスタ、２６……抵抗、２８……抵抗、３０……直線、
３２……直線、３４……トランジスタ、３６……トラン
ジスタ、３８……トランジスタ、４０……定電流源、４
２……抵抗、４４……抵抗、４６……出力端子、４８…
…ＮＡＮＤ回路、５０……温度モニター回路、５２……
発振回路、５４……周波数比較回路、５６……インバー
タ回路、５８……ＮＡＮＤ回路、６０……入力端子、６
２……バッファ回路、６４……フリップフロップ回路、
６６……バッファ回路、６８……フリップフロップ回
路、７０……入力端子、７２……出力端子、１０２……
半導体チップ、１０４……主面、１０６……ブロック、
１０８……温度検出器、１１０……制御回路。2 semiconductor device, 4 semiconductor chip, 6 internal element area, 8 external element area, 10 interface circuit, 12 temperature monitor circuit, 14 interface control circuit, 16 burn-in Control terminal, 18
... temperature sensor, 20 ... comparison circuit, 22 ... transistor, 26 ... resistor, 28 ... resistor, 30 ... straight line,
32 ... straight line, 34 ... transistor, 36 ... transistor, 38 ... transistor, 40 ... constant current source, 4
2 ... resistance, 44 ... resistance, 46 ... output terminal, 48 ...
... NAND circuit, 50 ... Temperature monitor circuit, 52 ...
Oscillation circuit 54 Frequency comparison circuit 56 Inverter circuit 58 NAND circuit 60 Input terminal 6
2 ... Buffer circuit, 64 ... Flip-flop circuit,
66 buffer circuit, 68 flip-flop circuit, 70 input terminal, 72 output terminal, 102
Semiconductor chip, 104, main surface, 106, block,
108 temperature detector, 110 control circuit.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 内部で生成された信号を高出力で外部に
出力するとともに、出力禁止信号が与えられたとき出力
がハイインピーダンスとなる多数のインターフェース回
路と、温度制御回路とを半導体チップ上に備えた半導体
装置であって、 前記温度制御回路は、 前記半導体チップ上に間隔をおいて配置され、検出した
温度が基準温度を超えた場合に温度検出信号を出力する
複数の温度モニター回路と、 外部からバーンイン制御端子を通じてバーンイン制御信
号が入力され、かつ、いずれかの前記温度モニター回路
が前記温度検出信号を出力したとき前記インターフェー
ス回路に前記出力禁止信号を供給するインターフェース
制御回路とを備えたことを特徴とする半導体装置。1. A semiconductor device comprising: a plurality of interface circuits which output internally generated signals at a high output to the outside and output a high impedance when an output inhibit signal is given; and a temperature control circuit on a semiconductor chip. A semiconductor device comprising: a plurality of temperature monitor circuits arranged at intervals on the semiconductor chip, wherein the temperature control circuit outputs a temperature detection signal when a detected temperature exceeds a reference temperature; A burn-in control signal is input from the outside through a burn-in control terminal, and an interface control circuit that supplies the output inhibition signal to the interface circuit when any of the temperature monitoring circuits outputs the temperature detection signal. A semiconductor device characterized by the above-mentioned. 【請求項２】 前記温度モニター回路の出力はワイヤー
ドＯＲ接続されていることを特徴とする請求項１記載の
半導体装置。2. The semiconductor device according to claim 1, wherein outputs of said temperature monitor circuit are connected by a wired OR connection. 【請求項３】 前記温度モニター回路は、温度センサー
と、前記温度センサーが出力する電圧を基準電圧と比較
する比較回路とにより構成されていることを特徴とする
請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the temperature monitor circuit includes a temperature sensor and a comparison circuit that compares a voltage output from the temperature sensor with a reference voltage. 【請求項４】 前記温度センサーは、トランジスタのベ
ース・エミッター間の順方向降下電圧が温度により変化
することにもとづいて温度を検出することを特徴とする
請求項３記載の半導体装置。4. The semiconductor device according to claim 3, wherein said temperature sensor detects the temperature based on a change in a forward voltage drop between a base and an emitter of the transistor depending on the temperature. 【請求項５】 前記温度モニター回路は、温度により発
振周波数が変化する発振回路と、前記発振回路の発振周
波数を基準周波数と比較する周波数比較回路とにより構
成されていることを特徴とする請求項１記載の半導体装
置。5. The temperature monitoring circuit according to claim 1, wherein the temperature monitoring circuit includes an oscillation circuit whose oscillation frequency changes according to temperature, and a frequency comparison circuit that compares the oscillation frequency of the oscillation circuit with a reference frequency. 2. The semiconductor device according to 1. 【請求項６】 前記発振回路は複数のゲート回路を含む
リングオシレータにより構成されていることを特徴とす
る請求項５記載の半導体装置。6. The semiconductor device according to claim 5, wherein said oscillation circuit comprises a ring oscillator including a plurality of gate circuits.