JP2002030436A - タングステンcvdにおけるフッ素汚染の減少 - Google Patents

タングステンcvdにおけるフッ素汚染の減少

Info

Publication number
JP2002030436A
JP2002030436A JP2001136695A JP2001136695A JP2002030436A JP 2002030436 A JP2002030436 A JP 2002030436A JP 2001136695 A JP2001136695 A JP 2001136695A JP 2001136695 A JP2001136695 A JP 2001136695A JP 2002030436 A JP2002030436 A JP 2002030436A
Authority
JP
Japan
Prior art keywords
tungsten
layer
gas
chamber
argon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001136695A
Other languages
English (en)
Inventor
Scott Brad Herner
ブラッド ハーナー スコット
Sandeep A Desai
エイ デサイ サンディープ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002030436A publication Critical patent/JP2002030436A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14Deposition of only one other metal element
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 基板処理チャンバに配置される基板上にフッ
素汚染を防止しながらタングステン膜を堆積させるため
の化学気相成長法。 【解決手段】 この方法は、核生成およびバルク堆積タ
ングステン層を堆積させる段階を含む。核生成層は、六
フッ化タングステン、シラン、分子水素およびアルゴン
を含みアルゴンに対する分子水素の流量比が約1.5:
1であり、また六フッ化タングステンの分圧が0.5ト
ルに等しいかまったはそれ以下である第1の処理ガス
を、前記基板処理チャンバ中へ流すことによって堆積さ
れる。バルク堆積層はその後、六フッ化タングステンお
よび還元剤を含む第2の処理ガスを基板処理チャンバ内
へ流すことによって、核生成層を覆って堆積される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路製造に関
する。より詳細には、本発明は、タングステン(W)膜
を堆積させるための方法と装置とを含む技法を提供す
る。
【0002】
【従来の技術】半導体基板を覆ってタングステンを堆積
させることは、ある種の集積回路(IC)構造を形成す
る上での一般的な段階である。例えば、化学気相成長
(CVD)技法によって堆積されるタングステンは、半
導体基板部分に対して電気的なコンタクトを設けるため
に一般的に使用される。これら電気的なコンタクトは、
基板を覆って形成される、酸化ケイ素層のような絶縁層
における開口部を通して一般的に設けられる。1つの一
般的な、垂直の相互接続膜スタックは、コンタクト用の
チタン(Ti)膜を含み、それに薄い窒化チタン(Ti
N)拡散障壁膜、および厚めのCVDタングステン膜が
続き、多くのビアを充填し、そして導電膜としての役を
果たす。タングステンCVDは、特に高アスペクト比
(HAR)ビアにおける優れたステップ・カバレージ、
および堆積させられたタングステン膜にとっての高堆積
速度を実現する。
【0003】半導体工業においてタングステン膜を堆積
させるために使用されてきた1つのCVD技法は、先駆
ガスとして六フッ化タングステン(WF6)および水素
還元剤を使用する。この成長技法を使用する1つの知ら
れている方法は、2つの主要な段階、即ち核生成および
バルク堆積を含む。核生成段階は、次の膜にとって成長
拠点としての役を果たすシラン還元(SiH4)タング
ステンの薄い層を成長させる。WF6およびSiH4の他
に、核生成段階で使用される処理ガスは、分子水素(H
2)、窒素(N2)およびアルゴンを含むことができる。
バルク堆積段階がその次に使用され、WF6、H2、N2
およびArを含む処理ガスからタングステン膜を形成す
る。
【0004】集積回路技術における進歩によって素子寸
法の縮小が引き起こされ、またチップ寸法および複雑さ
が増大するにつれて、以前は問題であると考えられなか
った事柄が関心事になってきた。かつてのそのような事
柄は、タングステン堆積プロセスの間のフッ素汚染であ
る。タングステン・ビアにおけるフッ素汚染は、タング
ステンCVD用にWF6が使用される場合、生じる。膜
スタックにおけるフッ素汚染は、膜の固有抵抗を増大さ
せる特性、および他の成分、特にチタンとの反応性のた
め好ましくない。フッ素はまた、引き続いて起きる熱処
理の間に、ビアから出てトランジスタ素子中へ拡散す
る。ゲート酸化物中でフッ素レベルが増大すると、素子
特性に対して負の影響を持つゲート酸化物およびチャネ
ル領域中でのボロン・ドーパントの浸透が関連して増大
するとされてきた。
【0005】チタン膜におけるフッ素汚染を減少させる
1つの方法は、TiN拡散障壁の厚さを増大させること
による。しかしながら、この取り組み方は、タングステ
ンに比べてより高いTiNの固有抵抗のために、ビアに
おける電気抵抗を増大させる。また、このTiN膜は、
タングステンCVDに比べてステップ・カバレージを減
少させる可能性がある。即ち、TiN膜が厚いとビアに
おける全体的なステップ・カバレージが低くなってしま
うことを意味する。ビア直径は絶えず減少させられてい
くので、拡散障壁を厚くではなくていっそう薄くして使
用するのが望ましいとされている。
【0006】
【発明が解決しようとする課題】従って、フッ素汚染を
減少させる結果をもたらすタングステン膜を堆積させる
上での改良が望まれる。
【0007】
【課題を解決するための手段】本発明は、フッ素汚染が
減少させられた膜を有する、改良されたタングステン膜
を形成するための方法および装置を提供する。本発明の
実施形態は、下にあるライナ/障壁膜中へのフッ素浸透
が最小限である結果をもたらし、そして、ボイドが全く
無くて、100%のステップ・カバレージを必要とする
ビア応用例に対して使用できる。
【0008】本発明の方法の1実施形態は、基板処理の
チャンバ中に配置される基板上にタングステン膜を堆積
させるための化学気相成長法を含む。この実施形態は、
六フッ化タングステン、シラン、分子水素およびアルゴ
ンを含み、アルゴンに対する分子水素の流量比は、約
1.5:1であり、また六フッ化タングステンの分圧
は、0.5トル以下である第1の処理ガスを、基板処理
のチャンバ内へ流すことによる、タングステン膜の第1
の層の堆積を含む。次いで、六フッ化タングステンおよ
び還元剤を含む第2処理ガスを基板処理のチャンバ内へ
流すことによって、タングステン膜の第2の層が、第1
の層を覆って堆積される。
【0009】その利点および特徴のみならず、本発明の
これらおよびその他の実施形態が、以下の文章および添
付図と関連して、より詳細に述べられる。
【0010】
【発明の実施の形態】I.はじめに 本発明の実施形態は、タングステン核生成層堆積の間
に、アルゴンに対する比率が比較的高い水素をチャンバ
内へ流し、またWF6の分圧を比較的低く維持すること
によって、改良タングステン膜が堆積できるようにす
る。発明者は、即ち、この要領でタングステン膜が堆積
される場合、従来的に知られるタングステンCVD法に
よってタングステン膜が堆積される場合よりも、下にあ
るTiN/Ti膜スタックのフッ素汚染が少ない結果と
なることを発見した。本発明の方法によって堆積される
膜は、0.25ミクロン以下の装備寸法を有する集積回
路製造で使用するのに適しており、また、0.25μm
直径の開口部でアスペクト比8:1を有するビアおよび
コンタクトを、ボイドが全く無いやり方で、完全に充填
するために使用することができる。本発明は、従来的な
設計のCVDチャンバにおいてタングステン膜を堆積さ
せるために使用することもできる。
【0011】II.例示的CVD反応チャンバ 図1Aおよび図1Bは、その中で本発明に従ったタング
ステン膜を堆積することができる、真空チャンバ12を
有する平行平板型、コールド・ウォール化学気相成長装
置10の1実施形態を示す。CVD装置10は、抵抗加
熱される受台18上に載置されるウエハ16に対して堆
積ガスを分散させるためのガス分配マニホルド14を含
む。
【0012】チャンバ12は、中央搬送チャンバに接続
され、ロボットによって仕事がなされる多くの処理チャ
ンバを有する真空処理装置の一部とすることができる。
基板16は、チャンバ側壁(図示せず)におけるスリッ
トバルブを通してロボットブレードによってチャンバ1
2内に持込まれる。受台18は、モータ20によって縦
に移動可能である。基板16は、受台18がスリットバ
ルブに向き合って第1の位置13にある場合に、チャン
バ内に持込まれる。位置13においては、基板16は、
サセプタ18を貫通しそれに連結される1組のピン22
によって当初支持される。ピン22は、単一のモータ組
立体によって駆動される。
【0013】受台が、点線によって示されるように、ガ
ス分配マニホルド14に相対する処理位置32にくる
と、ピン22は受台18中へ沈み、また基板16は受台
上に位置される。受台18上に位置されると、基板16
は真空締め付け装置(図1Bにおいて溝50として示さ
れる)によって受台上に固定される。
【0014】受台が処理位置32に向かって上方に移動
すると、基板16はパージガイド54に接触し、パージ
ガイド54は受台上の基板の芯出しをする。エッジパー
ジガス23は、パージガイド54を通って流され、基板
16のエッジを横切り、堆積ガスが基板のエッジおよび
裏面に接触しないようにする。パージガス25はまた、
ヒータ/受台18周囲に流され、ヒータ/受台周囲にお
ける堆積を最小限にする。これらのパージガスは、パー
ジライン(図1Aの24)から供給され、また、処理の
間にチャンバ内部に導入される腐食性ガスで損傷を受け
ないようにステンレス鋼ベローズ26を保護するために
使用される。
【0015】堆積およびキャリアガスは、バルブ17の
制御に応じ、マニホルド14へのガスライン19を通し
てチャンバの堆積ゾーンに供給される。処理の間、マニ
ホルド14に供給されるガスは、矢印27によって示さ
れるように、基板の表面全体に均等に分配される。使用
された処理ガスおよび副産物ガスは、排気装置36によ
ってチャンバから排気される。ガスが、排気装置36を
通して排気ライン中に解放される速度は、スロットルバ
ルブ(図示せず)によって制御される。堆積の間、サセ
プタにおけるガスチャネル(図示せず)および供給ライ
ン38を通る第2パージガスは、前述のように、ウエハ
16のエッジに対してパージガスを供給する。RF電源
48は、マニホルド14に連結でき、チャンバのプラズ
マ励起CVD(PECVD)洗浄を提供する。
【0016】CVD装置10の、スロットルバルブ、ガ
ス供給バルブ17、モータ20、サセプタ18に連結さ
れる抵抗性ヒータ、RF電源48およびその他の要素
は、制御ライン44を通してプロセッサ42によって制
御される(その幾つかのみが示される)。プロセッサ4
2は、メモリ46のような、コンピュータ可読媒体中に
格納されたコンピュータ・プログラムの制御下で作動す
る。このコンピュータ・プログラムは、特定プロセスの
温度、チャンバ圧、タイミング、ガスの混合、RFの電
力レベル、サセプタの位置、およびその他のパラメータ
を指図する。
【0017】好ましい実施形態にあっては、システム制
御装置はハードディスク駆動装置(メモリ)46、フレ
キシブルディスク駆動装置およびプロセッサ42を含
む。プロセッサは、シングル・ボード・コンピュータ
(SBC)、アナログおよびディジタル入力/出力ボー
ド、インターフェース・ボードおよびステッパモータ制
御装置ボードをふくむ。CVD装置10の様々な部品
は、ボード、カードケージ、およびコネクタの寸法とタ
イプとを定めるバーサ・モジュラ・ヨーロピアン(VM
E)基準に適合する。このVME基準はまた、16ビッ
トのデータバスおよび24ビットのアドレスバスを有す
るものとしてのバス構造を定める。
【0018】システム制御装置42は、CVD機械の全
ての活動を制御する。このシステム制御装置は、メモリ
46のような、コンピュータ可読媒体中に格納されたコ
ンピュータ・プログラムであるシステム制御ソフトウエ
アを実行する。メモリ46はハードディスク駆動装置で
あることが好ましいが、メモリ46はまた、その他の種
類のメモリであってもよい。コンピュータ・プログラム
は、特定プロセスのタイミング、ガス混合、チャンバ
圧、チャンバ温度、RF電力レベル、サセプタの位置、
およびその他のパラメータを指図する指令のセットを含
む。例えばフレキシブルディスクに類する他の適当な駆
動装置のような、別のメモリ装置において格納された他
のコンピュータ・プログラムもまた、制御装置42を作
動させるのに使用できる。
【0019】ユーザと制御装置42との間のインタフェ
ースは、1つまたはそれ以上のチャンバを含むことがで
きる基板処理装置におけるシステム・モニタおよびCV
D装置10の簡略図である図1Cに示される、CRTモ
ニタ60aおよびライトペン60bを経由するものであ
る。好ましい実施形態にあっては、2つのモニタ60a
が使用され、1つはオペレータ用としてクリーンルーム
の壁中に、そしてもう1つは、保守管理技術者用として
壁の背後に装着される。これらモニタ60aは、同一情
報を同時に表示するが、ライトペン60bで使用可能な
のは、ただ1つだけである。ライトペン60b先端にあ
る光センサは、CRT表示器によって放出される光を検
出する。特定の画面もしくは機能を選定するため、オペ
レータは表示器画面の指定領域に触れ、そしてペン60
bにおけるボタンを押す。この触れられた領域は、その
ハイライトされた色を変える、もしくは新しいメニュー
もしくは画面が表示され、ライトペンと表示器画面間の
交信を確認する。ユーザが制御装置42と交信できるよ
うにするため、ライトペン60bの代わりに、もしくは
それに加えて、キーボード、マウス、もしくは他のポイ
ンティングもしくは交信装置のような、他の装置を使用
しても良い。
【0020】膜堆積用のプロセスは、制御装置42によ
って実行されるコンピュータ・プログラムの結果を使用
して実施できる。このコンピュータ・プログラム・コー
ドは、例えば、68000系アッセンブリ言語、C、C
++、パスカル、フォートランの類の、あらゆる一般的
な、コンピュータが読み取り可能であるプログラム言語
を使用して書くことができる。適当なプログラム・コー
ドは、一般的なテキスト・エディタを使用して、単一フ
ァイル、もしくは多重ファイル中に入れられ、そして例
えばコンピュータのメモリ装置のような、コンピュータ
が使用できる媒体中に格納もしくは統合される。入れら
れたコード・テキストが高レベルの言語であった場合、
そのコードはコンパイルされ、そして結果として生じた
コンパイラ・コードは次いでプリコンパイルされたウイ
ンドウズ(登録商標)ライブラリ・ルーチンのオブジェ
クト・コードと連結される。連結されそしてコンパイル
されたオブジェクト・コードを実行するため、システム
のユーザは、オブジェクト・コードを呼び出し、コンピ
ュータ・システムがそのコードをメモリ中に読み込むよ
うにする。CPUはそれから、コードを読み取って実行
し、プログラムにおいて認められた仕事を遂行する。
【0021】図1Dは、特定の実施形態による、システ
ム制御ソフトウエア、コンピュータ・プログラム70の
階層的制御構造の例示的ブロック図である。ユーザは、
ライトペン・インターフェースを使用し、CRTモニタ
上に表示されるメニューもしくは画面に応じて、プロセ
スのセット番号および処理チャンバ番号をプロセス選択
サブルーチン73中に入れる。このプロセスのセット
は、特定プロセスを遂行する上で必要なプロセス・パラ
メータの所定セットであり、また、予め定められたセッ
ト番号によって識別される。このプロセス選択サブルー
チン73は、(i)所望の処理チャンバ、および(i
i)所望のプロセスを遂行する上で処理チャンバを作動
させるのに必要なプロセス・パラメータの所望のセット
を識別する。特定プロセスを遂行する上でのプロセス・
パラメータは、例えば、処理ガス組成および流量、温
度、圧力のようなプロセス条件、RF電力レベルおよび
低周波RF周波のようなプラズマ条件、冷却ガス圧力、
およびチャンバの壁温度、に関連する。これらのパラメ
ータはユーザに対してレシピの形で提供され、ライトペ
ン/CRTモニタ・インターフェースを使用して入力さ
れる。
【0022】プロセスのモニタ段階に対する信号は、シ
ステム制御装置のアナログおよびディジタル入力ボード
によって提供され、またプロセスの制御段階に対する信
号は、CVD装置10のアナログおよびディジタル出力
ボード上に出力される。
【0023】プロセス・シーケンサ・サブルーチン75
は、プロセス選択サブルーチン73から、識別された処
理チャンバおよびプロセス・パラメータのセットを受領
するための、および、様々な処理チャンバの作動を制御
するためのプログラム・コードを含む。多くのユーザ
が、プロセスのセット番号および処理チャンバ番号を入
力することができ、あるいは一人のユーザが、多くのプ
ロセスのセット番号および処理チャンバ番号を入力する
ことができ、それでシーケンサ・サブルーチン75は、
選択されたプロセスを所望のシーケンスで予定するよう
に作動する。シーケンサ・サブルーチン75は、(i)
チャンバが使用されているかどうかを決定するために、
処理チャンバの作動をモニタする段階、(ii)使用さ
れているチャンバにおいてどのプロセスが遂行されてい
るかを決定する段階、および(iii)処理チャンバの
利用可否および遂行されるべきプロセスのタイプに基づ
いて所望プロセスを実行する段階、を遂行するためのプ
ログラム・コードを含むことが好ましい。処理チャンバ
をモニタするために、ポーリングのような従来的な方法
を使用することができる。どのプロセスが遂行されるべ
きかを予定する場合、シーケンサ・サブルーチン75
は、選択されたプロセスに対する所望プロセス条件との
比較した使用されている処理チャンバの現在の条件、あ
るいは、要求を入力した各特定ユーザの「要求した時
期」、あるいはプログラマが予定を組む上で優先度合を
決定するために含めることを希望するあらゆる他の比較
要素を考慮する。
【0024】一旦、シーケンサ・サブルーチン75が次
にどの処理チャンバおよびプロセス・セットの組み合わ
せが実行されようとしているのかを決定すると、シーケ
ンサ・サブルーチン75は、処理チャンバ12における
多重の処理タスクを、シーケンサ・サブルーチン75に
よって決定されたプロセス・セットに従って制御するチ
ャンバ・マネジャ・サブルーチン77a〜77c、に対
して特定プロセス・セット・パラメータを伝えることに
よって、プロセス・セットの実行を開始する。例えば、
チャンバ・マネジャ・サブルーチン77aは、処理チャ
ンバ12におけるCVD法作動制御用のプログラム・コ
ードを含む。チャンバ・マネジャ・サブルーチン77は
また、選択されたプロセス・セットを遂行するのに必要
なチャンバ構成部品の作動を制御する、様々なチャンバ
構成部品サブルーチンの実行を制御する。チャンバ構成
部品サブルーチンの例は、幾つかの実施形態においては
基板位置決めサブルーチン80、処理ガス制御サブルー
チン83、圧力制御サブルーチン85、ヒータ制御サブ
ルーチン87およびプラズマ制御サブルーチン90であ
る。当業者には、処理チャンバ12において如何なるプ
ロセスが実行されるべきかにより、その他のチャンバ制
御サブルーチンが含まれ得ることが、容易に分るであろ
う。作動にあっては、チャンバ・マネジャ・サブルーチ
ン77aは、実行されている特定のプロセス・セットに
従ってプロセス構成部品サブルーチンを選択的に予定す
る、もしくは呼び出す。チャンバ・マネジャ・サブルー
チン77aは、シーケンサ・サブルーチン75がどの処
理チャンバ12およびプロセス・セットが次に実行され
るべきかを予定するのに酷似して、プロセス構成部品サ
ブルーチンを予定する。一般的に言って、チャンバ・マ
ネジャ・サブルーチン77aは、様々なチャンバ構成部
品をモニタする段階、実行されるべきプロセス・セット
用のプロセス・パラメータに基づいてどの構成部品が作
動を必要とするかを決定する段階、およびモニタおよび
決定段階に対してすぐに反応するチャンバ構成部品サブ
ルーチンを実行する段階を含む。
【0025】以降、特定のチャンバ構成部品サブルーチ
ンの作動を、図1Dを参照して説明する。基板位置決め
サブルーチン80は、基板を受台18上に装填するため
に、また随意的に、基板とガス分配マニホルド14との
間の間隔を制御するために、基板をチャンバ12におい
て所望の高さに持ち上げるために使用されるチャンバ構
成部品制御用のプログラム・コードを含む。基板が処理
チャンバ12内に装填される場合、受台18は基板を受
取るために下げられ、その後、受台18はチャンバ内で
所望の高さまで持ち上げられ、CVD法の間、基板をガ
ス分配マニホルドから第1の距離つまり間隔に維持す
る。作動にあっては、基板位置決めサブルーチン80
は、チャンバ・マネジャ・サブルーチン77aから移送
される支持高さに関係するプロセス・セット・パラメー
タに応じて、受台18の動きを制御する。
【0026】処理ガス制御サブルーチン83は、処理ガ
ス構成および流量制御用のプログラム・コードを有す
る。この処理ガス制御サブルーチン83は、安全遮断弁
の開/閉位置を制御し、また、質量流量制御装置の立ち
上げ/立ち下げを行って所望のガス流量を得る。この処
理ガス制御サブルーチン83は、全てのチャンバ構成部
品サブルーチンがそうであるように、チャンバ・マネジ
ャ・サブルーチン77aによって呼び出され、チャンバ
・マネジャ・サブルーチンから所望のガス流量に関係す
るプロセス・パラメータを受領する。一般的に言って、
この処理ガス制御サブルーチン83は、ガス供給ライン
を開くことによって作動し、また繰り返して、(i)必
要な質量流量制御装置を読み出し、(ii)読み取り
を、チャンバ・マネジャ・サブルーチン77aから受領
した所望流量と比較し、(iii)必要に応じてガス供
給ラインの流量を調整する。更に、この処理ガス制御サ
ブルーチン83は、危険量に対してガス流量をモニタ
し、危険条件が検出された場合に安全遮断弁を作動させ
るための段階を含む。
【0027】プロセスによっては、ヘリウムもしくはア
ルゴンのような不活性ガスがチャンバ12内に流され、
反応性の処理ガスが導入される前にチャンバ内の圧力を
安定させる。これらのプロセス用として、処理ガス制御
サブルーチン83は、不活性ガスをチャンバ12内に、
チャンバ内の圧力を安定させる上で必要な時間だけ流す
段階を含むようにプログラムされ、それで上記の段階が
遂行されることになる。
【0028】圧力制御サブルーチン85は、チャンバの
排気装置におけるスロットルバルブの開口部の大きさを
調整することによってチャンバ12における圧力を制御
するためのプログラム・コードを含む。スロットルバル
ブの開口部の大きさは、全体の処理ガス流量、処理チャ
ンバの大きさ、および排気装置用の送り出し設定点圧力
との関係で、チャンバ圧力を所望のレベルに制御するよ
うに設定される。圧力制御サブルーチン85が呼び出さ
れる場合、チャンバ・マネジャ・サブルーチン77aか
らのパラメータとして、所望、もしくは目標圧力レベル
が受領される。圧力制御サブルーチン85は作動し、チ
ャンバに接続された1つまたはそれ以上の圧力計を読み
取ることによってチャンバ12における圧力を計測し、
その計測値を目標圧力と比較し、格納された圧力テーブ
ルで目標圧力に対応するものからPID値(比例、積分
および微分)を取得し、圧力テーブルから取得したPI
D値に従ってスロットルバルブを調整する。それに代え
て、圧力制御サブルーチン85は、スロットルバルブを
特定の開口部の大きさに開閉し、所望の圧力にチャンバ
12を調整するように書込まれることもできる。
【0029】ヒータ制御サブルーチン87は、基板20
を加熱するのに使用される加熱ユニットへの電流を制御
するためのプログラム・コードを含む。このヒータ制御
サブルーチン87もまた、チャンバ・マネジャ・サブル
ーチン77aによって呼び出され、そして目標、もしく
は設定点温度パラメータを受領する。このヒータ制御サ
ブルーチン87は、受台12に設置された熱電対の電圧
出力を計測することによって温度を計測し、計測した温
度を設定点温度と比較し、加熱ユニットに印加される電
流を増減し、設定点温度を得る。温度は計測された電圧
から、格納された換算テーブルにおける対応の温度を参
照することによって、もしくは、4次多項式を使用して
温度を計算することによって得られる。組み込まれたル
ープが使用されサセプタ18を加熱する場合、ヒータ制
御サブルーチン87は、ループに印加される電流の立ち
上げ/立ち下げを徐々に制御する。更に、プロセスが安
全性に適合しているかどうかを検出するために、組み込
みのフェイルセーフ・モードを含むことができ、処理チ
ャンバ12が適切に設定されていない場合には加熱ユニ
ットの作動を停止することができる。
【0030】実施形態によっては、チャンバ12は、チ
ャンバ洗浄の類の作動用に使用されるRF電源48が装
備されている。チャンバ洗浄プラズマ・プロセスが使用
される場合、プラズマ制御サブルーチン90は、チャン
バ12におけるプロセス電極に印加される周波数RF電
力レベルを設定するためのプログラム・コードを含む。
前記のチャンバ構成部品サブルーチンに類似して、この
プラズマ制御サブルーチン90は、チャンバ・マネジャ
・サブルーチン77aによって呼び出される。
【0031】上記のCVD装置の説明は、主として例示
目的用であり、本発明の範囲を限定するものであると解
釈されてはならない。上で説明した装置の変化形態、例
えば受台設計、ヒータ設計、RF電力接続場所の類のよ
うな変化形態が可能である。本発明によるタングステン
層を堆積するための方法は、如何なる特定処理装置に対
しても限定されるものではない。
【0032】III.タングステン膜の堆積 上で説明した例示的なCVDチャンバのような基板処理
チャンバにおいて改良タングステン膜を堆積させるの
に、本発明の方法を使用できる。図2は、タングステン
膜を、半導体基板を覆って堆積させるために使用される
本発明の1実施形態を示す。このプロセスは、例示目的
のためであり、本発明の特許請求の範囲を限定する意図
を有するものではない。適用可能である限り、以下の説
明にある参照符号は、図1A〜図1Dの例示的チャンバ
の適当な構成部品を参照するために使用される。このプ
ロセスは、CVD装置10のメモリ46中に格納された
コンピュータ・プログラムを使用して、実行および制御
できる。
【0033】図2において示される本発明の実施形態
は、シラン浸漬段階100を含み、そこにおいては、二
塩化シラン(SiCl22)もしくはモノシラン(Si
4)のようなシランガス、およびアルゴンおよび水素
のようなキャリアガスが、5から30秒の間チャンバ1
2内に流され、核生成の前に、TiN表面上にシランの
吸着を行なう。1つの特定実施形態にあっては、シラン
浸漬段階100は、チャンバ圧力90トルにおいて10
秒間、500sccmのH2および1000sccmの
アルゴンと共に、75sccmのSiH4をチャンバ1
2内に流す。
【0034】シラン浸漬段階100が完了した後、核生
成段階105が遂行される。核生成段階105は、WF
6、SiH4、H2、アルゴンおよび随意的に窒素を含む
処理ガスを、チャンバ12内に流し、次のタングステン
膜にとって成長拠点の役を果たす薄いタングステン層を
成長させる。一般的に核生成ガスは、4から60秒の間
チャンバ内に流される。この間、受台の温度は350か
ら475℃の間に設定され、またチャンバ圧力は1から
50トルの間のレベルに設定される。以下に、より詳細
に説明するように、発明者は、段階105の間、H2
よびアルゴンを比が少なくとも1.5:1(H2:A
r)の状態でチャンバ12内に流し、またガス流をWF
6の分圧が0.5トルに等しいかそれ以下であるように
設定することによって、それよりも低いH2:Ar比が
使用されたとした場合よりも、タングステン層中に組み
込まれているフッ素が結果として少なくなることを発見
した。タングステン層中のフッ素レベルが低いと、次
に、基板16上に形成されるトランジスタの電気的特性
が改良される結果となる。
【0035】次いで、バルク堆積段階110は、W
6、H2、アルゴンおよび随意的にN2を含む処理ガス
をチャンバ12内に流すことによって、タングステン層
の堆積を達成する。段階110の間、チャンバ圧力は5
0から760トルの間に維持され、一方、受台温度は3
50から475℃の間に設定される。バルク堆積段階の
長さは、タングステン膜の所望の厚さに依存する。全て
の実施形態にとって必要ということではないが、本発明
の実施形態によってはまた、H2:Ar流量比約1.
5:1をバルク堆積段階110において使用する。
【0036】上記プロセスに従って堆積させられたタン
グステン膜は、ボイドが全く無い(100%のステップ
・カバレージ)HARの狭い直径のビア(例えば、アス
ペクト比8:1を有する0.25μmビア)を達成する
ことができる。この膜はまた、核生成段階において1.
5:1未満のH2:Ar流量比を使用して堆積させられ
た膜と比較した場合、フッ素含有量が減少した。タング
ステン膜からのフッ素は近在の窒化チタンおよび/また
はチタン層中に拡散する可能性があり、それによってそ
れらの層の電気抵抗を増大させることから、タングステ
ン膜中のフッ素含有量を最小限にすることは、特に有用
である。
【0037】フッ素拡散の問題をより良く理解するた
め、タングステン・コンタクトを有する集積回路の簡単
化された断面図である図3Aおよび図3Bが参照され
る。図3Aにおいて、HAR空隙120は、基板126
中に形成されたトランジスタ124を覆って堆積させら
れた硼燐珪酸ガラス(BPSG)層のような絶縁層12
2中にエッチングされている。トランジスタ124は、
ゲート128およびソース/ドレイン領域130を含
む。電気的コンタクトは、当業者に知られているよう
に、W/TiN/Ti膜スタックを堆積させることによ
って、HAR空隙120中のソース/ドレイン領域13
0に対して作られる。トランジスタの大きさが小さくな
り、またダイナミック・アクセス・メモリ(DRAM)
において丈が高い、立体的コンデンサのような構造が使
用されるために、現代の集積回路におけるHAR空隙1
20によっては、従来世代の集積回路においてそのよう
な空隙が有していたよりも、直径に対する深さ寸法(即
ちアスペクト比)が増大している。
【0038】図3Bは、図3Aに示されるHAR空隙1
20の拡大図である。図3Bに示されるように、チタン
・コンタクト層132および窒化チタン拡散障壁層13
4の堆積は、空隙内のタングステン膜の堆積に先行して
行なわれ、タングステンの堆積に先立って、空隙120
の開口部を更に狭くする。空隙120内に堆積させられ
たCVDタングステン膜136からのフッ素は、タング
ステン層堆積の間に、もしくは引き続く処理の間に、窒
化チタン層134およびチタン・コンタクト層132中
に拡散する可能性がある。そのようなフッ素の拡散は、
TiN/Ti層の電気抵抗を増大させ、それによってコ
ンタクトの抵抗を増大させる可能性がある。発明者は、
TiN/Ti層におけるフッ素濃度が僅かでも増大する
と、コンタクトの電気的特性に重大な影響を及ぼす可能
性があることを見出した。このことは、次いで、高コン
タクト抵抗に起因する欠陥という理由で、素子の歩留ま
りに関して悪い影響を与える結果となる。例えば、DR
AM回路においては、電気抵抗が増大すると結果とし
て、個々のセルにアクセスしたり、あるいはそれをリフ
レッシュしたりするタイミング要求に適合できないよう
な、回路速度の全体的低下となる。発明者はまた、タン
グステンにおけるフッ素の拡散率(425℃で約4×1
-14cm2/秒であると計測された)からして、TiN
/Ti層に移動するフッ素の大部分は、タングステン核
生成層138から来ることを見出した。
【0039】タングステン膜におけるフッ素濃度を減少
させることの素子特性に関して持ち得る重大性を認識し
ているので、発明者は、タングステン膜中へのフッ素の
組み込みを最小限にし、それによって窒化チタン/チタ
ン層中へのフッ素拡散の拡散源を最小限にするために、
図2に関して上で議論された方法を開発した。タングス
テン膜中のフッ素レベルを減少させる1つの方法は、W
6対SiH4比約1:1を使用することである。タング
ステン膜のステップ・カバレージは、この低いWF6
SiH4比において悪影響を受けるが、しかしながら、
堆積させられた膜はシリコン・リッチになり、低いリフ
レクティビティを示すことができる。このことおよびそ
の他の理由によって、WF6:SiH4比は、約1.5:
1から4:1の間にあることが好ましく、何れの数値も
含んで2:1から3:1の間にあることが好ましい。
【0040】従って、発明者は、フッ素含有量を減少さ
せる様々な方法を開発した。この目標は、タングステン
核生成層の堆積の間に使用される分子水素の流れを増大
させることによって達成された。1実施形態にあって
は、アルゴンに対するH2の比率は、少なくとも1.
5:1であり、一方WF6の分圧は0.5トルに等しい
かそれ以下である。高い均一性を達成し、また、タング
ステン堆積プロセスの間、チャンバ構成部品上へのフッ
素の侵蝕を減少させるためのみならず、下にある層上へ
のフッ素の侵蝕を減少させるため、WF6の分圧が0.
5トルに等しいかそれ以下となるように、H2およびA
rの全体的ガス流量を充分に高くすることが望ましい。
他の実施形態にあっては、アルゴンに対するH2の比
は、少なくとも2:1であることが好ましい。
【0041】発明者は、タングステン核生成層がこれら
の条件下でTiN/Ti膜スタックを覆って堆積させら
れた場合、それらよりも低いH2対Ar比の下でタング
ステン核生成層が堆積させられた場合に計測されるコン
タクト抵抗に比較して、コンタクト抵抗が改善されるこ
とを思いがけなく発見した。発明者は、このことは全て
の試験された堆積温度(400℃から475℃まで)の
下での場合であると発見したが、コンタクト抵抗は、よ
り高い堆積温度において最も減少することに気が付い
た。
【0042】上記の結論に到着するため、発明者は、多
くの試験並びに検討を行ない本発明の利点を有する場合
と、有さない場合とで堆積させられたタングステン層を
有するW/TiN/Ti膜スタックのフッ素濃度を比較
した。表1に示され、また以下に説明されるこれらの試
験の1つは、ウエハ上に成長した3000Åの熱的成長
酸化物膜を覆って堆積させられたW/TiN/Ti膜ス
タックを有する200mmシリコン(100)ウエハに
ついて行なわれた。W/TiN/Ti膜スタックは、以
下のように形成された。最初、酸化されたウエハがAp
plied MaterialsのEndura(登録
商標)クラスタ・ツール中に装填され、バイアスがかけ
られたスパッタリングによって750Åのチタンが堆積
させられ、次いで有機・金属化学気相成長(MOCV
D)による80ÅのTiNが堆積させられた。TiN用
のソースガスは、テトラキス・デメチルアミド・チタン
(TDMat)であり、そして膜は、N2からプラズマ
を形成するために250Wの13.56MHz無線周波
数を使用するプラズマ高密度化処理に曝されてプラズマ
処理され、膜の密度を高めまた有機汚染の濃度を減少さ
せた。プラズマ処理の後、TiN膜は、ほぼ50Åの厚
さであった。次に、ウエハはタングステン堆積用のAp
plied MaterialsのWxZ Centu
ra(登録商標)ツール中に装填された。タングステン
核生成膜堆積に先立ち、このウエハは、その場でのSi
4処理段階に曝され、結果としてTiN表面上へのS
iH4吸収を生じた。このSiH4暴露は、前に説明した
ように、いっそう均質なタングステン堆積をもたらす。
核生成膜堆積は、圧力が30トル並びにウエハ受台温度
475℃(ウエハ温度は、ほぼ10〜15℃少ない)で
行なわれた。WF6およびSiH4の流れは、それぞれ分
当たり30および10標準立方センチメートル(scc
m)であった。示されるウエハに対しての堆積時間は、
ほぼ500Åのタングステン核生成膜を全てのウエハ上
に産出するように調整された。 表1
【0043】表1に示されるように、これらの実験は、
2:Ar流量比を0.2:1から5:1まで変化させ
たが、合計のH2+Ar流量は、タングステン核生成層
堆積の間3000sccmに維持された。タングステン
層の堆積の後、TiN/Ti膜スタックにおけるフッ素
濃度が計測された。これら計測結果は、図4に示され
る。
【0044】図4に示されるように、それを覆って表1
に詳述されたタングステン層が堆積させられているTi
N/T膜スタックにおけるフッ素供与量は、水素の初期
量が堆積ガスに含まれているので劇的に減少し、次いで
比1:1において幾分か増大し、そしてH2:Ar流量
比が約1.5:1に達するにつれて再度減少する。
2:Ar流量比が約1.5:1もしくはそれ以上で得
られたフッ素供与量レベルの場合、結果としてTiN/
Tiコンタクト構造の電気特性が顕著に改良され、ま
た、より高い製品歩留まりになる。本明細書で使用され
る場合、フッ素供与量は、当業者に知られているよう
に、SIMSプロットからフッ素濃度曲線下側領域を積
分することによって計算される。実際のフッ素供与量
は、従って、選択されたTiN/Ti膜スタック、核生
成膜厚さ、および他の変数に対して固有のものである。
【0045】図5Aおよび図5Bは、実験の表1のセッ
トにおけるウエハ1および4からの代表的なSIMS深
さ特性を示す。これらの図についての深さ特性分析は、
4極子分光計分析を使用してスパッタリングSIMSに
よってなされた。スパッタリングは、3keVCs+
ームによってなされた。膜厚は、断面走査型電子顕微鏡
(SEM)によって検査された。図5Bに対する図5A
の比較から明らかなように、図5Bに示されるTiN/
Ti膜スタック中に組み込まれるフッ素はかなり少な
い。表1におけるウエハ4〜6に対する堆積条件を使用
するタングステン核生成膜のステップ・カバレージは、
50ÅのTiN/250ÅのTi膜スタックを備える
2.4μm厚さの酸化物膜中にエッチングされた0.3
μm直径のビア(アスペクト比8:1)を有するウエハ
に関して検査され、そして100%であると判断され
た。
【0046】発明者が実施した別の実験でも、これらの
結果を確認した。これらの実験の幾つかから、発明者は
また、H2+Ar流量を、3000sccmを超えて増
大させると、結果としてフッ素供与量のさらなる改良と
なることが判断できた。例えば、合計のH2+Ar流量
が5000sccmおよび10,000sccmに増大
させられた場合、30sccmのWF6、15sccm
のSiH4、4:1のH 2:Ar流量比でのプロセスで改
良が見出された。特に、タングステン核生成膜における
フッ素濃度は、10,000sccm(2×1019アト
ム/cm3)のH2+Arが流された場合、2,500s
ccm(4×1019アトム/cm3)に比較して半減さ
れる。TiN/Ti膜中へのフッ素浸透は、H2+Ar
流量の増大に伴い、同様の減少を示す。
【0047】要約すれば、上述のテスト結果および発明
者によって行なわれた他の作業に基づいて、発明者は、
タングステン層の下にあるTiN/Ti膜スタックにお
けるフッ素含有量は、H2:Ar比が少なくとも1.
5:1で、またWF6の分圧が0.5トルに等しいかそ
れ以下であるように、H2およびAr流量を設定するこ
とによって減少できると判断した。減少は、475℃の
ような一層高いタングステン堆積温度でより目立つが、
400℃のようなより低いタングステン堆積温度におい
ても、素子歩留まりに関して依然として顕著な影響を示
すことができる。
【0048】好ましい実施形態に関して上述したプロセ
ス・パラメータは、200mmウエハ用に装備されAp
plied Materialsによって製造された抵
抗加熱式ExZチャンバにおける1つの特定の堆積プロ
セスの実行に対して最適化されている。特定適用例に従
ってタングステン層を堆積させるために、上記処理パラ
メータを変更することに加えて、当業者には、これら好
ましいパラメータはある程度チャンバに固有のものであ
り、他の設計および/もしくは容積のチャンバを使用す
る場合には変わる筈であることが分るであろう。当業者
にとって良く知られているように、タングステン層の堆
積の間に、種々のパージガスが基板処理チャンバ内に流
され得ることにも注目されたい。そのようなパージガス
には、アルゴンを含むことができるが、それらは、上述
の1.5:1のH2:Ar比に計算することを意図する
ものではない。代わりに、その比は堆積およびキャリア
ガスに基づいて計算され、パージガスは含まない。
【0049】上述の好ましいプロセスおよび上述の実験
におけるパラメータは、本明細書において記載される特
許請求の範囲に限定されるべきものではない。当業者は
また、好ましい実施形態に関連して説明した以外のパラ
メータおよび条件を使用することができる。そのよう
に、上記の説明は、例示的なものであり限定的なもので
はない。例えば、上に説明はしていないが、当業者に
は、均一性、リフレクティビティおよび膜ストレスのよ
うな膜特性を最適化するために、それぞれの段階10
0、105および110の前後に様々な中間の段階を含
むことができることが分るであろう。例えば、基板16
は、段階100に先立ち、不活性ガスがあるところで、
所望の温度まで加熱することができる。同様に、チャン
バ12は、WF 6を流すことなくチャンバ中にアルゴン
およびH2を流しながら、段階105あるいは段階11
0の所望の圧力レベルまでにすることができる。また、
WF6は、バルク堆積段階の後にアルゴンおよびH2の流
れによって、チャンバ12からパージすることができ
る。また、他のプロセス温度および圧力値並びに他のガ
ス流量を用いることもできる。
【0050】同様に、本発明の範囲から逸脱することな
く、タングステン堆積プロセスにおける他の変更を行な
うことができる。例えば、本発明の幾つかの実施形態で
は、シラン浸漬段階100を含んでいない。また、他の
実施形態では、上で説明したように1つの段階がタング
ステン核生成膜を堆積させるのであって全ての段階では
ない核生成プロセスの多くの段階を含むことができる。
従って、本発明の範囲は、上述を参照して判断するので
はなく、代わりに、添付の特許請求の範囲を等価物を含
む全範囲と併せて参照して判断すべきである。
【図面の簡単な説明】
【図1A】本発明による、簡略化された化学気相成長装
置の1実施形態の垂直断面図である。
【図1B】チャンバにおいて処理されている基板を固定
するために、図1のチャンバにおいて使用される抵抗加
熱されるサセプタの1実施形態の垂直断面図である。
【図1C】1つまたはそれ以上のチャンバを含むマルチ
・チャンバ・システムにおけるシステム・モニタおよび
CVD装置100の簡略図である。
【図1D】特定実施形態に従った、システム制御ソフト
ウエア・コンピュータ・プログラム170の階層的な制
御構造の例示的ブロック図を示す。
【図2】本発明の1実施形態の段階を示すフローチャー
トである。
【図3A】それを充填するために本発明の実施形態を使
用できる、HARコンタクト空隙の簡略断面図である。
【図3B】チタンおよび窒化チタン層によって部分的に
充填される、図3Aに示される空隙の拡大図である。
【図4】W/TiN/Ti膜スタックのフッ素濃度にお
ける、タングステン核生成層の堆積の間に使用される水
素対アルゴンの流量比の効果を示すチャートである。
【図5A】本発明の実施形態による成長技法の利点を使
用する場合について、堆積させられたタングステン層を
有するW/TiN/Ti膜スタックにおけるフッ素濃度
を示すSIMS深さ特性図である。
【図5B】本発明の実施形態による成長技法の利点を使
用しない場合について、堆積させられたタングステン層
を有するW/TiN/Ti膜スタックにおけるフッ素濃
度を示すSIMS深さ特性図である。
【符号の説明】
10 化学気相成長装置 12 チャンバ 16 ウエハ 18 受台 19 ガスライン 32 処理位置 36 排気装置 38 供給ライン 42 プロセッサ 44 制御ライン 46 メモリ 48 RF電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/90 C (72)発明者 サンディープ エイ デサイ アメリカ合衆国 カリフォルニア州 95148 サン ホセ スリフト プレイス 3393 Fターム(参考) 4K030 AA04 AA06 AA17 BA20 FA10 JA05 JA09 JA10 KA41 LA15 4M104 BB14 BB18 CC01 DD28 DD37 DD43 DD45 FF17 FF18 FF22 GG16 GG19 HH00 5F033 HH18 HH19 HH33 JJ01 JJ18 JJ19 JJ33 KK01 KK03 KK07 MM08 MM13 NN06 NN07 PP06 PP11 PP15 QQ09 QQ37 VV10 VV16 WW01 WW02 WW05 WW06 XX00 XX04

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 基板処理チャンバに配置される基板上に
    タングステン膜を堆積させるための化学気相成長方法で
    あって、 タングステンの第1の層を堆積させるために、六フッ化
    タングステン、シランガス、分子水素およびアルゴンを
    含み、アルゴンに対する分子水素の流量比は少なくとも
    1.5:1であり、また前記六フッ化タングステンの分
    圧は0.5トルに等しいかまたはそれ以下である第1の
    処理ガスを、前記基板処理チャンバ内へ流す段階と、 前記第1の層上にタングステンの第2の層を堆積させる
    ために、六フッ化タングステンおよび還元剤を含む第2
    の処理ガスを、前記基板処理チャンバ内へ流す段階と、
    を含むことを特徴とする方法。
  2. 【請求項2】 前記第1の処理ガス中の前記分子水素お
    よびアルゴンの混合流量は、少なくとも約3000sc
    cmであることを特徴とする請求項1に記載の方法。
  3. 【請求項3】 前記第1の処理ガス中の前記分子水素
    は、前記基板処理チャンバ内へ少なくとも2000sc
    cmの流量で流されることを特徴とする請求項1に記載
    の方法。
  4. 【請求項4】 前記タングステンの第1の層は、チタン
    層を覆って堆積される窒化チタン層を覆って堆積される
    ことを特徴とする請求項1に記載の方法
  5. 【請求項5】 前記窒化チタン層は、80Åに等しいか
    またはそれ以下の厚さであることを特徴とする請求項4
    に記載の方法。
  6. 【請求項6】 前記タングステン膜は、集積回路内のビ
    アもしくはコンタクトの一部であることを特徴とする請
    求項4に記載の方法。
  7. 【請求項7】 前記ビアもしくはコンタクトの直径は、
    0.25ミクロンまたはそれ以下であることを特徴とす
    る請求項6に記載の方法。
  8. 【請求項8】 前記シランガスは、モノシランであるこ
    とを特徴とする請求項1に記載の方法。
  9. 【請求項9】 モノシランに対する六フッ化タングステ
    ンの流量比は、1.5:1から4:1の間(両端の数値
    を含む)であることを特徴とする請求項1に記載の方
    法。
  10. 【請求項10】 前記タングステンの第1の層は、受台
    温度が450℃以上で堆積されることを特徴とする請求
    項1に記載の方法。
  11. 【請求項11】 基板処理チャンバに配置される基板の
    上にタングステン膜を堆積させるための化学気相成長法
    であって、 タングステンの第1の層を堆積させるために、実質的に
    六フッ化タングステン、シラン、分子水素およびアルゴ
    ンからなり、アルゴンに対する分子水素の流量比が少な
    くとも1.5:1であり、また六フッ化タングステンの
    分圧は0.5トルに等しいかまたはそれ以下である第1
    の処理ガスを、前記基板処理チャンバ内へ流す段階と、 前記第1の層上にタングステンの第2の層を堆積させる
    ために、六フッ化タングステン、分子水素およびアルゴ
    ンを含む第2の処理ガスを、前記基板処理チャンバ内へ
    流す段階と、を含むことを特徴とする方法。
  12. 【請求項12】 前記第2の処理ガスは、実質的に六フ
    ッ化タングステン、分子水素およびアルゴンからなるこ
    とを特徴とする請求項11に記載の方法。
  13. 【請求項13】 前記第2の処理ガスは、実質的に六フ
    ッ化タングステン、分子水素、アルゴンおよび窒素から
    なることを特徴とする請求項11に記載の方法。
  14. 【請求項14】 モノシランに対する六フッ化タングス
    テンの流量比は、何れの数値も含んで1.5:1および
    4:1の間であることを特徴とする請求項11に記載の
    方法。
  15. 【請求項15】 前記タングステンの第1の層は、チタ
    ン層を覆って堆積される窒化チタン層を覆って堆積され
    ることを特徴とする請求項11に記載の方法。
  16. 【請求項16】 前記窒化チタン層は、80Åに等しい
    かまたはそれ以下の厚さであることを特徴とする請求項
    15に記載の方法。
  17. 【請求項17】 前記ビアもしくはコンタクトの直径
    は、0.25ミクロンまたはそれ以下であることを特徴
    とする請求項11に記載の方法。
  18. 【請求項18】 処理チャンバを定めるハウジングと、 基板処理の間、前記チャンバ内に基板を保持するように
    構成される基板保持装置と、 前記処理チャンバ内へガスを導入するように構成される
    ガス供給装置と、 前記ガス供給装置を制御するための制御装置と、 前記基板処理装置の作動を指図するための、その中に組
    み込まれたコンピュータ可読プログラムを有するコンピ
    ュータ可読媒体を含む、前記制御装置に連結されるメモ
    リと、を含み、 前記コンピュータ可読プログラムが、 (a) タングステンの第1の層を堆積させるため、六
    フッ化タングステン、シランガス、分子水素およびアル
    ゴンを含み、アルゴンに対する分子水素の流量比は少な
    くとも1.5:1であり、また前記六フッ化タングステ
    ンの分圧は0.5トルに等しいかまたはそれ以下である
    第1の処理ガスを、前記基板処理チャンバ内へ流す目的
    で、前記ガス供給装置を制御する指令、および(b)
    前記第1の層上にタングステンの第2の層を堆積させる
    ため、六フッ化タングステンおよび還元剤を含む第2の
    処理ガスを前記基板処理チャンバ内へ流す目的で、前記
    ガス供給装置を制御する指令、を含む、ことを特徴とす
    る基板処理装置。
JP2001136695A 2000-03-29 2001-03-29 タングステンcvdにおけるフッ素汚染の減少 Withdrawn JP2002030436A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/538379 2000-03-29
US09/538,379 US6429126B1 (en) 2000-03-29 2000-03-29 Reduced fluorine contamination for tungsten CVD

Publications (1)

Publication Number Publication Date
JP2002030436A true JP2002030436A (ja) 2002-01-31

Family

ID=24146684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001136695A Withdrawn JP2002030436A (ja) 2000-03-29 2001-03-29 タングステンcvdにおけるフッ素汚染の減少

Country Status (6)

Country Link
US (1) US6429126B1 (ja)
EP (1) EP1139418A3 (ja)
JP (1) JP2002030436A (ja)
KR (1) KR20010093766A (ja)
SG (1) SG89388A1 (ja)
TW (1) TW495848B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061109A1 (ja) * 2016-09-28 2018-04-05 株式会社日立国際電気 半導体装置の製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
KR100400326B1 (ko) * 2001-12-29 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 하부전극 형성방법
DE10210061A1 (de) * 2002-03-08 2003-10-09 Flowtec Ag Coriolis-Massedurchflußmesser zur Konzentrationsmessung
US7323411B1 (en) * 2003-09-26 2008-01-29 Cypress Semiconductor Corporation Method of selective tungsten deposition on a silicon surface
US20050186339A1 (en) * 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
JP4798688B2 (ja) * 2004-08-26 2011-10-19 エルピーダメモリ株式会社 半導体装置の製造方法
KR100707656B1 (ko) * 2005-10-10 2007-04-13 동부일렉트로닉스 주식회사 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US7875519B2 (en) * 2008-05-21 2011-01-25 Intel Corporation Metal gate structure and method of manufacturing same
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US20100267230A1 (en) * 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US20120199887A1 (en) * 2011-02-03 2012-08-09 Lana Chan Methods of controlling tungsten film properties
JP6273257B2 (ja) 2012-03-27 2018-01-31 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated タングステンによるフィーチャ充填
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US8859417B2 (en) 2013-01-03 2014-10-14 Globalfoundries Inc. Gate electrode(s) and contact structure(s), and methods of fabrication thereof
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) * 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
KR102234559B1 (ko) * 2016-12-15 2021-03-31 어플라이드 머티어리얼스, 인코포레이티드 핵형성을 사용하지 않는 갭 충전 ald 프로세스
CN111095488A (zh) 2017-08-14 2020-05-01 朗姆研究公司 三维竖直nand字线的金属填充过程
US10854459B2 (en) * 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法
US10468258B1 (en) 2018-06-12 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Passivator for gate dielectric
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착
US11462626B2 (en) 2019-10-29 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
US5231055A (en) * 1989-01-13 1993-07-27 Texas Instruments Incorporated Method of forming composite interconnect system
US5028565A (en) * 1989-08-25 1991-07-02 Applied Materials, Inc. Process for CVD deposition of tungsten layer on semiconductor wafer
EP0486927A1 (en) * 1990-11-20 1992-05-27 Air Products And Chemicals, Inc. Deposition of tungsten films from mixtures of tungsten hexafluoride, organohydrosilanes and hydrogen
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US5272112A (en) * 1992-11-09 1993-12-21 Genus, Inc. Low-temperature low-stress blanket tungsten film
US5482749A (en) * 1993-06-28 1996-01-09 Applied Materials, Inc. Pretreatment process for treating aluminum-bearing surfaces of deposition chamber prior to deposition of tungsten silicide coating on substrate therein
US6090706A (en) * 1993-06-28 2000-07-18 Applied Materials, Inc. Preconditioning process for treating deposition chamber prior to deposition of tungsten silicide coating on active substrates therein
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
US5654234A (en) * 1996-04-29 1997-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a void-free tungsten-plug contact in the presence of a contact opening overhang
US5807788A (en) * 1996-11-20 1998-09-15 International Business Machines Corporation Method for selective deposition of refractory metal and device formed thereby
US5906866A (en) * 1997-02-10 1999-05-25 Tokyo Electron Limited Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
US5872065A (en) * 1997-04-02 1999-02-16 Applied Materials Inc. Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US5956609A (en) * 1997-08-11 1999-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing stress and improving step-coverage of tungsten interconnects and plugs
US5795824A (en) * 1997-08-28 1998-08-18 Novellus Systems, Inc. Method for nucleation of CVD tungsten films
US6265312B1 (en) * 1999-08-02 2001-07-24 Stmicroelectronics, Inc. Method for depositing an integrated circuit tungsten film stack that includes a post-nucleation pump down step

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061109A1 (ja) * 2016-09-28 2018-04-05 株式会社日立国際電気 半導体装置の製造方法
JPWO2018061109A1 (ja) * 2016-09-28 2019-02-07 株式会社Kokusai Electric 半導体装置の製造方法

Also Published As

Publication number Publication date
TW495848B (en) 2002-07-21
SG89388A1 (en) 2002-06-18
EP1139418A2 (en) 2001-10-04
EP1139418A3 (en) 2004-09-08
KR20010093766A (ko) 2001-10-29
US6429126B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
JP2002030436A (ja) タングステンcvdにおけるフッ素汚染の減少
US6206967B1 (en) Low resistivity W using B2H6 nucleation step
US6156382A (en) Chemical vapor deposition process for depositing tungsten
US6297152B1 (en) CVD process for DCS-based tungsten silicide
US7132353B1 (en) Boron diffusion barrier by nitrogen incorporation in spacer dielectrics
US7049200B2 (en) Method for forming a low thermal budget spacer
US5990000A (en) Method and apparatus for improving gap-fill capability using chemical and physical etchbacks
JP4176864B2 (ja) 四弗化珪素/酸素の化学作用を用いて低誘電率のSi−O−F膜を堆積させる方法
US6190233B1 (en) Method and apparatus for improving gap-fill capability using chemical and physical etchbacks
US20070009658A1 (en) Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US6271129B1 (en) Method for forming a gap filling refractory metal layer having reduced stress
US6432479B2 (en) Method for in-situ, post deposition surface passivation of a chemical vapor deposited film
US6294466B1 (en) HDP-CVD apparatus and process for depositing titanium films for semiconductor devices
JP2002507067A (ja) 誘電層の堆積およびエッチングのための方法および装置
JP4426101B2 (ja) 基板処理装置およびドープシリコンガラス膜の形成方法
US5858464A (en) Methods and apparatus for minimizing excess aluminum accumulation in CVD chambers
WO2000003425A1 (en) Plasma process to deposit silicon nitride with high film quality and low hydrogen content
JP2001525613A (ja) インサイチュプレクリーニングステップを含むウェーハ上のチタン化学気相堆積法
US6204174B1 (en) Method for high rate deposition of tungsten
EP1054444A1 (en) Process for depositing a porous, low dielectric constant silicon oxide film
WO2003064724A1 (en) Process for tungsten deposition by pulsed gas flow cvd
JPH10144683A (ja) Fsg膜のギャップ充填能及び膜安定性向上のための装置及び方法
Mak et al. Low resistivity W using B 2 H 6 nucleation step
KR20040068591A (ko) 펄스화된 가스 유동 cvd에 의한 텅스텐 증착 프로세스

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603