JP2002015861A - Light-emitting device - Google Patents

Light-emitting device

Info

Publication number
JP2002015861A
JP2002015861A JP2001121821A JP2001121821A JP2002015861A JP 2002015861 A JP2002015861 A JP 2002015861A JP 2001121821 A JP2001121821 A JP 2001121821A JP 2001121821 A JP2001121821 A JP 2001121821A JP 2002015861 A JP2002015861 A JP 2002015861A
Authority
JP
Japan
Prior art keywords
light
film
substrate
layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001121821A
Other languages
Japanese (ja)
Other versions
JP2002015861A5 (en
JP4827313B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Kenji Fukunaga
健司 福永
Jun Koyama
潤 小山
Kazutaka Inukai
和隆 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001121821A priority Critical patent/JP4827313B2/en
Publication of JP2002015861A publication Critical patent/JP2002015861A/en
Publication of JP2002015861A5 publication Critical patent/JP2002015861A5/ja
Application granted granted Critical
Publication of JP4827313B2 publication Critical patent/JP4827313B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting device and electrical appliances at a low cost. SOLUTION: A substrate 11, to be formed with a semiconductor element 12 such as a thin-film transistor and a light-emitting element 16, such as an EL element and a color filter 20 to be attached to this substrate are manufactured in separate manufacturing processes, and thereafter, both of them are attached to each other so as to manufacture a light-emitting device provided with a color filter. The substrate 11 and the color filter 20 are respectively manufactured by using the photolithographic technique, and the yield of the light-emitting device provided with the color filter is improved, and the manufacturing period is shortened by separately manufacturing the both.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電極間に発光性材
料を挟んだ素子を有する発光装置及びその発光装置を表
示部（表示ディスプレイまたは表示モニタ）に用いた電
気器具に関する。特に、ＥＬ（Electro Luminescence）
が得られる発光性材料（以下、ＥＬ材料という）を用い
た発光装置に関する。なお、有機ＥＬディスプレイや有
機発光ダイオード（ＯＬＥＤ：Organic Light Emitting
Diode）は本発明の発光装置に含まれる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light-emitting device having an element having a light-emitting material interposed between electrodes and an electric appliance using the light-emitting device for a display (display or monitor). In particular, EL (Electro Luminescence)
The present invention relates to a light-emitting device using a light-emitting material (hereinafter, referred to as an EL material) that can be obtained. In addition, organic EL displays and organic light emitting diodes (OLEDs: Organic Light Emitting
Diode) is included in the light emitting device of the present invention.

【０００２】また、本発明に用いることのできる発光性
材料は、一重項励起もしくは三重項励起または両者の励
起を経由して発光（燐光および／または蛍光）するすべ
ての発光性材料を含む。[0002] The luminescent material that can be used in the present invention includes all luminescent materials that emit light (phosphorescence and / or fluorescence) via singlet excitation, triplet excitation, or both.

【０００３】[0003]

【従来の技術】近年、発光性材料のＥＬ現象を利用した
発光素子（以下、ＥＬ素子という）を用いた発光装置
（以下、ＥＬ発光装置という）の開発が進んでいる。Ｅ
Ｌ発光装置は自発光素子を用いた表示装置であるため、
液晶ディスプレイのようなバックライトが不要であり、
さらに視野角が広いため、屋外で使用する携帯型機器の
表示部として注目されている。2. Description of the Related Art In recent years, a light-emitting device (hereinafter, referred to as an EL light-emitting device) using a light-emitting element utilizing the EL phenomenon of a light-emitting material (hereinafter, referred to as an EL element) has been developed. E
Since the L light emitting device is a display device using a self light emitting element,
There is no need for a backlight like a liquid crystal display,
Because of a wider viewing angle, it has attracted attention as a display unit of a portable device used outdoors.

【０００４】ＥＬ発光装置においてカラー画像を表示す
る方式にカラーフィルタを用いる方式がある。例えば、
白色発光のＥＬ素子を形成し、そこから発した白色光を
Ｒ（赤）、Ｇ（緑）もしくはＢ（青）に対応した着色層
を通過させることで、各色の光を得ることができる。There is a method using a color filter as a method for displaying a color image in an EL light emitting device. For example,
By forming a white light emitting EL element and passing white light emitted therefrom through a colored layer corresponding to R (red), G (green) or B (blue), light of each color can be obtained.

【０００５】このような方式を採用する場合、従来はＥ
Ｌ素子が形成される基板上に各画素の位置に合わせて着
色層を設けていた。従って、少なくとも３回のフォトリ
ソグラフィ工程を必要としていた。When such a method is adopted, conventionally, E
A coloring layer is provided on the substrate on which the L element is formed in accordance with the position of each pixel. Therefore, at least three photolithography steps were required.

【０００６】しかしながら、フォトリソグラフィ工程が
３回も行われるとＥＬ発光装置の製造工程が煩雑になる
だけでなく、個別のフォトリソグラフィ工程の歩留まり
が掛け算できいてくるため大幅な歩留まりの低下を招く
恐れがあるといった問題があった。その結果、歩留まり
の低下や製造期間の長期化に伴う製造コストの増加が問
題となっていた。However, if the photolithography process is performed three times, not only is the manufacturing process of the EL light emitting device complicated, but also the yield of individual photolithography processes can be multiplied, which may cause a significant decrease in the yield. There was a problem that there is. As a result, there has been a problem of a decrease in yield and an increase in manufacturing cost due to a prolonged manufacturing period.

【０００７】[0007]

【発明が解決しようとする課題】本発明は上記問題点を
鑑みてなされたものであり、着色層を形成するためのフ
ォトリソグラフィ工程の歩留まりに影響されない発光装
置の構造および作製方法を提供することを課題とする。
そして、歩留まりの向上および製造期間の短縮を図り、
製造コストを低減することにより安価な発光装置を提供
することを課題とする。また、安価な発光装置を表示部
として用いた安価な電気器具を提供することを課題とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide a structure and a manufacturing method of a light-emitting device which are not affected by the yield of a photolithography step for forming a colored layer. As an issue.
And to improve the yield and shorten the manufacturing period,
An object is to provide an inexpensive light-emitting device by reducing manufacturing cost. Another object is to provide an inexpensive electric appliance using an inexpensive light-emitting device as a display portion.

【０００８】[0008]

【課題を解決するための手段】本発明は着色層を形成す
るためのフォトリソグラフィ工程を削減することにより
発光装置の歩留まりの向上および製造期間の短縮を図
る。具体的には、発光素子が形成された基板とは別々の
製造工程によりカラーフィルタを作製し、両者を貼り合
わせることで発光装置を完成させることを特徴とする。SUMMARY OF THE INVENTION The present invention aims to improve the yield of a light emitting device and shorten the manufacturing period by reducing the number of photolithography steps for forming a colored layer. Specifically, a light-emitting device is completed by manufacturing a color filter by a manufacturing process different from that of a substrate on which a light-emitting element is formed and bonding the two together.

【０００９】なお、カラーフィルタとは個別の波長感度
特性を有する光学フィルタを指す。即ち、本発明で用い
る透明基板、着色層および樹脂層（オーバーコート層）
を含む光学フィルタはカラーフィルタと呼んで差し支え
ない。[0009] A color filter refers to an optical filter having individual wavelength sensitivity characteristics. That is, the transparent substrate, the colored layer, and the resin layer (overcoat layer) used in the present invention.
The optical filter including the color filter may be called a color filter.

【００１０】本発明によれば発光素子を形成する製造工
程と、着色層を形成する製造工程とが別々に行われるた
め、着色層を形成するフォトリソグラフィ工程の歩留ま
りが発光素子を形成する製造工程に影響しないという利
点が得られる。According to the present invention, since the manufacturing process for forming the light emitting element and the manufacturing process for forming the coloring layer are performed separately, the yield of the photolithography process for forming the coloring layer is reduced. Is not affected.

【００１１】[0011]

【発明の実施の形態】本発明の実施の形態について図１
を用いて説明する。図１（Ａ）において、１１は素子を
形成する基板であり、可視光を透過する基板であれば如
何なる材料を用いても良い。なお、本明細書では、素子
を形成する基板において、ＴＦＴもしくはＥＬ素子が形
成される側の基板面を表面（もしくは表面側）と呼び、
その裏側の基板面を裏面（もしくは裏面側）と呼ぶ。FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG. In FIG. 1A, reference numeral 11 denotes a substrate on which an element is formed, and any material may be used as long as the substrate transmits visible light. Note that in this specification, a substrate surface on which a TFT or an EL element is formed is referred to as a front surface (or a front surface side) on a substrate on which an element is formed,
The back surface of the substrate is called a back surface (or a back surface).

【００１２】ここで基板１１の表面側には半導体素子と
して薄膜トランジスタ（以下、ＴＦＴという）１２が設
けられる。ＴＦＴ１２の構造に限定はなく、トップゲー
ト型ＴＦＴ（代表的にはプレーナ型ＴＦＴ）もしくはボ
トムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を
用いれば良い。Here, a thin film transistor (hereinafter, referred to as a TFT) 12 is provided as a semiconductor element on the front side of the substrate 11. The structure of the TFT 12 is not limited, and a top gate TFT (typically, a planar TFT) or a bottom gate TFT (typically, an inverted staggered TFT) may be used.

【００１３】ＴＦＴ１２には酸化物導電膜からなる陽極
１３が画素電極として接続される。ここで用いる酸化物
導電膜は可視光に対して透明であり、発光層で生成され
た発光は陽極１３を通過して外部に取り出される。ＴＦ
Ｔ１２および陽極１３は複数の画素の各々に設けられて
いる。An anode 13 made of an oxide conductive film is connected to the TFT 12 as a pixel electrode. The oxide conductive film used here is transparent to visible light, and light generated in the light-emitting layer passes through the anode 13 and is extracted to the outside. TF
T12 and anode 13 are provided for each of the plurality of pixels.

【００１４】また、陽極１３と接するようにＥＬ層１４
が設けられ、その上には陰極１５が設けられる。ＥＬ層
１４はＥＬ素子の発光部分にあたる層であり、単層もし
くは積層構造で形成される。基本的には、発光層に対し
て正孔注入層、正孔輸送層、電子注入層もしくは電子輸
送層を組み合わせて用いるが、公知の如何なる構造を用
いても良い。また、ＥＬ層の材料として有機材料を用い
ても無機材料を用いても良く、有機材料の場合は高分子
材料でも低分子材料で良い。An EL layer 14 is provided so as to be in contact with the anode 13.
And a cathode 15 is provided thereon. The EL layer 14 is a layer corresponding to a light emitting portion of the EL element, and is formed in a single layer or a laminated structure. Basically, a hole injection layer, a hole transport layer, an electron injection layer, or an electron transport layer is used in combination with the light emitting layer, but any known structure may be used. Further, an organic material or an inorganic material may be used as a material for the EL layer. In the case of an organic material, a high molecular material or a low molecular material may be used.

【００１５】また、陰極としては仕事関数の小さい材料
を用いることが好ましく、周期表の１族もしくは２族に
属する元素を含む金属膜を用いると良い。勿論、公知の
如何なる陰極材料を用いても構わない。It is preferable to use a material having a small work function as the cathode, and it is preferable to use a metal film containing an element belonging to Group 1 or 2 of the periodic table. Of course, any known cathode material may be used.

【００１６】なお、本明細書において、ＥＬ素子とは陽
極、ＥＬ層および陰極を含む発光素子を指す。従って、
陽極１３、ＥＬ層１４および陰極１５はＥＬ素子１６を
形成する。In this specification, an EL element refers to a light emitting element including an anode, an EL layer, and a cathode. Therefore,
The anode 13, the EL layer 14, and the cathode 15 form an EL element 16.

【００１７】ＥＬ素子１６は封止材１７によって覆わ
れ、封止材１７によりカバー材１８が接着されている。
封止材１７は樹脂であり、代表的には紫外線硬化樹脂も
しくはエポキシ樹脂が用いられる。封止材１７はＥＬ素
子１６を水および酸素から保護するための保護層として
機能する。The EL element 16 is covered with a sealing material 17 and a cover material 18 is adhered by the sealing material 17.
The sealing material 17 is a resin, typically an ultraviolet curable resin or an epoxy resin. The sealing material 17 functions as a protective layer for protecting the EL element 16 from water and oxygen.

【００１８】また、カバー材１８はＥＬ素子１６を水お
よび酸素から保護すると同時にＥＬ素子１６を機械的衝
撃から保護するための保護層として機能する。カバー材
１８としては如何なる材料を用いても良いが、プラスチ
ック基板を用いると発光装置全体の軽量化を図ることが
できるため好ましい。The cover member 18 functions as a protective layer for protecting the EL element 16 from water and oxygen and at the same time protecting the EL element 16 from mechanical shock. Although any material may be used for the cover member 18, it is preferable to use a plastic substrate because the weight of the entire light emitting device can be reduced.

【００１９】ここまでの構造は全て基板１１の上に形成
される。カバー材１８まで設けた基板１１を本明細書で
はアクティブマトリクス基板と呼ぶ。All of the above structures are formed on the substrate 11. The substrate 11 provided up to the cover member 18 is referred to as an active matrix substrate in this specification.

【００２０】次に、アクティブマトリクス基板とは別
に、カラーフィルタ用の基板１９を用意する。基板１９
としては、基板１１と同様に可視光を透過する基板であ
れば如何なる材料を用いても良い。なお、本明細書では
説明の便宜上、基板１９をカラーフィルタ基板と呼ぶ。Next, a substrate 19 for a color filter is prepared separately from the active matrix substrate. Substrate 19
Any material may be used as long as the substrate transmits visible light similarly to the substrate 11. In this specification, the substrate 19 is referred to as a color filter substrate for convenience of explanation.

【００２１】カラーフィルタ基板１９には０．２〜１．
５μmの厚さの着色層（Ｒ）２０a、着色層（Ｇ）２０b
および着色層（Ｂ）２０cが設けられている。着色層と
は特定の波長の光を透過する層であり、顔料を分散させ
た樹脂膜が用いられる。なお、本明細書において、着色
層（Ｒ）は赤色の光（６５０ｎｍ付近にピーク波長をも
つ光）を透過する着色層であり、着色層（Ｇ）は緑色の
光（５５０ｎｍ付近にピーク波長をもつ光）を透過する
着色層であり、着色層（Ｂ）は青色の光（４５０ｎｍ付
近にピーク波長をもつ光）を透過する着色層を指す。The color filter substrate 19 has 0.2-1.
5 μm thick colored layer (R) 20a, colored layer (G) 20b
And a coloring layer (B) 20c. The coloring layer is a layer that transmits light of a specific wavelength, and a resin film in which a pigment is dispersed is used. Note that in this specification, the colored layer (R) is a colored layer that transmits red light (light having a peak wavelength around 650 nm), and the colored layer (G) has a green light (peak wavelength around 550 nm). The colored layer (B) indicates a colored layer that transmits blue light (light having a peak wavelength near 450 nm).

【００２２】また、着色層（Ｒ）２０a、着色層（Ｇ）
２０bおよび着色層（Ｂ）２０cとしては、公知のカラー
フィルタで用いられている材料を用いれば良い。ここで
は赤色光を透過する着色層（Ｒ）２０a、緑色光を透過
する着色層（Ｇ）２０bおよび青色光を透過する着色層
（Ｂ）２０cが設けられている。The colored layer (R) 20a and the colored layer (G)
The material used for a known color filter may be used as the material 20b and the colored layer (B) 20c. Here, a colored layer (R) 20a transmitting red light, a colored layer (G) 20b transmitting green light, and a colored layer (B) 20c transmitting blue light are provided.

【００２３】なお、ＥＬ発光装置に用いる着色層は光量
が多く確保できるように顔料の含有率が低いものを用い
ると良い。また、着色層の膜厚を薄くすることにより光
量を多くすることも可能である。さらに、液晶表示装置
で用いる着色層のように鋭いピーク波長をもつ必要はな
く、むしろブロードなピーク波長をもつ着色層が好まし
い。また、着色層に黒色顔料を含有させることで、ＥＬ
発光装置の外部から入ってくる外光を吸収し、観測者が
陰極に映り込むような不具合を抑えることが可能であ
る。It is preferable that the coloring layer used in the EL light emitting device has a low pigment content so that a large amount of light can be secured. Further, the light amount can be increased by reducing the thickness of the coloring layer. Further, it is not necessary to have a sharp peak wavelength as in a coloring layer used in a liquid crystal display device, but rather a coloring layer having a broad peak wavelength is preferable. By including a black pigment in the coloring layer, the EL
It is possible to absorb external light coming from outside the light emitting device and suppress a problem that an observer is reflected on the cathode.

【００２４】こうしてカラーフィルタ基板１９に設けら
れた着色層（Ｒ）２０a、着色層（Ｇ）２０bおよび着色
層（Ｂ）２０cは、オーバーコート層（もしくは平坦化
層）として設けられた樹脂層２１により基板１１の裏面
側に接着される。樹脂層２１は１〜３μmの膜厚（着色
層による段差を平坦化しうる膜厚）で形成することが好
ましい。こうして図１（Ａ）の状態となる。The coloring layer (R) 20a, the coloring layer (G) 20b, and the coloring layer (B) 20c provided on the color filter substrate 19 are formed of the resin layer 21 provided as an overcoat layer (or a flattening layer). Thereby, it is adhered to the back side of the substrate 11. It is preferable that the resin layer 21 be formed to have a thickness of 1 to 3 μm (thickness capable of flattening a step due to the colored layer). Thus, the state shown in FIG.

【００２５】なお、図１（Ａ）においては、カラーフィ
ルタ基板１９、着色層（Ｒ）２０a、着色層（Ｇ）２０
b、着色層（Ｂ）２０cおよび樹脂層２１を含めてカラー
フィルタと呼ぶ。In FIG. 1A, the color filter substrate 19, the colored layer (R) 20a, and the colored layer (G) 20
b, including the colored layer (B) 20c and the resin layer 21, is called a color filter.

【００２６】また、図１（Ｂ）は図１（Ａ）の状態に加
え、カラーフィルタに反射防止膜２２を設けた例であ
る。反射防止膜２２は屈折率と膜厚を調節することで反
射光の発生しにくい条件とした単層膜もしくは積層膜で
あり、公知の反射防止膜を用いれば良い。また、反射防
止膜の代わりに、円偏光版（円偏光フィルムも含む）を
設けても良い。FIG. 1B shows an example in which an antireflection film 22 is provided on a color filter in addition to the state shown in FIG. 1A. The anti-reflection film 22 is a single-layer film or a laminated film in which reflected light is hardly generated by adjusting the refractive index and the film thickness, and a known anti-reflection film may be used. Further, a circularly polarizing plate (including a circularly polarizing film) may be provided instead of the antireflection film.

【００２７】本実施の形態に説明した発光装置は、アク
ティブマトリクス基板とカラーフィルタとを別々の工程
により形成し、両者が完成した後に両者を貼り合わせる
ことに特徴がある。このような構成によりアクティブマ
トリクス基板の歩留まりとカラーフィルタの歩留まりを
個別に管理することができ、発光装置全体としての歩留
まり低下を抑制することができる。The light emitting device described in this embodiment is characterized in that an active matrix substrate and a color filter are formed in separate steps, and after both are completed, they are bonded together. With such a configuration, the yield of the active matrix substrate and the yield of the color filter can be individually managed, and a decrease in the yield of the entire light emitting device can be suppressed.

【００２８】また、アクティブマトリクス基板を作製す
る製造工程とカラーフィルタを作製する製造工程とを同
時に流すことが可能となるため、発光装置としての製造
期間を短縮することができる。Further, since the manufacturing process for manufacturing an active matrix substrate and the manufacturing process for manufacturing a color filter can be performed at the same time, the manufacturing period of the light emitting device can be shortened.

【００２９】[0029]

【実施例】〔実施例１〕本実施例では、本発明をパッシ
ブマトリクス型（単純マトリクス型）のＥＬ発光装置に
適用した場合について説明する。なお、図１で用いられ
ている符号と同一の符号については実施の形態の説明を
参照すれば良い。[Embodiment 1] In this embodiment, a case where the present invention is applied to a passive matrix type (simple matrix type) EL light emitting device will be described. Note that the same reference numerals as those used in FIG. 1 can be referred to the description of the embodiment.

【００３０】図２（Ａ）において、２５はガラス基板、
２６は酸化物導電膜からなる陽極である。本実施例では
酸化物導電膜として酸化インジウムと酸化スズとの化合
物膜を用いる。なお、陽極２６は紙面左手から右手に長
手方向を有した長方形の電極が紙面奥手方向に向かって
複数設けられている。In FIG. 2A, 25 is a glass substrate,
Reference numeral 26 denotes an anode made of an oxide conductive film. In this embodiment, a compound film of indium oxide and tin oxide is used as the oxide conductive film. The anode 26 is provided with a plurality of rectangular electrodes having a longitudinal direction from the left hand side to the right hand side of the drawing, extending in the depth direction of the drawing.

【００３１】また、陽極２６の上には絶縁膜からなる第
１バンク材２７および第２バンク材２８が設けられてい
る。本実施例では第１バンク材２７として酸化珪素膜を
用い、第２バンク材２８として樹脂膜を用いる。第２バ
ンク材２８は下層の方がエッチングレートの早い二層の
樹脂膜の積層構造を用いて図２（Ａ）に示した構造を実
現することができる。A first bank material 27 and a second bank material 28 made of an insulating film are provided on the anode 26. In this embodiment, a silicon oxide film is used as the first bank material 27, and a resin film is used as the second bank material 28. The second bank material 28 can realize the structure shown in FIG. 2A by using a laminated structure of two resin films in which the lower layer has a higher etching rate.

【００３２】これら第１バンク材２７および第２バンク
材２８はＥＬ層２９および陰極３０を長方形に絶縁分離
するための分離壁として用いられる。従って、ＥＬ層２
９および陰極３０は陽極２６に直交するように複数設け
られた長方形の電極となる。なお、本実施例ではＥＬ層
２９として、陽極２６の上に正孔注入層を設け、その上
に白色光が得られる発光層を設ける。さらに、陰極３０
としては、アルミニウムにリチウムを添加した合金膜を
用いる。The first bank material 27 and the second bank material 28 are used as separation walls for insulating and separating the EL layer 29 and the cathode 30 into a rectangular shape. Therefore, the EL layer 2
A plurality of rectangular electrodes 9 and cathodes 30 are provided so as to be orthogonal to the anode 26. In this embodiment, as the EL layer 29, a hole injection layer is provided on the anode 26, and a light emitting layer capable of obtaining white light is provided thereon. Further, the cathode 30
Is used as an alloy film in which lithium is added to aluminum.

【００３３】以上のように、基板２５の表面側には陽極
２６、ＥＬ層２９および陰極３０からなるＥＬ素子３１
が設けられている。さらに、ＥＬ素子３１は紫外線硬化
樹脂からなる封止材３２、ガラスからなるカバー材３３
により外部の水および酸素から保護されている。なお、
カバー材３３まで設けた基板２５を本明細書ではパッシ
ブマトリクス基板と呼ぶ。As described above, the EL element 31 including the anode 26, the EL layer 29 and the cathode 30 is provided on the surface side of the substrate 25.
Is provided. Further, the EL element 31 includes a sealing material 32 made of an ultraviolet curable resin and a cover material 33 made of glass.
Is protected from external water and oxygen. In addition,
The substrate 25 provided up to the cover member 33 is referred to as a passive matrix substrate in this specification.

【００３４】本実施例では、ここまで説明したパッシブ
マトリクス基板の裏面側に実施の形態（図１（Ａ）参
照）で説明したカラーフィルタを設けることで図２
（Ａ）に示すパッシブマトリクス型の発光装置が得られ
る。なお、カラーフィルタに含まれる着色層には黒色顔
料を含有させても良い。また、図２（Ｂ）に示すよう
に、カラーフィルタには反射防止膜２２もしくは偏光板
を設けても良い。In this embodiment, the color filter described in the embodiment (see FIG. 1A) is provided on the back side of the passive matrix substrate described so far.
A passive matrix light-emitting device shown in FIG. Note that the coloring layer included in the color filter may contain a black pigment. Further, as shown in FIG. 2B, the color filter may be provided with an antireflection film 22 or a polarizing plate.

【００３５】本実施例の発光装置は、パッシブマトリク
ス基板とカラーフィルタとを別々の工程により形成し、
両者が完成した後に両者を貼り合わせることで発光装置
全体としての歩留まり低下を抑制している。また、パッ
シブマトリクス基板とカラーフィルタとを同時に作製す
るため発光装置としての製造期間が短い。In the light emitting device of this embodiment, a passive matrix substrate and a color filter are formed in separate steps.
After the two are completed, they are bonded to each other to suppress a decrease in the yield of the light emitting device as a whole. In addition, since the passive matrix substrate and the color filter are manufactured at the same time, the manufacturing period of the light emitting device is short.

【００３６】〔実施例２〕図１もしくは図２に示した発
光装置において、アクティブマトリクス基板が完成した
後、素子が形成された基板を公知のＣＭＰ（ケミカルメ
カニカルポリッシング）技術を用いて研磨し、基板の厚
さを薄くすることは有効である。本実施例の発光装置を
図３（Ａ）、（Ｂ）に示す。なお、図１もしくは図２で
用いられている符号と同一の符号については実施の形態
の説明を参照すれば良い。Embodiment 2 In the light emitting device shown in FIG. 1 or FIG. 2, after the active matrix substrate is completed, the substrate on which the elements are formed is polished by a known CMP (chemical mechanical polishing) technique. It is effective to reduce the thickness of the substrate. 3A and 3B show a light emitting device of this embodiment. Note that, for the same reference numerals as those used in FIG. 1 or FIG.

【００３７】図３（Ａ）において、３５はＣＭＰ技術に
より研磨された基板であり、その他の構造は図１（Ｂ）
と同様である。本実施例ではＣＭＰ技術により基板３５
の厚さを３００μm以下（典型的には１００〜３００μ
m）とする。この厚さを画素ピッチ（ある画素からその
次の画素までの距離）と以下とすることは、光の指向性
を高めるという点で有効である。In FIG. 3A, reference numeral 35 denotes a substrate polished by the CMP technique, and other structures are shown in FIG.
Is the same as In this embodiment, the substrate 35 is formed by the CMP technique.
Is 300 μm or less (typically 100 to 300 μm).
m). Making the thickness less than or equal to the pixel pitch (the distance from one pixel to the next pixel) is effective in improving the directivity of light.

【００３８】また、図３（Ｂ）は本実施例をパッシブマ
トリクス型の発光装置に適用した例である。この場合、
ＥＬ素子３１の形成された基板をＣＭＰ技術により研磨
して基板３６とする以外は、図２（Ｂ）の構造と同じで
ある。FIG. 3B shows an example in which this embodiment is applied to a passive matrix light emitting device. in this case,
The structure is the same as that of FIG. 2B except that the substrate on which the EL element 31 is formed is polished by a CMP technique to form a substrate 36.

【００３９】本実施例を実施した場合、本発明の効果に
加えて、素子の形成された基板が薄くなることにより発
光装置の薄型化、軽量化が図れる。When this embodiment is implemented, in addition to the effects of the present invention, the thickness of the substrate on which the elements are formed becomes thinner, so that the light emitting device can be made thinner and lighter.

【００４０】〔実施例３〕本実施例では、図１もしくは
図２に示した発光装置において、カラーフィルタ基板と
してプラスチックフィルム（高分子材料からなるフィル
ム）を用いる例を示す。本実施例の発光装置を図４
（Ａ）、（Ｂ）に示す。なお、図１もしくは図２で用い
られている符号と同一の符号については実施の形態の説
明を参照すれば良い。Embodiment 3 This embodiment shows an example in which a plastic film (a film made of a polymer material) is used as a color filter substrate in the light emitting device shown in FIG. 1 or FIG. FIG. 4 shows the light emitting device of this embodiment.
(A) and (B) show. Note that, for the same reference numerals as those used in FIG. 1 or FIG.

【００４１】図４（Ａ）において、カラーフィルタフィ
ルム４０は高分子材料からなるフィルム（プラスチック
フィルム）であり、その両面（表面および裏面）には保
護膜４１a、４１bが設けられている。なお、本実施例で
はプラスチックフィルムを例に挙げているが、硬質のプ
ラスチック基板を用いても良い。In FIG. 4A, a color filter film 40 is a film (plastic film) made of a polymer material, and protective films 41a and 41b are provided on both surfaces (front and back surfaces). Although a plastic film is taken as an example in this embodiment, a hard plastic substrate may be used.

【００４２】また、保護膜４１a、４１bとしては、水や
酸素を透過しないもしくは透過しにくい絶縁膜を設ける
ことが好ましい。典型的には炭素膜、好ましくはダイヤ
モンドライクカーボン（ＤＬＣ）膜を用いると良い。Ｄ
ＬＣ膜は室温から１００℃以下の温度範囲で成膜可能で
あるため、耐熱性の低いプラスチックフィルムにも容易
に成膜することができる。また、可撓性のプラスチック
フィルムに成膜する場合にはロールトゥロール方式によ
り成膜すれば良い。As the protective films 41a and 41b, it is preferable to provide an insulating film which does not transmit or hardly transmits water or oxygen. Typically, a carbon film, preferably a diamond-like carbon (DLC) film may be used. D
Since the LC film can be formed in a temperature range from room temperature to 100 ° C. or less, it can be easily formed on a plastic film having low heat resistance. When forming a film on a flexible plastic film, the film may be formed by a roll-to-roll method.

【００４３】また、図４（Ｂ）は本実施例をパッシブマ
トリクス型の発光装置に適用した例である。この場合、
ＥＬ素子３１の形成された基板に保護膜４１a、４１bを
設けたカラーフィルタフィルム４０を用いたカラーフィ
ルタを貼り合わせること以外は、図２（Ｂ）の構造と同
じである。FIG. 4B shows an example in which this embodiment is applied to a passive matrix light emitting device. in this case,
The structure is the same as that of FIG. 2B except that a color filter using a color filter film 40 provided with protective films 41a and 41b is attached to the substrate on which the EL element 31 is formed.

【００４４】本実施例を実施した場合、本発明の効果に
加えて、カラーフィルタの軽量化が図れるため発光装置
全体の軽量化が図れる。また、さらにカバー材１８とし
て保護膜を両面に設けたプラスチックフィルムを用いる
ことで可撓性の発光装置を作製することも可能となる。When this embodiment is carried out, in addition to the effects of the present invention, the weight of the color filter can be reduced, so that the weight of the entire light emitting device can be reduced. Further, by using a plastic film provided with a protective film on both sides as the cover member 18, a flexible light-emitting device can be manufactured.

【００４５】〔実施例４〕本実施例では、発光装置の具
体的な作製方法について図５〜図８を用いて説明する。
ここでは、画素部とその周辺に設けられる駆動回路のＴ
ＦＴを同時に作製する方法について説明する。但し、説
明を簡単にするために、駆動回路に関しては基本単位で
あるＣＭＯＳ回路を図示することとする。Embodiment 4 In this embodiment, a specific method for manufacturing a light emitting device will be described with reference to FIGS.
Here, the T of the driving circuit provided in the pixel portion and its periphery is
A method for simultaneously manufacturing FTs will be described. However, for the sake of simplicity, a CMOS circuit, which is a basic unit for the drive circuit, is illustrated.

【００４６】まず、図５（Ａ）に示すように、ガラス基
板３０１上に下地膜３０２を３００ｎｍの厚さに形成す
る。本実施例では下地膜３０２として窒化酸化珪素膜を
積層して用いる。この時、ガラス基板３０１に接する方
の窒素濃度を１０〜２５ｗｔ％としておくと良い。First, as shown in FIG. 5A, a base film 302 is formed on a glass substrate 301 to a thickness of 300 nm. In this embodiment, a silicon nitride oxide film is stacked and used as the base film 302. At this time, the nitrogen concentration in contact with the glass substrate 301 is preferably set to 10 to 25 wt%.

【００４７】また、下地膜３０２に放熱効果を持たせる
ことは有効であり、基板３０１の両面もしくは片面に炭
素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を
設けておくことは有効である。ＤＬＣ膜はＣＶＤ法もし
くはスパッタ法にて成膜可能であり、室温から１００℃
以下の温度範囲で成膜できるという利点がある。It is effective to provide the base film 302 with a heat radiation effect, and it is effective to provide a carbon film, particularly a DLC (diamond-like carbon) film, on both surfaces or one surface of the substrate 301. The DLC film can be formed by a CVD method or a sputtering method.
There is an advantage that a film can be formed in the following temperature range.

【００４８】次に下地膜３０２の上に５０ｎｍの厚さの
非晶質珪素膜（図示せず））を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜（微結晶半導体膜を含む）であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は２
０〜１００ｎｍの厚さであれば良い。Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 302 by a known film forming method. Note that the present invention is not limited to an amorphous silicon film, and may be any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film). Further, a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness is 2
The thickness may be 0 to 100 nm.

【００４９】そして、特開平７−１３０６５２号公報に
記載の技術により非晶質珪素膜を結晶化し、結晶質珪素
膜（多結晶シリコン膜若しくはポリシリコン膜ともい
う）３０３を形成する。本実施例では、結晶化を促進す
る元素としてニッケルを用いている。勿論、他の結晶化
方法としてレーザー光を用いたレーザーアニール結晶化
法、赤外光を用いたランプアニール結晶化法を用いても
良い。Then, the amorphous silicon film is crystallized by the technique described in JP-A-7-130652 to form a crystalline silicon film (also referred to as a polycrystalline silicon film or a polysilicon film) 303. In this embodiment, nickel is used as an element for promoting crystallization. Of course, as other crystallization methods, a laser annealing crystallization method using laser light or a lamp annealing crystallization method using infrared light may be used.

【００５０】次に、図５（Ｂ）に示すように、結晶質珪
素膜３０３を１回目のフォトリソグラフィ工程によりエ
ッチングして島状の半導体膜３０４〜３０７を形成す
る。これらは後にＴＦＴの活性層となる半導体膜であ
る。Next, as shown in FIG. 5B, the crystalline silicon film 303 is etched by a first photolithography step to form island-like semiconductor films 304 to 307. These are semiconductor films which will later become the active layers of the TFT.

【００５１】ここで本実施例では、半導体膜３０４〜３
０７上に酸化珪素膜からなる保護膜（図示せず）を１３
０ｎｍの厚さに形成し、半導体をｐ型半導体とする不純
物元素（以下、ｐ型不純物元素という）を半導体膜３０
４〜３０７に添加する。ｐ型不純物元素としては周期表
の１３族に属する元素（典型的にはボロンもしくはガリ
ウム）を用いることができる。なお、この保護膜は不純
物を添加する際に結晶質珪素膜が直接プラズマに曝され
ないようにするためと、微妙な濃度制御を可能にするた
めに設ける。In this embodiment, the semiconductor films 304 to 3
A protective film (not shown) made of a silicon oxide film on
An impurity element which is formed to a thickness of 0 nm and uses a semiconductor as a p-type semiconductor (hereinafter referred to as a p-type impurity element)
Add 4 to 307. As the p-type impurity element, an element belonging to Group 13 of the periodic table (typically, boron or gallium) can be used. Note that this protective film is provided to prevent the crystalline silicon film from being directly exposed to plasma when adding an impurity and to enable fine concentration control.

【００５２】また、このとき添加されるｐ型不純物元素
の濃度は、１×１０15〜５×１０17atoms/cm3（代表的
には１×１０16〜１×１０17atoms/cm3）とすれば良
い。この濃度で添加されたｐ型不純物元素はｎチャネル
型ＴＦＴのしきい値電圧の調節に用いられる。The concentration of the p-type impurity element added at this time is 1 × 10 15 to 5 × 10 17 atoms / cm 3 (typically, 1 × 10 16 to 1 × 10 17 atoms / cm 3 ). It is good. The p-type impurity element added at this concentration is used for adjusting the threshold voltage of the n-channel TFT.

【００５３】次に、半導体膜３０４〜３０７を覆ってゲ
ート絶縁膜３０８を形成する。ゲート絶縁膜３０８とし
ては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍ
の厚さの珪素を含む絶縁膜を用いれば良い。これは単層
構造でも積層構造でも良い。本実施例では１１５ｎｍ厚
の窒化酸化珪素膜を用いる。Next, a gate insulating film 308 is formed to cover the semiconductor films 304 to 307. As the gate insulating film 308, 10 to 200 nm, preferably 50 to 150 nm
It is sufficient to use an insulating film containing silicon having a thickness of. This may have a single-layer structure or a laminated structure. In this embodiment, a silicon nitride oxide film with a thickness of 115 nm is used.

【００５４】次に、第１の導電膜３０９として３０ｎｍ
厚の窒化タンタル膜を形成し、さらに第２の導電膜３１
０として３７０ｎｍのタングステン膜を形成する。これ
らの金属膜はスパッタ法で形成すれば良い。また、スパ
ッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると
応力による膜はがれを防止することができる。また、タ
ングステンターゲットの純度を９９．９９９９％とする
ことで、抵抗率が２０ｍΩｃｍ以下の低抵抗なタングス
テン膜を形成することができる。Next, a 30 nm thick first conductive film 309 is formed.
A thick tantalum nitride film is formed, and a second conductive film 31 is formed.
A tungsten film of 370 nm is formed as 0. These metal films may be formed by a sputtering method. When an inert gas such as Xe or Ne is added as a sputtering gas, the film can be prevented from peeling due to stress. When the purity of the tungsten target is 99.9999%, a low-resistance tungsten film having a resistivity of 20 mΩcm or less can be formed.

【００５５】次に、レジストマスク３１１a〜３１１gを
形成し、第１の導電膜３０９及び第２の導電膜３１０を
エッチングする。なお、本明細書中ではここで行うエッ
チング処理を第１のエッチング処理と呼ぶ。Next, resist masks 311a to 311g are formed, and the first conductive film 309 and the second conductive film 310 are etched. Note that the etching performed here is referred to as a first etching in this specification.

【００５６】本実施例では、ＩＣＰ（Inductively Coup
led Plasma：誘導結合型プラズマ）を用いたエッチング
方法を採用する。エッチングガスとしては四フッ化炭素
（ＣＦ4）ガスと塩素（Ｃｌ2）ガス混合ガスを用い、１
Ｐａの成膜圧力とする。この状態でコイル型の電極に５
００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラ
ズマを生成する。また、基板を乗せたステージには自己
バイアス電圧として１５０ＷのＲＦ電力（１３．５６Ｍ
Ｈｚ）を印加して、負の自己バイアスが基板に加わるよ
うにする。In this embodiment, the ICP (Inductively Coup
An etching method using led plasma (inductively coupled plasma) is adopted. As the etching gas, a mixed gas of carbon tetrafluoride (CF 4 ) gas and chlorine (Cl 2 ) gas is used.
The film forming pressure is Pa. In this state, 5
A plasma is generated by applying an RF power of 00 W (13.56 MHz). Further, the stage on which the substrate is mounted has RF power of 150 W (13.56 M) as a self-bias voltage.
Hz) so that a negative self-bias is applied to the substrate.

【００５７】このような条件によりエッチング処理を行
うと、窒化タンタル膜とタングステン膜の選択比が１：
１に近くなり、一括でエッチングすることが可能とな
る。また、レジストマスク３１１a〜３１１eの後退を利
用して１５〜４５°のテーパー角を有するテーパー形状
とすることができる。本実施例のエッチング条件では約
２５°のテーパー角を得ることができる。When etching is performed under these conditions, the selectivity of the tantalum nitride film to the tungsten film is 1: 1.
1 and it becomes possible to perform etching all at once. Further, a taper shape having a taper angle of 15 to 45 ° can be obtained by utilizing the receding of the resist masks 311 a to 311 e. Under the etching conditions of this embodiment, a taper angle of about 25 ° can be obtained.

【００５８】こうして、第１の導電膜と第２の導電膜と
の積層膜からなるゲート電極３１２〜３１６並びにスイ
ッチングＴＦＴのソース配線３１７およびドレイン配線
３１８が形成される。なお、ドレイン配線３１８は電流
制御ＴＦＴのゲート電極を兼ねている。Thus, the gate electrodes 312 to 316 made of a laminated film of the first conductive film and the second conductive film, and the source wiring 317 and the drain wiring 318 of the switching TFT are formed. Note that the drain wiring 318 also serves as a gate electrode of the current control TFT.

【００５９】次に、ゲート電極３１２〜３１６、ソース
配線３１７およびドレイン配線３１８をマスクとして自
己整合的にｎ型不純物元素（本実施例ではリン）を添加
する。こうして形成される不純物領域３１９〜３２７に
はｎ型不純物元素が１×１０ 20〜１×１０21atoms/cm3
（代表的には２×１０20〜５×１０21atoms/cm3）の濃
度で含まれる。これらの不純物領域３１９〜３２７はｎ
チャネル型ＴＦＴのソース領域およびドレイン領域を形
成する。（図５（Ｃ））Next, the gate electrodes 312 to 316 and the source
Using the wiring 317 and the drain wiring 318 as masks,
Self-aligned addition of n-type impurity element (phosphorus in this embodiment)
I do. In the impurity regions 319 to 327 thus formed,
Is 1 × 10 n-type impurity element 20~ 1 × 10twenty oneatoms / cmThree
(Typically 2 × 1020~ 5 × 10twenty oneatoms / cmThree) No
Included in degrees. These impurity regions 319 to 327 have n
Shapes the source and drain regions of a channel TFT
To achieve. (FIG. 5 (C))

【００６０】次に、レジストマスク３１１a〜３１１gを
そのまま用いてゲート電極のエッチングを行う。このと
きのエッチング条件は第１のエッチング処理と同一の条
件で良い。ここではゲート電極のテーパー部分を後退さ
せ、図５（Ｃ）よりも線幅の細いゲート電極３２８〜３
３２、ソース配線３３３およびドレイン配線３３４を形
成する。（図５（Ｄ））Next, the gate electrodes are etched using the resist masks 311a to 311g as they are. The etching conditions at this time may be the same as those in the first etching process. Here, the tapered portion of the gate electrode is receded, and the gate electrodes 328 to 3 having a line width smaller than that of FIG.
32, a source wiring 333 and a drain wiring 334 are formed. (FIG. 5 (D))

【００６１】さらに、図５（Ｅ）に示すように、レジス
トマスク３１１a〜３１１gをそのまま用いて第２の導電
膜（タングステン膜）を選択的にエッチングする。この
エッチング条件は第１のエッチング処理に対してエッチ
ングガスとして酸素ガスを混合すれば良く、本明細書で
はここで行うエッチング処理を第２のエッチング処理と
呼ぶ。これはエッチングガスに酸素が加わることで第１
の導電膜（窒化タンタル膜）のエッチングの進行が極端
に遅くなるためである。Further, as shown in FIG. 5E, the second conductive film (tungsten film) is selectively etched using the resist masks 311a to 311g as they are. This etching condition may be such that oxygen gas is mixed as an etching gas in the first etching process, and the etching process performed here is referred to as a second etching process in this specification. This is due to the addition of oxygen to the etching gas.
This is because the progress of etching of the conductive film (tantalum nitride film) becomes extremely slow.

【００６２】このとき、第１のゲート電極３３５a〜３
３９aと第２のゲート電極３３５b〜３３９bとの積層構
造からなるゲート電極３３５〜３３９が形成され、さら
に第１のソース配線３４０aと第２のソース配線３４０b
との積層構造からなるソース配線３４０および第１のド
レイン配線３４１aと第２のドレイン配線３４１bとの積
層構造からなるドレイン配線３４１が形成される。At this time, the first gate electrodes 335a to 335a
Gate electrodes 335 to 339 each having a laminated structure of the first source wiring 340a and the second source wiring 340b are formed.
Is formed, and a drain wiring 341 having a stacked structure of the first drain wiring 341a and the second drain wiring 341b is formed.

【００６３】次に、レジストマスク３１１a〜３１１gを
除去し、図６（Ａ）に示すように、ｎ型不純物元素（本
実施例ではリン）を添加する。この工程ではｎ型不純物
領域３４２〜３５１にｎ型不純物元素が２×１０16〜５
×１０19atoms/cm3（代表的には５×１０17〜５×１０
18atoms/cm3）の濃度で含まれるように調節する。な
お、本明細書ではこの濃度でｎ型不純物元素が添加され
た不純物領域をｎ型不純物領域（ｂ）と呼ぶことにす
る。Next, the resist masks 311a to 311g are removed, and as shown in FIG. 6A, an n-type impurity element (phosphorus in this embodiment) is added. In this step, the n-type impurity elements 342-351 contain 2 × 10 16 -5
× 10 19 atoms / cm 3 (typically 5 × 10 17 to 5 × 10
It is adjusted to be contained at a concentration of 18 atoms / cm 3 ). In this specification, an impurity region to which an n-type impurity element is added at this concentration is referred to as an n-type impurity region (b).

【００６４】また、このとき同時にｎ型不純物領域３５
２〜３６１も形成される。これらの不純物領域は、第１
のゲート電極３３５a〜３３９aを貫通したｎ型不純物元
素によって形成されるため、ｎ型不純物領域３４２〜３
５１の１／２〜１／１０（代表的には１／３〜１／４）
の濃度でリンが添加される。具体的には、１×１０16〜
５×１０18atoms/cm3（典型的には３×１０17〜３×１
０18atoms/cm3）の濃度でｎ型不純物元素を含む。な
お、本明細書ではこの濃度でｎ型不純物元素が添加され
た不純物領域をｎ型不純物領域（ｃ）と呼ぶことにす
る。At this time, the n-type impurity region 35
2-361 are also formed. These impurity regions are
Is formed by the n-type impurity element penetrating through the gate electrodes 335a to 339a.
1/2 to 1/10 of 51 (typically 1/3 to 1/4)
Phosphorus is added at a concentration of. Specifically, 1 × 10 16
5 × 10 18 atoms / cm 3 (typically 3 × 10 17 to 3 × 1
0 18 atoms / cm 3 ) and contains an n-type impurity element. In this specification, the impurity region to which the n-type impurity element is added at this concentration is referred to as an n-type impurity region (c).

【００６５】また、ｎ型不純物元素は第１のゲート電極
３３５a〜３３９aおよびゲート絶縁膜３０８を貫通させ
て添加する必要があるため、加速電圧を７０〜１２０ｋ
Ｖ（本実施例では９０ｋＶ）と高めに設定する。Since the n-type impurity element needs to be added to penetrate the first gate electrodes 335a to 339a and the gate insulating film 308, the acceleration voltage is increased to 70 to 120 k.
V (90 kV in the present embodiment) is set to be as high as possible.

【００６６】次に、図６（Ｂ）に示すように、レジスト
マスク３６２を形成する。そして、ｐ型不純物元素（本
実施例ではボロン）を添加し、高濃度にボロンを含む不
純物領域３６３〜３６６を形成する。ここではジボラン
（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜
３×１０21atoms/cm3（代表的には５×１０20〜１×１
０21atoms/cm3）の濃度となるようにボロンを添加す
る。加速電圧は２０〜３０ｋＶで良い。なお、本明細書
ではこの濃度でｐ型不純物元素が添加された不純物領域
をｐ型不純物領域（ａ）と呼ぶことにする。Next, as shown in FIG. 6B, a resist mask 362 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 363 to 366 containing boron at a high concentration. Here, an ion doping method using diborane (B 2 H 6 ) is used to form 3 × 10 20 to
3 × 10 21 atoms / cm 3 (typically 5 × 10 20 to 1 × 1
Boron is added to a concentration of 0 21 atoms / cm 3 ). The acceleration voltage may be 20 to 30 kV. In this specification, the impurity region to which the p-type impurity element is added at this concentration is referred to as a p-type impurity region (a).

【００６７】なお、ｐ型不純物領域（ａ）３６３〜３６
６は既に１×１０20〜１×１０21atoms/cm3の濃度でリ
ンが添加された領域を含むが、ここで添加されるボロン
はその少なくとも３倍以上の濃度で添加される。そのた
め、予め形成されていたｎ型の不純物領域は完全にＰ型
に反転し、Ｐ型の不純物領域として機能する。The p-type impurity regions (a) 363 to 36
6 already includes a region to which phosphorus has been added at a concentration of 1 × 10 20 to 1 × 10 21 atoms / cm 3 , and the boron added here is added at a concentration at least three times as large as that. Therefore, the n-type impurity region formed in advance is completely inverted to P-type and functions as a P-type impurity region.

【００６８】次に、レジストマスク３６２を除去した
後、それぞれの濃度で添加されたｎ型またはｐ型不純物
元素を活性化する。活性化手段としては、ファーネスア
ニール法を用い、本実施例では電熱炉において窒素雰囲
気中、５５０℃、４時間の熱処理を行う。なお、このと
き窒素雰囲気中の酸素濃度を極力低くしておくことが望
ましい。これはゲート電極の酸化を防ぐためであり、望
ましくは酸素濃度を１ｐｐｍ以下とする。Next, after removing the resist mask 362, the n-type or p-type impurity element added at each concentration is activated. As an activating means, a furnace annealing method is used, and in this embodiment, heat treatment is performed in an electric furnace at 550 ° C. for 4 hours in a nitrogen atmosphere. At this time, it is desirable to keep the oxygen concentration in the nitrogen atmosphere as low as possible. This is to prevent oxidation of the gate electrode, and desirably, the oxygen concentration is set to 1 ppm or less.

【００６９】このとき、ｎ型不純物元素が添加された領
域、即ちｎ型不純物領域もしくはｐ型不純物領域でｎ型
不純物元素を含む領域に、非晶質珪素膜の結晶化に用い
たニッケルが矢印の方向に移動し、ゲッタリングされ
る。即ち、ＴＦＴのチャネル形成領域３６７〜３７１の
ニッケル濃度が大幅に低減され、少なくとも１×１０16
atoms/cm3以下（但し、この値は質量二次イオン分析の
測定下限）となる。At this time, nickel used for crystallization of the amorphous silicon film is added to the region to which the n-type impurity element is added, that is, the region containing the n-type impurity element in the n-type impurity region or the p-type impurity region. Move in the direction of gettering. That is, the nickel concentration in the channel formation regions 367 to 371 of the TFT is greatly reduced, and is at least 1 × 10 16
atoms / cm 3 or less (however, this value is the lower limit of measurement in mass secondary ion analysis).

【００７０】さらに、図６（Ｄ）に示すように、窒化珪
素膜もしくは窒化酸化珪素膜からなる保護膜３７２を形
成する。その後、窒素雰囲気中で３００〜４５０℃の温
度範囲の熱処理を行い、水素化処理を行う。この工程は
熱的に励起された水素により半導体の不対結合手を水素
終端する工程である。この処理では保護膜３７２中に含
まれる水素が拡散して水素化処理が行われる。他の方法
として公知のプラズマ水素化処理を行っても良い。Further, as shown in FIG. 6D, a protective film 372 made of a silicon nitride film or a silicon nitride oxide film is formed. After that, heat treatment is performed in a temperature range of 300 to 450 ° C. in a nitrogen atmosphere to perform hydrogenation treatment. This step is a step of terminating dangling bonds of semiconductors with thermally excited hydrogen. In this process, hydrogen contained in the protective film 372 is diffused to perform a hydrogenation process. As another method, a known plasma hydrogenation treatment may be performed.

【００７１】また、３〜１００％の水素を含む雰囲気中
で、３００〜４５０℃で１〜１２時間の熱処理を行い、
水素化処理を行うことも可能である。Further, heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen,
It is also possible to carry out a hydrotreatment.

【００７２】水素化処理が終了したら、層間絶縁膜３７
３として樹脂膜を１〜２μmの厚さに形成する。樹脂材
料としては、ポリイミド、ポリアミド、アクリル樹脂も
しくはＢＣＢ（ベンゾシクロブテン）を用いれば良い。
また、感光性樹脂を用いることも可能である。When the hydrogenation is completed, the interlayer insulating film 37
As 3, a resin film is formed to a thickness of 1 to 2 μm. As the resin material, polyimide, polyamide, acrylic resin, or BCB (benzocyclobutene) may be used.
Alternatively, a photosensitive resin can be used.

【００７３】なお、層間絶縁膜３７３の表面に対してＣ
Ｆ4ガスを用いたプラズマ処理を施しておくことは有効
である。この処理により次に形成する配線の密着性を高
めることができる。The surface of the interlayer insulating film 373 is
It is effective to perform a plasma treatment using F 4 gas. By this process, the adhesion of the wiring to be formed next can be improved.

【００７４】次に、図７（Ａ）に示すように、層間絶縁
膜３７３に対してコンタクトホールを形成し、配線３７
４〜３８０を形成する。なお、本実施例ではこの配線
を、５０ｎｍのチタン膜、４００ｎｍのチタンを含むア
ルミニウム膜、１００ｎｍのチタン膜をスパッタ法で連
続形成した三層構造の積層膜とする。勿論、他の導電膜
でも良い。Next, as shown in FIG. 7A, a contact hole is formed in the interlayer insulating film 373 and the wiring 37 is formed.
4 to 380 are formed. In this embodiment, the wiring is a three-layer laminated film in which a 50-nm titanium film, a 400-nm aluminum film containing titanium, and a 100-nm titanium film are continuously formed by a sputtering method. Of course, other conductive films may be used.

【００７５】このとき、配線３７４、３７６はＣＭＯＳ
回路のソース配線、３７５はドレイン配線として機能す
る。また、配線３７７はソース配線３４０とスイッチン
グＴＦＴのソース領域とを電気的に接続する配線として
機能し、配線３７８はドレイン配線３４１とスイッチン
グＴＦＴのドレイン領域とを電気的に接続する配線とし
て機能する。At this time, the wirings 374 and 376 are CMOS
The source wiring 375 of the circuit functions as a drain wiring. The wiring 377 functions as a wiring for electrically connecting the source wiring 340 and the source region of the switching TFT, and the wiring 378 functions as a wiring for electrically connecting the drain wiring 341 and the drain region of the switching TFT.

【００７６】次に、可視光に対して透明な酸化物導電膜
からなる画素電極３８１を形成する。本実施例では画素
電極３８１として酸化亜鉛に酸化ガリウムを添加した酸
化物導電膜を用い、膜厚は１２０ｎｍとする。他にも、
酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれら
を組み合わせた化合物からなる酸化物導電膜を用いるこ
とも可能である。Next, a pixel electrode 381 made of an oxide conductive film transparent to visible light is formed. In this embodiment, an oxide conductive film in which gallium oxide is added to zinc oxide is used as the pixel electrode 381, and the thickness is 120 nm. Other,
It is also possible to use an oxide conductive film made of indium oxide, zinc oxide, tin oxide, or a compound thereof.

【００７７】次に、図７（Ｂ）に示すようにバンク３８
２を形成する。バンク３８２は１００〜４００ｎｍの珪
素を含む絶縁膜もしくは有機樹脂膜をパターニングして
形成すれば良い。このバンク３８２は画素と画素との間
（画素電極と画素電極との間）を埋めるように形成され
る。また、次に形成する発光層等の有機ＥＬ材料が画素
電極３８１の端部に直接触れないようにする目的もあ
る。換言すれば、画素電極３８３の平坦面上に開口部を
有した絶縁膜とも言える。Next, as shown in FIG.
Form 2 The bank 382 may be formed by patterning an insulating film containing 100 to 400 nm of silicon or an organic resin film. The bank 382 is formed so as to fill a space between pixels (between pixel electrodes). Another object is to prevent an organic EL material such as a light-emitting layer to be formed next from directly touching the edge of the pixel electrode 381. In other words, it can be said that the insulating film has an opening on the flat surface of the pixel electrode 383.

【００７８】なお、バンク３８２は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク３８２の材料となる絶縁膜中にカー
ボン粒子や顔料を添加して抵抗率を下げ、静電気の発生
を抑制する。この際、抵抗率は１×１０6〜１×１０12
Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となる
ようにカーボン粒子や顔料の添加量を調節すれば良い。Since the bank 382 is an insulating film,
Attention must be paid to electrostatic breakdown of the element during film formation.
In this embodiment, carbon particles or pigments are added to the insulating film that is the material of the bank 382 to reduce the resistivity and suppress the generation of static electricity. At this time, the resistivity is 1 × 10 6 to 1 × 10 12
The added amount of the carbon particles and the pigment may be adjusted so as to be Ωm (preferably 1 × 10 8 to 1 × 10 10 Ωm).

【００７９】ここで画素電極３８１の表面に対して前処
理を行う。本実施例では基板全体を１００〜１２０℃に
加熱し、酸素プラズマを形成しつつ紫外光照射を行う。
これにより陽極表面に対してオゾンプラズマ処理を行う
ことができる。この前処理により、陽極３８１の表面に
おいて吸着酸素および吸着水が除去され、表面の仕事関
数が高められる。さらに、陽極表面の平坦度が向上す
る。陽極表面の平坦度は表面の平均自乗粗さ（Ｒｍｓ）
が５ｎｍ以下（好ましくは３ｎｍ以下）となるようにす
ると良い。Here, pre-processing is performed on the surface of the pixel electrode 381. In this embodiment, the entire substrate is heated to 100 to 120 ° C., and ultraviolet light irradiation is performed while forming oxygen plasma.
Thus, the ozone plasma treatment can be performed on the anode surface. By this pretreatment, adsorbed oxygen and adsorbed water are removed from the surface of the anode 381, and the work function of the surface is increased. Further, the flatness of the anode surface is improved. The flatness of the anode surface is the root mean square roughness (Rms)
Is preferably 5 nm or less (preferably 3 nm or less).

【００８０】なお、オゾンプラズマ処理の代わりにアル
ゴン、ネオンもしくはヘリウムなどの希ガスを用いたプ
ラズマ処理でも良い。Note that instead of the ozone plasma treatment, a plasma treatment using a rare gas such as argon, neon, or helium may be used.

【００８１】次に、ＥＬ層３８３をスピンコート法によ
り形成する。なお、本実施例では、正孔注入層および発
光層の積層体をＥＬ層と呼んでいる。即ち、発光層に対
して正孔注入層、正孔輸送層、正孔阻止層、電子輸送
層、電子注入層もしくは電子阻止層を組み合わせた積層
体をＥＬ層と定義する。なお、これらは有機材料であっ
ても無機材料であっても良いし、高分子であっても低分
子であっても良い。Next, an EL layer 383 is formed by spin coating. In this embodiment, a stacked body of the hole injection layer and the light emitting layer is called an EL layer. That is, a laminate in which a hole injection layer, a hole transport layer, a hole blocking layer, an electron transport layer, an electron injection layer, or an electron blocking layer is combined with a light emitting layer is defined as an EL layer. Note that these may be an organic material or an inorganic material, and may be a polymer or a low molecule.

【００８２】本実施例では、まず正孔注入層としてポリ
チオフェン（ＰＥＤＯＴ）を２０ｎｍの厚さに成膜し、
さらに白色に発光する発光層としてポリビニルカルバゾ
ール（ＰＶＫ）を８０ｎｍの厚さに形成する。ポリチオ
フェンは水に溶かして塗布し、ポリビニルカルバゾール
は１，２−ジクロロメタンに溶かして塗布すれば良い。
また、正孔注入層および発光層は塗布した後にＥＬ層を
壊さない温度範囲（典型的には８０〜１２０℃）で熱処
理を行い、溶媒を揮発させて薄膜を得る。In this embodiment, first, polythiophene (PEDOT) is deposited to a thickness of 20 nm as a hole injection layer.
Further, polyvinyl carbazole (PVK) is formed to a thickness of 80 nm as a light emitting layer that emits white light. Polythiophene may be dissolved in water and applied, and polyvinylcarbazole may be dissolved in 1,2-dichloromethane and applied.
After coating the hole injection layer and the light emitting layer, a heat treatment is performed in a temperature range (typically 80 to 120 ° C.) in which the EL layer is not broken, and the solvent is volatilized to obtain a thin film.

【００８３】例えば、１，２−ジクロロメタンに、ＰＶ
Ｋ、Ｂｕ−ＰＢＤ（２−（４'−tert−ブチルフェニ
ル）−５−（４''−ビフェニル）−１，３，４−オキサ
ジアゾール）、クマリン６、ＤＣＭ１（４−ジシアノメ
チレン−２−メチル−６−ｐ−ジメチルアミノスチリル
−４Ｈ−ピラン）、ＴＰＢ（テトラフェニルブタジエ
ン）およびナイルレッドを溶かしたものを用いれば良
い。For example, PV is added to 1,2-dichloromethane.
K, Bu-PBD (2- (4′-tert-butylphenyl) -5- (4 ″ -biphenyl) -1,3,4-oxadiazole), coumarin 6, DCM1 (4-dicyanomethylene-2) -Methyl-6-p-dimethylaminostyryl-4H-pyran), TPB (tetraphenylbutadiene) and Nile Red may be used.

【００８４】また、白色に発光する発光層として用いる
ことのできる高分子材料として、他にも特開平８−９６
９５９号公報または特開平９−６３７７０号公報に記載
された材料を用いることができる。Further, as a polymer material that can be used as a light emitting layer that emits white light, there are other examples of polymer materials described in JP-A-8-96.
Materials described in Japanese Unexamined Patent Publication No. 959 or 9-63770 can be used.

【００８５】次に、ＥＬ層３８３を形成したら、仕事関
数の小さい導電膜からなる陰極３８４を４００ｎｍの厚
さに形成する。本実施例では、アルミニウムとリチウム
とを共蒸着により合金化して形成する。こうして画素電
極（陽極）３８１、ＥＬ層３８３および陰極３８４を含
むＥＬ素子３８５が形成される。Next, after forming the EL layer 383, a cathode 384 made of a conductive film having a small work function is formed to a thickness of 400 nm. In this embodiment, aluminum and lithium are alloyed by co-evaporation. Thus, an EL element 385 including the pixel electrode (anode) 381, the EL layer 383, and the cathode 384 is formed.

【００８６】なお、陰極３８４を形成した後、ＥＬ素子
３８５を完全に覆うようにしてパッシベーション膜３８
６を設けることは有効である。この際、カバレッジの良
い膜をパッシベーション膜３８６として用いることが好
ましく、炭素膜、特にＤＬＣ膜を用いることは有効であ
る。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜
可能であるため、耐熱性の低いＥＬ層３８３の上方にも
容易に成膜することができる。また、酸素に対するブロ
ッキング効果が高く、ＥＬ層３８３や陰極３８４の酸化
を抑制することが可能である。After forming the cathode 384, the passivation film 38 is completely covered with the EL element 385.
It is effective to provide 6. At this time, it is preferable to use a film having good coverage as the passivation film 386, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C. or less, it can be easily formed above the EL layer 383 having low heat resistance. In addition, the blocking effect against oxygen is high, so that oxidation of the EL layer 383 and the cathode 384 can be suppressed.

【００８７】さらに、パッシベーション膜３８６上に封
止材３８７を設けカバー材３８８を貼り合わせる。封止
材３８７としては紫外線硬化樹脂を用いれば良く、内部
に吸湿効果を有する物質もしくは酸化防止効果を有する
物質を設けることは有効である。また、紫外線硬化樹脂
は接着剤としても活用できる。Further, a sealing material 387 is provided on the passivation film 386, and a cover material 388 is attached. As the sealing material 387, an ultraviolet curable resin may be used, and it is effective to provide a substance having a moisture absorbing effect or a substance having an antioxidant effect inside. In addition, the ultraviolet curable resin can be used as an adhesive.

【００８８】また、カバー材３８８としては、ガラス基
板、金属基板、セラミックス基板もしくはプラスチック
基板（プラスチックフィルムも含む）を用いることがで
きる。このカバー材３８８の両面もしくは片面に炭素
膜、特にＤＬＣ膜を設けておくことは有効である。な
お、プラスチックフィルムをカバー材として用いる場合
にはロールトゥロール方式にて両面にＤＬＣ膜を成膜す
れば良い。As the cover member 388, a glass substrate, a metal substrate, a ceramics substrate, or a plastic substrate (including a plastic film) can be used. It is effective to provide a carbon film, particularly a DLC film, on both surfaces or one surface of the cover member 388. When a plastic film is used as a cover material, DLC films may be formed on both surfaces by a roll-to-roll method.

【００８９】こうして図７（Ｂ）の状態を得る。なお、
バンク３８２を形成した後、パッシベーション膜３８６
を形成するまでの工程をマルチチャンバー方式（または
インライン方式）の成膜装置を用いて、大気解放せずに
連続的に処理することは有効である。但し、スピンコー
ト法によりＥＬ層を形成する際には、脱酸素処理をした
窒素雰囲気もしくは希ガス雰囲気で処理を行えば良い。Thus, the state shown in FIG. 7B is obtained. In addition,
After forming the bank 382, the passivation film 386 is formed.
It is effective that the process up to the formation of is continuously performed without exposing to the atmosphere using a multi-chamber (or in-line) film forming apparatus. Note that when the EL layer is formed by spin coating, the treatment may be performed in a deoxidized nitrogen atmosphere or a rare gas atmosphere.

【００９０】次に、カラーフィルタ用にガラス基板３９
０を用意し、その上に着色層（Ｒ）３９１a、着色層
（Ｂ）３９１bおよび着色層（Ｇ）（図示せず）を形成
する。このとき、着色層（Ｒ）３９１aおよび着色層
（Ｂ）３９１bを３９２で示される部分で重ねる。この
重なり部分３９２は遮光部として機能し、画素間の輪郭
をはっきりさせる上で有効である。Next, a glass substrate 39 is used for a color filter.
0, a colored layer (R) 391a, a colored layer (B) 391b, and a colored layer (G) (not shown) are formed thereon. At this time, the colored layer (R) 391a and the colored layer (B) 391b are overlapped at a portion indicated by reference numeral 392. The overlapping portion 392 functions as a light-shielding portion, and is effective in clarifying the outline between pixels.

【００９１】そして、着色層（Ｒ）３９１a、着色層
（Ｂ）３９１bおよび着色層（Ｇ）（図示せず）による
段差を平坦化する樹脂層３９３を設け、カラーフィルタ
を完成させる。さらに、この樹脂層３９３を用いてカラ
ーフィルタを基板３０１の裏面側に貼り合わせる。これ
により図８に示すＥＬ発光装置が完成する。Then, a resin layer 393 for flattening a step formed by the colored layer (R) 391a, the colored layer (B) 391b, and the colored layer (G) (not shown) is provided to complete a color filter. Further, a color filter is bonded to the back surface of the substrate 301 using the resin layer 393. Thus, the EL light emitting device shown in FIG. 8 is completed.

【００９２】ここで各ＴＦＴについて説明する。駆動回
路はｐチャネル型ＴＦＴ４０１とｎチャネル型ＴＦＴ４
０２とを相補的に組み合わせたＣＭＯＳ回路を基本単位
として形成されている。なお、ここでいう駆動回路とし
ては、シフトレジスタ、バッファ、レベルシフタ、ラッ
チ、サンプリング回路（トランスファゲートを含む）も
しくはＤ／Ａコンバータなどが含まれる。Here, each TFT will be described. The driving circuit is a p-channel TFT 401 and an n-channel TFT 4
02 is formed as a basic unit using a CMOS circuit obtained by complementarily combining C.02 and C.02. Note that the drive circuit here includes a shift register, a buffer, a level shifter, a latch, a sampling circuit (including a transfer gate), a D / A converter, and the like.

【００９３】ｐチャネル型ＴＦＴ４０１の活性層は、ソ
ース領域４１１、ドレイン領域４１２及びチャネル形成
領域４１３を含む。このとき、ソース領域４１１および
ドレイン領域４１２はゲート絶縁膜３０８を挟んで第１
のゲート電極３３５aに重なっている。The active layer of the p-channel TFT 401 includes a source region 411, a drain region 412, and a channel forming region 413. At this time, the source region 411 and the drain region 412 have the first structure with the gate insulating film 308 interposed therebetween.
Of the gate electrode 335a.

【００９４】また、ｎチャネル型ＴＦＴ４０２の活性層
はソース領域４１４、ドレイン領域４１５、ｎ型不純物
領域（ｂ）４１６、４１７、ｎ型不純物領域（ｃ）４１
８、４１９およびチャネル形成領域４２０を含む。この
とき、ｎ型不純物領域（ｂ）４１６、４１７は、ゲート
絶縁膜３０８を挟んで第１のゲート電極３３６aには重
ならないように設けられており、ｎ型不純物領域（ｃ）
４１８、４１９は、ゲート絶縁膜３０８を挟んで第１の
ゲート電極３３６aに重なるように設けられている。な
お、第１のゲート電極３３６aに重なるように設けられ
たｎ型不純物領域（ｃ）４１８、４１９はホットキャリ
ア注入を抑制する効果を有し、ホットキャリア注入に起
因する劣化現象を効果的に抑制することができる。The active layers of the n-channel type TFT 402 include a source region 414, a drain region 415, n-type impurity regions (b) 416 and 417, and an n-type impurity region (c) 41.
8, 419 and a channel forming region 420. At this time, the n-type impurity regions (b) 416 and 417 are provided so as not to overlap the first gate electrode 336a with the gate insulating film 308 interposed therebetween.
418 and 419 are provided so as to overlap the first gate electrode 336a with the gate insulating film 308 interposed therebetween. Note that the n-type impurity regions (c) 418 and 419 provided so as to overlap the first gate electrode 336a have an effect of suppressing hot carrier injection, and effectively suppress a deterioration phenomenon caused by hot carrier injection. can do.

【００９５】また、画素部にはスイッチングＴＦＴ４０
３と電流制御ＴＦＴ４０４が形成されている。なお、ス
イッチングＴＦＴ４０３のドレインは電流制御ＴＦＴ４
０４のゲートに電気的に接続されており、スイッチング
ＴＦＴ４０３を介して電流制御ＴＦＴ４０４のスイッチ
動作が制御される。そして、電流制御ＴＦＴ４０４によ
りＥＬ素子に流れる電流量が制御される。Further, the switching TFT 40 is provided in the pixel portion.
3 and a current control TFT 404 are formed. The drain of the switching TFT 403 is connected to the current control TFT 4
The switching operation of the current control TFT 404 is controlled via the switching TFT 403 because it is electrically connected to the gate of the TFT 04. Then, the amount of current flowing through the EL element is controlled by the current control TFT 404.

【００９６】スイッチングＴＦＴ４０３の活性層は、ソ
ース領域４２１、ドレイン領域４２２、ｎ型不純物領域
（ｂ）４２３〜４２６、ｎ型不純物領域（ｃ）４２７〜
４３０、分離領域４３１、チャネル形成領域４３２、４
３３を含む。また、ソース領域４２１は配線３７９を介
してソース配線３４０に接続される。さらにドレイン領
域４２２は配線３８０を介してドレイン配線３４１に接
続される。このドレイン配線３４１は電流制御ＴＦＴ４
０４のゲート電極３３９に接続される。The active layer of the switching TFT 403 includes a source region 421, a drain region 422, n-type impurity regions (b) 423 to 426, and n-type impurity regions (c) 427 to
430, isolation region 431, channel formation region 432, 4
33. Further, the source region 421 is connected to the source wiring 340 through the wiring 379. Further, the drain region 422 is connected to the drain wiring 341 via the wiring 380. This drain wiring 341 is connected to the current control TFT 4
04 is connected to the gate electrode 339.

【００９７】スイッチングＴＦＴ４０３の構造は基本的
にはｎチャネル型ＴＦＴ４０２と同様であり、ｎ型不純
物領域（ｂ）４２３〜４２６はゲート絶縁膜３０８を挟
んで第１のゲート電極３３７a、３３８aには重ならない
ように設けられており、ｎ型不純物領域（ｃ）４２７〜
４３０はゲート絶縁膜３０８を挟んで第１のゲート電極
３３７a、３３８aに重なるように設けられている。即
ち、ホットキャリア劣化に強い構造となっている。The structure of the switching TFT 403 is basically the same as that of the n-channel TFT 402. The n-type impurity regions (b) 423 to 426 overlap the first gate electrodes 337a and 338a with the gate insulating film 308 interposed therebetween. The n-type impurity regions (c) 427 to
Reference numeral 430 is provided so as to overlap the first gate electrodes 337a and 338a with the gate insulating film 308 interposed therebetween. That is, the structure is strong against hot carrier deterioration.

【００９８】なお、本実施例ではスイッチングＴＦＴ４
０３としてｎチャネル型ＴＦＴを用いた例を示したが、
ｐチャネル型ＴＦＴとしても良い。In this embodiment, the switching TFT 4
03 shows an example using an n-channel TFT,
A p-channel TFT may be used.

【００９９】また、電流制御ＴＦＴ４０４の活性層は、
ソース領域４３４、ドレイン領域４３５およびチャネル
形成領域４３６を含む。電流制御ＴＦＴ４０４の構造は
基本的にはｐチャネル型ＴＦＴ４０１と同様であり、ソ
ース領域４３４およびドレイン領域４３５はゲート絶縁
膜３０８を挟んで第１のゲート電極３３９aに重なって
いる。なお、本実施例では電流制御ＴＦＴ４０４として
ｐチャネル型ＴＦＴを用いた例を示したが、ｎチャネル
型ＴＦＴとしても良い。The active layer of the current control TFT 404 is
A source region 434, a drain region 435, and a channel formation region 436 are included. The structure of the current control TFT 404 is basically the same as that of the p-channel TFT 401, and the source region 434 and the drain region 435 overlap the first gate electrode 339a with the gate insulating film 308 interposed therebetween. In this embodiment, an example is shown in which a p-channel TFT is used as the current control TFT 404, but an n-channel TFT may be used.

【０１００】ここで画素部を上面から見た図を図９に示
す。また、図９において、Ａ−Ａ’で切断した断面図を
図１０（Ａ）に、Ｂ−Ｂ’で切断した断面図を図１０
（Ｂ）に、Ｃ−Ｃ’で切断した断面図を図１０（Ｃ）に
示す。なお、図１０（Ａ）はスイッチングＴＦＴ４０３
の断面構造を示し、図１０（Ｂ）は電流制御ＴＦＴ４０
４の断面構造を示し、図１０（Ｃ）は保持容量の断面構
造を示している。ここに示す画素部は図５〜図８に示し
た作製工程により形成可能であり、必要に応じて図５〜
図８で用いた符号を参照する。FIG. 9 shows a view of the pixel portion viewed from above. 9A is a cross-sectional view taken along line AA ′, and FIG. 10A is a cross-sectional view taken along line BB ′ in FIG.
FIG. 10B is a cross-sectional view taken along a line CC ′ in FIG. FIG. 10A shows the switching TFT 403.
FIG. 10B shows a current control TFT 40.
4 shows a cross-sectional structure, and FIG. 10C shows a cross-sectional structure of the storage capacitor. The pixel portion shown here can be formed by the manufacturing steps shown in FIGS.
Reference is made to the reference numerals used in FIG.

【０１０１】まず、スイッチングＴＦＴ４０３について
図９および図１０（Ａ）を用いて説明する。図９、図１
０（Ａ）において、６０１は活性層である。活性層６０
１の詳細は図７（Ｂ）で説明した通りであるからここで
の説明は省略する。そして、ソース配線３４０は配線３
７７を介して活性層６０１と電気的に接続され、さらに
配線３７８を介してドレイン配線３４１と電気的に接続
される。First, the switching TFT 403 will be described with reference to FIGS. 9 and 10A. 9 and 1
At 0 (A), 601 is an active layer. Active layer 60
The details of 1 are as described in FIG. 7 (B), and thus description thereof will be omitted. Then, the source wiring 340 is the wiring 3
The semiconductor device is electrically connected to the active layer 601 through the wiring 77 and further to the drain wiring 341 through the wiring 378.

【０１０２】また、活性層６０１上にはゲート電極６０
２が設けられている。なお、ゲート電極６０２のうち、
活性層６０１と重なる部分が図５（Ｅ）のゲート電極３
３７、３３８に相当する。また、ゲート電極６０２はコ
ンタクト部６０３にてゲート配線６０４と電気的に接続
される。The gate electrode 60 is formed on the active layer 601.
2 are provided. Note that among the gate electrodes 602,
The portion overlapping the active layer 601 is the gate electrode 3 shown in FIG.
37, 338. Further, the gate electrode 602 is electrically connected to the gate wiring 604 at the contact portion 603.

【０１０３】次に、電流制御ＴＦＴ４０４について図９
および図１０（Ｂ）を用いて説明する。図９、図１０
（Ｂ）において、６０５は活性層である。活性層６０５
の詳細は図７（Ｂ）で説明した通りであるからここでの
説明は省略する。活性層６０５のソース領域は配線（電
流供給線）３７９と電気的に接続され、ドレイン領域は
配線３８０および画素電極（ＥＬ素子の陽極）３８１と
電気的に接続される。Next, the current control TFT 404 will be described with reference to FIG.
This will be described with reference to FIG. 9 and 10
In (B), 605 is an active layer. Active layer 605
Are the same as those described with reference to FIG. 7B, and thus description thereof is omitted here. The source region of the active layer 605 is electrically connected to a wiring (current supply line) 379, and the drain region is electrically connected to a wiring 380 and a pixel electrode (anode of an EL element) 381.

【０１０４】また、活性層６０５上にはゲート電極３３
９が設けられている。ゲート電極３３９はドレイン配線
３４１が活性層６０５と重なる部分に相当する。また、
ドレイン配線３４１はそのまま延長されて図１０（Ｃ）
に示す保持容量の上部電極６０６を兼ねる。配線（電流
供給線）３７９はコンタクト部６０７にて半導体膜６０
８と電気的に接続され、この半導体膜６０８が保持容量
の下部電極として機能する。The gate electrode 33 is formed on the active layer 605.
9 are provided. The gate electrode 339 corresponds to a portion where the drain wiring 341 overlaps with the active layer 605. Also,
The drain wiring 341 is extended as it is, as shown in FIG.
Also serves as the upper electrode 606 of the storage capacitor shown in FIG. The wiring (current supply line) 379 is connected to the semiconductor film 60 at the contact portion 607.
The semiconductor film 608 functions as a lower electrode of the storage capacitor.

【０１０５】また、本実施例のＥＬ発光装置の回路構成
例を図１１に示す。なお、本実施例ではデジタル駆動を
行うための回路構成を示す。本実施例では、ソース側駆
動回路８０１、画素部８０８及びゲート側駆動回路８０
９を有している。なお、本明細書中において、駆動回路
部とはソース側駆動回路およびゲート側駆動回路を含め
た総称である。FIG. 11 shows an example of a circuit configuration of the EL light emitting device of this embodiment. Note that this embodiment shows a circuit configuration for performing digital driving. In this embodiment, the source side driving circuit 801, the pixel portion 808, and the gate side driving circuit 80
9. Note that in this specification, a drive circuit portion is a general term including a source-side drive circuit and a gate-side drive circuit.

【０１０６】本実施例では画素部８０８にスイッチング
ＴＦＴとして図７（Ｂ）に示した構造のｎチャネル型Ｔ
ＦＴが設けられ、このスイッチングＴＦＴはゲート側駆
動回路８０９に接続されたゲート配線とソース側駆動回
路８０１に接続されたソース配線との交点に配置されて
いる。また、スイッチングＴＦＴのドレインはｐチャネ
ル型の電流制御ＴＦＴのゲートに電気的に接続されてい
る。In this embodiment, an n-channel TFT having a structure shown in FIG.
An FT is provided, and this switching TFT is arranged at an intersection of a gate wiring connected to the gate side driving circuit 809 and a source wiring connected to the source side driving circuit 801. The drain of the switching TFT is electrically connected to the gate of the p-channel type current control TFT.

【０１０７】ソース側駆動回路８０１は、シフトレジス
タ８０２、バッファ８０３、ラッチ（Ａ）８０４、バッ
ファ８０５、ラッチ（Ｂ）８０６、バッファ８０７を設
けている。なお、アナログ駆動の場合はラッチ（Ａ）、
（Ｂ）の代わりにサンプリング回路（トランスファゲー
ト）を設ければ良い。また、ゲート側駆動回路８０９
は、シフトレジスタ８１０、バッファ８１１を設けてい
る。The source side driving circuit 801 includes a shift register 802, a buffer 803, a latch (A) 804, a buffer 805, a latch (B) 806, and a buffer 807. In the case of analog drive, latch (A),
A sampling circuit (transfer gate) may be provided instead of (B). In addition, the gate side driving circuit 809
Is provided with a shift register 810 and a buffer 811.

【０１０８】なお、図示していないが、画素部８０８を
挟んでゲート側駆動回路８０９の反対側にさらにゲート
側駆動回路を設けても良い。この場合、双方は同じ構造
でゲート配線を共有しており、片方が壊れても残った方
からゲート信号を送って画素部を正常に動作させるよう
な構成とする。Although not shown, a gate-side drive circuit may be further provided on the opposite side of the gate-side drive circuit 809 across the pixel portion 808. In this case, both have the same structure and share a gate line, and a structure is adopted in which, even if one of them is broken, a gate signal is sent from the remaining one to operate the pixel portion normally.

【０１０９】なお、上記構成は、図５〜図７に示した作
製工程に従ってＴＦＴを作製することによって容易に実
現することができる。また、本実施例では画素部と駆動
回路部の構成のみ示しているが、本実施例の作製工程に
従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、
オペアンプ、γ補正回路などの論理回路を同一基板上に
形成することが可能であり、さらにはメモリやマイクロ
プロセッサ等を形成しうると考えている。The above structure can be easily realized by manufacturing a TFT according to the manufacturing steps shown in FIGS. In this embodiment, only the configuration of the pixel portion and the drive circuit portion is shown. However, according to the manufacturing process of this embodiment, other components such as a signal dividing circuit, a D / A converter,
It is considered that logic circuits such as an operational amplifier and a gamma correction circuit can be formed over the same substrate, and that a memory, a microprocessor, and the like can be formed.

【０１１０】さらに、ＥＬ素子を保護するための封止
（または封入）工程まで行った後の本実施例のＥＬ発光
装置について１２（Ａ）、（Ｂ）を用いて説明する。な
お、必要に応じて図１１で用いた符号を引用する。Further, an EL light emitting device of this embodiment after performing a sealing (or enclosing) step for protecting the EL element will be described with reference to FIGS. 12 (A) and 12 (B). Note that the reference numerals used in FIG.

【０１１１】図１２（Ａ）は、ＥＬ素子の封止までを行
った状態を示す上面図である。点線で示された８０１は
ソース側駆動回路、８０８は画素部、８０９はゲート側
駆動回路である。また、９０１はカバー材、９０２は第
１シール材、９０３は第２シール材であり、第１シール
材９０２で囲まれた内側のカバー材９０１とＥＬ素子が
形成された基板との間には封止材（図示せず）が設けら
れる。FIG. 12A is a top view showing a state in which the process up to sealing of the EL element has been performed. Reference numeral 801 indicated by a dotted line denotes a source side driver circuit, 808 denotes a pixel portion, and 809 denotes a gate side driver circuit. Further, reference numeral 901 denotes a cover material, 902 denotes a first seal material, and 903 denotes a second seal material. Between the inner cover material 901 surrounded by the first seal material 902 and the substrate on which the EL element is formed. A sealing material (not shown) is provided.

【０１１２】なお、９０４はソース側駆動回路８０１及
びゲート側駆動回路８０９に入力される信号を伝達する
ための接続配線であり、外部入力端子となるＦＰＣ９０
５からビデオ信号やクロック信号を受け取る。Reference numeral 904 denotes a connection line for transmitting signals input to the source side drive circuit 801 and the gate side drive circuit 809, and the FPC 90 serving as an external input terminal.
5 receives a video signal and a clock signal.

【０１１３】ここで、図１２（Ａ）をＡ−Ａ’で切断し
た断面に相当する断面図を図１２（Ｂ）に示す。なお、
図１２（Ａ）、（Ｂ）では同一の部位に同一の符号を用
いている。Here, FIG. 12B is a cross-sectional view corresponding to a cross section taken along line AA ′ of FIG. In addition,
12A and 12B, the same portions are denoted by the same reference numerals.

【０１１４】図１２（Ｂ）に示すように、ガラス基板９
０６上には画素部８０８、ゲート側駆動回路８０９が形
成されており、画素部８０８は電流制御ＴＦＴ４０４と
そのドレインに電気的に接続された画素電極３８１を含
む複数の画素により形成される。また、ゲート側駆動回
路８０９はｐチャネル型ＴＦＴ４０１とｎチャネル型Ｔ
ＦＴ４０２とを相補的に組み合わせたＣＭＯＳ回路を用
いて形成される。As shown in FIG. 12B, the glass substrate 9
A pixel portion 808 and a gate-side drive circuit 809 are formed over the pixel 06. The pixel portion 808 is formed by a plurality of pixels including a current control TFT 404 and a pixel electrode 381 electrically connected to the drain thereof. The gate side driver circuit 809 includes a p-channel TFT 401 and an n-channel TFT
It is formed using a CMOS circuit in which the FT 402 and the FT 402 are complementarily combined.

【０１１５】画素電極３８１はＥＬ素子の陽極として機
能する。また、画素電極３８１の両端にはバンク３８２
が形成され、画素電極３８１上にはＥＬ層３８３および
ＥＬ素子の陰極３８４が形成される。陰極３８４は全画
素に共通の配線としても機能し、接続配線９０４を経由
してＦＰＣ９０５に電気的に接続されている。さらに、
画素部８０８及びゲート側駆動回路８０９に含まれる素
子は全て陰極３８４で覆われている。The pixel electrode 381 functions as an anode of the EL element. Further, banks 382 are provided at both ends of the pixel electrode 381.
Are formed, and an EL layer 383 and a cathode 384 of an EL element are formed on the pixel electrode 381. The cathode 384 also functions as a common wiring for all pixels, and is electrically connected to the FPC 905 via the connection wiring 904. further,
All elements included in the pixel portion 808 and the gate side driver circuit 809 are covered with the cathode 384.

【０１１６】また、第１シール材９０２によりカバー材
９０１が貼り合わされている。このとき、カバー材９０
１とＥＬ素子との間隔を確保するために樹脂膜からなる
スペーサを設けても良い。そして、第１シール材９０２
の内側には封止材９０７が充填されている。なお、第１
シール材９０２、封止材９０７としては光硬化性樹脂を
用いるのが好ましい。また、第１シール材９０２はでき
るだけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材９０７の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。Further, a cover member 901 is attached by a first seal member 902. At this time, the cover material 90
A spacer made of a resin film may be provided in order to secure an interval between 1 and the EL element. Then, the first sealing material 902
Is filled with a sealing material 907. The first
As the sealant 902 and the sealant 907, a photocurable resin is preferably used. Further, it is desirable that the first sealant 902 be a material that does not transmit moisture and oxygen as much as possible. Further, a substance having a moisture absorbing effect or a substance having an antioxidant effect may be contained in the sealing material 907.

【０１１７】ＥＬ素子を覆うようにして設けられた封止
材９０７はカバー材９０１を接着するための接着剤とし
ても機能する。封止材９０７としては、ポリイミド、ア
クリル、ＰＶＣ（ポリビニルクロライド）、エポキシ樹
脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）ま
たはＥＶＡ（エチレンビニルアセテート）を用いること
ができる。[0117] The sealing material 907 provided so as to cover the EL element also functions as an adhesive for bonding the cover material 901. As the sealing material 907, polyimide, acrylic, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used.

【０１１８】また、本実施例ではカバー材９０１として
は、ガラス板、石英板、プラスチック板、セラミックス
板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、Ｐ
ＶＦ（ポリビニルフロライド）フィルム、マイラーフィ
ルム、ポリエステルフィルムまたはアクリルフィルムを
用いることができる。In this embodiment, as the cover member 901, a glass plate, a quartz plate, a plastic plate, a ceramics plate, an FRP (Fiberglass-Reinforced Plastics) plate, a P
A VF (polyvinyl fluoride) film, a mylar film, a polyester film, or an acrylic film can be used.

【０１１９】さらに本実施例ではカバー材９０１の両面
に炭素膜（具体的にはＤＬＣ膜）９０８a、９０８bを２
〜３０ｎｍの厚さに設けている。このような炭素膜は、
酸素および水の侵入を防ぐとともにカバー材９０１の表
面を機械的に保護する役割をもつ。勿論、外側の炭素膜
９０８aに偏光板（代表的には円偏光板）を貼り付ける
ことも可能である。Further, in this embodiment, two carbon films (specifically, DLC films) 908a and 908b are provided on both surfaces of the cover material 901.
It has a thickness of about 30 nm. Such a carbon film is
It has a role of preventing intrusion of oxygen and water and mechanically protecting the surface of the cover member 901. Of course, a polarizing plate (typically a circular polarizing plate) can be attached to the outer carbon film 908a.

【０１２０】また、封止材９０７を用いてカバー材９０
１を接着した後、封止材９０７の側面（露呈面）を覆う
ように第２シール材９０３を設ける。第２シール材９０
３は第１シール材９０２と同じ材料を用いることができ
る。Further, the cover material 90 is formed by using the sealing material 907.
After bonding, the second sealing material 903 is provided so as to cover the side surface (exposed surface) of the sealing material 907. Second sealing material 90
For 3, the same material as the first sealant 902 can be used.

【０１２１】以上のような構造でＥＬ素子を封止材９０
７に封入することにより、ＥＬ素子を外部から完全に遮
断することができ、外部から水分や酸素等のＥＬ層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高いＥＬ発光装置を作製するこ
とができる。The EL element having the above structure is sealed with the sealing material 90.
By encapsulating the EL element in the EL element, the EL element can be completely shut off from the outside, and it is possible to prevent a substance such as moisture or oxygen, which promotes the deterioration of the EL layer from being oxidized, from entering from the outside. Therefore, a highly reliable EL light-emitting device can be manufactured.

【０１２２】〔実施例５〕本実施例では、着色層の配置
の例について図１４を用いて説明する。図１４に示すの
は、画素部を上面から見た図であり、各画素の構造は図
９、図１０（Ａ）〜図１０（Ｃ）を用いて説明したもの
と同様である。Embodiment 5 In this embodiment, an example of the arrangement of the coloring layers will be described with reference to FIG. FIG. 14 is a diagram of the pixel portion as viewed from above, and the structure of each pixel is the same as that described with reference to FIGS. 9, 10A to 10C.

【０１２３】図１４において、１１０１は着色層
（Ｒ）、１１０２は着色層（Ｇ）、１１０３は着色層
（Ｂ）である。また、１１０４は赤色に発色させる画
素、１１０５は緑色に発色させる画素、１１０６は青色
に発色させる画素である。本実施例では、赤色に発色さ
せる画素１１０４には着色層（Ｒ）１１０１を設け、緑
色に発色させる画素１１０５には着色層（Ｇ）１１０２
を設け、青色に発色させる画素１１０６には着色層
（Ｂ）１１０３を設ける。In FIG. 14, reference numeral 1101 denotes a colored layer (R), 1102 denotes a colored layer (G), and 1103 denotes a colored layer (B). Reference numeral 1104 denotes a pixel that emits red, 1105 denotes a pixel that emits green, and 1106 denotes a pixel that emits blue. In this embodiment, a coloring layer (R) 1101 is provided for the pixel 1104 that emits red light, and a coloring layer (G) 1102 is provided for the pixel 1105 that emits green light.
Is provided, and a coloring layer (B) 1103 is provided for the pixel 1106 which emits blue light.

【０１２４】また、着色層（Ｒ）１１０１、着色層
（Ｇ）１１０２および着色層（Ｂ）１１０３は各々ソー
ス配線１１０７および電流供給線１１０８の上方で重な
り合い、遮光部１１０９a〜１１０９dおよび１１１０を
形成している。このように各画素は遮光部１１０９a〜
１１０９dおよび１１１０によって囲まれた構造とな
り、各画素で生成された発光のうち遮光部１１０９a〜
１１０９dおよび１１１０に到達した光は吸収される。
即ち、隣接する画素間において色混合を効果的に抑制す
ることが可能である。The coloring layer (R) 1101, the coloring layer (G) 1102, and the coloring layer (B) 1103 overlap each other above the source wiring 1107 and the current supply line 1108 to form light-shielding portions 1109a to 1109d and 1110. ing. As described above, each pixel has a light shielding portion 1109a to
1109d and 1110, the light-shielding portions 1109a to
Light that reaches 1109d and 1110 is absorbed.
That is, it is possible to effectively suppress color mixing between adjacent pixels.

【０１２５】なお、各着色層に黒色顔料やカーボン粒子
を含有させておくことは有効である。これにより外部か
らの光が吸収されるため、画像を観測する人が金属膜か
らなる陰極に映り込む不具合を低減することができる。
但し、含有量が多すぎると発光量自体も低下してしまう
ので、１〜１０％の添加量とすることが望ましい。It is effective to include a black pigment and carbon particles in each colored layer. As a result, light from the outside is absorbed, so that a problem that a person who observes an image is reflected on a cathode made of a metal film can be reduced.
However, if the content is too large, the light emission amount itself is reduced. Therefore, the addition amount is desirably 1 to 10%.

【０１２６】なお、本実施例は発明の実施の形態で説明
したＥＬ発光装置と組み合わせても良いし、実施例１〜
実施例４のいずれの構成とも自由に組み合わせて実施す
ることが可能である。This embodiment may be combined with the EL device described in the embodiment of the present invention,
The present invention can be implemented by freely combining with any configuration of the fourth embodiment.

【０１２７】〔実施例６〕発明の実施の形態および実施
例４ではＥＬ層に含まれた発光層として白色発光が得ら
れるＥＬ材料を用い、そこから放射された白色光を、着
色層（Ｒ）、着色層（Ｇ）もしくは着色層（Ｂ）に通す
ことにより赤色光、緑色光もしくは青色光を得る例を示
した。[Embodiment 6] In the embodiment of the present invention and the embodiment 4, an EL material capable of emitting white light is used as the light emitting layer included in the EL layer, and the white light emitted therefrom is applied to the colored layer (R ), Red light, green light or blue light by passing through the colored layer (G) or the colored layer (B).

【０１２８】本実施例では、赤色に発色させる画素には
赤色発光が得られる発光層を形成し、緑色に発色させる
画素には緑色発光が得られる発光層を形成し、青色に発
色させる画素には青色発光が得られる発光層を形成す
る。そして、各発光層から放射された赤色光、緑色光も
しくは青色光を、それぞれ着色層（Ｒ）、着色層（Ｇ）
もしくは着色層（Ｂ）に通すことで色純度を向上させ
る。In this embodiment, a light emitting layer that can emit red light is formed in a pixel that emits red light, and a light emitting layer that can emit green light is formed in a pixel that emits green light. Forms a light-emitting layer capable of emitting blue light. Then, the red light, the green light, or the blue light emitted from each light emitting layer is applied to the colored layer (R) and the colored layer (G), respectively.
Alternatively, the color purity is improved by passing through the colored layer (B).

【０１２９】本実施例の場合、赤色、緑色もしくは青色
の発光が得られる三種類のＥＬ材料を成膜する必要があ
るが、公知の材料を用いることができる。また、画素ご
とに分けて成膜する必要があるため、シャドーマスクを
用いた蒸着法により低分子系ＥＬ材料を成膜するか、イ
ンクジェット法や印刷法により高分子系ＥＬ材料を成膜
すれば良い。In the case of this embodiment, it is necessary to form three types of EL materials capable of emitting red, green or blue light, but known materials can be used. In addition, since it is necessary to form a film separately for each pixel, a low molecular EL material is formed by an evaporation method using a shadow mask, or a high molecular EL material is formed by an inkjet method or a printing method. good.

【０１３０】なお、本実施例の構成は発明の実施の形
態、実施例１〜実施例５のいずれの構成とも自由に組み
合わせて実施することが可能である。また、実施例５に
示したように各着色層に黒色顔料やカーボン粒子を含有
させておくことは有効である。The configuration of the present embodiment can be implemented by freely combining with any of the configurations of the embodiment of the present invention and Embodiments 1 to 5. Further, as shown in Example 5, it is effective to include a black pigment and carbon particles in each colored layer.

【０１３１】〔実施例７〕本実施例では、発光層として
青色もしくは青緑色の発光が得られるＥＬ材料を用い、
その発光を色変換層に通すことにより赤色光、緑色光も
しくは青色光を得る例を示す。[Embodiment 7] In this embodiment, an EL material capable of emitting blue or blue-green light is used for the light emitting layer.
An example in which red light, green light or blue light is obtained by passing the emitted light through a color conversion layer will be described.

【０１３２】本実施例の場合、赤色に発色させる画素に
は青色光を赤色光に変換する色変換層を形成し、緑色に
発色させる画素には青色光を緑色光に変換する色変換層
を形成する。この色変換層は公知のものを用いれば良
い。発光層から放射された青色光は色変換層を励起して
赤色光もしくは緑色光を生成する。In the case of this embodiment, a color conversion layer for converting blue light to red light is formed in a pixel for emitting red light, and a color conversion layer for converting blue light to green light is formed in a pixel for emitting green light. Form. This color conversion layer may be a known one. Blue light emitted from the light emitting layer excites the color conversion layer to generate red light or green light.

【０１３３】そして、各色変換層から放射された赤色
光、緑色光および発光層から放射された青色光を、それ
ぞれ着色層（Ｒ）、着色層（Ｇ）もしくは着色層（Ｂ）
に通すことで色純度を向上させる。Then, the red light, the green light and the blue light emitted from each color conversion layer are respectively converted into a colored layer (R), a colored layer (G) or a colored layer (B).
To improve the color purity.

【０１３４】本実施例では、発光層として青色もしくは
青緑色の発光が得られる発光層だけを成膜すれば良いた
め、スピンコート法や印刷法のように簡便な技術で成膜
することが好ましい。勿論、蒸着法で成膜することも可
能である。In this embodiment, since only the light emitting layer that can emit blue or blue-green light is required to be formed as the light emitting layer, it is preferable to form the film by a simple technique such as spin coating or printing. . Of course, it is also possible to form a film by an evaporation method.

【０１３５】なお、本実施例の構成は発明の実施の形
態、実施例１〜実施例５のいずれの構成とも自由に組み
合わせて実施することが可能である。また、実施例５に
示したように各着色層に黒色顔料やカーボン粒子を含有
させておくことは有効である。The structure of this embodiment can be implemented by freely combining with any of the embodiments and the first to fifth embodiments of the present invention. Further, as shown in Example 5, it is effective to include a black pigment and carbon particles in each colored layer.

【０１３６】〔実施例８〕本実施例では実施例４と異な
る構造の画素部を有したＥＬ発光装置を示す。なお、各
種配線（ゲート配線、ソース配線、ドレイン配線もしく
は電流供給線等）の形成される層が異なる以外、ＴＦＴ
構造およびＥＬ素子構造は実施例４とほぼ同様である。
従って、実施例４と同じ部分に関しては、図９、図１０
（Ａ）〜図１０（Ｃ）で用いた符号を引用することにす
る。[Embodiment 8] In this embodiment, an EL light emitting device having a pixel portion having a structure different from that of Embodiment 4 will be described. In addition, except that the layers in which various wirings (gate wiring, source wiring, drain wiring, current supply line, etc.) are formed are different,
The structure and the EL element structure are almost the same as in the fourth embodiment.
Therefore, the same parts as those of the fourth embodiment are shown in FIGS.
Reference numerals used in FIGS. 10A to 10C will be cited.

【０１３７】ここで画素部を上面から見た図を図１５に
示す。また、図１５において、Ａ−Ａ’で切断した断面
図を図１６（Ａ）に、Ｂ−Ｂ’で切断した断面図を図１
６（Ｂ）に、Ｃ−Ｃ’で切断した断面図を図１６（Ｃ）
に示す。なお、図１６（Ａ）はスイッチングＴＦＴの断
面構造を示し、図１６（Ｂ）は電流制御ＴＦＴの断面構
造を示し、図１６（Ｃ）は保持容量の断面構造を示して
いる。また、ここに示す画素部は図５〜図７に示した作
製工程を参照すれば形成できる。FIG. 15 shows a view of the pixel portion viewed from above. In FIG. 15, a cross-sectional view taken along line AA ′ is shown in FIG. 16A, and a cross-sectional view taken along line BB ′ is shown in FIG.
FIG. 16C is a cross-sectional view taken along line CC ′ in FIG.
Shown in Note that FIG. 16A shows a cross-sectional structure of a switching TFT, FIG. 16B shows a cross-sectional structure of a current control TFT, and FIG. 16C shows a cross-sectional structure of a storage capacitor. The pixel portion shown here can be formed with reference to the manufacturing steps shown in FIGS.

【０１３８】まず、スイッチングＴＦＴについて図１５
および図１６（Ａ）を用いて説明する。図１５、図１６
（Ａ）において、１２０１は活性層である。活性層１２
０１の詳細は図７（Ｂ）で説明したスイッチングＴＦＴ
と同様であるからここでの説明は省略する。活性層１２
０１の上にはゲート配線１２０２が重なりゲート電極と
して機能している。そして、活性層１２０１にはソース
配線１２０３およびドレイン配線１２０４が接続され、
ドレイン配線１２０３は電流制御ＴＦＴのゲート配線１
２０５に接続される。First, the switching TFT shown in FIG.
This will be described with reference to FIG. FIG. 15, FIG.
In (A), reference numeral 1201 denotes an active layer. Active layer 12
01 is the switching TFT described with reference to FIG.
The description is omitted here. Active layer 12
The gate wiring 1202 overlaps the gate electrode 01 and functions as a gate electrode. Then, a source wiring 1203 and a drain wiring 1204 are connected to the active layer 1201,
The drain wiring 1203 is the gate wiring 1 of the current control TFT.
205.

【０１３９】次に、電流制御ＴＦＴについて図１５およ
び図１６（Ｂ）を用いて説明する。なお、電流制御ＴＦ
Ｔは二つのＴＦＴが並列に接続された構造となっている
が、ここではその片方についての説明を行う。図１５、
図１６（Ｂ）において、１２０６は活性層である。活性
層１２０６の詳細は図７（Ｂ）で説明した電流制御ＴＦ
Ｔと同様であるからここでの説明は省略する。活性層１
２０６のソース領域は電流供給線１２０７に接続され、
ドレイン領域はドレイン配線１２０８を介して画素電極
（ＥＬ素子の陽極）１２０９と電気的に接続される。Next, the current control TFT will be described with reference to FIGS. 15 and 16B. The current control TF
T has a structure in which two TFTs are connected in parallel, but one of them will be described here. FIG.
In FIG. 16B, reference numeral 1206 denotes an active layer. The details of the active layer 1206 are described in the current control TF described with reference to FIG.
Since it is the same as T, the description here is omitted. Active layer 1
The source region of 206 is connected to the current supply line 1207,
The drain region is electrically connected to a pixel electrode (an anode of an EL element) 1209 through a drain wiring 1208.

【０１４０】また、電流制御ＴＦＴのゲート配線１２０
５は電流供給線１２０７の直下において図１６（Ｃ）に
示す保持容量１２１０の上部電極１２１１を兼ねる。こ
のとき、電流供給線１２０７は半導体膜１２１２と電気
的に接続され、この半導体膜１２１２が保持容量１２１
０の下部電極として機能する。本実施例の構造にすると
保持容量１２１０が完全に電流供給線１２０７の下に隠
れるため、画素の有効発光面積を狭くするようなことが
ない。The gate wiring 120 of the current control TFT
Reference numeral 5 also serves as the upper electrode 1211 of the storage capacitor 1210 shown in FIG. 16C immediately below the current supply line 1207. At this time, the current supply line 1207 is electrically connected to the semiconductor film 1212, and the semiconductor film 1212
0 functions as a lower electrode. In the structure of this embodiment, the storage capacitor 1210 is completely hidden under the current supply line 1207, so that the effective light emitting area of the pixel is not reduced.

【０１４１】次に、消去ＴＦＴについて説明する。本実
施例の画素にはスイッチングＴＦＴと同じ構造の消去Ｔ
ＦＴ１２１３が設けられている。消去ＴＦＴ１２１３の
活性層１２１４は、ソース領域が電流供給線１２０７に
接続され、ドレイン領域がドレイン配線１２１５を介し
て電流制御ＴＦＴのゲート配線１２０５と電気的に接続
される。なお、活性層１２１４の構造はスイッチングＴ
ＦＴと同様であるからここでの説明は省略する。Next, the erasing TFT will be described. The pixel of this embodiment has an erasing T having the same structure as the switching TFT.
An FT 1213 is provided. The active layer 1214 of the erasing TFT 1213 has a source region connected to the current supply line 1207 and a drain region electrically connected to the gate wiring 1205 of the current control TFT via the drain wiring 1215. Note that the structure of the active layer 1214 is the switching T
The description is omitted here because it is the same as FT.

【０１４２】また、消去ＴＦＴのゲート配線（以下、消
去ゲート配線という）１２１６はスイッチングＴＦＴの
ゲート配線１２０２と平行に設けられている。Further, the gate wiring of the erasing TFT (hereinafter, referred to as erasing gate wiring) 1216 is provided in parallel with the gate wiring 1202 of the switching TFT.

【０１４３】消去ゲート配線１２１６に消去ＴＦＴ１２
１３をオン状態にする信号が入ると電流制御ＴＦＴのゲ
ート配線１２０５は強制的に電流供給線１２０７と同電
位になる。即ち、電流制御ＴＦＴがオフ状態になるため
ＥＬ素子３８５への電流の供給がなくなり、発光が止ま
って画素は消灯する。The erase TFT 12 is connected to the erase gate line 1216.
When a signal for turning on the TFT 13 is input, the gate wiring 1205 of the current control TFT is forced to have the same potential as the current supply line 1207. That is, since the current control TFT is turned off, the current is not supplied to the EL element 385, the light emission stops, and the pixel is turned off.

【０１４４】このように、消去ＴＦＴ１２１３を設ける
ことで画素を強制的に消灯することができ、画素の点灯
時間の制御性が高まる。即ち、時間階調方式の画像表示
において、階調数を容易に上げることが可能となる。な
お、このような消去ＴＦＴを用いたＥＬ発光装置に関し
て特願平１１−３３８７８６号を引用すれば良い。As described above, by providing the erasing TFT 1213, the pixel can be forcibly turned off, and the controllability of the lighting time of the pixel is improved. That is, it is possible to easily increase the number of gradations in the time gradation type image display. It should be noted that Japanese Patent Application No. 11-338786 may be cited for an EL light emitting device using such an erasing TFT.

【０１４５】また、本実施例の構成は発明の実施の形
態、実施例２、実施例３もしくは実施例５〜実施例７の
いずれの構成とも自由に組み合わせて実施することが可
能である。Further, the structure of this embodiment can be implemented by freely combining with any of the embodiments, Embodiments 2, 3 or Embodiments 5 to 7.

【０１４６】〔実施例９〕本実施例では実施例４と異な
る作製工程でＥＬ発光装置を作製する例について図１７
を用いて説明する。なお、実施例４と途中の工程が異な
るだけであるので必要に応じて実施例４で用いた符号を
参照する。[Embodiment 9] In this embodiment, an example in which an EL light emitting device is manufactured by a manufacturing process different from that of Embodiment 4 will be described with reference to FIG.
This will be described with reference to FIG. Note that, only the steps in the middle of the fourth embodiment are different from those in the fourth embodiment. Therefore, the reference numerals used in the fourth embodiment are referred to as needed.

【０１４７】まず、実施例４の作製工程に従って、図５
（Ｅ）の工程まで行う。但し、本実施例では図５（Ｃ）
に示したｎ型不純物元素の添加工程を省略する。こうし
て図１７（Ａ）の状態が得られる。First, according to the manufacturing process of the fourth embodiment, FIG.
This is performed up to the step (E). However, in this embodiment, FIG.
The step of adding the n-type impurity element shown in FIG. Thus, the state shown in FIG. 17A is obtained.

【０１４８】次に、図１７（Ｂ）に示すように、レジス
トマスク３１１a〜３１１eを除去した後、半導体膜にｎ
型不純物元素（本実施例ではリン）を添加する。なお、
ここで行うｎ型不純物元素の添加工程は、実施例１の図
６（Ａ）に示した添加工程と同様の条件で行えば良い。Next, as shown in FIG. 17B, after the resist masks 311a to 311e are removed, n
A type impurity element (phosphorus in this embodiment) is added. In addition,
The step of adding the n-type impurity element performed here may be performed under the same condition as the addition step of Embodiment 1 illustrated in FIG.

【０１４９】こうして、ｎ型不純物領域（ｂ）５０１〜
５０９およびｎ型不純物領域（ｃ）５１０〜５１９が形
成される。なお、ｎ型不純物領域（ｂ）５０１〜５０９
およびｎ型不純物領域（ｃ）５１０〜５１９に含まれる
ｎ型不純物元素の濃度は実施例４を参照すれば良い。Thus, n-type impurity regions (b) 501 to
509 and n-type impurity regions (c) 510 to 519 are formed. Note that n-type impurity regions (b) 501 to 509
Embodiment 4 may be referred to for the concentration of the n-type impurity element contained in the n-type impurity regions (c) 510 to 519.

【０１５０】次に、レジストマスク５２０a〜５２０eを
形成し、実施例１の図５（Ｃ）に示した添加工程と同様
にｎ型不純物元素（本実施例ではリン）を添加する。こ
うしてｎ型不純物領域（ａ）５２１〜５２９が形成され
る。なお、ｎ型不純物領域（ａ）５２１〜５２９に含ま
れるｎ型不純物元素の濃度は実施例４を参照すれば良
い。（図１７（Ｃ））Next, resist masks 520a to 520e are formed, and an n-type impurity element (phosphorus in this embodiment) is added in the same manner as in the addition step shown in FIG. Thus, n-type impurity regions (a) 521 to 529 are formed. Note that the concentration of the n-type impurity element contained in the n-type impurity regions (a) 521 to 529 can be referred to Embodiment 4. (FIG. 17C)

【０１５１】このとき、ｎ型不純物領域（ｂ）５０１〜
５０９のうちレジストマスク５２０a〜５２０eで隠され
た部分は、後にＬＤＤ（ライトドープドレイン）領域と
して機能する。本実施例は後にＬＤＤ領域として機能す
るｎ型不純物領域（ｂ）の長さ（ＬＤＤ長さ）をレジス
トマスク５２０a〜５２０eで自由に調節できるためＬＤ
Ｄ長さの制御性に優れる点に特徴がある。At this time, the n-type impurity regions (b) 501 to
The portion of the 509 hidden by the resist masks 520a to 520e functions as an LDD (lightly doped drain) region later. In this embodiment, since the length (LDD length) of the n-type impurity region (b) functioning as an LDD region can be freely adjusted by using the resist masks 520a to 520e.
The feature is that the controllability of the D length is excellent.

【０１５２】次に、レジストマスク５２０a〜５２０eを
除去し、レジストマスク５３０を形成する。そして、実
施例４の図６（Ｂ）に示した添加工程と同様にｐ型不純
物元素（本実施例ではボロン）を添加する。こうしてｐ
型不純物領域（ａ）５３１〜５３４が形成される。な
お、ｐ型不純物領域（ａ）５３１〜５３４に含まれるｐ
型不純物元素の濃度は実施例４を参照すれば良い。（図
１７（Ｄ））Next, the resist masks 520a to 520e are removed, and a resist mask 530 is formed. Then, a p-type impurity element (boron in this embodiment) is added in the same manner as in the addition step shown in FIG. Thus p
Type impurity regions (a) 531 to 534 are formed. The p-type impurity regions (a) 531 to 534
Embodiment 4 can be referred to for the concentration of the type impurity element. (FIG. 17D)

【０１５３】このあとは、実施例４の図６（Ｃ）に示し
た活性化工程以降の工程に従ってＥＬ発光装置を作製す
れば良い。また、完成したＴＦＴ構造は実施例４とほぼ
同様であるため、実施例４の説明を参照すれば良い。な
お、本実施例は発明の実施の形態、実施例２〜実施例８
のいずれの構成とも自由に組み合わせて実施することが
可能である。Thereafter, the EL light emitting device may be manufactured in accordance with the steps after the activation step shown in FIG. Since the completed TFT structure is almost the same as that of the fourth embodiment, the description of the fourth embodiment may be referred to. This embodiment is an embodiment of the present invention, and Examples 2 to 8 are described.
Can be freely combined with any of the above configurations.

【０１５４】〔実施例１０〕本実施例では実施例４と異
なる作製工程でＥＬ発光装置を作製する例について図１
８を用いて説明する。なお、実施例４と途中の工程が異
なるだけであるので必要に応じて実施例４で用いた符号
を参照する。[Embodiment 10] In this embodiment, an example in which an EL light-emitting device is manufactured by a manufacturing process different from that in Embodiment 4 will be described with reference to FIGS.
8 will be described. Note that, only the steps in the middle of the fourth embodiment are different from those in the fourth embodiment. Therefore, the reference numerals used in the fourth embodiment are referred to as needed.

【０１５５】まず、実施例４の作製工程に従って、図５
（Ｅ）の工程まで行う。但し、本実施例では図５（Ｃ）
に示したｎ型不純物元素の添加工程を省略する。こうし
て図１８（Ａ）の状態が得られる。First, according to the manufacturing process of the fourth embodiment, FIG.
This is performed up to the step (E). However, in this embodiment, FIG.
The step of adding the n-type impurity element shown in FIG. Thus, the state shown in FIG. 18A is obtained.

【０１５６】次に、図１８（Ｂ）に示すように、レジス
トマスク３１１a〜３１１eを除去した後、ｎ型不純物元
素（本実施例ではリン）を添加する。なお、ここで行う
ｎ型不純物元素の添加工程は、実施例４の図６（Ａ）に
示した添加工程と同様の条件で行えば良い。Next, as shown in FIG. 18B, after removing the resist masks 311a to 311e, an n-type impurity element (phosphorus in this embodiment) is added. Note that the step of adding the n-type impurity element performed here may be performed under the same conditions as the addition step of Embodiment 4 illustrated in FIG.

【０１５７】こうして、ｎ型不純物領域（ｂ）５０１〜
５０９およびｎ型不純物領域（ｃ）５１０〜５１９が形
成される。なお、ｎ型不純物領域（ｂ）５０１〜５０９
およびｎ型不純物領域（ｃ）５１０〜５１９に含まれる
ｎ型不純物元素の濃度は実施例４を参照すれば良い。Thus, n-type impurity regions (b) 501 to
509 and n-type impurity regions (c) 510 to 519 are formed. Note that n-type impurity regions (b) 501 to 509
Embodiment 4 may be referred to for the concentration of the n-type impurity element contained in the n-type impurity regions (c) 510 to 519.

【０１５８】次に、ゲート電極３３５〜３３９をマスク
として、半導体膜に実施例４の図５（Ｃ）に示した添加
工程と同様にｎ型不純物元素（本実施例ではリン）を添
加する。こうしてｎ型不純物領域（ａ）５４１〜５４９
が形成される。なお、ｎ型不純物領域（ａ）５４１〜５
４９に含まれるｎ型不純物元素の濃度は実施例４を参照
すれば良い。（図１８（Ｃ））Next, using the gate electrodes 335 to 339 as a mask, an n-type impurity element (phosphorus in this embodiment) is added to the semiconductor film in the same manner as in the addition step shown in FIG. Thus, n-type impurity regions (a) 541-549
Is formed. The n-type impurity regions (a) 541-5
Embodiment 4 may be referred to for the concentration of the n-type impurity element included in 49. (FIG. 18 (C))

【０１５９】次に、レジストマスク５５０を形成し、実
施例４の図６（Ｂ）に示した添加工程と同様にｐ型不純
物元素（本実施例ではボロン）を添加する。こうしてｐ
型不純物領域（ａ）５５１〜５５４が形成される。な
お、ｐ型不純物領域（ａ）５５１〜５５４に含まれるｐ
型不純物元素の濃度は実施例４を参照すれば良い。（図
１８（Ｄ））Next, a resist mask 550 is formed, and a p-type impurity element (boron in this embodiment) is added in the same manner as in the addition step shown in FIG. Thus p
Type impurity regions (a) 551 to 554 are formed. The p-type impurity regions (a) 551 to 554
Embodiment 4 can be referred to for the concentration of the type impurity element. (FIG. 18D)

【０１６０】このあとは、実施例４の図６（Ｃ）に示し
た活性化工程以降の工程に従ってＥＬ発光装置を作製す
れば良い。また、完成したＴＦＴ構造は実施例４とほぼ
同様であるため、実施例４の説明を参照すれば良い。な
お、本実施例は発明の実施の形態、実施例２〜実施例８
のいずれの構成とも自由に組み合わせて実施することが
可能である。Thereafter, the EL light emitting device may be manufactured according to the steps after the activation step shown in FIG. Since the completed TFT structure is almost the same as that of the fourth embodiment, the description of the fourth embodiment may be referred to. This embodiment is an embodiment of the present invention, and Examples 2 to 8 are described.
Can be freely combined with any of the above configurations.

【０１６１】〔実施例１１〕実施例４では層間絶縁膜３
７３として樹脂膜を用いたが、本実施例では珪素を含む
絶縁膜、具体的には酸化珪素膜を用いる。本実施例の場
合、まず図６（Ｂ）の工程まで終えたら、ゲート電極を
覆うように１００〜２００ｎｍの厚さの保護膜（本実施
例では窒化酸化珪素膜）を形成する。[Embodiment 11] In Embodiment 4, the interlayer insulating film 3
Although a resin film is used as 73, an insulating film containing silicon, specifically, a silicon oxide film is used in this embodiment. In the case of this embodiment, first, when the process of FIG. 6B is completed, a protective film (in this embodiment, a silicon nitride oxide film) having a thickness of 100 to 200 nm is formed so as to cover the gate electrode.

【０１６２】次に、図６（Ｃ）と同様に活性化工程を行
い、次に８００ｎｍ〜１μmの厚さの層間絶縁膜（本実
施例では酸化珪素膜）を設ける。本実施例では、この層
間絶縁膜を形成する前に３〜１００％の水素を含む雰囲
気中にて３５０〜５００℃の熱処理を行い、活性層の不
対結合手を励起された水素で終端する。Next, an activation step is performed in the same manner as in FIG. 6C, and then an interlayer insulating film (silicon oxide film in this embodiment) having a thickness of 800 nm to 1 μm is provided. In this embodiment, before forming the interlayer insulating film, a heat treatment at 350 to 500 ° C. is performed in an atmosphere containing 3 to 100% of hydrogen, and the active layer is terminated with excited hydrogen. .

【０１６３】これらの工程の後、ソース配線もしくはド
レイン配線を前記層間絶縁膜上に形成し、ソース配線お
よびドレイン配線をパッシベーション膜で覆う。本実施
例ではパッシベーション膜として窒化珪素膜もしくは窒
化酸化珪素膜を用いる。After these steps, a source wiring or a drain wiring is formed on the interlayer insulating film, and the source wiring and the drain wiring are covered with a passivation film. In this embodiment, a silicon nitride film or a silicon nitride oxide film is used as a passivation film.

【０１６４】なお、本実施例の構成は発明の実施の形
態、実施例２〜実施例１０のいずれの構成とも自由に組
み合わせて実施することが可能である。The structure of the present embodiment can be implemented by freely combining with any of the structures of the embodiments of the present invention and Embodiments 2 to 10.

【０１６５】〔実施例１２〕本実施例では、実施例４に
示したＥＬ表示装置とは異なる構造でＥＬ素子を封止し
た例について図１３を用いて説明する。なお、図１２と
同一の部分については同一の符号を用いる。[Embodiment 12] In this embodiment, an example in which an EL element is sealed with a structure different from that of the EL display device shown in Embodiment 4 will be described with reference to FIGS. The same parts as those in FIG. 12 are denoted by the same reference numerals.

【０１６６】本実施例ではカバー材１００１として、両
面にＤＬＣ膜１００２aおよび１００２bを形成したプラ
スチックフィルムを用いる。プラスチックフィルムの両
面にＤＬＣ膜を形成する場合、プラスチックフィルムを
ロールに巻いて成膜を行うロールトゥロール方式を用い
れば良い。In this embodiment, a plastic film having DLC films 1002a and 1002b formed on both surfaces is used as the cover material 1001. When a DLC film is formed on both surfaces of a plastic film, a roll-to-roll method in which the plastic film is wound around a roll to form a film may be used.

【０１６７】本実施例では、実施例４に従ってＥＬ素子
まで作製した基板に、封止材１００３を用いてカバー材
１００１を貼り合わせる。そして、カバー材１００１の
端部はシール材１００４で封止する。本実施例で用いる
封止材１００３およびシール材１００４に関しては、実
施例４に示した材料を用いることができる。In this embodiment, a cover material 1001 is attached to a substrate manufactured up to an EL element according to Embodiment 4 by using a sealing material 1003. Then, the end of the cover member 1001 is sealed with a sealant 1004. As the sealant 1003 and the sealant 1004 used in this embodiment, the materials described in Embodiment 4 can be used.

【０１６８】なお、本実施例の構成は発明の実施の形
態、実施例１〜１１のいずれの構成とも自由に組み合わ
せて実施することが可能である。The structure of this embodiment can be implemented by freely combining with any of the embodiments and embodiments 1 to 11.

【０１６９】〔実施例１３〕本実施例では、実施例４に
おいて図９に示した画素構造および実施例８において図
１５に示した画素構造の回路図について説明する。ここ
では図９に対応した回路図を図１９（Ａ）に、図１５に
対応した回路図を図１９（Ｂ）に示す。Embodiment 13 In this embodiment, a circuit diagram of the pixel structure shown in FIG. 9 in Embodiment 4 and a circuit diagram of the pixel structure shown in FIG. 15 in Embodiment 8 will be described. Here, a circuit diagram corresponding to FIG. 9 is shown in FIG. 19A, and a circuit diagram corresponding to FIG. 15 is shown in FIG.

【０１７０】図１９（Ａ）において、３４０はソース配
線、３７９は電流供給線、６０４はゲート配線である。
これらの符号は図９に対応している。また、１６０１は
図１０（Ａ）に示したスイッチングＴＦＴ、１６０２は
図１０（Ｂ）に示した電流制御ＴＦＴ、１６０３は図１
０（Ｃ）に示した保持容量、１６０４はＥＬ素子であ
る。In FIG. 19A, 340 is a source wiring, 379 is a current supply line, and 604 is a gate wiring.
These symbols correspond to FIG. 1601 is the switching TFT shown in FIG. 10A, 1602 is the current control TFT shown in FIG. 10B, and 1603 is the switching TFT shown in FIG.
Reference numeral 1604 denotes a storage capacitor shown in FIG.

【０１７１】本実施例に示した画素をデジタル駆動する
場合には、特願２０００−１１４５９２号に記載の駆動
方法を引用すれば良い。When digitally driving the pixel shown in this embodiment, the driving method described in Japanese Patent Application No. 2000-114592 may be referred to.

【０１７２】次に、図１９（Ｂ）において、１２０３は
ソース配線、１２０７は電流供給線、１２０２はゲート
配線である。これらの符号は図１５に対応している。ま
た、１６０５は図１６（Ａ）に示したスイッチングＴＦ
Ｔ、１６０６は図１６（Ｂ）に示した電流制御ＴＦＴ、
１６０７は図１６（Ｃ）に示した保持容量、１６０８は
ＥＬ素子、１６０９は消去ＴＦＴである。Next, in FIG. 19B, 1203 is a source wiring, 1207 is a current supply line, and 1202 is a gate wiring. These symbols correspond to FIG. Reference numeral 1605 denotes the switching TF shown in FIG.
T, 1606 is the current control TFT shown in FIG.
Reference numeral 1607 denotes a storage capacitor shown in FIG. 16C, 1608 denotes an EL element, and 1609 denotes an erasing TFT.

【０１７３】本実施例に示した画素をデジタル駆動する
場合には、特願平１１−３３８７８６号に記載の駆動方
法を引用すれば良い。When digitally driving the pixel shown in this embodiment, the driving method described in Japanese Patent Application No. 11-338786 may be referred to.

【０１７４】なお、本実施例の構成は発明の実施の形
態、実施例２〜１２のいずれの構成とも自由に組み合わ
せて実施することが可能である。The structure of the present embodiment can be implemented by freely combining with any of the structures of the embodiments of the present invention and Embodiments 2 to 12.

【０１７５】〔実施例１４〕本実施例ではアクティブマ
トリクス基板が完成した後で基板を剥離してカラーフィ
ルタを貼り合わせる場合の例について説明する。なお、
本実施例の工程は実施例３の構造を実現する上で有効で
ある。[Embodiment 14] In this embodiment, an example will be described in which the active matrix substrate is completed, and then the substrate is peeled off and a color filter is attached. In addition,
The steps of this embodiment are effective in realizing the structure of the third embodiment.

【０１７６】まず、実施例４の作製工程に従って、図７
（Ｂ）に示す構造のアクティブマトリクス基板を完成す
る。但し、本実施例では基板３０１と下地膜３０２の間
に剥離層１７０１が設けられている。本実施例では剥離
層１７０１として非晶質珪素膜（多結晶珪素膜でも良
い）を用いる。また、カバー材３８８としては、プラス
チックフィルム１７０２を用い、プラスチックフィルム
１７０２の両面にはＤＬＣ膜１７０３aおよび１７０３b
が設けられている。（図２０（Ａ））First, according to the manufacturing process of the fourth embodiment, FIG.
An active matrix substrate having the structure shown in FIG. However, in this embodiment, a separation layer 1701 is provided between the substrate 301 and the base film 302. In this embodiment, an amorphous silicon film (a polycrystalline silicon film may be used) is used as the separation layer 1701. A plastic film 1702 is used as the cover material 388, and DLC films 1703a and 1703b are provided on both surfaces of the plastic film 1702.
Is provided. (FIG. 20A)

【０１７７】次に、アクティブマトリクス基板全体を、
フッ化ハロゲンを含むガス中に晒し、剥離層１７０１の
除去を行う。本実施例ではフッ化ハロゲンとして三フッ
化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用い
る。希釈ガスとしては、アルゴン、ヘリウムもしくはネ
オンを用いても良い。流量は共に５００ｓｃｃｍ（８．
３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏ
ｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれば良
い。また、処理温度は室温（典型的には２０〜２７℃）
で良い。Next, the entire active matrix substrate is
The release layer 1701 is removed by exposure to a gas containing halogen fluoride. In this embodiment, chlorine trifluoride (ClF 3 ) is used as halogen fluoride, and nitrogen is used as diluent gas. Argon, helium, or neon may be used as the diluent gas. The flow rate was 500 sccm (8.
35 × 10 −6 m 3 / s) and the reaction pressure is 1 to 10 To
rr (1.3 × 10 2 to 1.3 × 10 3 Pa) may be set. The processing temperature is room temperature (typically 20 to 27 ° C.)
Is good.

【０１７８】なお、フッ化ハロゲンとは化学式ＸＦn
（Ｘはフッ素以外のハロゲン、ｎは整数）で示される物
質であり、一フッ化塩素（ＣｌＦ）、三フッ化塩素（Ｃ
ｌＦ3）、一フッ化臭素（ＢｒＦ）、三フッ化臭素（Ｂ
ｒＦ3）、一フッ化ヨウ素（ＩＦ）もしくは三フッ化ヨ
ウ素（ＩＦ3）を用いることができる。フッ化ハロゲン
は、珪素膜と酸化珪素膜とのエッチング時の選択比が大
きく、珪素膜の選択的なエッチングが可能である。Incidentally, halogen fluoride is represented by the chemical formula XFn
(X is a halogen other than fluorine, n is an integer), chlorine monofluoride (ClF), chlorine trifluoride (C
IF 3 ), bromine monofluoride (BrF), bromine trifluoride (B
rF 3 ), iodine monofluoride (IF) or iodine trifluoride (IF 3 ) can be used. Halogen fluoride has a large selectivity at the time of etching a silicon film and a silicon oxide film, and enables selective etching of a silicon film.

【０１７９】この場合、剥離層である珪素膜はエッチン
グされるが、ガスに晒される他の部分（炭素膜、プラス
チックフィルム、ガラス基板、樹脂膜および酸化珪素膜
が露呈した部分）はエッチングされない。即ち、三フッ
化塩素ガスに晒すことで剥離層１７０１が選択的にエッ
チングされ、最終的には完全に除去される。In this case, the silicon film serving as the peeling layer is etched, but other portions exposed to the gas (the portions where the carbon film, plastic film, glass substrate, resin film, and silicon oxide film are exposed) are not etched. That is, the release layer 1701 is selectively etched by exposure to chlorine trifluoride gas, and is finally completely removed.

【０１８０】本実施例の場合、剥離層１７０１は露呈し
た端部から徐々にエッチングされていき、完全に除去さ
れた時点で基板３０１と下地膜３０２が分離される。こ
のとき、ＴＦＴ及びＥＬ素子は薄膜を積層して形成され
ているが、プラスチックフィルム１７０２に移された形
で残る。（図２０（Ｂ））In the case of this embodiment, the peeling layer 1701 is gradually etched from the exposed end, and when completely removed, the substrate 301 and the base film 302 are separated. At this time, the TFT and the EL element are formed by laminating thin films, but remain in a form transferred to the plastic film 1702. (FIG. 20 (B))

【０１８１】この剥離技術は本出願人による特願２００
０−００８４０３号に記載された技術を引用すれば良
い。また、特願２０００−０７１６７３号に記載された
技術を引用することもできる。This peeling technique is disclosed in Japanese Patent Application No.
The technique described in Japanese Patent Application No. 0-008403 may be cited. Further, the technology described in Japanese Patent Application No. 2000-071673 can also be cited.

【０１８２】次に、図２１に示すように、プラスチック
フィルム１７０４の両面にＤＬＣ膜１７０５a、１７０
５bを設け、その上に着色層（Ｒ）３９１aおよび着色層
（Ｂ）３９１bを形成し、樹脂層３９３を形成してカラ
ーフィルタを作製する。そして、そのカラーフィルタを
下地膜３０２に貼り合わせる。Next, as shown in FIG. 21, DLC films 1705a and
5b, a colored layer (R) 391a and a colored layer (B) 391b are formed thereon, and a resin layer 393 is formed to produce a color filter. Then, the color filter is bonded to the base film 302.

【０１８３】本実施例の場合、ＴＦＴおよびＥＬ素子が
プラスチックフィルムに挟まれた状態となっているた
め、発光装置全体が可撓性になる。また、全ての基板が
プラスチックフィルムで形成されているため、薄型で軽
量なＥＬ発光装置が得られる。In this embodiment, since the TFT and the EL element are sandwiched between the plastic films, the entire light emitting device becomes flexible. Further, since all the substrates are formed of a plastic film, a thin and lightweight EL light emitting device can be obtained.

【０１８４】〔実施例１５〕本発明を実施するにあたっ
てＥＬ素子を形成するために用いる成膜装置の例を図２
２に示す。なお、本実施例ではインライン方式の成膜装
置とした場合について説明する。図２２において２０１
はロード室であり、基板４０の搬送はここから行われ
る。ロード室２０１には排気系２００aが備えられ、排
気系２００aは第１バルブ４１、ターボ分子ポンプ４
２、第２バルブ４３及びロータリーポンプ（油回転ポン
プ）４４を含んだ構成からなっている。[Embodiment 15] FIG. 2 shows an example of a film forming apparatus used for forming an EL element in carrying out the present invention.
It is shown in FIG. In this embodiment, a case where an in-line type film forming apparatus is used will be described. In FIG.
Denotes a load chamber, from which the transfer of the substrate 40 is performed. The load chamber 201 is provided with an exhaust system 200a, and the exhaust system 200a includes a first valve 41, a turbo molecular pump 4
2, a configuration including a second valve 43 and a rotary pump (oil rotary pump) 44.

【０１８５】第１バルブ４１はメインバルブであり、コ
ンダクタンスバルブを兼ねる場合もあるしバタフライバ
ルブを用いる場合もある。第２バルブ４３はフォアバル
ブであり、まず第２バルブ４３を開けてロータリーポン
プ４４によりロード室２０１を粗く減圧し、次に第１バ
ルブ４１を空けてターボ分子ポンプ４２で高真空まで減
圧する。なお、ターボ分子ポンプの代わりにメカニカル
ブースターポンプ若しくはクライオポンプを用いること
が可能であるがクライオポンプは水分の除去に特に効果
的である。The first valve 41 is a main valve, and may serve also as a conductance valve or may use a butterfly valve. The second valve 43 is a fore valve. First, the second valve 43 is opened, the load chamber 201 is roughly reduced in pressure by the rotary pump 44, and then the first valve 41 is opened, and the pressure is reduced to a high vacuum by the turbo-molecular pump 42. Note that a mechanical booster pump or a cryopump can be used instead of the turbo molecular pump, but the cryopump is particularly effective for removing moisture.

【０１８６】次に、２０２で示されるのはＥＬ素子の陽
極もしくは陰極（本実施例では陽極）の表面を処理する
前処理室であり、前処理室２０２は排気系２００bを備
えている。また、ロード室２０１とは図示しないゲート
で密閉遮断されている。前処理室２０２はＥＬ素子の作
製プロセスによって様々に変えることができる。Next, what is indicated by 202 is a pretreatment chamber for treating the surface of the anode or cathode (in this embodiment, the anode) of the EL element, and the pretreatment chamber 202 has an exhaust system 200b. The load chamber 201 is hermetically closed by a gate (not shown). The pretreatment chamber 202 can be variously changed depending on a manufacturing process of an EL element.

【０１８７】前処理としては、オゾンプラズマ処理、酸
素プラズマ処理、アルゴンプラズマ処理、ネオンプラズ
マ処理、ヘリウムプラズマ処理もしくは水素プラズマ処
理を行うことができる。また、ヒーターを備えることで
プラズマ処理と同時に加熱することも可能である。さら
に、紫外光ランプを備えることで紫外光照射を可能とす
ることも有効である。As the pretreatment, ozone plasma treatment, oxygen plasma treatment, argon plasma treatment, neon plasma treatment, helium plasma treatment or hydrogen plasma treatment can be performed. By providing a heater, heating can be performed simultaneously with the plasma treatment. Further, it is also effective to provide an ultraviolet light lamp to enable ultraviolet light irradiation.

【０１８８】本実施例では、基板を１００℃に加熱しな
がら酸化物導電膜からなる陽極の表面にオゾンプラズマ
処理を行い、水分の除去と同時に陽極表面の仕事関数を
高める前処理を行う。In this embodiment, the surface of the anode made of an oxide conductive film is subjected to an ozone plasma treatment while the substrate is heated to 100 ° C., and a pre-treatment for removing the moisture and increasing the work function of the anode surface is performed.

【０１８９】次に、２０３は蒸着法により有機材料を成
膜するための蒸着室であり、蒸着室（Ａ）と呼ぶ。蒸着
室（Ａ）２０３は排気系２００cを備えている。また、
前処理室２０２とは図示しないゲートで密閉遮断されて
いる。本実施例では蒸着室（Ａ）２０３にて正孔注入層
を形成する。Next, reference numeral 203 denotes a vapor deposition chamber for depositing an organic material by a vapor deposition method, which is called a vapor deposition chamber (A). The vapor deposition chamber (A) 203 has an exhaust system 200c. Also,
The preprocessing chamber 202 is hermetically shut off by a gate (not shown). In this embodiment, a hole injection layer is formed in the evaporation chamber (A) 203.

【０１９０】次に、２０４は蒸着法により有機材料を成
膜するための蒸着室であり、蒸着室（Ｂ）と呼ぶ。蒸着
室（Ｂ）２０４は排気系２００dを備えている。また、
蒸着室（Ａ）２０３とは図示しないゲートで密閉遮断さ
れている。本実施例では蒸着室（Ｂ）２０４にて正孔輸
送層を形成する。Next, reference numeral 204 denotes a vapor deposition chamber for depositing an organic material by a vapor deposition method, which is called a vapor deposition chamber (B). The vapor deposition chamber (B) 204 has an exhaust system 200d. Also,
The chamber (A) 203 is hermetically closed by a gate (not shown). In this embodiment, a hole transport layer is formed in the evaporation chamber (B) 204.

【０１９１】次に、２０５は蒸着法により有機ＥＬ材料
を成膜するための蒸着室であり、蒸着室（Ｃ）と呼ぶ。
蒸着室（Ｃ）２０５は排気系２００eを備えている。ま
た、蒸着室（Ｂ）２０４とは図示しないゲートで密閉遮
断されている。本実施例では、蒸着室（Ｃ）２０５にお
いて、赤色に発色する発光層を形成する。Next, reference numeral 205 denotes a vapor deposition chamber for depositing an organic EL material by a vapor deposition method, which is called a vapor deposition chamber (C).
The vapor deposition chamber (C) 205 has an exhaust system 200e. In addition, the deposition chamber (B) 204 is hermetically shut off by a gate (not shown). In this embodiment, a light-emitting layer that emits red light is formed in the evaporation chamber (C) 205.

【０１９２】次に、２０６は蒸着法により有機ＥＬ材料
を成膜するための蒸着室であり、蒸着室（Ｄ）と呼ぶ。
蒸着室（Ｄ）２０６は排気系２００fを備えている。ま
た、蒸着室（Ｃ）２０５とは図示しないゲートで密閉遮
断されている。本実施例では、蒸着室（Ｄ）２０６にお
いて、緑色に発色する発光層を形成する。Next, reference numeral 206 denotes an evaporation chamber for forming an organic EL material by an evaporation method, which is called an evaporation chamber (D).
The vapor deposition chamber (D) 206 has an exhaust system 200f. The chamber (C) 205 is hermetically closed by a gate (not shown). In this embodiment, a light-emitting layer that emits green light is formed in the evaporation chamber (D) 206.

【０１９３】次に、２０７は蒸着法により有機ＥＬ材料
を成膜するための蒸着室であり、蒸着室（Ｅ）と呼ぶ。
蒸着室（Ｅ）２０７は排気系２００gを備えている。ま
た、蒸着室（Ｄ）２０６とは図示しないゲートで密閉遮
断されている。本実施例では、蒸着室（Ｅ）２０７にお
いて、青色に発色する発光層を形成する。Next, reference numeral 207 denotes a vapor deposition chamber for forming an organic EL material by a vapor deposition method, which is called a vapor deposition chamber (E).
The vapor deposition chamber (E) 207 has an exhaust system 200 g. The chamber (D) 206 is hermetically closed by a gate (not shown). In this embodiment, a light-emitting layer that emits blue light is formed in the evaporation chamber (E) 207.

【０１９４】次に、２０８は蒸着法により有機材料を成
膜するための蒸着室であり、蒸着室（Ｆ）と呼ぶ。蒸着
室（Ｆ）２０８は排気系２００hを備えている。また、
蒸着室（Ｅ）２０７とは図示しないゲートで密閉遮断さ
れている。本実施例では蒸着室（Ｆ）２０８にて電子輸
送層を形成する。Next, reference numeral 208 denotes a vapor deposition chamber for depositing an organic material by a vapor deposition method, which is called a vapor deposition chamber (F). The vapor deposition chamber (F) 208 has an exhaust system 200h. Also,
The chamber (E) 207 is hermetically closed by a gate (not shown). In this embodiment, an electron transport layer is formed in the evaporation chamber (F) 208.

【０１９５】次に、２０９は蒸着法により有機材料を成
膜するための蒸着室であり、蒸着室（Ｇ）と呼ぶ。蒸着
室（Ｇ）２０９は排気系２００iを備えている。また、
蒸着室（Ｆ）２０８とは図示しないゲートで密閉遮断さ
れている。本実施例では蒸着室（Ｇ）２０９にて電子注
入層を形成する。Next, reference numeral 209 denotes a vapor deposition chamber for depositing an organic material by a vapor deposition method, which is called a vapor deposition chamber (G). The vapor deposition chamber (G) 209 has an exhaust system 200i. Also,
The chamber (F) 208 is hermetically closed by a gate (not shown). In this embodiment, an electron injection layer is formed in the evaporation chamber (G) 209.

【０１９６】次に、２１０は蒸着法によりＥＬ素子の陽
極もしくは陰極となる導電膜（本実施例では陰極となる
金属膜）を成膜するための蒸着室であり、蒸着室（Ｈ）
と呼ぶ。蒸着室（Ｈ）２１０は排気系２００jを備えて
いる。また、蒸着室（Ｇ）２０９とは図示しないゲート
で密閉遮断されている。Next, reference numeral 210 denotes an evaporation chamber for forming a conductive film (a metal film to be a cathode in this embodiment) to be an anode or a cathode of an EL element by an evaporation method.
Call. The vapor deposition chamber (H) 210 includes an exhaust system 200j. Further, the chamber (G) 209 is hermetically closed by a gate (not shown).

【０１９７】本実施例では、蒸着室（Ｈ）２１０にて、
ＥＬ素子の陰極となる導電膜としてＡｌ−Ｌｉ合金膜
（アルミニウムとリチウムとの合金膜）もしくはＡｌ−
Ｃｓ合金膜（アルミニウムとセシウムとの合金膜）を形
成する。なお、周期表の１族もしくは２族に属する元素
とアルミニウムとを共蒸着することも可能である。In this embodiment, in the vapor deposition chamber (H) 210,
Al—Li alloy film (alloy film of aluminum and lithium) or Al—Li alloy film as a conductive film serving as a cathode of an EL element
A Cs alloy film (an alloy film of aluminum and cesium) is formed. Note that it is also possible to co-evaporate an element belonging to Group 1 or 2 of the periodic table and aluminum.

【０１９８】次に、２１１は封止室であり、排気系２０
０kを備えている。また、蒸着室（Ｈ）２１０とは図示
しないゲートで密閉遮断されている。封止室２１１では
ＥＬ素子を酸素および水分から保護するために、パッシ
ベーション膜としてＤＬＣ（ダイヤモンドライクカーボ
ン）膜を形成する。Next, reference numeral 211 denotes a sealing chamber, in which the exhaust system 20 is connected.
0k. The chamber (H) 210 is hermetically closed by a gate (not shown). In the sealing chamber 211, a DLC (diamond-like carbon) film is formed as a passivation film to protect the EL element from oxygen and moisture.

【０１９９】ＤＬＣ膜を形成するにはスパッタ法もしく
はプラズマＣＶＤ法を用いれば良い。ＤＬＣ膜は室温か
ら１００℃以下の温度範囲で成膜できるため、耐熱性の
低いＥＬ素子を保護するパッシベーション膜として好適
である。また、熱伝導率が高く放熱効果が良いため、Ｅ
Ｌ素子の熱劣化を抑制する効果も期待できる。なお、本
実施例で形成するＤＬＣ膜は窒化珪素膜もしくは炭化珪
素膜と積層して用いることも有効である。To form a DLC film, a sputtering method or a plasma CVD method may be used. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C. or less, it is suitable as a passivation film for protecting an EL element having low heat resistance. Further, since the heat conductivity is high and the heat radiation effect is good, E
The effect of suppressing thermal degradation of the L element can also be expected. Note that it is also effective that the DLC film formed in this embodiment is stacked on a silicon nitride film or a silicon carbide film.

【０２００】さらに、ＤＬＣ膜中にフッ素や水素を添加
しても良い。また、ＤＬＣ膜中の酸素濃度を１×１０18
atoms/cm3以下とすることで酸素の透過率を低減するこ
とが可能である。Further, fluorine or hydrogen may be added to the DLC film. Further, the oxygen concentration in the DLC film was set to 1 × 10 18
By setting the concentration to atoms / cm 3 or less, the transmittance of oxygen can be reduced.

【０２０１】最後に、２１２はアンロード室であり、排
気系２００lを備えている。ＥＬ素子が形成された基板
はここから取り出される。Finally, reference numeral 212 denotes an unloading chamber, which is provided with an exhaust system 200l. The substrate on which the EL element is formed is taken out from here.

【０２０２】以上のように、図２２に示した成膜装置を
用いることで完全にＥＬ素子を密閉空間に封入するまで
外気に晒さずに済むため、信頼性の高いＥＬ表示装置を
作製することが可能となる。また、インライン方式によ
り高いスループットでＥＬ表示装置を作製することがで
きる。As described above, by using the film forming apparatus shown in FIG. 22, it is not necessary to expose the EL element to the outside air until the EL element is completely sealed in a closed space, and therefore, a highly reliable EL display apparatus can be manufactured. Becomes possible. Further, an EL display device can be manufactured with high throughput by an inline method.

【０２０３】さらに、本実施例に示した成膜装置の各処
理室、排気系および搬送系をコンピュータ制御により動
作させることは有効である。本実施例の場合、連続的に
一連の処理を行ってＥＬ素子が完成するため、コンピュ
ータ制御により基板投入から基板取り出しまでを管理す
ることができる。Further, it is effective to operate the respective processing chambers, the exhaust system, and the transport system of the film forming apparatus shown in this embodiment by computer control. In the case of this embodiment, since a series of processes are continuously performed to complete the EL element, it is possible to manage from the input of the substrate to the removal of the substrate by computer control.

【０２０４】なお、本実施例に示した成膜装置を用いて
発明の実施の形態、実施例１〜１４に示したいずれの構
成のＥＬ表示装置を作製しても良い。Note that an EL display device having any of the structures shown in the embodiments and Examples 1 to 14 of the present invention may be manufactured using the film forming apparatus shown in this embodiment.

【０２０５】〔実施例１６〕本発明において、三重項励
起子からの燐光を発光に利用できるＥＬ材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることがで
きる。これにより、ＥＬ素子の低消費電力化、長寿命
化、および軽量化が可能になる。ここで、三重項励起子
を利用し、外部発光量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.) 上記論文に報告されたＥＬ材料（クマリン色素）の分子
式を以下に示す。[Embodiment 16] In the present invention, by using an EL material capable of utilizing phosphorescence from triplet excitons for light emission, external light emission quantum efficiency can be drastically improved. Thus, low power consumption, long life, and light weight of the EL element can be achieved. Here, a report is shown in which the triplet exciton is used to improve the external emission quantum efficiency. (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K. Honda,
(Elsevier Sci. Pub., Tokyo, 1991) p.437.) The molecular formula of the EL material (coumarin dye) reported in the above paper is shown below.

【０２０６】[0206]

【化１】 Embedded image

【０２０７】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natur
e 395 (1998) p.151.) 上記論文に報告されたＥＬ材料（Ｐｔ錯体）の分子式を
以下に示す。(MABaldo, DFO'Brien, Y. You, A. Shou
stikov, S. Sibley, METhompson, SRForrest, Natur
e 395 (1998) p.151.) The molecular formula of the EL material (Pt complex) reported in the above paper is shown below.

【０２０８】[0208]

【化２】 Embedded image

【０２０９】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wat
anabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi,
Jpn.Appl.Phys., 38 (12B) (1999) L1502.) 上記論文に報告されたＥＬ材料（Ｉｒ錯体）の分子式を
以下に示す。(MABaldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wat
anabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi,
Jpn. Appl. Phys., 38 (12B) (1999) L1502.) The molecular formula of the EL material (Ir complex) reported in the above paper is shown below.

【０２１０】[0210]

【化３】 Embedded image

【０２１１】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。なお、本実施例の構成は、発明の実施
の形態、実施例１〜実施例１５のいずれの構成とも自由
に組み合わせて実施することが可能である。As described above, if the phosphorescence emission from the triplet exciton can be used, it is possible to realize an external emission quantum efficiency three to four times higher than the case of using the fluorescence emission from the singlet exciton in principle. . Note that the configuration of this embodiment can be implemented by freely combining with any of the configurations of the embodiment of the invention and Embodiments 1 to 15.

【０２１２】〔実施例１７〕本実施例では、実施例４に
おいて図７（Ｂ）に示したＥＬ素子３８５の具体的な例
について図２３を用いて説明する。なお、本実施例に示
すＥＬ素子の構造例は図７（Ｂ）のＥＬ素子３８５の部
分を拡大した例に相当する。また、本実施例のＥＬ素子
を図２２に示した装置で作製した例を示す。[Embodiment 17] In this embodiment, a specific example of the EL element 385 shown in FIG. 7B in Embodiment 4 will be described with reference to FIG. Note that the example of the structure of the EL element described in this embodiment corresponds to an example in which a portion of the EL element 385 in FIG. 7B is enlarged. Further, an example is shown in which the EL element of this example was manufactured using the apparatus shown in FIG.

【０２１３】なお、本実施例でＥＬ層を形成する材料は
公知の有機材料もしくは無機材料を用いることができ
る。また、高分子系材料であっても低分子系材料であっ
ても良い。In this embodiment, as a material for forming the EL layer, a known organic or inorganic material can be used. Further, a high molecular material or a low molecular material may be used.

【０２１４】まず、図２３（Ａ）は、陽極（画素電極）
５１上に正孔注入層５２、正孔輸送層５３、発光層５
４、電子輸送層５５、電子注入層５６および陰極５７を
積層した構造のＥＬ素子である。なお、発光層５４は
赤、緑、青に対応した三種類の発光層を成膜しても良
い。First, FIG. 23A shows an anode (pixel electrode).
A hole injection layer 52, a hole transport layer 53, and a light emitting layer 5
4. An EL device having a structure in which an electron transport layer 55, an electron injection layer 56, and a cathode 57 are stacked. Note that the light-emitting layer 54 may be formed with three types of light-emitting layers corresponding to red, green, and blue.

【０２１５】本実施例では、前処理室２０２で陽極５１
の表面改善を行い、蒸着室（Ａ）２０３で正孔注入層５
２を形成し、蒸着室（Ｂ）２０４で正孔輸送層５３を形
成し、蒸着室（Ｃ）２０５〜蒸着室（Ｅ）２０７で発光
層５４を形成し、蒸着室（Ｆ）２０８で電子輸送層５５
を形成し、蒸着室（Ｇ）２０９で電子注入層５６を形成
し、蒸着室（Ｈ）２１０で陰極５７を形成する。In the present embodiment, the anode 51 is
Of the hole injection layer 5 in the vapor deposition chamber (A) 203.
2, the hole transport layer 53 is formed in the vapor deposition chamber (B) 204, the light emitting layer 54 is formed in the vapor deposition chamber (C) 205 to the vapor deposition chamber (E) 207, and the electron is deposited in the vapor deposition chamber (F) 208. Transport layer 55
The electron injection layer 56 is formed in the vapor deposition chamber (G) 209, and the cathode 57 is formed in the vapor deposition chamber (H) 210.

【０２１６】次に、図２３（Ｂ）は、陽極（画素電極）
５１上に正孔注入層５２、正孔輸送層５３、発光層５
４、電子注入層５６および陰極５７を積層した構造のＥ
Ｌ素子である。なお、発光層５４は赤、緑、青に対応し
た三種類の発光層を成膜しても良い。Next, FIG. 23B shows an anode (pixel electrode).
A hole injection layer 52, a hole transport layer 53, and a light emitting layer 5
4. E having a structure in which the electron injection layer 56 and the cathode 57 are laminated
L element. Note that the light-emitting layer 54 may be formed with three types of light-emitting layers corresponding to red, green, and blue.

【０２１７】本実施例では、前処理室２０２で陽極５１
の表面改善を行い、蒸着室（Ａ）２０３で正孔注入層５
２を形成し、蒸着室（Ｂ）２０４で正孔輸送層５３を形
成し、蒸着室（Ｃ）２０５〜蒸着室（Ｅ）２０７で発光
層５４を形成し、蒸着室（Ｆ）２０８を通過させて、蒸
着室（Ｇ）２０９で電子注入層５６を形成し、蒸着室
（Ｈ）２１０で陰極５７を形成する。In the present embodiment, the anode 51 is
Of the hole injection layer 5 in the vapor deposition chamber (A) 203.
2, the hole transport layer 53 is formed in the vapor deposition chamber (B) 204, the light emitting layer 54 is formed in the vapor deposition chamber (C) 205 to the vapor deposition chamber (E) 207, and the light-emitting layer 54 passes through the vapor deposition chamber (F) 208. Then, the electron injection layer 56 is formed in the evaporation chamber (G) 209, and the cathode 57 is formed in the evaporation chamber (H) 210.

【０２１８】次に、図２３（Ｃ）は、陽極（画素電極）
５１上に正孔注入層５２、発光層５４、電子輸送層５
５、電子注入層５６および陰極５７を積層した構造のＥ
Ｌ素子である。なお、発光層５４は赤、緑、青に対応し
た三種類の発光層を成膜しても良い。Next, FIG. 23C shows an anode (pixel electrode).
A hole injection layer 52, a light emitting layer 54, and an electron transport layer 5
5. E having a structure in which the electron injection layer 56 and the cathode 57 are laminated
L element. Note that the light-emitting layer 54 may be formed with three types of light-emitting layers corresponding to red, green, and blue.

【０２１９】本実施例では、前処理室２０２で陽極５１
の表面改善を行い、蒸着室（Ａ）２０３で正孔注入層５
２を形成し、蒸着室（Ｂ）２０４を通過させて、蒸着室
（Ｃ）２０５〜蒸着室（Ｅ）２０７で発光層５４を形成
し、蒸着室（Ｆ）２０８で電子輸送層５５を形成し、蒸
着室（Ｇ）２０９で電子注入層５６を形成し、蒸着室
（Ｈ）２１０で陰極５７を形成する。In the present embodiment, the anode 51 is
Of the hole injection layer 5 in the vapor deposition chamber (A) 203.
2, the light-emitting layer 54 is formed in the vapor deposition chamber (C) 205 to the vapor deposition chamber (E) 207, and the electron transport layer 55 is formed in the vapor deposition chamber (F) 208. Then, the electron injection layer 56 is formed in the evaporation chamber (G) 209, and the cathode 57 is formed in the evaporation chamber (H) 210.

【０２２０】次に、図２３（Ｄ）は、陽極（画素電極）
５１上に正孔注入層５２、発光層５４、電子注入層５６
および陰極５７を積層した構造のＥＬ素子である。な
お、発光層５４は赤、緑、青に対応した三種類の発光層
を成膜しても良い。Next, FIG. 23D shows an anode (pixel electrode).
A hole injection layer 52, a light emitting layer 54, and an electron injection layer 56
And an EL device having a structure in which a cathode 57 and a cathode 57 are stacked. Note that the light-emitting layer 54 may be formed with three types of light-emitting layers corresponding to red, green, and blue.

【０２２１】本実施例では、前処理室２０２で陽極５１
の表面改善を行い、蒸着室（Ａ）２０３で正孔注入層５
２を形成し、蒸着室（Ｂ）２０４を通過させて、蒸着室
（Ｃ）２０５〜蒸着室（Ｅ）２０７で発光層５４を形成
し、蒸着室（Ｆ）２０８を通過させて、蒸着室（Ｇ）２
０９で電子注入層５６を形成し、蒸着室（Ｈ）２１０で
陰極５７を形成する。In the present embodiment, the anode 51 is
Of the hole injection layer 5 in the vapor deposition chamber (A) 203.
2, the light-emitting layer 54 is formed in the vapor deposition chamber (C) 205 through the vapor deposition chamber (E) 207 by passing through the vapor deposition chamber (B) 204, and the light-emitting layer 54 is passed through the vapor deposition chamber (F) 208. (G) 2
In step 09, the electron injection layer 56 is formed, and in the deposition chamber (H) 210, the cathode 57 is formed.

【０２２２】次に、図２３（Ｅ）は、陽極（画素電極）
５１上にクラスター５８、正孔注入層５２、発光層５
４、電子輸送層５５、電子注入層５６および陰極５７を
積層した構造のＥＬ素子である。なお、発光層５４は
赤、緑、青に対応した三種類の発光層を成膜しても良
い。また、クラスター５８は陽極５１の仕事関数を高め
るために設けられ、本実施例ではイリジウム、ニッケル
もしくは白金をクラスター状（塊状）に設ける。このク
ラスター１８は直径もしくは長径が１０〜１００ｎｍ、
高さ５〜５０ｎｍとすることが好ましい。Next, FIG. 23E shows an anode (pixel electrode).
The cluster 58, the hole injection layer 52, and the light emitting layer 5
4. An EL device having a structure in which an electron transport layer 55, an electron injection layer 56, and a cathode 57 are stacked. Note that the light-emitting layer 54 may be formed with three types of light-emitting layers corresponding to red, green, and blue. The cluster 58 is provided to increase the work function of the anode 51. In this embodiment, iridium, nickel, or platinum is provided in a cluster (lump). This cluster 18 has a diameter or a major axis of 10 to 100 nm,
The height is preferably 5 to 50 nm.

【０２２３】本実施例では、前処理室２０２で陽極５１
の表面改善を行い、蒸着室（Ａ）でクラスター５８を形
成し、蒸着室（Ｂ）２０４で正孔注入層５２を形成し、
蒸着室（Ｃ）２０５〜蒸着室（Ｅ）２０７で発光層５４
を形成し、蒸着室（Ｆ）２０８で電子輸送層５５を形成
し、蒸着室（Ｇ）２０９で電子注入層５６を形成し、蒸
着室（Ｈ）２１０で陰極５７を形成する。In the present embodiment, the anode 51 is
Is formed, a cluster 58 is formed in the vapor deposition chamber (A), a hole injection layer 52 is formed in the vapor deposition chamber (B) 204,
The light emitting layer 54 is formed in the vapor deposition chamber (C) 205 to the vapor deposition chamber (E) 207.
The electron transport layer 55 is formed in the vapor deposition chamber (F) 208, the electron injection layer 56 is formed in the vapor deposition chamber (G) 209, and the cathode 57 is formed in the vapor deposition chamber (H) 210.

【０２２４】次に、図２３（Ｆ）は、陽極（画素電極）
５１上にクラスター５８、正孔注入層５２、発光層５
４、電子注入層５６および陰極５７を積層した構造のＥ
Ｌ素子である。なお、発光層５４は赤、緑、青に対応し
た三種類の発光層を成膜しても良い。Next, FIG. 23F shows an anode (pixel electrode).
The cluster 58, the hole injection layer 52, and the light emitting layer 5
4. E having a structure in which the electron injection layer 56 and the cathode 57 are laminated
L element. Note that the light-emitting layer 54 may be formed with three types of light-emitting layers corresponding to red, green, and blue.

【０２２５】本実施例では、前処理室２０２で陽極５１
の表面改善を行い、蒸着室（Ａ）でクラスター５８を形
成し、蒸着室（Ｂ）２０４で正孔注入層５２を形成し、
蒸着室（Ｃ）２０５〜蒸着室（Ｅ）２０７で発光層５４
を形成し、蒸着室（Ｆ）２０８を通過させて、蒸着室
（Ｇ）２０９で電子注入層５６を形成し、蒸着室（Ｈ）
２１０で陰極５７を形成する。In the present embodiment, the anode 51 is
Is formed, a cluster 58 is formed in the vapor deposition chamber (A), a hole injection layer 52 is formed in the vapor deposition chamber (B) 204,
The light emitting layer 54 is formed in the vapor deposition chamber (C) 205 to the vapor deposition chamber (E) 207.
Is formed, and the electron injection layer 56 is formed in the vapor deposition chamber (G) 209 by passing through the vapor deposition chamber (F) 208.
At 210, the cathode 57 is formed.

【０２２６】以上のように、様々な構造のＥＬ素子を形
成する場合においても、図２２に示したような成膜装置
を用いれば容易に作製することが可能である。なお、本
実施例に示した構成は発明の実施の形態、実施例１〜実
施例１５のいずれの構成とも自由に組み合わせて実施す
ることが可能である。As described above, even when EL elements having various structures are formed, they can be easily manufactured by using a film forming apparatus as shown in FIG. Note that the configuration shown in this embodiment can be implemented by freely combining with any of the embodiments and Embodiments 1 to 15.

【０２２７】〔実施例１８〕本発明を実施して形成され
た発光装置は、自発光型であるため液晶表示装置に比べ
て明るい場所での視認性に優れ、しかも視野角が広い。
従って、様々な電気器具の表示部として用いることがで
きる。[Embodiment 18] A light emitting device formed by carrying out the present invention is of a self-luminous type, so that it has better visibility in a bright place than a liquid crystal display device, and has a wide viewing angle.
Therefore, it can be used as a display portion of various electric appliances.

【０２２８】本発明の電気器具としては、ビデオカメ
ラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッド
マウントディスプレイ）、カーナビゲーションシステ
ム、カーオーディオ、ノート型パーソナルコンピュー
タ、ゲーム機器、携帯情報端末（モバイルコンピュー
タ、携帯電話、携帯型ゲーム機または電子書籍）、記録
媒体を備えた画像再生装置（具体的にはコンパクトディ
スク（ＣＤ）、レーザーディスク（登録商標）（ＬＤ）
又はデジタルバーサタイルディスク（ＤＶＤ）等の記録
媒体を再生し、その画像を表示しうるディスプレイを備
えた装置）などが挙げられる。それら電気器具の具体例
を図２４、図２５に示す。Examples of the electric appliance of the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a car navigation system, a car audio, a notebook personal computer, a game device, and a portable information terminal (mobile computer, mobile phone). , A portable game machine or an electronic book), an image reproducing apparatus provided with a recording medium (specifically, a compact disc (CD), a laser disc (registered trademark) (LD)
Or, a device that reproduces a recording medium such as a digital versatile disk (DVD) and has a display capable of displaying an image thereof). Specific examples of these electric appliances are shown in FIGS.

【０２２９】図２４（Ａ）はＥＬディスプレイであり、
筐体２００１、支持台２００２、表示部２００３を含
む。本発明の発光装置は表示部２００３に用いることが
できる。ＥＬディスプレイは自発光型であるためバック
ライトが必要なく、液晶ディスプレイよりも薄い表示部
とすることができる。FIG. 24A shows an EL display.
A housing 2001, a support base 2002, and a display unit 2003 are included. The light emitting device of the present invention can be used for the display portion 2003. Since the EL display is a self-luminous type, it does not require a backlight and can be a display portion thinner than a liquid crystal display.

【０２３０】図２４（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６を含む。本発明の発光装置は表示部２１０２に用いる
ことができる。FIG. 24B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 inclusive. The light emitting device of the present invention can be used for the display portion 2102.

【０２３１】図２４（Ｃ）はデジタルカメラであり、本
体２２０１、表示部２２０２、接眼部２２０３、操作ス
イッチ２２０４を含む。本発明の発光装置は表示部２２
０２に用いることができる。FIG. 24C shows a digital camera, which includes a main body 2201, a display portion 2202, an eyepiece portion 2203, and operation switches 2204. The light emitting device according to the present invention has a display unit 22.
02 can be used.

【０２３２】図２４（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２３０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、
操作スイッチ２３０３、表示部（ａ）２３０４、表示部
（ｂ）２３０５を含む。表示部（ａ）は主として画像情
報を表示し、表示部（ｂ）は主として文字情報を表示す
るが、本発明の発光装置はこれら表示部（ａ）、（ｂ）
に用いることができる。なお、記録媒体を備えた画像再
生装置には、ＣＤ再生装置、ゲーム機器なども含まれう
る。FIG. 24D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, a recording medium (CD, LD, DVD, etc.) 2302,
An operation switch 2303, a display unit (a) 2304, and a display unit (b) 2305 are included. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information. The light emitting device of the present invention employs these display units (a) and (b).
Can be used. Note that the image reproducing device provided with the recording medium may include a CD reproducing device, a game machine, and the like.

【０２３３】図２４（Ｅ）は携帯型（モバイル）コンピ
ュータであり、本体２４０１、表示部２４０２、受像部
２４０３、操作スイッチ２４０４、メモリスロット２４
０５を含む。本発明の電気光学装置は表示部２４０２に
用いることができる。この携帯型コンピュータはフラッ
シュメモリや不揮発性メモリを集積化した記録媒体に情
報を記録したり、それを再生したりすることができる。FIG. 24E shows a portable (mobile) computer, which includes a main body 2401, a display portion 2402, an image receiving portion 2403, operation switches 2404, and a memory slot 24.
05 inclusive. The electro-optical device of the invention can be used for the display portion 2402. This portable computer can record information on a recording medium in which a flash memory or a nonvolatile memory is integrated, and can reproduce the information.

【０２３４】図２４（Ｆ）はパーソナルコンピュータで
あり、本体２５０１、筐体２５０２、表示部２５０３、
キーボード２５０４を含む。本発明の発光装置は表示部
２５０３に用いることができる。FIG. 24F shows a personal computer, which includes a main body 2501, a housing 2502, a display portion 2503,
A keyboard 2504 is included. The light-emitting device of the present invention can be used for the display portion 2503.

【０２３５】なお、将来的にＥＬ材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。If the emission luminance of the EL material becomes higher in the future, it becomes possible to enlarge and project the light containing the output image information with a lens or the like and use it for a front-type or rear-type projector.

【０２３６】また、上記電子装置はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。ＥＬ材料の応答速
度は非常に高いため、そのような動画表示を行うに適し
ている。In addition, the above-mentioned electronic device can be connected to the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, it is suitable for displaying such a moving image.

【０２３７】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話やカーオーディオのような文字情報を主とす
る表示部に発光装置を用いる場合には、非発光部分を背
景として文字情報を発光部分で形成するように駆動する
ことが望ましい。[0237] In the light-emitting device, the light-emitting portion consumes power. Therefore, it is desirable to display information so that the light-emitting portion is reduced as much as possible. Therefore, when the light emitting device is used for a portable information terminal, particularly a display portion mainly for text information such as a mobile phone or car audio, the non-light emitting portion is driven to form the text information with the light emitting portion on the background. It is desirable.

【０２３８】ここで図２５（Ａ）は携帯電話であり、本
体２６０１、音声出力部２６０２、音声入力部２６０
３、表示部２６０４、操作スイッチ２６０５、アンテナ
２６０６を含む。本発明の発光装置は表示部２６０４に
用いることができる。なお、表示部２６０４は黒色の背
景に白色の文字を表示することで携帯電話の消費電力を
抑えることができる。FIG. 25A shows a portable telephone, which includes a main body 2601, an audio output unit 2602, and an audio input unit 260.
3, including a display unit 2604, operation switches 2605, and an antenna 2606. The light emitting device of the present invention can be used for the display portion 2604. Note that the display portion 2604 can display power of the mobile phone by displaying white characters on a black background.

【０２３９】また、図２５（Ｂ）はカーオーディオ（車
載用オーディオ）であり、本体２７０１、表示部２７０
２、操作スイッチ２７０３、２７０４を含む。本発明の
発光装置は表示部２７０２に用いることができる。ま
た、本実施例では車載用オーディオを示すが、据え置き
型（家庭用）オーディオに用いても良い。なお、表示部
２７０４は黒色の背景に白色の文字を表示することで消
費電力を抑えられる。FIG. 25B shows a car audio (vehicle audio), which includes a main body 2701 and a display portion 270.
2, including operation switches 2703 and 2704. The light-emitting device of the present invention can be used for the display portion 2702. Further, in this embodiment, the in-vehicle audio is shown, but it may be used for a stationary (home) audio. Note that the display portion 2704 can suppress power consumption by displaying white characters on a black background.

【０２４０】さらに、光センサを内蔵させ、使用環境の
明るさを検知する手段を設けることで使用環境の明るさ
に応じて発光輝度を変調させるような機能を持たせるこ
とは有効である。使用者は使用環境の明るさに比べてコ
ントラスト比で１００〜１５０の明るさを確保できれば
問題なく画像もしくは文字情報を認識できる。即ち、使
用環境が明るい場合は画像の輝度を上げて見やすくし、
使用環境が暗い場合は画像の輝度を抑えて消費電力を抑
えるといったことが可能である。Further, it is effective to provide a function of modulating the light emission luminance in accordance with the brightness of the use environment by incorporating a light sensor and providing means for detecting the brightness of the use environment. The user can recognize the image or the character information without any problem if the brightness of the contrast ratio of 100 to 150 can be secured as compared with the brightness of the use environment. In other words, if the usage environment is bright, increase the brightness of the image to make it easier to see,
When the usage environment is dark, it is possible to suppress the power consumption by suppressing the brightness of the image.

【０２４１】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は発明の実施の形態、実
施例１〜実施例１７の構成を自由に組み合わせたＥＬ発
光装置を用いることで得ることができる。As described above, the applicable range of the present invention is extremely wide, and it can be used for electric appliances in all fields. Further, the electric appliance of this embodiment can be obtained by using an EL light emitting device in which the configurations of the embodiment of the invention and Embodiments 1 to 17 are freely combined.

【０２４２】[0242]

【発明の効果】本発明を実施することでアクティブマト
リクス基板もしくはパッシブマトリクス基板とカラーフ
ィルタとを別々の製造工程にて作製するため、発光装置
全体としての歩留まりを向上させることができ、さら
に、発光装置の製造期間の短縮を図ることができる。そ
の結果、製造コストが低減されることにより安価な発光
装置を提供することができる。さらに、安価な発光装置
を用いることで安価な電気器具を提供することが可能と
なる。According to the present invention, since the active matrix substrate or the passive matrix substrate and the color filter are manufactured in separate manufacturing steps, the yield of the entire light emitting device can be improved. The manufacturing period of the device can be shortened. As a result, it is possible to provide an inexpensive light emitting device with reduced manufacturing cost. Further, by using an inexpensive light emitting device, an inexpensive electric appliance can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 画素部の断面構造を示す図。FIG. 1 is a diagram showing a cross-sectional structure of a pixel portion.

【図２】 画素部の断面構造を示す図。FIG. 2 illustrates a cross-sectional structure of a pixel portion.

【図３】 画素部の断面構造を示す図。FIG. 3 illustrates a cross-sectional structure of a pixel portion.

【図４】 画素部の断面構造を示す図。FIG. 4 is a diagram showing a cross-sectional structure of a pixel portion.

【図５】 画素部および駆動回路の作製工程を示す
図。FIG. 5 illustrates a manufacturing process of a pixel portion and a driver circuit.

【図６】 画素部および駆動回路の作製工程を示す
図。FIG. 6 illustrates a manufacturing process of a pixel portion and a driver circuit.

【図７】 画素部および駆動回路の作製工程を示す
図。FIG. 7 illustrates a manufacturing process of a pixel portion and a driver circuit.

【図８】 画素部および駆動回路の作製工程を示す
図。FIG. 8 illustrates a manufacturing process of a pixel portion and a driver circuit.

【図９】 画素部の上面構造を示す図。FIG. 9 is a diagram illustrating a top structure of a pixel portion.

【図１０】 画素部の断面構造を示す図。FIG. 10 illustrates a cross-sectional structure of a pixel portion.

【図１１】 ＥＬ発光装置の回路構成を示す図。FIG. 11 illustrates a circuit configuration of an EL light-emitting device.

【図１２】 ＥＬ発光装置の上面構造および断面構造を
示す図。FIG. 12 illustrates a top structure and a cross-sectional structure of an EL light-emitting device.

【図１３】 ＥＬ発光装置の上面構造および断面構造を
示す図。FIG. 13 illustrates a top structure and a cross-sectional structure of an EL light-emitting device.

【図１４】 画素部の上面構造を示す図。FIG. 14 is a diagram showing a top structure of a pixel portion.

【図１５】 画素部の上面構造を示す図。FIG. 15 illustrates a top structure of a pixel portion.

【図１６】 画素部の断面構造を示す図。FIG. 16 illustrates a cross-sectional structure of a pixel portion.

【図１７】 画素部および駆動回路の作製工程を示す
図。FIG. 17 illustrates a manufacturing process of a pixel portion and a driver circuit.

【図１８】 画素部および駆動回路の作製工程を示す
図。FIG. 18 illustrates a manufacturing process of a pixel portion and a driver circuit.

【図１９】 画素の回路構成を示す図。FIG. 19 illustrates a circuit configuration of a pixel.

【図２０】 画素部の作製工程を示す図。FIG. 20 illustrates a manufacturing process of a pixel portion.

【図２１】 画素部の断面構造を示す図。FIG. 21 illustrates a cross-sectional structure of a pixel portion.

【図２２】 インライン方式の成膜装置の構成を示す
図。FIG. 22 is a diagram showing a configuration of an in-line film forming apparatus.

【図２３】 ＥＬ素子の構造を示す図。FIG 23 illustrates a structure of an EL element.

【図２４】 電気器具の具体例を示す図。FIG. 24 illustrates a specific example of an electric appliance.

【図２５】 電気器具の具体例を示す図。FIG. 25 illustrates a specific example of an electric appliance.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/08 Ｈ０５Ｂ 33/08 33/10 33/10 33/12 33/12 Ｅ 33/14 33/14 Ａ (72)発明者 犬飼 和隆 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 3K007 AB04 AB18 BA06 CB01 DA01 DB03 EB00 FA02 5C094 AA08 AA43 AA44 AA48 BA03 BA27 CA19 CA24 CA25 DA09 DA12 DB01 DB04 EA04 EA05 EB02 ED03 FA01 FA02 FB01 GB10 5G435 AA04 AA17 BB05 CC09 CC12 GG12 KK05 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/08 H05B 33/08 33/10 33/10 33/12 33/12 E 33/14 33/14 A (72) Inventor Kazutaka Inukai 398 Hase, Atsugi-shi, Kanagawa F-term in Semiconductor Energy Laboratory Co., Ltd. DB04 EA04 EA05 EB02 ED03 FA01 FA02 FB01 GB10 5G435 AA04 AA17 BB05 CC09 CC12 GG12 KK05

Claims (15)

【特許請求の範囲】[Claims] 【請求項１】基板の表面側に発光素子を有し、前記基板
の裏面側にカラーフィルタを有することを特徴とする発
光装置。1. A light emitting device having a light emitting element on a front surface side of a substrate and a color filter on a rear surface side of the substrate. 【請求項２】基板の表面側に発光素子を含む画素を有
し、前記基板の裏面側に着色層を有した透明基板が樹脂
膜を挟んで設けられていることを特徴とする発光装置。2. A light-emitting device comprising a pixel having a light-emitting element on a front surface of a substrate, and a transparent substrate having a colored layer on a rear surface of the substrate with a resin film interposed therebetween. 【請求項３】請求項２において、前記着色層は前記画素
の位置に合わせて前記透明基板に設けられていることを
特徴とする発光装置。3. The light-emitting device according to claim 2, wherein the coloring layer is provided on the transparent substrate so as to match the position of the pixel. 【請求項４】請求項２または請求項３において、前記透
明基板には反射防止膜もしくは偏光板が設けられている
ことを特徴とする発光装置。4. The light emitting device according to claim 2, wherein an anti-reflection film or a polarizing plate is provided on the transparent substrate. 【請求項５】請求項２または請求項３において、前記透
明基板は高分子材料からなることを特徴とする発光装
置。5. The light emitting device according to claim 2, wherein the transparent substrate is made of a polymer material. 【請求項６】請求項２または請求項３において、前記透
明基板は高分子材料からなり、表面および裏面が炭素膜
もしくは窒化珪素膜で覆われていることを特徴とする発
光装置。6. The light emitting device according to claim 2, wherein the transparent substrate is made of a polymer material, and the front and back surfaces are covered with a carbon film or a silicon nitride film. 【請求項７】請求項１乃至請求項６のいずれか一におい
て、前記基板の厚さが３００μm以下であることを特徴
とする発光装置。7. The light emitting device according to claim 1, wherein the thickness of the substrate is 300 μm or less. 【請求項８】請求項１乃至請求項６のいずれか一におい
て、前記発光素子には半導体素子が電気的に接続されて
いることを特徴とする発光装置。8. The light-emitting device according to claim 1, wherein a semiconductor element is electrically connected to the light-emitting element. 【請求項９】基板の表面側に発光素子を形成し、前記基
板の裏面側にカラーフィルタを貼り合わせる過程を含む
ことを特徴とする発光装置の作製方法。9. A method for manufacturing a light-emitting device, comprising: forming a light-emitting element on a front surface of a substrate; and attaching a color filter to a back surface of the substrate. 【請求項１０】基板の表面側に半導体素子および該半導
体素子に電気的に接続された発光素子を形成し、前記基
板の裏面側にカラーフィルタを貼り合わせる過程を含む
ことを特徴とする発光装置の作製方法。10. A light-emitting device, comprising: forming a semiconductor element and a light-emitting element electrically connected to the semiconductor element on a front surface side of a substrate; and attaching a color filter to a back surface side of the substrate. Method of manufacturing. 【請求項１１】基板の表面側に発光素子を形成し、前記
基板の裏面側に着色層を有した透明基板を貼り合わせる
過程を含むことを特徴とする発光装置の作製方法。11. A method for manufacturing a light-emitting device, comprising a step of forming a light-emitting element on a front surface side of a substrate and bonding a transparent substrate having a coloring layer on a back surface side of the substrate. 【請求項１２】基板の表面側に半導体素子および該半導
体素子に電気的に接続された発光素子を形成し、前記基
板の裏面側に着色層を有した透明基板を貼り合わせる過
程を含むことを特徴とする発光装置の作製方法。12. The method according to claim 12, further comprising the steps of: forming a semiconductor element and a light emitting element electrically connected to the semiconductor element on the front side of the substrate; and bonding a transparent substrate having a colored layer on the back side of the substrate. A method for manufacturing a light-emitting device, which is a feature. 【請求項１３】請求項１１または請求項１２において、
前記透明基板に反射防止膜もしくは偏光板を貼り合わせ
る過程を含むことを特徴とする発光装置の作製方法。13. The method according to claim 11, wherein
A method for manufacturing a light-emitting device, comprising a step of attaching an antireflection film or a polarizing plate to the transparent substrate. 【請求項１４】請求項１１または請求項１２において、
前記透明基板として高分子材料を用いることを特徴とす
る発光装置の作製方法。14. The method according to claim 11, wherein
A method for manufacturing a light-emitting device, wherein a polymer material is used as the transparent substrate. 【請求項１５】請求項９乃至請求項１４のいずれか一に
おいて、前記基板の裏面をＣＭＰ技術を用いて研磨する
過程を含むことを特徴とする発光装置の作製方法。15. The method for manufacturing a light emitting device according to claim 9, further comprising a step of polishing a back surface of the substrate by using a CMP technique.
JP2001121821A 2000-04-25 2001-04-19 Method for manufacturing light emitting device Expired - Fee Related JP4827313B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001121821A JP4827313B2 (en) 2000-04-25 2001-04-19 Method for manufacturing light emitting device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000124019 2000-04-25
JP2000124019 2000-04-25
JP2000-124019 2000-04-25
JP2001121821A JP4827313B2 (en) 2000-04-25 2001-04-19 Method for manufacturing light emitting device

Publications (3)

Publication Number Publication Date
JP2002015861A true JP2002015861A (en) 2002-01-18
JP2002015861A5 JP2002015861A5 (en) 2008-04-24
JP4827313B2 JP4827313B2 (en) 2011-11-30

Family

ID=26590730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001121821A Expired - Fee Related JP4827313B2 (en) 2000-04-25 2001-04-19 Method for manufacturing light emitting device

Country Status (1)

Country Link
JP (1) JP4827313B2 (en)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003217843A (en) * 2002-01-24 2003-07-31 Seiko Epson Corp Manufacturing method for display device, manufacturing method for electronic device, display device and electronic device
JP2003217855A (en) * 2002-01-28 2003-07-31 Matsushita Electric Ind Co Ltd Electroluminescence display, and manufacturing method therefor
JP2003257616A (en) * 2002-02-27 2003-09-12 Ricoh Co Ltd Functional element substrate and image display device by use of the same
JP2003332073A (en) * 2002-03-07 2003-11-21 Semiconductor Energy Lab Co Ltd Light emitting device and its manufacturing method
JP2004006278A (en) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd Light-emitting device and its manufacturing method
JP2004039371A (en) * 2002-07-02 2004-02-05 Korai Kagi Kofun Yugenkoshi White light organic electroluminescent device and its manufacturing method
JP2004079427A (en) * 2002-08-21 2004-03-11 Seiko Epson Corp Light emitting device, manufacturing method therefor, and electronic apparatus
JP2004227853A (en) * 2003-01-21 2004-08-12 Sanyo Electric Co Ltd Electroluminescent display device
JP2005182000A (en) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd Method of manufacturing display device
JP2005301020A (en) * 2004-04-14 2005-10-27 Kyodo Printing Co Ltd Device board for display apparatus and manufacturing method for same
JP2005331796A (en) * 2004-05-21 2005-12-02 Toppan Printing Co Ltd Color filter and color display device
JP2006140140A (en) * 2004-10-14 2006-06-01 Semiconductor Energy Lab Co Ltd Display device
JPWO2004110105A1 (en) * 2003-06-06 2006-07-20 パイオニア株式会社 Organic semiconductor device and manufacturing method thereof
JP2006252775A (en) * 2005-03-07 2006-09-21 Ricoh Co Ltd Display device
JP2007041612A (en) * 2002-01-18 2007-02-15 Semiconductor Energy Lab Co Ltd Light emission device and electronic equipment
JP2007149693A (en) * 2005-11-29 2007-06-14 Samsung Sdi Co Ltd Method of manufacturing organic electroluminescent element
JP2007516347A (en) * 2003-05-16 2007-06-21 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー Barrier film for plastic substrates manufactured by atomic layer deposition
JP2007200905A (en) * 2003-10-23 2007-08-09 Seiko Epson Corp Method of manufacturing organic el device, organic el device, and electronic equipment
JP2008277270A (en) * 2007-03-30 2008-11-13 Dainippon Printing Co Ltd Light-emitting organic el display panel
JP2008277269A (en) * 2007-03-30 2008-11-13 Dainippon Printing Co Ltd Light-emitting type organic el display panel
US7456570B2 (en) 2002-05-23 2008-11-25 Fuji Electric Holdings Co., Ltd. Organic EL display having color converting filters
JP2009015344A (en) * 2002-05-03 2009-01-22 Lg Display Co Ltd Organic electroluminescent device and manufacturing method thereof
US7545095B2 (en) 2003-01-21 2009-06-09 Sanyo Electric Co., Ltd. Electroluminescent display device
US7629018B2 (en) 2002-03-26 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2010002938A (en) * 2002-01-18 2010-01-07 Semiconductor Energy Lab Co Ltd Light emitting device
US7666050B2 (en) 2003-11-28 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2011175753A (en) * 2010-02-23 2011-09-08 Dainippon Printing Co Ltd Organic el element panel and method of manufacturing the same
JP2012114093A (en) * 2002-01-24 2012-06-14 Semiconductor Energy Lab Co Ltd Light-emitting device
JP2014072156A (en) * 2012-10-02 2014-04-21 Dainippon Printing Co Ltd Organic el display device
US8772783B2 (en) 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2014207234A (en) * 2004-04-28 2014-10-30 株式会社半導体エネルギー研究所 Display device
CN104183619A (en) * 2013-05-27 2014-12-03 新日铁住金化学株式会社 Organic el display device and manufacturing method thereof
US8968822B2 (en) 2002-03-07 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method of fabricating the same
JP2017126081A (en) * 2012-08-28 2017-07-20 株式会社半導体エネルギー研究所 Display device
JP2017212227A (en) * 2002-01-24 2017-11-30 株式会社半導体エネルギー研究所 Light emitting device
JP2020532753A (en) * 2017-09-04 2020-11-12 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． Display board and display device
JP2021039348A (en) * 2014-09-05 2021-03-11 株式会社半導体エネルギー研究所 Display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07248491A (en) * 1994-01-18 1995-09-26 Seiko Epson Corp Reflection type color display device
JPH08262475A (en) * 1995-03-21 1996-10-11 Semiconductor Energy Lab Co Ltd Production of display device
JPH11191487A (en) * 1997-12-26 1999-07-13 Chisso Corp Manufacture of organic el element
JPH11214151A (en) * 1998-01-28 1999-08-06 Sharp Corp Manufacture of color electroluminescent display device and color electroluminescent display device
JP2000098919A (en) * 1998-07-24 2000-04-07 Seiko Epson Corp Display device
JP2001023509A (en) * 1999-07-05 2001-01-26 Hitachi Ltd Thin-film electron source and its display
JP2001290439A (en) * 2000-02-01 2001-10-19 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07248491A (en) * 1994-01-18 1995-09-26 Seiko Epson Corp Reflection type color display device
JPH08262475A (en) * 1995-03-21 1996-10-11 Semiconductor Energy Lab Co Ltd Production of display device
JPH11191487A (en) * 1997-12-26 1999-07-13 Chisso Corp Manufacture of organic el element
JPH11214151A (en) * 1998-01-28 1999-08-06 Sharp Corp Manufacture of color electroluminescent display device and color electroluminescent display device
JP2000098919A (en) * 1998-07-24 2000-04-07 Seiko Epson Corp Display device
JP2001023509A (en) * 1999-07-05 2001-01-26 Hitachi Ltd Thin-film electron source and its display
JP2001290439A (en) * 2000-02-01 2001-10-19 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010002938A (en) * 2002-01-18 2010-01-07 Semiconductor Energy Lab Co Ltd Light emitting device
US10978613B2 (en) 2002-01-18 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2007041612A (en) * 2002-01-18 2007-02-15 Semiconductor Energy Lab Co Ltd Light emission device and electronic equipment
JP2012083771A (en) * 2002-01-18 2012-04-26 Semiconductor Energy Lab Co Ltd Light-emitting device
JP4490403B2 (en) * 2002-01-18 2010-06-23 株式会社半導体エネルギー研究所 Light emitting device
JP2012150483A (en) * 2002-01-18 2012-08-09 Semiconductor Energy Lab Co Ltd Light emitting device, and module
US8723760B2 (en) 2002-01-18 2014-05-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2003217843A (en) * 2002-01-24 2003-07-31 Seiko Epson Corp Manufacturing method for display device, manufacturing method for electronic device, display device and electronic device
JP2012114093A (en) * 2002-01-24 2012-06-14 Semiconductor Energy Lab Co Ltd Light-emitting device
JP2021144956A (en) * 2002-01-24 2021-09-24 株式会社半導体エネルギー研究所 Light emitting device
JP2019194996A (en) * 2002-01-24 2019-11-07 株式会社半導体エネルギー研究所 Light emitting device
US9653519B2 (en) 2002-01-24 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
US9236418B2 (en) 2002-01-24 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2017212227A (en) * 2002-01-24 2017-11-30 株式会社半導体エネルギー研究所 Light emitting device
JP2003217855A (en) * 2002-01-28 2003-07-31 Matsushita Electric Ind Co Ltd Electroluminescence display, and manufacturing method therefor
JP2003257616A (en) * 2002-02-27 2003-09-12 Ricoh Co Ltd Functional element substrate and image display device by use of the same
US11005062B2 (en) 2002-03-07 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method of fabricating the same
JP2003332073A (en) * 2002-03-07 2003-11-21 Semiconductor Energy Lab Co Ltd Light emitting device and its manufacturing method
US10170724B2 (en) 2002-03-07 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method of fabricating the same
US8968822B2 (en) 2002-03-07 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method of fabricating the same
JP4651916B2 (en) * 2002-03-07 2011-03-16 株式会社半導体エネルギー研究所 Method for manufacturing light emitting device
JP4545385B2 (en) * 2002-03-26 2010-09-15 株式会社半導体エネルギー研究所 Method for manufacturing light emitting device
JP2004006278A (en) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd Light-emitting device and its manufacturing method
US7629018B2 (en) 2002-03-26 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2009015344A (en) * 2002-05-03 2009-01-22 Lg Display Co Ltd Organic electroluminescent device and manufacturing method thereof
US7456570B2 (en) 2002-05-23 2008-11-25 Fuji Electric Holdings Co., Ltd. Organic EL display having color converting filters
JP2004039371A (en) * 2002-07-02 2004-02-05 Korai Kagi Kofun Yugenkoshi White light organic electroluminescent device and its manufacturing method
JP2004079427A (en) * 2002-08-21 2004-03-11 Seiko Epson Corp Light emitting device, manufacturing method therefor, and electronic apparatus
US7545095B2 (en) 2003-01-21 2009-06-09 Sanyo Electric Co., Ltd. Electroluminescent display device
JP2004227853A (en) * 2003-01-21 2004-08-12 Sanyo Electric Co Ltd Electroluminescent display device
US8557333B2 (en) 2003-01-21 2013-10-15 Sanyo Electric Co., Ltd. Electroluminescent display device
US8445937B2 (en) 2003-05-16 2013-05-21 E I Du Pont De Nemours And Company Barrier films for plastic substrates fabricated by atomic layer deposition
JP2007516347A (en) * 2003-05-16 2007-06-21 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー Barrier film for plastic substrates manufactured by atomic layer deposition
JP4566910B2 (en) * 2003-06-06 2010-10-20 パイオニア株式会社 Organic semiconductor device and manufacturing method thereof
US7776645B2 (en) 2003-06-06 2010-08-17 Pioneer Corporation Organic semiconductor device and its manufacturing method
JPWO2004110105A1 (en) * 2003-06-06 2006-07-20 パイオニア株式会社 Organic semiconductor device and manufacturing method thereof
JP4595955B2 (en) * 2003-10-23 2010-12-08 セイコーエプソン株式会社 Organic EL device manufacturing method, organic EL device, and electronic apparatus
JP2007200905A (en) * 2003-10-23 2007-08-09 Seiko Epson Corp Method of manufacturing organic el device, organic el device, and electronic equipment
JP4689249B2 (en) * 2003-11-28 2011-05-25 株式会社半導体エネルギー研究所 Method for manufacturing display device
JP2005182000A (en) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd Method of manufacturing display device
US7666050B2 (en) 2003-11-28 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2005301020A (en) * 2004-04-14 2005-10-27 Kyodo Printing Co Ltd Device board for display apparatus and manufacturing method for same
TWI385704B (en) * 2004-04-14 2013-02-11 Kyodo Printing Co Ltd An element substrate for a display device, and a method of manufacturing the same
KR101077680B1 (en) * 2004-04-14 2011-10-27 교도 인사쯔 가부시키가이샤 Method of manufacturing for display device element substrate
JP4606767B2 (en) * 2004-04-14 2011-01-05 共同印刷株式会社 Method for manufacturing element substrate for display device
US9997099B2 (en) 2004-04-28 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2014207234A (en) * 2004-04-28 2014-10-30 株式会社半導体エネルギー研究所 Display device
US9231001B2 (en) 2004-04-28 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2005331796A (en) * 2004-05-21 2005-12-02 Toppan Printing Co Ltd Color filter and color display device
US8772783B2 (en) 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2006140140A (en) * 2004-10-14 2006-06-01 Semiconductor Energy Lab Co Ltd Display device
JP2006252775A (en) * 2005-03-07 2006-09-21 Ricoh Co Ltd Display device
US8087964B2 (en) 2005-11-29 2012-01-03 Samsung Mobile Display Co., Ltd. Method of fabricating organic light emitting diode (OLED)
JP2007149693A (en) * 2005-11-29 2007-06-14 Samsung Sdi Co Ltd Method of manufacturing organic electroluminescent element
JP2008277269A (en) * 2007-03-30 2008-11-13 Dainippon Printing Co Ltd Light-emitting type organic el display panel
JP2008277270A (en) * 2007-03-30 2008-11-13 Dainippon Printing Co Ltd Light-emitting organic el display panel
JP2011175753A (en) * 2010-02-23 2011-09-08 Dainippon Printing Co Ltd Organic el element panel and method of manufacturing the same
JP2017126081A (en) * 2012-08-28 2017-07-20 株式会社半導体エネルギー研究所 Display device
US10170726B2 (en) 2012-08-28 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2014072156A (en) * 2012-10-02 2014-04-21 Dainippon Printing Co Ltd Organic el display device
TWI633656B (en) * 2013-05-27 2018-08-21 日商新日鐵住金化學股份有限公司 Method for producing organic el display device and method for producing main body of display device
CN104183619B (en) * 2013-05-27 2019-11-19 日铁化学材料株式会社 Organic EL display device and its manufacturing method
JP2014229573A (en) * 2013-05-27 2014-12-08 新日鉄住金化学株式会社 Organic el display device and manufacturing method therefor
CN104183619A (en) * 2013-05-27 2014-12-03 新日铁住金化学株式会社 Organic el display device and manufacturing method thereof
JP2021039348A (en) * 2014-09-05 2021-03-11 株式会社半導体エネルギー研究所 Display device
JP2020532753A (en) * 2017-09-04 2020-11-12 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． Display board and display device
US11374079B2 (en) 2017-09-04 2022-06-28 Boe Technology Group Co., Ltd. Display substrate having light shielding layer in inter-subpixel region

Also Published As

Publication number Publication date
JP4827313B2 (en) 2011-11-30

Similar Documents

Publication Publication Date Title
JP4827313B2 (en) Method for manufacturing light emitting device
US8956895B2 (en) Light emitting device
US7154120B2 (en) Light emitting device and fabrication method thereof
US7525165B2 (en) Light emitting device and manufacturing method thereof
JP6546319B2 (en) Mobile phone, personal computer, and display device
JP6513778B2 (en) Light emitting device
JP4731714B2 (en) Light emitting device
US9793328B2 (en) Self-light-emitting device
JP4776792B2 (en) Light emitting device and electric appliance
US7564054B2 (en) Thin film forming device, method of forming a thin film, and self-light-emitting device
US8044393B2 (en) Light emitting device and manufacturing method thereof
JP4831873B2 (en) Self-luminous device and manufacturing method thereof
JP2002151269A (en) Light-emitting device
JP2001345177A (en) Thin film forming device, thin film forming method therefor and spontaneous light emitting device
JP4731715B2 (en) Method for manufacturing light emitting device
JP4618918B2 (en) Method for manufacturing self-luminous device
JP4817535B2 (en) Method for manufacturing transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4827313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees