JP2002014652A - Driving method for display panel - Google Patents
Driving method for display panelInfo
- Publication number
- JP2002014652A JP2002014652A JP2000199581A JP2000199581A JP2002014652A JP 2002014652 A JP2002014652 A JP 2002014652A JP 2000199581 A JP2000199581 A JP 2000199581A JP 2000199581 A JP2000199581 A JP 2000199581A JP 2002014652 A JP2002014652 A JP 2002014652A
- Authority
- JP
- Japan
- Prior art keywords
- sustain
- voltage
- pulse
- electrode
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テレビジョン受像
機及びコンピュータ末端等の画像表示に用いるＡＣ型プ
ラズマディスプレイパネルなどの表示パネルの駆動方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a display panel such as an AC type plasma display panel used for displaying an image at a terminal of a television receiver or a computer.
【０００２】[0002]
【従来の技術】従来のＡＣ型プラズマディスプレイパネ
ル（以下、「ＰＤＰ」という。）の一部斜視図を図６に
示す。この図６に示すように、第１のガラス基板１上に
は誘電体層２及び保護層３で覆われた走査電極４及び維
持電極５とが対をなして互いに平行に列設されている。
第２のガラス基板６上には誘電体層７で覆われた複数の
データ電極８が列設され、これらデータ電極８の各間の
誘電体層７上にはデータ電極８と平行して隔壁９が設け
られている。また、誘電体層７の表面及び隔壁９の両側
面に蛍光体層１０が形成されている。第１のガラス基板
１と第２のガラス基板６とは走査電極４及び維持電極５
とデータ電極８とが直交するように、放電空間１１を隔
てて対向して配置される。放電空間１１には、放電ガス
としてヘリウム、ネオン及びアルゴンのうち少なくとも
１種とキセノンとが封入されている。データ電極８と対
をなす走査電極４及び維持電極５との交差部の放電空間
が画像表示のためのセル１２となる。2. Description of the Related Art FIG. 6 is a partial perspective view of a conventional AC plasma display panel (hereinafter, referred to as "PDP"). As shown in FIG. 6, scan electrodes 4 and sustain electrodes 5 covered with a dielectric layer 2 and a protective layer 3 are arranged in parallel on a first glass substrate 1 in pairs. .
A plurality of data electrodes 8 covered with a dielectric layer 7 are arranged in a row on the second glass substrate 6, and partitions are provided on the dielectric layer 7 between the data electrodes 8 in parallel with the data electrodes 8. 9 are provided. Further, a phosphor layer 10 is formed on the surface of the dielectric layer 7 and on both side surfaces of the partition wall 9. The first glass substrate 1 and the second glass substrate 6 are connected to the scan electrode 4 and the sustain electrode 5.
And data electrode 8 are arranged to be orthogonal to each other with discharge space 11 interposed therebetween. The discharge space 11 is filled with xenon and at least one of helium, neon, and argon as a discharge gas. The discharge space at the intersection of the scan electrode 4 and the sustain electrode 5 that form a pair with the data electrode 8 becomes a cell 12 for displaying an image.
【０００３】次に、このＰＤＰの電極配列図を図７に示
す。この図７に示すように、このパネルの電極配列はｍ
×ｎのマトリックス構成であり、列方向（図面水平方
向）にはｍ列のデータ電極Ｄ1〜Ｄmが配列されており、
行方向（図面鉛直方向）にはｎ行の走査電極ＳＣＮ1〜
ＳＣＮn及び維持電極ＳＵＳ1〜ＳＵＳnが配列されてい
る。このような電極構成において、前記セル１２は、図
６に示す各電極の交差領域に設けられる。Next, FIG. 7 shows an electrode arrangement diagram of this PDP. As shown in FIG. 7, the electrode arrangement of this panel is m
× n matrix configuration, and m columns of data electrodes D1 to Dm are arranged in the column direction (horizontal direction in the drawing).
In the row direction (vertical direction in the drawing), n rows of scan electrodes SCN1 to SCN1 to
SCNn and sustain electrodes SUS1 to SUSn are arranged. In such an electrode configuration, the cell 12 is provided in an intersecting region of each electrode shown in FIG.
【０００４】このＰＤＰを駆動するための従来の駆動方
法における駆動動作タイミング図を図８に示す。この図
に示す駆動方法は２５６階調の階調表示を行なうための
ものであり、１フィールド期間（１フレーム）を８個の
サブフィールド（サブフレーム）で構成するフレーム内
時分割階調表示方式と呼ばれるものである。以下に、従
来のＰＤＰの駆動方法についてこの図８を用いて説明す
る。図８に示すように、第１サブフィールドないし第８
サブフィールドは初期化期間、書き込み期間、維持期間
及び消去期間からそれぞれ構成されている。まず、第１
サブフィールドにおける動作について説明する。FIG. 8 shows a driving operation timing chart in a conventional driving method for driving this PDP. The driving method shown in this figure is for performing a 256-level gray scale display, and an in-frame time-division gray scale display method in which one field period (one frame) is composed of eight subfields (subframes). It is called. Hereinafter, a conventional PDP driving method will be described with reference to FIG. As shown in FIG.
The subfield includes an initializing period, a writing period, a sustaining period, and an erasing period. First, the first
The operation in the subfield will be described.
【０００５】図８に示すように、初期化期間の前半の初
期化動作において、全てのデータ電極Ｄ1〜Ｄm及び全て
の維持電極ＳＵＳ1〜ＳＵＳnをゼロ（Ｖ）に保持し、全
ての走査電極ＳＣＮ1〜ＳＣＮnには、全ての維持電極Ｓ
ＵＳ1〜ＳＵＳnに対して放電開始電圧以下の電圧Ｖp
（Ｖ）から、その放電開始電圧を超える電圧Ｖr（Ｖ）
に向かって上昇するランプ電圧を印加する。このランプ
電圧が上昇する間に、全てのセルで微弱な放電が生じ、
全ての走査電極ＳＣＮ1〜ＳＣＮnの保護層３表面に負の
壁電圧が蓄積されるとともに、全てのデータ電極Ｄ1〜
Ｄm上の蛍光体層１０の表面及び全ての維持電極ＳＵＳ1
〜ＳＵＳn上の保護層３の表面には正の壁電圧が蓄積さ
れる。As shown in FIG. 8, in the initializing operation in the first half of the initializing period, all the data electrodes D1 to Dm and all the sustain electrodes SUS1 to SUSn are held at zero (V), and all the scanning electrodes SCN1 are held. To SCNn are all sustain electrodes S
Voltage Vp lower than discharge start voltage for US1 to SUSn
(V), the voltage Vr (V) exceeding the discharge starting voltage
A ramp voltage that rises toward is applied. While this lamp voltage rises, a weak discharge occurs in all cells,
A negative wall voltage is accumulated on the surface of the protective layer 3 of all the scan electrodes SCN1 to SCNn, and all the data electrodes D1 to
The surface of the phosphor layer 10 on Dm and all the sustain electrodes SUS1
Positive wall voltage is accumulated on the surface of the protective layer 3 on .about.SUSn.
【０００６】さらに、初期化期間の後半の初期化動作に
おいて、全ての維持電極ＳＵＳ1〜ＳＵＳnを正電圧Ｖh
（Ｖ）に保ち、全ての走査電極ＳＣＮ1〜ＳＣＮnには、
全ての維持電極ＳＵＳ1〜ＳＵＳnに対して放電開始電圧
以下となる電圧Ｖq（Ｖ）から放電開始電圧を超えるゼ
ロ（Ｖ）に向かって緩やかに下降するランプ電圧を印加
する。このランプ電圧が下降する間に、再び全てのセル
で微弱な放電が生じ、全ての走査電極ＳＣＮ1〜ＳＣＮn
上の保護層３表面の負壁電圧及び全ての維持電極ＳＵＳ
1〜ＳＵＳn上の保護層３表面の正壁電圧が弱められる。
また、全てのデータ電極Ｄ1〜Ｄmと全ての走査電極ＳＣ
Ｎ1〜ＳＣＮnとの間での放電によって、全てのデータ電
極Ｄ1〜Ｄm上の蛍光体層１０の表面の正壁電圧は書き込
み動作に適した値に調整される。Further, in the initializing operation in the latter half of the initializing period, all the sustain electrodes SUS1 to SUSn are set to the positive voltage Vh.
(V), and all the scan electrodes SCN1 to SCNn have:
A ramp voltage is gradually applied to all sustain electrodes SUS1 to SUSn from a voltage Vq (V) which is lower than the discharge start voltage to zero (V) which is higher than the discharge start voltage. While the ramp voltage falls, weak discharge occurs again in all cells, and all the scan electrodes SCN1 to SCNn
Negative wall voltage on the surface of the upper protective layer 3 and all sustain electrodes SUS
The positive wall voltage on the surface of the protective layer 3 on 1 to SUSn is weakened.
Also, all data electrodes D1 to Dm and all scan electrodes SC
By the discharge between N1 and SCNn, the positive wall voltage on the surface of the phosphor layer 10 on all the data electrodes D1 to Dm is adjusted to a value suitable for the writing operation.
【０００７】以上により初期化期間の初期化動作が終了
する。なお、上記初期化動作では全セルを初期化するこ
とから以下全セル初期化と呼ぶ。次の書き込み期間の書
き込み動作において、全ての走査電極ＳＣＮ1〜ＳＣＮn
をＶｓ（Ｖ）に保持し、データ電極Ｄ1〜Ｄmのうち、１
行目に表示すべきセル１２に対応する所定のデータ電極
Ｄｊに正の書き込みパルス電圧Ｖｗ（Ｖ）を、１行目の
走査電極ＳＣＮ1に走査パルス電圧０（Ｖ）をそれぞれ
印加する。このとき、所定のデータ電極Ｄjと走査電極
ＳＣＮ1との間の電圧は、書き込みパルス電圧Ｖｗ
（Ｖ）にデータ電極Ｄ1〜Ｄm上の蛍光体層１０表面の正
壁電圧が加算されたものとなるため、この交差部におい
て、所定のデータ電極Ｄjと走査電極ＳＣＮ1との間及び
維持電極ＳＵＳ1と走査電極ＳＣＮ1との間に書き込み放
電が起こり、この交差部の走査電極ＳＣＮ1上の保護層
３表面に正壁電圧が蓄積され、維持電極ＳＵＳ1上の保
護層３表面に負壁電圧が蓄積され、書き込み放電が起こ
ったデータ電極Ｄj上の蛍光体層１０の表面に負の壁電
圧が蓄積される。Thus, the initialization operation in the initialization period is completed. Note that, in the above-described initialization operation, all the cells are initialized, and hence the operation is hereinafter referred to as all-cell initialization. In the write operation in the next write period, all the scan electrodes SCN1 to SCNn
Is held at Vs (V), and one of the data electrodes D1 to Dm is
A positive write pulse voltage Vw (V) is applied to a predetermined data electrode Dj corresponding to the cell 12 to be displayed in the row, and a scan pulse voltage 0 (V) is applied to the scan electrode SCN1 in the first row. At this time, the voltage between the predetermined data electrode Dj and the scan electrode SCN1 is the write pulse voltage Vw
Since (V) is obtained by adding the positive wall voltage of the surface of the phosphor layer 10 on the data electrodes D1 to Dm, at the intersection, a predetermined electrode between the data electrode Dj and the scan electrode SCN1 and a sustain electrode SUS1 are provided. A write discharge occurs between the scan electrode SCN1 and the scan electrode SCN1, a positive wall voltage is accumulated on the surface of the protective layer 3 on the scan electrode SCN1 at the intersection, and a negative wall voltage is accumulated on the surface of the protective layer 3 on the sustain electrode SUS1. Then, a negative wall voltage is accumulated on the surface of the phosphor layer 10 on the data electrode Dj where the write discharge has occurred.
【０００８】次に、データ電極Ｄ1〜Ｄｍのうち、２行
目に表示すべきセル１２に対応する所定のデータ電極Ｄ
ｊに正の書き込みパルス電圧Ｖｗ（Ｖ）を、２行目の走
査電極ＳＣＮ2に走査パルス電圧ゼロ（Ｖ）をそれぞれ
印加する。このとき、所定のデータ電極Ｄｊと走査電極
ＳＣＮ２との交差部において、所定のデータ電極Ｄｊと
走査電極ＳＣＮ２との間及び維持電極ＳＵＳ２と走査電
極ＳＣＮ２との間に書き込み放電が起こり、この交差部
の走査電極ＳＣＮ２上の保護層３表面に正壁電圧が蓄積
され、維持電極ＳＵＳ２上の保護層３表面に負壁電圧が
蓄積され、書き込み放電が起こったデータ電極Ｄｊ上の
蛍光体層１０表面には負壁電圧が蓄積される。Next, of the data electrodes D1 to Dm, a predetermined data electrode D corresponding to the cell 12 to be displayed in the second row.
j, a positive write pulse voltage Vw (V) is applied, and a scan pulse voltage zero (V) is applied to the scan electrode SCN2 in the second row. At this time, at the intersection between the predetermined data electrode Dj and the scan electrode SCN2, a write discharge occurs between the predetermined data electrode Dj and the scan electrode SCN2 and between the sustain electrode SUS2 and the scan electrode SCN2. The positive wall voltage is accumulated on the surface of the protective layer 3 on the scan electrode SCN2, the negative wall voltage is accumulated on the surface of the protective layer 3 on the sustain electrode SUS2, and the surface of the phosphor layer 10 on the data electrode Dj where the write discharge has occurred. Accumulates a negative wall voltage.
【０００９】３行目以降に存在する各セルに対しても上
記した書き込み動作を同様に行なうことで書き込み期間
における書き込み動作が終了する。続く維持期間におい
て、先ず、全ての走査電極ＳＣＮ1〜ＳＣＮn及び維持電
極ＳＵＳ1〜ＳＵＳnをゼロ（Ｖ）に一旦戻した後、全て
の走査電極ＳＣＮ1〜ＳＣＮnに正の維持パルスＶｍ
（Ｖ）を印加すると、書き込み放電を起こしたセル１２
における走査電極ＳＣＮｉ上の保護層３の表面と維持電
極ＳＵＳ1〜ＳＵＳn上の保護層３の表面との間の電圧
は、維持パルス電圧Ｖm（Ｖ）に、書き込み期間におい
て蓄積された走査電極ＳＣＮｉ上の保護層３表面に蓄積
された正壁電圧及び維持電極ＳＵＳｉ上の保護層３表面
に蓄積された負壁電圧が加算されたものとなるが、放電
開始電圧を超える。この結果、書き込み放電を起こした
セルにおいて、走査電極ＳＣＮｉと維持電極ＳＵＳｉと
の間に維持放電が起こり、この維持放電を起こしたセル
における走査電極ＳＣＮｉ上の保護層３表面には負壁電
圧が蓄積され、維持電極ＳＵＳｉ上の保護層３表面には
正壁電圧が蓄積される。その後、維持パルス電圧はゼロ
（Ｖ）に戻る。The above-described write operation is similarly performed on the cells existing in the third and subsequent rows, thereby completing the write operation in the write period. In the subsequent sustain period, first, after all the scan electrodes SCN1 to SCNn and the sustain electrodes SUS1 to SUSn are once returned to zero (V), a positive sustain pulse Vm is applied to all the scan electrodes SCN1 to SCNn.
When (V) is applied, the cell 12 in which the write discharge has occurred
Is applied between the surface of the protective layer 3 on the scan electrode SCNi and the surface of the protective layer 3 on the sustain electrodes SUS1 to SUSn, the voltage between the sustain pulse voltage Vm (V) and the scan electrode SCNi accumulated during the writing period is Of the positive wall voltage accumulated on the surface of the protective layer 3 and the negative wall voltage accumulated on the surface of the protective layer 3 on the sustain electrode SUSi, but exceed the firing voltage. As a result, a sustain discharge occurs between scan electrode SCNi and sustain electrode SUSi in the cell in which the write discharge has occurred, and a negative wall voltage is applied to the surface of protective layer 3 on scan electrode SCNi in the cell in which the sustain discharge has occurred. The positive wall voltage is accumulated on the surface of the protective layer 3 on the sustain electrode SUSi. Thereafter, the sustain pulse voltage returns to zero (V).
【００１０】続いて、全ての維持電極ＳＵＳ1〜ＳＵＳn
に正の維持パルス電圧Ｖm（Ｖ）を印加すると、維持放
電を起こしたセルにおける維持電極ＳＵＳｉ上の保護層
３表面と走査電極ＳＣＮｉ上の保護層３表面との間の電
圧は、維持パルス電圧Ｖm（Ｖ）に、直前の維持放電に
よって蓄積された走査電極ＳＣＮｉ上の保護層３表面の
負壁電圧及び維持電極ＳＵＳｉ上の保護層３表面の正壁
電圧が加算されたものとなる。このため、この維持放電
を起こしたセルにおいて、維持電極ＳＵＳｉと走査電極
ＳＣＮｉとの間に維持放電が起こることにより、そのセ
ルにおける維持電極ＳＵＳｉ上の保護層３表面に負壁電
圧が蓄積され、走査電極ＳＣＮｉ上の保護層３表面に正
壁電圧が蓄積される。その後、維持パルス電圧はゼロ
（Ｖ）に戻る。Subsequently, all the sustain electrodes SUS1 to SUSn
When a positive sustain pulse voltage Vm (V) is applied to the cell, the voltage between the surface of the protective layer 3 on the sustain electrode SUSi and the surface of the protective layer 3 on the scan electrode SCNi in the cell in which the sustain discharge has occurred is equal to the sustain pulse voltage. The negative wall voltage on the surface of the protective layer 3 on the scan electrode SCNi and the positive wall voltage on the surface of the protective layer 3 on the sustain electrode SUSi accumulated by the immediately preceding sustain discharge are added to Vm (V). Therefore, in the cell in which the sustain discharge has occurred, a sustain discharge occurs between the sustain electrode SUSi and the scan electrode SCNi, so that a negative wall voltage is accumulated on the surface of the protective layer 3 on the sustain electrode SUSi in the cell. A positive wall voltage is accumulated on the surface of the protective layer 3 on the scan electrode SCNi. Thereafter, the sustain pulse voltage returns to zero (V).
【００１１】以降同様に、全ての走査電極ＳＣＮ1〜Ｓ
ＣＮnと全ての維持電極ＳＵＳ1〜ＳＵＳnとに正の維持
パルス電圧Ｖｍ（Ｖ）を交互に印加することにより、維
持放電が継続して行われる。維持期間の最終において、
全ての走査電極ＳＣＮ1〜ＳＣＮnに正の維持パルス電圧
Ｖｍ（Ｖ）を印加すると、維持放電を起こしたセルにお
ける走査電極ＳＣＮｉ上の保護層３表面と維持電極ＳＵ
Ｓｉ上の保護層３表面との間の電圧は、維持パルス電圧
Ｖｍ（Ｖ）に、直前の維持放電によって蓄積された走査
電極ＳＣＮｉ上の保護層３表面の正壁電圧と維持電極Ｓ
ＵＳI上の保護層３表面の負壁電圧が加算されたものと
なる。このため、この維持放電を起こしたセルにおい
て、走査電極ＳＣＮｉと維持電極ＳＵＳｉとの間に維持
放電が起こることにより、そのセルにおける走査電極Ｓ
ＣＮｉ上の保護層３表面に負壁電圧が蓄積され、維持電
極ＳＵＳｉ上の保護層3表面に正壁電圧が蓄積される。
その後、維持パルス電圧はゼロ（Ｖ）に戻る。以上によ
り維持期間の維持動作が終了する。この維持放電により
発生する紫外線で励起された蛍光体層１０からの可視発
光を表示に用いている。[0011] Similarly, all the scanning electrodes SCN1 to SCN
By alternately applying the positive sustain pulse voltage Vm (V) to CNn and all the sustain electrodes SUS1 to SUSn, sustain discharge is continuously performed. At the end of the maintenance period,
When a positive sustain pulse voltage Vm (V) is applied to all the scan electrodes SCN1 to SCNn, the surface of the protective layer 3 on the scan electrode SCNi and the sustain electrode SU in the cell in which the sustain discharge has occurred.
The voltage between the surface of the protective layer 3 on Si and the sustain pulse voltage Vm (V) is the positive wall voltage of the surface of the protective layer 3 on the scan electrode SCNi accumulated by the immediately preceding sustain discharge and the voltage of the sustain electrode Sm.
The negative wall voltage on the surface of the protective layer 3 on the USI is added. Therefore, in the cell in which the sustain discharge has occurred, a sustain discharge occurs between scan electrode SCNi and sustain electrode SUSi, thereby causing scan electrode S
A negative wall voltage is accumulated on the surface of the protective layer 3 on CNi, and a positive wall voltage is accumulated on the surface of the protective layer 3 on the sustain electrode SUSi.
Thereafter, the sustain pulse voltage returns to zero (V). Thus, the maintenance operation of the maintenance period is completed. Visible light emission from the phosphor layer 10 excited by ultraviolet rays generated by the sustain discharge is used for display.
【００１２】続く消去期間において、全ての維持電極Ｓ
ＵＳ1〜ＳＵＳnにゼロ（Ｖ）からＶｅ（Ｖ）に向かって
緩やかに上昇するランプ電圧を印加すると、維持放電を
起こしたセルにおいて、走査電極ＳＣＮｉ上の保護層３
表面と維持電極ＳＵＳｉ上の保護層３表面との間の電圧
は、維持期間の最終時点（終焉）における、走査電極Ｓ
ＣＮｉ上の保護層３表面の負壁電圧及び維持電極ＳＵＳ
ｉ上の保護層３表面の正壁電圧がこのランプ電圧に加算
されたものとなる。このため、維持放電を起こしたセル
において、維持電極ＳＵＳｉと走査電極ＳＣＮｉとの間
の微弱な消去放電が起こり、走査電極ＳＣＮｉ上の保護
層３表面の負壁電圧と維持電極ＳＵＳｉ上の保護層３表
面の正壁電圧が弱められて維持放電が停止する。In a subsequent erasing period, all the sustain electrodes S
When a ramp voltage that gradually rises from zero (V) to Ve (V) is applied to US1 to SUSn, the protection layer 3 on the scan electrode SCNi is generated in the cells that have undergone the sustain discharge.
The voltage between the surface and the surface of the protective layer 3 on the sustain electrode SUSi is equal to the voltage of the scan electrode S at the end (end) of the sustain period.
Negative wall voltage on the surface of protective layer 3 on CNi and sustain electrode SUS
The positive wall voltage on the surface of the protective layer 3 on i is added to this lamp voltage. Therefore, in the cell where the sustain discharge has occurred, a weak erase discharge occurs between the sustain electrode SUSi and the scan electrode SCNi, and the negative wall voltage on the surface of the protective layer 3 on the scan electrode SCNi and the protective layer on the sustain electrode SUSi. The positive wall voltage on the three surfaces is weakened, and the sustain discharge stops.
【００１３】以上により消去期間における消去動作が終
了する。ただし、以上の動作において、表示が行われな
かったセルに関しては、初期化期間に初期化放電は起こ
るが、書き込み放電、維持放電及び消去放電は行われ
ず、表示が行われないセルの走査電極ＳＣＮｉと維持電
極ＳＵＳｉ上の保護層３の表面に蓄積された壁電圧、及
びデータ電極Ｄｊ上の蛍光体層１０の表面に蓄積された
壁電圧は、初期化の終了時の状態のままである。Thus, the erasing operation in the erasing period is completed. However, in the above operation, for the cells for which no display is performed, the initialization discharge occurs during the initialization period, but the write, sustain, and erase discharges are not performed, and the scan electrode SCNi of the cell for which no display is performed is not performed. The wall voltage accumulated on the surface of the protective layer 3 on the sustain electrode SUSi and the wall voltage accumulated on the surface of the phosphor layer 10 on the data electrode Dj remain in the state at the end of the initialization.
【００１４】以上全ての動作により第1サブフィールド
における表示が行われる。そして、以降、同様な動作が
第2サブフィールドから第8サブフィールドにわたって行
われ、第１サブフィールドから第8サブフィールドまで
の動作により１画面が表示される。これらのサブフィー
ルドにおいて表示されるセルの輝度は、維持パルス電圧
Ｖm（Ｖ）の印加回数により定まる。従って、例えば、
各サブフィールドにおける維持パルス電圧の印加回数を
適宜設定して、１サブフィールド期間に維持放電による
輝度が２0、２1、２2、２3、２4、２5、２6、２7である
８個のサブフィールドで構成することにより、２8＝２
５６階調の階調表示が可能となる。The display in the first subfield is performed by all the operations described above. Thereafter, the same operation is performed from the second subfield to the eighth subfield, and one screen is displayed by the operation from the first subfield to the eighth subfield. The brightness of the cell displayed in these subfields is determined by the number of times the sustain pulse voltage Vm (V) is applied. So, for example,
The number of application times of sustain pulse voltage in each subfield is set appropriately, the luminance by the sustain discharge in one sub-field period 2 0, 2 1, 2 2, 2 3, 2 4, 2 5, 2 6, 2 7 By being composed of certain eight subfields, 2 8 = 2
56-gradation display is possible.
【００１５】以上説明した従来の駆動方法においては、
パネルに表示するセルが全くない、いわゆる黒画面の表
示において、書き込み期間の書き込み放電、維持期間の
維持放電及び消去期間の消去放電が起こらず、初期化期
間の初期化放電のみが起こり、この初期化放電が微弱で
あり、その放電発光もまた微弱であるために、パネルの
コントラストが高いという特長がある。例えば、４８０
行、８５２×３列のマトリック構成を成す４２インチＰ
ＤＰにおいて、１フィールド期間を８個のサブフィール
ドで構成して２５６階調表示を行った場合、各サブフィ
ールドにおける1回の初期化放電による発光による発光
輝度は０.１５ｃｄ／ｍ2となり、最大輝度は４２０ｃｄ
／ｍ2であるので、このパネルのコントラストは４２０
／１.２（０.１５×８（全セル初期化回数））：１＝３
５０：１となり、かなり高い値のコントラストが得られ
る。In the conventional driving method described above,
In a so-called black screen display in which there are no cells to be displayed on the panel, a writing discharge in a writing period, a sustaining discharge in a sustaining period, and an erasing discharge in an erasing period do not occur, and only an initializing discharge in an initialization period occurs. Since the discharge is weak, and the discharge light emission is also weak, the contrast of the panel is high. For example, 480
42 inch P with matrix, 852 x 3 columns matrix
In the DP, when one field period is composed of eight subfields and 256 gradations are displayed, the light emission luminance due to light emission by one initialization discharge in each subfield is 0.15 cd / m 2 , which is the maximum. Brightness is 420 cd
/ M 2 , the contrast of this panel is 420
/1.2 (0.15 × 8 (number of times of initialization of all cells)): 1 = 3
50: 1, and a considerably high contrast is obtained.
【００１６】[0016]
【発明が解決しようとする課題】しかし、上述の従来の
駆動方法においては、通常の照明下でパネル表示を行っ
た場合、かなり高いコントラストが得られているが、サ
ブフィールド毎に必ず全セルにおいて初期化放電が起こ
るため、周囲が暗い所でパネル表示する場合には、この
微弱な初期化放電による発光でさえも目立つほど輝度が
高く、あまり明るくない場所でパネル表示する場合の黒
表示の視認性が悪いという大きな課題があった。However, in the above-described conventional driving method, when a panel display is performed under normal illumination, a considerably high contrast is obtained. Since the initialization discharge occurs, when the panel is displayed in a dark place, even if the light emission caused by the weak initialization discharge is conspicuous, the brightness is high enough to be noticeable. There was a big problem that sex was bad.
【００１７】一方、黒表示の視認性を仮に向上させるこ
とができた場合には、表現できる中間階調を増加させた
方が良い。何故なら、黒表示の視認性が向上するという
ことは黒輝度が下がることを意味することから、従来の
駆動方法では黒に近い領域の階調を適正に表現すること
ができないからである。本発明は、かかる課題に鑑み
て、黒表示の視認性を向上させ、更には従来できなかっ
た黒により近い中間階調を表示することができる表示パ
ネルの駆動方法を提供することを目的としてなされたも
のである。On the other hand, if the visibility of black display can be improved, it is better to increase the number of intermediate gradations that can be expressed. This is because improving the visibility of black display means lowering the black luminance, and therefore, the conventional driving method cannot properly represent the gradation in a region close to black. The present invention has been made in view of the above-described problems, and has as its object to provide a display panel driving method capable of improving the visibility of black display and displaying an intermediate gradation closer to black, which has not been possible conventionally. It is a thing.
【００１８】[0018]
【課題を解決するための手段】上記目的を達成するため
にフレーム内時分割階調表示方式を用いた表示パネルの
駆動方法であって、太幅部を有するパルスを用いて階調
表示するサブフレームが存在することを特徴とする。こ
れにより、従来の駆動方法とは違い、黒表示の視認性が
要求される場合には、全セル初期化の回数をサブフレー
ム数よりも減らすことができるので、その結果、黒輝度
のレベルを下げることが可能となる。加えて、従来表示
出来なかった、黒により近い中間階調を表示することも
可能となる。なお、太幅部とは、通常用いられる矩形波
の最大振幅値の時間幅よりも広い波形部分のことである
（実施の形態において示したもの）。To achieve the above object, the present invention provides a method of driving a display panel using an in-frame time-division gray scale display method. It is characterized in that a frame exists. Thus, unlike the conventional driving method, when visibility of black display is required, the number of times of all-cell initialization can be reduced from the number of subframes. As a result, the level of black luminance can be reduced. It is possible to lower it. In addition, it is possible to display an intermediate gradation closer to black, which could not be displayed conventionally. Note that a wide portion is a waveform portion wider than the time width of the maximum amplitude value of a generally used rectangular wave (shown in the embodiment).
【００１９】ここで、前記パルス（太幅部を有するも
の）を印加した後で後続するサブフレームの書き込み期
間における書き込み動作前に、前のサブフレームで点灯
したセルを構成する走査電極及び維持電極間で選択的に
初期化放電を引き起こすよう、全ての走査電極と維持電
極との間に０．５Ｖ／μｓｅｃ〜１０Ｖ／μｓｅｃの傾
きで変化するランプ電圧を印加することができる。Here, after the application of the pulse (having a wide portion) and before the writing operation in the writing period of the succeeding sub-frame, the scan electrode and the sustain electrode constituting the cell lit in the previous sub-frame. A ramp voltage that changes at a gradient of 0.5 V / μsec to 10 V / μsec can be applied between all the scan electrodes and the sustain electrodes so as to selectively cause an initialization discharge between them.
【００２０】これにより、後続するサブフレームにおけ
る書き込み動作に適正な壁電圧を、点灯していたセルに
おいて選択的に予め蓄積することが可能となり、合理的
に全セル初期化の回数を減らすことができる。ここで、
前記パルス（太幅部を有するもの）を印加した後に、全
セル初期化の動作を行うことができる。As a result, it becomes possible to selectively store in advance the wall voltage appropriate for the writing operation in the subsequent subframe in the lit cell in advance, and to reduce the number of times of initialization of all cells rationally. it can. here,
After the application of the pulse (those having a wide portion), the operation of initializing all cells can be performed.
【００２１】これにより、前記パルス（太幅部を有する
もの）を印加した1のサブフレームに後続するサブフレ
ーム以降でも安定した動作を行うことが可能となる。こ
こで、前記全セル初期化動作は、前記パルス（太幅部を
有するもの）を印加した直後で、後続するサブフレーム
の書き込み期間における書き込み動作が行われる前に行
うことが望ましい。Thus, a stable operation can be performed even in a subframe subsequent to one subframe to which the pulse (having a wide portion) is applied. Here, it is preferable that the all-cell initializing operation be performed immediately after the application of the pulse (having a wide portion) and before a writing operation in a writing period of a subsequent subframe is performed.
【００２２】ここで、前記全セル初期化動作を、前記ラ
ンプ電圧を印加した後で、後続するサブフレームの書き
込み期間における書き込み動作が行われる前に行うこと
ができる。これにより、前記パルス（太幅部を有するも
の）を印加した後に行う全セル初期化動作における放電
を全てのセルにおいて均一的に行うことが可能となる。Here, the all-cell initializing operation can be performed after the application of the ramp voltage and before the writing operation in the writing period of the subsequent subframe is performed. This makes it possible to uniformly perform discharge in all cells in the all-cell initializing operation performed after the application of the pulse (having a wide portion).
【００２３】[0023]
【発明の実施の形態】以下に本発明にかかる駆動方法を
適用したＰＤＰの駆動方法について図面を参照しながら
具体的に説明する。なお、ＰＤＰの構成及び電極の配列
状態は、従来例のものと同様であるので、それらの説明
は省略する。 <第１の実施の形態>図１は、本実施の形態の駆動方法を
示す１フィールド内における駆動動作タイミング図であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A driving method of a PDP to which a driving method according to the present invention is applied will be specifically described below with reference to the drawings. Since the configuration of the PDP and the arrangement of the electrodes are the same as those of the conventional example, the description thereof is omitted. <First Embodiment> FIG. 1 is a timing chart of a driving operation in one field showing a driving method according to the present embodiment.
【００２４】なお、この図には、理解を容易にするため
に、走査電極、維持電極とに印加される電圧の波形につ
いては、一対のものＳＣＮｉ、ＳＵＳｉについて記載し
ているが、他の電極対についても同様である。この図に
示すように、複数（例えば、８つ、若しくは、９つ）の
サブフィールドによって構成する（図面では第1サブフ
ィールド及び第２サブフィールドのみ記載）。各サブフ
ィールドは、初期化期間、書き込み期間、維持期間の３
期間からなる。In this figure, for the sake of easy understanding, the waveforms of the voltages applied to the scanning electrode and the sustaining electrode are described for a pair of SCNi and SUSi, but the other electrodes SCNi and SUSi are shown. The same applies to pairs. As shown in this figure, it is composed of a plurality of (for example, eight or nine) subfields (only the first and second subfields are shown in the drawing). Each subfield has three periods: an initialization period, a writing period, and a sustain period.
Consists of a period.
【００２５】そして、各サブフィールドの書き込み期間
の書き込み動作でアドレス指定されたセルのみが維持期
間における維持動作で点灯されることによって、所望の
階調が表示される。最小輝度を表示する第1サブフィー
ルドで、初期化期間における初期化動作では、上記全セ
ル初期化（振幅Ｖｒ）を行う。そして、書き込み期間を
経た後、維持期間において、単一パルスによって維持動
作、消去動作及び後続するサブフィールドの初期化動作
を同時に行う。このように、維持パルス、消去パルスと
が混在せず、単一のパルスを印加するだけで、維持放電
及び維持放電の停止（消去動作）を行うものである。ま
た、後続する第2サブフィールドにおける全セル初期化
も省略されることになる。Then, only the cells specified by the write operation in the write period of each subfield are turned on by the sustain operation in the sustain period, so that a desired gradation is displayed. In the first subfield for displaying the minimum luminance, in the initialization operation in the initialization period, the above-described all-cell initialization (amplitude Vr) is performed. Then, after the writing period, in the sustain period, the sustain operation, the erase operation, and the initialization operation of the subsequent subfield are simultaneously performed by a single pulse. As described above, the sustain discharge and the stop of the sustain discharge (erasing operation) are performed only by applying a single pulse without mixing the sustain pulse and the erase pulse. Further, the initialization of all cells in the subsequent second subfield is also omitted.
【００２６】第１サブフィールドを除くサブフィールド
では、維持動作の最終維持パルスによって消去動作及び
後続するサブフィールドの初期化動作を行う。このよう
に、維持パルスの最後のパルスによって、独立した維持
放電の停止（消去動作）及び後続するサブフィールドに
おける全セル初期化が省略される。なお、第１サブフィ
ールドでの上記駆動方法は、第1サブフィールドではな
く、第2、第３サブフィールド…で採用しても無論構わ
ない。In the subfields other than the first subfield, the erasing operation and the initialization operation of the subsequent subfield are performed by the last sustain pulse of the sustain operation. In this way, by the last pulse of the sustain pulse, the suspension of the independent sustain discharge (erasing operation) and the initialization of all cells in the subsequent subfield are omitted. Of course, the driving method in the first subfield may be adopted in the second, third subfields and so on, not in the first subfield.
【００２７】詳しく説明すると、第１サブフィールドの
維持期間では、第２サブフィールド以降の維持パルスＰ
ａ１の振幅Ｖm以下の振幅Ｖｎを有し、かつ、最大振幅
値において当該維持パルスＰａ１の時間幅Ｔ１よりも長
い時間幅Ｔ２を有する太幅パルスＰａ２を走査電極ＳＣ
Ｎｉに印加する。なお、太幅パルスＰａ２を走査電極Ｓ
ＣＮｉに印加するときには、維持電極ＳＵＳｉはゼロレ
ベルに設定する。太幅パルスＰａ２の時間幅Ｔ２として
は、２μsec〜２０μsecの範囲が適当である。More specifically, in the sustain period of the first subfield, the sustain pulse P after the second subfield is used.
A wide pulse Pa2 having an amplitude Vn equal to or less than the amplitude Vm of a1 and having a time width T2 longer than the time width T1 of the sustain pulse Pa1 at the maximum amplitude value is applied to the scan electrode SC.
Apply to Ni. The wide pulse Pa2 is applied to the scanning electrode S
When the voltage is applied to CNi, sustain electrode SUSi is set to zero level. An appropriate range of the time width T2 of the wide pulse Pa2 is 2 μsec to 20 μsec.
【００２８】ここで、走査電極ＳＣＮｉと維持電極ＳＵ
Ｓｉとの間に印加される実質的電圧は、無論、走査電極
ＳＣＮｉと維持電極ＳＵＳｉとに印加された電圧の差分
値となる。特許請求の範囲におけるパルスという用語は
この意味で用いている。本実施形態では、走査電極ＳＣ
Ｎｉに太幅パルスを印加しているときの維持電極ＳＵＳ
ｉの電圧はゼロであるので、それらの差分の結果得られ
るパルスと太幅パルスとは同義となる。なお、その他の
維持パルス、細幅パルス（後述）、ランプ電圧（後述：
この場合には、維持電極に印加される電圧がゼロではな
いが一定値であるのでその傾きは変らない）についても
同様である。Here, scan electrode SCNi and sustain electrode SU
The substantial voltage applied to Si is, of course, the difference between the voltages applied to scan electrode SCNi and sustain electrode SUSi. The term pulse in the claims is used in this sense. In the present embodiment, the scan electrode SC
Sustain electrode SUS when a wide pulse is applied to Ni
Since the voltage of i is zero, the pulse obtained as a result of their difference and the wide pulse are synonymous. In addition, other sustain pulses, narrow pulses (described later), and lamp voltages (described later:
In this case, the voltage applied to the sustain electrode is not zero but is a constant value, so that the slope does not change).
【００２９】このように、従来、各サブフィールドにお
いて必ず用いられていた維持パルスＰa１を無くして、
その代わりに太幅パルスＰａ２を用いることで、従来不
可能であった、中間階調の表示が可能となる。図２に表
示可能な階調値を示した。破線が最小輝度を表示する第
1サブフィールドにおいて維持パルスＰａ１を用いて表
示される階調値を示し、実線は図１に示すように第1サ
ブフィールドにおいて太幅パルスＰａ２を用いて表示さ
れる階調値を示す。As described above, by eliminating the sustain pulse Pa1 which has been always used in each subfield,
By using the wide pulse Pa2 instead, it is possible to display an intermediate gradation, which was not possible conventionally. FIG. 2 shows the tone values that can be displayed. The dashed line indicates the minimum brightness.
The gradation value displayed using the sustain pulse Pa1 in one subfield is shown, and the solid line shows the gradation value displayed using the wide pulse Pa2 in the first subfield as shown in FIG.
【００３０】この図に示す通り、維持パルスＰａ１を用
いると、維持動作と別に消去動作が必要となり、維持動
作と消去動作の発光が加算されて黒（階調値ゼロ）の次
には１の階調値が表現されるが、太幅パルスＰａ２を用
いると、維持パルスＰａ１を用いることなく維持動作と
消去動作とを同時に行なうことができるので、その時の
発光は維持パルスＰａ１を用いる場合の発光よりも小さ
く黒と１との中間的な階調値を表示することが可能とな
る。As shown in this figure, when the sustain pulse Pa1 is used, an erasing operation is required separately from the sustaining operation. The light emission of the sustaining operation and the erasing operation are added, and after the black (gray scale value is zero), 1 is set. Although a gradation value is expressed, when the wide pulse Pa2 is used, the sustaining operation and the erasing operation can be performed simultaneously without using the sustaining pulse Pa1, so that the light emission at that time is the light emission when the sustaining pulse Pa1 is used. It is possible to display an intermediate gradation value between black and 1 smaller than that.
【００３１】また、このような太幅パルスを用いると、
書き込み放電が生じてから、長い時間が経過していても
維持期間において正しく放電が行われる。書き込みが行
われてから、維持期間までの時間があまりに長いと、維
持放電・消去放電において、電圧が印加されてから発生
するまで放電遅れが大きくなり、場合によってはそれら
の放電が十分に行われない可能性が高くなると考えられ
る。ところが、太幅パルスを用いるとこのような可能性
が低減される。When such a wide pulse is used,
Even if a long time has elapsed since the occurrence of the write discharge, the discharge is correctly performed in the sustain period. If the time from the writing to the sustain period is too long, the sustain delay in the sustain discharge / erase discharge will increase from the time the voltage is applied until it occurs, and in some cases these discharges will be performed sufficiently. It is likely that there is no possibility. However, the use of a wide pulse reduces such a possibility.
【００３２】また、この太幅パルスＰａ２は通常の維持
パルスＰａ１よりも時間幅が長いので、当該太幅パルス
終了近くになると書き込み放電にて蓄積された壁電圧が
消滅する。この結果消去動作が行われ放電が停止する。
次に、前記太幅パルスＰａ２を印加し終わった直後に
は、それまでに既に蓄積された壁電圧を加算した結果の
走査電極ＳＣＮｉと維持電極ＳＵＳｉとの電位差が放電
開始電圧未満となるように各電極に所望の電圧を印加す
る。ここでは、維持電極ＳＵＳｉに電圧Ｖｈを印加し、
走査電極ＳＣＮｉは太幅パルスＰａ２と同電位とする。Further, since the width of the wide pulse Pa2 is longer than that of the normal sustain pulse Pa1, the wall voltage accumulated by the write discharge disappears near the end of the wide pulse. As a result, the erase operation is performed, and the discharge stops.
Next, immediately after the application of the wide pulse Pa2, the potential difference between the scan electrode SCNi and the sustain electrode SUSi as a result of adding the wall voltage already accumulated so far is set to be less than the discharge start voltage. A desired voltage is applied to each electrode. Here, voltage Vh is applied to sustain electrode SUSi,
The scanning electrode SCNi has the same potential as the wide pulse Pa2.
【００３３】これにより、太幅パルスＰａ２を印加して
いるときに生じた弱い放電が完全に停止する。そして、
この状態を所定時間維持した後、壁電圧を加算した結果
放電開始電圧以下となる電圧Ｖoから、放電開始電圧を
超える電圧に向かって緩やかに下降するランプ電圧La１
を印加する。As a result, the weak discharge generated when the wide pulse Pa2 is applied is completely stopped. And
After maintaining this state for a predetermined time, the ramp voltage La1 gradually falls from the voltage Vo which becomes equal to or lower than the discharge start voltage as a result of adding the wall voltage to a voltage exceeding the discharge start voltage.
Is applied.
【００３４】このランプ電圧Ｌａ１の傾斜は、下降する
間に、再び維持期間で発光したセルのみにおいて、選択
的に微弱な放電が生じるような値に規定される。より具
体的には、０．５Ｖ／μｓｅｃ〜１０Ｖ／μｓｅｃとす
ることが望ましい。このように規定するのは、１０Ｖ／
μｓｅｃを超えると初期化放電が適正に行われないから
であり、０．５Ｖ／μｓｅｃ未満となると、ランプ電圧
を印加する時間があまりに長くなり維持期間をその分短
縮しなければならなくなるからである。The slope of the lamp voltage La1 is set to a value such that a weak discharge is selectively generated only in the cells that have emitted light again in the sustain period while falling. More specifically, it is desirable to set it to 0.5 V / μsec to 10 V / μsec. It is 10V /
If the time exceeds μsec, the initialization discharge is not performed properly. If the time is less than 0.5 V / μsec, the time for applying the lamp voltage becomes too long and the maintenance period must be shortened accordingly. .
【００３５】このランプ電圧La１が下降する間に、再び
維持期間で発光したセルのみで選択的に微弱な放電が生
じ、走査電極・維持電極上の保護層３表面、及びデータ
電極上の蛍光体層１０表面に蓄積される壁電圧は次の第
2サブフィールドの書き込み動作に適した値に調整され
る。その他のセルでは、先に行った全セル初期化の状態
が維持される。While the ramp voltage La1 falls, a weak discharge is selectively generated only in the cells that emit light in the sustain period again, and the surface of the protective layer 3 on the scan electrode / sustain electrode and the phosphor on the data electrode are reduced. The wall voltage stored on the surface of layer 10 is
The value is adjusted to a value suitable for the writing operation of two subfields. In other cells, the state of the all-cell initialization performed previously is maintained.
【００３６】次いで、第２サブフィールド以降について
説明する。第２サブフィールド以降は、維持期間におけ
る維持動作では、維持パルスＰａ１を維持電極及び走査
電極に交互に印加する。これは従来の一般的な方式であ
るが、維持期間における維持動作終焉において、走査電
極ＳＣＮｉに印加する維持パルスＰa１に代えて、維持
パルスＰa１と振幅が同じで、最大振幅値においてこれ
よりも時間幅が短い時間幅T３の細幅パルスＰａ３を当
該走査電極ＳＣＮｉに印加する。この細幅パルスＰａ３
の時間幅Ｔ３は放電により壁電圧が安定して蓄積される
のに満たない時間に設定される。Next, the second and subsequent subfields will be described. After the second subfield, in the sustain operation in the sustain period, the sustain pulse Pa1 is alternately applied to the sustain electrodes and the scan electrodes. Although this is a conventional general method, at the end of the sustaining operation in the sustaining period, the amplitude is the same as the sustaining pulse Pa1 instead of the sustaining pulse Pa1 applied to the scan electrode SCNi. A narrow pulse Pa3 having a short time width T3 is applied to the scan electrode SCNi. This narrow pulse Pa3
Is set to a time that is less than the time required for the wall voltage to be stably accumulated by the discharge.
【００３７】次に、前記細幅パルスＰａ３を印加した直
後に、既に蓄積された壁電圧を加算した結果の走査電極
ＳＣＮｉと維持電極ＳＵＳｉとの電位差が放電開始電圧
未満となるように、維持電極ＳＵＳｉに電圧Ｖｈを走査
電極ＳＣＮｉに電圧Ｖｂｋを印加する。このような動作
によって、維持期間終焉にて維持放電を停止させること
ができる。なお、電圧Ｖｈと電圧Ｖｂｋがほぼ同じ場合
かなり確実に消去動作を行なうことができる。Next, immediately after the application of the narrow pulse Pa3, the sustain electrode is added such that the potential difference between the scan electrode SCNi and the sustain electrode SUSi as a result of adding the already accumulated wall voltage is less than the discharge starting voltage. A voltage Vh is applied to SUSi and a voltage Vbk is applied to scan electrode SCNi. By such an operation, the sustain discharge can be stopped at the end of the sustain period. Note that when the voltage Vh and the voltage Vbk are substantially the same, the erasing operation can be performed quite reliably.
【００３８】そして、この状態を所定時間維持した後、
壁電圧加算後の電圧が放電開始電圧以下となる電圧Ｖ1
から放電開始電圧を超える電圧に向かって緩やかに下降
するランプ電圧Lａ２を印加する。このランプ電圧Ｌａ
２の傾斜は、下降する間に、再び維持期間で発光したセ
ルのみにおいて、選択的に微弱な放電が生じるような値
に規定され、具体的な数値範囲はランプ電圧Ｌａ１の傾
斜と同様である。この結果、維持期間で発光したセルの
みにおいて、走査電極・維持電極上の保護層３表面、及
びデータ電極上の蛍光体層１０の表面に蓄積される壁電
圧は次の第３サブフィールドの書き込み動作に適した値
に調整される。その他のセルでは、先に行った全セル初
期化若しくはランプ電圧による初期化の状態が維持され
る。After maintaining this state for a predetermined time,
Voltage V1 at which the voltage after addition of the wall voltage is equal to or lower than the discharge starting voltage
, A ramp voltage La2 gradually falling toward a voltage exceeding the discharge starting voltage is applied. This lamp voltage La
The slope of 2 is defined as a value such that a weak discharge is selectively generated only in the cells that emit light again during the sustain period while falling, and the specific numerical range is the same as the slope of the lamp voltage La1. . As a result, in only the cells that emit light during the sustain period, the wall voltage accumulated on the surface of the protective layer 3 on the scan electrode / sustain electrode and the surface of the phosphor layer 10 on the data electrode is reduced by the writing in the next third subfield. Adjusted to a value suitable for operation. In other cells, the previously initialized state of all cells or the state of initialization by the lamp voltage is maintained.
【００３９】以降、第3〜最終サブフィールドまでは上
記した第2サブフィールドと同様の動作が行われる。以
上説明した駆動方法によれば、全セル初期化は第１サブ
フィールドのみで行われ、第2サブフィールド以降で
は、アドレス指定され維持動作で点灯したセルだけが初
期化されることになるので、点灯しないセルに対しても
初期化処理を施すという無駄な処理が施されないため、
黒輝度のレベルを下げることが可能となる。Thereafter, the same operation as in the above-described second subfield is performed from the third to the last subfield. According to the driving method described above, all-cell initialization is performed only in the first subfield, and in the second and subsequent subfields, only the cells that have been addressed and turned on by the sustain operation are initialized. Since the useless processing of performing initialization processing is not performed on cells that do not light up,
It becomes possible to lower the level of black luminance.
【００４０】例えば、４８０行、８５２×３列のマトリ
ック構成を成す４２インチＰＤＰにおいて、１ＴＶフィ
ールドを８つのサブフィールドで構成した場合、最大輝
度が４２０ｃｄ／ｍ2となったのに対して、第1サブフィ
ールドの初期化期間における初期化放電の輝度は０.１
５ｃｄ／ｍ2となる。このため、各サブフィールドで全
セル初期化を施す従来の場合に比べて黒輝度は１／８と
なり、大幅に黒輝度を下げることが可能となる。この結
果、パネルのコントラストも４２０／０.１５：１＝２
８００：１となり、極めて高いコントラストが実現され
る。For example, in a 42-inch PDP having a matrix configuration of 480 rows and 852 × 3 columns, when one TV field is composed of eight subfields, the maximum luminance is 420 cd / m 2 , The brightness of the setup discharge during the setup period of one subfield is 0.1.
5 cd / m 2 . For this reason, the black luminance is reduced to 1/8 of that in the conventional case where all the cells are initialized in each subfield, and it is possible to greatly reduce the black luminance. As a result, the contrast of the panel was also 420 / 0.15: 1 = 2.
800: 1, an extremely high contrast is realized.
【００４１】また、このような黒輝度の低下という効果
に加えて、上記のように第１サブフィールドにて、維持
期間では太幅パルスＰａ２だけを用いるので、従来表示
出来なかった、黒により近い中間階調を表示することも
可能となる。更に、各サブフィールドにおいて維持動作
とは独立に行われていた消去動作を維持動作にてほぼ同
時に行うこと、及び後続するサブフィールドで独立に行
われていた初期化動作を前のサブフィールドにおける維
持期間の維持動作にてほぼ同時に行うことから、初期化
に要する時間を大幅に短縮することができるので、駆動
時間を大幅に短縮することができる。Further, in addition to such an effect of lowering the black luminance, since only the wide pulse Pa2 is used in the sustain period in the first subfield as described above, it is closer to black which could not be displayed conventionally. It is also possible to display an intermediate gradation. Further, the erasing operation performed independently of the sustaining operation in each subfield is performed almost simultaneously in the sustaining operation, and the initialization operation performed independently in the subsequent subfield is maintained in the preceding subfield. Since the operations are performed almost simultaneously in the period maintaining operation, the time required for the initialization can be greatly reduced, so that the driving time can be significantly reduced.
【００４２】<第２の実施の形態>次に第２の実施の形態
について説明する。図３は、当該実施形態のＰＤＰの駆
動方法を示す１フィールド内における駆動動作タイミン
グ図である。なお、この図には、理解を容易にするため
に、走査電極、維持電極とに印加される電圧の波形につ
いては、一対のものＳＣＮｉ、ＳＵＳｉについて記載し
ているが、他の電極対についても同様である。以下、第
１実施形態との相違点について主眼をおいて説明する。<Second Embodiment> Next, a second embodiment will be described. FIG. 3 is a timing chart of the driving operation in one field showing the driving method of the PDP of the embodiment. In this figure, for the sake of easy understanding, waveforms of voltages applied to the scanning electrode and the sustaining electrode are described for a pair of SCNi and SUSi, but also for other electrode pairs. The same is true. Hereinafter, differences from the first embodiment will be mainly described.
【００４３】この図３に示すように、本実施形態では、
全セル初期化動作を、第１サブフィールドにて行うので
はなく、第１サブフィールドの維持期間における太幅パ
ルスＰａ２を印加した後に行う。このように、全セル初
期化動作を第1サブフィールドの先頭の位置から時間的
に後方にシフトさせ、太幅パルスＰａ２による維持動作
の直後で第2サブフィールドの初期化を行う時間帯に行
うことで、太幅パルスＰａ２による動作マージン狭小化
を防止することができる。As shown in FIG. 3, in this embodiment,
The all-cell initializing operation is not performed in the first subfield, but is performed after the application of the wide pulse Pa2 in the sustain period of the first subfield. As described above, the all-cell initializing operation is temporally shifted backward from the head position of the first subfield, and is performed in a time zone in which the second subfield is initialized immediately after the sustaining operation by the wide pulse Pa2. This can prevent the operation margin from being narrowed by the wide pulse Pa2.
【００４４】つまり、太幅パルスＰａ２を用いた場合に
は、消去放電の際に壁電圧が蓄積され過ぎて、後続する
サブフィールドで誤放電（クロストークなど）を引き起
こし易い。ここで、上記のように全セル初期化動作を太
幅パルスＰａ２の直後に行うことによって、太幅パルス
Ｐａ２が印加されることによって蓄積された壁電圧のレ
ベルを正常な状態に調整することができる。That is, when the wide pulse Pa2 is used, the wall voltage is excessively accumulated at the time of the erasing discharge, and an erroneous discharge (crosstalk or the like) is easily caused in the subsequent subfield. Here, by performing the all-cell initializing operation immediately after the wide pulse Pa2 as described above, it is possible to adjust the level of the wall voltage accumulated by applying the wide pulse Pa2 to a normal state. it can.
【００４５】この結果、太幅パルスＰａ２を印加した第
1サブフィールドに後続する第2サブフィールド以降でも
安定した動作を行うことが可能となる。なお、全セル初
期化動作は、上記のように太幅パルスＰａ２を印加した
後で、次のサブフィールドの初期化を行う時間帯にて行
うことが以降の全てのサブフィールドでの駆動動作を正
常に行う上で望ましいが、全セル初期化は、同一のフィ
ールド内で太幅パルスＰａ２を印加した後であれば、特
にその時間帯は限定されない。As a result, the second pulse to which the wide pulse Pa2 is applied
It is possible to perform a stable operation even in the second subfield subsequent to the one subfield. It is to be noted that the all-cell initializing operation is performed during the time period for initializing the next subfield after applying the wide pulse Pa2 as described above, and the driving operation in all subsequent subfields is performed. Although it is desirable for normal operation, the time period for all cell initialization is not particularly limited as long as it is after the application of the wide pulse Pa2 in the same field.
【００４６】なお、第1サブフィールドの先頭に行う初
期化動作は、上記したランプ電圧Ｌａ１若しくはＬａ２
による初期化動作である。前のフィールドの最終サブフ
ィールドにおいて初期化は行われているので、第1サブ
フィールドの先頭で行う初期化処理は省略することもで
きる。 <第３の実施の形態>次に第３の実施の形態について説明
する。図４は、当該実施形態のＰＤＰの駆動方法を示す
１フィールド内における駆動動作タイミング図である。
なお、この図には、理解を容易にするために、走査電
極、維持電極とに印加される電圧の波形については、一
対のものＳＣＮｉ、ＳＵＳｉについて記載しているが、
他の電極対についても同様である。以下、第１実施形態
との相違点について主眼をおいて説明する。The initialization operation performed at the beginning of the first subfield is performed according to the above-described lamp voltage La1 or La2.
Is an initialization operation. Since the initialization is performed in the last subfield of the previous field, the initialization process performed at the beginning of the first subfield can be omitted. <Third Embodiment> Next, a third embodiment will be described. FIG. 4 is a timing chart of driving operation in one field showing the driving method of the PDP of the embodiment.
In this figure, for the sake of easy understanding, the waveforms of the voltages applied to the scan electrode and the sustain electrode are described for a pair of SCNi and SUSi,
The same applies to other electrode pairs. Hereinafter, differences from the first embodiment will be mainly described.
【００４７】この図４に示すように、本実施形態では、
全セル初期化動作を、第１サブフィールドにて行うので
はなく、第１サブフィールドの維持期間における太幅パ
ルスＰａ２及びランプ電圧Ｌａ１が印加された後に行
う。このように、全セル初期化動作を第1サブフィール
ドの先頭の位置から時間的に後方にシフトさせ、太幅パ
ルスＰａ２による維持動作の後で第2サブフィールドの
初期化を行った後（ランプ電圧Ｌａ１を印加し終わった
後）の時間帯に行うことで、実施形態２に共通の上記し
た作用・効果を奏するのは無論、次のような特有な作用
・効果も奏する。As shown in FIG. 4, in this embodiment,
The all-cell initializing operation is not performed in the first subfield, but is performed after the wide pulse Pa2 and the lamp voltage La1 are applied in the sustain period of the first subfield. As described above, the all-cell initializing operation is temporally shifted backward from the head position of the first subfield, and after the initializing operation of the second subfield is performed after the sustaining operation by the wide pulse Pa2 (ramp). By performing the operation in the time zone after the application of the voltage La1), the above-described functions and effects common to the second embodiment can be obtained.
【００４８】第２実施形態におけるように太幅パルスＰ
ａ２を印加した直後に全セル初期化動作を行うと、第1
サブフィールドの維持期間で点灯したセルと点灯しなか
ったセルとが混在している場合、点灯したセルについて
は消去動作の直ぐ後、つまり、消去動作後の壁電圧が蓄
積された状態で全セル初期化動作が行われるのに対し
て、点灯していないセルでは、前のフィールドの終了時
点における壁電圧を維持して全セル初期化が行われるこ
とになる。この時、点灯したセルと点灯しなかったセル
とでは、初期化放電前のセルに蓄積されている壁電圧が
異なっているため、全セル初期化の放電に違いが生まれ
る。更に、太幅パルスＰａ２が印加された後のセル内の
分極状態（走査電極側が負で、維持電極側が正）にも起
因して、図のような振幅Ｖｒの大きな電圧を印加しても
完全に初期化されない恐れがある。As in the second embodiment, the wide pulse P
If the all-cell initializing operation is performed immediately after applying a2, the first
If cells that were lit during the subfield sustain period and cells that were not lit were mixed, all the lit cells immediately after the erasing operation, that is, all cells with the accumulated wall voltage after the erasing operation While the initialization operation is performed, in a cell that is not lit, the all-cell initialization is performed while maintaining the wall voltage at the end of the previous field. At this time, since the lit cells and the unlit cells have different wall voltages accumulated in the cells before the initialization discharge, there is a difference in the discharge in the all-cell initialization. Further, due to the polarization state in the cell after the application of the wide pulse Pa2 (the scan electrode side is negative and the sustain electrode side is positive), even if a voltage having a large amplitude Vr as shown in FIG. May not be initialized.
【００４９】そこで、全セル初期化動作をランプ電圧Ｌ
ａ１が印加された後に行うことによって、点灯したセル
においても点灯しなかったセルと同程度の壁電圧になる
ので、全セル初期化動作の際に、点灯したセルと点灯し
なかったセルとの壁電圧の違いを無くすことができる。
この結果、全セル初期化動作における放電を全てのセル
において均一的に行うことが可能となるので、全セル初
期化を全てのセルにおいて均一的に行うことができる。Therefore, the all-cell initialization operation is performed by setting the lamp voltage L
By performing the operation after the application of a1, the wall voltage of the lit cell becomes almost the same as that of the unlit cell. The difference in wall voltage can be eliminated.
As a result, the discharge in the all-cell initializing operation can be uniformly performed in all cells, so that all-cell initializing can be uniformly performed in all cells.
【００５０】また、ランプ電圧Ｌａ１を印加していると
きに生じる微弱な放電がプライミングとなって以降の全
セル初期化動作における放電が行われ易くなるという効
果もある。なお、ランプ電圧Ｌａ１を走査電極ＳＣＮｉ
に印加するときに、データ電極Ｄｊに振幅Ｖxのパルス
を印加することで、データ電極Ｄｊと走査電極ＳＣＮｉ
間でも微弱な放電を引き起こして、データ電極Ｄｊ上の
蛍光体層１０表面上にも壁電圧を蓄積することができる
ので、全セル初期化動作の際に印加する電圧Ｖｒを低減
させることが可能となる。Further, there is also an effect that a weak discharge generated when the lamp voltage La1 is applied becomes a priming so that a discharge in the all-cell initializing operation is easily performed thereafter. It should be noted that the lamp voltage La1 is changed to the scan electrode SCNi.
Is applied to the data electrode Dj, a pulse having an amplitude Vx is applied to the data electrode Dj and the scan electrode SCNi.
A weak discharge can be generated even between the electrodes, and the wall voltage can be accumulated on the surface of the phosphor layer 10 on the data electrode Dj, so that the voltage Vr applied during the all-cell initializing operation can be reduced. Becomes
【００５１】また、第1サブフィールドの先頭に行う初
期化動作は、上記したランプ電圧Ｌａ１若しくはＬａ２
による初期化動作である。前のフィールドの最終サブフ
ィールドにおいて初期化は行われているので、第1サブ
フィールドの先頭で行う初期化処理は省略することもで
きる。 <第４の実施の形態>次に第４の実施の形態について説明
する。図５は、当該実施形態のＰＤＰの駆動方法を示す
１フィールド内における駆動動作タイミング図である。
なお、この図には、理解を容易にするために、走査電
極、維持電極とに印加される電圧の波形については、一
対のものＳＣＮｉ、ＳＵＳｉについて記載しているが、
他の電極対についても同様である。以下、第1実施形態
との相違点について主眼をおいて説明する。The initialization operation performed at the beginning of the first subfield is performed according to the above-described lamp voltage La1 or La2.
Is an initialization operation. Since the initialization is performed in the last subfield of the previous field, the initialization process performed at the beginning of the first subfield can be omitted. <Fourth Embodiment> Next, a fourth embodiment will be described. FIG. 5 is a driving operation timing chart in one field showing the driving method of the PDP of the embodiment.
In this figure, for the sake of easy understanding, the waveforms of the voltages applied to the scan electrode and the sustain electrode are described for a pair of SCNi and SUSi,
The same applies to other electrode pairs. Hereinafter, differences from the first embodiment will be mainly described.
【００５２】この図５に示すように、第1実施形態の第2
サブフィールド以降で維持期間にて用いた細幅パルスＰ
ａ３に代えて、第1サブフィールドで用いたのと同じ太
幅パルスＰａ２を用いる点及び第1サブフィールドの維
持期間に電圧Ｖｍの維持パルスを走査電極と維持電極に
印加している点が第1実施形態と相違する。このよう
に、全てのサブフィールドにおいて太幅パルスＰa２を
用いることによって、上記同様に、維持放電を停止させ
ることができ、ランプ電圧Ｌａ１が印加されることで後
続するサブフィールドの初期化動作も行われるので、全
てのサブフィールドそれぞれで全セル初期化を行なう必
要がなくなり、黒輝度のレベルを下げることができ、黒
の視認性を向上させることができる。As shown in FIG. 5, the second embodiment of the first embodiment
Narrow pulse P used in sustain period after subfield
Instead of using a3, the same wide pulse Pa2 as used in the first subfield is used, and the sustain pulse of the voltage Vm is applied to the scan electrode and the sustain electrode during the sustain period of the first subfield. This is different from the first embodiment. In this manner, by using the wide pulse Pa2 in all the subfields, the sustain discharge can be stopped in the same manner as described above, and the initialization operation of the subsequent subfield can be performed by applying the lamp voltage La1. Therefore, it is not necessary to perform all-cell initialization in each of all subfields, so that the level of black luminance can be reduced and the visibility of black can be improved.
【００５３】なお、第1の実施の形態に示すように、細
幅パルスを用いる方が、安定動作の点では優れている。
なお、上記第１〜３の実施の形態で述べた方法を、黒に
近い中間階調表示が要求されるような場合の画像に対し
て用い、黒に近い中間階調が要求されない場合の画像に
対しては第4の実施形態で述べた方法を用いれば良い。
このように上記各実施形態で述べた方法を画像の特性に
応じて切替えて実施することができる。As shown in the first embodiment, using a narrow pulse is superior in terms of stable operation.
Note that the method described in the first to third embodiments is used for an image in which a halftone display close to black is required, and an image in a case where a halftone close to black is not required. , The method described in the fourth embodiment may be used.
As described above, the method described in each of the above embodiments can be switched and executed according to the characteristics of the image.
【００５４】[0054]
【発明の効果】以上説明してきたように、本発明の表示
パネルの駆動方法によれば、太幅部を有するパルスを用
いて階調表示するサブフレームが存在することを特徴と
する。これにより、黒表示の視認性が要求されるような
場合には、全セル初期化の回数をサブフレーム数よりも
減らすことができ、その結果、黒輝度のレベルを下げる
ことが可能となる。加えて、従来表示出来なかった、黒
により近い中間階調を表示することも可能となる。As described above, the display panel driving method according to the present invention is characterized in that there is a sub-frame for gradation display using a pulse having a wide portion. Thereby, when visibility of black display is required, the number of times of all-cell initialization can be reduced from the number of subframes, and as a result, the level of black luminance can be reduced. In addition, it is possible to display an intermediate gradation closer to black, which could not be displayed conventionally.
【図１】第1実施形態のＰＤＰ駆動動作タイミング図で
ある。FIG. 1 is a timing chart of a PDP driving operation according to a first embodiment.
【図２】前記実施形態の表示可能な階調値を示す特性図
である。FIG. 2 is a characteristic diagram showing displayable gradation values of the embodiment.
【図３】第２実施形態のＰＤＰ駆動動作タイミング図で
ある。FIG. 3 is a timing chart of a PDP driving operation according to a second embodiment.
【図４】第３実施形態のＰＤＰ駆動動作タイミング図で
ある。FIG. 4 is a timing chart of a PDP driving operation according to a third embodiment.
【図５】第４実施形態のＰＤＰ駆動動作タイミング図で
ある。FIG. 5 is a PDP drive operation timing chart of a fourth embodiment.
【図６】従来例及び各実施の形態に共通のＰＤＰの構成
を示す斜視図である。FIG. 6 is a perspective view showing a configuration of a PDP common to a conventional example and each embodiment.
【図７】従来例及び各実施の形態に共通のＰＤＰにおけ
る電極の配列状態を示す図である。FIG. 7 is a diagram showing an arrangement state of electrodes in a PDP common to a conventional example and each embodiment.
【図８】従来例のＰＤＰの駆動動作タイミング図であ
る。FIG. 8 is a timing chart of driving operation of a conventional PDP.
ＳＣＮ1〜ＳＣＮn 走査電極 ＳＵＳ1〜ＳＵＳn 維持電極 Ｄ1〜Ｄm データ電極 Ｐａ１ 維持パルス Ｐａ２ 太幅パルス Ｐａ３ 細幅パルス Ｌａ１、Ｌａ２ ランプ電圧 １ 第１のガラス基板 ２ 誘電体層 ３ 保護層 ４ 走査電極 ５ 維持電極 ６ 第２のガラス基板 ７ 誘電体層 ８ データ電極 ９ 隔壁 １０ 蛍光体層 １１ 放電空間 １２ セル SCN1 to SCNn Scan electrode SUS1 to SUSn Sustain electrode D1 to Dm Data electrode Pa1 Sustain pulse Pa2 Wide pulse Pa3 Narrow pulse La1, La2 Lamp voltage 1 First glass substrate 2 Dielectric layer 3 Protective layer 4 Scan electrode 5 Sustain electrode Reference Signs List 6 second glass substrate 7 dielectric layer 8 data electrode 9 partition 10 phosphor layer 11 discharge space 12 cell
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 幸治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 増田 真司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 倉田 隆次 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C080 AA05 BB05 DD03 EE29 HH02 HH04 HH05 HH07 JJ04 JJ05 JJ06 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Koji Ito 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (72) Inventor Shinji Masuda 1006 Okadoma Kadoma City, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. ( 72) Inventor Ryuji Kurata 1006 Kazuma Kadoma, Kazuma, Osaka Prefecture F-term in Matsushita Electric Industrial Co., Ltd. (reference) 5C080 AA05 BB05 DD03 EE29 HH02 HH04 HH05 HH07 JJ04 JJ05 JJ06
Claims (5)
表示パネルの駆動方法であって、 太幅部を有するパルスを用いて階調表示するサブフレー
ムが存在することを特徴とする表示パネルの駆動方法。1. A display panel driving method using an in-frame time-division gray scale display method, wherein there is a sub-frame for performing gray scale display using a pulse having a wide width portion. Drive method.
フレームの書き込み期間における書き込み動作前に、前
のサブフレームで点灯したセルにおける走査電極及び維
持電極間で選択的に初期化放電を引き起こすよう、全て
の走査電極と維持電極との間に０．５Ｖ／μｓｅｃ〜１
０Ｖ／μｓｅｃの傾きで変化するランプ電圧を印加する
ことを特徴とする請求項１に記載の表示パネルの駆動方
法。2. The method according to claim 1, wherein after applying the pulse and before a writing operation in a writing period of a subsequent sub-frame, an initializing discharge is selectively generated between a scan electrode and a sustain electrode in a cell lit in a previous sub-frame. , 0.5 V / μsec to 1 between all scan electrodes and sustain electrodes.
The method of driving a display panel according to claim 1, wherein a ramp voltage that changes with a gradient of 0 V / μsec is applied.
に対して初期化の動作を行うことを特徴とする請求項１
に記載の表示パネルの駆動方法。3. An initialization operation is performed on all cells after the pulse is applied.
3. The method for driving a display panel according to item 1.
した直後で、後続するサブフレームの書き込み期間にお
ける書き込み動作が行われる前に行うことを特徴とする
請求項３に記載の表示パネルの駆動方法。4. The display panel according to claim 3, wherein the initialization operation is performed immediately after the application of the pulse and before a writing operation is performed in a writing period of a subsequent subframe. Drive method.
るサブフレームの書き込み期間における書き込み動作が
行われる前に全てのセルに対して初期化の動作を行うこ
とを特徴とする請求項２に記載の表示パネルの駆動方
法。5. The method according to claim 2, wherein after the ramp voltage is applied, an initialization operation is performed on all cells before a write operation is performed in a write period of a subsequent subframe. The driving method of the display panel described in the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000199581A JP4576028B2 (en) | 2000-06-30 | 2000-06-30 | Driving method of display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000199581A JP4576028B2 (en) | 2000-06-30 | 2000-06-30 | Driving method of display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002014652A true JP2002014652A (en) | 2002-01-18 |
| JP4576028B2 JP4576028B2 (en) | 2010-11-04 |
Family
ID=18697570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000199581A Expired - Fee Related JP4576028B2 (en) | 2000-06-30 | 2000-06-30 | Driving method of display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4576028B2 (en) |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004198776A (en) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | Method for driving plastic display device |
| JP2005004044A (en) * | 2003-06-13 | 2005-01-06 | Matsushita Electric Ind Co Ltd | Method for driving plasma display panel |
| JP2005157372A (en) * | 2003-11-21 | 2005-06-16 | Lg Electronics Inc | Apparatus and method for driving plasma display panel |
| EP1550999A2 (en) * | 2003-12-31 | 2005-07-06 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| JP2005202059A (en) * | 2004-01-14 | 2005-07-28 | Fujitsu Hitachi Plasma Display Ltd | Display device and its driving method |
| JP2005301013A (en) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Method for driving plasma display panel |
| JP2005331912A (en) * | 2004-05-21 | 2005-12-02 | Samsung Sdi Co Ltd | Driving method of plasma display panel, and the plasma display panel |
| US7027011B2 (en) | 2002-03-29 | 2006-04-11 | Pioneer Corporation | Method of driving plasma display panel |
| KR100578834B1 (en) | 2003-11-19 | 2006-05-11 | 삼성에스디아이 주식회사 | Plasma display panel and Method for deriving the same |
| KR100599644B1 (en) * | 2003-10-24 | 2006-07-12 | 삼성에스디아이 주식회사 | Plasma display panel and driving method thereof |
| KR100607254B1 (en) | 2004-06-04 | 2006-08-01 | 엘지전자 주식회사 | Driving Apparatus of Plasma Display Panel |
| KR100612312B1 (en) | 2004-11-05 | 2006-08-16 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
| KR100615311B1 (en) * | 2005-02-21 | 2006-08-25 | 삼성에스디아이 주식회사 | Method of driving plasma display panel |
| JP2006235574A (en) * | 2005-02-23 | 2006-09-07 | Lg Electronics Inc | Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel |
| EP1715469A2 (en) * | 2005-04-21 | 2006-10-25 | LG Electronics, Inc. | Plasma display apparatus and driving method thereof with improved gray levels obtained by subfields and reduced flickering |
| EP1729278A2 (en) | 2005-06-03 | 2006-12-06 | Samsung SDI Co., Ltd. | Plasma display device and driving method |
| JP2006330726A (en) * | 2005-05-24 | 2006-12-07 | Lg Electronics Inc | Plasma display apparatus and driving method thereof |
| JP2006343683A (en) * | 2005-06-10 | 2006-12-21 | Pioneer Electronic Corp | Plasma display device |
| JP2007108489A (en) * | 2005-10-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | Method of driving plasma display panel |
| KR100739060B1 (en) * | 2004-11-16 | 2007-07-12 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
| KR100751335B1 (en) * | 2005-06-07 | 2007-08-22 | 삼성에스디아이 주식회사 | Method for driving plasma display panel |
| JP2007232827A (en) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | Plasma display panel driving method and plasma display device |
| JP2007272025A (en) * | 2006-03-31 | 2007-10-18 | Matsushita Electric Ind Co Ltd | Plasma display device |
| CN100363965C (en) * | 2003-11-27 | 2008-01-23 | 富士通日立等离子显示器股份有限公司 | Plasma display apparatus |
| JP2008020776A (en) * | 2006-07-14 | 2008-01-31 | Matsushita Electric Ind Co Ltd | Method for driving plasma display panel |
| WO2008026436A1 (en) * | 2006-08-31 | 2008-03-06 | Panasonic Corporation | Plasma display and driving method of driving plasma display panel |
| WO2008035648A1 (en) * | 2006-09-20 | 2008-03-27 | Panasonic Corporation | Plasma display panel drive method and plasma display panel device |
| JP2008089747A (en) * | 2006-09-29 | 2008-04-17 | Pioneer Electronic Corp | Driving method of plasma display panel |
| US7372433B2 (en) | 2003-10-01 | 2008-05-13 | Samsung Sdi Co., Ltd. | Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device |
| JP2008197442A (en) * | 2007-02-14 | 2008-08-28 | Pioneer Electronic Corp | Driving method for plasma display panel and plasma display device |
| US7501998B2 (en) | 2003-10-24 | 2009-03-10 | Samsung Sdi Co., Ltd. | Plasma display device and plasma display panel driving method |
| KR100888576B1 (en) * | 2006-09-08 | 2009-03-12 | 파이오니아 가부시키가이샤 | Plasma display panel and drive method therefor |
| US7580050B2 (en) | 2004-10-25 | 2009-08-25 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
| JP2010250354A (en) * | 2010-08-11 | 2010-11-04 | Hitachi Plasma Display Ltd | Method for driving plasma display device |
| US8054248B2 (en) | 2002-03-06 | 2011-11-08 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| US8098217B2 (en) | 2005-09-14 | 2012-01-17 | Panasonic Corporation | Driving device and driving method of plasma display panel and plasma display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07134565A (en) * | 1993-11-11 | 1995-05-23 | Nec Corp | Method of driving discharge display device |
| JPH1165513A (en) * | 1997-08-20 | 1999-03-09 | Hitachi Ltd | Drive method of plasma display panel |
| JP2000259120A (en) * | 1999-03-09 | 2000-09-22 | Hitachi Ltd | Driving method and device for plasma display panel |
-
2000
- 2000-06-30 JP JP2000199581A patent/JP4576028B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07134565A (en) * | 1993-11-11 | 1995-05-23 | Nec Corp | Method of driving discharge display device |
| JPH1165513A (en) * | 1997-08-20 | 1999-03-09 | Hitachi Ltd | Drive method of plasma display panel |
| JP2000259120A (en) * | 1999-03-09 | 2000-09-22 | Hitachi Ltd | Driving method and device for plasma display panel |
Cited By (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8054248B2 (en) | 2002-03-06 | 2011-11-08 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| US7027011B2 (en) | 2002-03-29 | 2006-04-11 | Pioneer Corporation | Method of driving plasma display panel |
| JP2004198776A (en) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | Method for driving plastic display device |
| JP2005004044A (en) * | 2003-06-13 | 2005-01-06 | Matsushita Electric Ind Co Ltd | Method for driving plasma display panel |
| US8035579B2 (en) | 2003-10-01 | 2011-10-11 | Samsung Sdi Co., Ltd. | Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device |
| US7372433B2 (en) | 2003-10-01 | 2008-05-13 | Samsung Sdi Co., Ltd. | Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device |
| KR100599644B1 (en) * | 2003-10-24 | 2006-07-12 | 삼성에스디아이 주식회사 | Plasma display panel and driving method thereof |
| US7501998B2 (en) | 2003-10-24 | 2009-03-10 | Samsung Sdi Co., Ltd. | Plasma display device and plasma display panel driving method |
| KR100578834B1 (en) | 2003-11-19 | 2006-05-11 | 삼성에스디아이 주식회사 | Plasma display panel and Method for deriving the same |
| JP2005157372A (en) * | 2003-11-21 | 2005-06-16 | Lg Electronics Inc | Apparatus and method for driving plasma display panel |
| CN100363965C (en) * | 2003-11-27 | 2008-01-23 | 富士通日立等离子显示器股份有限公司 | Plasma display apparatus |
| EP1550999A3 (en) * | 2003-12-31 | 2006-06-07 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| US7511685B2 (en) | 2003-12-31 | 2009-03-31 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| US8179342B2 (en) | 2003-12-31 | 2012-05-15 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| JP2005196193A (en) * | 2003-12-31 | 2005-07-21 | Lg Electronics Inc | Method and apparatus for driving plasma display panel |
| EP1550999A2 (en) * | 2003-12-31 | 2005-07-06 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| JP4719462B2 (en) * | 2003-12-31 | 2011-07-06 | エルジー エレクトロニクス インコーポレイティド | Driving method and driving apparatus for plasma display panel |
| JP4669226B2 (en) * | 2004-01-14 | 2011-04-13 | 日立プラズマディスプレイ株式会社 | Driving method of plasma display device |
| JP2005202059A (en) * | 2004-01-14 | 2005-07-28 | Fujitsu Hitachi Plasma Display Ltd | Display device and its driving method |
| JP2005301013A (en) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Method for driving plasma display panel |
| JP4553710B2 (en) * | 2004-05-21 | 2010-09-29 | 三星エスディアイ株式会社 | Driving method of plasma display panel |
| JP2005331912A (en) * | 2004-05-21 | 2005-12-02 | Samsung Sdi Co Ltd | Driving method of plasma display panel, and the plasma display panel |
| KR100607254B1 (en) | 2004-06-04 | 2006-08-01 | 엘지전자 주식회사 | Driving Apparatus of Plasma Display Panel |
| US7580050B2 (en) | 2004-10-25 | 2009-08-25 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
| US7612740B2 (en) | 2004-11-05 | 2009-11-03 | Samsung Sdi Co., Ltd. | Plasma display and driving method thereof |
| KR100612312B1 (en) | 2004-11-05 | 2006-08-16 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
| KR100739060B1 (en) * | 2004-11-16 | 2007-07-12 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
| KR100615311B1 (en) * | 2005-02-21 | 2006-08-25 | 삼성에스디아이 주식회사 | Method of driving plasma display panel |
| JP2006235574A (en) * | 2005-02-23 | 2006-09-07 | Lg Electronics Inc | Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel |
| EP1715469A3 (en) * | 2005-04-21 | 2009-04-29 | LG Electronics, Inc. | Plasma display apparatus and driving method thereof with improved gray levels obtained by subfields and reduced flickering |
| EP1715469A2 (en) * | 2005-04-21 | 2006-10-25 | LG Electronics, Inc. | Plasma display apparatus and driving method thereof with improved gray levels obtained by subfields and reduced flickering |
| KR100719084B1 (en) | 2005-04-21 | 2007-05-17 | 엘지전자 주식회사 | Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof |
| JP2006330726A (en) * | 2005-05-24 | 2006-12-07 | Lg Electronics Inc | Plasma display apparatus and driving method thereof |
| EP1729278A3 (en) * | 2005-06-03 | 2009-06-03 | Samsung SDI Co., Ltd. | Plasma display device and driving method |
| EP1729278A2 (en) | 2005-06-03 | 2006-12-06 | Samsung SDI Co., Ltd. | Plasma display device and driving method |
| KR100751335B1 (en) * | 2005-06-07 | 2007-08-22 | 삼성에스디아이 주식회사 | Method for driving plasma display panel |
| JP4724473B2 (en) * | 2005-06-10 | 2011-07-13 | パナソニック株式会社 | Plasma display device |
| JP2006343683A (en) * | 2005-06-10 | 2006-12-21 | Pioneer Electronic Corp | Plasma display device |
| US8098217B2 (en) | 2005-09-14 | 2012-01-17 | Panasonic Corporation | Driving device and driving method of plasma display panel and plasma display device |
| JP2007108489A (en) * | 2005-10-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | Method of driving plasma display panel |
| JP2007232827A (en) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | Plasma display panel driving method and plasma display device |
| JP2007272025A (en) * | 2006-03-31 | 2007-10-18 | Matsushita Electric Ind Co Ltd | Plasma display device |
| JP2008020776A (en) * | 2006-07-14 | 2008-01-31 | Matsushita Electric Ind Co Ltd | Method for driving plasma display panel |
| WO2008026436A1 (en) * | 2006-08-31 | 2008-03-06 | Panasonic Corporation | Plasma display and driving method of driving plasma display panel |
| KR100888576B1 (en) * | 2006-09-08 | 2009-03-12 | 파이오니아 가부시키가이샤 | Plasma display panel and drive method therefor |
| US7990345B2 (en) | 2006-09-08 | 2011-08-02 | Panasonic Corporation | Plasma display panel and drive method therefor |
| EP2194558A3 (en) * | 2006-09-08 | 2010-11-17 | Panasonic Corporation | Plasma display panel and drive method therefor |
| WO2008035648A1 (en) * | 2006-09-20 | 2008-03-27 | Panasonic Corporation | Plasma display panel drive method and plasma display panel device |
| JP2008089747A (en) * | 2006-09-29 | 2008-04-17 | Pioneer Electronic Corp | Driving method of plasma display panel |
| JP2008197442A (en) * | 2007-02-14 | 2008-08-28 | Pioneer Electronic Corp | Driving method for plasma display panel and plasma display device |
| JP2010250354A (en) * | 2010-08-11 | 2010-11-04 | Hitachi Plasma Display Ltd | Method for driving plasma display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4576028B2 (en) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4576028B2 (en) | Driving method of display panel | |
| US7907103B2 (en) | Plasma display apparatus and driving method thereof | |
| JP4229577B2 (en) | AC type plasma display driving method | |
| KR100825164B1 (en) | Driving method of plasma display device and plasma display device | |
| JP3318497B2 (en) | Driving method of AC PDP | |
| JP2002278510A (en) | Drive method of plasma display panel, and display device | |
| JP2000155556A (en) | Gas discharge panel drive method | |
| JP2000214823A (en) | Drive method for ac-type plasma display panel | |
| JP2000214823A5 (en) | ||
| JP2002215088A (en) | Plasma display and driving method therefor | |
| JP2002215085A (en) | Plasma display panel and driving method therefor | |
| JP4089759B2 (en) | Driving method of AC type PDP | |
| JPH11316571A (en) | Method for driving ac pdp | |
| JPH10319901A (en) | Method for driving plasma display panel | |
| JPH11265164A (en) | Driving method for ac type pdp | |
| KR20080064910A (en) | Plasma display panel drive method | |
| JP4956911B2 (en) | Driving method of plasma display panel | |
| JP4232400B2 (en) | Driving method of plasma display | |
| JP2002132209A (en) | Driving method for plasma display panel | |
| WO2006106720A1 (en) | Ac plasma display panel driving method | |
| JP2001350445A (en) | Driving method for ac type plasma display panel | |
| JP2002351397A (en) | Driving device for plasma display device | |
| KR20080048893A (en) | Plasma display apparatus and driving method there of | |
| JP3873946B2 (en) | Driving method of AC type plasma display panel | |
| JP2008083137A (en) | Plasma display panel drive method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20070528 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091014 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100202 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100311 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100601 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20100705 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100823 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |