JP2002008901A - 薄膜抵抗体、ハイブリッドｉｃ及びｍｍｉｃ - Google Patents
薄膜抵抗体、ハイブリッドｉｃ及びｍｍｉｃInfo
- Publication number
- JP2002008901A JP2002008901A JP2000245524A JP2000245524A JP2002008901A JP 2002008901 A JP2002008901 A JP 2002008901A JP 2000245524 A JP2000245524 A JP 2000245524A JP 2000245524 A JP2000245524 A JP 2000245524A JP 2002008901 A JP2002008901 A JP 2002008901A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film resistor
- thin
- thin film
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】所定の特性インピーダンスで薄膜抵抗を基板上
に形成可能な薄膜抵抗体、ハイブリッドＩＣ及びＭＭＩ
Ｃを提供する。 【解決手段】薄膜抵抗を基板上に形成する薄膜抵抗体に
おいて、薄膜抵抗に接続する第１電極と第２電極とは、
両電極の対向する方向に対して細長い凸凹形状に電極を
形成し、第１電極の凸凹形状の電極片と、第２電極の凸
凹形状の電極片との両者の電極片の側辺において両電極
片の側辺が所定の間隔となるように第１電極と第２電極
とを形成し、所定の間隔で形成された両電極片の対向す
る側辺間に所定の薄膜抵抗を各々形成する、薄膜抵抗
体。
に形成可能な薄膜抵抗体、ハイブリッドＩＣ及びＭＭＩ
Ｃを提供する。 【解決手段】薄膜抵抗を基板上に形成する薄膜抵抗体に
おいて、薄膜抵抗に接続する第１電極と第２電極とは、
両電極の対向する方向に対して細長い凸凹形状に電極を
形成し、第１電極の凸凹形状の電極片と、第２電極の凸
凹形状の電極片との両者の電極片の側辺において両電極
片の側辺が所定の間隔となるように第１電極と第２電極
とを形成し、所定の間隔で形成された両電極片の対向す
る側辺間に所定の薄膜抵抗を各々形成する、薄膜抵抗
体。
Description
【０００１】
【発明の属する技術分野】この発明は、低抵抗値の薄膜
抵抗を基板上に形成する薄膜抵抗体、及びこれを用いる
ハイブリッドＩＣ、ＭＭＩＣに関する。特に、マイクロ
波帯域やミリ波帯域の周波数帯域で適用され、所定の特
性インピーダンスが要求される高周波特性の良い低抵抗
値の薄膜抵抗を基板上に形成する薄膜抵抗体、及びこれ
を用いるハイブリッドＩＣ、ＭＭＩＣに関する。
抵抗を基板上に形成する薄膜抵抗体、及びこれを用いる
ハイブリッドＩＣ、ＭＭＩＣに関する。特に、マイクロ
波帯域やミリ波帯域の周波数帯域で適用され、所定の特
性インピーダンスが要求される高周波特性の良い低抵抗
値の薄膜抵抗を基板上に形成する薄膜抵抗体、及びこれ
を用いるハイブリッドＩＣ、ＭＭＩＣに関する。
【０００２】
【従来の技術】ハイブリッドＩＣは、セラミック等の基
板上へ薄膜抵抗体を含む回路要素を実装集積したモジュ
ール部品である。また、マイクロウエーブ・モノリシッ
クＩＣ（ＭＭＩＣ：Microwave Monolithic Integrated
Circuit）は、GaAs等の1つの半導体チップの基板上に、
マイクロ波帯域やミリ波帯域に適用される薄膜抵抗体を
含む回路要素を集積した集積回路である。本願に係る薄
膜抵抗体は、これらの基板上に形成される場合が多い。
板上へ薄膜抵抗体を含む回路要素を実装集積したモジュ
ール部品である。また、マイクロウエーブ・モノリシッ
クＩＣ（ＭＭＩＣ：Microwave Monolithic Integrated
Circuit）は、GaAs等の1つの半導体チップの基板上に、
マイクロ波帯域やミリ波帯域に適用される薄膜抵抗体を
含む回路要素を集積した集積回路である。本願に係る薄
膜抵抗体は、これらの基板上に形成される場合が多い。
【０００３】従来技術について、図１の低抵抗値の薄膜
抵抗体の形成例を参照して以下に説明する。これら薄膜
抵抗体は、ハイブリッドＩＣやＭＭＩＣ等に適用され
る。特にＭＭＩＣに形成される薄膜抵抗体は、伝送線路
を含んで所定の特性インピーダンスとなるように形成さ
れる場合が多い。
抵抗体の形成例を参照して以下に説明する。これら薄膜
抵抗体は、ハイブリッドＩＣやＭＭＩＣ等に適用され
る。特にＭＭＩＣに形成される薄膜抵抗体は、伝送線路
を含んで所定の特性インピーダンスとなるように形成さ
れる場合が多い。
【０００４】先ず、図１（ａ）の１００Ωの中程度の抵
抗値を形成する場合における薄膜抵抗体の形状を説明す
る。ここで、抵抗値は薄膜形成条件によって異なるの
で、前提として１００Ωを得る為に必要となる薄膜抵抗
体の大きさは、両電極間の距離である膜長が１００μｍ
で、両電極間の接続幅である膜幅が１００μｍの条件で
あるものとして以下説明する。更に、薄膜形成装置や製
造プロセスにも依存するが、ここでは実用的に形成可能
な両電極間の間隔は１０μｍ迄と仮定する。
抗値を形成する場合における薄膜抵抗体の形状を説明す
る。ここで、抵抗値は薄膜形成条件によって異なるの
で、前提として１００Ωを得る為に必要となる薄膜抵抗
体の大きさは、両電極間の距離である膜長が１００μｍ
で、両電極間の接続幅である膜幅が１００μｍの条件で
あるものとして以下説明する。更に、薄膜形成装置や製
造プロセスにも依存するが、ここでは実用的に形成可能
な両電極間の間隔は１０μｍ迄と仮定する。
【０００５】薄膜抵抗体の構造は、セラミック基板ある
いはシリコン基板等の基板上に形成される抵抗体であっ
て、その構成要素は薄膜抵抗２０と、第１電極１１と、
第２電極１２とを備える。薄膜抵抗２０は、１００Ωと
なるように膜長が１００μｍ、膜幅が１００μｍで、基
板上に薄膜の抵抗体を形成する。１００Ωの場合には、
容易に薄膜抵抗２０を形成できるからして製作上の支障
とはならない。第１電極１１は、薄膜抵抗２０の一方の
辺に接続する電極であり、この電極に接続される信号線
路を介して他の回路要素（図示なし）へ接続されてい
る。第２電極１２は、薄膜抵抗２０の他方の辺に接続す
る電極であり、同様に、この電極に接続される信号線路
を介して他の回路要素（図示なし）へ接続されている。
いはシリコン基板等の基板上に形成される抵抗体であっ
て、その構成要素は薄膜抵抗２０と、第１電極１１と、
第２電極１２とを備える。薄膜抵抗２０は、１００Ωと
なるように膜長が１００μｍ、膜幅が１００μｍで、基
板上に薄膜の抵抗体を形成する。１００Ωの場合には、
容易に薄膜抵抗２０を形成できるからして製作上の支障
とはならない。第１電極１１は、薄膜抵抗２０の一方の
辺に接続する電極であり、この電極に接続される信号線
路を介して他の回路要素（図示なし）へ接続されてい
る。第２電極１２は、薄膜抵抗２０の他方の辺に接続す
る電極であり、同様に、この電極に接続される信号線路
を介して他の回路要素（図示なし）へ接続されている。
【０００６】本願に係る薄膜抵抗体の構造は、マイクロ
波帯域のような高周波領域の回路基板に適用され、両電
極及び薄膜抵抗２０は接続されている信号線路と共に所
定の特性インピーダンス、例えば５０Ωとなるように接
地導体を背面に備えたマイクロストリップ線路形態の基
板上に形成されたり、接地導体を側面に備えたコプレー
ナ線路形態の基板上に形成されて使用に供される。
波帯域のような高周波領域の回路基板に適用され、両電
極及び薄膜抵抗２０は接続されている信号線路と共に所
定の特性インピーダンス、例えば５０Ωとなるように接
地導体を背面に備えたマイクロストリップ線路形態の基
板上に形成されたり、接地導体を側面に備えたコプレー
ナ線路形態の基板上に形成されて使用に供される。
【０００７】次に、図１（ｂ）の１０Ωの低抵抗値を形
成する場合における薄膜抵抗体の形状を説明する。この
場合の薄膜抵抗２０は、１０Ωとなるように膜長が１０
μｍ、膜幅が１００μｍで、基板上に薄膜の抵抗体を形
成する。１０Ωの場合にも、所定の特性インピーダンス
で、且つ実用的に薄膜抵抗２０を形成できるからして製
作上の支障とはならない。
成する場合における薄膜抵抗体の形状を説明する。この
場合の薄膜抵抗２０は、１０Ωとなるように膜長が１０
μｍ、膜幅が１００μｍで、基板上に薄膜の抵抗体を形
成する。１０Ωの場合にも、所定の特性インピーダンス
で、且つ実用的に薄膜抵抗２０を形成できるからして製
作上の支障とはならない。
【０００８】次に、図１（ｃ）の５Ωの低抵抗値を形成
する場合における薄膜抵抗体の形状を説明する。この場
合の薄膜抵抗２０は、５Ωとなるように膜長が５μｍ、
膜幅が１００μｍで、基板上に薄膜の抵抗体を形成す
る。しかし、この場合には、所定の特性インピーダンス
であるものの、薄膜形成装置や製造プロセスによる形成
限度の１０μｍ以下である結果、実用的に薄膜抵抗２０
を形成出来ない。従って、適用できない。
する場合における薄膜抵抗体の形状を説明する。この場
合の薄膜抵抗２０は、５Ωとなるように膜長が５μｍ、
膜幅が１００μｍで、基板上に薄膜の抵抗体を形成す
る。しかし、この場合には、所定の特性インピーダンス
であるものの、薄膜形成装置や製造プロセスによる形成
限度の１０μｍ以下である結果、実用的に薄膜抵抗２０
を形成出来ない。従って、適用できない。
【０００９】次に、図１（ｄ）の５Ωの低抵抗値を形成
する場合における薄膜抵抗体の形状を説明する。この場
合の薄膜抵抗２０は、５Ωとなるように膜長が１０μｍ
で、膜幅が２００μｍとなるように、対向する両電極を
幅広く形成した状態で薄膜の抵抗体を形成する。この場
合には、実用的に薄膜抵抗２０を形成できるものの、次
に示す難点がある。即ち、伝送線路の線路幅に比べて第
１電極や第２電極が大幅に広くなる結果、当該部分にお
いて所定の特性インピーダンス、例えば５０Ωの伝送イ
ンピーダンスからずれてしまう難点がある。
する場合における薄膜抵抗体の形状を説明する。この場
合の薄膜抵抗２０は、５Ωとなるように膜長が１０μｍ
で、膜幅が２００μｍとなるように、対向する両電極を
幅広く形成した状態で薄膜の抵抗体を形成する。この場
合には、実用的に薄膜抵抗２０を形成できるものの、次
に示す難点がある。即ち、伝送線路の線路幅に比べて第
１電極や第２電極が大幅に広くなる結果、当該部分にお
いて所定の特性インピーダンス、例えば５０Ωの伝送イ
ンピーダンスからずれてしまう難点がある。
【００１０】このことは、特に、マイクロ波帯域やミリ
波帯域に適用されるマイクロストリップ線路形態や、コ
プレーナ線路形態の基板上に、５０Ωの特性インピーダ
ンスとして形成することが求められる場合においては、
ミスマッチングを生じて信号の反射が生じたりする。こ
のミスマッチに伴って、目的とする機能、例えば増幅器
や減衰器やインピーダンス・マッチング回路等に適用さ
れる回路において、所望の回路設計上の特性が得られな
くなる。また、信号の周波数帯域によっても伝送特性が
変化する為、実用的に適用できない。
波帯域に適用されるマイクロストリップ線路形態や、コ
プレーナ線路形態の基板上に、５０Ωの特性インピーダ
ンスとして形成することが求められる場合においては、
ミスマッチングを生じて信号の反射が生じたりする。こ
のミスマッチに伴って、目的とする機能、例えば増幅器
や減衰器やインピーダンス・マッチング回路等に適用さ
れる回路において、所望の回路設計上の特性が得られな
くなる。また、信号の周波数帯域によっても伝送特性が
変化する為、実用的に適用できない。
【００１１】
【発明が解決しようとする課題】上述説明したように従
来技術においては、線路幅に比べて第１電極や第２電極
が大幅に広くなると、伝送線路として見たときに、所定
の特性インピーダンス、例えば５０Ωの伝送インピーダ
ンスからずれてしまい、ミスマッチングを生じて所望の
回路動作が期待出来なくなる。このことは、好ましくな
く実用上の難点である。特にマイクロ波帯域やミリ波帯
域に適用される場合に大きな問題となってくる。そこ
で、本発明が解決しようとする課題は、所定の特性イン
ピーダンスで薄膜抵抗を基板上に形成可能な薄膜抵抗
体、ハイブリッドＩＣ及びＭＭＩＣを提供することであ
る。
来技術においては、線路幅に比べて第１電極や第２電極
が大幅に広くなると、伝送線路として見たときに、所定
の特性インピーダンス、例えば５０Ωの伝送インピーダ
ンスからずれてしまい、ミスマッチングを生じて所望の
回路動作が期待出来なくなる。このことは、好ましくな
く実用上の難点である。特にマイクロ波帯域やミリ波帯
域に適用される場合に大きな問題となってくる。そこ
で、本発明が解決しようとする課題は、所定の特性イン
ピーダンスで薄膜抵抗を基板上に形成可能な薄膜抵抗
体、ハイブリッドＩＣ及びＭＭＩＣを提供することであ
る。
【００１２】
【課題を解決するための手段】第１に、上記課題を解決
するために、薄膜抵抗を基板上に形成する薄膜抵抗体に
おいて、薄膜抵抗に接続する両電極が対向する方向に対
して細長い凸凹形状に形成した第１電極と第２電極（例
えば櫛形電極）を具備し、上記第１電極の凸凹形状の電
極片（例えば第１電極片４１）と、上記第２電極の凸凹
形状の電極片（例えば第２電極片４２）との両者の電極
片の側辺において、両電極片の側辺が所定の間隔となる
ように上記第１電極と上記第２電極とを形成し、所定の
間隔で形成された両電極片の対向する側辺間に所定の薄
膜抵抗を各々形成する、ことを特徴とする薄膜抵抗体で
ある。上記発明によれば、所定の特性インピーダンスで
低抵抗値の薄膜抵抗を基板上に形成可能な高周波特性の
良い薄膜抵抗体が実現できる。
するために、薄膜抵抗を基板上に形成する薄膜抵抗体に
おいて、薄膜抵抗に接続する両電極が対向する方向に対
して細長い凸凹形状に形成した第１電極と第２電極（例
えば櫛形電極）を具備し、上記第１電極の凸凹形状の電
極片（例えば第１電極片４１）と、上記第２電極の凸凹
形状の電極片（例えば第２電極片４２）との両者の電極
片の側辺において、両電極片の側辺が所定の間隔となる
ように上記第１電極と上記第２電極とを形成し、所定の
間隔で形成された両電極片の対向する側辺間に所定の薄
膜抵抗を各々形成する、ことを特徴とする薄膜抵抗体で
ある。上記発明によれば、所定の特性インピーダンスで
低抵抗値の薄膜抵抗を基板上に形成可能な高周波特性の
良い薄膜抵抗体が実現できる。
【００１３】第２に、上記課題を解決するために、薄膜
抵抗を基板上に形成する薄膜抵抗体において、薄膜抵抗
に接続する第１電極と第２電極とは、両電極の対向する
方向に対して櫛形形状となる所定複数個（１個以上の複
数個）の細長い電極片を所定の長さに形成した櫛形第１
電極３１と櫛形第２電極３２とし、且つ、上記櫛形第１
電極３１の第１電極片４１と、上記櫛形第２電極３２の
第２電極片４２との両者の電極片の側辺において、所定
の間隔となるように各電極片を形成し、形成された両電
極片の対向する側辺間に所定の薄膜抵抗を各々形成す
る、ことを特徴とする薄膜抵抗体がある。
抵抗を基板上に形成する薄膜抵抗体において、薄膜抵抗
に接続する第１電極と第２電極とは、両電極の対向する
方向に対して櫛形形状となる所定複数個（１個以上の複
数個）の細長い電極片を所定の長さに形成した櫛形第１
電極３１と櫛形第２電極３２とし、且つ、上記櫛形第１
電極３１の第１電極片４１と、上記櫛形第２電極３２の
第２電極片４２との両者の電極片の側辺において、所定
の間隔となるように各電極片を形成し、形成された両電
極片の対向する側辺間に所定の薄膜抵抗を各々形成す
る、ことを特徴とする薄膜抵抗体がある。
【００１４】第２図は、本発明に係る解決手段を示して
いる。第３に、上記課題を解決するために、薄膜抵抗を
基板上に形成する薄膜抵抗体において、薄膜抵抗に接続
する第１電極と第２電極とは、両電極の対向する方向に
対して櫛形形状となる所定複数個の細長い電極片（例え
ば第１電極片４１、第２電極片４２）を所定の長さに形
成した櫛形第１電極３１と櫛形第２電極３２とし、且
つ、上記第１電極片４１と上記第２電極片４２との両者
の電極片の側辺において、所定の間隔となるように各電
極片を形成し、両電極間に形成する薄膜抵抗は、複数箇
所に分割して形成し、前記分割して形成される各分割抵
抗（例えば分割薄膜抵抗２２）は上記第１電極片４１の
電極片の側辺と、上記第２電極片４２の電極片の対向す
る側辺との間において各々所定の薄膜抵抗を各々形成し
て、各分割抵抗の並列接続構成により低抵抗値の薄膜抵
抗を実現し、以上を具備して低抵抗値を実現することを
特徴とする薄膜抵抗体がある。
いる。第３に、上記課題を解決するために、薄膜抵抗を
基板上に形成する薄膜抵抗体において、薄膜抵抗に接続
する第１電極と第２電極とは、両電極の対向する方向に
対して櫛形形状となる所定複数個の細長い電極片（例え
ば第１電極片４１、第２電極片４２）を所定の長さに形
成した櫛形第１電極３１と櫛形第２電極３２とし、且
つ、上記第１電極片４１と上記第２電極片４２との両者
の電極片の側辺において、所定の間隔となるように各電
極片を形成し、両電極間に形成する薄膜抵抗は、複数箇
所に分割して形成し、前記分割して形成される各分割抵
抗（例えば分割薄膜抵抗２２）は上記第１電極片４１の
電極片の側辺と、上記第２電極片４２の電極片の対向す
る側辺との間において各々所定の薄膜抵抗を各々形成し
て、各分割抵抗の並列接続構成により低抵抗値の薄膜抵
抗を実現し、以上を具備して低抵抗値を実現することを
特徴とする薄膜抵抗体がある。
【００１５】また、形成する薄膜抵抗体は低抵抗値の薄
膜抵抗を対象として形成することを特徴とする上述薄膜
抵抗体がある。
膜抵抗を対象として形成することを特徴とする上述薄膜
抵抗体がある。
【００１６】また、上述薄膜抵抗体の形成は所定の特性
インピーダンスとなるように第１電極と第２電極と両電
極間の薄膜抵抗とを形成する、ことを特徴とする上述薄
膜抵抗体がある。
インピーダンスとなるように第１電極と第２電極と両電
極間の薄膜抵抗とを形成する、ことを特徴とする上述薄
膜抵抗体がある。
【００１７】また、上述薄膜抵抗体の一態様としては、
マイクロストリップ線路形態の基板上に形成、若しくは
コプレーナ線路形態の基板上に形成する、ことを特徴と
する上述薄膜抵抗体がある。
マイクロストリップ線路形態の基板上に形成、若しくは
コプレーナ線路形態の基板上に形成する、ことを特徴と
する上述薄膜抵抗体がある。
【００１８】また、上述薄膜抵抗体の一態様としては、
マイクロ波帯域、若しくはミリ波帯域の信号伝送回路に
適用することを特徴とする上述薄膜抵抗体がある。
マイクロ波帯域、若しくはミリ波帯域の信号伝送回路に
適用することを特徴とする上述薄膜抵抗体がある。
【００１９】また、上述薄膜抵抗体における第１電極若
しくは櫛形第１電極３１と、第２電極若しくは櫛形第２
電極３２との両電極片の寸法形状と、前記両電極片の側
辺間に形成する薄膜抵抗の寸法形状とは、通過する信号
の周波数帯域に対応して、所定の特性インピーダンスの
寸法形状で形成する、ことを特徴とする上述薄膜抵抗体
がある。
しくは櫛形第１電極３１と、第２電極若しくは櫛形第２
電極３２との両電極片の寸法形状と、前記両電極片の側
辺間に形成する薄膜抵抗の寸法形状とは、通過する信号
の周波数帯域に対応して、所定の特性インピーダンスの
寸法形状で形成する、ことを特徴とする上述薄膜抵抗体
がある。
【００２０】また、ＭＭＩＣの基板上に上述薄膜抵抗体
を形成して適用したことを特徴とするＭＭＩＣがある。
また、ハイブリッドＩＣの基板上に上述薄膜抵抗体を形
成して適用したことを特徴とするハイブリッドＩＣがあ
る。
を形成して適用したことを特徴とするＭＭＩＣがある。
また、ハイブリッドＩＣの基板上に上述薄膜抵抗体を形
成して適用したことを特徴とするハイブリッドＩＣがあ
る。
【００２１】
【発明の実施の形態】以下に本発明を適用した実施の形
態の一例を図面を参照しながら説明する。また、以下の
実施の形態の説明内容によって特許請求の範囲を限定す
るものではないし、更に、実施の形態で説明されている
要素や接続関係が解決手段に必須であるとは限らない。
更に、実施の形態で説明されている要素や接続関係の形
容は、一例でありその形容内容のみに限定するものでは
ない。
態の一例を図面を参照しながら説明する。また、以下の
実施の形態の説明内容によって特許請求の範囲を限定す
るものではないし、更に、実施の形態で説明されている
要素や接続関係が解決手段に必須であるとは限らない。
更に、実施の形態で説明されている要素や接続関係の形
容は、一例でありその形容内容のみに限定するものでは
ない。
【００２２】本発明について、図２の５Ωの低抵抗値を
形成する場合における櫛形電極形状による薄膜抵抗体の
構造例を参照して以下に説明する。
形成する場合における櫛形電極形状による薄膜抵抗体の
構造例を参照して以下に説明する。
【００２３】薄膜抵抗体の構成要素は、図２に示すよう
に、櫛形第１電極３１と、櫛形第２電極３２と、４個の
分割薄膜抵抗２２とを備える。ここで、図２における一
方の櫛形第１電極３１の第１電極片４１は３つの細長い
電極片を備える一例であり、他方の櫛形第２電極３２の
第２電極片４２は２つの細長い電極片を備える一例であ
る。
に、櫛形第１電極３１と、櫛形第２電極３２と、４個の
分割薄膜抵抗２２とを備える。ここで、図２における一
方の櫛形第１電極３１の第１電極片４１は３つの細長い
電極片を備える一例であり、他方の櫛形第２電極３２の
第２電極片４２は２つの細長い電極片を備える一例であ
る。
【００２４】櫛形第１電極３１と櫛形第２電極３２と
は、両電極の対向する方向に対して櫛形形状となる細長
い第１電極片４１、第２電極片４２を各々所定の長さに
形成する。更に、第１電極片４１と第２電極片４２との
両者の側辺において、所定の分割薄膜抵抗２２が形成可
能なように両者の電極片間隔を形成する。更に、特に、
マイクロ波帯域やミリ波帯域の回路に適用できるよう
に、両電極は５０Ωの特性インピーダンスとなるように
形成する。即ち、上述薄膜抵抗体における両電極片の寸
法形状と、前記両電極片の側辺間に形成する薄膜抵抗の
寸法形状としては、通過する信号の周波数帯域に対応し
て５０Ωの特性インピーダンスとなる電極片の幅、両電
極片間の間隔、電極片の長手方向の長さに形成する。
は、両電極の対向する方向に対して櫛形形状となる細長
い第１電極片４１、第２電極片４２を各々所定の長さに
形成する。更に、第１電極片４１と第２電極片４２との
両者の側辺において、所定の分割薄膜抵抗２２が形成可
能なように両者の電極片間隔を形成する。更に、特に、
マイクロ波帯域やミリ波帯域の回路に適用できるよう
に、両電極は５０Ωの特性インピーダンスとなるように
形成する。即ち、上述薄膜抵抗体における両電極片の寸
法形状と、前記両電極片の側辺間に形成する薄膜抵抗の
寸法形状としては、通過する信号の周波数帯域に対応し
て５０Ωの特性インピーダンスとなる電極片の幅、両電
極片間の間隔、電極片の長手方向の長さに形成する。
【００２５】４個の分割薄膜抵抗２２は、上記第１電極
片４１と第２電極片４２の側辺に薄膜抵抗を形成する。
この一例として、図２（ｃ）に示すように、膜長が１０
μｍで、膜幅が５０μｍで形成される。これにより、各
分割薄膜抵抗２２は２０Ωの抵抗値が形成される。この
結果、全体の抵抗値は４個の分割薄膜抵抗２２が並列接
続されて、２０／４＝５Ωの目的とする低抵抗値が得ら
れる。
片４１と第２電極片４２の側辺に薄膜抵抗を形成する。
この一例として、図２（ｃ）に示すように、膜長が１０
μｍで、膜幅が５０μｍで形成される。これにより、各
分割薄膜抵抗２２は２０Ωの抵抗値が形成される。この
結果、全体の抵抗値は４個の分割薄膜抵抗２２が並列接
続されて、２０／４＝５Ωの目的とする低抵抗値が得ら
れる。
【００２６】上記構造の薄膜抵抗体によれば、信号線路
の線路方向へ分割薄膜抵抗２２を長く形成できるよう
に、櫛形形状の両電極片に接続する構造を備える結果、
薄膜抵抗体の幅は、線路幅に近似した寸法に形成するこ
とが可能となる。従って、薄膜抵抗体の部位に対して、
５０Ωの特性インピーダンスで形成され、且つ、低抵抗
の薄膜抵抗体を形成することが可能となる大きな利点が
得られる。これにより、特に、マイクロ波帯域やミリ波
帯域の回路に適用される薄膜抵抗体の場合において特性
インピーダンスのミスマッチングを防止できる大きな利
点が得られる。
の線路方向へ分割薄膜抵抗２２を長く形成できるよう
に、櫛形形状の両電極片に接続する構造を備える結果、
薄膜抵抗体の幅は、線路幅に近似した寸法に形成するこ
とが可能となる。従って、薄膜抵抗体の部位に対して、
５０Ωの特性インピーダンスで形成され、且つ、低抵抗
の薄膜抵抗体を形成することが可能となる大きな利点が
得られる。これにより、特に、マイクロ波帯域やミリ波
帯域の回路に適用される薄膜抵抗体の場合において特性
インピーダンスのミスマッチングを防止できる大きな利
点が得られる。
【００２７】尚、本発明の技術的思想は、上述実施の形
態の具体構成例、接続形態例に限定されるものではな
い。更に、本発明の技術的思想に基づき、上述実施の形
態を適宜変形して応用してもよい。例えば、図３（ａ）
の５つの電極片と４つの電極片の他の形状例に示すよう
にした場合は、８個の分割薄膜抵抗２２を形成できるか
らして、更なる低抵抗においても容易に形成できること
が判る。また、図３（ｂ）の電極片を長くすることも容
易であるからして、電極の幅を広げること無く、所望の
低抵抗値を容易に形成可能であることも判る。また、上
述実施例では、櫛形形状の電極とした具体例を示した
が、所望により、薄膜抵抗体の全体が所定の特性インピ
ーダンスを実現可能な他の電極形状、例えば三角形状の
電極等で実現しても良い。また、上述実施例では、低抵
抗値の薄膜抵抗を形成する薄膜抵抗体の具体例であった
が、所望により、低抵抗値以外の薄膜抵抗の形成に適用
しても良い。
態の具体構成例、接続形態例に限定されるものではな
い。更に、本発明の技術的思想に基づき、上述実施の形
態を適宜変形して応用してもよい。例えば、図３（ａ）
の５つの電極片と４つの電極片の他の形状例に示すよう
にした場合は、８個の分割薄膜抵抗２２を形成できるか
らして、更なる低抵抗においても容易に形成できること
が判る。また、図３（ｂ）の電極片を長くすることも容
易であるからして、電極の幅を広げること無く、所望の
低抵抗値を容易に形成可能であることも判る。また、上
述実施例では、櫛形形状の電極とした具体例を示した
が、所望により、薄膜抵抗体の全体が所定の特性インピ
ーダンスを実現可能な他の電極形状、例えば三角形状の
電極等で実現しても良い。また、上述実施例では、低抵
抗値の薄膜抵抗を形成する薄膜抵抗体の具体例であった
が、所望により、低抵抗値以外の薄膜抵抗の形成に適用
しても良い。
【００２８】
【発明の効果】本発明は、上述の説明内容からして、下
記に記載される効果を奏する。上述説明したように本発
明の薄膜抵抗体によれば、信号線路の線路方向へ長く形
成した櫛形形状の両電極片の間に、信号線路の線路方向
へ長く形成した分割薄膜抵抗を形成可能となる薄膜抵抗
体の構造を具備することにより、薄膜抵抗体の全体形状
が線路幅に近似した寸法に形成可能となる。この結果、
薄膜抵抗体の形成部位においても所定の特性インピーダ
ンスで形成できる大きな利点が得られる。従って、特
に、マイクロ波帯域やミリ波帯域の回路に適用する薄膜
抵抗体において特性インピーダンスのミスマッチングが
大幅に低減されて優れた薄膜抵抗体の形成が実現できる
大きな利点が得られる。
記に記載される効果を奏する。上述説明したように本発
明の薄膜抵抗体によれば、信号線路の線路方向へ長く形
成した櫛形形状の両電極片の間に、信号線路の線路方向
へ長く形成した分割薄膜抵抗を形成可能となる薄膜抵抗
体の構造を具備することにより、薄膜抵抗体の全体形状
が線路幅に近似した寸法に形成可能となる。この結果、
薄膜抵抗体の形成部位においても所定の特性インピーダ
ンスで形成できる大きな利点が得られる。従って、特
に、マイクロ波帯域やミリ波帯域の回路に適用する薄膜
抵抗体において特性インピーダンスのミスマッチングが
大幅に低減されて優れた薄膜抵抗体の形成が実現できる
大きな利点が得られる。
【図１】従来の、各種抵抗値における薄膜抵抗体の構造
例。
例。
【図２】本発明の、低抵抗値を形成する場合における櫛
形電極形状による薄膜抵抗体の構造例。
形電極形状による薄膜抵抗体の構造例。
【図３】本発明の、櫛形電極の他の形状例。
１１ 第１電極 １２ 第２電極 ２０ 薄膜抵抗 ２２ 分割薄膜抵抗 ３１ 櫛形第１電極 ３２ 櫛形第２電極 ４１ 第１電極片 ４２ 第２電極片
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 AA01 AA06 BB06 BB22 BB24 BB32 CC01 DD01 GG06 5E033 AA01 BB05 BD12 BG09 5E338 AA00 BB75 CC02 CC04 CC06 CD13 CD33 EE11 5F038 AR06 AR12 AV10 DF02 EZ01 EZ20
Claims (10)
- 【請求項１】 薄膜抵抗を基板上に形成する薄膜抵抗体
において、 薄膜抵抗に接続する両電極が対向する方向に対して細長
い凸凹形状に形成した第１電極と第２電極と、 該第１電極の凸凹形状の電極片と、該第２電極の凸凹形
状の電極片との両者の電極片の側辺において、両電極片
の側辺が所定の間隔となるように該第１電極と該第２電
極とを形成し、 所定の間隔で形成された両電極片の対向する側辺間に所
定の薄膜抵抗を各々形成する、ことを特徴とする薄膜抵
抗体。 - 【請求項２】 薄膜抵抗を基板上に形成する薄膜抵抗体
において、 薄膜抵抗に接続する第１電極と第２電極とは、両電極の
対向する方向に対して櫛形形状となる所定複数個の細長
い電極片を所定の長さに形成した櫛形第１電極と櫛形第
２電極とし、 該櫛形第１電極の第１電極片と、該櫛形第２電極の第２
電極片との両者の電極片の側辺において、所定の間隔と
なるように各電極片を形成し、 形成された両電極片の対向する側辺間に所定の薄膜抵抗
を各々形成する、ことを特徴とする薄膜抵抗体。 - 【請求項３】 薄膜抵抗を基板上に形成する薄膜抵抗体
において、 薄膜抵抗に接続する第１電極と第２電極とは、両電極の
対向する方向に対して櫛形形状となる所定複数個の細長
い電極片を所定の長さに形成した櫛形第１電極と櫛形第
２電極とし、 該第１電極片と該第２電極片との両者の電極片の側辺に
おいて、所定の間隔となるように各電極片を形成し、 両電極間に形成する薄膜抵抗は、複数箇所に分割して形
成し、前記分割して形成される各分割抵抗は該第１電極
片の電極片の側辺と、該第２電極片の電極片の対向する
側辺との間において各々所定の薄膜抵抗を各々形成し、 以上を具備していることを特徴とする薄膜抵抗体。 - 【請求項４】 形成する薄膜抵抗体は低抵抗値の薄膜抵
抗を対象として形成することを特徴とする請求項１乃至
請求項３記載の薄膜抵抗体。 - 【請求項５】 請求項１乃至請求項３記載の薄膜抵抗体
の形成は所定の特性インピーダンスとなるように第１電
極と第２電極と両電極間の薄膜抵抗とを形成する、こと
を特徴とする請求項１乃至請求項３記載の薄膜抵抗体。 - 【請求項６】 請求項１乃至請求項３記載の薄膜抵抗体
は、マイクロストリップ線路形態の基板上に形成、若し
くはコプレーナ線路形態の基板上に形成する、ことを特
徴とする請求項１乃至請求項３記載の薄膜抵抗体。 - 【請求項７】 請求項１乃至請求項３記載の薄膜抵抗体
は、マイクロ波帯域、若しくはミリ波帯域の信号伝送回
路に適用することを特徴とする請求項１乃至請求項３記
載の薄膜抵抗体。 - 【請求項８】 請求項１乃至請求項３記載の薄膜抵抗体
における第１電極若しくは櫛形第１電極と、第２電極若
しくは櫛形第２電極との両電極片の寸法形状と、該両電
極片の側辺間に形成する薄膜抵抗の寸法形状とは、通過
する信号の周波数帯域に対応して、所定の特性インピー
ダンスの寸法形状で形成する、ことを特徴とする請求項
１乃至請求項３記載の薄膜抵抗体。 - 【請求項９】 ＭＭＩＣ（Microwave Monolithic Integ
rated Circuit）の基板上に請求項１乃至請求項３記載
の薄膜抵抗体を形成して適用したことを特徴とするＭＭ
ＩＣ。 - 【請求項１０】 ハイブリッドＩＣの基板上に請求項１
乃至請求項３記載の薄膜抵抗体を形成して適用したこと
を特徴とするハイブリッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245524A JP2002008901A (ja) | 2000-08-08 | 2000-08-08 | 薄膜抵抗体、ハイブリッドｉｃ及びｍｍｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245524A JP2002008901A (ja) | 2000-08-08 | 2000-08-08 | 薄膜抵抗体、ハイブリッドｉｃ及びｍｍｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002008901A true JP2002008901A (ja) | 2002-01-11 |
Family
ID=18736029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245524A Withdrawn JP2002008901A (ja) | 2000-08-08 | 2000-08-08 | 薄膜抵抗体、ハイブリッドｉｃ及びｍｍｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002008901A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335862B2 (en) | 2003-05-30 | 2008-02-26 | Nec Corporation | Resistance heater having a thin-line-shaped resistor |
| JP2008258386A (ja) * | 2007-04-04 | 2008-10-23 | Mitsubishi Materials Corp | 薄膜サーミスタ及び薄膜サーミスタの製造方法 |
| KR20130091131A (ko) * | 2012-02-07 | 2013-08-16 | 한국전자통신연구원 | 시청 정보와 메타 데이터를 사용한 선호도 추론 장치 및 방법 |
| JP2016111476A (ja) * | 2014-12-04 | 2016-06-20 | 富士通株式会社 | 電力分配器 |
| WO2018025577A1 (ja) * | 2016-08-02 | 2018-02-08 | 日立オートモティブシステムズ株式会社 | 電子装置 |
-
2000
- 2000-08-08 JP JP2000245524A patent/JP2002008901A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335862B2 (en) | 2003-05-30 | 2008-02-26 | Nec Corporation | Resistance heater having a thin-line-shaped resistor |
| JP2008258386A (ja) * | 2007-04-04 | 2008-10-23 | Mitsubishi Materials Corp | 薄膜サーミスタ及び薄膜サーミスタの製造方法 |
| KR20130091131A (ko) * | 2012-02-07 | 2013-08-16 | 한국전자통신연구원 | 시청 정보와 메타 데이터를 사용한 선호도 추론 장치 및 방법 |
| JP2016111476A (ja) * | 2014-12-04 | 2016-06-20 | 富士通株式会社 | 電力分配器 |
| WO2018025577A1 (ja) * | 2016-08-02 | 2018-02-08 | 日立オートモティブシステムズ株式会社 | 電子装置 |
| DE112017003160B4 (de) | 2016-08-02 | 2022-08-04 | Hitachi Astemo, Ltd. | Elektronische Vorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7319370B2 (en) | 180 degrees hybrid coupler | |
| JP3252605B2 (ja) | 電子部品及びその製造方法 | |
| JP2000510299A (ja) | コプレーナ導波路結合器 | |
| JPH07297609A (ja) | 半導体装置 | |
| JP4145241B2 (ja) | 統合マイクロストリップ接続ポートを持つ反転型コプレーナ線路 | |
| GB2170358A (en) | Microwave power divider | |
| JP3067675B2 (ja) | 平面誘電体集積回路 | |
| JP2002008901A (ja) | 薄膜抵抗体、ハイブリッドｉｃ及びｍｍｉｃ | |
| US4251784A (en) | Apparatus for parallel combining an odd number of semiconductor devices | |
| JP3008939B1 (ja) | 高周波回路基板 | |
| US4799032A (en) | Directional coupler | |
| JP2000165117A (ja) | 多層方向性結合器 | |
| JPS6346801A (ja) | 超高周波信号分配回路 | |
| JPS644361B2 (ja) | ||
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JPH0615310U (ja) | 高周波回路基板 | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| JP2001203501A (ja) | 可変型移相器 | |
| JP2636550B2 (ja) | 信号回路 | |
| JPH11340709A (ja) | 回路基板およびそれを用いた電子装置 | |
| JP2004153795A (ja) | 伝送路 | |
| JP2000244209A (ja) | 高周波用半導体装置 | |
| GB2218853A (en) | Microwave directional coupler | |
| KR100367623B1 (ko) | 공기 절연층을 갖는 마이크로스트립 구조의 모놀리식마이크로웨이브 아이.씨.용 3 ｄＢ 커플러 및 그 제작 방법 | |
| JPH03131102A (ja) | 半導体素子と回路基板又はキャリヤとの接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |