JP2001517376A - Integrated circuit device having a plurality of elements and method of manufacturing the same - Google Patents

Integrated circuit device having a plurality of elements and method of manufacturing the same

Info

Publication number
JP2001517376A
JP2001517376A JP54467198A JP54467198A JP2001517376A JP 2001517376 A JP2001517376 A JP 2001517376A JP 54467198 A JP54467198 A JP 54467198A JP 54467198 A JP54467198 A JP 54467198A JP 2001517376 A JP2001517376 A JP 2001517376A
Authority
JP
Japan
Prior art keywords
elements
substrate
integrated circuit
circuit device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP54467198A
Other languages
Japanese (ja)
Other versions
JP3786429B2 (en
Inventor
アントホーファー アントン
ヒュプナー ホルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2001517376A publication Critical patent/JP2001517376A/en
Application granted granted Critical
Publication of JP3786429B2 publication Critical patent/JP3786429B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Abstract

(57)【要約】 集積回路装置は複数の素子を含んでおり、これらのうち少なくとも１つは金属性のシールドストラクチャによって取り囲まれている。これによりこの素子はその周辺からの障害パルスの入力結合に対して保護される。殊に、回路装置の素子は隣接しておよび／または上下に配置することができる。回路装置の素子の金属性のシールドストラクチャの製造のために、少なくとも１つのトレンチが生成され、トレンチは当該素子を取り囲みかつ引き続いて金属によって被覆される。素子のコンタクトおよび電気的な接続部は、シールドストラクチャの金属によって電気的に絶縁される。３次元の回路装置内の２つの素子の結合のために、素子の相対向している表面を２つの異なった金属で被覆することができ、この場合これら金属の合金は少なくとも一方の金属の融解温度Ｔ1の上の融解温度Ｔsを有し、これにより２つの融解温度の間にある温度に加熱することで、堅牢な結合が行われる。 (57) Abstract An integrated circuit device includes a plurality of elements, at least one of which is surrounded by a metallic shield structure. This protects the device against the input coupling of fault pulses from its surroundings. In particular, the elements of the circuit arrangement can be arranged adjacently and / or one above the other. For the production of a metallic shielding structure of a component of a circuit arrangement, at least one trench is created, which surrounds the component and is subsequently covered with metal. The contacts and the electrical connection of the element are electrically insulated by the metal of the shield structure. For the connection of two elements in a three-dimensional circuit arrangement, the opposing surfaces of the elements can be coated with two different metals, wherein an alloy of these metals melts at least one of the metals. Having a melting temperature T s above the temperature T 1 , whereby heating to a temperature between the two melting temperatures results in a robust bond.

Description

【発明の詳細な説明】 複数の素子を有する集積回路装置およびその製造方法 今日の回路コンセプトにおいて、実装密度を高めかつ接続路を短縮するために 、電力半導体がその制御ロジックと一緒に１つのチップ上に集積される。これに 対する例は、機関制御部または自動車の分野におけるＡＢＳ回路およびエアバッ クドライバである。その際、敏感な制御ロジックを、電力半導体からの強い障害 パルスの入力結合から保護することが必要である。 これまで制御ロジックは電力半導体から直流的に分離された（A．Nakagawa et al．ＩＳＰＳ １９９０，第９７頁ないし１０１頁参照）。このためにモジュ ールは、アクティブなＳｉ領域の下方に薄いＳｉＯ2層を有しているシリコンデ ィスク上に集積された。直流的な分離は、絶縁性のＳｉＯ2層にまで達するトレ ンチを回路を取り囲むようにエッチングすることによって実現された。 しかしこのようにして得られる、制御ロジックの、入力結合に対するシールド 性は高周波の障害パルスに対しては十分ではない。高速のスイッチング過程によ ってロジックのコントロールされない応答が引き起こされる可能性がある。 米国特許第５３０６９４２号明細書から、回路装置 の別の素子によって引き起こされる、第１の基板の電気的な変動からシールドス トラクチャによってシールドされている、少なくとも１つの素子を第１の基板に 備えている集積回路装置が公知である。このために、素子の下半分を側方で取り 囲みかつ下側の水平方向のシールドエレメントを有しているシールドストラクチ ャが作られる。このような集積された回路装置を生成するために、基板の表面に リング形状のトレンチを形成する方法が示される。引き続いて、絶縁層およびポ リシリコンから成る層が析出される。その上に、ＳｉＯ2から成る厚い層が析出 されかつプレーナ化される。ＳｉＯ2から成る層のプレーナ化された表面に、第 ２の基板が支持体として被着される。引き続いて、第１の基板の裏面が、絶縁層 が露出されるまで、薄く研磨される。導電層の一部はシールドストラクチャとし て用いられる。シールドストラクチャによって取り囲まる、第１の基板の部分に 、インプランテーションによってソース／ドレイン領域が生成される。更に、ゲ ート電極およびコンタクトが生成される。支持体の被着およびソース／ドレイン 領域の生成のために高い温度が必要とされるので、シールドに対して、高い融解 温度を有しているドーピングされたポリシリコンが使用される。 特開昭６１−２９０７５３号公報に、素子の隣に、側方の金属ストラクチャが 配置されている集積された 回路装置が示されている。更に、素子が接している、基板の表面に、トレンチが 配置されており、このトレンチは絶縁層によって被覆されておりかつ導電材料が 充填されている。 ヨーロッパ特許出願公開第０５６７６９４号公報に、絶縁層によって相互に分 離されている少なくとも２つのブロックを備えた集積回路装置が記載されている 。これら絶縁層の間に、金属性のプレートが配置されており、第１のブロックお よび第２のブロックの間の容量結合を制限するようにしている。 米国特許第５１２２８５６号明細書には、基板の表面から基板の裏面に電気信 号を伝送することができる、基板に集積された回路装置が記載されている。更に 、基板の裏面に、トレンチが付けられ、それに絶縁層が被覆される。コンタクト エレメントはトレンチの側面に沿って延在している。素子の電極を加熱によって 相互に接続することによって、素子を含むスタック体を上下に配置することがで きる。 米国特許第５２６６５１１号明細書に、素子を含んでいる基板が上下に積み重 ねられる３次元の集積回路装置が記載されている。これら素子は、単結晶の層に 配置されている。基板の接続は、基板の２つの相互に接しているＳｉＯ2層を約 ９００２０℃に加熱することによって実現される。上下に積み重ねられている素 子をコンタクトが電気的に相互に接続する。 本発明の課題は、素子が高周波の障害パルスの入力結合に対してもシールドさ れている集積回路装置、およびその製造方法を提供することである。 この課題は、本発明によれば、ファラデーシールド（ファラデー・ケージ）の ように作用する、保護すべき素子を取り囲んでいる金属性のシールドストラクチ ャによって解決される。本発明の形態並びに製造方法は、その他の請求項から明 らかである。 「素子」という概念は、ここでは、ダイオードおよびトランジスタのような個 別エレメントに対して、並びに複数のエレメントを含んでいる回路ストラクチャ に対しても使用される。 素子を金属性のシールドストラクチャによって保護すると、上述したＳｉＯ2 を含むディスクの使用と結び付いている高いコストを避けられるという利点が生 じる。 金属性のシールドストラクチャによって、素子は、隣接する電力半導体のみな らず、それぞれの出所の障害パルスからも保護される。周囲からの障害パルスに 対して付加的にシールドする必要性はなくなる。これによりチップの容積は特別 小さく抑えられる。 素子は、請求項３に記載されているように、３次元の回路装置に集積すること ができる。その際素子を有している基板はスタック形状に上下に接合される。す べてのモジュールに対して１つの共通の基板材料を使 用するには制限がある通例の２次元の装置に比して、この３次元の装置では、極 めて種々の素子の材料および製造プロセスの組み合わせの可能性が高められる。 これにより例えば、センサエレメントまたは高速のＧａＡｓ高周波トラジスタを シリコンＣＭＯＳロジックと組み合わせることができる。 シールドストラクチャの部分を製造するために、素子の表面に金属層が備えら れかつ引き続いてその電気的なコンタクトが、コンタクトの周りで金属層を腐食 除去することによって金属層から電気的に絶縁される。スタックにおいて隣接す る２つの素子の金属層に対して２つの異なった金属を使用すると有利であり、こ の場合これら金属の合金は少なくとも一方の金属の融解温度の上にある融解温度 を有している。即ち素子をまとめかつその金属層を、一方の金属が固体でありか つ他方の金属が液体である、合金の融解温度の下の温度に加熱すると、金属は混 合される。このことは、合金の比較的高い融解温度のために、結果として硬化が 生じることになる。これにより、シールドストラクチャの金属は同時に、スタッ ク体で隣接する２つ素子の堅牢な結合に役立つ。 一方の金属として錫を使用すると有利である。というのは、それは低い融解温 度を有しているからである。他方の金属として、銅を選択することができる。 金属を素子の表面に付ける前に、例えばＴｉまたは ＴｉＮから成る補助層を塗布すると有利である。この補助層は、金属層の固着を 改善しかつ金属が素子の表面の金属部分に拡散するのを妨げる障壁となるもので ある。 錫を付ける前に更に、銅から成る付加的な補助層を付けて、固着を一層改善す ると有利である。 次に本発明を図示の実施例に基づいて詳細に説明する。 第１図は、上側の層において、電気的な接続の実施に対しては中断されている、 上側の層における第１の側方のシールドエレメントによって取り囲まれている、 １つの上側のコンタクトおよび１つの下側のコンタクトおよび電気的な接続部と を備えた素子が存在している第１の基板の横断面の部分を示し、 第２図は、上側の表面に、補助層および上側の水平方向のシールドエレメントが 被着されている第１の基板を示し、 第３図は、上側の層において、電気的な接続の実施に対しては中断されている、 上側の層におけるトレンチによって取り囲まれている、１つの上側のコンタクト および１つの下側のコンタクトおよび電気的な接続部を備えた素子が存在してい る第２の基板を示し、 第４図は、上側の表面に補助層が被着されておりかつ上側の水平方向のシールド エレメントおよび第１の側方のシールドエレメントが形成されている第２の基板 を示し、 第５図は、上側の層において、アイソレーション層を備えたトレンチによって取 り囲まれている、１つの上側のコンタクトおよび１つの下側のコンタクトおよび 電気的な接続部とを備えた素子が存在している第３の基板を示し、 第６図は、下方から薄く研磨されておりかつその下側の表面にはトレンチが形成 されており、該トレンチは一方において上側の層における第１の側方のシールド エレメントに当たりかつ他方において素子の下側のコンタクトに当たっている第 １の基板を示す。トレンチの側壁および基板の下側の表面はアイソレーション層 を備えている。 第７図は、補助層および下側のシールドエレメントを下側の表面に被着した後の 第１の基板を示し、 第８図は、上下に配置されている、結合されている２つの基板を示す。 第１の実施例において、第１の基板１は、例えば単結晶シリコンまたはIII− Ｖ族半導体から成る、１つまたは複数の素子を有している薄くされていない半導 体ディスクである。第１の基板１はその上側の層において（第１図の）例えばト ランジスタまたは金属間酸化物を含んでいることができる絶縁性の周囲に埋め込 まれている複数の金属および／または半導体層から成る回路ストラクチャを含ん でいるが、このことは詳細 には示されてない。この回路ストラクチャの領域はＳによって示されている。素 子は電気的なコンタクトおよび接続部を有している。上側のコンタクトＫ１、下 側のコンタクトＫ２および電気的な接続部Ｅは例えば第１図に示されている。素 子がシールドされるべきであるとき、金属から成る第１の側方のシールドエレメ ントＡ１ａは回路ストラクチャＳを取り囲んでいる。このシールドエレメントは 、電気的な接続部Ｅの場所において、第１の側方のシールドエレメントＡ１ａか ら電気的な接続部Ｅへの電気的なコンタクトが回避されるように中断されている 。第１の側方のシールドエレメントＡ１ａは回路ストラクチャと同時に形成され 、従って回路ストラクチャの金属部分と同じ金属から成っている。 基板１の上面に、上側の補助層Ｈ１およびその上に金属から成る上側の水平方 向のシールドエレメントＡ２ａが被着される（第２図）。このために例えばスパ ッタリングによってまず第Ｉの層が形成される。第Ｉの層は、金属による表面の 濡れを容易にしかつ例えば１００ｎｍの厚さである材料、例えばＴｉまたはＴｉ Ｎから形成される。引き続いて、例えば電子ビームによるスパッタリングまたは 蒸着によって第１の層の上に金属から成る第２の層が被着される。第２の層は例 えば銅、錫、ガリウム、ニッケルまたはタングステンを含んでおりかつ例えば１ 〜２μｍである。第２の層 に、上側の補助層Ｈ１がなくても表面を申し分なく濡らす金属を使用する場合、 上側の補助層Ｈ１を省略することができる。錫を使用する場合、上側の補助層Ｈ １の上方に存在する付加的な補助層を設けることができる。この層は、上側の補 助層Ｈ１のように形成されかつ例えば銅を含みかつ例えば２０ｎｍの厚さである 。 第２の実施例において、少なくとも１つの素子を有している基板１’、上側の コンタクトＫ１’、下側のコンタクトＫ２’および電気的な接続部Ｅ’が第１の 実施例の場合と類似して設けられている（第３図）。基板１’にはホトラックマ スク（図示されていない）が被着される。ホトラックマスクは異方性エッチング 、例えばプラズマエッチングにおいて、トレンチＶ’を形成するためにエッチン グマスクとして使用される。トレンチＶ’は素子を側方で取り囲んでいる。電気 的な接続部Ｅ’の上側で、トレンチＶ’は中断部Ｕを有している（第３図）。 トレンチＶ’を電気的な接続部Ｅ’の上側でも続け（図示されていない）、そ の場合トレンチＶ’の底部がこの個所では電気的な接続部Ｅ’にまで達しず、そ の結果絶縁性の材料が電気的な接続部Ｅ’を完全に取り囲んでいるようにするこ とも本発明の枠内にある。 基板１’の表面に、上側の補助層Ｈ１’、その上に金属から成る上側の水平方 向のシールドエレメントＡ ２ａ’および第１の側方のシールドエレメントＡ１ａ’が被着される（第４図） 。このために第１図の実施例の場合と類似して、第１の層および第２の層が形成 される。異方性エッチングによって、ホトラックマスクを用いて（図示されてい ない）一方において、素子を被覆していない第１および第２の層の部分が除去さ れかつ他方においてコンタクトＫ１’が電気的に絶縁される。これにより上側の 補助層Ｈ１’、上側の水平方向のシールドエレメントＡ２ａ’および第１の側方 のシールドエレメントＡ１ａ’が生じる。 第３の実施例において、少なくとも１つの素子を有している基板１”、上側の コンタクトＫ１”、下側のコンタクトＫ２”および電気的な接続部Ｅ”が第１お よび第２の実施例の場合と類似して設けられている（第５図）。基板１”にはホ トラックマスク（図示されていない）が被着される。ホトラックマスクは異方性 エッチング、例えばプラズマエッチングにおいて、トレンチＶ”を形成するため にエッチングマスクとして使用される。トレンチＶ”は素子を側方で取り囲んで おりかつ電気的な接続部Ｅ’の上側で電気的な接続部にまで達する。これは一層 深いエッチングを妨げかつこれによりエッチストップとして作用する。トレンチ Ｖ”の形成後、表面にアイソレーション層が析出されかつホトラックマスク（図 示されていない）を用いて異方性エッチングによってストラクチャ化される。こ れによりアイソレーション層が形成される。この層はトレンチＶ”の側壁および 電気的な接続部Ｅ”を被覆している。 引き続いて、第２の実施例の場合と同様に、上側の補助層Ｈ１”、上側の水平 方向のシールドエレメントＡ２ａ”および第１の側方のシールドエレメントＡ１ ａ”を製造するための処理が行われる。 上側の水平方向のシールドエレメントＡ２ａ”を上側の表面に製造した後、基 板１を支持体にくっつけかつ引き続いて基板１の下側を薄く研磨することは本発 明の枠内にある。例えば、基板１の生じた下側の表面に対するスパッタリングに よって、絶縁性の材料、例えばＳｉＯ2が被着されて、下側の表面が完全に被覆 される。引き続いて、下側の表面にホトラックマスク（図示されていない）が被 着される。ホトラックマスクは異方性エッチング、例えばプラズマエッチングに おいてトレンチＶ１ないしＶ２を形成するためにエッチングマスクとして使用さ れる（第６図）。トレンチＶ１は、それが下方から第１の側方のシールドエレメ ントＡ１ａにぶつかるように形成される。トレンチＶ２は下側のコンタクトＫ２ まで達している。例えばスパッタリングによって全面が、絶縁性の材料、例えば ＳｉＯ2で被着されて、これにより下側の表面はトレンチＶ１およびＶ２の側面 および底部より厚く絶縁性の材料によって被覆されている。異方性エッチングに よって、トレンチＶ１およびトレンチＶ２の底部における絶縁性の材料が除去さ れて、そうすると、トレンチＶ１およびＶ２を側壁および下側の表面でのみ覆っ ているアイソレーション部Ｉ（第６図）が生じる。 引き続いて、基板１の下側の面に下側の補助層Ｈ２およびその上に金属から成 る第２の側方のシールドエレメントＡ１ｂおよび下側の水平方向のシールドエレ メントＡ２ｂが被着される（第７図）。このために例えばスパッタリングによっ てまず、第３の層が形成される。第３の層は、金属による表面の濡れを容易にし かつ例えば１００ｎｍの厚さである材料、例えばＴｉまたはＴｉＮから成ってい る。引き続いて、例えば電子ビームを用いたスパッタリングまたは蒸着によって 第３の層の上に、金属から成る第４の層が被着される。第４の層は例えば銅、錫 、ガリウム、ニッケルまたはタングステンを含んでおりかつ例えば１〜２μｍ厚 である。ホトラック層（図示されていない）を用いて、異方性エッチングによっ て、一方において第３および第４の層の、素子を被覆していない部分が除去され かつ他方において下側のコンタクトＫ２が電気的に絶縁される。これにより、下 側の補助層Ｈ２の他に、下側の水平方向のシールドエレメントＡ２ｂおよび第２ の側方のシールドエレメントＡ１ｂが生じ、これらは上側の水平方向のシールド エレメントＡ２ａおよび第１の側方のシールドエレメントＡ１ａと共に、素子に 対するシールドストラクチャを形成している。第４の層にアイソレーション部Ｉ の表面を申し分なく濡らす金属を使用すれば、下側の補助層Ｈ２を省略すること ができる。錫を使用する場合、下側の補助層Ｈ２の上側に存在する付加的な補助 層を被着することができる。この層は、下側の補助層Ｈ２のように形成されかつ 例えば銅を含んでおりかつ例えば２０ｎｍの厚さである。トレンチＶ１を側壁に おいてだけアイソレーション層によって被覆すれば有利である。というのは、こ のために、第１の側方のシールドエレメントＡ１ａと第２の側方のシールドエレ メントＡ１ｂとの間に電気的なコンタクトが生じ、これによりシールドストラク チャの統一のとれた電圧の電位が保証されるからである。 別の実施例は、第２の実施例の基板１’および第３の実施例の基板１”におけ る類似の方法から得られる。 ３次元の回路装置を製造するために、２つの基板１ａおよび１ｂが上下に配置 される（第８図）。基板１ａは、第７図に図示の実施例の場合と同様に、上側の 電気的なコンタクトＫ１*、下側の電気的なコンタクトＫ２*、電気的な接続部Ｅ* 、第１の側方のシールドエレメントＡ１ａ*、第２の側方のシールドエレメント Ａ１ｂ*、上側の水平方向のシールドエレメントＡ２ａ*、下側の水平方向のシー ルドエレメントＡ２ ｂ*、アイソレーション部Ｉ*、上側の補助層Ｈ１*および下側の補助層Ｈ１*を有 している。基板１ｂは、第７図に図示の実施例に類似して、上側の電気的なコン タクトＫ１**、下側の電気的なコンタクトＫ２**、電気的な接続部Ｅ*、アイソ レーション部Ｉ**および下側の補助層Ｈ１**を有している。金属層（図示されて いない）が補助層Ｈ１**を被覆している。この基板は、コンタクトＫ２**がコン タクトＫ１*と電気的に接続されているように配置されている。金属層および上 側の水平方向のシールドエレメントＡ２ａは一緒にはんだ付けされ、これにより 基板１ａおよび１ｂは固定連結される。 金属層に対しておよび上側のシールドエレメントＡ２ａの金属に対して、異な った金属を使用すると有利であり、この場合これら金属の合金は少なくとも一方 の金属の融解温度の上にある融解温度を有している。この場合、基板１ａおよび １ｂの連結は、、一方の金属が固体でありかつ他方の金属が液体であり、これに より金属が混合する、合金の融解温度の下の温度への加熱によって行われる。こ のことは、合金の比較的高い融解温度のために、結果として硬化が生じることに なる。これにより、上側のシールドエレメントＡ２ａ*の金属は同時に、基板１ ａおよび１ｂの堅牢な連結に役立つ。 基板１ａの下側を基板１ｂの下側に結合するか、ま たは基板１ａの上側を基板１ｂの上側に結合することは本発明の枠内にある。後 者の場合、基板１ｂの上側に、基板１ａおよび１ｂの接合の際に上側の水平方向 のシールドストラクチャＡ２ａ*に当たる金属層を備えるようにすると有利であ る。 ２より多くの基板を１つのスタック体に連結することは、本発明の枠内にある 。 第１図または第２図に図示の実施例の基板のように、少なくとも１つの薄くさ れていない基板をスタック体に組み込むことは本発明の枠内にある。 種々の基板の結合を、例えばY．Hayashi et al，Symp．on VLSI Techn.（1９ ９０）第９５ないし９６頁に記載の接着層のような別の方法によって実施するこ とは、本発明の枠内にある。DETAILED DESCRIPTION OF THE INVENTION Integrated circuit device having a plurality of elements and method of manufacturing the same   In today's circuit concept, to increase the packing density and shorten the connection path , Power semiconductors are integrated on a single chip together with their control logic. to this Examples are ABS circuits and airbags in the field of engine controls or the motor vehicle. He is a crew driver. In doing so, it uses sensitive control logic to avoid strong disturbances from power semiconductors. It is necessary to protect against pulse incoupling.   Until now, the control logic has been DC-separated from power semiconductors (A. Nakagawa et.  al. ISPS 1990, pp. 97-101). The module A thin SiO 2 layer beneath the active Si areaTwoSilicon layer with layer Integrated on disk. DC isolation is achieved by insulating SiOTwoThe tray that reaches the layer This was achieved by etching the punch around the circuit.   However, the resulting shielding of the control logic against input coupling The gender is not sufficient for high frequency disturbance pulses. Due to the fast switching process Can cause uncontrolled response of logic.   From US Pat. No. 5,306,942, a circuit arrangement Shields from electrical fluctuations of the first substrate caused by another element of the At least one element, shielded by a structuring, on a first substrate The integrated circuit device provided is known. For this purpose, take the lower half of the element sideways. Shielding structure having an enclosing and lower horizontal shielding element Is made. To create such integrated circuit devices, the surface of the substrate A method for forming a ring-shaped trench is shown. Subsequently, the insulating layer and the A layer of silicon is deposited. On top of that, SiOTwoThick layer consisting of And planarized. SiOTwoOn the planarized surface of the layer consisting of Two substrates are applied as supports. Subsequently, the back surface of the first substrate is an insulating layer. Until it is exposed. Part of the conductive layer is a shield structure Used. In the part of the first substrate that is surrounded by the shield structure , Source / drain regions are created by implantation. In addition, A gate electrode and a contact are created. Support deposition and source / drain High melting is required for the shield because high temperatures are required to create the area A doped polysilicon having a temperature is used.   Japanese Patent Application Laid-Open No. 61-290753 discloses that a lateral metal structure is provided next to an element. Integrated A circuit arrangement is shown. Furthermore, a trench is formed on the surface of the substrate where the element is in contact. The trench is covered by an insulating layer and the conductive material is Is filled.   EP-A-0 567 694 discloses that they are separated from each other by an insulating layer. An integrated circuit device with at least two blocks separated is described. . A metal plate is arranged between these insulating layers, and the first block and the The capacitive coupling between the second block and the second block is limited.   U.S. Pat. No. 5,122,856 discloses that a signal is transmitted from the front surface of the substrate to the rear surface of the substrate. A circuit device integrated on a substrate capable of transmitting a signal is described. Further On the back side of the substrate, a trench is formed and covered with an insulating layer. contact The elements extend along the sides of the trench. By heating the element electrodes By connecting to each other, stacks containing elements can be arranged one above the other. Wear.   U.S. Pat. No. 5,266,511 discloses that substrates containing elements are stacked one above the other. A three-dimensional integrated circuit device is described. These elements are formed in a single crystal layer. Are located. The connection of the substrate is made of two mutually contacting SiO 2 of the substrate.TwoAbout layer This is achieved by heating to 90020 ° C. Elements stacked up and down The contacts electrically connect the children.   It is an object of the present invention that the element is shielded against the input coupling of high-frequency fault pulses. To provide an integrated circuit device and a method for manufacturing the same.   According to the present invention, the object is to provide a Faraday shield (Faraday cage). , The metallic shielding structure surrounding the element to be protected Settled by The embodiments of the present invention and the manufacturing method are described in the other claims. It is easy.   The term “element” is used here to refer to elements such as diodes and transistors. A circuit structure for another element and containing several elements Also used for   When the device is protected by a metallic shield structure, the above-described SiO 2Two Advantage of avoiding the high costs associated with the use of discs containing I will.   Due to the metallic shielding structure, the device can be considered as an adjacent power semiconductor. In addition, it is protected from the impairment pulse of each source. For disturbance pulses from surroundings The need for additional shielding is eliminated. This makes the tip volume special Can be kept small.   The element is integrated in a three-dimensional circuit device as claimed in claim 3. Can be. At that time, the substrates having the elements are vertically joined in a stack shape. You Use one common board material for all modules Compared to the usual two-dimensional device that has limitations in its use, this three-dimensional device In addition, the possibility of combining various element materials and manufacturing processes is enhanced. This allows, for example, sensor elements or high-speed GaAs high-frequency transistors. Can be combined with silicon CMOS logic.   A metal layer is provided on the surface of the device to manufacture the part of the shield structure. And subsequently the electrical contact corrodes the metal layer around the contact The removal results in electrical insulation from the metal layer. Adjacent in the stack It is advantageous to use two different metals for the metal layers of the two components. In the case of, the alloy of these metals has a melting temperature that is above the melting temperature of at least one metal have. That is, the element is assembled and its metal layer is checked whether one metal is solid. When heated to a temperature below the melting temperature of the alloy, where the other metal is liquid, the metals mix. Are combined. This is due to the relatively high melting temperature of the alloy, resulting in hardening. Will happen. This allows the metal of the shield structure to be It is useful for the solid connection of two adjacent elements with a lock body.   It is advantageous to use tin as one of the metals. Because it has a low melting temperature This is because it has a degree. Copper can be selected as the other metal.   Before attaching the metal to the surface of the device, for example, Ti or It is advantageous to apply an auxiliary layer made of TiN. This auxiliary layer helps to fix the metal layer. A barrier to improve and prevent metal from diffusing into the metal on the surface of the device. is there.   Before applying tin, an additional auxiliary layer of copper is applied to further improve the adhesion. This is advantageous.   Next, the present invention will be described in detail based on the illustrated embodiment. FIG. 1 shows that in the upper layer, the implementation of the electrical connection has been interrupted, Surrounded by a first lateral shield element in the upper layer, One upper contact and one lower contact and an electrical connection A portion of the cross section of the first substrate in which the element with FIG. 2 shows an auxiliary layer and an upper horizontal shield element on the upper surface. Fig. 4 shows a first substrate being applied; FIG. 3 shows that in the upper layer, the implementation of the electrical connection has been interrupted, One upper contact surrounded by a trench in the upper layer And an element with one lower contact and an electrical connection is present. A second substrate, FIG. 4 shows an upper surface with an auxiliary layer applied and an upper horizontal shield A second substrate on which the element and the first lateral shield element are formed Indicates that FIG. 5 shows the upper layer taken by a trench with an isolation layer. One upper contact and one lower contact FIG. 4 shows a third substrate on which an element with an electrical connection is present, FIG. 6 shows that a thin film is polished from below and a trench is formed on the lower surface. The trench is on the one hand a first lateral shield in the upper layer The second contacting the element and, on the other hand, the lower contact of the element 1 shows a substrate. Isolation layers on the sidewalls of the trench and the lower surface of the substrate It has. FIG. 7 shows the state after the auxiliary layer and the lower shield element have been applied to the lower surface. Showing a first substrate, FIG. 8 shows two bonded substrates arranged one above the other.   In the first embodiment, the first substrate 1 is made of, for example, single crystal silicon or III- Non-thinned semiconductor having one or more elements comprising a group V semiconductor It is a body disk. The first substrate 1 has, for example, a layer (FIG. 1) on its upper layer. Implanted around insulating, which may contain transistor or intermetallic oxide Including a circuit structure consisting of a plurality of metal and / or semiconductor layers But this is more detailed Is not shown. The area of this circuit structure is indicated by S. Elementary The child has electrical contacts and connections. Upper contact K1, lower The side contact K2 and the electrical connection E are shown, for example, in FIG. Elementary A first lateral shield element made of metal when the child is to be shielded; The component A1a surrounds the circuit structure S. This shield element At the location of the electrical connection E, the first lateral shield element A1a Are interrupted to avoid electrical contact to the electrical connection E . The first lateral shield element A1a is formed simultaneously with the circuit structure. , And thus consist of the same metal as the metal part of the circuit structure.   On the upper surface of the substrate 1, the upper auxiliary layer H1 and the upper horizontal The opposite shield element A2a is attached (FIG. 2). For this, for example, spa First, a first layer is formed by sputtering. The first layer has a metal surface. A material that facilitates wetting and is, for example, 100 nm thick, such as Ti or Ti Formed from N. Subsequently, for example, sputtering by electron beam or A second layer of metal is deposited on the first layer by evaporation. The second layer is an example For example, containing copper, tin, gallium, nickel or tungsten and ２2 μm. Second layer When using a metal that wets the surface perfectly without the upper auxiliary layer H1, The upper auxiliary layer H1 can be omitted. When using tin, the upper auxiliary layer H An additional auxiliary layer can be provided which lies above one. This layer is the upper complement Formed like auxiliary layer H1 and contains, for example, copper and is, for example, 20 nm thick .   In a second embodiment, a substrate 1 'having at least one element, The contact K1 ', the lower contact K2', and the electrical connecting portion E ' It is provided similarly to the embodiment (FIG. 3). Substrate 1 ' A mask (not shown) is applied. Hotlac mask is anisotropic etching For example, in plasma etching, etching is performed to form a trench V '. Used as a mask. Trench V 'laterally surrounds the device. Electrical Above the typical connection E ', the trench V' has an interruption U (FIG. 3).   Trench V 'continues above electrical connection E' (not shown), In this case, the bottom of the trench V 'does not reach the electrical connection E' at this point, Make sure that the insulating material completely surrounds the electrical connection E '. Both are within the framework of the present invention.   An upper auxiliary layer H1 'on the surface of the substrate 1', and an upper horizontal layer made of metal thereon Shield element A 2a 'and the first lateral shield element A1a' are applied (FIG. 4) . For this purpose, a first layer and a second layer are formed, analogously to the embodiment of FIG. Is done. By anisotropic etching, using a photolac mask (not shown) On the other hand, portions of the first and second layers that do not cover the element are removed. And on the other hand the contact K1 'is electrically insulated. This allows the upper Auxiliary layer H1 ', upper horizontal shield element A2a' and first side Is generated.   In a third embodiment, a substrate 1 "having at least one element, The contact K1 ", the lower contact K2" and the electrical connection E "are It is provided similarly to the case of the second embodiment (FIG. 5). Substrate 1 " A track mask (not shown) is applied. Hotlac mask is anisotropic In order to form a trench V ″ in etching, for example plasma etching Used as an etching mask. Trench V "surrounds the device laterally And reaches the electrical connection above the electrical connection E '. This is more Prevents deep etching and thereby acts as an etch stop. Trench After the formation of V ″, an isolation layer is deposited on the surface and a photolithographic mask (see FIG. (Not shown) using anisotropic etching. This Thereby, an isolation layer is formed. This layer comprises the sidewalls of trench V "and It covers the electrical connection E ″.   Subsequently, as in the second embodiment, the upper auxiliary layer H1 ″ and the upper horizontal layer Directional shield element A2a "and first lateral shield element A1 A process for manufacturing a ″ is performed.   After manufacturing the upper horizontal shield element A2a ″ on the upper surface, It is essential to attach the plate 1 to a support and subsequently thinly grind the underside of the substrate 1. It is in the frame of Ming. For example, for sputtering on the lower surface where the substrate 1 occurs Therefore, an insulating material such as SiOTwoIs applied and the lower surface is completely covered Is done. Subsequently, a photolac mask (not shown) is applied to the lower surface. Be worn. Hotlac mask is used for anisotropic etching, for example, plasma etching. Used as an etching mask to form trenches V1 and V2 (FIG. 6). The trench V1 has a first side shield element from below. It is formed so as to hit the contact A1a. The trench V2 is a lower contact K2. Has reached. For example, by sputtering, the entire surface is made of an insulating material, for example, SiOTwoSo that the lower surface is covered by the side surfaces of the trenches V1 and V2. And is coated with a thicker insulating material than the bottom. For anisotropic etching Therefore, the insulating material at the bottoms of trenches V1 and V2 is removed. So that trenches V1 and V2 are covered only by the sidewalls and the lower surface. 6 (FIG. 6).   Subsequently, a lower auxiliary layer H2 is formed on the lower surface of the substrate 1 and a metal is formed thereon. A second lateral shield element A1b and a lower horizontal shield element Ament A2b is applied (FIG. 7). For this purpose, for example, by sputtering First, a third layer is formed. The third layer facilitates wetting of the surface by the metal And made of a material which is, for example, 100 nm thick, for example Ti or TiN. You. Subsequently, for example by sputtering or evaporation using an electron beam On the third layer a fourth layer of metal is deposited. The fourth layer is, for example, copper, tin Containing gallium, nickel or tungsten and having a thickness of, for example, 1 to 2 μm It is. Anisotropic etching using a photolac layer (not shown) On the other hand, portions of the third and fourth layers which do not cover the element are removed. On the other hand, the lower contact K2 is electrically insulated. This allows In addition to the lower auxiliary layer H2, the lower horizontal shield element A2b and the second Side shield elements A1b, which are the upper horizontal shield elements Together with the element A2a and the first lateral shield element A1a, A shield structure is formed. In the fourth layer, the isolation part I If a metal is used that wets the surface of the surface perfectly, the lower auxiliary layer H2 can be omitted. Can be. If tin is used, the additional auxiliary existing above the lower auxiliary layer H2 Layers can be applied. This layer is formed like the lower auxiliary layer H2 and It contains, for example, copper and is, for example, 20 nm thick. Trench V1 on side wall It is advantageous if it is only covered by an isolation layer. Because this The first side shield element A1a and the second side shield element And electrical contact is made between the shield A and the shield This is because the unified voltage potential of the tea is guaranteed.   Another embodiment is the same as the substrate 1 'of the second embodiment and the substrate 1 "of the third embodiment. Obtained from similar methods.   In order to manufacture a three-dimensional circuit device, two substrates 1a and 1b are arranged vertically. (FIG. 8). The substrate 1a is, like the embodiment shown in FIG. Electrical contact K1*, Lower electrical contact K2*, Electrical connection E* , The first lateral shield element A1a*, Second side shield element A1b*, Upper horizontal shield element A2a*, The lower horizontal sea Field element A2 b*, Isolation section I*, Upper auxiliary layer H1*And the lower auxiliary layer H1*With are doing. The board 1b is similar to the embodiment shown in FIG. Tact K1**, Lower electrical contact K2**, Electrical connection E*, Iso Translation section I**And the lower auxiliary layer H1**have. Metal layer (shown No) is the auxiliary layer H1**Is coated. This substrate is a contact K2**Kon Tact K1*It is arranged so that it may be electrically connected to. Metal layer and top Side horizontal shield elements A2a are soldered together, The substrates 1a and 1b are fixedly connected.   Different for the metal layer and for the metal of the upper shield element A2a It is advantageous to use a suitable metal, in which case the alloy of these metals is at least one Has a melting temperature that is above the melting temperature of the metal. In this case, the substrates 1a and The connection of 1b means that one metal is solid and the other metal is liquid, This is done by heating to a temperature below the melting temperature of the alloy, where the more metal mixes. This This is due to the relatively high melting temperature of the alloy resulting in hardening. Become. Thereby, the upper shield element A2a*The metal of the substrate 1 Serves for a firm connection of a and 1b.   The lower side of the substrate 1a is connected to the lower side of the substrate 1b, or Connecting the upper side of the substrate 1a to the upper side of the substrate 1b is within the scope of the present invention. rear In the case of the user, the upper horizontal direction is used when the substrates 1a and 1b are joined together on the upper side of the substrate 1b. Shield structure A2a*It is advantageous to provide a metal layer You.   Connecting more than two substrates into one stack is within the framework of the invention .   At least one thin layer, such as the substrate of the embodiment shown in FIG. 1 or FIG. It is within the framework of the present invention to incorporate an unsubstituted substrate into the stack.   The bonding of various substrates is described, for example, in Y. Hayashi et al, Symp. on VLSI Techn. (19 90) Performing by another method such as the adhesive layer described on pages 95-96. Is within the framework of the present invention.

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年３月２日（１９９９．３．２） 【補正内容】 請求の範囲 １．複数の素子を有する集積回路装置であって、 少なくとも１つの素子が金属性のシールドストラクチャによって取り囲まれて おり、 前記素子は半導体材料から成る基板（１）の上側の層に配置されており、 前記シールドストラクチャは側方のシールドエレメント（Ａ１ａおよびＡ１ｂ ）、上側のシールドエレメント（Ａ２ａ）および下側の水平方向のシールドエレ メント（Ａ２ｂ）を含んでいる 前記側方のシールドエレメント（Ａ１ａおよびＡ１ｂ）は少なくとも部分的に 基板（１）に配置されておりかつ該基板（１）とはアイソレーション部（Ｉ）に よって分離されている 前記集積回路装置。 ２．前記シールドストラクチャは前記素子を、該素子のコンタクト（Ｋ１，Ｋ２ ）および／または電気的な接続部（Ｅ）を取り囲む領域を除いて完全に取り囲ん でいる 請求項１記載の集積回路装置。 ３．素子の少なくとも１つは、バイポーラトランジスタ、ＧａＡｓトランジスタ 、ＨＥＭＴ、ＭＥＳＦＥＴ、サイリスタ、ＣＭＯＳロジック、バイポーラ・ロジ ック、ＥＣＬから成るグループに属している 請求項１または２項記載の集積回路装置。 ４．素子が相並んでかつ上下に配置されている 請求項１から３までのいずれか１項記載の集積回路装置。 ５．素子を有している基板がスタック体として上下に配置されており、 シールドストラクチャによって取り囲まれるそれぞれの素子は絶縁層によって 該シールドストラクチャから分離されており、 前記シールドストラクチャはそれぞれの基板内に側方のシールドエレメント（ Ａ１ａおよびＡ１ｂ）および隣接する基板間に水平方向のシールドエレメント（ Ａ２ａおよびＡ２ｂ）を含んでおり、 前記側方のシールドエレメント（Ａ１ａおよびＡ１ｂ）および水平方向のシー ルドエレメント（Ａ２ａおよびＡ２ｂ）は絶縁性の領域によって中断され、素子 のコンタクト（Ｋ１，Ｋ２）および電気的な接続部（Ｅ）を取り囲む領域は、前 記側方のシールドエレメント（Ａ１ａおよびＡ１ｂ）および水平方向のシールド エレメント（Ａ２ａおよびＡ２ｂ）を中断する絶縁性の領域に属する 請求項４記載の集積回路装置。 ６．それぞれの基板の両方の表面に、前記水平方向のシールドエレメント（Ａ２ ａおよびＡ２ｂ）および基板に含まれている素子のコンタクト（Ｋ１，Ｋ２ ）の部分が存在している 請求項５記載の集積回路装置。 ７．基板の素子の間の電気的な接続部（Ｅ）を取り囲む絶縁性の領域は金属間酸 化物を含んでいる 請求項５または６記載の集積回路装置。 ８．異なった基板の素子間のコンタクト（Ｋ１，Ｋ２）を取り囲む絶縁性の領域 は間隙である 請求項７から９までのいずれか１項記載の集積回路装置。 ９．金属間酸化物によって相互に絶縁されている、素子のスイッチングストラク チャはそれぞれの基板の一方の表面に境を接しており、 基板の一部である層は相対向する表面に境を接しており、 基板の一部でありかつ相対向する表面に境を接している層は、それが絶縁性で ない場合には、表面が絶縁性の層によって被覆される 請求項６から８までのいずれか１項記載の集積回路装置。 10．前記側方のシールドエレメント（Ａ１ａおよびＡ１ｂ）は２つの金属成分の 合金を含んでおり、該２つの金属成分について処理温度において一方は液体であ りかつ他方は固体でありかつ固体の成分が液体の成分に溶け、このために混合物 が硬化されることになる 請求項５から９までのいずれか１項記載の集積回路装置。 11．異なった基板の素子間の少なくとも１つの水平方向のシールドエレメント（ Ａ２ａおよびＡ２ｂ）および少なくとも１つのコンタクト（Ｋ１またはＫ２）は 隣接する基板間の堅牢な結合を形成するために、２つの金属成分の合金を含んで おり、該２つの金属成分について処理温度において一方は液体でありかつ他方は 固体でありかつ固体の成分が液体の成分に溶け、このために混合物が硬化される ことになる請求項５から１０までのいずれか１項記載の集積回路装置。 12．複数の素子を有する集積回路装置を製造するための方法であって、 素子を半導体材料から成る基板（１）の上側の層に生成し、 少なくとも１つの素子を金属性のシールドストラクチャによって取り囲み、 該シールドストラクチャに対して、側方のシールドエレメント（Ａ１ａおよび Ａ１ｂ）、上側のシールドエレメント（Ａ２ａ）および下側の水平方向のシール ドエレメント（Ａ２ｂ）を生成し、 前記側方のシールドエレメント（Ａ１ａおよびＡ１ｂ）を少なくとも部分的に 前記基板（１）中に生成し、 該側方のシールドエレメント（Ａ１ａおよびＡ１ｂ）を前記基板（１）から分 離するアイソレーション部（Ｉ）を生成する 集積回路装置の製造方法。 13．前記シールドストラクチャを、該シールドストラクチャが当該素子のコンタ クト（Ｋ１，Ｋ２）および／または電気的な接続部（Ｅ）を取り囲む領域を除い て当該素子を完全に取り囲む 請求項１２記載の方法。 14．基板の上表面を金属層によって被覆し、 該金属層の一部をコンタクト（Ｋ１）のコンタクト面の回りで腐食除去して、 該コンタクト（Ｋ１）がその他残っている金属層から電気的に絶縁されるように することによって、金属層から上側の水平方向のシールドエレメント（Ａ２ａ） を生成し、 基板の上側を支持体上に接着し、 基板を下方から薄く研磨し、 基板の下表面に、第１のトレンチ（Ｖ１）および第２のトレンチ（Ｖ２）を生 成しかつ該トレンチの側壁並びに基板の下表面にアイソレーション部（Ｉ）を備 え、 前記第２のトレンチ（Ｖ２）が該基板内に存在するコンタクト（Ｋ２）まで達 するようにし、 前記第１のトレンチ（Ｖ１）および第２のトレンチ（Ｖ２）並びに基板の下表 面に金属を充填または被 覆し、 前記第２のトレンチ（Ｖ２）に金属を充填または被覆することによって、当該 素子のコンタクト（Ｋ２）が表面に通じるようにし、 前記第１のトレンチ（Ｖ１）に金属を充填または被覆することによって、当該 素子が中断部を除いて、側方が金属層によって完全に取り囲まれているようにな り、かつ下側の側方のシールドエレメント（Ａ１ｂ）が生じるようにし、 少なくとも、基板の素子間の電気的な接続部（Ｅ）の領域で、前記側方のシー ルドエレメント（Ａ１ａおよびＡ１ｂ）の金属層の中断部を形成して、これら金 属層とこれら電気的な接続部（Ｅ）との間の電気的なコンタクトが回避されるよ うにし、 金属によって被覆された、基板の下側の表面を前記コンタクト（Ｋ２）のコン タクト面の回りで、基板の絶縁性の領域が実現されるように深さに腐食除去する 請求項１２または１３記載の集積回路装置の製造方法。 15．基板の上表面を金属層によって被覆する前に、上側のトレンチ（Ｖ’または Ｖ”）を生成する 請求項１４記載の方法。 16．上側のトレンチ（Ｖ’）が素子を側方で取り囲み、 前記上側のトレンチ（Ｖ’）は電気的な接続部（Ｅ）の上側で中断されており 、 前記上側のトレンチ（Ｖ’）は基板の導電性の領域までは達しず、 第１のトレンチ（Ｖ１）は、それが前記上側のトレンチ（Ｖ’）に当たるよう に付けられるようにする 請求項１５記載の方法。 17．上側のトレンチ（Ｖ”）が素子を側方で取り囲み、 前記上側のトレンチ（Ｖ”）は電気的な接続部（Ｅ）の上側で該電気的な接続 部まで達しており、 前記上側のトレンチ（Ｖ”）は絶縁性の層を備え、 第１のトレンチ（Ｖ１）は、それが前記上側のトレンチ（Ｖ”）に当たるよう に付けられるようにする 請求項１５記載の方法。 18．前記第１のトレンチ（Ｖ１）および第２のトレンチ（Ｖ２）および上側のト レンチ（Ｖ”）に金属を充填または被覆する前にかつ基板の表面に金属を被覆す る前に、付加的な層を、金属が引き続いて塗布される個所に被着し、該付加層は 金属の一層良好な固着に役立ちかつ金属の、前記コンタクト（Ｋ１，Ｋ２）への 拡散を妨げるようにする 請求項１２から１７までのいずれか１項記載の方法。 19．複数の基板を１つのスタック体に固定連結し、 前記第２のトレンチ（Ｖ２）および／またはコンタクト（Ｋ１）を、一方の基 板の第２のトレンチ（Ｖ２）および／またはコンタクト（Ｋ１）が基板をスタッ ク体に接合する際に、隣接する基板の対応する第２のトレンチ（Ｖ２）および／ またはコンタクト（Ｋ１）に当たるように配置する 請求項１２から１８までのいずれか１項記載の方法。 20．基板の結合のために、２つの隣接する基板の表面の金属を異なって選択し、 ２つの隣接する基板の表面の異なった金属の合金が、少なくとも一方の金属の 融解温度の上にある融解温度を有しており、 隣接する基板の結合を、一方の金属が固体でありかつ他方の金属が液体である 、合金の融解温度の下方の温度に加熱することによって行い、これにより金属が 混合され、合金の比較的高い融解温度のために結果的に硬化が生じるようにする 請求項１９記載の方法。[Procedure of Amendment] Article 184-8, Paragraph 1 of the Patent Act [Submission date] March 2, 1999 (1999.3.2) [Correction contents]                                The scope of the claims 1. An integrated circuit device having a plurality of elements,   At least one element is surrounded by a metallic shield structure Yes,   Said element is arranged in a layer above a substrate (1) of semiconductor material;   The shield structure is provided with lateral shield elements (A1a and A1b). ), Upper shield element (A2a) and lower horizontal shield element Containment (A2b)   The lateral shield elements (A1a and A1b) are at least partially It is disposed on the substrate (1) and is separated from the substrate (1) by an isolation portion (I). Thus separated   The integrated circuit device. 2. The shield structure connects the element to the contacts (K1, K2) of the element. ) And / or completely surrounding the area surrounding the electrical connection (E) Out   The integrated circuit device according to claim 1. 3. At least one of the elements is a bipolar transistor or a GaAs transistor. , HEMT, MESFET, thyristor, CMOS logic, bipolar logic Belongs to the group consisting of   The integrated circuit device according to claim 1. 4. Elements are arranged side by side and one above the other   The integrated circuit device according to claim 1. 5. Substrates having elements are arranged vertically as a stack,   Each element surrounded by the shield structure is Separated from the shield structure,   Said shield structures are provided in each substrate with lateral shield elements ( A1a and A1b) and a horizontal shield element between adjacent substrates ( A2a and A2b),   The side shield elements (A1a and A1b) and the horizontal The field elements (A2a and A2b) are interrupted by insulating regions and the elements The area surrounding the contacts (K1, K2) and the electrical connection (E) is Lateral shield elements (A1a and A1b) and horizontal shield Belongs to the insulating region interrupting the elements (A2a and A2b)   The integrated circuit device according to claim 4. 6. The horizontal shield elements (A2 a and A2b) and the contacts (K1, K2) of the elements contained in the substrate. ) Part exists   The integrated circuit device according to claim 5. 7. The insulating region surrounding the electrical connection (E) between the elements of the substrate is an intermetallic acid. Contains   The integrated circuit device according to claim 5. 8. Insulating area surrounding contacts (K1, K2) between elements on different substrates Is a gap   The integrated circuit device according to any one of claims 7 to 9. 9. Device switching structures insulated from each other by intermetallic oxides The cha borders one surface of each substrate,   The layers that are part of the substrate are bounded by opposing surfaces,   The layer that is part of the substrate and borders the opposing surface is If not, the surface is covered by an insulating layer   The integrated circuit device according to claim 6. Ten. Said side shield elements (A1a and A1b) are composed of two metallic components. Alloys, one of which is liquid at the processing temperature for the two metal components. And the other is solid and the solid component dissolves in the liquid component, Will be cured   The integrated circuit device according to claim 5. 11． At least one horizontal shield element between elements of different substrates ( A2a and A2b) and at least one contact (K1 or K2) Including an alloy of two metal components to form a robust bond between adjacent substrates One at the processing temperature for the two metal components is liquid and the other is The solid and solid components dissolve in the liquid components, which hardens the mixture The integrated circuit device according to any one of claims 5 to 10, wherein 12． A method for manufacturing an integrated circuit device having a plurality of elements, comprising:   Forming an element in an upper layer of a substrate (1) of semiconductor material;   Surrounding at least one element with a metallic shield structure;   With respect to the shield structure, side shield elements (A1a and A1b), upper shield element (A2a) and lower horizontal seal Element (A2b),   At least partially arranging said lateral shield elements (A1a and A1b); Formed in said substrate (1),   The side shield elements (A1a and A1b) are separated from the substrate (1). Generate isolation part (I) to separate   A method for manufacturing an integrated circuit device. 13. The shield structure is used as the contour of the element. Excluding the area surrounding the electrical connection (E) and / or the electrical connection (E) Completely surround the element   The method according to claim 12. 14. Covering the upper surface of the substrate with a metal layer,   A part of the metal layer is corroded and removed around the contact surface of the contact (K1), So that the contact (K1) is electrically insulated from other remaining metal layers The upper horizontal shield element (A2a) from the metal layer. Produces   Glue the upper side of the substrate on the support,   Polish the substrate thinly from below,   A first trench (V1) and a second trench (V2) are formed on the lower surface of the substrate. And an isolation portion (I) on the side wall of the trench and the lower surface of the substrate. e,   The second trench (V2) reaches the contact (K2) present in the substrate; So that   The first and second trenches (V1) and (V2) and the substrate Fill or cover the surface with metal Overturn,   By filling or covering the second trench (V2) with metal, So that the contact (K2) of the element communicates with the surface,   By filling or covering the first trench (V1) with metal, The element is completely surrounded on all sides by the metal layer, except for interruptions. And the lower side shield element (A1b) is generated,   At least in the region of the electrical connection (E) between the elements of the substrate, the lateral sheet Forming interruptions in the metal layers of the field elements (A1a and A1b) Electrical contact between the metal layer and these electrical connections (E) is avoided. Sea urchin,   The lower surface of the substrate, coated with metal, is contacted with the contact (K2). Corrosion removal to a depth around the tact surface to achieve an insulating area of the substrate   A method for manufacturing an integrated circuit device according to claim 12. 15． Before the upper surface of the substrate is covered with a metal layer, the upper trench (V 'or V ")   The method according to claim 14. 16． An upper trench (V ') laterally surrounding the device,   The upper trench (V ') is interrupted above the electrical connection (E). ,   The upper trench (V ') does not reach the conductive region of the substrate,   The first trench (V1) is such that it hits the upper trench (V ') To be attached to   The method of claim 15. 17． The upper trench (V ") laterally surrounds the device,   The upper trench (V ") is located above the electrical connection (E). Department,   Said upper trench (V ") comprises an insulating layer;   The first trench (V1) is such that it hits the upper trench (V ") To be attached to   The method of claim 15. 18． The first trench (V1) and the second trench (V2) and the upper trench Before filling or coating the wrench (V ") with metal and coating the surface of the substrate with metal Before the application, an additional layer is applied where the metal is to be subsequently applied, Helps better fixation of the metal and attaches the metal to the contacts (K1, K2) Try to prevent spread   The method according to any one of claims 12 to 17. 19. A plurality of substrates are fixedly connected to one stack body,   The second trench (V2) and / or the contact (K1) are A second trench (V2) and / or contact (K1) of the plate stabilizes the substrate. A second trench (V2) of the adjacent substrate and / or Or arrange so as to hit the contact (K1)   A method according to any one of claims 12 to 18. 20. Differently select the metal on the surface of two adjacent substrates for bonding of the substrates,   An alloy of different metals on the surface of two adjacent substrates may Has a melting temperature that is above the melting temperature;   Bonding of adjacent substrates, one metal is solid and the other metal is liquid By heating to a temperature below the melting temperature of the alloy, whereby the metal Mixed, resulting in hardening due to the relatively high melting temperature of the alloy   The method according to claim 19.

Claims (1)

【特許請求の範囲】 １．複数の素子を有する集積回路装置であって、 少なくとも１つの素子が金属性のシールドストラクチャによって取り囲まれて おり、 該シールドストラクチャは側方のシールドエレメント（Ａ１ａおよびＡ１ｂ） 、上側のシールドエレメント（Ａ２ａ）および下側の水平方向のシールドエレメ ント（Ａ２ｂ）を含んでいる 集積回路装置。 ２．複数の素子を有する集積回路装置であって、 少なくとも１つの素子が金属性のシールドストラクチャによって取り囲まれて おり、 該シールドストラクチャは、それがファラデー・ケージのように作用するよう になっている 集積回路装置。 ３．複数の素子を有する集積回路装置であって、 少なくとも１つの素子が金属性のシールドストラクチャによって取り囲まれて おり、 該シールドストラクチャは、一部が素子の形成の後にまた一部が素子の形成の 期間に製造可能である 集積回路装置。 ４．複数の素子を有する集積回路装置であって、 少なくとも１つの素子が金属性のシールドストラクチャによって取り囲まれて おり、 該シールドストラクチャは、錫のような低い融解温度を有している金属から製 造可能である 集積回路装置。 ５．素子の少なくとも１つは、バイポーラトランジスタ、ＧａＡｓトランジスタ 、ＨＥＭＴ、ＭＥＳＦＥＴ、サイリスタ、ＣＭＯＳロジック、バイポーラ・ロジ ック、ＥＣＬから成るグループに属している 請求項１から４までのいずれか１項記載の集積回路装置。 ６．素子が相並んでかつ上下に配置されている 請求項１から５までのいずれか１項記載の集積回路装置。 ７．素子を有している基板がスタック体として上下に配置されており、 シールドストラクチャによって取り囲まれるそれぞれの素子は絶縁層によって 該シールドストラクチャから分離されており、 前記シールドストラクチャはそれぞれの基板内に側方のシールドエレメント（ Ａ１ａおよびＡ１ｂ）および隣接する基板間に水平方向のシールドエレメント（ Ａ２ａおよびＡ２ｂ）を含んでおり、 前記側方のシールドエレメント（Ａ１ａおよびＡ１ｂ）および水平方向のシー ルドエレメント（Ａ２ａおよびＡ２ｂ）は絶縁性の領域によって中断され、素子 のコンタクト（Ｋ１，Ｋ２）および電気的な接 続部（Ｅ）を取り囲む領域は、前記側方のシールドエレメント（Ａ１ａおよびＡ １ｂ）および水平方向のシールドエレメント（Ａ２ａおよびＡ２ｂ）を中断する 絶縁性の領域に属する 請求項６記載の集積回路装置。 ８．それぞれの基板の両方の表面に、前記水平方向のシールドエレメント（Ａ２ ａおよびＡ２ｂ）および基板に含まれている素子のコンタクト（Ｋ１，Ｋ２）の 部分が存在している 請求項７記載の集積回路装置。 ９．基板の素子の間の電気的な接続部（Ｅ）を取り囲む絶縁性の領域は金属間酸 化物を含んでいる 請求項７または８記載の集積回路装置。 10．異なった基板の素子間のコンタクト（Ｋ１，Ｋ２）を取り囲む絶縁性の領域 は間隙である 請求項７から９までのいずれか１項記載の集積回路装置。 11．金属間酸化物によって相互に絶縁されている、素子のスイッチングストラク チャはそれぞれの基板の一方の表面に境を接しており、 基板の一部である層は相対向する表面に境を接しており、 基板の一部でありかつ相対向する表面に境を接している層は、それが絶縁性で ない場合には、表面が絶縁性の層によって被覆される 請求項８から１０までのいずれか１項記載の集積回路装置。 12．前記側方のシールドエレメント（Ａ１ａおよびＡ１ｂ）は２つの金属成分の 合金を含んでおり、該２つの金属成分について処理温度において一方は液体であ りかつ他方は固体でありかつ固体の成分が液体の成分に溶け、このために混合物 が硬化されることになる 請求項７から１１までのいずれか１項記載の集積回路装置。 13．異なった基板の素子間の少なくとも１つの水平方向のシールドエレメント（ Ａ２ａおよびＡ２ｂ）および少なくとも１つのコンタクト（Ｋ１またはＫ２）は 隣接する基板間の堅牢な結合を形成するために、２つの金属成分の合金を含んで おり、該２つの金属成分について処理温度において一方は液体でありかつ他方は 固体でありかつ固体の成分が液体の成分に溶け、このために混合物が硬化される ことになる請求項７から１２までのいずれか１項記載の集積回路装置。 14．複数の素子を有する集積回路装置を製造するための方法であって、 少なくとも１つの素子を金属性のシールドストラクチャによって取り囲み、 該シールドストラクチャに対して、側方のシールド エレメント（Ａ１ａおよびＡ１ｂ）、上側のシールドエレメント（Ａ２ａ）およ び下側の水平方向のシールドエレメント（Ａ２ｂ）を生成する 集積回路装置の製造方法。 15．複数の素子を有する集積回路装置を製造するための方法であって、 少なくとも１つの素子を金属性のシールドストラクチャによって取り囲み、 該シールドストラクチャを、それがファラデー・ケージのように作用するよう に生成する 集積回路装置の製造方法。 16．複数の素子を有する集積回路装置を製造するための方法であって、 少なくとも１つの素子を金属性のシールドストラクチャによって取り囲み、 該シールドストラクチャを、素子の少なくとも大部分の形成の後に生成する 集積回路装置の製造方法。 17．複数の素子を有する集積回路装置を製造するための方法であって、 少なくとも１つの素子を金属性のシールドストラクチャによって取り囲み、 該シールドストラクチャは、錫のような低い融解温度を有している金属から製 造可能である 集積回路装置の製造方法。 18．基板の上表面を金属層によって被覆し、 該金属層の一部をコンタクト（Ｋ１）のコンタクト面の回りで腐食除去して、 該コンタクト（Ｋ１）がその他残っている金属層から電気的に絶縁されるように することによって、金属層から上側の水平方向のシールドエレメント（Ａ２ａ） を生成し、 基板の上側を支持体上に接着し、 基板を下方から薄く研磨し、 基板の下表面に、第１のトレンチ（Ｖ１）および第２のトレンチ（Ｖ２）を生 成しかつ該トレンチの側壁並びに基板の下表面にアイソレーション部（Ｉ）を備 え、 前記第２のトレンチ（Ｖ２）が該基板内に存在するコンタクト（Ｋ２）まで達 するようにし、 前記第１のトレンチ（Ｖ１）および第２のトレンチ（Ｖ２）並びに基板の下表 面に金属を充填または被覆し、 前記第２のトレンチ（Ｖ２）に金属を充填または被覆することによって、当該 素子のコンタクト（Ｋ２）が表面に通じるようにし、 前記第１のトレンチ（Ｖ１）に金属を充填または被覆することによって、当該 素子が中断部を除いて、側方が金属層によって完全に取り囲まれているようにな り、かつ下側の側方のシールドエレメント（Ａ１ｂ）が生じるようにし、 少なくとも、基板の素子間の電気的な接続部（Ｅ）の領域で、前記側方のシール ドエレメント（Ａ１ａおよびＡ１ｂ）の金属層の中断部を形成して、これら金属 層とこれら電気的な接続部（Ｅ）との間の電気的なコンタクトが回避されるよう にし、 金属によって被覆された、基板の下側の表面を前記コンタクト（Ｋ２）のコン タクト面の回りで、基板の絶縁性の領域が実現されるように深さに腐食除去する 請求項８および１０記載の集積回路装置の製造方法。 19．基板の上表面を金属層によって被覆する前に、上側のトレンチ（Ｖ’または Ｖ”）を生成する 請求項１８記載の方法。 20．上側のトレンチ（Ｖ’）が素子を側方で取り囲み、 前記上側のトレンチ（Ｖ’）は電気的な接続部（Ｅ）の上側で中断されており 、 前記上側のトレンチ（Ｖ’）は基板の導電性の領域までは達しず、 第１のトレンチ（Ｖ１）は、それが前記上側のトレンチ（Ｖ’）に当たるよう に付けられるようにする 請求項１９記載の方法。 21．上側のトレンチ（Ｖ”）が素子を側方で取り囲み 前記上側のトレンチ（Ｖ”）は電気的な接続部（Ｅ）の上側で該電気的な接続 部まで達しており、 前記上側のトレンチ（Ｖ”）は絶縁性の層を備え、 第１のトレンチ（Ｖ１）は、それが前記上側のトレンチ（Ｖ”）に当たるよう に付けられるようにする請求項１９記載の方法。 22．前記第１のトレンチ（Ｖ１）および第２のトレンチ（Ｖ２）および上側のト レンチ（Ｖ”）に金属を充填または被覆する前にかつ基板の表面に金属を被覆す る前に、付加的な層を、金属が引き続いて塗布される個所に被着し、該付加層は 金属の一層良好な固着に役立ちかつ金属の、前記コンタクト（Ｋ１，Ｋ２）への 拡散を妨げるようにする 請求項１４から２１までのいずれか１項記載の方法。 23．複数の基板を１つのスタック体に固定連結し、 前記第２のトレンチ（Ｖ２）および／またはコンタクト（Ｋ１）を、一方の基 板の第２のトレンチ（Ｖ２）および／またはコンタクト（Ｋ１）が基板をスタッ ク体に接合する際に、隣接する基板の対応する第２のトレンチ（Ｖ２）および／ またはコンタクト（Ｋ１）に当たるように配置する 請求項１４から２２までのいずれか１項記載の方法。 24．基板の結合のために、２つの隣接する基板の表面 の金属を異なって選択し、 ２つの隣接する基板の表面の異なった金属の合金が、少なくとも一方の金属の融 解温度の上にある融解温度を有しており、 隣接する基板の結合を、一方の金属が固体でありかつ他方の金属が液体である、 合金の融解温度の下方の温度に加熱することによって行い、これにより金属が混 合され、合金の比較的高い融解温度のために結果的に硬化が生じるようにする 請求項２３記載の方法。[Claims] 1. An integrated circuit device having a plurality of elements,   At least one element is surrounded by a metallic shield structure Yes,   The shield structure is a side shield element (A1a and A1b) , The upper shield element (A2a) and the lower horizontal shield element (A2b)   Integrated circuit device. 2. An integrated circuit device having a plurality of elements,   At least one element is surrounded by a metallic shield structure Yes,   The shield structure allows it to act like a Faraday cage It has become   Integrated circuit device. 3. An integrated circuit device having a plurality of elements,   At least one element is surrounded by a metallic shield structure Yes,   The shield structure is partially formed after element formation and partially formed after element formation. Can be manufactured in period   Integrated circuit device. 4. An integrated circuit device having a plurality of elements,   At least one element is surrounded by a metallic shield structure Yes,   The shield structure is made from a metal having a low melting temperature, such as tin. Can be built   Integrated circuit device. 5. At least one of the elements is a bipolar transistor or a GaAs transistor. , HEMT, MESFET, thyristor, CMOS logic, bipolar logic Belongs to the group consisting of   The integrated circuit device according to claim 1. 6. Elements are arranged side by side and one above the other   The integrated circuit device according to claim 1. 7. Substrates having elements are arranged vertically as a stack,   Each element surrounded by the shield structure is Separated from the shield structure,   Said shield structures are provided in each substrate with lateral shield elements ( A1a and A1b) and a horizontal shield element between adjacent substrates ( A2a and A2b),   The side shield elements (A1a and A1b) and the horizontal The field elements (A2a and A2b) are interrupted by insulating regions and the elements Contacts (K1, K2) and electrical contacts The area surrounding the connection (E) is defined by the side shield elements (A1a and A1a). 1b) and interrupt horizontal shield elements (A2a and A2b) Belongs to the insulating area   The integrated circuit device according to claim 6. 8. The horizontal shield elements (A2 a and A2b) and the contacts (K1, K2) of the elements contained in the substrate. Part exists   The integrated circuit device according to claim 7. 9. The insulating region surrounding the electrical connection (E) between the elements of the substrate is an intermetallic acid. Contains   The integrated circuit device according to claim 7. Ten. Insulating area surrounding contacts (K1, K2) between elements on different substrates Is a gap   The integrated circuit device according to any one of claims 7 to 9. 11． Device switching structures insulated from each other by intermetallic oxides The cha borders one surface of each substrate,   The layers that are part of the substrate are bounded by opposing surfaces,   The layer that is part of the substrate and borders the opposing surface is If not, the surface is covered by an insulating layer   The integrated circuit device according to any one of claims 8 to 10. 12． Said side shield elements (A1a and A1b) are composed of two metallic components. Alloys, one of which is liquid at the processing temperature for the two metal components. And the other is solid and the solid component dissolves in the liquid component, Will be cured   The integrated circuit device according to any one of claims 7 to 11. 13. At least one horizontal shield element between elements of different substrates ( A2a and A2b) and at least one contact (K1 or K2) Including an alloy of two metal components to form a robust bond between adjacent substrates One at the processing temperature for the two metal components is liquid and the other is The solid and solid components dissolve in the liquid components, which hardens the mixture The integrated circuit device according to any one of claims 7 to 12, wherein: 14. A method for manufacturing an integrated circuit device having a plurality of elements, comprising:   Surrounding at least one element with a metallic shield structure;   Side shield against the shield structure Element (A1a and A1b), upper shield element (A2a) and The horizontal shield element (A2b) below and below   A method for manufacturing an integrated circuit device. 15． A method for manufacturing an integrated circuit device having a plurality of elements, comprising:   Surrounding at least one element with a metallic shield structure,   The shield structure so that it acts like a Faraday cage Generate   A method for manufacturing an integrated circuit device. 16． A method for manufacturing an integrated circuit device having a plurality of elements, comprising:   Surrounding at least one element with a metallic shield structure,   Producing the shield structure after forming at least a majority of the device   A method for manufacturing an integrated circuit device. 17． A method for manufacturing an integrated circuit device having a plurality of elements, comprising:   Surrounding at least one element with a metallic shield structure;   The shield structure is made from a metal having a low melting temperature, such as tin. Can be built   A method for manufacturing an integrated circuit device. 18． Covering the upper surface of the substrate with a metal layer,   A part of the metal layer is corroded and removed around the contact surface of the contact (K1), So that the contact (K1) is electrically insulated from other remaining metal layers The upper horizontal shield element (A2a) from the metal layer. Produces   Glue the upper side of the substrate on the support,   Polish the substrate thinly from below,   A first trench (V1) and a second trench (V2) are formed on the lower surface of the substrate. And an isolation portion (I) on the side wall of the trench and the lower surface of the substrate. e,   The second trench (V2) reaches the contact (K2) present in the substrate; So that   The first and second trenches (V1) and (V2) and the substrate Fill or cover the surface with metal,   By filling or covering the second trench (V2) with metal, So that the contact (K2) of the element communicates with the surface,   By filling or covering the first trench (V1) with metal, The element is completely surrounded on all sides by the metal layer, except for interruptions. And the lower side shield element (A1b) is generated, At least in the region of the electrical connections (E) between the elements of the substrate, said lateral seals Forming interruptions in the metal layers of the element elements (A1a and A1b) Electrical contact between the layers and these electrical connections (E) is avoided. West,   The lower surface of the substrate, coated with metal, is contacted with the contact (K2). Corrosion removal to a depth around the tact surface to achieve an insulating area of the substrate   A method for manufacturing an integrated circuit device according to claim 8. 19. Before the upper surface of the substrate is covered with a metal layer, the upper trench (V 'or V ")   The method according to claim 18. 20. An upper trench (V ') laterally surrounding the device,   The upper trench (V ') is interrupted above the electrical connection (E). ,   The upper trench (V ') does not reach the conductive region of the substrate,   The first trench (V1) is such that it hits the upper trench (V ') To be attached to   The method according to claim 19. twenty one. Upper trench (V ") laterally surrounds the device   The upper trench (V ") is located above the electrical connection (E). Department,   Said upper trench (V ") comprises an insulating layer;   The first trench (V1) is such that it hits the upper trench (V ") 20. The method of claim 19, wherein twenty two. The first trench (V1) and the second trench (V2) and the upper trench Before filling or coating the wrench (V ") with metal and coating the surface of the substrate with metal Before the application, an additional layer is applied where the metal is to be subsequently applied, Helps better fixation of the metal and attaches the metal to the contacts (K1, K2) Try to prevent spread   A method according to any one of claims 14 to 21. twenty three. A plurality of substrates are fixedly connected to one stack body,   The second trench (V2) and / or the contact (K1) are A second trench (V2) and / or contact (K1) of the plate stabilizes the substrate. A second trench (V2) of the adjacent substrate and / or Or arrange so as to hit the contact (K1)   A method according to any one of claims 14 to 22. twenty four. For bonding substrates, the surface of two adjacent substrates Choose different metals for The alloys of the different metals on the surfaces of two adjacent substrates are capable of melting at least one metal. Has a melting temperature that is above the melting temperature; Bonding of adjacent substrates, one metal being solid and the other metal being liquid, This is done by heating to a temperature below the melting temperature of the alloy, thereby mixing the metals. To allow hardening to occur due to the relatively high melting temperature of the alloy A method according to claim 23.
JP54467198A 1997-04-17 1998-03-13 Integrated circuit device having a plurality of elements and manufacturing method thereof Expired - Lifetime JP3786429B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19716102.2 1997-04-17
DE19716102A DE19716102C2 (en) 1997-04-17 1997-04-17 Integrated circuit arrangement with several components and method for their production
PCT/DE1998/000769 WO1998048459A1 (en) 1997-04-17 1998-03-13 Integrated circuit with several components and method for the production thereof

Publications (2)

Publication Number Publication Date
JP2001517376A true JP2001517376A (en) 2001-10-02
JP3786429B2 JP3786429B2 (en) 2006-06-14

Family

ID=7826820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54467198A Expired - Lifetime JP3786429B2 (en) 1997-04-17 1998-03-13 Integrated circuit device having a plurality of elements and manufacturing method thereof

Country Status (7)

Country Link
US (1) US6597053B1 (en)
EP (1) EP0976156A1 (en)
JP (1) JP3786429B2 (en)
KR (1) KR100433870B1 (en)
DE (1) DE19716102C2 (en)
TW (1) TW405218B (en)
WO (1) WO1998048459A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853703A1 (en) 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Chip production, especially for a chip card, comprises applying metallization onto a thinned finished chip wafer, bonded to a handling wafer, for connection by vias to the chip metallization and/or circuit structure
DE10003112C1 (en) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip with all-round protection of sensitive circuit parts against access by unauthorized persons by means of shielding arrangements (shields) using an auxiliary chip
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
KR101131782B1 (en) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 Substrate for integrated modules
US8890247B2 (en) * 2012-10-15 2014-11-18 International Business Machines Corporation Extremely thin semiconductor-on-insulator with back gate contact
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
DE102016125042A1 (en) * 2015-12-28 2017-06-29 Oerlikon Surface Solutions Ag, Pfäffikon Infrared mirror with a thermally stable layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPH0770686B2 (en) * 1985-06-19 1995-07-31 日本電信電話株式会社 Complementary MIS semiconductor integrated circuit device
JPS62254459A (en) 1986-04-28 1987-11-06 Matsushita Electric Ind Co Ltd Semiconducter device and manufacture thereof
EP0316799B1 (en) * 1987-11-13 1994-07-27 Nissan Motor Co., Ltd. Semiconductor device
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
JPH06164088A (en) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd Hybrid integrated circuit device
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
EP0576773B1 (en) * 1992-06-30 1995-09-13 STMicroelectronics S.r.l. Integrated circuit entirely protected against ultraviolet rays
JPH06260596A (en) * 1993-03-04 1994-09-16 Nippon Precision Circuits Kk Integrated circuit device
US5726485A (en) * 1996-03-13 1998-03-10 Micron Technology, Inc. Capacitor for a semiconductor device
US5729047A (en) * 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
KR100285701B1 (en) * 1998-06-29 2001-04-02 윤종용 Manufacturing method and structure of trench isolation

Also Published As

Publication number Publication date
KR20010006415A (en) 2001-01-26
JP3786429B2 (en) 2006-06-14
KR100433870B1 (en) 2004-06-04
DE19716102C2 (en) 2003-09-25
US6597053B1 (en) 2003-07-22
TW405218B (en) 2000-09-11
EP0976156A1 (en) 2000-02-02
WO1998048459A1 (en) 1998-10-29
DE19716102A1 (en) 1998-10-22

Similar Documents

Publication Publication Date Title
CN101496138B (en) Metal filled through via structure for providing vertical wafer-to wafer interconnection
US5841197A (en) Inverted dielectric isolation process
JP3287346B2 (en) Semiconductor device
US7498636B2 (en) Semiconductor device and method of manufacturing the same
US20060022325A1 (en) Cap wafer, semiconductor package, and fabricating method thereof
US4141135A (en) Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier
JPH06260594A (en) Preparation of three-dimensional circuit device
TW200845318A (en) Semiconductor device and manufacturing method therefor
US7833876B2 (en) Semiconductor device having multiple element formation regions and manufacturing method thereof
JP2001517376A (en) Integrated circuit device having a plurality of elements and method of manufacturing the same
CN114365279A (en) Semiconductor device with a plurality of semiconductor chips
GB1599852A (en) Package for holding a composite semiconductor device
JPS59121871A (en) Semiconductor device
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
US6432809B1 (en) Method for improved passive thermal flow in silicon on insulator devices
JP5287768B2 (en) Semiconductor device
JPH06177242A (en) Semiconductor integrated circuit device
US4672415A (en) Power thyristor on a substrate
JPH03142869A (en) Composite-type semiconductor device
JP7447530B2 (en) Semiconductor device and semiconductor device manufacturing method
US11887910B2 (en) Electronic power module
CN117712066A (en) Semiconductor device and method for manufacturing semiconductor device
US6426242B1 (en) Semiconductor chip packaging method
JPH11307577A (en) Semiconductor device
JPS5929432A (en) High-frequency high-output transistor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term