JP2001505325A - タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 - Google Patents

タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置

Info

Publication number
JP2001505325A
JP2001505325A JP51758399A JP51758399A JP2001505325A JP 2001505325 A JP2001505325 A JP 2001505325A JP 51758399 A JP51758399 A JP 51758399A JP 51758399 A JP51758399 A JP 51758399A JP 2001505325 A JP2001505325 A JP 2001505325A
Authority
JP
Japan
Prior art keywords
result
multiplications
modular
modular exponentiation
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP51758399A
Other languages
English (en)
Inventor
ヘンドリック ダーク ローデヴァイク ホルマン
ダイク マルテン エリック ファン
ペトルス ヨハネス レオノール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2001505325A publication Critical patent/JP2001505325A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/723Modular exponentiation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002Countermeasures against attacks on cryptographic mechanisms
    • H04L9/005Countermeasures against attacks on cryptographic mechanisms for timing attacks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3006Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
    • H04L9/302Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219Countermeasures against side channel or fault attacks
    • G06F2207/7261Uniform execution, e.g. avoiding jumps, or using formulae with the same power profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computational Mathematics (AREA)
  • Signal Processing (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)
  • Complex Calculations (AREA)
  • Debugging And Monitoring (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Abstract

(57)【要約】 暗号化しているべき乗モジュロMは、モジュラ乗算X*YmodMによって逐行される。ここで、Mは、一時的には安定しているが、瞬間的には非均一な法である。この方法は、反復的に連続するステップから成る。各ステップは、1つまたは2つの第一乗算を実行して第一の結果を発生させ、一つ以上の第二乗算によって第一の結果のサイズを削減させて第二の結果を発生させる。この方法は、さらに、法の所定の多重度の下で、各ステップの最終結果を保つ特徴的な手段を採用している。特に、この方法は、測定に付随する法のいかなる減算も、モジュラべき乗の終端段階に、実質的に移行する。これは、方法に関係している一つ以上のパラメータを、適切な方法により、選択することによって可能となる。これは、更に全体の時相性能を維持する。

Description

【発明の詳細な説明】 タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復 号メカニズムを実行する方法と装置 技術分野 本発明は、請求項1のプリアンブルの方法に関する。標準化されたモジュラべ き乗を実行することによる暗号化は、金融業務に使用されるような、スマートカ ード等の環境で、そのような業務の制御または内容が改竄されないようにするた めに、使用される。 背景技術 暗号化は、y=<xe>Mと表すことが出来る(ここで、xは、メッセージ、eは、 暗号化キー、Mは、法である)。同様に、復号化はD(y)=<yd>Mとして行われる( ここで、dは、復号キーで、かつDからxを検索することは容易である)。特定 の装置の場合、Mとeの値は、既知で固定されていて、暗号化されるxの内容は 未知で可変であり、そしてdの値は、固定されているが未知の値である。エンコ ードされた署名を提供すると言うような演算の場合、第一エンコーディングも同 様にして秘密キーにより実行される。本明細書では、このようなエンコーディン グも、「復号」と呼ぶ。復号は、ディジット処理される。Dの各ディジットに対 する、1つまたは2つの第一乗算X*Y mod Mが、第一の結果を生成する。この ような第一の結果に対して、加算が行われる。第二の結果が得られると、Dの次 のディジットが処理される。従来技術の演算では、利用可能なハードウェアのレ ジスタの幅が、一般に乗算で使用される総合的な量のサイズよりはるかに小さい ディジットの長さに適合させてあるので、量Mの多重度(ゼロ、1またはそれ以 上)を減算することにより、第二の結果のサイズを、小さく保っている。上述の 多重度の逐次パターンをX,Y,およびMの値に依存させることができることが判 明している。さらに、任意のメッセージを有する相互に無関係な大量の復号演算 に履歴統計を使用することにより、dの値を導出することが出来る。こ れは暗号化による保護を無意味にする。したがって、いくつかの計算手順を追加 してこれらの統計的な変化をマスクする必要が有る。 発明の開示 本発明の目的は、とりわけ、計算処理を増大させず、また過度のハードウェア 装置を必要としないマスキングメカニズムによって、復号キーの値と計算のステ ップの履歴構造との関係をマスクすることである。したがって、本発明は、その 観点の一つに従って、請求項1の特徴部分をその特徴とする。特に、本発明者は 、現行のマイクロコントローラ(スマートカードの制限された環境で使用される ものでさえ)が、以前より長い(特に、計算に使用されるディジットより数ビッ ト長い)記憶レジスタを使用することができることを認識した。このようなレジ スタにより、本発明が必要とする余分な自由度が得られる。 その手順は、QuisquaterまたはBarrett法に沿ってべき乗を実行する。これら は、広く使用される方法であり、かつそれらの最小の修正で本発明の実行に使用 できる。計算手順のパターンは、もはや復号キーに依存しない。これにより、復 号キーの値を解読することは出来なくなる。 本発明は、本発明の方法を実施する装置にも関する。本発明の別の有利な観点 は、従属項に記載されている。 図面の簡単な説明 本発明のこれらおよび別の観点および利点は、以下に、望ましい実施例の開示 を参照しでより詳細に説明される。第1図は、本発明のハードウェア構成図で、 第2図は、本発明のフローチャートを示す。 発明を実施するための最良の形態 いわゆる「タイミング攻撃」は、モジュラべき乗の様々な実行に対し、逐次的 暗号化の計算時間が、各々のメッセージごとにわずかづつ異なるであろうとの認 識に基づく。インプリメンテーションの知識をもって、大量のメッセージに対す る計算時間を正確に測定することにより、秘密キーを得ることが出来る。このこ とは、実験により確認された。攻撃とそれに対する可能な対策の特性を理解する ために、我々はRSA暗号化/復号方法の主な要素といくつかの共通する実行例を与 える。 メッセージは、ある固定された数Mに対し、範囲0<X<Mにある整数xによって エンコードされる。y≡z mod Nは、整数y,z、およびNに対し、Nがy-zを除する ことを示す。<Y>Nは、Nにより除した後の余りが、yであることを示し、これ は、ある整数qに対しy=r+q.Nとなる0≦r<Nのユニークな数rであ RSAスキームは、以下に示されるように、大きな数を因数に分解することは困 難であることに基づいている。通信している2つのパーティーは、各々が、約m/ 2ビットを有する、秘密に保たれた2つの素数pおよびqの積M=p.qである、通常 、(m=512)−ビット数である、番号Mに同意することが出来る。また、パーティ ーは、個人キー番号dと公開キー番号eにも同意する。番号Mとeは公開され、 番号dは、ユーザに与えられるスマートカードの改東防止モジュールに入れるこ とも出来る。個人キーdは、ユーザに知られないようにしなければならない。ユ ーザのアカウントを変える命令は、暗号化された形態で、スマートカードに送ら れ、そこで、個人キーdを使用してアカウントを修正する命令が復号化される。 あるユーザが個人キーdを得、そして例えば、アカウントを増加するようにカー ドに命令した場合、そのスマートカードは、「ハッキング」されたものとみなさ れる。番号dとeは、次式を満足しなければならない。 d.e≡1mod 1cm(p-1,q-1), ここで、1cm(a,b)は、aとbの最小公倍数、つまり、aとbの両方で割り切れる 最小の整数である。gcd(c,N)=1を満たす、つまり、cとNが互いに素である(公 約数がない)、法Nと整数cが与えられると、c.c'≡1 mod Nを満たす数c'を計 算するのは容易である。秘密のメッセージx(0<x<M)をユーザに転送するために、 番号E(x)=<xe>Mが、代わりに送られる。エンコードされたメッセージyから、カ ードはD(y)=<yd>Mを計算する。もし、y=<xe>Mである場合には、D(y) ≡(xe)d≡xd.e≡x mod Mとなることは、注記すべきである。この式は、f≡1mod 1cm(p-1,q-1)である場合のみ、すべてのyに対して、yf≡y mod Mが成立すると 言う事実による。 RSAスキームの安全性は、個人キーdを知らずに<xe>Mから<x>Mを復元すること が困難であることに依存する。この問題は、任意のxに対して、e modulo 1cm(p -1,q-1)を逆にする位、すなわち、pとqを知らずにdを見つける位、困難に見 える。これは、Mを因数分解する位困難である。モジュラべき乗 RSAスキームの主な演算は、モジュラベき乗、y→x=<yd>Mである。しばしば、 この演算は以下のように実行される。 と書き込む。ここで、diε{0,1}は、dの2進表示である。x(m)=1として、 x(k)=<<(x(k+1))2>M.yk>M (1) から、x(m-1)、x(m-2),...,x(1),x(0)を回帰的に計算する。 ここに、x=x(0)が得られた。元のメッセージxは、受信された暗号化メッセー ジyからm個のステップで計算される。各ステップでは、対応するキーのビット が1ならば、モジュロMを二乗してそれにモジュロMを乗算する。(1)から、べ き乗は、繰り返されるモジュラ乗算、すなわち、 (x,y)→z=<x.y>M (2) により行われることが判る。 ほとんどのシステムが、数yのmビットをbビットのディジットにグループ 化することによりこの乗算を簡素化する。bはb=1からb=32までの任意の数とす ることが出来る。このようにして、 zi=<<x.yi>>M+Zi+12b>M (3) 演算 (x,yi)→<x.yi>M (4) を「そのまま」実施するのは以下の理由から、魅力的ではない。数u=x.yiは、(m +b)−ビット数である。数<u>Mは、次式から得られる。 この計算は、乗算とmビットの数Mによるuの除算を必要とする。しかしなが ら、大きい数の通常の除算は、乗算よりはるかに複雑である。したがって、様々 な方法において、(5)の直接の実施が、Mの二三の(通常、1か2の)減算がその 後に続く、二三の(通常、2か3の)乗算を使用する実施により置換されている。 いくつかの方法は、数モジュロMに対し特別な表示を使用する。これは、通常 の表示から特別な表示にまたその逆への変換を必要とする。この変換は、モジュ ラべき乗の始めの一回と終わりの一回のみで行われる。これらの間では、多くの モジュラ乗算が計算されるので、余分な経費は無視できる。このような方法を、 以下に、2つ詳細に述べる。 場合によっては、モジュラ乗算に従わなければならない追加減算は、タイミン グ攻撃を実行可能にする。このような攻撃では、スマートカードは大量のメッセ ージを復号化しなければならない。そして、復号時間の統計解析法は、攻撃者が 個人キーdのビットを再現するのを可能にする。本発明は、これらの余分な減算 がもはや必要ないモジュラ乗算の既知の方法に適合している。 [モジュラ乗算の2種類の方法] Quisquater法の場合、Nの第一p最上位ビットがすべて1である、すなわち、 法Nが、 2n-2n-p≦N≦2n (7) のn-ビット数である場合に、全ての縮小が、Mのある倍数Nのモジュロについて 行われる。 べき乗モジュロNの終わりで、結果は、必要な応答を得るためにモジュロMに 縮小される。モジュラ乗算 (x,y)→z=<x,y>N、 (8) を計算するために、nビットの数yは、b≦p-1ビットのブロックに区分され、 そして同様にx.yiを(3)に掛けることによって、zが、回帰的に得られる。式(5) は、「Quisquater-縮小」 により置き換えられる。 リマーク1:Q(u)≡<u>N mod Nは注記すべきである。しかしながら、Q(u)<Nに ついては保証できない。大きいuに対しては、数Q(u)が、Nより大 きい場合がある。しかしながら、u<2P(Θ-1)Nの場合には、Q(u)<ΘNとなること を示すことが出来るので、Quisquater-縮小は、必要な剰余演算にはほとんど全 て有効である。 zi *=Q(x.yi+z* i+12b (10) とすることによって、回帰的に計算される。 z*:=z0 *≡x.y mod Nが成立することは注目される。b≦p-1と0≦x<Nについ ては、すべてのiに対し0<zi *<3Nとなることを示すことが出来る。従って、結果 z=<x.y>Nは、z*から多くても2回Nを減算することにより得られる。以下に、こ れを証明する。 Barrett法は、所定の法M自体を使用する。数xのモジュラ縮小<x>Mは、 により概算される。ここで、 そしてnは、bn-1≦M<bnとなるように選択される。2つの数xとyの 積z=xyは以下のように計算される: (i)z0=xy; (ii)z=z0 *=B(z0). 0≦x,y<Mの場合、結果zは0≦z<3Mとなるので、<xy>Mを得るために最大2回し か余分な縮小を必要としないことを、以下に示す。b≧3に対しては、B(z0)の 計算は簡素化することが出来る。 とすると、z=x-uとなる。上記のリマークにより、z<3M<bn+1となる。z≡x -u mod bn+1から、 との結論が得られる。 [モジュラ乗算のアルゴリズムの改良] モジュラ乗算が法の追加減算を必要とする場合も必要としない場合もあるので 、タイミング攻撃は、行われる可能性がある。しかしながら、元の仮定をわずか に変更させることにより、これらの追加縮小を回避することが出来る。縮小させ ていない結果でモジュラべき乗を実行し、そしてモジュラべき乗の最終段のみで あらゆる縮小を行うことが出来る。これが機能することを示すために、各アルゴ リズムに対し、モジュラ乗算の中間結果に上限を設ける。 修正されたQuisquater法に対して、我々は、2m-1≦M<2mを満たす法Mが有す ると仮定する。ここで、2n-2n-p≦N<2nを満たす数N=cMを計算する。n≧m+pで あるならば、これは常に可能である。Nの容認できるインタバルが、2n-p≧2m> Mであるので、Mのいくつかの倍数は、このインタバル内になければならない。 すべての中間的な計算は、縮小モジュロMを用いてその最終で法Mに代えて法N について行われる。Nは、Mの倍数であるので、いかなる情報も失われることは ない。めに、以下の式を使用する。 zi=x.yi+z* i+12bとz* i=Q(zi) を計算する。 (iii) z=z0 * このアルゴリズムに関する以下の事実が必要となるであろう。 命題3.3 0≦x<αNそして2p+α2b≦(2p−2b)Θであると、全てのiに対し、 0≦z* i<ΘN (12) となる。 証明:0<x<αN,N≧2n-2n-p,0≦yi<2b,および0≦z* i+1<ΘMであると、 zi<αN2b+ΘN2b=(α+Θ)N2b, となり、したがって Q(zi)≡zi≡<zi>Nとなるので、数(Q(zi)-<zi>N)/Nは整数である。上述から、こ の数は<Θであるので、(Q(zi)-<zi>N)/N≦Θ-1との結論が得られる。定義から<zi >N<Nであるので、z* i=Q(zi)<ΘNが導かれる。 明らかに、条件(12)は、p≧b+1であるときのみ、満足させることができる。さ らに、p=b+1の場合、(12)は、条件Θ≧α+2と同等である。従って、α=1で あると、上述のアルゴリズムから生じる数zは、常に0≦z≦3Nを満足するので 、上述の結果によると、新たに必要とする縮小は多くて2回である。 すべてのモジュラ乗算の結果が、αNより小でなければならない場合には、Θ =αであることが必要となり、かつ p≧b+2,Θ=α≧2 が必要充分の条件となる。 従って、モジュラべき乗の間、p=b+2であるとすると、我々は各モジュラ乗算 の後に追加される縮小を省略することが出来、かつすべての結果が負でなくかつ ≦2Nであることも保証することが出来る。モジュラベき乗の結果は、最終での、 最高1回の縮小と、縮小z→<z>Mで得られる。 Quisquater法と同様な方法で、Barrett法を変更することができる。法Mが とのモジュラ乗算の結果z=xyを計算するために、以下の式を使用する。次のよう に、定義する。 zi=x.yi+z* i+1.brと z* i=Bk,l(zi) を計算する。 (iii)z=z0 *. 命題3.4:0≦x<αM,0≦z* i+1≦βMでかつ k=n-1,1=r+1,1,2+α+β≦Θ, (13) または k=n,l=r+1,α=β=Θ,Θ≧max(2b/(b-2),(1+b)b2/(b2-2)), (14) または、例えば、 b=4,k=n-1,1=r+2,α=β=Θ,Θ≧3, (15) または b=4,k=n-2,l=r+4,α=βΘ,Θ≧2, (16) とすると、0≦zi *<ΘMとなる。 証明:0≦x<αM,bn-1≦M<bn,0≦yi<r,そして0≦z* i+1≦βMとすると、 zi<αMbr+βMbr=(α+β)Mbr したがって 最後の不等式は、bn-1≦M<bnと、Mが最小または最大の何れかのとき、凸関 数a/M+bM,a≧0が、最大になると言う事実とから、得られる。 興味有る結果は、k+l≦n+rを必要とする。Bk,lを計算するために必要な乗算のサ イズを制限するために、kは、出来る限り大きく、そして、k+lは、出来る限り 小さくなければならない。各追加の条件(13),(14),(15)そして、(16) は、最後の式が最大でもΘに等しいことを意味する。 B(zi)≡zi≡<zi>M mod M、それゆえ、(B(zi-<zi>N)/Nは、整数である。この数 がΘより小であるので、(B(zi)-<zi>M)/M≦Θ-1となる。定義によって<Zi>M<Mで あるので、zi *=B(zi)<ΘMと言う結論が得られる。 上記の方法は、いくつかの方法で使われる。1つの方法は、r=n,k=n-lおよびl =n+1をとる。それから、我々は、1つのステップで、z=Bk,l(xy)=B(xy)、(従っ て、β=0)を計算する。命題3.4は、x<Mとすると、z<3Mとなると述べている。こ れは、前の主張を証明する。 これに代えて、bを小さく(典型的にはb=4)、かつ、k=n、l=r+1およびα= β=Θとしても良い。b≧3に対して、(1+b)b2/(b2-2)≧2b/(b-2)であるので、 命題3.4によると、全ての中間結果は、<ΘMifΘ≧(1+b)/(b2-2)およびb≧3、つ まり、b=4のときには、<6Mとなるであろう。同様に、b=4に対し、k=n-2、l=r+4 、α=β=Θ=2とした場合、全ての中間結果は、<2Mとなり、そして、k=p-1 、l=r+2、α=β=Θ=3とした場合、全ての中間結果は、<3Mとなるであろう。 したがって、モジュラべき乗は、各モジュラ乗算の後の追加の縮小を省略するこ とができて、全ての中間結果が最大ΘMのサイズで負で無いことを保証すること ができる。ここで、Θは、kおよびlに対し、2〜6の数である。最終結果は、僅 か数回の縮小によりモジュラべき乗の最終端で得られる。 モジュラべき乗を実行する周知の第3の方法は、モントゴメリー法によるもの である。この特別な方法の改良は、M.Shand及びJ.VuilleminによるFast Impleme ntation of RSA Cryptography in Proc.11th Symposion on Computer Arithmeti c,IEEE 1993p,252-259に開示されている。この参照文献の場合、モントゴメリ法 に対するある標準化により、中間処理ステップの後に繰り返される正常化処理が 不要となっている。この参考文献の目的は、処理の全体速度を速めることであっ た。一方、本発明は、タイミング攻撃を、非モントゴメリアルゴリズムに対する 最初の演算数変換といくつかの最小のハードウェア設備により、阻止することが できることを示した。この様なタイミング攻撃は、上記参照文献では、考慮され ていない。さらに、QuinsquaterおよびBarrett法は、ここでは、明らかに何の制 限も無い実施例として開示されている。 第1図は、本発明の装置のハードウェアブロック図である。オペランドメモリ 20は、図示されるように、8ビットディジットのモジュラ記憶である。アドレス シーケンサ22は、読み書きのために必要なディジットロケーションに順次アドレ スする。処理装置24およびアドレスシーケンサ22は、相互連結21により 相互に同期して作動する。処理装置24は、メモリ20から読み込む際に受信される 、最初のディジットに対する入力レジスタ26を有する。さらに、それは、その結 果レジスタ28からの逆カップリングによる第二のディジットに対する入力レジス タ30を有する。後者の長さは、ディジット長さより長い。選択レジスタ32により 、メモリ20へのディジットに基づく逆記憶が可能となる。処理装置は、前述した 標準化、前処理および後処理、そして、更にQuisquater、Barrettおよび同様な 非モントゴメリ法の標準モジュラ乗算を実行することができる。特定な動作は、 制御レジスタ30によってコントロールされる。 第2図は、本発明のフローチャートである。ブロック50で、演算が開始され、 必要な様々なハードウェアおよびソフトウェアの機能が要求される。ブロック52 において、暗号化されたメッセージが、受信される。ブロック54において、メッ セージは適用可能な如何なるアルゴリズムに対しても記載されている方法で前処 理される。ブロック56において、内側のループの1つのターンが実行され、2つ のb-aryディジットのeベースに基づいて中間結果を計算する。ブロック58にお いて、システムは、問題の内側ループが、充分な回数実行されたか否か(準備が できたか?)を検出する。NOである場合、システムはブロック56に戻る。YESの 場合は、システムはブロック60へ進んで、外側ループの1つのタ一ンを実行する 。その後、ブロック62において、システムは、問題の外側の内側ループが充分な 回数実行されたか否か(準備ができたか?)を検出する。NOである場合、システ ムは、内側のループを更に実行するためにブロック56に戻る。YESの場合は、シ ステムは、最終結果を後処理するブロック64に進み、次いで、当該スマートカー ドの中央処理設備のようなユーザに結果を出力する、ブロック66に進む。第1、 2図の組み合わせとこれ以外の広範な開示とは、どのように本発明を実施するか と言う点について、当業者に充分な教示を与えていると考えられる。 [本方法のまとめ] たメッセージである。 a. 前処理 は、αn−αn-p≦αnとなるように選択される。これは、cに対しユニークな選 択aを発生する。また、α=2。 b.d の分割 c. 外側ループ z←1 i=m-1→0に対し繰り返す: z←Mult(z,z;M)(β=2の場合;一般的にはz←<zβ>M) z←Mult(z,xdi;M) (di>0の場合のみ必要) エンドリピートする。d. 演算Mult内のモジュラ乗算の実施 z←Mult(u,v;M)の実施は、0≦u,v<Mを前提とし、そして、結果zは、0≦z≦Mを 満たす。e. 分割 のn個のα-aryディジットが、bディジットのn'個の各ブロックにグループ分け される。(従って、n=n'b。) さらに、Quisquaterは、b≦p-1を前提とする。Barrettは、b=n,n'=1を採 用する。f. 内側ループ iに対し、 z←0 を繰り返す: while z≧M do z←z−M (17) の条件で、 h→z.F+u.vi z←R(h) をエンドリピートする。 ここで、次式が得られる。 1. i=n'−1→0(QuisquaterおよびBarrettの場合) 2. F={B=αb(Quisquater and Barrett) 3. ここで使用されたBarrett縮小演算B は、一般的なBarrett縮小の特別のケースである。 QuisquaterおよびBarrettの場合:全てのステツプで、0≦w<3M 9 .後処理 ここで、zは、0≦z<Mを満足する。 [「古い」アルゴリズム内の条件とプロパティの概要]Quisquater p≧b+1 Barrett:− [新しい方法]a. 処理 モントゴメリに対する新たな要求、例えば、M<R/4(従って、α=2ならば、 b.d の分割 前と同様c. 外側ループ 前と同様、しかし、演算Multの実行は、わずかに相違する。d/e. 演算Mult内のモジュラ乗算の実行 分割 前と同様。ただし、Quisquaterに対しては、b≦p-2が必要。f. 内側ループ 最後の指示「while z≧M do z←z-M」が無いことを除いて、前と同様。 また、Barrettの場合、bについては、b=n,n'=1とする代わりに、他の値 を採用しでも良く、かつ特例B=Bn-1,n+1の代わりに、kとlの他の値(例えば、 k=n、l=b+1、または、α=4を選びかつ、例えば、k=n-1、l=b+2またはk=n −2,l=b+4を採用する)については、B=Bk,lを採用する。g. 後処理 あるΘ(典型的には、Θ=2またはΘ=3)に対し、z<ΘMとなることしか保証 できない。従って、Barrettの場合には、演算Multのループ部分から除去されたw hlle文(17) whilez≧M do z←z-M は、ここでは使用しなければならない。 Quisquaterの場合にも、この同じ演算は、必要であるが、おそらく他の後処理 (それらに、変更は無い)と組み合わすことが出来る。 [「新しい」アルゴリズム内の条件とプロパティの概要]Quisquater p≧b+2(b+1の代わりに)Barrett Barrett縮小オペレータBk,lの番号k,lに対する様々な可能な値。良好な条件は、 次のようにして探すことができる。 Barrettによるx.y mod Mの計算: 0≦z* i+1≦βMである場合、(z* i-<zi>M)/M=(Bk,l-<zi>/M≦1+max(bk-n+1+ (α+β)bn-1+r-k-l,bk-n+(α+β)bn+r-k-l)(<Θが必顆。確実にk+1≧n +Rが必要。 古典的手法:R=n,k=n-1,l=n+1、その結果、β=0,α=1→z*<3M(Θ=3)。 新しい手法:R<n,α=β=Θ。この条件は、1+max(bk-n+1+2ΘBn-1+r-k-l*,Bk-n * +2ΘBn+r-k-l<全ての結果を有するΘ<Θである。より良い条件: 全ての許容されるMに対して、 2n-1≦M<2n→(2k-n+2Θ2n+r-k-l,2k-n+1+2Θ2n-1+r-k-l)<Θ リマーク:両方のアルゴリズムにおいて、これらの新しい条件は、様々な中間変 数を格納するためにわずかに大きいレジスタが使用出来るようにハードウェアの 条件を変更する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レオノール ペトルス ヨハネス オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6

Claims (1)

  1. 【特許請求の範囲】 1. Mが一時的には安定しているが瞬間的には非均一な法であって、非モント ゴメリ手順により、モジュラおよびループ状の乗算X*Y mod Mをディジッ トで計算することにより、復号モジュラべき乗モジュロMを実行する方法で あって、 当該方法が、内側ループと外側ループの階層構造に組織化されているステ ップの反復するシリーズを含んでいて、その各ステップが、第一の結果を発 生する一つまたは二つの第一乗算を実行するように構成されていて、 そして、前記階層構造が、第二の結果を発生させる一つ以上の第二乗算に より、前記第一の結果のサイズを削減縮小させるように構成されていて、 当該手段が、さらに、この様なステップの最終結果を当該法の所定の多重 度以下に保つ特有の手段を有している、当該方法において、 当該方法の全面時相性能を維持しつつ、当該方法に関係している一つ以上 の前処理パラメータを、中間結果が保証された上限を有するように、適切な 方法で選択して、前記手段に関連する前記法のいかなる減算も、前記モジュ ラべき乗の終端時に、実質的に延期させることを特徴とする復号モジュラべ き乗モジュロMを実行する方法。 2. p≧b+2以上の整数の値p=n-n'を選んで、クイスクエータ(Quisquater)規定 に沿って前記べき乗を実行する請求項1に記載の方法。 3. 1+(bk/M)+(2ΘMbR/b(k+1))<Θに従う適切な方法で、番号k,lの値を選 んで、バレット(Barrett)規定に沿って前記べき乗を実行する請求項1に記載 の方法。 4. 請求項1に記載の方法を実施するように構成されている装置。 5. 前記べき乗の中間結果をそこに格納する改良されたレジスタ幅を有する請 求項4に記載の装置。
JP51758399A 1997-09-16 1998-08-17 タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 Abandoned JP2001505325A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97202855 1997-09-16
EP97202855.9 1997-09-16
PCT/IB1998/001255 WO1999014880A2 (en) 1997-09-16 1998-08-17 A method and device for executing a decrypting mechanism through calculating a standardized modular exponentiation for thwarting timing attacks

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008165306A Division JP2008293034A (ja) 1997-09-16 2008-06-25 タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置

Publications (1)

Publication Number Publication Date
JP2001505325A true JP2001505325A (ja) 2001-04-17

Family

ID=8228732

Family Applications (2)

Application Number Title Priority Date Filing Date
JP51758399A Abandoned JP2001505325A (ja) 1997-09-16 1998-08-17 タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置
JP2008165306A Pending JP2008293034A (ja) 1997-09-16 2008-06-25 タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008165306A Pending JP2008293034A (ja) 1997-09-16 2008-06-25 タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置

Country Status (5)

Country Link
US (1) US6366673B1 (ja)
EP (1) EP0938790B1 (ja)
JP (2) JP2001505325A (ja)
DE (1) DE69837036T2 (ja)
WO (1) WO1999014880A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002521724A (ja) * 1998-07-21 2002-07-16 サーティコム コーポレーション タイミングアタック防止暗号システム
JP2009515449A (ja) * 2005-11-04 2009-04-09 ジェムプリュス 組み込みシステム上での暗号アルゴリズム実行中にデータを安全に処理するための方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804782B1 (en) * 1999-06-11 2004-10-12 General Instrument Corporation Countermeasure to power attack and timing attack on cryptographic operations
US7607165B2 (en) 2001-03-09 2009-10-20 The Athena Group, Inc. Method and apparatus for multiplication and/or modular reduction processing
DE10111987A1 (de) * 2001-03-13 2002-09-26 Infineon Technologies Ag Verfahren und Vorrichtung zum modularen Multiplizieren
JP4664514B2 (ja) * 2001-03-14 2011-04-06 株式会社東芝 素数生成装置及びプログラム
GB0221837D0 (en) * 2002-09-20 2002-10-30 Koninkl Philips Electronics Nv Improved quisquater reduction
GB0314557D0 (en) * 2003-06-21 2003-07-30 Koninkl Philips Electronics Nv Improved reduction calculations
FR2862454A1 (fr) * 2003-11-18 2005-05-20 Atmel Corp Methode de reduction modulaire aleatoire et equipement associe
FR2885711B1 (fr) * 2005-05-12 2007-07-06 Atmel Corp Procede et materiel modulaire et aleatoire pour la reduction polynomiale
US8559625B2 (en) 2007-08-07 2013-10-15 Inside Secure Elliptic curve point transformations
US8619977B2 (en) 2008-01-15 2013-12-31 Inside Secure Representation change of a point on an elliptic curve
US8233615B2 (en) * 2008-01-15 2012-07-31 Inside Secure Modular reduction using a special form of the modulus
US8176337B2 (en) * 2008-03-12 2012-05-08 Apple Inc. Computer object code obfuscation using boot installation
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
EP3188001B1 (en) * 2015-12-29 2020-08-12 Secure-IC SAS Modular multiplication device and method
EP3503459B1 (en) * 2017-12-22 2021-04-21 Secure-IC SAS Device and method for protecting execution of a cryptographic operation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658932A1 (fr) * 1990-02-23 1991-08-30 Koninkl Philips Electronics Nv Procede de codage selon la methode dite rsa, par un microcontroleur et dispositif utilisant ce procede.
IL97413A (en) * 1991-03-04 1995-06-29 Fortress U & T 2000 Ltd Microcircuit for the implementation of rsa algorithm and ordinary and modular arithmetic in particular exponentiation with large operands
US5479511A (en) * 1991-11-05 1995-12-26 Thomson Consumer Electronics S.A. Method, sender apparatus and receiver apparatus for modulo operation
US5274707A (en) * 1991-12-06 1993-12-28 Roger Schlafly Modular exponentiation and reduction device and method
US5604805A (en) * 1994-02-28 1997-02-18 Brands; Stefanus A. Privacy-protected transfer of electronic information
US5724279A (en) * 1995-08-25 1998-03-03 Microsoft Corporation Computer-implemented method and computer for performing modular reduction
KR100267009B1 (ko) * 1997-11-18 2000-09-15 윤종용 고속 암호화 처리를 위한 어레이 구조를 가지는 모듈러 곱셈장치
US6085210A (en) * 1998-01-22 2000-07-04 Philips Semiconductor, Inc. High-speed modular exponentiator and multiplier
US6088800A (en) * 1998-02-27 2000-07-11 Mosaid Technologies, Incorporated Encryption processor with shared memory interconnect
US6182104B1 (en) * 1998-07-22 2001-01-30 Motorola, Inc. Circuit and method of modulo multiplication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002521724A (ja) * 1998-07-21 2002-07-16 サーティコム コーポレーション タイミングアタック防止暗号システム
JP4699610B2 (ja) * 1998-07-21 2011-06-15 サーティコム コーポレーション タイミングアタック防止暗号システム
JP2009515449A (ja) * 2005-11-04 2009-04-09 ジェムプリュス 組み込みシステム上での暗号アルゴリズム実行中にデータを安全に処理するための方法

Also Published As

Publication number Publication date
DE69837036D1 (de) 2007-03-22
JP2008293034A (ja) 2008-12-04
EP0938790B1 (en) 2007-02-07
EP0938790A2 (en) 1999-09-01
DE69837036T2 (de) 2007-10-18
WO1999014880A3 (en) 1999-06-10
WO1999014880A2 (en) 1999-03-25
US6366673B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
JP2008293034A (ja) タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置
EP0801345B1 (en) Circuit for modulo multiplication and exponentiation arithmetic
KR101255393B1 (ko) 타원 곡선 점 곱셈
US6434585B2 (en) Computationally efficient modular multiplication method and apparatus
US8374345B2 (en) Data processing system and data processing method
US6282290B1 (en) High speed modular exponentiator
EP0917047B1 (en) Apparatus for modular inversion for information security
US20060093137A1 (en) Elliptic curve cryptosystem apparatus, elliptic curve cryptosystem method, elliptic curve cryptosystem program and computer readable recording medium storing the elliptic curve cryptosystem program
US6772942B2 (en) Arithmetic circuit to increase the speed of a modular multiplication for a public key system for encryption
KR100442218B1 (ko) 몽고메리의 알고리즘을 이용한 멱승 잉여 연산기
JP2002207429A (ja) 効率的な冪乗法および装置
KR100436814B1 (ko) 아이씨카드용 알에스에이 암호 연산 장치
JP2000511649A (ja) 公開鍵暗号方法
US6609141B1 (en) Method of performing modular inversion
EP1366596B1 (en) Circuit and method for squaring long integers
KR100564599B1 (ko) 역원 계산 회로, 역원계산 방법 및 상기 역원계산 방법을실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수있는 기록매체
JP2002358012A (ja) 情報セキュリティ装置、べき乗演算装置、べき乗剰余演算装置及び楕円べき倍演算装置
US7403965B2 (en) Encryption/decryption system for calculating effective lower bits of a parameter for Montgomery modular multiplication
Knezevic et al. Modular reduction without precomputational phase
El Mouaatamid Additive Fast Fourier Polynomial Multiplier For Code Based Algorithms
US7471789B2 (en) Encryption circuit achieving higher operation speed
CN118573374A (zh) 数据处理方法、数据处理***及处理终端
KR19980037406A (ko) 메모리를 사용하여 유한체상에서 역원을 구하는 방법
JP3870937B2 (ja) 演算処理装置、および演算処理方法
JP2007212768A (ja) 楕円曲線暗号における事前計算テーブル作成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050722

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20080116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080226

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080626