JP2001504998A - Ｌｄｄ構造をもつｍｏｓトランジスタを有する半導体素子の製造方法 - Google Patents

Ｌｄｄ構造をもつｍｏｓトランジスタを有する半導体素子の製造方法

Info

Publication number
JP2001504998A
JP2001504998A JP52943498A JP52943498A JP2001504998A JP 2001504998 A JP2001504998 A JP 2001504998A JP 52943498 A JP52943498 A JP 52943498A JP 52943498 A JP52943498 A JP 52943498A JP 2001504998 A JP2001504998 A JP 2001504998A
Authority
JP
Japan
Prior art keywords
layer
gate electrode
semiconductor material
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP52943498A
Other languages
English (en)
Other versions
JP3827734B2 (ja
Inventor
ユーリアン シュミッツ
ユーリ ヴィ ポノマレフ
ピエル ヘルマヌス ヴアリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2001504998A publication Critical patent/JP2001504998A/ja
Application granted granted Critical
Publication of JP3827734B2 publication Critical patent/JP3827734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 ゲート誘電体(6)とゲート電極(7、8)が、シリコン基板(1)の表面(5)に形成される。次いで、ゲート電極に隣接する表面が露出され、半導体物質(10)の層がゲート電極に隣接している表面のエッジ(9)に形成される。続いて、ゲート電極と半導体物質の層をマスクとして、イオン(13、14)が注入される。最後に、熱処理が行われ、ソースゾーン(16、17)とドレインゾーン(18、19)が、注入されたイオンの活性化と半導体物質の層からのドーパント原子の拡散とによって形成される。拡散によって形成されたこれらのゾーンの部分(b)は、弱くドープされている。この部分は、注入されたイオンの活性化により形成されたより強くドープされた部分(a)とチャンネルゾーン(20、21)との間に位置する。このようにして、LDD構造が形成される。この製造方法の場合、Si1-xGex（0.1<x<0.6）によって形成された半導体物質の層が、ゲート電極に隣接しているエッジに設けられる。熱処理後、この層は選択的にエッチ除去される。これにより、ドレインゲート間の寄生容量の発生が抑止される。

Description

【発明の詳細な説明】 LDD構造をもつMOSトランジスタを有する半導体素子の製造方法 技術分野 本発明は、ゲートの誘電体とゲート電極をシリコン基板の表面に形成し、前記 ゲート電極に隣接する前記表面を露出させ、半導体物質の層を、前記ゲート電極 と前記半導体物質の層とをマスクとして前記ゲート電極に隣接している前記表面 のエッジで前記シリコン基板内に形成し、イオンを注入し、そして、前記注入さ れたイオンの活性化と前記半導体物質の層からのドーパント原子の拡散とによっ てソースゾーンとドレインゾーンが形成されるように熱処理を行う、MOSトラン ジスタを有する半導体素子の製造方法に関する。 背景技術 MOSトランジスタのソースおよびドレインゾーンは、熱処理の間に形成される 。これらのゾーンの一部は、注入されたイオンの活性化により、そして他の部分 は、半導体物質の層からのドーパント原子の拡散によって形成される。これらの 部分は、熱処理の間に同時に形成される。前者は半導体物質の層に隣接し、後者 は前者に溶け込んで、半導体物質の層の下に位置する。イオン注入によって得ら れるドーパントの量と拡散によって得られるドーパントの量は、独立に調整する ことができる。これは以下のように実施される。ソースとドレインゾーンの前者 の部分は強く、そして後者の部分は弱くドープされる。ここでドープされていな いゲート電極の下の部分は、MOSトランジスタのチャンネルゾーンを形成する。 従って、弱くドープされている部分は、強くドープされた部分とチャンネルゾー ンとの間に存在する。このような構造は、LDD(lightly doped drain)構造と呼ば れる。 半導体物質の層からの拡散によってソースおよびドレインゾーンを比較的浅く かつ弱くドープされた部分に形成することは、非常に浅いゾーンを形成すること をも可能にする。このようにして10nm以下の深さを実現することが出来る。イ オン注入とそれに続く熱処理と言う手段では、実際上これを実行することは不可 能である。 米国特許第5,391,508号は、シリコンから成る半導体物質の層が、ゲート電極 に隣接している表面のエッジに設けられている第一パラグラフで述べた方法を開 示している。これを達成するために、最初に、ゲート電極に隣接する表面を露出 させた後に、側壁絶縁体をゲート電極上に形成する。すなわち、絶縁体層を堆積 させる。側壁絶縁体を残したまま、異方性エッチング処理によってゲート電極に 隣接する表面を再び露出させる。次に、シリコン層を堆積させ、次いで異方性エ ッチング処理を行う。このエッチング処理は、薄いシリコン層がゲート電極と表 面にまだ存在しているときに停止させる。ゲート電極の側壁の上にはまだ厚いシ リコン層が存在している。次いで、堆積したシリコンがゲート電極と表面上で完 全にシリコン酸化物に変換されるまで、熱酸化処理を行う。このとき、シリコン 酸化物で覆われたシリコン層が、ゲート電極の側壁とゲート電極に隣接している 表面のエッジの上に残存している。次に、シリコン酸化物により覆われているシ リコン層を、斜めイオン注入によってドープする。 この既知の方法は、制御するのが難しい多くの工程段階を有するだけではなく 、シリコン酸化物により覆われているシリコン層がMOSトランジスタに残存する と言う欠点を有する。ソースまたはドレインゾーンに接続されているこのドープ された層をゲート電極から絶縁しているシリコン酸化物層の厚さは、薄い。この 結果、寄生容量（特に、MOSトランジスタの動作に障害となるゲートドレイン間 のキャパシタンス）が生じる。 MOSトランジスタの領域でシリコン酸化物により覆われているシリコン層を除 去することは不可能である。事実、熱酸化によって形成されたシリコン酸化物層 をエッチすると、ゲート電極に隣接しているエッジのシリコン層とこのエッジに 隣接する基板のシリコンの両方が露出してしまう。これは、シリコン層をゲート 電極に隣接しているエッジからエッチされるさい、同一量のシリコンがエッジに 隣接する基板からも除去されることを意味する。 実際には、ゲート電極は始端と終端をもつ導体トラックを形成している。シリ コン酸化物により覆われているシリコン層は、この始端と終端上にも形成される 。 このシリコン層は、ゲート電極の側壁に形成されていてかつシリコン酸化物によ り覆われているシリコン層の間の電気的な接続を形成する。ゲートの一方の側で 、このシリコン層はMOSトランジスタのソースに、他方の側でドレインに接続さ れる。このようにして、短絡回路がソースとドレインの間に形成される。この短 絡回路は、追加プロセスを使用しない限り除去することはできない。始端と終端 は、例えば、シリコン以外の素材の層上に設けなければならなく、そしてシリコ ン上にあるゲート電極の部分は、シリコン酸化物により覆われているシリコンを 除去する間、フォトレジストマスクにより保護されていなければならない。 発明の開示 本発明の目的は、上述した欠点が無い製造方法を提供することである。この目 的のために、この方法が特徴とする点は、Si1-xGex（0.1<x<0.6）からなる半導 体物質層を、前記ゲート電極に直近で隣接する前記エッジ上に設け、前記熱処理 の後その層を選択的にエッチ除去する点である。 Si1-xGex(0.1<x<0.6)の層は、シリコンの場合と同様にソースとドレインゾー ンの弱くドープされる部分を形成する拡散源としての使用に適している。さらに 、この層は、シリコン、シリコン酸化物、窒化シリコンのような物質に対して非 常に高い選択性でエッチ除去することが出来る。Si1-xGex（0.1<X<0.6）の層は 、熱処理後、下側の層と隣接層に損傷を与えずに除去することができる。この層 を設ける前にゲート電極上に側壁絶縁体を設けることも必要ない。上述した寄生 容量と短絡回路が形成されることもない。 既知の方法のように、層を堆積させ、次ぎにエッチング処理を行って、Si1-xG ex(0.1<x<0.6)の層を、前記ゲート電極に隣接している前記表面の前記エッジ上 に形成させても良い。ゲート電極の表面とシリコン基板の表面が再び露出される まで、当該エッチング処理を続けても良い。実際上、Si1-xGexが堆積している層 の厚みに等しい幅が、ゲート電極に隣接しているエッジに与えられる。しかしな がら、この代わりにエッチング処理の前に堆積している層にマスクを設けること も可能である。この場合、エッジの幅はマスクの寸法によって決まる。 Si1-xGex(0.1<x<0.6)の半導体物質層は、多結晶や非晶質の非単結晶の形態で 設 けるのが望ましい。この場合、ドーパント原子は、結晶粒界の存在によって、単 結晶の半導体物質の場合よりもはるかに速く拡散する。このようにして、熱処理 を通常のRTP（Rapid Thermal Processing）炉で短時間に実行させることができ る。ドーパント原子は、熱処理の間中SiとSi1-xGexの境界表面に位置している。 例えば、イオン注入によってSi1-xGex層の表面に設けられた原子は、容易に当該 境界表面に達する。 ゲート電極、ソースおよびドレインゾーン間の低抵抗接続を可能とするために 、金属珪化物の層を、ゲート電極、ソースおよびドレインゾーンの上に形成する 。このことは、例えば、チタニウムの、金属層を堆積させ、その金属をその下の シリコンと反応させ、そしてその後熱処理を行うことによって、実施することが できる。この工程の間にゲート電極とソースとドレインゾーンの間に短絡回路が 形成されてしまうのを防ぐために、半導体物質の層をエッチ除去した後に、ゲー ト電極に隣接しているゲート電極の側壁とゲート電極に隣接する表面のエッジと に側壁絶縁体を形成するのが望ましい。このことは、絶縁材の層を堆積させ、当 該側壁絶縁体が残存した状態で、この層がゲート電極の表面とシリコン基板の表 面とから除去されるまで異方性エッチング処理を行うことにより実行される。ま た、絶縁材の層の蒸着の後に、マスクを設けてエッチング処理を行なうことも可 能である。前者の場合、側壁絶縁体は、堆積した層の厚みに等しい厚みを有する ように形成され、後者の場合マスクの寸法によって決まる幅を有するように形成 される。 前述した既知の製造方法とは異なり、この発明の場合、半導体物質の層を設け る前にゲート電極の側壁に絶縁体を設ける必要はない。しかしながら、半導体物 質層を設ける前に、ゲート電極上とゲート電極に隣接する表面の上に厚さ2-10nm の酸化物層が形成される熱酸化を行うことが望ましい。この酸化膜の形成後、ゲ ート電極は、その下側に直角のコーナを有する長方形の断面図をもつ。MOSトラ ンジスタの動作中、望ましくない強電場がこれらのコーナで発生し、ゲート誘電 体に損傷を与えることが有る。当該酸化は、ゲート電極を有効に絶縁する絶縁層 を形成することはないが、上述した直角を丸めるので、当該電場の出現を抑止す ることができる。 ゲート電極に隣接する表面を露出させる前または露出させた後に、熱酸化によ って酸化物層をゲート誘電体の厚みより薄く設けることが望ましい。当該直角は 、どちらの場合にも丸められる。この酸化工程の間、同じ厚さのシリコン酸化物 層がシリコン基板の表面にも形成される。ソースとドレインゾーンの弱くドープ される部分を形成する拡散は、このシリコン酸化物の薄層を介して行われる。こ の層は、ゲート誘電体層より薄いので、MOSトランジスタのチャンネルゾーンが ゲート電極からドープされることは実際上ない。 半導体物質の層を設ける前に、ゲート電極に隣接する表面が露出されるまで、 酸化物層に異方性エッチング処理を行うと、ゲート電極からチャンネルゾーンへ のドーピングは、完全に防止することが出来る。基板の表面は再び露出されるが 、ゲート電極の下側に形成された丸められたコーナは絶縁材により覆われたまま である。次いで、チャンネルゾーンがゲート電極からドープされないようにして 、半導体物質の層からドーパント原子を拡散させる。 実際には、半導体素子は１個のみのMOSトランジスタから構成されている訳で はなく、異なったタイプの大量のMOSトランジスタから構成されている。ｐ型チ ャンネルゾーンと、ｎ型ソースおよびドレインゾーンをもつMOSトランジスタが 、Ｎチャネルトランジスタを形成し、ｎ型チャンネルゾーン、ｐ型ソースおよび ドレインゾーンをもつMOSトランジスタが、Ｐチャネルトランジスタを形成する 。導電型が異なったソースとドレインゾーンは、異なった導電型を実現するよう に作られるべきである。 ゲート電極に直近で隣接する位置にある表面のエッジに半導体物質の層を形成 するまでは、この層にドーパント原子を供給しないことが望ましい。この層がパ ターンにエッチされるまで、半導体物質の層にドーパントは供給されない。一導 電型のトランジスタが形成される領域を覆いかつ反対導電型のトランジスタが形 成される領域を露出させて一導電型のMOSトランジスタを形成する場合には、フ ォトレジストマスクが必要となる。このマスクにより、半導体物質の層にドーパ ントを供給することと、シリコン基板にイオンを注入することの両方が可能とな る。反対導電型のMOSトランジスタを形成するためには、相補形の別のフォトレ ジストマスクが必要である。これらの互いに相補形の２個のフォトレジストマス クにより、MOSトランジスタの両方の導電型のソースとドレインゾーンを形成す ることができる。堆積直後でかつエッチングの前にドーパント原子を半導体物質 の層に供給する場合には、この２個の相補形のフォトレジストマスクを二度使用 しなければならない。何故ならば、半導体物質の層をエッチした後でなければイ オン注入を行うことができないからである。 ソースコンタクトゾーンとドレインコンタクトゾーンを形成するために表面に イオンを注入する間に、イオンを同時にゲート電極に直近で隣接するエッジで半 導体物質の層に注入すると、非常に簡単な製造方法が得られる。 図面の簡単な説明 本発明を、以下の具体例により図面を参照してより詳細に説明する。 第1〜9図は、本発明の製造方法によって作られた半導体素子の第一実施例の製 造における二三の段階を線図的に示した断面図である。 第10〜12図は、本発明の製造方法によって作られた半導体素子の第二実施例の 製造における二三の段階を線図的に示した断面図である。 発明を実施するための最良の形態 第1〜9図に示されるMOSトランジスタを有する半導体素子の第一実施例の製造 は、シリコン基板から始まる。先ず、Ｎ形MOSトランジスタのｐ型活性領域２と Ｐ形MOSトランジスタのｎ型活性領域３を、通常の方法で形成する。これらの領 域２、３は、フィールド絶縁体領域４によって互いに隔離されている。これらの フィールド絶縁体領域４は、シリコン基板の局所酸化によって形成しても良いが 、これに代えて、シリコン基板に溝をエッチしこの溝を絶縁材で埋めることによ り形成しても良い。実際には、半導体素子はこのように互いに絶縁された領域２ 、３を数多く有するが、ここでは簡単化のために各導電型の一領域しか示してい ない。 ゲート誘電体６を、シリコン基板１の表面５に形成する。これは、シリコン基 板の熱酸化（本実施例の場合）によって得られた約厚さ４nmのシリコン酸化物の 層である。次に、多結晶シリコンのゲート電極７と８を、通常の方法でゲート 誘電体６の層上に形成する。これらの電極は、例えば、150nmの幅と高さを有す る。 ゲート電極７、８の形成後、ゲート誘電体６の層を除去して基板１の表面５を ゲート電極７、８の所まで露出させる。半導体物質10の層を、ゲート電極７、８ に隣接している表面５のエッジ９に形成する。これは、本実施例の場合、半導体 物質11の層の堆積と、その後にゲート電極７、８と表面５が再び露出されるまで 実行される異方性エッチング処理とによって行われる。 次いで、Ｎ形MOSトランジスタが形成される活性領域２には開口が設けられ、 かつＰ形MOSトランジスタが形成される活性領域３は覆われている、フォトレジ ストマスク12を設ける。ｎ型ドーパントのイオンをシリコン基板１の活性領域に 注入する。このさい、ゲート電極７と半導体物質10は、破線13で線図的に示され るようにマスクとして機能する。この間、イオンがゲート電極７に隣接している 半導体物質10の層に注入される。イオン注入後、フォトレジストマスク12を除去 し、ＰチャンネルMOSトランジスタが形成される活性領域３は覆わず、Ｎ形MOSト ランジスタが形成される活性領域は覆う相補的なフォトレジストマスク14を設け る。ｐ型ドーパントのイオンを、線図的に破線15で示されるようにゲート電極８ と半導体物質10をマスクとして、シリコン基板１の活性領域に注入する。この間 に、イオンはゲート電極８に隣接している半導体物質10の層にも注入される。こ のイオン注入後、フォトレジストマスク14を除去する。 イオン注入13、15の後に、熱処理を行なう。これにより、ソースゾーン16、17 とドレインゾーン18、19が、注入されたイオン13、15の活性化と半導体物質10の 層からのドーパント原子の拡散とによって形成される。これらのゾーン16、17、 18、19のａと参照符号が付されている領域は、注入されたイオン12、14の活性化 により形成される領域で、ｂと付されている部分は、半導体物質10の層からのド ーパント原子の拡散により形成される領域である。これらの部分は、熱処理の間 に同時に形成される。前者の部分ａは、常に半導体物質10の層に隣接していて、 第二部分ｂは、前者に浸入し、かつ半導体物質10の層の下に位置する。イオン注 入により供給されたドーパントの量と拡散により供給されたドーパントの量は、 ソースとドレインゾーンが強くドープされかつ後者の部分ｂが弱 くドープされるように選択された。ゲート電極の下に位置しかつこの間にドープ されない部分20、21は、MOSトランジスタのチャンネルゾーンを形成する。した がって、弱くドープされている部分ｂは、強くドープされている部分ａとチャン ネルゾーン20、21との間に存在している。このような構造は、LDD(lightly dope d drain)構造と呼ばれる。 この発明によると、Si1-xGex(0.1<x<0.6)を有する半導体物質10の層が、ゲー ト電極７、８に隣接するエッジ９に設けられる。第３図に示されるように、Si1- x Gexの層11は、この目的のために、SiH4とGeH4からなるガス混合体から通常のLP CVD（低圧化学蒸着法）プロセスによって堆積される。次いで、Cl2、HBr、およ びO2を有するガス混合体中に形成されるプラズマからのイオンにより、異方性エ ッチング処理を行う。ここで、Si1-xGexは、シリコンとシリコン酸化物に比較し て大きな選択性でエッチ除去させることができる。第８図に示されるように、ソ ースゾーン16、17とドレインゾーン18、19が形成される熱処理の後に、層10は、 NH4OHとH2O2と水とを含むエッチングバス内で選択的にエッチ除去される。 ソースゾーン16、17のドープされる部分ｂを形成するための満足行く拡散源と して機能するSi1-xGex(0.1<x<0.6)の層10は、例えば、上述したエッチングバス 中で、シリコン、シリコン酸化物、および窒化シリコンのような物質に比較して 、非常に高い選択性でエッチ除去させることができる。熱処理の後に、Si1-xGex （0.1<X<0.6）の層10を隣接する層と下側の層とから損傷無しに除去することが できる。 Si1-xGex（0.1<X<0.6）の層10を、上述した方法でゲート電極に隣接している エッジ９に形成することができる。ゲート電極７、８に隣接しているエッジ９に は、Si1-xGexの堆積された層９の厚みに実際上等しい幅が与えられる。しかしな がら、この代わりに、エッチング処理の前に堆積された層11にマスク(図示され ていない)を設けることも可能である。この場合、エッジ９の幅はマスクの寸法 によって決まる。 層10は、非単結晶の形態で設けられることが望ましい。これは、上述したLPCV Dプロセスを低温で行い、シリコン基板を、例えば、400-500℃の温度範囲で加熱 することにより実行される。 ドーパント原子は、結晶粒界の存在により単結晶の半導体物質の場合よりもは るかに速く非単結晶半導体物質に拡散する。これにより、ドーパント原子は、熱 処理の間中SiとSi1-xGexの間の境界表面に存在し、この結果、通常のRTP(Rapid Thermal Processing)炉により短時間で熱処理を行うことが可能になる。例えば 、イオン注入によってSi1-xGex層の表面に設けられた原子も、容易にシリコン基 板１の活性領域２、３に達っする。 ソースゾーン16、17とドレインゾーン18、19の形成後、かつ半導体物質10の層 をエッチ除去した後、ゲート電極７、８の側壁とゲート電極に隣接している表面 ５のエッジ９に側壁絶縁体22を形成する。本実施例の場合、これは、絶縁材(図 示されていない)の層を堆積させ、次にこの層がゲート電極７、８と表面シリコ ン基板１の表面５とから除去されまで（当該側壁絶縁体22は残存する）、異方性 エッチング処理を行うことにより実行される。これに代えて、絶縁材料層の堆積 後にフォトレジストマスクを設けてエッチング処理を行なうことも可能である。 前者の場合、絶縁体は、堆積された層の厚みに等しい幅を有するように形成され るのに対し、後者の場合、その幅はフォトレジストマスクの寸法によって決まる 。 ソースゾーン16、17とドレインゾーン18、19のゲート電極７、８の低抵抗接続 を可能にするために、金属珪化物の層23をゲート電極７、８、ソースゾーン16、 17およびドレインゾーン18、19上に形成する。これは、例えば、チタニウムの、 金属層(図示されていない)を堆積させ、次に熱処理によりそれを下側のシリコン と反応させることにより行われる。シリコンと反応しなかった金属は除去される 。この側壁絶縁体22により、ゲート電極７、８、ソースゾーン16、17、およびド レインゾーン18、19の間に短絡回路が形成されることが防止される。 第10〜12図は、これらの図で示される相違を除けば第1〜9図に関して述べた方 法と同様に処理される半導体素子の第二実施例の製造における二三の段階を示す 。第10〜12図は、ゲート電極７の１つと活性領域２の部分のみを詳細に示す。こ の実施例の場合、熱酸化は、半導体物質10の層がゲート電極７に隣接しているエ ッジ９に形成される前に実行されるので、厚さ2-10nmの酸化物24の層がゲート電 極７、８とゲート電極に隣接した表面に形成される。ゲート電極７の形成 後、ゲート電極はその下側に直角のコーナ25を有する長方形の断面図を示す。MO Sトランジスタの作動中、そのようなコーナでゲート誘電体６に損傷を与える可 能性のある望ましくない強電界が発生することが有る。当該酸化は、ゲート電極 を有効に絶縁する絶縁層を形成することはないが、当該平角25を丸めた角度26に 変化させるので、当該電場の発生を抑止させることができる。 熱酸化は、ゲート電極７、８に隣接する表面５をゲート誘電体６の除去によっ て露出する前または後に実行しても良い。当該直角25は、どちらの場合でも丸め られる。酸化物の層24は、電極７、８に隣接する表面５を露出させた後に、ゲー ト電極６の厚みよりも薄い厚さまで熱酸化することにより得られる。この酸化工 程の間に、シリコン基板１の表面５にも同じ厚さのシリコン酸化物の厚い層が形 成される。ソースゾーン16、17とドレインゾーン18、19のドープされる部分ｂを 形成する拡散は、シリコン酸化物のこの薄層を介して行われる。層26は、ゲート 誘電体層６よりも薄いので、MOSトランジスタのチャンネルゾーンが実際上ゲー ト電極からドープされることはない。 第12図に示されるように、半導体物質11を設ける前にゲート電極７、８までの 表面５が露出するまで酸化物層24に異方性エッチング処理を行う場合には、ゲー ト電極からチャンネルゾーンへのドーピングを完全に避けることができる。基板 ５の表面を再び露出させる。ゲート電極７、８の下側に形成された丸められた角 度26は、絶縁材27により覆われている。チャンネルゾーン20、21がゲート電極７ 、８からドープされないようにして、半導体物質10の層からドーパント原子を拡 散させる。 上述の実施例の場合、半導体物質10の層がゲート電極の横に直近で位置する表 面のエッジに形成されるまで、この層にドーパント原子は供給しない。半導体物 質11の層はパターンにエッチされるまで、この層にドーパントは供給しない。前 述した２種類のMOSトランジスタの形成には、２個の互いに相補的なフォトレジ ストマスク12、14が必要である。堆積直後でかつエッチング前に半導体物質11の 層にドーパント原子を供給する場合には、２つの相補的なフォトレジストマスク 12、14を、各々、二度使用しなければならない。何故ならば、半導体物質11の層 をエッチしてしまうまではイオン注入工程を実行することができない からである。 上述の実施例の場合、イオン13、15を表面５に注入する間、ゲート電極７、８ に直近で位置するエッジ９で半導体物質10の層にイオン注入が行われる。ソース ゾーン16、17とドレインゾーン18、19の弱くドープされた部分ｂのドーピング強 度は、熱処理の時間と温度によって決定される。 これらの実施例では、イオン注入13は、能動領域２と半導体物質10に対して、 フォトレジストマスク12を用い１cm2あたり２ｘ1015〜１ｘ1016原子のドーズ量 で注入されるAsイオンにより行われる。フォトレジストマスク14のマスキングの 下で、イオン注入15は、１cm2あたり２ｘ1015〜１ｘ1016のドーズ量で注入され るＢ原子により実行される。1000℃で5〜60秒間熱処理した後、ソースゾーン16 、17とドレインゾーン18、19の約1019原子/ccのドーピング密度を有する弱くド ープされた部分ｂと、約1020原子/ccのドーピング濃度を有する強くドープされ た部分ａとを形成する。

Claims (1)

  1. 【特許請求の範囲】 1. ゲートの誘電体とゲート電極をシリコン基板の表面に形成し、前記ゲート電 極に隣接する前記表面を露出させ、半導体物質の層を、前記ゲート電極と前記 半導体物質の層とをマスクとして前記ゲート電極に隣接している前記表面のエ ッジで前記シリコン基板内に形成し、イオンを注入し、そして、前記注入され たイオンの活性化と前記半導体物質の層からのドーパント原子の拡散とによっ てソースゾーンとドレインゾーンが形成されるように熱処理を行う、MOSトラ ンジスタを有する半導体素子の製造方法において、Si1-xGex（0.1<x<0.6）か らなる半導体物質層を、前記ゲート電極に直近で隣接する前記エッジ上に設け 、前記熱処理の後その層を選択的にエッチ除去することを特徴とする半導体素 子の製造方法。 2. Si1-xGex(0.1<X<0.6)からなる前記半導体物質層を非単結晶の形態で設ける ことを特徴とする請求項１に記載の半導体素子の製造方法。 3. 前記半導体物質の層をエッチ除去した後に、側壁絶縁体を前記ゲート電極の 前記側壁と前記ゲート電極に隣接する前記表面の前記エッジに設けることを特 徴とする請求項１または２に記載の半導体素子の製造方法。 4. 前記半導体物質の層を設ける前に、前記ゲート電極上と前記ゲート電極に燐 接する前記表面の上に厚さ2-10nmの酸化物層が形成される熱酸化を行うことを 特徴とする請求項１、２または３の何れかに記載の半導体素子の製造方法。 5. 前記ゲート電極に隣接する前記表面を露出させた後に、前記ゲート誘電体の 厚みよりも小である厚さまで熱酸化により前記酸化物層を設けることを特徴と する請求項４に記載の半導体素子の製造方法。 6. 半導体物質層の前記層を設ける前に、前記ゲート電極に隣接する前記表面が 露出されるまで、前記酸化物層に異方性エッチング処理を行うことを特徴とす る請求項４または５に記載の半導体素子の製造方法。 7. 前記半導体物質の層を前記ゲート電極に直近で隣接する位置に有る前記表面 の前記エッジに形成するまで、この層にドーパント原子を供給しないことを 特徴とする前項何れかの請求項に記載の半導体素子の製造方法。 8. 前記ソースコンタクトゾーンと前記ドレインコンタクトゾーンを形成するた めに前記表面にイオンを注入する間に、イオンを同時に前記ゲート電極に直近 で隣接する前記エッジで前記半導体物質の層に注入することを特徴とする請求 項７に記載の半導体素子の製造方法。
JP52943498A 1997-05-23 1998-04-27 Ｌｄｄ構造をもつｍｏｓトランジスタを有する半導体素子の製造方法 Expired - Fee Related JP3827734B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97201562.2 1997-05-23
EP97201562 1997-05-23
PCT/IB1998/000633 WO1998053491A2 (en) 1997-05-23 1998-04-27 Manufacture of a semiconductor device with a mos transistor having an ldd structure

Publications (2)

Publication Number Publication Date
JP2001504998A true JP2001504998A (ja) 2001-04-10
JP3827734B2 JP3827734B2 (ja) 2006-09-27

Family

ID=8228357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52943498A Expired - Fee Related JP3827734B2 (ja) 1997-05-23 1998-04-27 Ｌｄｄ構造をもつｍｏｓトランジスタを有する半導体素子の製造方法

Country Status (5)

Country Link
US (1) US6255183B1 (ja)
EP (1) EP0939974B1 (ja)
JP (1) JP3827734B2 (ja)
DE (1) DE69836124T2 (ja)
WO (1) WO1998053491A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506653B1 (en) * 2000-03-13 2003-01-14 International Business Machines Corporation Method using disposable and permanent films for diffusion and implant doping
KR100386674B1 (ko) 2000-11-27 2003-06-02 이진구 파이형 구조의 게이트를 갖는 트랜지스터 및 그의 제조 방법
ATE544176T1 (de) 2001-07-18 2012-02-15 Infineon Technologies Ag Selektives basisätzen
US7344934B2 (en) * 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
US8741704B2 (en) 2012-03-08 2014-06-03 International Business Machines Corporation Metal oxide semiconductor (MOS) device with locally thickened gate oxide

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238859A (en) * 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5306655A (en) * 1990-07-24 1994-04-26 Matsushita Electric Industrial Co., Ltd. Structure and method of manufacture for MOS field effect transistor having lightly doped drain and source diffusion regions
JP2994128B2 (ja) * 1991-03-04 1999-12-27 シャープ株式会社 半導体装置の製造方法
US5212110A (en) * 1992-05-26 1993-05-18 Motorola, Inc. Method for forming isolation regions in a semiconductor device
US5391508A (en) 1992-12-21 1995-02-21 Sharp Kabushiki Kaisha Method of forming semiconductor transistor devices
US5281552A (en) * 1993-02-23 1994-01-25 At&T Bell Laboratories MOS fabrication process, including deposition of a boron-doped diffusion source layer
US5571744A (en) * 1993-08-27 1996-11-05 National Semiconductor Corporation Defect free CMOS process
US5654212A (en) * 1995-06-30 1997-08-05 Winbond Electronics Corp. Method for making a variable length LDD spacer structure
US5637514A (en) * 1995-10-18 1997-06-10 Micron Technology, Inc. Method of forming a field effect transistor
US5710054A (en) * 1996-08-26 1998-01-20 Advanced Micro Devices, Inc. Method of forming a shallow junction by diffusion from a silicon-based spacer
TW302539B (en) * 1996-08-26 1997-04-11 Lin Horng Hyh Manufacturing method of deep submicron PMOS device shallow junction
US6087239A (en) * 1996-11-22 2000-07-11 Micron Technology, Inc. Disposable spacer and method of forming and using same
US5874343A (en) * 1996-12-06 1999-02-23 Advanced Micro Devices, Inc. CMOS integrated circuit and method for forming source/drain areas prior to forming lightly doped drains to optimize the thermal diffusivity thereof

Also Published As

Publication number Publication date
WO1998053491A3 (en) 1999-02-25
EP0939974B1 (en) 2006-10-11
DE69836124T2 (de) 2007-08-23
JP3827734B2 (ja) 2006-09-27
US6255183B1 (en) 2001-07-03
WO1998053491A2 (en) 1998-11-26
DE69836124D1 (de) 2006-11-23
EP0939974A2 (en) 1999-09-08

Similar Documents

Publication Publication Date Title
JP5437112B2 (ja) 金属酸化物半導体デバイスのゲート電極を形成する方法及び金属酸化物半導体デバイスを形成する方法
KR100199527B1 (ko) 약하게 도핑된 드레인(ldd)형의 cmos장치제조방법
JPH11111982A (ja) 半導体素子の製造方法
KR100396692B1 (ko) 반도체 소자의 제조방법
US6258646B1 (en) CMOS integrated circuit and method for implanting NMOS transistor areas prior to implanting PMOS transistor areas to optimize the thermal diffusivity thereof
EP0459398B1 (en) Manufacturing method of a channel in MOS semiconductor devices
JP2001156059A (ja) 絶縁膜の形成方法および半導体装置の製造方法
US6245603B1 (en) Manufacturing method for semiconductor device
JP2001504998A (ja) Ｌｄｄ構造をもつｍｏｓトランジスタを有する半導体素子の製造方法
US6069046A (en) Transistor fabrication employing implantation of dopant into junctions without subjecting sidewall surfaces of a gate conductor to ion bombardment
JP2733082B2 (ja) Ｍｏｓ装置の製法
JP2001196469A (ja) 半導体装置の製造方法
KR100617068B1 (ko) 반도체 소자의 제조방법
KR100940996B1 (ko) 반도체 소자의 실리사이드층 형성 방법
KR100628253B1 (ko) 반도체 소자의 자기 정렬 실리사이드 형성방법
KR100705233B1 (ko) 반도체 소자의 제조 방법
KR100481381B1 (ko) 반도체 소자 제조 방법
KR100491419B1 (ko) 반도체 소자의 제조 방법
JPH10223887A (ja) 半導体装置の製造方法
KR101079873B1 (ko) 반도체 소자의 형성 방법
KR100333647B1 (ko) 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법
KR100995332B1 (ko) 반도체 소자의 제조 방법
KR101016337B1 (ko) 반도체 소자의 제조 방법
KR101004808B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100382552B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050722

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20051024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees