JP2001358456A - 鉛フリーはんだを用いて接続した電子機器 - Google Patents

鉛フリーはんだを用いて接続した電子機器

Info

Publication number
JP2001358456A
JP2001358456A JP2000180717A JP2000180717A JP2001358456A JP 2001358456 A JP2001358456 A JP 2001358456A JP 2000180717 A JP2000180717 A JP 2000180717A JP 2000180717 A JP2000180717 A JP 2000180717A JP 2001358456 A JP2001358456 A JP 2001358456A
Authority
JP
Japan
Prior art keywords
lead
free solder
composition
temperature
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000180717A
Other languages
English (en)
Inventor
Tetsuya Nakatsuka
哲也 中塚
Yasuhiro Narukawa
泰弘 成川
Tasao Soga
太佐男 曽我
Hideyoshi Shimokawa
英恵 下川
Koji Serizawa
弘二 芹沢
Isao Sato
勲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000180717A priority Critical patent/JP2001358456A/ja
Publication of JP2001358456A publication Critical patent/JP2001358456A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明は、回路基板の両面において電子部品を
高信頼に半田接続することを目的とする。 【解決手段】本発明は、上記目的を達成するために、例
えば、図1、図2に示す様に、有機基板1への電子部品
2の第1面リフロー、電子部品3、4の裏面の第2面リ
フローもしくはフローの組み合わせの鉛フリーはんだを
用いた混載実装において、第2面リフローもしくはフロ
ーはんだ付けを行う際、既にリフローをされた基板の第
1面リフローに用いたはんだに対し、第2面リフローも
しくはフローはんだ接続時の熱影響が及ばないようそれ
ぞれのはんだの融点範囲をずらすことで、第2面リフロ
ーもしくはフローはんだ付けの際の第1面リフローによ
り接続された部品のはずれあるいは接続部強度低下を抑
制することとした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は有機基板にLSI,
部品等を接続するためのリフローもしくはフローはんだ
付けにおけるSn-Ag-Bi系とSn-Zn-Bi系鉛フリーはんだを
用いて混載実装した電子機器に関するものである。
【0002】
【従来の技術】一般に使用されているプリント基板材質
はガラスエポキシ製である。ガラスエポキシ基板の耐熱
温度はリフロー炉を用いた場合、通常220℃である。こ
れに使用する接続用はんだは、Sn-37重量%Pb(以下Sn-37
Pbと略す)共晶はんだ(融点183℃)、もしくは共晶近傍の
組成のはんだが使用されており、融点は183℃付近であ
るので汎用されているガラスエポキシ基板の耐熱温度(2
20℃)以下で十分な接続がなされてきた。また、高温で
の信頼性は最高150℃まで保証できた。
【0003】一方、このSn-Pb系はんだに代わるPbフリ
ーはんだ合金としてSn-Ag-BiあるいはSn-Zn-Bi系3元系
をベースとしたものが有力候補としてクローズアップさ
れている。その理由には、既にPbフリーはんだでは、2
元系まで拡張して組成が検討されたうえで、Sn-3.5重量
%Ag(融点221℃),Sn-5重量%Sb(融点240℃)などの使用実
績があるが、Sn-37Pbと比較して融点が高すぎるため、
ガラスエポキシ基板のはんだ付けには使用しにくいこ
と、また、Sn-9重量%Zn(融点199℃)は融点はほぼ適正で
あるが、大気中のはんだ付けでは、はんだ表面が著しく
酸化されやすくCu,Ni等の電極に対するぬれ性がSn-Ag,S
n-Sb系はんだに比較して低下するため使用しにくいこ
と、また、Sn-58重量%Bi(融点138℃)は材料自体が固く
脆いため信頼性に問題があり使用が困難であるというこ
と、,Sn-52重量%In(融点117℃)はSn-37Pbと比較して融
点が低すぎるため、接続部高温強度が低下し使用が困難
であること、が問題となるが、Sn-Ag-Bi系あるいはSn-Z
n-Bi系3元系まで拡張すれば、前記の2元系の場合より
も融点を183℃(Sn-37Pbの融点)に近づけることができる
ためである。
【0004】
【発明が解決しようとする課題】ところが、この3元系
において融点を183℃に近いものを探索すると、完全な
共晶組成を得ることはできず、183℃より低い固相線温
度あるいは183℃より高い液相線温度を持った(固液共存
温度を持った)組成となってしまう。そのため、このは
んだを用いてはんだ付けを行う際のはんだ溶融を行うた
めの加熱時に、はんだの温度が183℃よりも低い温度で
もはんだ中に液相が出現する。そのため、リフローによ
りはんだ付けを行った基板面を下にして同じ面をフロー
はんだ付けする際、フローはんだ付けの熱で、リフロー
で先付けした部品がはずれるという現象が起きやすい。
【0005】また、リフローはんだ付けにより部品を接
続した後、その裏面をフローはんだ付けする際、部品の
種類によっては、このリフローはんだ付けにより接続さ
れた部品がはんだとともに基板上の電極からはがれると
いう現象が起きることも分かっている。
【0006】さらに、融点を183℃(Sn-37Pbの融点)に近
づけたため、固液共存温度を持ったこのはんだは、溶融
状態から凝固する際、まず、はんだ中の高融点の組成が
早く凝固し、低融点の組成は、はんだ全体の温度が十分
下がるまで凝固できず、凝固が遅れる。そのため、挿入
部品をフローはんだ付けする際、部品やスルーホール等
の接続構造によっては、早く凝固を終了したはんだが温
度降下による熱収縮で未凝固のはんだを引き寄せるた
め、熱容量が大きく、はんだ凝固の際温度の下がり方が
遅い基板上の電極からはんだが剥がれる、リフトオフと
呼ばれる現象が起きることも分かっている。
【0007】本発明は、回路基板の両面において電子部
品を高信頼に半田接続することを目的とする。
【0008】
【課題を解決するための手段】本発明は、上記目的を達
成するために特許請求の範囲の通りに構成した。
【0009】例えば、図1、図2に示す様に、有機基板
1への電子部品2の第1面リフロー、電子部品3、4の
裏面の第2面リフローもしくはフローの組み合わせの鉛
フリーはんだを用いた混載実装において、第2面リフロ
ーもしくはフローはんだ付けを行う際、既にリフローを
された基板の第1面リフローに用いたはんだに対し、第
2面リフローもしくはフローはんだ接続時の熱影響が及
ばないようそれぞれのはんだの融点範囲をずらすこと
で、第2面リフローもしくはフローはんだ付けの際の第
1面リフローにより接続された部品のはずれあるいは接
続部強度低下を抑制することとした。
【0010】また、図3に示す様に、両面リフロー、片
面フローの組み合わせの鉛フリーはんだを用いた混載実
装においても同様に、まず第1面リフロー後、裏面の第
2面リフローをする際、既にリフローをされた基板の第
1面リフローに用いたはんだに対し、第2面リフローは
んだ接続時の熱影響が及ばないよう、そしてその後、既
にリフローをされた基板第2面リフローに用いたはんだ
に対し、第1面フローはんだ接続時の熱影響が及ばない
ようそれぞれのはんだの融点範囲をずらすことで、各は
んだ付け工程での、第1,2面リフローはんだ付けされ
た部品のはずれあるいは接続部強度低下を抑制すること
とした。
【0011】さらに、接続する部品、はんだの組成、ま
たは、電極材のめっき組成によっては、表面実装部品接
続部の強度低下、あるいは、挿入実装部品のリフトオフ
と呼ばれるはんだフィレットの剥がれ現象が起きること
がある。この現象は接続しようとする部品の熱容量が大
きく、フローはんだ付け時の基板全体の温度の時間的変
化に部品が追従していないことにより、接続部はんだ内
に温度勾配が生じ、これが原因で発生した成分偏析によ
り起きると考えられ、これを抑制することとした。
【0012】より具体的には、(1)はんだ自体の固液
共存温度幅ができるだけ小さくなるような組成にして、
はんだ凝固時間を短縮化し、はんだの成分偏析を起きに
くくし、合金組織の健全化をはかることとした。また、
(2)後の工程ではんだ付けする温度を十分低くできる
よう、後の工程ではんだ付けするはんだの融点を低く
し、先に接続された接続部のはんだに熱的な影響が大き
く及ばないようにすることとした。また、(3)基板全
体の均熱化を促進するための補助をすることで、回路基
板の両面において電子部品を高信頼に半田接続すること
とした。
【0013】なお、(1)への対応としては、図4,5
に実線で示されるように、接続に使用するSn-Ag-Bi,Sn-
Zn-Bi系はんだの組成をSn-Ag2元共晶線7, Sn-Zn 2元共
晶線11近傍にする必要があると考え、点線で示される
範囲のはんだ組成を使用することとした。
【0014】はんだ合金組成と実線との位置関係は溶融
状態のはんだ合金が冷却される際の凝固の仕方を大きく
特徴づけ、この線から大きく離れた位置にある合金組成
を凝固させた場合、溶融状態から最初に晶出する結晶が
粗大化する反応が起こる。この反応は、残された溶融合
金の組成が元々の合金組成付近の2元共晶線(実線)に
到達するまで続く。従ってこの粗大化した結晶は、最初
の溶融はんだのスケールで凝固終了時まで残るため、こ
の周辺に存在していた液相の凝固収縮が冷却過程のどこ
かで必ず起き、これが起きた途端、大きな引け巣がはん
だ表面に発生することとなる。これははんだ接続部高信
頼化への妨げとなる。従って、実線の近傍に位置する点
線の組成範囲のものを用いることで引け巣などの発生を
抑制することとした。なお、Sn-Ag-Bi系については、Bi
含有量が少ない領域で、前述した反応が起きにくくなる
組成が2元共晶線位置からSnリッチ側へ1重量%程度移
動する。
【0015】また、引け巣以外にSn-Ag-Bi系については
Sn-Ag2元共晶線からAgリッチ側へ離れる場合、粗大化す
る反応が金属間化合物Ag3Snについて顕著に見られ、こ
れは細長い針状となり、小さい確率ではあるがはんだ表
面を飛び出して成長し隣接する電極とのショートの原因
となることもある。Sn-Zn-Bi系についてはSn-Zn 2元共
晶線からZnリッチ側へ離れる場合、粗大化する反応がZn
の長い針状組織について起こり、これがはんだ内のクラ
ック進展を促進することがある。従って、特にSn-Ag-Bi
系についてはSn-Ag 2元共晶線からAgリッチ側へ大きく
離れた組成や、Sn-Zn-Bi系についてはSn-Zn 2元共晶線
からZnリッチ側へ大きく離れた組成ははんだとしての使
用が望ましくない。両系について詳細を調べた結果、Sn
-Ag-Bi系についてはSn-Ag 2元共晶線からAgリッチ側へ
は 0.5重量%程度、Snリッチ側へは0.7〜1重量%程度の
許容範囲がある。一方Sn-Zn-Bi系についてはSn-Zn 2元
共晶線からZnリッチ側へは0.5重量%程度、Snリッチ側へ
は1〜2重量%程度の許容範囲がある。なお、Sn-Ag-Bi,Sn
-Zn-Bi両系とも、Bi含有量が65重量%を超えると、はん
だ接続部の機械的性質が硬くて脆いBiに支配されはじ
め、これがはんだ接続部高信頼化への妨げとなる。
【0016】以上のことから、Sn-Ag-Bi,Sn-Zn-Bi各系
において図4,5の点線で囲まれた組成領域がはんだと
して使用できる領域であると考えた。
【0017】また、(2)への対応としては、汎用され
ている1〜1.6mm厚ガラスエポキシ基板を使用して第1面
リフロー・後に第2面リフローの両面実装を行った場合
について検討した。その結果を以下に説明する。
【0018】この場合、第2面リフローを行う際、炉内
熱風の温度は低くとも第2面リフロー用はんだの液相線
温度より概ね20℃高く設定しなければ基板へのぬれ不良
が生じる。また、既に基板下面に接続されている第1面
のリフロー接続部品の接続部は炉内熱風の影響により温
度が上昇するにつれ、接続部はんだ内に液相の比率が多
くなり強度が低下するが、炉内温度が第1面リフロー用
はんだの固相線温度より概ね20℃高くなった時点、すな
わち、第1面リフロー用はんだの固相線温度が、概ね第
2面リフロー用はんだの液相線温度以上でQFP-LSI等の
大型部品は基板からはずれて落下する場合があることが
5通りのはんだの組み合わせで行った実験により明らか
となった。
【0019】表1にこの実験結果(第1面リフロー用は
んだの組成、第2面リフロー用はんだの組成、第1面の
リフロー接続により接続された部品はずれの有無)を示
す。
【0020】
【表1】
【0021】この結果から、片面をリフローはんだ付け
し、その裏面にもリフローはんだ付けを行う場合、先に
リフローを行うはんだの固相線温度は、概ね後にリフロ
ーを行うはんだの液相線温度以上とする必要があること
が明らかとなった。
【0022】次に、1〜1.6mm厚ガラスエポキシ基板を使
用して第1面リフロー・後に第2面フローの両面実装を
行った場合について検討した。その結果を以下に説明す
る。
【0023】この場合、第2面フローを行う際、溶融は
んだ噴流の基板への接触時間は最大で5秒程度であり、
この間に基板は溶融はんだより熱を受け取り、その熱影
響は第1面のリフロー接続部品の接続部にも伝わる。そ
してこのとき、該溶融はんだ自体の温度は低くともはん
だの液相線温度より概ね30℃高く設定しなければ基板接
触時に基板に熱を奪われて基板へのぬれ不良が生じ、ま
た、該溶融はんだの接触により第1面のリフロー接続部
品の接続部は溶融はんだ温度より概ね50℃低くなること
が明らかとなった。さらに、第1面のリフロー接続部品
の接続部はんだの受ける熱影響は該第1面のリフロー接
続部が該接続部に使用したはんだの固相線温度を超える
と顕著になり、接続部の強度を著しく低下させるBiの偏
析を引き起こすことが5通りのはんだの組み合わせで行
った実験により明らかとなった。
【0024】表2にこの実験結果(第1面リフロー用は
んだの組成、第2面フロー用はんだの組成、第1面のリ
フロー接続部品の接続部強度)を示す。なお、実験結果
の接続部強度は、QFP-LSIリード15を図6の方法で基
板面に対して45°の方向に引っ張り、接続部に破断が起
きるまでの引っ張り荷重の最大値(これを45°ピール強
度と呼ぶ)とし、測定したリード本数は、20本であり、
これより算出した平均値を示している。
【0025】
【表2】
【0026】この結果から、片面をリフローはんだ付け
し、その裏面に噴流はんだを接触させてフローはんだ付
けを行う場合、該リフロー用はんだの固相線温度は概ね
該フロー用はんだの液相線温度より20℃以上低くする必
要があることが明らかとなった。
【0027】また、以上のことから、(1)第1面リフ
ロー・後に第2面リフローの両面実装、(2)第1面リ
フロー・後に第2面フローの両面実装、(3)第1面リ
フロー・次に第2面リフロー・最後に第1面フローの両
面実装のいずれの場合も先の工程に使用するはんだと、
次の工程に使用するはんだ溶融温度域に相対的な関係が
存在することになる。そして、これを従来のようにSn-A
g-Bi系あるいはSn-Zn-Bi系のいずれか一方だけを用いる
よりも、本案のようにこれらを組み合わせた方が実現し
易くなる。それを図7、8に示して説明する。
【0028】図7の黒色の実線、点線はそれぞれSn-Ag-
Bi系のSn-Ag2元共晶線に沿った液相線温度、固相線温
度のBi含有量に対する変化を概略的に示し、図8は、図
7に灰色の実線、点線はそれぞれSn-Zn-Bi系のSn-Zn2
元共晶線に沿った液相線温度、固相線温度のBi含有量に
対する変化を概略的に書き加えたものである。いま、第
1面リフロー・次に第2面リフローの両面実装をA,B
2種類のはんだ(AがBより高融点とし、それぞれの融
点範囲を黒、白い印で示す)を用いて接続する場合を考
える。これをSn-Ag-Bi系のみで実現する場合、図7によ
ると、例えばAにBi含有量2重量%の(液相線218℃、固
相線210℃)の組成を選ぶと、BはBi含有量10重量%以上
(固相線173℃以下)の組成を選ぶ必要があることがわか
るが、Sn-Ag-Bi系とSn-Zn-Bi系の組み合わせからA,B
を選ぶ場合、図8により、固液相線温度差の少ないSn-9
Zn(固相線199℃)をBとして選べることがわかる。これ
より、本案では後の工程で接続するはんだ(ここではB)
の耐熱性を高めることが可能である。
【0029】次に、はんだの信頼性向上を目的として、
図4,5に示された範囲の組成に、はんだ合金組織の微
細化ができるCuや,はんだの延性展性を向上させるIn等
の微量添加を試みた。その結果、Cu,Inあるいはこれら
両者を併せて添加することにより、0.5mmピッチ208ピン
QFP-LSI接続部の温度サイクル寿命を最大10%程度向上さ
せることがわかった。但し、Cu添加について、1重量%を
超える添加を行うと、接続部のはんだ自体が硬く脆い性
質を持つようになり、寿命向上には逆効果であること
や、In添加について、3重量%を超える添加を行うとはん
だ自体の固液共存温度幅を広くするため、 3重量%を超
える添加を行われたはんだで接続したQFP-LSI接続部
は、前述したフローはんだ付け時の熱影響によりBiやIn
の偏析が起きやすく低信頼となりやすいことがわかっ
た。よって、Cu,Inあるいはこれら両者を併せて添加す
る場合、Cu添加量は最大で1重量%,In添加量は最大で3重
量%としなければならないことがわかった。また、Cu添
加量を1重量%とした場合、基板上のCu電極からのCu溶出
により実際の接続部内のCu濃度は約2重量%、また部品リ
ードのめっき中のPbの影響によりPbを主成分とする不可
避不純物含有量が約1重量%となっており、この状態でも
高信頼で接続が可能であることがわかった。しかしこの
不可避不純物は前述したフローはんだ付け時の熱影響に
よるBi偏析を促進する働きがあることがわかっている。
また、該不可避不純物含有量は部品リードのめっきをPb
フリー化すれば大幅に低減でき、これにより接続信頼性
は向上することがわかっている。また、該不可避不純物
含有量は1.5重量%以下とすることが表面実装部品接続部
のBi偏析、挿入実装部品接続部のリフトオフ発生防止の
観点から望ましいことも追加実験によりわかった。
【0030】また、(3)への対応としては、基板全体
の温度の時間的変化に追従していない部品を選択的に強
制加熱、あるいは強制冷却するプロセス的な補助を用い
る方法や、該部品と正常な温度変化をしている基板ある
いは部品との間の熱伝導を起こりやすくするための構造
的な改良を行う方法が効果的であることがわかった。
【0031】
【発明の実施の形態】以下、本発明を実施例によりさら
に詳細に説明する。
【0032】上記はんだの接続強度を評価するために次
の実験を行った。
【0033】(実施例1)まず、厚さ1.6mm,縦90mm,横140m
mのガラスエポキシ基板第1面にリードピッチ:0.5mm,リ
ード幅:0.2mm,4辺のリード総本数:208,寸法32mm角のQFP
-LSIを組成Sn-5Zn-13Bi-0.5Cu(単位:重量%)(固相線温
度:157℃,液相線温度:194℃)または、Sn-4Zn-33Bi-0.5C
u(単位:重量%)(固相線温度:130℃,液相線温度:170℃)の
はんだペーストにより220℃で酸素濃度100ppmの窒素リ
フロー炉により接続した。次に、この基板の第2面を上
にし、第1面に接続したものと同型のQFP-LSIを組成Sn-
4Zn-55Bi-0.5Cu(単位:重量%)(固相線温度:130℃,液相線
温度:132℃)のはんだペーストにより160℃で酸素濃度10
0ppmの窒素リフロー炉によりリフロー接続した。
【0034】接続後、QFP-LSIリードを図8の方法で基
板面に対して45°の方向に引っ張り、接続部に破断が起
きるまでの引っ張り荷重の最大値(これを45°ピール強
度と呼ぶことにする)を測定した。測定したリード本数
は、20本であり、これより平均値を出した。その結果、
第1面のQFP-LSI接続にSn-5Zn-13Bi-0.5Cuを使用した方
は平均強度8.0NとなったがSn-4Zn-33Bi-0.5Cuを使用し
た方は平均強度2.7Nしかなく破断面にはBiの偏析が見ら
れた。なお、この2.7Nという強度は、はんだ付けされて
いないリードを引っ張った場合の強度にほぼ等しく、こ
の場合Sn-4Zn-33Bi-0.5Cuはんだ自体による強度はBi偏
析によりほぼ0になってしまったことがわかった。
【0035】(実施例2)まず、厚さ1.6mm,縦90mm,横140
mmのガラスエポキシ基板第1面にリードピッチ:0.5mm,
リード幅:0.2mm,4辺のリード総本数:208,寸法32mm角のQ
FP-LSIを組成Sn-3.0Ag-0.5Cu(単位:重量%)(固相線温度:
218℃,液相線温度:220℃)のはんだペーストにより240℃
でリフロー接続した。
【0036】次に、基板第2面にリードピッチ:0.5mm,
リード幅:0.2mm,4辺のリード総本数:208,寸法32mm角のQ
FP-LSIを組成Sn-3.0Ag-0.5Cu(単位:重量%)(固相線温度:
218℃,液相線温度:220℃),Sn-5Zn-13Bi-0.5Cu(単位:重
量%)(固相線温度:157℃,液相線温度:194℃)、または、S
n-4Zn-33Bi-0.5Cu(単位:重量%)(固相線温度:130℃,液相
線温度:170℃)の3種類のはんだペーストによりはんだ
の液相線温度より概ね30℃高い温度で3通りのリフロー
接続をした。
【0037】次に、これらの基板第2面を上にし、第2
面側から電解コンデンサのリードを挿入し、該リードを
基板第1面からSn-0.8Ag-56Bi-0.5Cu(単位:重量%)(固相
線温度:137℃,液相線温度:138℃)で170℃でフロー接続
した。
【0038】接続後、第1,2面のQFP-LSIリードを図
8の方法で45°ピール強度を測定した。測定したリード
本数は、20本であり、これより平均値を出した。
【0039】その結果、第2面のQFP-LSI接続にSn-3.0A
g-0.5Cu を使用した場合、第2面のQFP-LSI接続中に第
1面のQFP-LSIが剥がれ落ちた。
【0040】また、第2面のQFP-LSI接続にSn-4Zn-33Bi
-0.5Cu を使用した場合、電解コンデンサのフロー接続
後、第2面のQFP-LSI接続部の45°ピール強度は平均強
度2.8Nしかなく破断面にはBiの偏析が見られた。なお、
この2.8Nという強度は、はんだ付けされていないリード
を引っ張った場合の強度にほぼ等しく、この場合Sn-4Zn
-33Bi-0.5Cuはんだ自体による強度はBi偏析によりほぼ0
になってしまったことがわかった。
【0041】また、この場合、第1,2面のQFP-LSI、
電解コンデンサを高信頼で接続できるのは、第2面のQF
P-LSI接続にSn-5Zn-13Bi-0.5Cuを使用した場合のみであ
ることがわかった。
【0042】(実施例3)まず、厚さ1.6mm,縦90mm,横140
mmのガラスエポキシ基板第1面にリードピッチ:0.5mm,
リード幅:0.2mm,4辺のリード総本数:208,寸法32mm角のQ
FP-LSIを組成Sn-3.0Ag-0.5Cu(単位:重量%)(固相線温度:
218℃,液相線温度:220℃)のはんだペーストにより240℃
でリフロー接続した。
【0043】次に、基板第2面にリードピッチ:0.5mm,
リード幅:0.2mm,4辺のリード総本数:208,寸法32mm角のQ
FP-LSIを組成Sn-5Zn-13Bi-0.5Cu(単位:重量%)(固相線温
度:157℃,液相線温度:194℃)のはんだペーストにより22
0℃でリフロー接続した。
【0044】次に、これらの基板第2面を上にし、第2
面側から電解コンデンサのリードを挿入し、該リードを
基板第1面からSn-1.2Ag-45Bi-0.5Cu(単位:重量%)(固相
線温度:137℃,液相線温度:145℃)で180℃にてフロー接
続した。しかし、接続後、電解コンデンサの一部の接続
部にリフトオフが20%の割合で発生していることがわか
った。そこで、フローはんだ付け開始時から基板第2面
に180℃の窒素を電解コンデンサのリードに吹き付ける
ようにしたところ、リフトオフの発生は1%以下となっ
た。
【0045】(実施例4)まず、厚さ1.6mm,縦90mm,横1
40mmのガラスエポキシ基板第1面にリードピッチ:0.5m
m,リード幅:0.2mm,4辺のリード総本数:208,寸法32mm角
のQFP-LSIを組成Sn-3Ag-5Bi-0.5Cu(単位:重量%)(固相線
温度:196℃,液相線温度:215℃)のはんだペーストにより
240℃でリフロー接続した。
【0046】次に、基板第1面側から電解コンデンサの
リードを挿入し、該リードを基板第2面からSn-3Ag-7.5
Bi-0.5Cu(単位:重量%)(固相線温度:185℃,液相線温度:2
13℃)で245℃でフロー接続した。
【0047】接続後、第1面のQFP-LSIリードを図8の
方法で45°ピール強度を測定した。測定したリード本数
は、20本であり、これより平均値を出した。
【0048】その結果、第1面のQFP-LSI接続強度は平
均強度8.0Nとなり、高信頼で接続できていることがわか
った。
【0049】(実施例5)まず、厚さ1.6mm,縦90mm,横1
40mmのガラスエポキシ基板第1面にリードピッチ:0.5m
m,リード幅:0.2mm,4辺のリード総本数:208,寸法32mm角
のQFP-LSIを組成Sn-3Ag(単位:重量%)(固相線温度:221
℃,液相線温度:222℃)のはんだペーストにより250℃で
リフロー接続した。
【0050】次に、基板第2面にリードピッチ:0.5mm,
リード幅:0.2mm,4辺のリード総本数:56,寸法14×18.4mm
のTSOPを組成Sn-1.5Ag-1Bi-2In(単位:重量%)(固相線温
度:211℃,液相線温度:217℃)のはんだペーストにより24
0℃でリフロー接続した。
【0051】次に、これらの基板第2面を上にし、第2
面側から電解コンデンサのリードを挿入し、該リードを
基板第1面からSn-0.7Cu(単位:重量%)(固相線温度:227
℃,液相線温度:228℃)で260℃にてフロー接続した。そ
して、接続後、第1面のQFP-LSIリード、第2面のTSOP
リードを図8の方法で45°ピール強度測定した。測定し
たリード本数は、20本であり、これより平均値を出し
た。
【0052】その結果、第1面のQFP-LSI接続強度は平
均強度6.6N、第2面のTSOP接続強度は平均強度6.9Nとな
り、高信頼で接続できていることがわかった。また、電
解コンデンサのリード接続部にリフトオフの発生はなか
った。
【0053】以上説明したように、Sn-37Pbはんだの代
替用Sn-Ag-Bi,Sn-Zn-Bi系Pbフリーはんだを用いた従来
のガラスエポキシ基板へのLSIやチップ部品等の表面
実装と、別な融点範囲を持ったSn-Ag-Bi,Sn-Zn-Bi系Pb
フリーはんだを用いたその裏面への表面実装や挿入部品
実装とを行うことで、フローはんだ付けの際の部品はず
れ、部品接続部の強度低下、リフトオフを起こさずにリ
フローはんだ付けとフローはんだ付けを併用した高信頼
な混載実装を実現することができる。特にSn-Ag-Bi 系P
bフリーはんだを用いたリフロー接続、,Sn-Zn-Bi系Pbフ
リーはんだを用いたフロー接続を組合わせて混載実装を
実現することが好ましい。回路基板や電子部品の耐熱性
からすると、Sn-Zn-Bi系Pbフリーはんだのみを組合わせ
て両面リフロー接続やその片面をフロー接続にした混載
実装を実現することが好ましい。さらに、Sn-Zn系Pbフ
リーはんだとSn-Zn-Bi系Pbフリーはんだとを組合わせる
のも固相線温度と液相線温度との差を容易に設ける上で
好ましい。例えば、Sn-約9.0ZnとSn-約(5.0〜10.0)Zn-
約(2.0〜5.0)Bi(単位:重量%)とを組合わせることが接続
信頼性を向上させる上で好ましい。
【0054】
【発明の効果】本発明によれば、回路基板の両面におい
て電子部品を高信頼に半田接続することができる。
【図面の簡単な説明】
【図1】第1面リフローと第2面リフローの組み合わせ
の鉛フリーはんだを用いた実装基板
【図2】第1面リフローと第2面フローの組み合わせの
鉛フリーはんだを用いた混載実装基板
【図3】第1面リフロー、第2面リフロー、第1面フロ
ーの組み合わせの鉛フリーはんだを用いた混載実装基板
【図4】Sn-Ag-Bi 3元系の2元共晶線
【図5】Sn-Zn-Bi 3元系の2元共晶線
【図6】Sn-Ag-Bi 3元系のSn-Ag 2元共晶線上における
固液相線
【図7】Sn-Ag-Bi 3元系のSn-Ag 2元共晶線上とSn-Zn-B
i 3元系のSn-Zn 2元共晶線上における固液相線
【図8】45°ピール試験方法概略
【符号の説明】
1.有機基板 1a.基板第1面 1b.基板第2面 2.リード付き表面実装部品 2a.リード付き表面実装部品パッケージ 2b.リード付き表面実装部品リード 2c.リード付き表面実装部品接続部 3.表面実装用チップ部品 4.挿入実装部品 5.フローはんだ付け用溶融はんだ 6.部品保護カバー 7.Sn-Ag 2元共晶線 8.Sn-Bi 2元共晶線 9.Ag-Bi 2元共晶線 10.Sn-Ag-Bi系適正組成領域 11.Sn-Zn 2元共晶線 12.Sn-Bi 2元共晶線 13.Bi-Zn 2元共晶線 14.Sn-Zn-Bi系適正組成領域 15.45°ピール試験用フック
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C22C 13/00 C22C 13/00 // B23K 101:42 B23K 101:42 (72)発明者 曽我 太佐男 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 下川 英恵 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 芹沢 弘二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 佐藤 勲 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 5E319 AA03 AA08 AB03 AC02 BB01 BB05 BB08 CC24 CC33 GG03 GG20

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】鉛フリーはんだに含まれるAg含有量とBi含
    有量とを (Ag含有量,Bi含有量)=(x,y)(単位:重量%)
    としたときの(x,y)が(1.5,0),(3,0),(3,23),(1.5,57),
    (1.5,65),(0.3,65),(0.3,55),(1.5,27)で囲まれた8角形
    領域内にあり、Cuを(0〜1)重量%,Inを(0〜3)重量%含有
    し、残りがSnである第一の鉛フリーはんだと、鉛フリー
    はんだに含まれるZn含有量とBi含有量とを(Zn含有量,Bi
    含有量)=(p,q)(単位:重量%)としたときの(p,q)が(6,
    0),(9,0),(5,17),(4.5,56),(4.5,65),(3,65),(3,56),
    (3.5,10)で囲まれた8角形領域内にあり、Cuを(0〜1)重
    量%,Inを(0〜3)重量%含有し、残りがSnである第二の鉛
    フリーはんだとの中から選んだ第一、第二の鉛フリーは
    んだ組成を用い、回路基板の第1面に該第一の鉛フリー
    はんだ組成を供給してリフローした後、該回路基板の第
    2面に該第二の鉛フリーはんだ組成を供給してリフロー
    して該回路基板の第1、第2の面に電子部品をはんだ接
    続した接続構造を有する電子機器であって、該第一の鉛
    フリーはんだ組成の固相線温度が該第二の鉛フリーはん
    だ組成の液相線温度以上となるように構成したことを特
    徴とする電子機器。
  2. 【請求項2】前記第一の鉛フリーはんだ組成の固相線温
    度は、含有するCuとInと不可避不純物分を取り除いた組
    成の有する固相線温度であり、前記第二の鉛フリーはん
    だ組成の液相線温度は、含有するCuとInと不可避不純物
    分を取り除いた組成の有する液相線温度であることを特
    徴とする請求項1記載の電子機器。
  3. 【請求項3】前記回路基板の第2面に第二の鉛フリーは
    んだ組成を供給してリフローして電子部品をはんだ接続
    する代わりに、前記第二の鉛フリーはんだ組成をフロー
    により供給して電子部品をはんだ接続することを特徴と
    する請求項1または2記載の電子機器。
  4. 【請求項4】前記第一の鉛フリーはんだ組成の固相線温
    度が前記第二の鉛フリーはんだ組成の液相線温度よりも
    約20℃以上低いことを特徴とした請求項1から3のいず
    れかに記載の電子機器。
  5. 【請求項5】前記第一の鉛フリーはんだ組成が前記第一
    の鉛フリーはんだから選ばれ、前記第二の鉛フリーはん
    だ組成が前記第二の鉛フリーはんだから選ばれたことを
    特徴とする請求項1から4のいずれかに記載の電子機
    器。
  6. 【請求項6】鉛フリーはんだに含まれるAg含有量とBi含
    有量とを (Ag含有量,Bi含有量)=(x,y)(単位:重量%)
    としたときの(x,y)が(1.5,0),(3,0),(3,23),(1.5,57),
    (1.5,65),(0.3,65),(0.3,55),(1.5,27)で囲まれた8角形
    領域内にあり、Cuを(0〜1)重量%,Inを(0〜3)重量%含有
    し、残りがSnである第一の鉛フリーはんだと、鉛フリー
    はんだに含まれるZn含有量とBi含有量とを(Zn含有量,Bi
    含有量)=(p,q)(単位:重量%)としたときの(p,q)が(6,
    0),(9,0),(5,17),(4.5,56),(4.5,65),(3,65),(3,56),
    (3.5,10)で囲まれた8角形領域内にあり、Cuを(0〜1)重
    量%,Inを(0〜3)重量%含有し、残りがSnである第二の鉛
    フリーはんだとの中から選んだ第一、第二、第三の鉛フ
    リーはんだ組成を用い、回路基板の第1面に該第一の鉛
    フリーはんだ組成を供給してリフローした後、該回路基
    板の第2面に該第二の鉛フリーはんだ組成を供給してリ
    フローし、該第1面のリフローによる表面実装が行われ
    た部分を保護しながらそれ以外の部分の第1面にフロー
    によりはんだを供給して該回路基板の第1、第2の面に
    電子部品をはんだ接続した接続構造を有する電子機器で
    あって、該第一の鉛フリーはんだ組成の固相線温度が該
    第二の鉛フリーはんだ組成の液相線温度以上であり、該
    第二の鉛フリーはんだ組成の固相線温度が該第三の鉛フ
    リーはんだ組成の液相線温度より20°以上低くなるよ
    うに構成したことを特徴とする電子機器。
  7. 【請求項7】前記第一の鉛フリーはんだ組成の固相線温
    度は、含有するCuとInと不可避不純物分を取り除いた組
    成の有する固相線温度であり、前記第二の鉛フリーはん
    だ組成の固相線温度及び液相線温度は、含有するCuとIn
    と不可避不純物分を取り除いた組成の有する固相線温度
    および液相線温度であり、前記第三の鉛フリーはんだ組
    成の液相線温度は、含有するCuとInと不可避不純物分を
    取り除いた組成の有する液相線温度でありることを特徴
    とする請求項6記載の電子機器。
  8. 【請求項8】はんだ付け作業中、またはその直後に、前
    記回路基板内の高温領域もしくは低温領域を検出し、そ
    の領域に熱媒体を吹き付けることで電子部品と回路基板
    とをはんだ接続したことを特徴とする請求項1〜7のい
    ずれかに記載の電子機器。
  9. 【請求項9】前記熱媒体が窒素もしくは水であることを
    特徴とする請求項8記載の電子機器。
  10. 【請求項10】前記回路基板と電子部品との間、もしく
    は前記電子部品間に熱伝導経路を有することを特徴とし
    た請求項1〜9のいずれかに記載の電子機器。
  11. 【請求項11】前記熱伝導経路がはんだ、リード、電
    極、エラストマー、ねじのいずれかであることを特徴と
    する請求項10記載の電子機器。
JP2000180717A 2000-06-12 2000-06-12 鉛フリーはんだを用いて接続した電子機器 Pending JP2001358456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000180717A JP2001358456A (ja) 2000-06-12 2000-06-12 鉛フリーはんだを用いて接続した電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000180717A JP2001358456A (ja) 2000-06-12 2000-06-12 鉛フリーはんだを用いて接続した電子機器

Publications (1)

Publication Number Publication Date
JP2001358456A true JP2001358456A (ja) 2001-12-26

Family

ID=18681749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000180717A Pending JP2001358456A (ja) 2000-06-12 2000-06-12 鉛フリーはんだを用いて接続した電子機器

Country Status (1)

Country Link
JP (1) JP2001358456A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902102B2 (en) 2002-01-11 2005-06-07 Nec Infrontia Corporation Soldering method and solder joint member
US6915942B2 (en) 2001-06-01 2005-07-12 Nec Corporation Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy
JP2008091957A (ja) * 2002-01-11 2008-04-17 Nec Infrontia Corp はんだ付け方法
US11285569B2 (en) 2003-04-25 2022-03-29 Henkel Ag & Co. Kgaa Soldering material based on Sn Ag and Cu

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6915942B2 (en) 2001-06-01 2005-07-12 Nec Corporation Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy
US6902102B2 (en) 2002-01-11 2005-06-07 Nec Infrontia Corporation Soldering method and solder joint member
US7176388B2 (en) 2002-01-11 2007-02-13 Nec Infrontia Corporation Soldering method and solder joint member
JP2008091957A (ja) * 2002-01-11 2008-04-17 Nec Infrontia Corp はんだ付け方法
US7490403B2 (en) 2002-01-11 2009-02-17 Nec Infrontia Corporation Soldering method
JP4633110B2 (ja) * 2002-01-11 2011-02-16 Necインフロンティア株式会社 はんだ付け方法
US11285569B2 (en) 2003-04-25 2022-03-29 Henkel Ag & Co. Kgaa Soldering material based on Sn Ag and Cu

Similar Documents

Publication Publication Date Title
KR101738841B1 (ko) Bi-Sn계 고온 땜납 합금으로 이루어진 고온 땜납 이음
EP1614500A1 (en) Solder paste and printed board
WO1997012719A1 (fr) Soudure sans plomb
US20040217152A1 (en) Lead-free solder paste for reflow soldering
JPH09326554A (ja) 電子部品接合用電極のはんだ合金及びはんだ付け方法
JPH08164495A (ja) 有機基板接続用鉛レスはんだ及びそれを用いた実装品
JP2002018589A (ja) 鉛フリーはんだ合金
US6474537B1 (en) Soldering method using a Cu-containing lead-free alloy
JP2004298931A (ja) 高温鉛フリーはんだ合金および電子部品
KR100671394B1 (ko) Pb프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재실장 방법 및 혼재 실장 구조체
JP4392020B2 (ja) 鉛フリーはんだボール
KR20010015469A (ko) 납땜방법
EP1724050A1 (en) Solder paste
JP4337326B2 (ja) 鉛フリーはんだおよびはんだ付け物品
EP0882544A1 (en) A lead-free tin-silver-based soldering alloy
JP2000349433A (ja) はんだ付け方法
JPH11221694A (ja) 鉛フリーはんだを用いた実装構造体およびそれを用いた実装方法
JP2001168519A (ja) 混載実装構造体及び混載実装方法並びに電子機器
JP2009255176A (ja) はんだ付け組成物および電子部品
JP2001358456A (ja) 鉛フリーはんだを用いて接続した電子機器
EP1195217B1 (en) Method of soldering using lead-free solder
JP2005021958A (ja) 鉛フリーソルダペースト
JP2008028413A (ja) 電子部品のはんだ付け方法
JP2004034134A (ja) 線はんだおよび電子機器の製造方法
JP3963501B2 (ja) 電子部品の実装方法