JP2001358218A - Method for etching organic film and method for manufacturing element - Google Patents
Method for etching organic film and method for manufacturing elementInfo
- Publication number
- JP2001358218A JP2001358218A JP2001108725A JP2001108725A JP2001358218A JP 2001358218 A JP2001358218 A JP 2001358218A JP 2001108725 A JP2001108725 A JP 2001108725A JP 2001108725 A JP2001108725 A JP 2001108725A JP 2001358218 A JP2001358218 A JP 2001358218A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- metal
- intermediate layer
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＳＩ、表示素
子、マイクロメカニクス素子等の素子の製造方法及びそ
れに用いられる有機膜の製造方法に関し、特に有機Ｌｏ
ｗ−ｋ膜と呼ばれる有機低誘電率膜のエッチング方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an element such as an LSI, a display element, a micromechanical element and the like, and a method for manufacturing an organic film used for the same.
The present invention relates to a method of etching an organic low dielectric constant film called a wk film.
【０００２】[0002]
【従来の技術】ＬＳＩ、表示素子、マイクロメカニクス
素子等の素子の製造方法は、膜の形成工程、膜のエッチ
ング工程等を含んでいる。2. Description of the Related Art A method of manufacturing an element such as an LSI, a display element, or a micromechanical element includes a film forming step, a film etching step, and the like.
【０００３】ＬＳＩの製造工程を例に挙げると、近年求
められる素子の微細加工に応じて、配線部を形成する導
電体の低抵抗化と共に、絶縁体の低誘電率化が要求され
る。Taking an example of an LSI manufacturing process as an example, in accordance with the recent demand for fine processing of elements, it is required to lower the resistance of a conductor forming a wiring portion and lower the dielectric constant of an insulator.
【０００４】そこで、絶縁体は、比誘電率が３．９〜
４．５程度の酸化シリコンに代えて、３．５〜４．０程
度のフッ素ドープの酸化シリコンが用いられるようにな
り、更には、比誘電率が２．４〜３．４程度の有機低誘
電率膜が用いられるようになった。Accordingly, the insulator has a relative dielectric constant of 3.9 to 3.9.
Instead of silicon oxide of about 4.5, fluorine-doped silicon oxide of about 3.5 to 4.0 is used, and furthermore, organic low dielectric constant of about 2.4 to 3.4 is used. Dielectric films have been used.
【０００５】従来の有機低誘電率膜のエッチング工程
を、図６を用いて説明する。図６において、１はレジス
トマスク、２はＣＶＤ法又は塗布法により形成されたＳ
ｉＯ2膜、３は例えば比誘電率が３以下である有機ポリ
マーからなる有機低誘電率絶縁膜、４は金属配線、５は
配線溝又はビアホール、６は側壁保護膜を示している。A conventional process for etching an organic low dielectric constant film will be described with reference to FIG. In FIG. 6, 1 is a resist mask, 2 is S formed by a CVD method or a coating method.
iO 2 film, 3 is, for example, specific dielectric constant made of an organic polymer is 3 or less organic low dielectric constant insulating film, 4 is a metal wire, 5 wiring trench or a via hole, is 6 illustrates a sidewall protective film.
【０００６】エッチング処理前のウエハ上の断面構造は
図６（ａ）に示す通りであり、金属配線４上に有機低誘
電率膜３、ハードマスクとして用いられるＳｉＯ2膜又
はＳＯＧ等の膜２が積層され、その上にフォトレジスト
を用いてマスクパターンが形成されている。ここで、有
機低誘電率膜としては、例えばポリアリールエーテル
｛下記式（１）｝又はフッ素化ポリアリールエーテル
｛下記式（２）｝等が用いられている。上記構造体に対
し、まず図６（ｂ）に示すようにフルオロカーボン系の
ガス（例えばＣ4Ｆ8／Ａｒ）を用いてハードマスク２の
エッチングを行う。次に、図６（ｃ）に示すようにＯ2
系又はＮ2／Ｈ2系のガスを用いて有機低誘電率膜３のエ
ッチングが行われる。最後に、残留したフォトレジスト
マスク１及び側壁保護膜６を除去するための、クリーニ
ング処理が行われ、図６（ｄ）に示す構造体が得られ
る。The cross-sectional structure on the wafer before the etching process is as shown in FIG. 6A, and an organic low dielectric constant film 3 and a film 2 such as an SiO 2 film or SOG used as a hard mask are formed on the metal wiring 4. Are laminated, and a mask pattern is formed thereon using a photoresist. Here, as the organic low dielectric constant film, for example, polyaryl ether {the following formula (1)} or fluorinated polyaryl ether {the following formula (2)} is used. First, as shown in FIG. 6B, the hard mask 2 is etched using a fluorocarbon-based gas (for example, C 4 F 8 / Ar). Then, O 2 as shown in FIG. 6 (c)
The organic low dielectric constant film 3 is etched using a system-based or N 2 / H 2 -based gas. Finally, a cleaning process is performed to remove the remaining photoresist mask 1 and sidewall protection film 6, and the structure shown in FIG. 6D is obtained.
【０００７】[0007]
【化１】 Embedded image
【０００８】[0008]
【化２】 Embedded image
【０００９】以上の様に、有機低誘電率膜のエッチング
においては、フォトレジストマスク１と有機低誘電率膜
２の主成分がいずれも有機物であり、エッチング形状を
維持するのに十分な選択比を確保することが困難である
ことから、ＳｉＯ2等の無機膜２に一度フォトレジスト
パターンを転写し、該無機膜２をマスクとして有機低誘
電率膜３をエッチングする。所謂ハードマスク法が一般
的に使われている。As described above, in the etching of the organic low-k film, the main components of the photoresist mask 1 and the organic low-k film 2 are both organic substances, and the selectivity is sufficient to maintain the etched shape. Since it is difficult to secure the same, a photoresist pattern is once transferred to the inorganic film 2 such as SiO 2 , and the organic low dielectric constant film 3 is etched using the inorganic film 2 as a mask. The so-called hard mask method is generally used.
【００１０】しかしながら、ハードマスクであるＳｉＯ
2と有機低誘電率膜とのエッチング選択比が充分に大き
いものとはならずに、エッチング後の形状が期待通りに
ならないことがあった。特に、高速でエッチングしよう
とするとその問題は顕著になる。However, the hard mask SiO 2
In some cases, the etching selectivity between 2 and the organic low dielectric constant film was not sufficiently large, and the shape after etching was not as expected. In particular, the problem becomes remarkable when etching is performed at a high speed.
【００１１】[0011]
【発明が解決しようとする課題】本発明の目的は、所望
の形状を得るためのエッチングを高速にできる有機膜の
エッチング方法及び素子の製造方法を提供することにあ
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for etching an organic film and a method for manufacturing a device, which can speed up etching for obtaining a desired shape.
【００１２】本発明の別の目的は、ハードマスクに対す
る選択比の高い有機膜のエッチング方法及び素子の製造
方法を提供することにある。It is another object of the present invention to provide a method for etching an organic film having a high selectivity to a hard mask and a method for manufacturing a device.
【００１３】[0013]
【課題を解決するための手段】本発明に従って、有機膜
上に中間層及びパターニングされたレジスト層を形成
し、該レジスト層から露出した該中間層をエッチングし
た後、ガスのプラズマを用いて前記有機膜をエッチング
する有機膜のエッチング方法において、該中間層が金属
又は金属の化合物からなる層を含むことを特徴とする有
機膜のエッチング方法が提供される。According to the present invention, an intermediate layer and a patterned resist layer are formed on an organic film, and the intermediate layer exposed from the resist layer is etched. An organic film etching method for etching an organic film, wherein the intermediate layer includes a layer made of a metal or a metal compound is provided.
【００１４】本発明に従って、素子の製造方法におい
て、基体上に有機絶縁膜と中間層とパターニングされた
レジスト膜を形成する工程、該レジスト膜から露出した
該中間層をエッチングした後、ガスのプラズマを用いて
該有機絶縁膜をエッチングする工程、該有機絶縁膜がエ
ッチングされた部分に導電体を充填する工程、を含み、
前記中間層が、金属又は金属の化合物からなる層を含む
ことを特徴とする素子の製造方法が提供される。According to the present invention, in a method of manufacturing an element, a step of forming an organic insulating film, an intermediate layer and a patterned resist film on a substrate, etching the intermediate layer exposed from the resist film, and then applying a gas plasma Etching the organic insulating film using a, filling the portion of the organic insulating film is etched with a conductor,
A method for manufacturing an element is provided, wherein the intermediate layer includes a layer made of a metal or a metal compound.
【００１５】[0015]
【発明の実施の形態】以下に、本発明の実施の形態を詳
細に説明する。Embodiments of the present invention will be described below in detail.
【００１６】図１を参照して本発明による有機膜のエッ
チング方法及び素子の製造方法について述べる。Referring to FIG. 1, a method for etching an organic film and a method for manufacturing a device according to the present invention will be described.
【００１７】まず、必要に応じてＳｉ等の基体上にトラ
ンジスタ等の素子を形成した後、Ａｌや、ＣｕとＴｉＮ
との積層体等からなる第１層金属配線４を形成する。First, if necessary, an element such as a transistor is formed on a substrate such as Si, and then Al, Cu and TiN
To form a first-layer metal wiring 4 made of a laminate or the like.
【００１８】次に、必要に応じて窒化シリコン等からな
るストッパー膜７を形成する。続いて、塗布法等により
有機絶縁膜３を形成する。そして、ＣＶＤ法や塗布法等
によりＳｉＯ2膜２を形成する。更に、スパッタリング
法やＣＶＤ法等によりハードマスク用金属膜１２を形成
する。Next, a stopper film 7 made of silicon nitride or the like is formed as needed. Subsequently, the organic insulating film 3 is formed by a coating method or the like. Then, the SiO 2 film 2 is formed by a CVD method, a coating method, or the like. Further, the hard mask metal film 12 is formed by a sputtering method, a CVD method, or the like.
【００１９】金属膜１２の上にフォトレジスト材料を塗
布し、ベーキングした後、ＫｒＦエキシマレーザ、Ａｒ
Ｆエキシマレーザ、Ｆ2エキシマレーザ等の紫外光によ
ってフォトレジスト材料を露光し、現像して、レジスト
マスク１を形成する。こうして、図１（ａ）に示す構造
体が得られる。ここでは、金属膜１２とＳｉＯ2膜２と
が中間層となる。After a photoresist material is applied on the metal film 12 and baked, a KrF excimer laser, Ar
The photoresist material is exposed to ultraviolet light such as an F excimer laser or an F 2 excimer laser and developed to form a resist mask 1. Thus, the structure shown in FIG. 1A is obtained. Here, the metal film 12 and the SiO 2 film 2 are intermediate layers.
【００２０】次に、レジストマスク１から露出した中間
層をエッチングする。より詳しくは、レジストマスク１
を用いて金属膜１２をエッチングした後、露出したＳｉ
Ｏ2膜をエッチングする。こうして、図１（ｂ）に示す
構造体が得られれる。図１では側壁保護膜は省略して描
いている。Next, the intermediate layer exposed from the resist mask 1 is etched. More specifically, resist mask 1
After etching the metal film 12 using
Etch the O 2 film. Thus, the structure shown in FIG. 1B is obtained. In FIG. 1, the side wall protective film is omitted.
【００２１】そして、露出した有機絶縁膜３をエッチン
グする。更に、その下のストッパー膜７をエッチングし
て、第１層金属配線４を露出させる。こうして、図１
（ｃ）に示す構造体が得られる。有機絶縁膜３及びスト
ッパー膜７のエッチング終了後には、図示したようにレ
ジストマスクが殆ど残らない。もし、レジストマスクあ
るいはその残渣が薄く残る場合には、それを除去すれば
よい。Then, the exposed organic insulating film 3 is etched. Further, the stopper film 7 thereunder is etched to expose the first-layer metal wiring 4. Thus, FIG.
The structure shown in (c) is obtained. After the etching of the organic insulating film 3 and the stopper film 7, the resist mask hardly remains as shown in the figure. If the resist mask or its residue remains thin, it may be removed.
【００２２】本実施形態の有機膜のエッチング方法によ
れば、中間層として金属膜１２を用いることにより、高
速で所望のエッチング形状を得ることができる。According to the method for etching an organic film of the present embodiment, a desired etching shape can be obtained at high speed by using the metal film 12 as the intermediate layer.
【００２３】金属膜１２としては、アルミニウム（Ａ
ｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、コバルト（Ｃ
ｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、タングス
テン（Ｗ）及びクロム（Ｃｒ）等からなる群より選択さ
れる少なくとも１種の純金属又は合金を用いることがで
きる。あるいは、これらから選択される金属の硅化物や
窒化物を用いることもできる。具体的には、窒化タンタ
ル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化タングステ
ン（ＷＮ）、窒化硅素チタン（ＴｉＳｉＮ）、窒化硅素
タンタル（ＴａＳｉＮ）及び窒化硅素タングステン（Ｗ
ＳｉＮ）等である。As the metal film 12, aluminum (A
l), copper (Cu), titanium (Ti), cobalt (C
o), at least one pure metal or alloy selected from the group consisting of tantalum (Ta), platinum (Pt), tungsten (W), chromium (Cr), and the like. Alternatively, a metal silicide or nitride selected from these can also be used. Specifically, tantalum nitride (TaN), titanium nitride (TiN), tungsten nitride (WN), titanium titanium nitride (TiSiN), tantalum silicon nitride (TaSiN), and silicon tungsten nitride (WN)
SiN).
【００２４】とりわけ、エッチングガスによりドライエ
ッチング可能な金属又は金属化合物を用いることが好ま
しい。In particular, it is preferable to use a metal or a metal compound which can be dry-etched by an etching gas.
【００２５】更に、必要に応じて窒化チタン等のバリア
メタルを形成した後、図１（ｄ）に示すようにタングス
テンや銅等の導電体を堆積させ、エッチングされて形成
された配線溝又は開孔を導電体で充填する。こうして、
第２層配線用の導電体８を形成する。Further, after a barrier metal such as titanium nitride is formed as necessary, a conductor such as tungsten or copper is deposited as shown in FIG. 1D, and a wiring groove or an opening formed by etching is formed. The holes are filled with a conductor. Thus,
The conductor 8 for the second layer wiring is formed.
【００２６】そして、図１（ｅ）に示すように、必要に
応じて有機絶縁膜３の上方に残っている導電体８を除去
すれば、溝又は開孔５内にのみ導電体８が残る。Then, as shown in FIG. 1E, if the conductor 8 remaining above the organic insulating film 3 is removed as necessary, the conductor 8 remains only in the groove or opening 5. .
【００２７】本実施形態の素子の製造方法によれば、所
望の形状の配線又は電極の構造を得ることができる。According to the device manufacturing method of the present embodiment, it is possible to obtain a wiring or electrode structure having a desired shape.
【００２８】本発明に用いられる有機絶縁膜３として
は、酸化シリコンよりも誘電率の低い低誘電率材料が用
いられる。好ましくは、比誘電率が３．４以下、より好
ましくは、３．０以下の材料であり、具体的には、前述
したフッ素ポリアリールエーテル又は非フッ素化ポリア
リールエーテルである。As the organic insulating film 3 used in the present invention, a low dielectric constant material having a lower dielectric constant than silicon oxide is used. Preferably, the material has a relative dielectric constant of 3.4 or less, more preferably 3.0 or less, and specifically, the above-mentioned fluorine polyaryl ether or non-fluorinated polyaryl ether.
【００２９】本発明に用いられる有機絶縁膜３のエッチ
ング用のガスとしては、酸素含有ガズや水素含有ガス等
が挙げられるが、後述する理由により窒素又は水素を含
有するガスが好ましく用いられる。Examples of the gas for etching the organic insulating film 3 used in the present invention include an oxygen-containing gas and a hydrogen-containing gas, and a gas containing nitrogen or hydrogen is preferably used for the reasons described below.
【００３０】窒素又は水素を含有するガスとしては、Ｎ
2ガス、Ｈ2ガス、ＮＨ3ガス、Ｎ2Ｈ 2ガスあるいはＮ2と
Ｈ2との混合ガスであり、必要に応じて希ガスと共に用
いてもよい。Examples of the gas containing nitrogen or hydrogen include N
TwoGas, HTwoGas, NHThreeGas, NTwoH TwoGas or NTwoWhen
HTwoMixed gas with rare gas if necessary
May be.
【００３１】また、中間層を構成しているＳｉＯ2膜２
に代えて、フッ素ドープのＳｉＯ2膜やＳｉＣ膜等の無
機絶縁膜を用いてもよい。Further, the SiO 2 film 2 constituting the intermediate layer
Instead, an inorganic insulating film such as a fluorine-doped SiO 2 film or a SiC film may be used.
【００３２】ストッパー膜７としては、ＳｉＮ膜に代え
て酸化シリコン等の無機絶縁膜を用いてもよい。As the stopper film 7, an inorganic insulating film such as silicon oxide may be used instead of the SiN film.
【００３３】導電体８としては、ＣＶＤ、スパッタリン
グ、メッキ等の方法により形成されたタングステン、銅
又はアルミニウムから選択される少なくとも１種を含む
純金属、合金が好ましく用いられ、導電体８と各層１
２、２、３、７及び４との界面にバイアメタルとなるＴ
ｉＮ、ＴａＮ、ＷＮ、Ｔｉ、Ｔａ、ＴｉＳｉＮ又はＴａ
ＳｉＮ等から選択される少なくとも１層を介在させても
よい。The conductor 8 is preferably a pure metal or alloy containing at least one selected from tungsten, copper or aluminum formed by a method such as CVD, sputtering, or plating.
T which becomes a via metal at the interface with 2, 2, 3, 7 and 4
iN, TaN, WN, Ti, Ta, TiSiN or Ta
At least one layer selected from SiN or the like may be interposed.
【００３４】有機低誘電率絶縁膜は、酸素を含むガスの
プラズマによりエッチングできることが知られている。
例えば、特開平８−３１６２０９号公報に開示されてい
るように、Ｏ2やＣＯ2ガスのプラズマを用いれば、ほと
んどの有機低誘電率絶縁膜を高いエッチング速度で容易
にエッチングすることが可能である。しかし、第５９回
応用物理学会学術講演会（１９９８年秋季）講演予稿集
１５ｐ−Ｃ−１０にも記載されている様に、有機物は酸
素イオンのみならず酸素ラジカルとも反応して、等方的
にエッチングが進むため、ホールや溝の断面形状が、い
わゆるボーイング形状と呼ばれる樽型の形状となり易
い。このような形状になると、引き続き行われる配線金
属の成膜工程において、穴や溝内部への金属の埋め込み
不良が発生し、配線抵抗の増大や、最悪の場合、配線の
断線といった不良を引き起こすことがある。It is known that an organic low dielectric constant insulating film can be etched by plasma of a gas containing oxygen.
For example, as disclosed in Japanese Patent Application Laid-Open No. 8-316209, most organic low-k insulating films can be easily etched at a high etching rate by using O 2 or CO 2 gas plasma. is there. However, as described in the 59th Annual Meeting of the Japan Society of Applied Physics (Autumn 1998) Preprints 15p-C-10, organic substances react not only with oxygen ions but also with oxygen radicals, and areotropically. Since the etching proceeds rapidly, the cross-sectional shape of the hole or the groove tends to be a barrel-shaped shape called a so-called bowing shape. With such a shape, in the subsequent wiring metal film forming process, poor filling of the metal into the hole or groove occurs, which causes a problem such as an increase in wiring resistance and, in the worst case, a disconnection of the wiring. There is.
【００３５】更に、酸素プラズマによるエッチングのも
う一つのデメリットとして、例えばＰｒｏｃｅｅｄｉｎ
ｇｓ ｏｆ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｄｒｙ Ｐｒ
ｏｃｅｓｓ １９９８ ｐ．１７５に記載されている様
な、膜質の劣化の問題がある。即ちこれは、酸素プラズ
マに晒された有機低誘電率絶縁膜が、酸素を吸着した
り、或いは酸素と結合したＯＨ基を含む変質層を形成し
てしまい、この酸素が、引き続き行われる配線金属形成
工程、例えばタングステンプラグのＣＶＤ工程中に脱離
することにより、穴や溝内部の埋め込み不良が発生する
という問題である。Further, as another disadvantage of the etching by oxygen plasma, for example, Proceedin
gs of Symposium on Dry Pr
ossess 1998 p. 175, there is a problem of deterioration of film quality. That is, the organic low-dielectric-constant insulating film exposed to the oxygen plasma absorbs oxygen or forms a deteriorated layer containing an OH group bonded to oxygen, and this oxygen is used in the subsequent wiring metal. There is a problem in that desorption during a forming process, for example, a CVD process of a tungsten plug, causes poor filling of holes or grooves.
【００３６】上記問題点を解決するため、特許第２７８
６１９８号公報では、ＮＨ3ガスのプラズマを用いる方
法が開示されている。ＮＨ3プラズマを用いることによ
り、前記酸素吸着による有機膜の膜質劣化は完全に解消
される。しかし、ＮＨ3プラズマの問題点として、従来
ハードマスクとして用いられてきたＳｉＯ2系の膜に対
する選択性が十分でないという点が挙げられる。In order to solve the above problem, Japanese Patent No. 278 is disclosed.
Japanese Patent No. 6198 discloses a method using NH 3 gas plasma. By using NH 3 plasma, deterioration of the film quality of the organic film due to the oxygen adsorption is completely eliminated. However, the problem of NH 3 plasma is that the selectivity to a SiO 2 -based film conventionally used as a hard mask is not sufficient.
【００３７】図２に、表面波干渉型プラズマ装置（以下
ＳＩＰと記述）を用いた場合の、ＮＨ3プラズマにおけ
る、有機低誘電率膜とＳｉＯ2膜のエッチング速度のＶ
ｐｐ依存性を示す。ＳＩＰは、特開平１１−４０３９７
号公報等に開示されている装置を用いればよい。ここで
言うＶｐｐとは、基板に印加した高周波バイアスのピー
ク間電圧である。基板に２ＭＨｚ以下の周波数の高周波
バイアスを印加すると、プラス側の半周期で電子が加速
され、マイナス側の半周期でイオンが加速される。即
ち、Ｖｐｐ／２は、プラズマ中のイオン又は電子が加速
される電圧の最大値を示している。例えば、Ｖｐｐ／２
が６００Ｖの場合には、イオンは最大６００ｅＶのエネ
ルギーを持って基板に入射することを意味している。FIG. 2 shows the etching rate V of the etching rate of the organic low dielectric constant film and the SiO 2 film in the NH 3 plasma when a surface wave interference type plasma apparatus (hereinafter referred to as SIP) is used.
Shows pp dependence. SIP is disclosed in Japanese Patent Application Laid-Open No. 11-40397.
An apparatus disclosed in Japanese Patent Application Laid-Open Publication No. H10-209, etc. may be used. Here, Vpp is the peak-to-peak voltage of the high frequency bias applied to the substrate. When a high-frequency bias having a frequency of 2 MHz or less is applied to the substrate, electrons are accelerated in a positive half cycle and ions are accelerated in a negative half cycle. That is, Vpp / 2 indicates the maximum value of the voltage at which ions or electrons in the plasma are accelerated. For example, Vpp / 2
Is 600 V, it means that ions are incident on the substrate with an energy of up to 600 eV.
【００３８】図において、図２（ａ）は有機低誘電率膜
のエッチング速度のＶｐｐ依存性、図２（ｂ）はＳｉＯ
2膜のエッチング速度のＶｐｐ依存性、図２（ｃ）は選
択比のＶｐｐ依存性を示している。FIG. 2A shows the Vpp dependence of the etching rate of the organic low dielectric constant film, and FIG.
Vpp dependence of the etching rate of the two films, and FIG. 2C shows Vpp dependence of the selectivity.
【００３９】図２（ａ）に示す有機低誘電率膜のエッチ
ング速度の最大値は、プラズマ密度に依存している。例
えば、高密度プラズマであるヘリコン波プラズマ源を用
いると、最大エッチング速度は約３００ｎｍ／ｍｉｎで
あり、それ以上はいくら高周波電力を投入しても、エッ
チング速度は増加しない。ＩＣＰ型プラズマ源を用いて
も、せいぜい４００ｎｍ／ｍｉｎ程度である。しかし、
ＳＩＰを用いれば、８００ｎｍ／ｍｉｎ以上という高い
エッチング速度を実現することができる。これは、ＳＩ
Ｐが、他方式をはるかに上回るプラズマ密度を実現して
いることを示している。The maximum value of the etching rate of the organic low dielectric constant film shown in FIG. 2A depends on the plasma density. For example, when a helicon wave plasma source, which is a high-density plasma, is used, the maximum etching rate is about 300 nm / min, and the etching rate does not increase no matter how much high frequency power is applied. Even if an ICP type plasma source is used, it is at most about 400 nm / min. But,
With the use of SIP, a high etching rate of 800 nm / min or more can be realized. This is SI
P indicates that the plasma density is far higher than that of other methods.
【００４０】ところが、図２より明らかなように、ＳＩ
Ｐを用いても、ハードマスクであるＳｉＯ2に対する有
機絶縁膜のエッチング選択比を、形状維持に十分な値で
ある１００以上にしようとすると、Ｖｐｐ／２を４００
Ｖ以下に下げる必要があり、エッチング速度が約４００
ｎｍ／ｍｉｎと実用には不十分なエッチング速度となっ
てしまうことがある。また、実用上十分なエッチング速
度である８００ｎｍ／ｍｉｎを達成しようとすると、ハ
ードマスクであるＳｉＯ2に対する選択比が約３０まで
低下し、図４に示すような、ハードマスクのファセッテ
ィングによる開孔径の広がりが発生してしまう。However, as is apparent from FIG.
Even if P is used, if the etching selectivity of the organic insulating film with respect to SiO 2 as a hard mask is set to 100 or more, which is a value sufficient for maintaining the shape, Vpp / 2 is set to 400.
V or less, and the etching rate is about 400
The etching rate may be inadequate for practical use, such as nm / min. Further, in order to achieve a practically sufficient etching rate of 800 nm / min, the selectivity with respect to SiO 2 as a hard mask is reduced to about 30, and as shown in FIG. Spreads out.
【００４１】以上の様に、酸素系のガスによるプラズマ
では、有機低誘電率絶縁膜への酸素吸着による膜質の劣
化を避けることができないため、引き続き行われるタン
グステンプラグ等の導電体の成膜プロセス中に酸素が脱
離することが原因による成膜異常が発生してしまうこと
もある。As described above, since the deterioration of the film quality due to the adsorption of oxygen to the organic low-dielectric-constant insulating film cannot be avoided by the plasma using the oxygen-based gas, the film forming process of the conductor such as a tungsten plug is continuously performed. In some cases, film formation abnormalities may occur due to desorption of oxygen.
【００４２】また、ＮＨ3系のプラズマを用いた場合、
高速でエッチングするとハードマスクであるＳｉＯ2と
の選択比が低下してエッチング形状が崩れてしまい、Ｓ
ｉＯ2に対して高選択比で有機絶縁膜をエッチングする
とエッチング速度が実用上不十分な値になってしまうこ
とがある。When NH 3 -based plasma is used,
When etching is performed at a high speed, the selectivity with respect to SiO 2 as a hard mask is reduced, and the etched shape is destroyed.
When the organic insulating film is etched with a high selectivity to iO 2 , the etching rate may become a practically insufficient value.
【００４３】そこで、マスクに対するより高い選択比と
より高速なエッチングとを両立するには、有機低誘電率
膜上に中間層及びパターニングされたレジスト層を形成
し、中間層にフォトレジストのパターンを転写し、窒素
と水素の何れかを含むガスのプラズマを用いて前記有機
低誘電率膜をエッチングする工程において、該中間層の
一部に金属又は金属の窒化物を用いるドライエッチング
方法を採用することがよい。Therefore, in order to achieve both higher selectivity with respect to the mask and faster etching, an intermediate layer and a patterned resist layer are formed on the organic low dielectric constant film, and a photoresist pattern is formed on the intermediate layer. In the step of transferring and etching the organic low dielectric constant film using plasma of a gas containing any of nitrogen and hydrogen, a dry etching method using a metal or a metal nitride for a part of the intermediate layer is adopted. Good.
【００４４】図４（ａ）に、ＳＩＰを用いたＮＨ3ガス
によるＳｉＯ2とＡｌのエッチング速度のＶｐｐ依存性
を、図４（ｂ）にＳＩＰを用いたＮＨ3ガスによるＳｉ
Ｏ2とＡｌの有機低誘電率膜に対する選択比のＶｐｐ依
存性を示す。図４（ａ）より、Ａｌのエッチング速度は
ＳｉＯ2のエッチング速度の１／５以下であり、Ｖｐｐ
／２が約６００Ｖの条件でも、エッチング速度は約５ｎ
ｍ／ｍｉｎ程度と、Ａｒによるスパッタリング速度に近
い値になる。即ち、ＮＨ3プラズマによるＡｌのエッチ
ングは、イオンによる完全なスパッタリング反応である
のに対し、ＳｉＯ2のエッチングは、何らかの化学反応
が関与している可能性が高いと言える。上記事実は、Ｎ
2によるＳｉＯ2エッチング速度に若干の温度依存性があ
るという点でも裏付けられている。反応のメカニズムは
未だ明らかになっていないが、Ｎ2及びＮＨ3プラズマの
何れにおいても、ＳｉＯ2のエッチング速度が、Ａｒに
よるスパッタリング速度より一桁以上大きいことから、
Ｎ原子がエッチング反応に寄与している可能性が高いと
考えられる。また、図４（ｂ）を見れば明らかな様に、
Ｖｐｐ／２が６００Ｖの条件でＳｉＯ2マスクでは選択
比が約３０であるのに対し、Ａｌマスクでは２００近い
選択比を実現している。これは、ＳｉＯ2マスクでＶｐ
ｐ／２が３５０Ｖの時とほぼ同等の選択比であり、形状
維持には十分な選択比であると言える。FIG. 4 (a) shows the Vpp dependence of the etching rate of SiO 2 and Al by NH 3 gas using SIP, and FIG. 4 (b) shows the dependency of Si on NH 3 gas using SIP.
5 shows the Vpp dependence of the selectivity of O 2 and Al to the organic low dielectric constant film. From FIG. 4A, the etching rate of Al is 1/5 or less of the etching rate of SiO 2 and Vpp
/ 2 is about 600 V, the etching rate is about 5 n
The value is about m / min, which is close to the sputtering rate by Ar. That is, it can be said that etching of Al by NH 3 plasma is a complete sputtering reaction by ions, whereas etching of SiO 2 is likely to involve some kind of chemical reaction. The above fact, N
This is also supported by the fact that the SiO 2 etching rate by 2 has some temperature dependence. Although the mechanism of the reaction has not been elucidated yet, in both N 2 and NH 3 plasmas, the etching rate of SiO 2 is at least one order of magnitude higher than the sputtering rate by Ar.
It is considered that there is a high possibility that N atoms contribute to the etching reaction. Also, as apparent from FIG. 4B,
Under the condition that Vpp / 2 is 600 V, the selectivity of the SiO 2 mask is about 30, whereas the selectivity of the Al mask is close to 200. This is, Vp in the SiO 2 mask
The selection ratio is almost the same as when p / 2 is 350 V, and it can be said that the selection ratio is sufficient for maintaining the shape.
【００４５】以上の実験事実を元に考察すると、ＮＨ3
ガスを用いた有機低誘電率膜のエッチングにおけるハー
ドマスク（中間層）の材質は、ＮＨ3プラズマに対して
反応性のない材質であり、かつ既存の半導体製造プロセ
スとの適合性の高い材質が最もふさわしいと考えられ
る。上記条件を満たす材質としては、Ａｌ、Ｃｕ、Ｔ
ｉ、Ｃｏ、Ｔａ、Ｐｔ及びＷ等の配線用金属、ＴｉＮ、
ＷＮ及びＴａＮ等のバリアメタル用金属窒化物が考えら
れる。一般的に金属の窒化物は、融点が２０００℃以上
の高融点化合物となり、例えば、ＡｌＮ：２７００℃、
ＴｉＮ：３２００℃と非常に高温まで安定である。そこ
で、仮にエッチング中の金属表面に窒化物が生成して
も、金属表面に不動態膜として留まり、決して反応生成
物として揮発することはない。また、ＴｉＮやＴａＮ等
の金属窒化物は、これ以上窒素との化学反応（窒化）を
起こすことはない。即ち、上記材料のＮＨ3プラズマに
よるエッチングは、物理的なスパッタリングのみによっ
て起こると言うことができる。Considering the above experimental facts, NH 3
The material of the hard mask (intermediate layer) in the etching of the organic low dielectric constant film using the gas is a material that is not reactive to NH 3 plasma and has high compatibility with the existing semiconductor manufacturing process. Considered most appropriate. Materials satisfying the above conditions include Al, Cu, T
wiring metal such as i, Co, Ta, Pt and W, TiN,
Metal nitrides for barrier metals such as WN and TaN are conceivable. Generally, a metal nitride is a high melting point compound having a melting point of 2000 ° C. or more, for example, AlN: 2700 ° C.
TiN: stable up to a very high temperature of 3200 ° C. Therefore, even if nitrides are formed on the metal surface during etching, they remain on the metal surface as a passive film and never volatilize as a reaction product. In addition, metal nitrides such as TiN and TaN do not cause any further chemical reaction (nitridation) with nitrogen. That is, it can be said that the etching of the above-mentioned material by NH 3 plasma occurs only by physical sputtering.
【００４６】以上、ＮＨ3プラズマを用いてより好まし
い実施形態について説明してきたが、Ｎ2／Ｈ2系のガス
であれば、いかなるガス系においても同様の効果を得る
ことができる。Ｎ2／Ｈ2系のガスとしては、前述したよ
うにＮＨ3の他にＮ2、Ｈ2、Ｎ2／Ｈ2の混合ガス、Ｎ2Ｈ
4等が考えられる。Although the preferred embodiment has been described using NH 3 plasma, the same effect can be obtained with any gas system as long as it is an N 2 / H 2 system gas. N The 2 / H 2 based gas, in addition to a mixed gas of N 2, H 2, N 2 / H 2 of NH 3 as described above, N 2 H
4 mag is conceivable.
【００４７】再び、図１を参照して本発明の好適な実施
形態について述べる。本形態は、上記金属膜を有機低誘
電率膜エッチングのハードマスクとして使用した場合
の、シングルダマシンプロセスである。図において、１
はフォトレジストマスク、１２はハードマスク用金属膜
（中間層）、２はＣＶＤ−ＳｉＯ2膜（中間層）、３は
有機低誘電率膜、７はストッパーＳｉＮ膜、４は第１層
金属配線、５は配線溝又はビアホール、８は第２層配線
用金属膜である。Referring again to FIG. 1, a preferred embodiment of the present invention will be described. This embodiment is a single damascene process in which the metal film is used as a hard mask for etching an organic low dielectric constant film. In the figure, 1
Denotes a photoresist mask, 12 denotes a metal film for a hard mask (intermediate layer), 2 denotes a CVD-SiO 2 film (intermediate layer), 3 denotes an organic low dielectric constant film, 7 denotes a stopper SiN film, and 4 denotes a first layer metal wiring. Reference numeral 5 denotes a wiring groove or a via hole, and reference numeral 8 denotes a second-layer wiring metal film.
【００４８】まず、第１層金属配線形成工程の終了後、
ビアホールエッチングのストッパー用のＳｉＮ膜７、有
機低誘電率膜３、ＣＶＤ−ＳｉＯ2膜２、ハードマスク
用金属膜１２を順に成膜し、その上にフォトレジストマ
スク１を形成する｛図１（ａ）｝。ＳｉＮ膜７及びＳｉ
Ｏ2膜２は、プラズマＣＶＤ法を用いて形成される。ま
た、有機低誘電率膜３は、回転塗布法により形成され
る。ハードマスク用金属膜１２は、後で除去してもよい
膜であり、膜の配向性や抵抗率等の特性には特にこだわ
らないので、成膜方法としてはスパッタ法、ＣＶＤ法及
び蒸着法等の何れの方法を用いても構わない。また、金
属表面からの反射で微細なフォトレジストパターンの形
成が困難な場合は、必要に応じて反射防止膜の成膜を行
ってもよい。First, after the first layer metal wiring forming step is completed,
A SiN film 7 for a stopper for via hole etching, an organic low dielectric constant film 3, a CVD-SiO 2 film 2, and a metal film 12 for a hard mask are sequentially formed, and a photoresist mask 1 is formed thereon {FIG. a)｝. SiN film 7 and Si
The O 2 film 2 is formed using a plasma CVD method. The organic low dielectric constant film 3 is formed by a spin coating method. The metal film 12 for the hard mask is a film that may be removed later, and is not particularly concerned with characteristics such as the orientation and resistivity of the film. Any of the above methods may be used. If it is difficult to form a fine photoresist pattern due to reflection from the metal surface, an anti-reflection film may be formed as needed.
【００４９】次に、レジスト１をマスクとして、ハード
マスク用金属膜１２のエッチングを行う。エッチングガ
スは、例えば金属膜がＡｌの場合にはＣｌ2／ＢＣｌ3の
混合ガス、ＴｉやＴｉＮの場合にはＣＦ4やＳＦ6等のフ
ッ素系ガスを用いれば容易にドライエッチングすること
ができる。Next, using the resist 1 as a mask, the hard mask metal film 12 is etched. The etching gas can be easily dry-etched by using a mixed gas of Cl 2 / BCl 3 when the metal film is Al, or a fluorine-based gas such as CF 4 or SF 6 when the metal film is Ti or TiN. .
【００５０】次に、レジスト１及び金属膜１２をマスク
として、ＳｉＯ2膜２のエッチングを行う。エッチング
ガスは、例えばＣ4Ｆ8／ＣＯ／Ａｒの混合ガスを用いれ
ば、容易にエッチングすることができる｛図１
（ｂ）｝。Next, the SiO 2 film 2 is etched using the resist 1 and the metal film 12 as a mask. For example, if a mixed gas of C 4 F 8 / CO / Ar is used as the etching gas, the etching can be easily performed.
(B)｝.
【００５１】次に、Ｎ2／Ｈ2系のガスを用い、高いバイ
アス電圧の条件で有機低誘電率膜３のエッチングを行う
｛図１（ｃ）｝。この時、エッチング初期にはレジスト
１／金属ハードマスク１２／ＳｉＯ2ハードマスク２の
３層がマスクとなるが、Ｎ2／Ｈ2系ガスでは有機絶縁膜
３とほとんど同じ主成分をもつレジスト１のエッチング
速度は非常に速いため、エッチング途中で金属ハードマ
スク１２が露出する。ここで、金属ハードマスク１２が
ない場合は、露出したＳｉＯ2ハードマスク２がエッチ
ングされ、図３に示したようにエッチング形状異常が発
生する。しかし、金属ハードマスク１２を用いること
で、高いＶｐｐの条件においてもマスクのエッチング速
度が非常に低くなるため、マスクのファセッティングに
よる形状異常は発生しない。有機低誘電率膜エッチング
終了後、エッチストッパーのＳｉＮ膜７を、ＣＦ4系ガ
スのプラズマを用いてエッチングする。必要に応じてウ
エハを洗浄した後、スパッタ法、ＣＶＤ法又はめっき法
等を用いて第２層配線用金属膜８を成膜する｛図１
（ｄ）｝。Next, the organic low dielectric constant film 3 is etched using a N 2 / H 2 gas under a condition of a high bias voltage {FIG. 1 (c)}. At this time, three layers of resist 1 / metal hard mask 12 / SiO 2 hard mask 2 are used as masks in the initial stage of etching, but with N 2 / H 2 based gas, resist 1 having almost the same main component as organic insulating film 3 is used. Is very fast, so that the metal hard mask 12 is exposed during the etching. Here, when there is no metal hard mask 12, the exposed SiO 2 hard mask 2 is etched, and an abnormal etching shape occurs as shown in FIG. However, when the metal hard mask 12 is used, the etching rate of the mask becomes extremely low even under the condition of high Vpp, so that the shape abnormality due to the faceting of the mask does not occur. After the etching of the organic low dielectric constant film is completed, the SiN film 7 serving as an etch stopper is etched using plasma of a CF 4 gas. After cleaning the wafer if necessary, a second-layer wiring metal film 8 is formed using a sputtering method, a CVD method, a plating method, or the like.
(D)｝.
【００５２】最後に、エッチングやＣＭＰ法を用いて、
溝の外の金属膜を除去する。この際に、金属ハードマス
クも同時に除去する｛図１（ｅ）｝。この時、ＳｉＯ2
ハードマスク２は、ＣＭＰのストッパー膜として作用す
る。Finally, using etching or CMP,
The metal film outside the groove is removed. At this time, the metal hard mask is also removed simultaneously (FIG. 1E). At this time, SiO 2
The hard mask 2 functions as a CMP stopper film.
【００５３】以上、本発明のエッチング方法をシングル
ダマシンプロセスを用いて説明したが、同様の手順を繰
り返すことによって、デュアルダマシンプロセスにも適
用することが可能である。Although the etching method of the present invention has been described using a single damascene process, it can be applied to a dual damascene process by repeating the same procedure.
【００５４】図５を参照して本発明の実施形態にするエ
ッチング方法を用いたデュアルダマシン法による配線形
成工程を含む素子の製造方法について説明する。Referring to FIG. 5, a description will be given of a method of manufacturing an element including a wiring forming step by a dual damascene method using an etching method according to an embodiment of the present invention.
【００５５】素子が形成された基体上に、Ｗ、Ｃｕ、バ
イアメタル等からなる第１の金属配線層１４、ＳｉＮや
ＳｉＯ等からなるストッパー層１７、有機低誘電膜３、
ハードマスクとなる中間層２及び１２を形成する。そし
て、不図示のレジストマスクを用いたエッチングによ
り、コンタクトホール１５を形成し、その後、配線溝１
６の形成用のパターニングされたレジストマスク１を形
成する。こうして、図５（ａ）に示す構造体が得られ
る。A first metal wiring layer 14 made of W, Cu, via metal or the like, a stopper layer 17 made of SiN or SiO, an organic low dielectric film 3,
The intermediate layers 2 and 12 to be a hard mask are formed. Then, a contact hole 15 is formed by etching using a resist mask (not shown).
A patterned resist mask 1 for forming 6 is formed. Thus, the structure shown in FIG. 5A is obtained.
【００５６】そして、レジストマスク１から露出した中
間層としての金属膜１２をエッチング除去し、次に中間
層としてＳｉＯ２膜２をエッチング除去する。Then, the metal film 12 as an intermediate layer exposed from the resist mask 1 is removed by etching, and then the SiO 2 film 2 as an intermediate layer is removed by etching.
【００５７】更に、上層の有機低誘電膜３をエッチング
除去して、図５（ｂ）に示す構造体を得る。Further, the upper organic low dielectric film 3 is removed by etching to obtain a structure shown in FIG.
【００５８】必要に応じて、クリーニングを行った後、
ＣＶＤやスパッタリング等によりバイアメタル１８を形
成する。バイアメタル１８と金属膜１２とに同じ材料を
用いるとよい。そして、ＣＶＤ、スパッタリングあるい
はメッキによりＣｕ等からなる導電体８をホール１５
内、溝１６内及びバイアメタル１８上に堆積させる。After cleaning as required,
The via metal 18 is formed by CVD, sputtering, or the like. The same material may be used for the via metal 18 and the metal film 12. Then, a conductor 8 made of Cu or the like is inserted into the hole 15 by CVD, sputtering or plating.
And on the via metal 18.
【００５９】その後、エッチングやＣＭＰにより、酸化
シリコン膜２の上方にあった金属膜１２、バイアメタ
ル、導電体を除去して、ホール１５及び溝１６内にのみ
導電体８を残す。こうして、図５（ｃ）に示すような構
造体が得られる。After that, the metal film 12, the via metal, and the conductor that were above the silicon oxide film 2 are removed by etching or CMP, and the conductor 8 is left only in the holes 15 and the trench 16. Thus, a structure as shown in FIG. 5C is obtained.
【００６０】各層のより詳しい形成方法やエッチング方
法は前述した通りである。The method of forming each layer and the method of etching in detail are as described above.
【００６１】本発明のエッチング方法は、有機低誘電率
膜を高速でエッチングすることができる装置において、
その優位性が顕著になる。即ち、ヘリコン波或いはＩＣ
Ｐといったプラズマ源では、有機低誘電率膜のエッチン
グ速度が高々４００ｎｍ／ｍｉｎであり、所謂“低速高
選択比”のプロセスしか実現することができない。“低
速高選択比”の条件では、ＳｉＯ2ハードマスクでも金
属ハードマスクと同等のエッチング形状を実現できる
が、エッチング速度が遅いという大きな欠点がある。一
方、ＳＩＰを用いた場合、８００ｎｍ／ｍｉｎ以上とい
う高速のエッチングを行うことが可能であるが、ＳｉＯ
2ハードマスクがエッチングされ、図３に示したよう
に、孔の口径の広がりが発生してしまう。そこで、ＳＩ
Ｐの高速エッチング条件と、メタルハードマスクを併用
することにより、初めて高速且つマスクに対する高選択
比の両特性を同時に実現することが可能となる。The etching method of the present invention provides an apparatus capable of etching an organic low dielectric constant film at high speed,
Its advantage becomes remarkable. That is, helicon wave or IC
With a plasma source such as P, the etching rate of the organic low dielectric constant film is at most 400 nm / min, and only a process of a so-called “low speed and high selectivity” can be realized. Under the condition of “low speed and high selectivity”, an etching shape equivalent to a metal hard mask can be realized even with a SiO 2 hard mask, but there is a major drawback that the etching rate is low. On the other hand, when SIP is used, high-speed etching of 800 nm / min or more can be performed.
(2) The hard mask is etched, and as shown in FIG. 3, the diameter of the hole widens. Then, SI
By using both the high-speed etching condition of P and the metal hard mask, it is possible for the first time to simultaneously realize both the characteristics of high speed and high selectivity to the mask.
【００６２】有機低誘電率膜は、ポリアリールエーテル
又はフッ素化ポリアリールエーテルであることが好まし
いが、特には非フッ素化ポリアリールエーテルであるこ
とが好ましい。具体的には、ダウケミカル社製の「Ｓｉ
ＬＫTM」（比誘電率２．６５）アライドシグナル社製
「ＦＬＡＲＥTM」（比誘電率２．８）である。The organic low dielectric constant film is preferably a polyarylether or a fluorinated polyarylether, and particularly preferably a non-fluorinated polyarylether. Specifically, “Si” manufactured by Dow Chemical Company
“LK ™ ” (relative dielectric constant 2.65) “FLARE ™ ” (relative dielectric constant 2.8) manufactured by Allied Signal.
【００６３】[0063]
【実施例】以下に、実施例を挙げて本発明のプラズマ処
理方法をより具体的に説明するが、本発明はこれら実施
例に限定されるものではない。EXAMPLES Hereinafter, the plasma processing method of the present invention will be described more specifically with reference to examples, but the present invention is not limited to these examples.
【００６４】（実施例１）本発明の第１の実施例とし
て、金属ハードマスクにＡｌを使用した例を示す。ま
た、有機低誘電率膜は、ポリアリールエーテル（アライ
ドシグナル社製 商品名：ＦＬＡＲＥTM）を使用した。
まず、図１（ａ）に示した断面構造を持つ８インチウエ
ハを準備した。各膜の膜厚は、ストッパーＳｉＮ膜１０
０ｎｍ、有機低誘電率膜の膜厚６００ｎｍ、ＳｉＯ2膜
２００ｎｍ、Ａｌ膜１００ｎｍ、フォトレジストマスク
は６７０ｎｍであった。また、フォトレジストマスクに
は、０．２μｍのホールパターンをウエハ全面にわたっ
てパターニングした。このウエハを、不図示の表面波干
渉型プラズマ源（ＳＩＰ）を搭載したエッチング装置に
入れ、処理室内を１×１０-3Ｐａまで真空排気した後、
金属ハードマスクであるＡｌ膜のエッチングを行った。
エッチング条件は、以下の通りであった。Embodiment 1 As a first embodiment of the present invention, an example in which Al is used for a metal hard mask will be described. As the organic low dielectric constant film, polyaryl ether (trade name: FLARE ™ manufactured by Allied Signal Inc.) was used.
First, an 8-inch wafer having the cross-sectional structure shown in FIG. 1A was prepared. The thickness of each film is determined by the stopper SiN film 10
0 nm, the thickness of the organic low dielectric constant film was 600 nm, the SiO 2 film was 200 nm, the Al film was 100 nm, and the photoresist mask was 670 nm. In addition, a 0.2 μm hole pattern was patterned on the entire surface of the wafer in the photoresist mask. The wafer is placed in an etching apparatus equipped with a surface wave interference type plasma source (SIP) (not shown), and the processing chamber is evacuated to 1 × 10 −3 Pa,
An Al film serving as a metal hard mask was etched.
The etching conditions were as follows.
【００６５】 ガス種・流量：Ｃｌ2／ＢＣｌ3＝６０／４０ｓｃｃｍ 圧力：３Ｐａ マイクロ波電力：１．５ＫＷ ＲＦバイアス：３００ＷGas type / flow rate: Cl 2 / BCl 3 = 60/40 sccm Pressure: 3 Pa Microwave power: 1.5 kW RF bias: 300 W
【００６６】上記条件で１７秒間エッチングを行い、レ
ジストマスクから露出していたＡｌ膜を全て除去した。
エッチングの終点は、Ａｌの発光（波長３９６ｎｍ）を
用いて判定した。エッチング終点検出後、２０％のオー
バーエッチングを実施した。Etching was performed for 17 seconds under the above conditions to remove all the Al film exposed from the resist mask.
The end point of the etching was determined using the emission of Al (wavelength: 396 nm). After the etching end point was detected, 20% over-etching was performed.
【００６７】次に、ウエハを真空に保持したまま別の処
理室に移動し、処理室内を１×１０ -3Ｐａまで真空排気
した後、レジストマスクから露出したハードマスクであ
るＳｉＯ2膜のエッチングを行った。エッチング条件
は、以下の通りであった。Next, another processing is performed while the wafer is held in a vacuum.
Move to the treatment room, 1 × 10 -3Pumping down to Pa
After cleaning, use the hard mask exposed from the resist mask.
SiOTwoThe film was etched. Etching conditions
Was as follows.
【００６８】 ガス種・流量：Ｃ4Ｆ8／Ａｒ＝１５／１８５ｓｃｃｍ 圧力：１５Ｐａ マイクロ波電力：１．５ＫＷ ＲＦバイアス電力：３５０ＷGas type / flow rate: C 4 F 8 / Ar = 15/185 sccm Pressure: 15 Pa Microwave power: 1.5 kW RF bias power: 350 W
【００６９】上記条件で３０秒間エッチングを行い、レ
ジストマスクから露出していたＳｉＯ2膜を全てエッチ
ング除去した。エッチングの終点は、ＳｉＦの発光（波
長６４０ｎｍ）を用いて判定した。Etching was performed for 30 seconds under the above conditions, and all the SiO 2 film exposed from the resist mask was removed by etching. The end point of the etching was determined using the light emission of SiF (wavelength 640 nm).
【００７０】ＳｉＯ2エッチング終了後、ウエハを真空
に保持したまま別の処理室に移動し、処理室内を１×１
０-3Ｐａまで真空排気した後、有機低誘電率膜の膜のエ
ッチングを行った。エッチング条件は、以下の通りであ
った。After the completion of the SiO 2 etching, the wafer was moved to another processing chamber while keeping the wafer in a vacuum, and the inside of the processing chamber was 1 × 1.
After evacuation to 0 −3 Pa, the organic low dielectric constant film was etched. The etching conditions were as follows.
【００７１】ガス種・流量：ＮＨ3＝２００ｓｃｃｍ 圧力：１Ｐａ マイクロ波電力：２．５ＫＷ ＬＦバイアス周波数：１．５ＭＨｚ ＬＦバイアス電力：６００ＷGas type / flow rate: NH 3 = 200 sccm Pressure: 1 Pa Microwave power: 2.5 kW LF bias frequency: 1.5 MHz LF bias power: 600 W
【００７２】上記条件で６０秒間エッチングを行い、ハ
ードマスクから露出した有機低誘電率膜の膜を全てエッ
チング除去した。エッチングの終点は、ＣＮの発光（波
長３８８ｎｍ）を用いて判定した。処理終了後、ウエハ
の断面をＳＥＭを用いて観察したが、ハードマスクのフ
ァセッティングによるホール径の広がりは全く観察され
なかった。Etching was performed for 60 seconds under the above conditions, and all of the organic low dielectric constant film exposed from the hard mask was removed by etching. The end point of the etching was determined using the emission of CN (wavelength: 388 nm). After the processing was completed, the cross section of the wafer was observed using an SEM, but no increase in the hole diameter due to faceting of the hard mask was observed.
【００７３】（実施例２）本発明の第２の実施例とし
て、金属ハードマスクにＴｉＮを使用した例を示す。ま
た、有機低誘電率膜は、実施例１と同じくポリアリール
エーテル（アライドシグナル社製 商品名：ＦＬＡＲＥ
TM）を使用した。まず、図１（ａ）に示した断面構造を
持つ８インチウエハを準備した。各膜の膜厚は、ストッ
パーＳｉＮ膜１００ｎｍ、有機低誘電率膜の膜厚６００
ｎｍ、ＳｉＯ2膜２００ｎｍ、ＴｉＮ膜１２０ｎｍ、フ
ォトレジストマスクは６７０ｎｍであった。また、フォ
トレジストマスクには、０．２μｍのホールパターンを
ウエハ全面にわたってパターンニングした。このウエハ
を、不図示のＳＩＰを搭載したエッチング装置に入れ、
処理室内を１×１０-3Ｐａまで真空排気した後、金属ハ
ードマスクであるＴｉＮ膜のエッチングを行った。エッ
チング条件は、以下の通りであった。(Embodiment 2) As a second embodiment of the present invention, an example in which TiN is used for a metal hard mask will be described. Further, the organic low dielectric constant film was made of polyaryl ether (trade name: FLARE, manufactured by Allied Signal Inc.) as in Example 1.
TM ) was used. First, an 8-inch wafer having the cross-sectional structure shown in FIG. 1A was prepared. The thickness of each film is 100 nm for the stopper SiN film and 600 for the organic low dielectric constant film.
nm, the SiO 2 film was 200 nm, the TiN film was 120 nm, and the photoresist mask was 670 nm. The photoresist mask was patterned with a 0.2 μm hole pattern over the entire surface of the wafer. This wafer is put into an etching apparatus (not shown) equipped with SIP,
After evacuating the processing chamber to 1 × 10 −3 Pa, the TiN film serving as a metal hard mask was etched. The etching conditions were as follows.
【００７４】 ガス種・流量：Ｃｌ2／ＢＣｌ3＝３０／７０ｓｃｃｍ 圧力：３Ｐａ マイクロ波電力：１．５ＫＷ ＲＦバイアス：４５０ＷGas type / flow rate: Cl 2 / BCl 3 = 30/70 sccm Pressure: 3 Pa Microwave power: 1.5 kW RF bias: 450 W
【００７５】上記条件で３０秒間エッチングを行い、レ
ジストマスクから露出したＴｉＮ膜を全て除去した。Etching was performed for 30 seconds under the above conditions to remove all the TiN film exposed from the resist mask.
【００７６】次に、ウエハを真空に保持したまま別の処
理室に移動し、処理室内を１×１０ -3Ｐａまで真空排気
した後、ハードマスクであるＳｉＯ2膜のエッチングを
行った。エッチング条件は、以下の通りであった。Next, another processing is performed while the wafer is kept in a vacuum.
Move to the treatment room, 1 × 10 -3Pumping down to Pa
Then, the hard mask SiOTwoFilm etching
went. The etching conditions were as follows.
【００７７】 ガス種・流量：Ｃ4Ｆ8／Ａｒ＝１５／１８５ｓｃｃｍ 圧力：１５Ｐａ マイクロ波電力：１．５ＫＷ ＲＦバイアス電力：３５０ＷGas type / flow rate: C 4 F 8 / Ar = 15/185 sccm Pressure: 15 Pa Microwave power: 1.5 kW RF bias power: 350 W
【００７８】上記条件で３０秒間エッチングを行い、レ
ジストマスクから露出したＳｉＯ2膜を全てエッチング
除去した。エッチングの終点は、ＳｉＦの発光（波長６
４０ｎｍ）を用いて判定した。The etching was performed for 30 seconds under the above conditions, and the entire SiO 2 film exposed from the resist mask was removed by etching. The end point of the etching is the emission of SiF (wavelength 6
40 nm).
【００７９】ＳｉＯ2エッチング終了後、ウエハを真空
の保持したまま別の処理室に移動し、処理室内を１×１
０-3Ｐａまで真空排気した後、有機低誘電率膜の膜のエ
ッチングを行った。エッチング条件は、以下の通りであ
った。After the completion of the SiO 2 etching, the wafer was moved to another processing chamber while maintaining the vacuum, and the processing chamber was set to 1 × 1
After evacuation to 0 −3 Pa, the organic low dielectric constant film was etched. The etching conditions were as follows.
【００８０】ガス種・流量：ＮＨ3＝２００ｓｃｃｍ 圧力：１Ｐａ マイクロ波電力：２．５ＫＷ ＬＦバイアス周波数：１．５ＭＨｚ ＬＦバイアス電力：６００ＷGas type / flow rate: NH 3 = 200 sccm Pressure: 1 Pa Microwave power: 2.5 kW LF bias frequency: 1.5 MHz LF bias power: 600 W
【００８１】上記条件で６０秒間エッチングを行い、ハ
ードマスクから露出した有機低誘電率膜の膜を全てエッ
チング除去した。エッチングの終点は、ＣＮの発光（波
長３８８ｎｍ）を用いて判定した。処理終了後、ウエハ
の断面をＳＥＭを用いて観察したが、ハードマスクのフ
ァセッティングによるホール径の広がりは全く観察され
なかった。Etching was performed for 60 seconds under the above conditions, and all of the organic low dielectric constant film exposed from the hard mask was removed by etching. The end point of the etching was determined using the emission of CN (wavelength: 388 nm). After the processing was completed, the cross section of the wafer was observed using an SEM, but no increase in the hole diameter due to faceting of the hard mask was observed.
【００８２】（実施例３）本発明の第３の実施例とし
て、金属ハードマスクにＴｉＮを使用し、Ｎ2ガスを用
いてエッチングした例を示す。また、有機低誘電率膜
は、実施例１と同じくポリアリールエーテル（アライド
シグナル社製 商品名：ＦＬＡＲＥTM）を使用した。ま
ず、図１（ａ）に示した断面構造を持つ８インチウエハ
を準備した。各膜の膜厚は、ストッパーＳｉＮ膜１００
ｎｍ、有機低誘電率膜の膜厚６００ｎｍ、ＳｉＯ2膜２
００ｎｍ、ＴｉＮ膜１２０ｎｍ、フォトレジストマスク
は６７０ｎｍであった。また、フォトレジストマスクに
は、０．２μｍのホールパターンをウエハ全面にわたっ
てパターンニングした。このウエハを、不図示のＳＩＰ
を搭載したエッチング装置に入れ、処理室内を１×１０
-3Ｐａまで真空排気した後、金属ハードマスクであるＴ
ｉＮ膜のエッチングを行った。エッチング条件は、以下
の通りであった。(Embodiment 3) As a third embodiment of the present invention, an example in which TiN is used for a metal hard mask and etching is performed using N 2 gas will be described. As the organic low dielectric constant film, a polyarylether (trade name: FLARE ™ manufactured by Allied Signal Inc.) was used as in Example 1. First, an 8-inch wafer having the cross-sectional structure shown in FIG. 1A was prepared. The thickness of each film is determined by the stopper SiN film 100
nm, thickness of organic low dielectric constant film 600 nm, SiO 2 film 2
The thickness was 00 nm, the TiN film was 120 nm, and the photoresist mask was 670 nm. The photoresist mask was patterned with a 0.2 μm hole pattern over the entire surface of the wafer. This wafer is transferred to a SIP (not shown).
Into an etching apparatus equipped with
After evacuation to -3 Pa, the metal hard mask T
The iN film was etched. The etching conditions were as follows.
【００８３】 ガス種・流量：Ｃｌ2／ＢＣｌ3＝３０／７０ｓｃｃｍ 圧力：３Ｐａ マイクロ波電力：１．５ＫＷ ＲＦバイアス：４５０ＷGas type / flow rate: Cl 2 / BCl 3 = 30/70 sccm Pressure: 3 Pa Microwave power: 1.5 kW RF bias: 450 W
【００８４】上記条件で３０秒間エッチングを行い、レ
ジストマスクから露出したＴｉＮ膜を全て除去した。Etching was performed for 30 seconds under the above conditions to remove all the TiN film exposed from the resist mask.
【００８５】次に、ウエハを真空に保持したまま別の処
理室に移動し、処理室内を１×１０ -3Ｐａまで真空排気
した後、ハードマスクであるＳｉＯ2膜のエッチングを
行った。エッチング条件は、以下の通りであった。Next, another processing is performed while the wafer is held in a vacuum.
Move to the treatment room, 1 × 10 -3Pumping down to Pa
Then, the hard mask SiOTwoFilm etching
went. The etching conditions were as follows.
【００８６】 ガス種・流量：Ｃ4Ｆ8／Ａｒ＝１５／１８５ｓｃｃｍ 圧力：１５Ｐａ マイクロ波電力：１．５ＫＷ ＲＦバイアス電力：３５０ＷGas type / flow rate: C 4 F 8 / Ar = 15/185 sccm Pressure: 15 Pa Microwave power: 1.5 kW RF bias power: 350 W
【００８７】上記条件で３０秒間エッチングを行い、レ
ジストマスクから露出したＳｉＯ2膜を全てエッチング
除去した。エッチングの終点は、ＳｉＦの発光（波長６
４０ｎｍ）を用いて判定した。The etching was performed for 30 seconds under the above conditions, and the entire SiO 2 film exposed from the resist mask was removed by etching. The end point of the etching is the emission of SiF (wavelength 6
40 nm).
【００８８】ＳｉＯ2エッチング終了後、ウエハを真空
の保持したまま別の処理室に移動し、処理室内を１×１
０-3Ｐａまで真空排気した後、有機低誘電率膜の膜のエ
ッチングを行った。エッチング条件は、以下の通りであ
った。After completion of the SiO 2 etching, the wafer was moved to another processing chamber while maintaining the vacuum, and the processing chamber was set to 1 × 1
After evacuation to 0 −3 Pa, the organic low dielectric constant film was etched. The etching conditions were as follows.
【００８９】ガス種・流量：Ｎ2＝２００ｓｃｃｍ 圧力：１Ｐａ マイクロ波電力：２．５ＫＷ ＬＦバイアス周波数：１．５ＭＨｚ ＬＦバイアス電力：８００ＷGas type / flow rate: N 2 = 200 sccm Pressure: 1 Pa Microwave power: 2.5 kW LF bias frequency: 1.5 MHz LF bias power: 800 W
【００９０】上記条件で９０秒間エッチングを行い、ハ
ードマスクから露出した有機低誘電率膜の膜を全てエッ
チング除去した。エッチングの終点は、ＣＮの発光（波
長３８８ｎｍ）を用いて判定した。処理終了後、ウエハ
の断面をＳＥＭを用いて観察した。エッチングの終点時
間から判断すると、Ｎ2プラズマのエッチング速度はＮ
Ｈ3に比べて約３０％低下していたが、ハードマスクの
ファセッティングによるホール径の広がりは全く観察さ
れなかった。The etching was performed for 90 seconds under the above conditions, and all the organic low dielectric constant films exposed from the hard mask were removed by etching. The end point of the etching was determined using the emission of CN (wavelength: 388 nm). After the processing, the cross section of the wafer was observed using SEM. Judging from the end time of the etching, the etching rate of the N 2 plasma is N
Although it was about 30% lower than that of H 3 , no increase in the hole diameter due to faceting of the hard mask was observed.
【００９１】[0091]
【発明の効果】以上説明したように、本発明によれば、
ハードマスクに金属又は金属の化合物を用いることによ
り、Ｎ2／Ｈ2系ガスのプラズマを利用して、有機低誘電
率膜のエッチングを行っても、ハードマスクのファセッ
ティングによるホール径の広がり等の形状異常が発生し
ないドライエッチング方法を提供することが可能となっ
た。As described above, according to the present invention,
By using a metal or a metal compound for the hard mask, even if etching of the organic low dielectric constant film is performed using plasma of N 2 / H 2 gas, the hole diameter is increased due to faceting of the hard mask. It has become possible to provide a dry etching method that does not cause any abnormal shape.
【図１】本発明を金属配線形成工程に適用した際のプロ
セスフローを示した図である。FIG. 1 is a view showing a process flow when the present invention is applied to a metal wiring forming step.
【図２】従来例であるＳｉＯ2ハードマスクと有機低誘
電率膜のエッチング特性を示した図である。 （ａ）有機低誘電率膜のエッチング速度のＶｐｐ依存
性。 （ｂ）ＳｉＯ2のエッチング速度のＶｐｐ依存性。 （ｃ）ＳｉＯ2の対有機低誘電率膜選択比のＶｐｐ依存
性。FIG. 2 is a diagram showing etching characteristics of a conventional SiO 2 hard mask and an organic low dielectric constant film. (A) Vpp dependence of etching rate of organic low dielectric constant film. (B) Vpp dependence of the etching rate of SiO 2 . (C) Vpp dependence of selectivity ratio of SiO 2 to organic low dielectric constant film.
【図３】従来例であるＳｉＯ2ハードマスクを用いた場
合の、ビアホールのエッチング形状を模式的に示した図
である。FIG. 3 is a diagram schematically showing an etched shape of a via hole when a conventional SiO 2 hard mask is used.
【図４】本発明の金属ハードマスク（Ａｌ）と従来例の
ＳｉＯ2ハードマスクの、エッチング速度及び対有機低
誘電率膜選択比のＶｐｐ依存性を比較した図である。 （ａ）金属ハードマスク（Ａｌ）とＳｉＯ2ハードマス
クのエッチング速度のＶｐｐ依存性の比較図。 （ｂ）金属ハードマスク（Ａｌ）とＳｉＯ2ハードマス
クの対有機低誘電率膜選択比のＶｐｐ依存性の比較図。FIG. 4 is a diagram comparing the Vpp dependence of an etching rate and a selectivity ratio of an organic low dielectric constant film between a metal hard mask (Al) of the present invention and a conventional SiO 2 hard mask. (A) Comparison diagram of Vpp dependence of etching rate of metal hard mask (Al) and SiO 2 hard mask. (B) Comparison diagram of Vpp dependence of selectivity of organic low-k film with respect to metal hard mask (Al) and SiO 2 hard mask.
【図５】本発明をデュアルダマシン法による金属配線形
成工程に適用した際のプロセスフローを示した図であ
る。FIG. 5 is a view showing a process flow when the present invention is applied to a metal wiring forming step by a dual damascene method.
【図６】従来例の有機低誘電率膜エッチングのプロセス
フローを示した図である。FIG. 6 is a diagram showing a process flow of etching a conventional organic low-k film.
１ レジストマスク ２ ＳｉＯ2膜 ３ 有機膜 ４ 第１層金属配線 ５ 配線溝（ビアホール） ６ 側壁保護膜 ７ ストッパー膜 ８ 導電体 １２ 金属膜 １４ 第１層金属配線 １５ ホール １６ 配線溝 １７ ストッパー層 １８ バリアメタルREFERENCE SIGNS LIST 1 resist mask 2 SiO 2 film 3 organic film 4 first layer metal wiring 5 wiring groove (via hole) 6 side wall protection film 7 stopper film 8 conductor 12 metal film 14 first layer metal wiring 15 hole 16 wiring groove 17 stopper layer 18 Barrier metal
フロントページの続き Ｆターム(参考） 4M104 BB02 BB14 BB17 BB25 BB27 BB30 BB32 BB33 CC01 DD08 DD16 DD17 DD20 DD22 DD37 DD43 DD52 DD53 DD65 DD71 DD72 DD75 EE08 EE12 EE14 EE18 FF13 FF17 FF18 FF22 HH14 5F004 CA06 DA03 DA04 DA11 DA24 DA25 DB08 DB09 DB10 DB12 DB23 EA03 EA05 EA06 EA23 EA28 EB01 EB03 5F033 HH08 HH09 HH11 HH12 HH18 HH19 HH21 HH27 HH32 HH33 HH34 JJ01 JJ08 JJ09 JJ11 JJ12 JJ19 JJ27 JJ30 JJ32 JJ33 JJ34 KK08 KK11 KK33 MM01 MM02 MM05 MM12 MM13 NN06 NN07 PP06 PP15 PP19 PP27 PP28 QQ08 QQ09 QQ10 QQ11 QQ12 QQ20 QQ25 QQ27 QQ28 QQ30 QQ31 QQ37 QQ48 QQ49 QQ98 RR01 RR04 RR06 RR09 RR11 RR21 RR24 SS11 SS15 SS21 TT04 XX03 XX24Continued on front page F-term (reference) 4M104 BB02 BB14 BB17 BB25 BB27 BB30 BB32 BB33 CC01 DD08 DD16 DD17 DD20 DD22 DD37 DD43 DD52 DD53 DD65 DD71 DD72 DD75 EE08 EE12 EE14 EE18 FF13 FF17 FF18 FF22 DA11 DA06 DA06 DA06 DA06 DA06 DB10 DB11 QQ10 QQ11 QQ12 QQ20 QQ25 QQ27 QQ28 QQ30 QQ31 QQ37 QQ48 QQ49 QQ98 RR01 RR04 RR06 RR09 RR11 RR21 RR24 SS11 SS15 SS21 TT04 XX03 XX24
Claims (21)
たレジスト層を形成し、該レジスト層から露出した該中
間層をエッチングした後、ガスのプラズマを用いて前記
有機膜をエッチングする有機膜のエッチング方法におい
て、該中間層が金属又は金属の化合物からなる層を含む
ことを特徴とする有機膜のエッチング方法。An intermediate layer and a patterned resist layer are formed on an organic film, the intermediate layer exposed from the resist layer is etched, and then the organic film is etched using gas plasma. In the etching method, the intermediate layer includes a layer made of a metal or a metal compound.
ン、コバルト、タンタル、プラチナ、クロム又はタング
ステンである請求項１に記載の有機膜のエッチング方
法。2. The method according to claim 1, wherein the metal is aluminum, copper, titanium, cobalt, tantalum, platinum, chromium, or tungsten.
タングステン又は窒化タンタルである請求項１に記載の
有機膜のエッチング方法。3. The method according to claim 1, wherein the metal compound is titanium nitride, tungsten nitride or tantalum nitride.
ガス、ＮＨ3又はＮ2Ｈ4である請求項１に記載の有機膜
のエッチング方法。4. The method according to claim 1, wherein the gas is N 2 , H 2 , a mixed gas of N 2 and H 2 , NH 3 or N 2 H 4 .
ある請求項１に記載の有機膜のエッチング方法。5. The method according to claim 1, wherein the plasma is a surface wave interference type plasma.
はフッ素化ポリアリールエーテルである請求項１に記載
の有機膜のエッチング方法。6. The method according to claim 1, wherein the organic film is a polyaryl ether or a fluorinated polyaryl ether.
率の低い比誘電率材料からなる請求項１に記載の有機膜
のエッチング方法。7. The method according to claim 1, wherein the organic film is made of a material having a relative dielectric constant lower than that of silicon oxide.
率の低い比誘電率材料からなり、前記ガスは窒素又は水
素のうち少なくともいずれか一方を含むガスである請求
項１に記載の有機膜のエッチング方法。8. The organic film according to claim 1, wherein the organic film is made of a material having a relative dielectric constant lower than that of silicon oxide, and the gas is a gas containing at least one of nitrogen and hydrogen. Etching method.
縁層を含む請求項１に記載の有機膜のエッチング方法。9. The method according to claim 1, wherein the intermediate layer includes an inorganic insulating layer in contact with the organic film.
ニングされたレジスト層を形成し、該レジスト層から露
出した該中間層をエッチングした後、窒素と水素の何れ
かを含むガスのプラズマを用いて前記有機低誘電率膜を
エッチングする有機膜のエッチング方法において、該中
間層が金属又は金属の窒化物からなる層を含むことを特
徴とする有機膜のエッチング方法。10. An intermediate layer and a patterned resist layer are formed on an organic low-k film, and after etching the intermediate layer exposed from the resist layer, plasma of a gas containing any of nitrogen and hydrogen is applied. The method of etching an organic film, wherein the intermediate layer includes a layer made of a metal or a metal nitride.
スト膜を形成する工程、 該レジスト膜から露出した該中間層をエッチングした
後、ガスのプラズマを用いて該有機絶縁膜をエッチング
する工程、 該有機絶縁膜がエッチングされた部分に導電体を充填す
る工程、を含み、前記中間層が、金属又は金属の化合物
からなる層を含むことを特徴とする素子の製造方法。11. A method of manufacturing a device, comprising: forming an organic insulating film, an intermediate layer, and a patterned resist film on a substrate; etching the intermediate layer exposed from the resist film; Etching the organic insulating film, filling the portion where the organic insulating film is etched with a conductor, wherein the intermediate layer includes a layer made of a metal or a metal compound. Device manufacturing method.
は金属の化合物からなる層を除去する請求項１１に記載
の素子の製造方法。12. The device manufacturing method according to claim 11, wherein after filling the conductor, the layer made of the metal or the metal compound is removed.
ン、コバルト、タンタル、プラチナ、クロム又はタング
ステンである請求項１１に記載の素子の製造方法。13. The method according to claim 11, wherein the metal is aluminum, copper, titanium, cobalt, tantalum, platinum, chromium, or tungsten.
化タングステン又は窒化タンタルである請求項１１に記
載の素子の製造方法。14. The method according to claim 11, wherein the metal compound is titanium nitride, tungsten nitride or tantalum nitride.
合ガス、ＮＨ3又はＮ2Ｈ4である請求項１１に記載の素
子の製造方法。15. The method according to claim 11, wherein the gas is N 2 , H 2 , a mixed gas of N 2 and H 2 , NH 3 or N 2 H 4 .
マである請求項１１に記載の素子の製造方法。16. The method according to claim 11, wherein the plasma is a surface wave interference type plasma.
又はフッ素化ポリアリールエーテルである請求項１１に
記載の素子の製造方法。17. The method according to claim 11, wherein the organic film is a polyaryl ether or a fluorinated polyaryl ether.
電率の低い比誘電率材料からなる請求項１１に記載の素
子の製造方法。18. The method according to claim 11, wherein the organic film is made of a material having a relative dielectric constant lower than that of silicon oxide.
電率の低い比誘電率材料からなり、前記ガスは窒素又は
水素のうち少なくともいずれか一方を含むガスである請
求項１１に記載の素子の製造方法。19. The device according to claim 11, wherein the organic film is made of a material having a relative dielectric constant lower than that of silicon oxide, and the gas is a gas containing at least one of nitrogen and hydrogen. Production method.
絶縁層を含む請求項１１に記載の素子の製造方法。20. The method according to claim 11, wherein the intermediate layer includes an inorganic insulating layer in contact with the organic film.
機低誘電率膜と中間層とパターニングされたレジスト層
を形成し、該レジスト層から露出した該中間層をエッチ
ングした後、窒素と水素の何れかを含むガスのプラズマ
を用いて前記有機低誘電率膜をエッチングする工程を含
み、該中間層が金属又は金属の窒化物からなる層を含む
ことを特徴とする素子の製造方法。21. A method of manufacturing a device, comprising forming a resist layer patterned with an organic low dielectric constant film and an intermediate layer on a substrate, etching the intermediate layer exposed from the resist layer, and then removing nitrogen and hydrogen. A method for manufacturing a device, comprising a step of etching the organic low dielectric constant film using a plasma of a gas containing any one of them, wherein the intermediate layer includes a layer made of a metal or a metal nitride.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108725A JP2001358218A (en) | 2000-04-13 | 2001-04-06 | Method for etching organic film and method for manufacturing element |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-112357 | 2000-04-13 | ||
| JP2000112357 | 2000-04-13 | ||
| JP2001108725A JP2001358218A (en) | 2000-04-13 | 2001-04-06 | Method for etching organic film and method for manufacturing element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358218A true JP2001358218A (en) | 2001-12-26 |
Family
ID=26590062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001108725A Pending JP2001358218A (en) | 2000-04-13 | 2001-04-06 | Method for etching organic film and method for manufacturing element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358218A (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308175A (en) * | 2000-04-21 | 2001-11-02 | Nec Corp | Semiconductor device and method for its manufacture |
| JP2003114534A (en) * | 2001-06-28 | 2003-04-18 | Hynix Semiconductor Inc | Method for manufacturing semiconductor device by using photoresist pattern |
| JP2003218109A (en) * | 2002-01-17 | 2003-07-31 | Internatl Business Mach Corp <Ibm> | Method for forming metallic pattern using sacrifice hard mask |
| US6858936B2 (en) | 2002-07-01 | 2005-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device having an improved construction in the interlayer insulating film |
| JP2005523575A (en) * | 2002-04-18 | 2005-08-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Combination of materials of tunnel junction cap layer, tunnel junction hard mask, and tunnel junction stack seed film in MRAM processing |
| JP2005311350A (en) * | 2004-03-25 | 2005-11-04 | Nec Electronics Corp | Method of producing semiconductor device |
| JP2006128543A (en) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | Method for manufacturing electronic device |
| JP2006190939A (en) * | 2004-12-29 | 2006-07-20 | Hynix Semiconductor Inc | Method for manufacturing semiconductor element |
| JP2006295171A (en) * | 2005-04-11 | 2006-10-26 | Interuniv Micro Electronica Centrum Vzw | Dual damascene patterning approach |
| US7176126B2 (en) | 2004-07-29 | 2007-02-13 | Samsung Electronics, Co., Ltd. | Method of fabricating dual damascene interconnection |
| WO2008126776A1 (en) * | 2007-04-10 | 2008-10-23 | Tokyo Electron Limited | Fabrication method of a semiconductor device and a semiconductor device |
| JP5201326B2 (en) * | 2005-10-06 | 2013-06-05 | 日本電気株式会社 | Manufacturing method of multilayer wiring |
| JP2014140039A (en) * | 2008-02-25 | 2014-07-31 | Smoltek Ab | Deposition and selective removal of conductive auxiliary layer for nanostructure processing |
| JP2014143225A (en) * | 2013-01-22 | 2014-08-07 | Fujitsu Ltd | Method of manufacturing semiconductor device, and semiconductor device |
| JP2015128174A (en) * | 2002-05-17 | 2015-07-09 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2015154054A (en) * | 2014-02-19 | 2015-08-24 | 愛知製鋼株式会社 | Organic film etching method |
| JP2015153850A (en) * | 2014-02-13 | 2015-08-24 | 株式会社サイオクス | Piezoelectric material thin film element, manufacturing method thereof, and electronic device with piezoelectric material thin film element |
| EP3016134A1 (en) | 2014-10-31 | 2016-05-04 | Tokyo Electron Limited | Method of etching organic film |
| JP2019029619A (en) * | 2017-08-03 | 2019-02-21 | 東京エレクトロン株式会社 | Method for processing workpiece |
| JP2020009869A (en) * | 2018-07-06 | 2020-01-16 | キオクシア株式会社 | Pattern forming method and semiconductor device manufacturing method |
-
2001
- 2001-04-06 JP JP2001108725A patent/JP2001358218A/en active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308175A (en) * | 2000-04-21 | 2001-11-02 | Nec Corp | Semiconductor device and method for its manufacture |
| JP2003114534A (en) * | 2001-06-28 | 2003-04-18 | Hynix Semiconductor Inc | Method for manufacturing semiconductor device by using photoresist pattern |
| JP2003218109A (en) * | 2002-01-17 | 2003-07-31 | Internatl Business Mach Corp <Ibm> | Method for forming metallic pattern using sacrifice hard mask |
| JP2005523575A (en) * | 2002-04-18 | 2005-08-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Combination of materials of tunnel junction cap layer, tunnel junction hard mask, and tunnel junction stack seed film in MRAM processing |
| US9847355B2 (en) | 2002-05-17 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device |
| JP2015128174A (en) * | 2002-05-17 | 2015-07-09 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US7144804B2 (en) | 2002-07-01 | 2006-12-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6858936B2 (en) | 2002-07-01 | 2005-02-22 | Kabushiki Kaisha Toshiba | Semiconductor device having an improved construction in the interlayer insulating film |
| JP2005311350A (en) * | 2004-03-25 | 2005-11-04 | Nec Electronics Corp | Method of producing semiconductor device |
| JP4571880B2 (en) * | 2004-03-25 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| US7176126B2 (en) | 2004-07-29 | 2007-02-13 | Samsung Electronics, Co., Ltd. | Method of fabricating dual damascene interconnection |
| JP2006128543A (en) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | Method for manufacturing electronic device |
| JP2006190939A (en) * | 2004-12-29 | 2006-07-20 | Hynix Semiconductor Inc | Method for manufacturing semiconductor element |
| JP2006295171A (en) * | 2005-04-11 | 2006-10-26 | Interuniv Micro Electronica Centrum Vzw | Dual damascene patterning approach |
| JP5201326B2 (en) * | 2005-10-06 | 2013-06-05 | 日本電気株式会社 | Manufacturing method of multilayer wiring |
| CN101647110B (en) * | 2007-04-10 | 2011-12-14 | 东京毅力科创株式会社 | Fabrication method of a semiconductor device and a semiconductor device |
| US8124523B2 (en) | 2007-04-10 | 2012-02-28 | Tokyo Electron Limited | Fabrication method of a semiconductor device and a semiconductor device |
| JP2008262996A (en) * | 2007-04-10 | 2008-10-30 | Tokyo Electron Ltd | Method of manufacturing semiconductor device, and semiconductor device |
| WO2008126776A1 (en) * | 2007-04-10 | 2008-10-23 | Tokyo Electron Limited | Fabrication method of a semiconductor device and a semiconductor device |
| JP2014140039A (en) * | 2008-02-25 | 2014-07-31 | Smoltek Ab | Deposition and selective removal of conductive auxiliary layer for nanostructure processing |
| JP2014143225A (en) * | 2013-01-22 | 2014-08-07 | Fujitsu Ltd | Method of manufacturing semiconductor device, and semiconductor device |
| JP2015153850A (en) * | 2014-02-13 | 2015-08-24 | 株式会社サイオクス | Piezoelectric material thin film element, manufacturing method thereof, and electronic device with piezoelectric material thin film element |
| JP2015154054A (en) * | 2014-02-19 | 2015-08-24 | 愛知製鋼株式会社 | Organic film etching method |
| EP3016134A1 (en) | 2014-10-31 | 2016-05-04 | Tokyo Electron Limited | Method of etching organic film |
| US9711371B2 (en) | 2014-10-31 | 2017-07-18 | Tokyo Electron Limited | Method of etching organic film |
| JP2019029619A (en) * | 2017-08-03 | 2019-02-21 | 東京エレクトロン株式会社 | Method for processing workpiece |
| JP2020009869A (en) * | 2018-07-06 | 2020-01-16 | キオクシア株式会社 | Pattern forming method and semiconductor device manufacturing method |
| JP7086758B2 (en) | 2018-07-06 | 2022-06-20 | キオクシア株式会社 | Pattern formation method and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| US20220254682A1 (en) | Interconnect Structure of Semiconductor Device and Method of Forming the Same | |
| US6713402B2 (en) | Methods for polymer removal following etch-stop layer etch | |
| US7125792B2 (en) | Dual damascene structure and method | |
| US7192878B2 (en) | Method for removing post-etch residue from wafer surface | |
| TWI234872B (en) | Method for forming novel BARC open for precision critical dimension control | |
| JP2001358218A (en) | Method for etching organic film and method for manufacturing element | |
| US8859430B2 (en) | Sidewall protection of low-K material during etching and ashing | |
| US6913994B2 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
| JP5178983B2 (en) | Method for etching dual damascene structures in organosilicate glass | |
| US20060246717A1 (en) | Method for fabricating a dual damascene and polymer removal | |
| TWI363255B (en) | Method for removing masking materials with reduced low-k dielectric material damage | |
| US6207570B1 (en) | Method of manufacturing integrated circuit devices | |
| JP2002525840A (en) | In situ integrated oxide etching process especially useful for copper dual damascene | |
| JP2004528711A (en) | Method for plasma etching organic anti-reflective coating | |
| CN107564888B (en) | Interconnect structure and method of making the same | |
| US9064727B2 (en) | Sputter and surface modification etch processing for metal patterning in integrated circuits | |
| JP2006165558A (en) | Dielectric etching method by high supply low impact plasma giving high etching rate | |
| US20010030169A1 (en) | Method of etching organic film and method of producing element | |
| KR20030027453A (en) | Method of dry cleaning and photoresist strip after via contact etching | |
| JP2005116801A (en) | Method for manufacturing semiconductor device | |
| US20050239286A1 (en) | Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features | |
| US7091612B2 (en) | Dual damascene structure and method | |
| US20060134921A1 (en) | Plasma etching process | |
| JPH10178014A (en) | Method for manufacturing semiconductor device |